KR101910401B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101910401B1
KR101910401B1 KR1020110117502A KR20110117502A KR101910401B1 KR 101910401 B1 KR101910401 B1 KR 101910401B1 KR 1020110117502 A KR1020110117502 A KR 1020110117502A KR 20110117502 A KR20110117502 A KR 20110117502A KR 101910401 B1 KR101910401 B1 KR 101910401B1
Authority
KR
South Korea
Prior art keywords
width
common electrode
line
data
data line
Prior art date
Application number
KR1020110117502A
Other languages
English (en)
Other versions
KR20130052190A (ko
Inventor
조영직
진현철
정영민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110117502A priority Critical patent/KR101910401B1/ko
Publication of KR20130052190A publication Critical patent/KR20130052190A/ko
Application granted granted Critical
Publication of KR101910401B1 publication Critical patent/KR101910401B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 보호층을 사이에 두고 상기 다수의 데이터 배선 중 제 M-2 번째 데이터 배선과 대응되어 제 1 상부 공통전극이 형성되고, 상기 제 M-2 번째 데이터 배선 하부 양측에는 제 1 하부 공통전극 또는 제 2 하부 공통전극이 형성되며, 상기 제 1 상부 공통전극의 폭은 상기 데이터 배선의 폭보다 넓은 제 1 폭이거나 상기 데이터 배선의 폭보다 좁은 제 2 폭이고, 상기 제 1 상부 공통전극의 폭이 상기 제 1 폭인 경우에 상기 제 M-2 번째 데이터 배선 하부 양측에는 제 1 하부 공통전극이 형성되고, 상기 제 1 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 M-2 번째 데이터 배선 하부 양측에는 제 2 하부 공통전극이 형성되는 것을 특징으로 하며, 그 결과액정패널 내의 공통전압 편차 및 수평 크로스토크를 감소시킬 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 공통전극 메쉬 구조를 적용하여 액정패널 내의 공통전압 편차 및 수평 크로스토크를 감소시키는 액정표시장치에 관한 것이다.
최근 정보화 사회가 발전함에 따라 디스플레이 분야에 대한 요구도 다양한 형태로 증가하고 있으며, 이에 부응하여 박형화, 경량화, 저소비 전력화 등의 특징을 지닌 여러 평판 표시 장치(Flat Panel Display device), 예를 들어, 액정표시장치(Liquid Crystal Display device), 플라즈마표시장치(Plasma Display Panel device), 전기발광표시장치(Electro Luminescent Display device) 등이 연구되고 있다.
이 중에서 액정표시장치는 현재 가장 널리 사용되는 평판 표시 장치 중 하나이며, 화소전극과 공통전극 등이 형성되는 두 기판과, 두 기판 사이의 액정층을 포함한다.
이러한 액정표시장치는, 전극에 인가된 전압에 의해 생성된 전기장에 따라 액정층의 액정분자들의 배향을 결정하고, 입사광의 편광을 제어하여 영상을 표시한다.
그리고, 액정표시장치는 동화상 표시에 유리하고 높은 콘트라스트비(contrast ratio)로 인하여 기존의 음극선관(Cathode Ray Tube)을 대체하면서 이동 단말기의 표시장치(노트북 모니터 등)뿐만 아니라 컴퓨터의 모니터, 텔레비전 등으로 다양하게 이용되고 있다.
도1은 수평 크로스토크 발생을 테스트하기 위한 테스트 영상 패턴을 도시한 도면이고, 도2는 테스트 영상 패턴 구현 시 종래의 액정패널에서의 구동을 설명하기 위해 참조되는 도면이다.
도1에 도시한 바와 같이, 수평 크로스토크 발생을 테스트하기 위한 테스트 영상 패턴은 가운데 부분에서 화이트를 나타내고, 나머지 부분에서 그레이(기준 그레이)를 나타내는 영상 패턴이다.
도2에 도시한 바와 같이, 종래의 액정패널은, 다수의 부화소영역을 포함한다. 이때, 다수의 부화소영역은, 예를 들어, 적, 녹, 청 부화소영역일 수 있으며, 그러한 적, 녹, 청 부화소영역이 가로방향(수평방향) 및 세로방향(수직방향)으로 순차적으로 배치될 수 있다.
그리고, 다수의 부화소영역에는 다수의 게이트 배선(Gn, Gn+1, Gn+2, Gn+3, ) 및 다수의 데이터 배선(Dm-3, Dm-2, Dm-1, Dm, Dm+1, Dm+2, Dm+3, )에 연결되는 박막트랜지스터 등이 형성될 수 있다.
이러한 박막트랜지스터는 각 게이트 배선을 통해 전달되는 게이트 신호에 응답하여 턴-온(Turn-On)되고, 턴-온(Turn-On) 시간 동안에 각 데이터 배선을 통해 데이터 신호를 액정커패시터에 공급할 수 있다.
이와 같은, 박막트랜지스터는 제 1 박막트랜지스터와 제 2 박막트랜지스터로 구분될 수 있다.
여기서, 제 1 박막트랜지스터는 하부의 게이트 배선 및 좌측의 데이터 배선과 연결되고, 제 2 박막트랜지스터는 상부의 게이트 배선 및 좌측의 데이터 배선과 연결된다.
예를 들어, 제 N 번째 게이트 배선(Gn)과 연결되는 제 1 박막트랜지스터는, 좌측의 데이터 배선(Dm-3, Dm-1, Dm+1, )과 연결된다.
그리고, 제 N 번째 게이트 배선(Gn)과 연결되는 제 2 박막트랜지스터는, 좌측의 데이터 배선(Dm-2, Dm, Dm+2, )과 연결된다.
다시 말해서, 제 N 번째 게이트 배선(Gn)에는 수평방향(게이트 배선이 연장되는 방향)으로 제 1 박막트랜지스터 및 제 2 박막트랜지스터가 지그재그형태로 연결되어 있다.
도3은 테스트 영상 패턴 구현 시 종래의 액정패널로 인가되는 데이터 신호 및 공통전압의 타이밍도를 도시한 도면이고, 도4는 종래의 액정패널에서 테스트 영상 패턴 구현 시 발생하는 수평 크로스토크를 설명하기 위해 참조되는 도면이다.
도3에 도시한 바와 같이, 테스트 영상 패턴 구현 시 종래의 액정패널로 인가되는 데이터 신호는 한 수평주기마다 극성을 바꾸면서 인가된다.
예를 들어, 제 M 번째 데이터 배선(Dm) 및 제 M+1 번째 데이터 배선(Dm+1)을 통해 인가되는 데이터 신호의 극성은 한 수평주기마다 정극성(+) 및 부극성(-)이 교대가 된다.
한편, 제 M 번째 데이터 배선(Dm) 및 제 M+1 번째 데이터 배선(Dm+1)을 통해 인가되는 데이터 신호는 테스트 영상 패턴 중 화이트가 나타나게 되는 부분에 인가되는 데이터 신호를 의미한다.
먼저, 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호를 살펴보면, t1시간 이전에는 그레이(기준 그레이)에 대응되는 전압레벨이 되고, t1시간부터 일정시간 동안 화이트에 해당하는 전압레벨이 된다. 그리고, 일정시간 후에 다시 그레이(기준 그레이)에 대응되는 전압레벨이 된다.
여기서, t1시간은 제 N 번째 게이트 배선(Gn)에 연결되는 트랜지스터가 턴-온(Turn-On)되는 시간을 의미하고, 일정시간이란 테스트 영상 패턴 중 화이트가 나타나게 되는 부분에 대응되는 부화소영역과 연결되는 게이트 배선들의 턴-온(Turn-On)을 모두 합친 시간에 해당한다.
도3에서 각 데이터 배선을 통해 화이트에 해당하는 전압레벨이 인가되는 횟수는 모두 여섯 번이므로, 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호가 화이트 레벨에 해당하는 전압레벨이 되는 전체시간인 일정시간은 t1*6이 된다.
따라서, 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호를 살펴보면, t1시간 이전에는 그레이에 대응되는 전압레벨이 되고, t1시간부터 t1의 6배의 시간 동안 화이트에 해당하는 전압레벨이 된다. 그리고, t1*6시간 후에 다시 그레이에 대응되는 전압레벨이 된다.
한편, 제 M 번째 데이터 배선(Dm) 및 제 M+1 번째 데이터 배선(Dm+1)을 통해 테스트 영상 패턴 중 화이트가 나타나게 되는 부분에 데이터 신호가 인가될 수 있다.
그리고, 제 M+1 번째 데이터 배선(Dm+1)을 통해 인가되는 데이터 신호를 살펴보면, t2시간 이전에는 그레이에 대응되는 전압레벨이 되고, t2시간부터 일정시간(t2*6) 동안 화이트에 해당하는 전압레벨이 된다. 그리고, 일정시간 후에 다시 그레이에 대응되는 전압레벨이 된다.
여기서, t2시간은 제 N+1 번째 게이트 배선(Gn+1)에 연결되는 트랜지스터가 턴-온(Turn-On)되는 시간을 의미한다.
한편, 종래의 액정패널에는 제 1 공통전압 배선(Vcom1) 및 제 2 공통전압 배선(Vcom2)을 통해 각각 상이한 극성의 공통전압이 전달된다.
이하에서는 종래의 액정패널에서 테스트 영상 패턴 구현 시 발생하는 수평 크로스토크에 대하여 설명하기로 한다.
도2를 살펴보면, 제 N 번째 게이트 배선(Gn) 및 제 M 번째 데이터 배선(Dm)에 연결되는 제 2 박막트랜지스터가 턴-온(Turn-On)되는 경우에, 제 M 번째 데이터 배선(Dm)을 통해 제 2 박막트랜지스터로 인가되는 데이터 신호는, 화이트에 해당하는 전압레벨이 된다.
그때, 인접하는 데이터 배선들간의 극성이 상쇄되지 않기 때문에 제 1 공통전압 배선(Vcom1) 및 제 2 공통전압 배선(Vcom2)을 통해 인가되는 제 1 공통전압 및 제 2 공통전압의 리플이 심화된다.
그에 따라 제 N 번째 게이트 배선(Gn)과 연결되는 부화소영역에서는 제 1 공통전압 및 제 2 공통전압의 리플에 의하여 화소전압의 전압레벨 값이 바뀌게 된다.
결과적으로 정극성(+)의 데이터 신호가 인가되던 부화소영역의 화소전압의 전압레벨이 낮아져서, 원래 구현하려던 그레이(기준 그레이)보다 어두운 다크 그레이(DG)가 된다.
반면에, 부극성(-)의 데이터 신호가 인가되던 부화소영역의 화소전압의 전압레벨이 낮아져서, 원래 구현하려던 그레이(기준 그레이)보다 그레이(기준 그레이)보다 밝은 라이트 그레이(LG)가 된다.
그리고, 제 N+1 번째 게이트 배선(Gn+1) 및 제 M+1 번째 데이터 배선(Dm+1)에 연결되는 제 1 박막트랜지스터가 턴-온(Turn-On)되는 경우에, 제 M+1 번째 데이터 배선(Dm+1)을 통해 제 1 박막트랜지스터로 인가되는 데이터 신호는, 화이트에 해당하는 전압레벨이 된다.
그에 따라 제 N+1 번째 게이트 배선(Gn+1)과 연결되는 부화소영역에서는 제 1 공통전압 및 제 2 공통전압의 리플에 의하여 화소전압의 전압레벨 값이 바뀌게 된다.
결과적으로 정극성(+)의 데이터 신호가 인가되던 부화소영역의 화소전압의 전압레벨이 높아져서, 원래 구현하려던 그레이(기준 그레이)보다 그레이(기준 그레이)보다 밝은 라이트 그레이(LG)가 된다.
반면에, 부극성(-)의 데이터 신호가 인가되던 부화소영역의 화소전압의 전압레벨이 높아져서, 원래 구현하려던 그레이(기준 그레이)보다 그레이(기준 그레이)보다 어두운 다크 그레이(DG)가 된다.
결과적으로 제 N 번째 게이트 배선(Gn) 및 제 1 공통전압 배선(Vcom1)과 연결되는 부화소영역들로 구성되는 라인(제 1 라인)은 기준 그레이보다 밝은 그레이로 표시된다.
그리고, 제 N+1 번째 게이트 배선(Gn+1) 및 제 2 공통전압 배선(Vcom2)과 연결되는 부화소영역들로 구성되는 라인(제 2 라인)은 모든 부화소영역이 기준 그레이를 구현하는 것과 동일하게 기준 그레이로 표시된다.
또한, 제 N+1 번째 게이트 배선(Gn+1) 및 제 1 공통전압 배선(Vcom1)과 연결되는 부화소영역들로 구성되는 라인(제 3 라인)은 기준 그레이보다 어두운 그레이로 표시된다.
따라서, 종래의 액정패널에서 테스트 영상 패턴 구현 시 도4에 도시한 바와 같이, 데이터 배선을 통해 인가되는 데이터 신호가 그레이에서 화이트로 바뀌는 경계부분(A)에서 수평 크로스토크가 발생하게 된다.
본 발명은, 상기와 같은 문제점을 해결하기 위한 것으로, 공통전극 메쉬 구조를 적용하여 액정패널 내의 공통전압 편차 및 수평 크로스토크를 감소시키는 액정표시장치을 제공하는 것을 목적으로 한다.
상기한 바와 같은 목적을 달성하기 위한 액정표시장치는, 영상을 표시하는 액정패널과, 서로 교차하여 다수의 부화소영역을 정의하는 다수의 게이트 배선 및 다수의 데이터 배선과, 상기 다수의 부화소영역 각각에 형성되는 제 1 내지 제 4 박막트랜지스터를 포함하며, 보호층을 사이에 두고 상기 다수의 데이터 배선 중 제 M-2 번째 데이터 배선과 대응되어 제 1 상부 공통전극이 형성되고, 상기 제 M-2 번째 데이터 배선 하부 양측에는 제 1 하부 공통전극 또는 제 2 하부 공통전극이 형성되며, 상기 제 1 상부 공통전극의 폭은 상기 데이터 배선의 폭보다 넓은 제 1 폭이거나 상기 데이터 배선의 폭보다 좁은 제 2 폭이고, 상기 제 1 상부 공통전극의 폭이 상기 제 1 폭인 경우에 상기 제 M-2 번째 데이터 배선 하부 양측에는 제 1 하부 공통전극이 형성되고, 상기 제 1 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 M-2 번째 데이터 배선 하부 양측에는 제 2 하부 공통전극이 형성될 수 있다.
여기서, 상기 제 1 상부 공통전극의 폭이 상기 제 1 폭인 경우에 상기 제 1 하부 공통전극은 상기 제 1 폭보다 좁게 형성되며, 상기 제 1 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 2 하부 공통전극은 상기 제 2 폭보다 넓게 형성되는 것이 바람직하다.
그리고, 상기 제 1 상부 공통전극의 폭이 상기 제 1 폭인 경우에 상기 제 1 상부 공통전극을 가리는 블랙매트릭스는 제 3 폭을 가지며, 상기 제 1 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 1 상부 공통전극을 가리는 블랙매트릭스는 상기 제 3 폭보다 넓은 제 4 폭을 가질 수 있다.
또한, 상기 제 1 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 3 폭과 상기 제 4 폭 사이의 폭을 가지는 블랙매트릭스를 어레이 기판 상에 형성할 수도 있다.
그리고, 상기 제 1 상부 공통전극에는 제 1 극성의 공통전압이 인가되고, 상기 제 1 하부 공통전극 및 제 2 하부 공통전극에는 각각 제 1 극성의 공통전압 및 제 2 극성의 공통전압이 인가될 수 있다.
한편, 보호층을 사이에 두고 상기 다수의 데이터 배선 중 제 M-1 번째 데이터 배선과 대응되어 제 2 상부 공통전극이 형성되고, 상기 제 M-1 번째 데이터 배선 하부 양측에는 제 1 하부 공통전극 또는 제 2 하부 공통전극이 형성되며, 상기 제 2 상부 공통전극의 폭은 상기 데이터 배선의 폭보다 넓은 제 1 폭이거나 상기 데이터 배선의 폭보다 좁은 제 2 폭이고, 상기 제 2 상부 공통전극의 폭이 상기 제 1 폭인 경우에 상기 제 M-1 번째 데이터 배선 하부 양측에는 제 2 하부 공통전극이 형성되고, 상기 제 2 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 M-1 번째 데이터 배선 하부 양측에는 제 1 하부 공통전극이 형성될 수 있다.
여기서, 상기 제 2 상부 공통전극의 폭이 상기 제 1 폭인 경우에 상기 제 2 하부 공통전극은 상기 제 1 폭보다 좁게 형성되며, 상기 제 2 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 1 하부 공통전극은 상기 제 2 폭보다 넓게 형성되는 것이 바람직하다.
그리고, 상기 제 2 상부 공통전극의 폭이 상기 제 1 폭인 경우에 상기 제 1 상부 공통전극을 가리는 블랙매트릭스는 제 3 폭을 가지며, 상기 제 2 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 1 상부 공통전극을 가리는 블랙매트릭스는 상기 제 3 폭보다 넓은 제 4 폭을 가질 수 있다.
또한, 상기 제 2 상부 공통전극의 폭이 상기 제 2 폭인 경우에 상기 제 3 폭과 상기 제 4 폭 사이의 폭을 가지는 블랙매트릭스를 어레이 기판 상에 형성할 수 있다.
그리고, 상기 제 2 상부 공통전극에는 제 2 극성의 공통전압이 인가되고, 상기 제 1 하부 공통전극 및 제 2 하부 공통전극에는 각각 제 1 극성의 공통전압 및 제 2 극성의 공통전압이 인가되는 것이 바람직하다.
이상 설명한 바와 같이, 본 발명에 따른 액정표시장치에서는, 데이터 배선에 대응되는 상부 및 하부 공통전극의 폭을 변경함에 따라 공통전극 메쉬 구조를 적용할 수 있다. 그 결과, 액정패널 내의 공통전압 편차 및 수평 크로스토크를 감소시킬 수 있다.
도1은 수평 크로스토크 발생을 테스트하기 위한 테스트 영상 패턴을 도시한 도면이다.
도2는 테스트 영상 패턴 구현 시 종래의 액정패널에서의 구동을 설명하기 위해 참조되는 도면이다.
도3은 테스트 영상 패턴 구현 시 종래의 액정패널로 인가되는 데이터 신호 및 공통전압의 타이밍도를 도시한 도면이다.
도4는 종래의 액정패널에서 테스트 영상 패턴 구현 시 발생하는 수평 크로스토크를 설명하기 위해 참조되는 도면이다.
도5는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.
도6은 본 발명의 제 1 실시예에 따른 액정패널을 개략적으로 도시한 도면이다.
도7은 테스트 영상 패턴 구현 시 본 발명의 제 1 실시예에 따른 액정패널에서의 구동을 설명하기 위해 참조되는 도면이다.
도8은 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이다.
도9는 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 IX-IX을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이다.
도10은 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 X-X를 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이다.
도11은 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 XI-XI을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이다.
도12는 본 발명의 제 3 실시예에 따른 액정패널에서 도7를 절단선 IX-IX을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도5는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이고, 도6은 본 발명의 제 1 실시예에 따른 액정패널을 개략적으로 도시한 도면이다.
도5에 도시한 바와 같이, 본 발명에 따른 액정표시장치(100)는, 액정패널(110)과 소스 드라이버(120), 게이트 드라이버(130)와, 소스 드라이버(120) 및 게이트 드라이버(130) 각각의 구동 타이밍을 제어하기 위한 타이밍 제어부(140) 등을 포함할 수 있다.
액정패널(110)은, 다수의 게이트 배선(GL) 및 다수의 데이터 배선(DL)이 서로 교차하여 정의되는 다수의 부화소영역(SP)을 포함할 수 있으며, 다수의 부화소영역(SP)은, 예를 들어, 적, 녹, 청 부화소영역(SP)일 수 있으며, 가로방향(수평방향)으로 순차적으로 배치될 수 있다.
그리고, 다수의 부화소영역(SP)에는 게이트 배선(GL) 및 데이터 배선(DL)에 연결되는 박막트랜지스터(T), 박막트랜지스터(T)에 연결되는 스토리지 커패시터(Cst) 및 액정커패시터(Clc)가 형성될 수 있다.
이러한 박막트랜지스터는 각각의 게이트 배선을 통해 전달되는 게이트 신호에 응답하여 턴-온(Turn-On)되고, 턴-온(Turn-On) 시간 동안에 각각의 데이터 배선을 통해 데이터 신호를 액정커패시터(Clc)에 공급할 수 있다.
박막트랜지스터(T)는 게이트 배선(GL)을 통해 게이트 신호, 즉 게이트 하이 전압(VGH)을 공급 받는 경우 턴-온(Turn-On)됨에 따라 데이터 배선(DL)을 통해 데이터 신호를 액정커패시터(Clc)에 공급하며, 게이트 배선(GL)을 통해 게이트 로우 전압(VGL)을 공급 받는 경우 턴-오프(Turn-Off)된다.
액정커패시터(Clc)는 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극(미도시)과 박막트랜지스터(T)에 접속된 화소전극(미도시)으로 구성된다.
이러한 액정커패시터(Clc)는 박막트랜지스터(T)를 통해 충전되는 데이터 신호에 따라 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
그리고, 스토리지 캐패시터(Cst)는, 액정커패시터(Clc)에 충전된 데이터 신호를 다음 프레임까지 유지시키는 역할을 한다.
도6에 도시한 바와 같이, 본 발명에 따른 액정패널(110)에서의 다수의 부화소영역(SP)에는 다수의 게이트 배선(Gn-1, Gn, Gn+1, Gn+2, Gn+3, ) 및 다수의 데이터 배선(Dm-3, Dm-2, Dm-1, Dm, Dm+1, Dm+2, Dm+3, )에 연결되는 박막트랜지스터(T)가 형성되어 있다.
본 발명에 따른 액정패널(110)에서의 박막트랜지스터는, 제 1 박막트랜지스터 내지 제 4 박막트랜지스터로 구분될 수 있다.
여기서, 제 1 박막트랜지스터는 하부의 게이트 배선 및 우측의 데이터 배선과 연결되고, 제 2 박막트랜지스터는 상부의 게이트 배선 및 좌측의 데이터 배선과 연결될 수 있다.
그리고, 제 3 박막트랜지스터는 하부의 게이트 배선 및 좌측의 데이터 배선과 연결되고, 제 4 박막트랜지스터는 상부의 게이트 배선 및 우측의 데이터 배선과 연결될 수 있다.
예를 들어, 제 1 박막트랜지스터는, 제 N 번째 게이트 배선(Gn) 및 제 M-2 번째 데이터 배선(Dm-2)과 연결될 수 있고, 제 2 박막트랜지스터는, 제 N-1 번째 게이트 배선(Gn-1) 및 제 M-2 번째 데이터 배선(Dm-2)과 연결될 수 있다.
제 3 박막트랜지스터는, 제 N+1 번째 게이트 배선(Gn+1) 및 제 M-3 번째 데이터 배선(Dm-3)과 연결될 수 있고, 제 4 박막트랜지스터는, 제 N 번째 게이트 배선(Gn) 및 제 M-1 번째 데이터 배선(Dm-1)과 연결될 수 있다.
본 발명에 따른 액정패널에서의 박막트랜지스터의 배치를 좀 더 자세히 설명하면, 제 x 번째 수평라인에서는 제 1 박막트랜지스터과 연결되는 제 1 부화소영역(SP1) 및 제 2 박막트랜지스터과 연결되는 제 2 부화소영역(SP2)이 수평방향(게이트 배선이 연장되는 방향)으로 반복적으로 형성되어 있다.
그리고, 제 x+1 번째 수평라인에서는 제 3 박막트랜지스터과 연결되는 제 3 부화소영역(SP3) 및 제 4 박막트랜지스터과 연결되는 제 4 부화소영역(SP4)이 수평방향(게이트 배선이 연장되는 방향)으로 반복적으로 형성되어 있다.
한편, 제 y 번째 수직라인에서는 제 1 박막트랜지스터과 연결되는 제 1 부화소영역(SP1) 및 제 3 박막트랜지스터과 연결되는 제 3 부화소영역(SP3)이 수직방향(데이터 배선이 연장되는 방향)으로 반복적으로 형성되어 있다.
그리고, 제 y+1 번째 수직라인에서는 제 2 박막트랜지스터과 연결되는 제 2 부화소영역(SP2) 및 제 4 박막트랜지스터과 연결되는 제 4 부화소영역(SP4)이 수직방향(데이터 배선이 연장되는 방향)으로 반복적으로 형성되어 있다.
결국 본 발명에 따른 액정패널에서는 제 1 내지 제 4 부화소영역(SP1~SP4)을 포함하는 부화소그룹이 하나의 배치단위(B)가 되어 수평방향(게이트 배선이 연장되는 방향) 또는 수직방향(데이터 배선이 연장되는 방향)으로 반복적으로 형성되어 있다. 이와 같은 구조를 N-inversion 구조라고 할 수 있다.
이하에서는 테스트 영상 패턴 구현 시 본 발명에 따른 액정패널로 인가되는 데이터 신호 및 제 1 및 제 2 공통전압에 대해서 살펴보기로 한다.
다수의 데이터 배선(Dm-3, Dm-2, Dm-1, Dm, Dm+1, Dm+2, Dm+3, )을 통해 테스트 영상 패턴 구현 시 인가되는 데이터 신호는 한 프레임동안에 동일한 극성을 가질 수 있다.
예를 들어, 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호의 극성은 정극성(+)이고, 제 M+1 번째 데이터 배선(Dm+1)을 통해 인가되는 데이터 신호의 극성은 부극성(-)이 된다.
한편, 제 M 번째 데이터 배선(Dm) 및 제 M+1 번째 데이터 배선(Dm+1)을 통해 테스트 영상 패턴 중 화이트가 나타나게 되는 부분에 데이터 신호가 인가될 수 있다.
이를 자세히 살펴보면, 제 N 번째 게이트 배선(Gn)에 연결되는 트랜지스터가 턴-온(Turn-On)되는 시간(제 N 스위칭시간)까지 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호는 그레이(기준 그레이)에 대응되는 전압레벨일 수 있다.
그리고, 제 N+1 번째 게이트 배선(Gn+1)에 연결되는 트랜지스터가 턴-온(Turn-On)되는 시간(제 N+1 스위칭시간)부터 일정시간 동안에 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호는 화이트에 대응되는 전압레벨일 수 있다.
그리고, 일정시간 후에 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호는 다시 그레이(기준 그레이)에 대응되는 전압레벨이 된다.
여기서, 일정시간이란 테스트 영상 패턴 중 화이트가 나타나게 되는 부분에 대응되는 부화소영역들과 연결되는 게이트 배선들의 턴-온(Turn-On)을 모두 합친 시간에 해당한다.
화이트에 해당하는 전압레벨이 인가되는 횟수는 모두 여섯 번이므로, 일정시간은 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호가 화이트 레벨에 해당하는 전압레벨이 되는 전체시간으로서, 예를 들어, 제 N 스위칭시간*6시간이 될 수 있다.
따라서, 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호는, 제 N 스위칭시간 이전에 그레이에 대응되는 전압레벨이 되고(t<제 N 스위칭시간), 제 N 스위칭시간부터 제 N 스위칭시간*6시간 동안 화이트에 해당하는 전압레벨이 될 수 있다. (제 N 스위칭시간<t<제 N 스위칭시간*6)
그리고, 제 N 스위칭시간*6시간 후에 다시 그레이에 대응되는 전압레벨이 된다. (제 N 스위칭시간*6<t)
그리고, 제 M+1 번째 데이터 배선(Dm+1)을 통해 인가되는 데이터 신호는, 제 N+1 스위칭시간 이전에 그레이에 대응되는 전압레벨이 되고(t<제 N+1 스위칭시간), 제 N+1 스위칭시간부터 제 N+1 스위칭시간*6시간 동안 화이트에 해당하는 전압레벨이 될 수 있다. (제 N+1 스위칭시간<t<제 N+1 스위칭시간*6)
그리고, 제 N+1 스위칭시간*6시간 후에 다시 그레이에 대응되는 전압레벨이 될 수 있다. (제 N+1 스위칭시간*6<t)
한편, 본 발명에 따른 액정패널에는 제 1 공통전압 배선(Vcom1) 및 제 2 공통전압 배선(Vcom2)을 통해 각각 상이한 극성의 공통전압이 전달된다.
예를 들어, 제 1 공통전압 배선(Vcom1)을 통해 인가되는 제 1 공통전압의 극성은 부극성(-)이고, 제 2 공통전압 배선(Vcom2)을 통해 인가되는 제 2 공통전압의 극성은 정극성(+)일 수 있다.
그리고, 제 1 공통전압 배선(Vcom1)과 연결되는 부화소영역에 인가되는 데이터 신호의 극성은 부극성(-)이고, 제 2 공통전압 배선(Vcom2)과 연결되는 부화소영역에 인가되는 데이터 신호의 극성은 정극성(+)일 수 있다.
다시 도5를 살펴보면, 소스 드라이버(120)는 액정패널(110)로 데이터 신호를 공급하는 적어도 하나의 드라이버 IC(미도시)를 포함할 수 있다.
소스 드라이버(120)는 타이밍 제어부(140)로부터 전달 받은 다수의 데이터 제어 신호 및 영상 신호를 이용하여 데이터 신호를 생성하고, 생성한 데이터 신호를 다수의 데이터 배선(DL)을 통해 액정패널(110)로 공급한다.
게이트 드라이버(130)는 GIP(Gate In Panel)방식 등으로 형성될 수 있으며, 타이밍 제어부(140)로부터 전달 받은 다수의 게이트 제어신호를 이용하여 게이트신호를 생성하고, 생성된 게이트신호를 다수의 게이트 배선(GL)을 통해 액정패널(110)로 공급할 수 있다.
다시 말해서, 게이트 드라이버(130)는 게이트 스타트 신호(GSP) 및 게이트 클럭 신호(GCLK) 등에 의해 게이트 신호의 출력 타이밍이 결정되고, 해당 타이밍에 순차적으로 게이트 신호를 다수의 게이트 배선(GL)를 통해 액정패널(110)로 공급할 수 있다.
타이밍 제어부(140)는 그래픽 카드와 같은 시스템으로부터 수직동기신호(VSY), 수평동기신호(HSY), 데이터 인에이블 신호(DE) 등과 같은 다수의 제어신호를 전달 받아 게이트 드라이버(130) 및 소스 드라이버(120)의 동작 타이밍을 제어하기 위한 다수의 게이트 제어신호, 다수의 데이터제어신호를 각각 생성하여 해당 드라이버로 공급할 수 있다.
예를 들어, 타이밍 제어부(140)는, 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력 인에이블(SOE) 등과 같은 다수의 데이터 제어신호 등을 생성하여 소스 드라이버(120)의 적어도 하나의 드라이버 IC로 공급할 수 있다.
그리고, 타이밍 제어부(140)는 다수의 데이터 제어신호와 함께 영상 신호(RGB)를 소스 드라이버(120)에 공급하여 소스 드라이버(120)가 영상 신호(RGB) 및 다수의 데이터 제어신호를 이용하여 데이터 신호를 생성하고, 생성된 데이터 신호를 액정패널(110)의 다수의 데이터배선(DL)에 공급하도록 제어할 수 있다.
도7은 테스트 영상 패턴 구현 시 본 발명의 제 1 실시예에 따른 액정패널에서의 구동을 설명하기 위해 참조되는 도면이다. 도6을 참조하여 설명한다.
도7에 도시한 바와 같이, 제 N+1 번째 게이트 배선(Gn+1) 및 제 M 번째 데이터 배선(Dm)에 연결되는 제 2 박막트랜지스터가 턴-온(Turn-On)되는 경우에, 제 M 번째 데이터 배선(Dm)을 통해 제 2 박막트랜지스터로 인가되는 데이터 신호는 화이트에 해당하는 전압레벨이 된다.
그때, 인접하는 데이터 배선들간의 극성이 상쇄되지 않기 때문에 제 1 공통전압 배선(Vcom1) 및 제 2 공통전압 배선(Vcom2)을 통해 인가되는 제 1 공통전압 및 제 2 공통전압의 리플이 심화된다.
그에 따라 제 N+1 번째 게이트 배선(Gn+1)과 연결되는 부화소영역(제 2 및 제 3 부화소영역)에서는 제 1 공통전압 및 제 2 공통전압의 리플에 의하여 화소전압의 전압레벨 값이 바뀌게 된다.
결과적으로 정극성(+)의 데이터 신호가 인가되던 제 2 부화소영역(SP2)의 화소전압의 전압레벨이 낮아져서, 제 2 부화소영역(SP2)에서 구현되는 그레이는 원래의 그레이(기준 그레이)보다 어두운 다크 그레이(DG)가 된다.
반면에, 부극성(-)의 데이터 신호가 인가되던 제 3 부화소영역(SP3)의 화소전압의 전압레벨이 낮아져서, 제 3 부화소영역(SP3)에서 구현되는 그레이는 원래의 그레이(기준 그레이)보다 밝은 라이트 그레이(LG)가 된다.
그리고, 제 N 번째 게이트 배선(Gn) 및 제 M+1 번째 데이터 배선(Dm+1)에 연결되는 제 4 박막트랜지스터가 턴-온(Turn-On)되는 경우에, 제 M+1 번째 데이터 배선(Dm+1)을 통해 제 4 박막트랜지스터로 인가되는 데이터 신호는, 화이트에 해당하는 전압레벨이 된다.
이 경우에도 마찬가지로, 인접하는 데이터 배선들간의 극성이 상쇄되지 않기 때문에 제 1 공통전압 배선(Vcom1) 및 제 2 공통전압 배선(Vcom2)을 통해 인가되는 제 1 공통전압 및 제 2 공통전압의 리플이 심화된다.
그에 따라 제 N 번째 게이트 배선(Gn)과 연결되는 부화소영역(제 1 및 제 4 부화소영역)에서는 제 1 공통전압 및 제 2 공통전압의 리플에 의하여 화소전압의 전압레벨 값이 바뀌게 된다.
결과적으로 정극성(+)의 데이터 신호가 인가되던 제 1 부화소영역(SP1)의 화소전압의 전압레벨이 높아져서, 제 1 부화소영역(SP1)에서 구현되는 그레이는 원래의 그레이(기준 그레이)보다 밝은 라이트 그레이(LG)가 된다.
반면에, 부극성(-)의 데이터 신호가 인가되던 제 4 부화소영역(SP4)의 화소전압의 전압레벨이 높아져서, 제 4 부화소영역(SP4)역에서 구현되는 그레이는 원래의 그레이(기준 그레이)보다 어두운 다크 그레이(DG)가 된다.
이를 다시 라인별로 살펴보면, 먼저, 제 N-1 번째 게이트 배선 및 제 2 공통전압 배선(Vcom2)과 연결되는 제 2 부화소영역에서 구현되는 그레이는 기준 그레이이고, 제 N 번째 게이트 배선(Gn) 및 제 2 공통전압 배선(Vcom2)과 연결되는 제 1 부화소영역(SP1)에서 구현되는 그레이는 기준 그레이보다 밝은 라이트 그레이(LG)가 된다.
그 결과 제 N 번째 게이트 배선(Gn) 및 제 2 공통전압 배선(Vcom2)과 연결되는 제 1 부화소영역(SP1)을 포함하는 제 1 라인은 전체적으로 기준 그레이보다 밝은 그레이로 표시된다.
다음으로, 제 N 번째 게이트 배선(Gn)과 연결되는 제 4 부화소영역(SP4)에서 구현되는 그레이는 기준 그레이보다 어두운 다크 그레이(DG)이고, 제 N+1 번째 게이트 배선(Gn+1) 및 제 1 공통전압 배선(Vcom1)과 연결되는 제 3 부화소영역(SP3)에서 구현되는 그레이는 기준 그레이보다 밝은 라이트 그레이(LG)이다.
그 결과 제 N 번째 게이트 배선(Gn) 및 제 N+1 번째 게이트 배선(Gn+1)과 각각 연결되는 제 3 부화소영역(SP3) 및 제 4 부화소영역(SP4)을 포함하는 라인(제 2 라인)은 전체적으로 기준 그레이로 표시된다.
또한, 제 N+1 번째 게이트 배선(Gn+1) 및 제 2 공통전압 배선(Vcom2)과 연결되는 제 2 부화소영역(SP2)에서 구현되는 그레이는 기준 그레이보다 어두운 다크 그레이(DG)이고, 제 N+2 번째 게이트 배선(Gn+1) 및 제 2 공통전압 배선(Vcom2)과 연결되는 제 1 부화소영역(SP1)에서 구현되는 그레이는 기준 그레이이다.
따라서, 제 N+1 번째 게이트 배선(Gn+1) 및 제 N+2 번째 게이트 배선(Gn+2)과 각각 연결되는 제 3 부화소영역(SP3) 및 제 4 부화소영역(SP4)을 포함하는 라인(제 3 라인)은 기준 그레이보다 어두운 그레이로 표시된다.
따라서, 본 발명에 따른 액정패널에서 테스트 영상 패턴 구현 시 도7에 도시한 바와 같이, 데이터 배선을 통해 인가되는 데이터 신호가 그레이에서 화이트로 바뀌는 경계부분(도3의 A)에서 수평 크로스토크가 발생하게 된다.
즉, 본 발명의 제 1 실시예에 따른 액정패널에서는 수평 크로스토크 최소화를 위해 N-inversion 구조를 적용하였으나, 본 발명의 제 1 실시예에 따른 액정패널에서 공통전극 메쉬 구조가 적용되지 못하여 여전히 수평 크로스토크가 발생하는 문제점이 존재한다.
이하에서는 본 발명의 제 2 실시예에 따른 액정패널에서 공통전극 메쉬 구조를 적용하기 위하여 데이터 배선에 대응되는 상부 및 하부 공통전극의 폭 변경구조에 대해 설명하기로 한다.
도8은 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 Ⅷ-Ⅷ을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이고, 도9는 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 IX-IX을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이며, 도10은 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 X-X를 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이고, 도11은 본 발명의 제 2 실시예에 따른 액정패널에서 도7를 절단선 XI-XI을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면이다. 도7를 참조하여 설명한다.
도8에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 액정패널이 있어서, 데이터 배선(220)의 상부에는 보호층(230)을 사이에 두고 이격하여 데이터 배선(220)에 대응되도록 제 1 상부 공통전극(240a)이 형성되고, 데이터 배선(220) 하부 양측에는 제 1 하부 공통전극(210a)이 형성된다.
여기서, 제 1 상부 공통전극(240a)의 폭은 데이터 배선(220)의 폭보다 넓게 형성될 수 있으며, 데이터 배선(220)은 제 M-2 번째 데이터 배선(Dm-2)일 수 있다.
이와 같은, 제 1 상부 공통전극(240a) 및 제 1 하부 공통전극(210a)은 동일하게 Cu, Ti, Cr, Al, Mo, Ta, Al 합금 등과 같은 금속 물질(불투명 물질)로 구성될 수 있다.
이때, 제 M-2 번째 데이터 배선(Dm-2)을 통해 인가되는 데이터 신호의 극성은 정극성(+)이므로, 제 1 상부 공통전극(240a) 및 제 1 하부 공통전극(210a)으로 정극성(+)의 공통전압이 인가될 수 있다.
그리고, 데이터 배선(220) 등의 비표시영역을 가리도록 블랙매트릭스(BM)가 형성되며, 이때 블랙매트릭스(BM)의 폭은 제 1 상부 공통전극(240a) 및 제 1 하부 공통전극(210a)을 전부 가릴 수 있도록 제 3 폭으로 설정될 수 있다.
한편, 도9에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 액정패널이 있어서, 데이터 배선(220)의 상부에는 보호층(230)을 사이에 두고 이격하여 데이터 배선(220)에 대응되도록 제 1 상부 공통전극(240a)이 형성되고, 데이터 배선(220) 하부 양측에는 제 2 하부 공통전극(210b)이 형성된다.
여기서, 제 1 상부 공통전극(240a)의 좌우에는 제 1 상부 공통전극(240a)과 이격하여 제 2 상부 공통전극(240b)가 형성될 수 있다. 그리고, 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b)의 폭은 데이터 배선(220)의 폭보다 좁게 형성될 수 있다.
이와 같은, 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 그리고 제 2 하부 공통전극(210b)은 동일하게 Cu, Ti, Cr, Al, Mo, Ta, Al 합금 등과 같은 금속 물질(불투명 물질)로 구성될 수 있다.
이때, 제 M-3 번째 데이터 배선(Dm-3) 및 제 M-1 번째 데이터 배선(Dm-1)을 통해 인가되는 데이터 신호의 극성은 부극성(-)이므로, 제 2 상부 공통전극(240b) 및 제 2 하부 공통전극(210b)으로 부극성(-)의 공통전압이 인가될 수 있다.
그리고, 제 1 상부 공통전극(240a)으로는 정극성(+)의 공통전압이 인가될 수 있다.
마찬가지로, 데이터 배선(220) 등의 비표시영역을 가리도록 블랙매트릭스(BM)가 형성되며, 이때 블랙매트릭스(BM)의 폭은 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 그리고 제 2 하부 공통전극(210b)을 전부 가릴 수 있도록 설정될 수 있다.
이때, 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 사이가 오픈되기 때문에 데이터 배선(220) 부근에서의 빛이 오픈영역으로 새어나갈 수 있다.
따라서, 블랙매트릭스(BM)의 폭은 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 그리고 제 2 하부 공통전극(210b)를 전부 가리는 폭보다 더 넓게 제 4 폭으로 설정되는 것이 바람직하다.
다시 말해서, 본 발명의 제 2 실시예에 따른 액정패널에서는 수직방향(데이터 배선이 연장되는 방향)으로 데이터 배선(220)에 대응되는 제 1 상부 공통전극(240a)의 폭이 데이터 배선(220) 보다 넓어졌다가 작아졌다가 변경될 수 있다.
또한, 제 1 상부 공통전극(240a)의 폭에 따라 하부 공통전극의 폭도 달라질 수 있다.
예를 들어, 제 1 상부 공통전극(240a)의 폭이 데이터 배선(220)의 폭보다 넓은 경우에는 제 1 하부 공통전극(210a)의 폭은 좁게 설정되고, 제 1 상부 공통전극(240a)의 폭이 데이터 배선(220)의 폭보다 좁은 경우에는 제 2 하부 공통전극(210b)의 폭은 넓게 설정될 수 있다.
그리고, 도10에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 액정패널이 있어서, 데이터 배선(220)의 상부에는 보호층(230)을 사이에 두고 이격하여 데이터 배선(220)에 대응되도록 제 2 상부 공통전극(240b)이 형성되고, 데이터 배선(220) 하부 양측에는 제 1 하부 공통전극(210a)이 형성된다.
여기서, 제 2 상부 공통전극(240b)의 좌우에는 제 2 상부 공통전극(240b)과 이격하여 제 1 상부 공통전극(240a)가 형성될 수 있다. 그리고, 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b)의 폭은 데이터 배선(220)의 폭보다 좁게 형성될 수 있다.
이와 같은, 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 그리고 제 2 하부 공통전극(210b)은 동일하게 Cu, Ti, Cr, Al, Mo, Ta, Al 합금 등과 같은 금속 물질(불투명 물질)로 구성될 수 있다.
이때, 제 M-2 번째 데이터 배선(Dm-2) 및 제 M 번째 데이터 배선(Dm)을 통해 인가되는 데이터 신호의 극성은 정극성(+)이므로, 제 1 상부 공통전극(240a) 및 제 1 하부 공통전극(210a)으로 정극성(+)의 공통전압이 인가될 수 있다.
그리고, 제 2 상부 공통전극(240b)으로는 부극성(-)의 공통전압이 인가될 수 있다.
마찬가지로, 데이터 배선(220) 등의 비표시영역을 가리도록 블랙매트릭스(BM)가 형성되며, 이때 블랙매트릭스(BM)의 폭은 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 그리고 제 1 하부 공통전극(210a)을 전부 가릴 수 있도록 설정될 수 있다.
이때, 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 사이가 오픈되기 때문에 데이터 배선(220) 부근에서의 빛이 오픈영역으로 새어나갈 수 있다.
따라서, 블랙매트릭스(BM)의 폭은 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 그리고 제 2 하부 공통전극(210b)를 전부 가리는 폭보다 더 넓게 제 4 폭으로 설정되는 것이 바람직하다.
한편, 도11에 도시한 바와 같이, 본 발명의 제 2 실시예에 따른 액정패널이 있어서, 데이터 배선(220)의 상부에는 보호층(230)을 사이에 두고 이격하여 데이터 배선(220)에 대응되도록 제 2 상부 공통전극(240b)이 형성되고, 데이터 배선(220) 하부 양측에는 제 2 하부 공통전극(210b)이 형성된다.
여기서, 제 2 상부 공통전극(240b)의 폭은 데이터 배선(220)의 폭보다 넓게 형성될 수 있으며, 데이터 배선(220)은 제 M-1 번째 데이터 배선(Dm-1)일 수 있다.
이와 같은, 제 2 상부 공통전극(240b) 및 제 제 2 하부 공통전극(210b)은 동일하게 Cu, Ti, Cr, Al, Mo, Ta, Al 합금 등과 같은 금속 물질(불투명 물질)로 구성될 수 있다.
이때, 제 M-1 번째 데이터 배선(Dm-1)을 통해 인가되는 데이터 신호의 극성은 부극성(-)이므로, 제 2 상부 공통전극(240b) 및 제 제 2 하부 공통전극(210b)으로 부극성(-)의 공통전압이 인가될 수 있다.
그리고, 데이터 배선(220) 등의 비표시영역을 가리도록 블랙매트릭스(BM)가 형성되며, 이때 블랙매트릭스(BM)의 폭은 제 2 상부 공통전극(240b) 및 제 제 2 하부 공통전극(210b)을 전부 가릴 수 있도록 제 3 폭으로 설정될 수 있다.
이와 같이 본 발명의 제 2 실시예에 따른 액정패널에서는 데이터 배선(220)에 대응되는 공통전극과 부화소영역에 형성되는 공통전극이 상이한 공통전극일 수 있으며, 그 결과 공통전극 메쉬 구조가 적용될 수 있다.
따라서, 본 발명의 제 2 실시예에 따른 액정패널에서는 공통전극 메쉬 구조가 적용되어 인접하는 데이터 배선들간의 극성이 상쇄되지 않아 발생하는 공통전압의 리플이 개선될 수 있다.
그리하여 공통전압의 리플에 따른 수평 크로스토크 발생을 개선할 수 있다.
도12는 본 발명의 제 3 실시예에 따른 액정패널에서 도7를 절단선 IX-IX을 따라 절단한 부분에 대한 단면도를 개략적으로 도시한 도면으로, 도9 및 도10에서의 블랙매트릭스를 변형하는 실시예를 설명하기 위해 참조되는 도면이다.
도9 및 도10에서의 블랙매트릭스(BM)의 폭은 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 등을 전부 가리는 폭보다 더 넓게 설정된다.
그 결과 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 사이의 오픈영역으로 빛이 새는 것을 방지할 수 있지만, 개구율이 감소하는 문제점이 발생할 수 있다.
따라서, 도12에 도시한 바와 같이, 본 발명의 제 3 실시예에 따른 액정패널에서는 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b)이 형성되는 부분에 대응되는 블랙매트릭스(BOT)를 어레이 기판 상에 형성할 수 있다.
어레이 기판 상에 블랙매트릭스(BOT)를 형성하게 되면 제 1 상부 공통전극(240a) 및 제 2 상부 공통전극(240b) 사이의 오픈영역으로 새어나가는 빛을 바로 차단하기 때문에 도9 및 도10에서의 블랙매트릭스(BM)에 비해 그 폭을 감소시킬 수 있다. (제 3 폭<블랙매트릭스(BOT)의 폭<제 4 폭)
그에 따라 본 발명의 제 3 실시예에 따른 액정패널에서는 개구율을 개선할 수 있다.
이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
100: 액정표시장치 110: 액정패널
120: 소스 드라이버 130: 게이트 드라이버
140: 타이밍 제어부

Claims (12)

  1. 영상을 표시하는 액정패널과, 다수의 수평라인 및 다수의 수직라인을 따라 배치된 다수의 부화소영역을 정의하는 상기 수평라인 방향으로 연장된 다수의 게이트 배선 및 상기 수직라인 방향으로 연장된 다수의 데이터 배선을 포함하며,
    보호층을 사이에 두고 상기 다수의 데이터 배선 중 제 M-2 번째 데이터 배선과 대응되어 제 x 번째 수평라인 및 제 x+1 번째 수평라인 각각에 제 1 상부 공통전극이 형성되고, 상기 제 M-2 번째 데이터 배선 하부 양측에는 상기 제 x 번째 수평라인에 제 1 하부 공통전극이 형성되고 상기 제 x+1 번째 수평라인에 제 2 하부 공통전극이 형성되며,
    상기 제 x 번째 수평라인의 상기 제 1 상부 공통전극의 폭은 상기 데이터 배선의 폭보다 넓은 제 1 폭이고, 상기 제 x 번째 수평라인의 상기 제 1 상부 공통전극의 폭은 상기 데이터 배선의 폭보다 좁은 제 2 폭이고,
    상기 제 1 하부 공통전극의 폭은 상기 제 2 하부 공통전극의 폭과 다른 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서,
    상기 제 1 하부 공통전극은 상기 제 1 폭보다 좁게 형성되며,
    상기 제 2 하부 공통전극은 상기 제 2 폭보다 넓게 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 제 x 번째 수평라인의 상기 제 1 상부 공통전극을 가리는 블랙매트릭스는 제 3 폭을 가지며,
    상기 제 x+1 번째 수평라인의 상기 제 1 상부 공통전극을 가리는 블랙매트릭스는 상기 제 3 폭보다 넓은 제 4 폭을 가지는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서,
    상기 제 x+1 번째 수평라인의 상기 제 1 상부 공통전극을 가리며 상기 제 3 폭과 상기 제 4 폭 사이의 폭을 가지는 블랙매트릭스를 어레이 기판 상에 형성하는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서,
    상기 제 1 상부 공통전극에는 제 1 극성의 공통전압이 인가되고,
    상기 제 1 하부 공통전극 및 제 2 하부 공통전극에는 각각 제 1 극성의 공통전압 및 제 2 극성의 공통전압이 인가되는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서,
    보호층을 사이에 두고 상기 다수의 데이터 배선 중 제 M-1 번째 데이터 배선과 대응되어 제 x 번째 수평라인 및 제 x+1 번째 수평라인 각각에 제 2 상부 공통전극이 형성되고, 상기 제 M-1 번째 데이터 배선 하부 양측에는 상기 제 x+1 번째 수평라인에 상기 제 1 하부 공통전극이 형성되고 상기 제 x 번째 수평라인에 상기 제 2 하부 공통전극이 형성되며,
    상기 x+1 번째 수평라인의 상기 제 2 상부 공통전극의 폭은 상기 데이터 배선의 폭보다 넓은 제 1 폭이고, 상기 x 번째 수평라인의 상기 제 2 상부 공통전극의 폭은 상기 데이터 배선의 폭보다 좁은 제 2 폭이고,
    상기 제 M-1 번째 데이터 배선 하부 양측에 형성된 제 2 하부 공통전극의 폭은 상기 제 M-1 번째 데이터 배선 하부 양측에 형성된 제 1 하부 공통전극의 폭과 다른 것을 특징으로 하는 액정표시장치.
  7. 제6항에 있어서,
    상기 제 M-1 번째 데이터 배선 하부 양측에 형성된 상기 제 2 하부 공통전극은 상기 제 1 폭보다 좁게 형성되며,
    상기 제 M-1 번째 데이터 배선 하부 양측에 형성된 상기 제 1 하부 공통전극은 상기 제 2 폭보다 넓게 형성되는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서,
    상기 제 x+1 번째 수평라인의 상기 제 2 상부 공통전극을 가리는 블랙매트릭스는 제 3 폭을 가지며,
    상기 제 x 번째 수평라인의 상기 제 2 상부 공통전극을 가리는 블랙매트릭스는 상기 제 3 폭보다 넓은 제 4 폭을 가지는 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서,
    상기 제 x 번째 수평라인의 상기 제 2 상부 공통전극을 가리며 상기 제 3 폭과 상기 제 4 폭 사이의 폭을 가지는 블랙매트릭스를 어레이 기판 상에 형성하는 것을 특징으로 하는 액정표시장치.
  10. 제6항에 있어서,
    상기 제 2 상부 공통전극에는 제 2 극성의 공통전압이 인가되고,
    상기 제 M-1 번째 데이터 배선 하부 양측에 형성된 상기 제 1 하부 공통전극 및 제 2 하부 공통전극에는 각각 제 1 극성의 공통전압 및 제 2 극성의 공통전압이 인가되는 것을 특징으로 하는 액정표시장치.
  11. 제1항에 있어서,
    상기 다수의 데이터 배선은, 상기 제 M-2 번째 데이터 배선을 포함하는 다수의 제 1 데이터 배선과, 제 M-1 번째 데이터 배선을 포함하며 상기 다수의 제 1 데이터 배선과 교대로 배치된 다수의 제 2 데이터 배선을 포함하고,
    상기 제 x 번째 수평라인에는 제 1,2 부화소영역이 교대로 배치되고,
    상기 제 x+1 번째 수평라인에는 제 3,4 부화소영역이 교대로 배치되며,
    상기 제 1,2 부화소영역 각각은 상기 제 1 데이터 배선의 양측에 연결되고 제 N,N-1 번째 게이트 배선에 연결되며,
    상기 제 3,4 부화소영역 각각은 상기 2 데이터 배선의 양측에 연결되고 제 N+1,N번째 게이트 배선에 연결되는
    액정표시장치.
  12. 제11항에 있어서,
    상기 제 x 번째 수평라인에는 제 1 공통전압 배선을 통해 제 1 공통전압이 인가되고,
    상기 제 x+1 번째 수평라인에는 제 2 공통전압 배선을 통해 제 1 공통전압과 반대되는 극성의 제 2 공통전압이 인가되는
    액정표시장치.
KR1020110117502A 2011-11-11 2011-11-11 액정표시장치 KR101910401B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110117502A KR101910401B1 (ko) 2011-11-11 2011-11-11 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110117502A KR101910401B1 (ko) 2011-11-11 2011-11-11 액정표시장치

Publications (2)

Publication Number Publication Date
KR20130052190A KR20130052190A (ko) 2013-05-22
KR101910401B1 true KR101910401B1 (ko) 2018-10-23

Family

ID=48661871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110117502A KR101910401B1 (ko) 2011-11-11 2011-11-11 액정표시장치

Country Status (1)

Country Link
KR (1) KR101910401B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341465A (ja) * 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
KR20090123247A (ko) * 2008-05-27 2009-12-02 삼성전자주식회사 표시 장치
TWI397757B (zh) * 2009-12-22 2013-06-01 Au Optronics Corp 聚合物穩定配向液晶顯示面板及液晶顯示面板
KR101801974B1 (ko) * 2009-12-31 2017-11-28 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 액정표시장치 및 이들의 제조방법

Also Published As

Publication number Publication date
KR20130052190A (ko) 2013-05-22

Similar Documents

Publication Publication Date Title
US9251755B2 (en) Gate driver and liquid crystal display including the same
KR101872987B1 (ko) 분할 패널을 포함하는 표시장치 및 그 구동방법
US8115714B2 (en) Display device and method of driving the same
KR101499843B1 (ko) 표시장치
JP4720261B2 (ja) 電気光学装置、駆動方法および電子機器
KR20100048266A (ko) 액정표시장치
KR20060094775A (ko) 액정표시장치와 그 구동방법
KR20160066119A (ko) 표시패널
KR20070111041A (ko) 액정표시장치 및 이의 구동방법
KR20100056228A (ko) 액정 표시 장치 및 그 구동 방법
EP2413181A1 (en) Tft substrate and liquid crystal display apparatus using the same
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
US20220069573A1 (en) Display apparatus
JP4511218B2 (ja) ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム
JP2007213073A (ja) 液晶表示パネル及びその駆動方法並びに液晶表示装置
KR20060134779A (ko) 액정 표시 장치 및 그의 구동 방법
KR101985245B1 (ko) 액정표시장치
JP2010102217A (ja) 電気光学装置及び電子機器
JP5789354B2 (ja) 電気光学装置及び電子機器
KR101910401B1 (ko) 액정표시장치
KR101872481B1 (ko) 액정표시장치 및 그 구동방법
KR102244985B1 (ko) 표시패널
JP2010107739A (ja) 液晶表示装置
KR20210052857A (ko) 표시장치 및 그 구동 방법
KR100492183B1 (ko) 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant