KR100492183B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR100492183B1
KR100492183B1 KR10-2002-0084876A KR20020084876A KR100492183B1 KR 100492183 B1 KR100492183 B1 KR 100492183B1 KR 20020084876 A KR20020084876 A KR 20020084876A KR 100492183 B1 KR100492183 B1 KR 100492183B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data line
pixel electrode
data
gate
Prior art date
Application number
KR10-2002-0084876A
Other languages
English (en)
Other versions
KR20040058568A (ko
Inventor
황한욱
홍순광
김병구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0084876A priority Critical patent/KR100492183B1/ko
Publication of KR20040058568A publication Critical patent/KR20040058568A/ko
Application granted granted Critical
Publication of KR100492183B1 publication Critical patent/KR100492183B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 마지막 데이터라인과 접속된 액정셀의 밝음현상을 방지할 수 있는 액정표시소자에 관한 것이다.
본 발명에 따른 액정표시소자는 제1 기판 상에 형성되는 게이트라인들과 m(m은 자연수)개의 데이터라인들 각각의 교차부에 위치하는 박막트랜지스터와; 상기 데이터라인들과 게이트라인들 각각에 의해 마련되어진 표시영역에 위치하며 상기 박막트랜지스터와 접속되는 다수개의 화소전극과; 상기 제m 번째 데이터라인과 접속된 액정셀의 광투과율을 나머지 데이터라인과 접속된 액정셀들의 광투과율보다 낮추기 위해 상기 제m 번째 데이터라인과 접속되는 화소전극과 중첩되며, 상기 화소전극과의 경계선을 다수개로 분산시키기 위해 그 화소전극 내에서 다수개로 분산되어 형성되는 불투명패턴을 구비한다.

Description

액정표시소자{Liquid Crystal Display}
본 발명은 액정표시소자에 관한 것으로, 특히, 마지막 데이터라인과 접속된 액정셀의 밝음현상을 방지할 수 있는 액정표시소자에 관한 것이다.
통상의 액정표시소자는 게이트라인들과 데이터라인들간의 교차부에 배열되어진 화소매트릭스를 이용하여 비디오신호에 대응하는 화상을 표시하게 된다. 이러한 각 화소들은 데이터라인으로부터 액정셀에 공급될 비디오신호를 절환하기 위한 박막트랜지스터(Thin Film Transistor : 이하 "TFT" 라 함)와, 데이터라인으로부터 공급되는 비디오신호가 액정셀으로 공급될 수 있도록 게이트 구동신호를 공급하는 게이트라인으로 구성된다. 또한, 액정표시소자에서는 게이트라인 및 데이터라인에 구동신호를 공급하기 위한 도시되지 않은 게이트 및 데이터 구동회로들이 마련되어 있다.
도 1을 참조하면, 종래 액정표시소자는 액정셀 매트릭스를 갖는 액정패널(8)과, 액정패널(8)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 구동부(6)와, 액정패널(8)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 구동부(4)와, 게이트 구동부(6) 및 데이터 구동부(4)를 제어하기 위한 타이밍 제어부(2)를 구비한다.
타이밍 제어부(2)는 게이트 구동부(6) 및 데이터 구동부(4)를 제어하는 제어신호들(GDC,DDC)을 발생하고, 데이터 구동부(4)에 화소데이터 신호(R,G,B)를 공급한다. 타이밍 제어부(2)에서 발생되는 게이트 제어신호들(GDC)에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE) 등이 포함된다. 타이밍 제어부(2)에서 발생되는 데이터 제어신호들(DDC)에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
게이트 구동부(6)는 게이트 제어신호들(GDC)을 이용하여 게이트라인들(GL1 내지 GLn)에 스캔신호를 순차적으로 공급한다. 이에 따라, 게이트 구동부(6)는 그 스캔신호에 응답하여 박막트랜지스터들(12)이 수평라인 단위로 구동되게 한다.
데이터 구동부(4)는 입력된 화소 데이터를 아날로그 화소신호로 변환하여 게이트라인(GL)에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이 경우 데이터 구동부(4)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여 화소데이터를 화소신호로 변환하게 된다.
액정패널(8)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 박막트랜지스터(12)와, 화소전극(10)을 포함하는 액정셀을 구비한다. 박막트랜지스터(12)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 화소신호를 화소전극(10)에 공급한다. 화소전극(10)은 화소신호에 응답하여 공통전극(도시하지 않음)과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율을 조절하게 된다.
이러한 화소전극(10)을 사이에 두고 양측에 형성되는 제1 및 제2 데이터라인(DLk,DLK+1)과 화소전극(10) 사이에는 도 2a에 도시된 바와 같이 제1 및 제2 캐패시턴스(Ca,Cb)가 형성된다.
이 제1 및 제2 캐패시턴스(Ca,Cb)에 의한 커플링에 의해서 화소전극(10)에는 수학식 1과 같은 화소신호(Vp)가 충전되게 된다.
한편, 도 2b에 도시된 바와 같이 제m 번째 데이터라인(DLm)에 접속된 화소전극(10)에는 제2 캐패시턴스(Cb)에 의한 커플링효과가 없기 때문에 수학식 2와 같은 화소신호(Vp)가 충전되게 된다.
수학식 1과 수학식 2에서 알수 있듯이 제m 데이터라인(DLm)에 접속된 화소전극(10)에 충전된 화소신호는 다른 데이터라인과 접속된 화소전극(10)에 비해 만큼 전압차이가 난다.
이와 같이, 화소전극(10)의 위치에 따라 충전된 전압이 다르기 때문에 제m 데이터라인(DLm)에 접속된 화소전극(10)과 다른 데이터라인(DL1 내지 DLm-1)에 접속된 화소전극(10) 사이에는 휘도차가 발생하게 된다. 즉, 제m 데이터라인(DLm)에 접속된 액정셀은 다른 액정셀에 비해 주변 대비 밝게 보이는 문제점이 있다.
이를 도 3을 결부하여 상세히 설명하면 다음과 같다.
예를 들어, 도 3에 도시된 바와 같이 32그레이 레벨의 청색을 표현하고자 할 때 제1 내지 제m-1 데이터라인(DL1 내지 DLm-1) 중 청색 화소신호가 인가되는 데이터라인과 접속된 액정셀(B(k-1))은 32그레이레벨을 구현하는 반면에, 제m 데이터라인(DLm)에 접속된 청색을 구현하는 액정셀(Bk)은 약 47그레이레벨을 구현하게 된다. 이에 따라, 제m 데이터라인(DLm)에 접속된 청색을 구현하는 액정셀은 다른 데이터라인(DL1 내지 DLm-1)에 접속된 액정셀보다 약 △(47-32)그레이레벨만큼 시각적으로 밝게 보이게 된다. 이는 △(47-32)그레이레벨만큼 광투과율의 차이가 발생하기 때문이다.
이러한 문제점을 해결하기 위하여, 도 4에 도시된 바와 같이 더미데이터라인을 추가로 구비하는 액정표시소자가 제안되었다.
도 4에 도시된 액정표시소자는 제m 데이터라인(DLm)의 다음단에 더미데이터라인(DLm+1)을 추가로 구비한다. 이 더미데이터라인(DLm+1)과 게이트라인(GL)의 교차부에는 더미TFT(14)와 더미화소전극(16)을 포함하는 더미액정셀이 형성된다. 더미화소전극(16)은 블랙매트릭스(도시하지 않음)에 의해 가려지게 된다. 이러한 더미데이터라인(DLm+1)으로 인해 제m 데이터라인(DLm)과 접속된 액정셀에 충전된 화소전압은 다른 액정셀과 동일해지게 된다.
그러나, 도 4에 제안된 액정표시소자는 더미데이터라인(DLm+1)을 추가로 구비하여야 하므로 데이터구동부(4)를 변경하여야 하는 문제점이 있다.
따라서, 본 발명의 목적은 마지막 데이터라인과 접속된 액정셀의 밝음현상을 방지할 수 있는 액정표시소자를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자는 제1 기판 상에 형성되는 게이트라인들과 m(m은 자연수)개의 데이터라인들 각각의 교차부에 위치하는 박막트랜지스터와; 상기 데이터라인들과 게이트라인들 각각에 의해 마련되어진 표시영역에 위치하며 상기 박막트랜지스터와 접속되는 다수개의 화소전극과; 상기 제m 번째 데이터라인과 접속된 액정셀의 광투과율을 나머지 데이터라인과 접속된 액정셀들의 광투과율보다 낮추기 위해 상기 제m 번째 데이터라인과 접속되는 화소전극과 중첩되며, 상기 화소전극과의 경계선을 다수개로 분산시키기 위해 그 화소전극 내에서 다수개로 분산되어 형성되는 불투명패턴을 구비한다.
상기 제1 기판과 대면되게 위치하는 제2 기판 상에 형성되는 블랙매트릭스를 추가로 구비하는 것을 특징으로 한다.
상기 불투명패턴은 상기 블랙매트릭스와 동시에 동일물질로 형성되는 것을 특징으로 한다.
상기 불투명패턴은 상기 데이터라인 및 게이트라인 중 적어도 어느 하나와 동시에 형성되는 것을 특징으로 한다.
상기 불투명패턴은 상기 게이트라인과 평행하게 소정간격을 사이에 두고 다수개 형성되는 것을 특징으로 한다.
상기 불투명패턴은 상기 데이터라인과 동일방향을 기준으로 상기 화소전극과 좌우로 교번되게 형성되는 것을 특징으로 한다.
상기 불투명패턴은 격자형태로 형성되는 것을 특징으로 한다.
상기 불투명패턴은 원형태로 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 제1 실시 예예 따른 액정표시소자를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시소자는 액정셀 매트릭스를 갖는 액정패널(38)과, 액정패널(38)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 구동부(36)와, 액정패널(38)의 데이터라인들(DL1 내지 DLm+1)을 구동하기 위한 데이터 구동부(34)와, 게이트 구동부(36) 및 데이터 구동부(34)를 제어하기 위한 타이밍 제어부(32)를 구비한다.
타이밍 제어부(32)는 게이트 구동부(36) 및 데이터 구동부(34)를 제어하는 제어신호들(GDC,DDC)을 발생하고, 데이터 구동부(34)에 화소데이터 신호(R,G,B)를 공급한다.
게이트 구동부(36)는 게이트 제어신호들(GDC)을 이용하여 게이트라인들(GL1 내지 GLn)에 스캔신호를 순차적으로 공급한다. 이에 따라, 게이트 구동부(36)는 그 스캔신호에 응답하여 박막트랜지스터들(40)이 수평라인 단위로 구동되게 한다.
데이터 구동부(34)는 입력된 화소 데이터를 아날로그 화소신호로 변환하여 게이트라인(GL)에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이 경우 데이터 구동부(34)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여 화소데이터를 화소신호로 변환하게 된다.
액정패널(38)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 박막트랜지스터(42)와, 화소전극(40)을 포함하는 액정셀을 구비한다. 박막트랜지스터(42)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 화소신호를 화소전극(40)에 공급한다. 화소전극(40)은 화소신호에 응답하여 공통전극(도시하지 않음)과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율을 조절하게 된다.
한편, 박막트랜지스터(42), 화소전극(40), 게이트라인(GL) 및 데이터라인(DL)이 형성된 제1 기판과 대면되게 위치하는 제2 기판 상에는 블랙매트릭스(도시하지 않음)가 형성된다. 이 블랙매트릭스는 박막트랜지스터(42), 게이트라인(GL) 및 데이터라인(DL)과 중첩되게 매트릭스 형태로 형성된다. 이러한 블랙매트릭스는 제2 기판 상에 형성되는 다수의 액정셀영역들을 나눔과 아울러 인접 액셀간의 광간섭을 방지하는 역할을 하게 된다.
본 발명의 제1 실시 예에 따른 액정표시소자는 제m 번째 데이터라인(DLm)과 접속된 화소전극(40)과 중첩되도록 형성되는 더미블랙매트릭스(50)를 구비한다.
이 더미블랙매트릭스(50)는 데이터라인(DL)과 평행한 방향으로 신장되게 형성되어 제m 데이터라인(DLm)과 접속된 화소전극(40)의 일부를 가리게 된다. 더미블랙매트릭스(50)에 의해 가려진 화소전극(40)은 제1 내지 제m-1 데이터라인(DL1 내지 DLm-1)에 접속된 화소전극(40)에 비해 광투과율이 상대적으로 낮아지게 된다. 이에 따라, 제m 데이터라인(DLm)에 접속된 청색을 구현하는 액정셀의 투과율을 더미블랙매트릭스(50)로 낮춤으로써 다른 액정셀과의 휘도차를 방지할 수 있다.
이러한 본 발명의 제1 실시 예에 따른 액정표시소자는 제m 데이터라인(DLm)과 평행한 방향으로 위치하는 더미블랙매트릭스(50)와 화소전극(40) 간의 경계선(22)에서 도 6에 도시된 바와 같이 상대적으로 밝아 보이는 현상이 발생하게 된다. 이에 따라, 사용자는 더미블랙매트릭스(50)와 화소전극(40) 사이의 경계선(52)에서 여전히 휘도차를 인식하게 된다.
도 7은 본 발명의 제2 실시 예에 따른 액정표시소자를 나타내는 도면이다.
도 7를 참조하면, 본 발명에 따른 액정표시소자는 액정셀 매트릭스를 갖는 액정패널(38)과, 액정패널(38)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 구동부(36)와, 액정패널(38)의 데이터라인들(DL1 내지 DLm+1)을 구동하기 위한 데이터 구동부(34)와, 게이트 구동부(36) 및 데이터 구동부(34)를 제어하기 위한 타이밍 제어부(32)를 구비한다.
타이밍 제어부(32)는 게이트 구동부(36) 및 데이터 구동부(34)를 제어하는 제어신호들(GDC,DDC)을 발생하고, 데이터 구동부(34)에 화소데이터 신호(R,G,B)를 공급한다. 타이밍 제어부(32)에서 발생되는 게이트 제어신호들(GDC)에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE) 등이 포함된다. 타이밍 제어부(32)에서 발생되는 데이터 제어신호들(DDC)에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
게이트 구동부(36)는 게이트 제어신호들(GDC)을 이용하여 게이트라인들(GL1 내지 GLn)에 스캔신호를 순차적으로 공급한다. 이에 따라, 게이트 구동부(36)는 그 스캔신호에 응답하여 박막트랜지스터들(40)이 수평라인 단위로 구동되게 한다.
데이터 구동부(34)는 입력된 화소 데이터를 아날로그 화소신호로 변환하여 게이트라인(GL)에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 화소신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이 경우 데이터 구동부(34)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여 화소데이터를 화소신호로 변환하게 된다.
액정패널(38)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차로 정의되는 영역마다 형성된 박막트랜지스터(42)와, 화소전극(40)을 포함하는 액정셀을 구비한다. 박막트랜지스터(42)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 화소신호를 화소전극(40)에 공급한다. 화소전극(40)은 화소신호에 응답하여 공통전극(도시하지 않음)과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율을 조절하게 된다.
한편, 박막트랜지스터(42), 화소전극(40), 게이트라인(GL) 및 데이터라인(DL)이 형성된 제1 기판과 대면되게 위치하는 제2 기판 상에는 블랙매트릭스(도시하지 않음)가 형성된다. 이 블랙매트릭스는 박막트랜지스터(42), 게이트라인(GL) 및 데이터라인(DL)과 중첩되게 매트릭스 형태로 형성된다. 이러한 블랙매트릭스는 제2 기판 상에 형성되는 다수의 액정셀영역들을 나눔과 아울러 인접 액셀간의 광간섭을 방지하는 역할을 하게 된다.
본 발명에 따른 액정표시소자는 제m 번째 데이터라인(DLm)과 접속된 화소전극(40)과 중첩되도록 분산되어 형성되는 더미블랙매트릭스(50)를 구비한다.
즉, 제m 번째 데이터라인(DLm)과 접속된 화소전극(40)과 중첩되는 블랙매트릭스(50)는 도 7에 도시된 바와 같이 데이터라인(DL)과 수평방향인 중심축을 기준으로 좌우 교번되게 다수개 형성된다. 또는 도 8a 내지 도 8e에 도시된 바와 같이 규칙적으로 형성되거나 비규칙적으로 형성된다.
이를 상세히 설명하면, 더미블랙매트릭스(50)는 도 8a에 도시된 바와 같이 데이터라인(DL)과 비수평방향인 게이트라인(GL)과 수평방향으로 소정간격을 사이에 두고 다수개 형성되거나, 도 8b 및 도 8c에 도시된 바와 같이 원형 및 타원형으로 분산되어 다수개 형성된다. 또는 도 8d 및 도 8e에 도시된 바와 같이 모자이크 및 사선형태로 분산되어 다수개 형성된다.
이와 같이, 본 발명에 따른 액정표시소자는 화소전극(40)과 더미블랙매트릭스(50)와의 경계선을 다수개로 분산시킴으로써 경계선에서 밝아 보이는 현상을 방지할 수 있다. 즉, 더미블랙매트릭스(50)와 화소전극(40)과의 경계선영역이 다수개이므로 해당 액정셀을 투과하는 빛이 다수개의 경계선영역에서 분산된다. 이에 따라, 더미블랙매트릭스(50)와 화소전극(40)과의 경계선에서 밝아보이는 현상을 방지할 수 있다.
또한, 본 발명에 따른 액정표시소자에 있어서, 제m 데이터라인(DLm)과 접속된 액정셀의 광투과율은 도 8a 내지 도 8e에 도시된 바와 같이 더미블랙매트릭스(50)에 의해 상대적으로 저하된다. 이에 따라, 제m 데이터라인(DLm)에 접속된 액정셀의 광투과율은 도 9에 도시된 바와 같이 다른 데이터라인(DL1 내지 DLm-1)에 접속된 액정셀의 광투과율과 동일해진다.
한편, 본 발명에 따른 액정표시소자는 제m 데이터라인과 접속되는 화소전극과 중첩되는 블랙매트릭스 대신에 불투명금속패턴을 이용할 수도 있다. 불투명금속패턴은 데이터라인 및 게이트라인 중 적어도 어느 하나와 동일금속으로 동시에 형성된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자는 마지막 데이터라인에 접속된 화소전극과 중첩되는 형성되는 블랙매트릭스를 다수개 분산하여 형성하여 더미블랙매트릭스와 화소전극과의 경계선영역을 다수개로 형성한다. 이에 따라, 다수개의 경계선영역에서 빛이 분산되므로 더미블랙매트릭스와 화소전극과의 경계선에서 밝아보이는 현상을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 액정표시소자를 나타내는 블럭도이다.
도 2a 및 도 2b는 도 1에 도시된 데이터라인과 화소전극 사이의 캐패시턴스를 나타내는 도면이다.
도 3은 종래 화소전극의 위치에 따른 광투과율을 나타내는 그래프이다.
도 4는 더미데이터라인, 더미화소전극, 더미박막트랜지스터를 갖는 액정표시소자를 나타내는 블럭도이다.
도 5는 본 발명의 제1 실시 예에 따른 액정표시소자를 나타내는 블럭도이다.
도 6은 화소전극과 더미블랙매트릭스 사이의 경계선에서 상대적으로 밝게 보이는 부분을 나타낸 도면이다.
도 7은 본 발명의 제2 실시 예에 따른 액정표시소자를 나타내는 블럭도이다.
도 8a 내지 도 8e는 도 7에 도시된 마지막 데이터라인에 접속된 화소전극과 중첩되게 형성되는 더미블랙매트릭스의 다양한 형태를 나타내는 도면이다.
도 9는 도 5 및 도 7에 도시된 화소전극의 위치에 따른 광투과율을 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
2,32 : 타이밍제어부 4,34 : 데이터구동부
6,36 : 게이트구동부 8,38 : 액정패널
10,40 : 화소전극 12,42 : 박막트랜지스터
14 : 더미박막트랜지스터 16 : 더미화소전극
50 : 더미블랙매트릭스

Claims (8)

  1. 제1 기판 상에 형성되는 게이트라인들과 m(m은 자연수)개의 데이터라인들 각각의 교차부에 위치하는 박막트랜지스터와;
    상기 데이터라인들과 게이트라인들 각각에 의해 마련되어진 표시영역에 위치하며 상기 박막트랜지스터와 접속되는 다수개의 화소전극과;
    상기 제m 번째 데이터라인과 접속된 액정셀의 광투과율을 나머지 데이터라인과 접속된 액정셀들의 광투과율보다 낮추기 위해 상기 제m 번째 데이터라인과 접속되는 화소전극과 중첩되며, 상기 화소전극과의 경계선을 다수개로 분산시키기 위해 그 화소전극 내에서 다수개로 분산되어 형성되는 불투명패턴을 구비하는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 제1 기판과 대면되게 위치하는 제2 기판 상에 형성되는 블랙매트릭스를 추가로 구비하는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 불투명패턴은 상기 블랙매트릭스와 동시에 동일물질로 형성되는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 불투명패턴은 상기 데이터라인 및 게이트라인 중 적어도 어느 하나와 동일금속으로 동시에 형성되는 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서,
    상기 불투명패턴은 상기 게이트라인과 평행하게 소정간격을 사이에 두고 다수개 형성되는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서,
    상기 불투명패턴은 상기 데이터라인과 동일방향을 중심축으로 상기 화소전극과 좌우로 교번되게 형성되는 것을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서,
    상기 불투명패턴은 격자형태로 형성되는 것을 특징으로 하는 액정표시소자.
  8. 제 1 항에 있어서,
    상기 불투명패턴은 원 및 타원형태 중 적어도 어느 하나로 형성되는 것을 특징으로 하는 액정표시소자.
KR10-2002-0084876A 2002-12-27 2002-12-27 액정표시소자 KR100492183B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084876A KR100492183B1 (ko) 2002-12-27 2002-12-27 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0084876A KR100492183B1 (ko) 2002-12-27 2002-12-27 액정표시소자

Publications (2)

Publication Number Publication Date
KR20040058568A KR20040058568A (ko) 2004-07-05
KR100492183B1 true KR100492183B1 (ko) 2005-05-30

Family

ID=37350656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0084876A KR100492183B1 (ko) 2002-12-27 2002-12-27 액정표시소자

Country Status (1)

Country Link
KR (1) KR100492183B1 (ko)

Also Published As

Publication number Publication date
KR20040058568A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
KR100510936B1 (ko) 액정 디스플레이 장치와 액정 디스플레이 장치 구동 방법
KR101100889B1 (ko) 액정표시장치와 그 구동방법
US7898536B2 (en) Display apparatus and method of driving the same
KR20070043314A (ko) 액정 디스플레이 장치
US10210833B2 (en) Display device
TWI408648B (zh) 液晶顯示器之驅動方法
KR100350645B1 (ko) 플리커링을 줄이기 위한 액정 표시 장치
KR101067555B1 (ko) 액정표시장치
KR100700016B1 (ko) 액정 표시 장치 및 그 구동방법
KR101623581B1 (ko) 액정표시장치 및 그의 구동방법
KR101985245B1 (ko) 액정표시장치
KR20040096706A (ko) 액정표시패널 및 그 구동장치
KR101752003B1 (ko) 액정표시장치
KR100492183B1 (ko) 액정표시소자
KR102244985B1 (ko) 표시패널
KR100853771B1 (ko) 액정표시장치
KR101686093B1 (ko) 시야각 제어 액정 표시 장치 및 이의 구동 방법
JP3338410B2 (ja) 液晶表示装置の駆動方法
CN117524166B (zh) 显示面板和显示装置
KR20130051740A (ko) 액정표시장치 및 그 구동방법
KR20080041908A (ko) 액정 표시 장치 및 그 구동 방법
KR100611662B1 (ko) 액정 표시 장치 및 그 구동방법
KR100839483B1 (ko) 액정표시장치
KR100825101B1 (ko) 보더 영역을 가지는 액정 표시 장치
KR20050065812A (ko) 액정표시패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee