KR20050065812A

KR20050065812A - 액정표시패널 및 그 구동방법

Info

Publication number: KR20050065812A
Application number: KR1020030096705A
Authority: KR
Inventors: 채기성
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-12-24
Filing date: 2003-12-24
Publication date: 2005-06-30
Also published as: KR101001052B1

Abstract

본 발명은 고해상도를 구현할 수 있음과 아울러 신호라인수를 줄일 수 있는 액정표시패널 및 그 구동방법에 관한 것이다.

본 발명에 따른 액정표시패널은 데이터가 공급된 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되는 게이트라인과, 상기 게이트라인 및 데이터라인에 의해 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하며, 하나의 화소 각각은 적어도 4개의 상기 서브화소들을 포함하며 상기 서브화소들의 수보다 작은 수의 데이터라인을 통해 상기 서브화소들에 데이터가 공급되며, 상기 게이트라인 중 적어도 어느 하나는 특정 서브화소를 감싸도록 구부러져 형성되는 것을 특징으로 한다.

Description

액정표시패널 및 그 구동방법{Liquid Crystal Display Panel And Driving Method Thereof}

본 발명은 액정표시패널에 관한 것으로, 특히 고해상도를 구현할 수 있음과 아울러 신호라인수를 줄일 수 있는 액정표시패널 및 그 구동방법에 관한 것이다.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.

실제로, 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열되어진 액정패널(2)과, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트드라이버(4)와, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터드라이버(6)와, 데이터드라이버(6)에 감마전압을 공급하기 위한 감마전압 발생부(8)와, 게이트드라이버(4)와 데이터드라이버(6)를 제어하기 위한 타이밍 제어부(10)를 구비한다.

타이밍 제어부(10)는 외부로부터 입력되는 클럭신호, 수평 및 수직 동기신호 등에 응답하여 게이트 드라이버(4)와 데이터드 라이버(6)의 구동 타이밍을 제어하게 된다. 다시 말하여, 타이밍 제어부(10)는 클럭신호와 수평 및 수직 동기신호에 응답하여 게이트 쉬프트 클럭(GSC), 게이트 스타트 펄스(GSP) 등을 생성하여 게이트 드라이버(4)에 공급한다. 또한, 타이밍 제어부(10)는 입력 클럭신호와 수평 및 수직 동기신호에 응답하여 데이터 클럭 신호, 데이터 제어 신호, 극성제어신호 등을 생성하여 데이터 드라이버(6)에 공급함과 아울러 데이터 클럭신호에 동기하여 외부로부터 입력되어진 적(R), 녹(G), 청(B) 비디오데이터들을 데이터드라이버(6)에 공급한다.

게이트 드라이버(4)는 타이밍 제어부(10)의 제어에 응답하여 게이트라인들(GL1 내지 GLn)에 해당 주사기간동안(1H) 게이트 하이전압을 공급하여 박막 트랜지스터들(TFT)이 구동되게 하고, 나머지 기간에서는 게이트 로우전압을 인가한다. 또한, 게이트 드라이버(4)는 첫번째 주사라인의 스토리지 캐패시터(Cst)를 위해 형성된 최상측의 게이트라인(GL0)에는 게이트 로우전압을 인가한다.

데이터 드라이버(6)는 타이밍 제어부(10)의 제어에 응답하여 타이밍 제어부(10)로부터의 디지털 데이터신호를 아날로그 데이터신호로 변환하여 게이트라인(GL1 내지 GLn)에 게이트 하이전압이 공급되는 1수평기간(1H)마다 1수평라인분의 데이터신호를 데이터라인들(DL1 내지 DLm)에 공급한다. 이때, 감마전압 발생부(8)는 데이터신호의 전압레벨에 따라 서로 다른 레벨을 갖도록 미리 설정된 감마전압을 데이터 드라이버(6)에 공급한다. 데이터 드라이버(6)는 감마전압을 이용하여 디지털 데이터신호를 아날로그 데이터신호로 변환함으로써 액정표시장치에서의 감마특성이 보정되게 한다. 또한, 데이터 드라이버(6)는 타이밍제어부(10)로부터 극성제어신호에 따라 데이터라인들(DL1 내지 DLm)에 공급되는 데이터신호들의 극성을 반전시키게 된다.

액정패널(2)은 매트릭스 형태로 배열되어진 액정셀들과, n+1개의 게이트라인들(GL0 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막트랜지스터(TFT)를 구비한다. 박막트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트하이전압에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터신호를 액정셀에 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과 박막트랜지스터(TFT)에 접속된 화소전극을 포함하는 액정용량 캐패시터(Clc)로 등가적으로 표시될 수 있다. 그리고, 액정셀 내에는 액정용량 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때까지, 즉 게이트로우전압이 인가되는 동안 유지시키기 위한 스토리지 캐패시터(Cst)가 더 형성된다. 스토리지 캐패시터(Cst)는 이전단 게이트라인과 화소전극 사이에 형성된다.

이러한 액정패널(2)에서 액정셀의 형상을 좌우하는 박막 트랜지스터 어레이 기판을 상세히 하면 도 2에 도시된 바와 같다.

도 2를 참조하면, 게이트라인들(GL0, GL1, ...)과 데이터라인들(DL1, DL2, ...)의 교차구조로 마련된 셀영역에는 화소전극(22)이 마련된다. 화소전극(22)은 박막 트랜지스터(12)의 소스 및 드레인 전극(18,20)을 경유하여 데이터라인들(DL1, DL2, ...) 중 어느 하나에 접속된다. 박막 트랜지스터(12)의 게이트전극(16)은 게이트라인들(GL1, GL2, ...) 중 어느 하나에 접속된다. 스토리지 캐패시터(14)는 해당 화소전극(22)과 이전단 게이트라인(GLi-1)과의 중첩부에 형성된다. 데이터라인들(DL1, DL2, ...) 각각에는 칼라표시를 위한 적, 녹, 청색 데이터신호가 각각 공급된다.

이러한 박막트랜지스터 어레이 기판과 액정층을 사이에 두고 대면하는 도시하지 않은 상부기판에는 적, 녹, 청 칼라필터들이 화소전극(22)이 형성된 셀영역에 대응되게 형성됨과 아울러 액정층에 기준전압을 공급하기 위한 공통전극이 전면으로 형성된다. 적, 녹, 청 칼라필터가 형성된 액정셀들 각각은 서브화소(R, G, B)에 해당되고, 나란하게 배치된 적, 녹, 청 서브화소(R, G, B)의 조합으로 하나의 화소를 표현하게 된다.

이러한 구성을 가지는 종래의 액정표시장치는 선명한 화상을 표시하기 위하여 고해상도화 되어감에 따라 화소수가 증가되어가고 있다. 예를 들어, TV용 액정표시패널은 도 3에 도시된 바와 같이 1200개의 게이트라인과 1900개의 데이터라인이 필요로 하며, 각 게이트라인과 데이터라인의 교차로 마련된 화소영역에 위치하는 각 서브 화소의 크기는 상대적으로 크다. 즉, 도 3에 도시된 하나의 화소를 구현하기 위해서는 3개의 데이터라인과 1개의 게이트라인이 필요로 하다.

이러한 TV용 액정표시패널을 고해상도로 구현하기 위해서 2×1200개의 게이트라인과 2×1900개의 데이터라인을 적용하여 화소수를 약 2배 증가시키게 된다. 이 때, 게이트라인과 데이터라인의 교차로 마련된 화소영역에 위치하는 각 서브화소의 크기는 도 4에 도시된 바와 같이 일반 TV용 액정표시패널의 서브화소의 약 1/4이다. 즉, 도 4에 도시된 화소를 이용하여 도 3에 도시된 하나의 화소와 동일면적을 구현하기 위해서는 4개의 화소(6개의 데이터라인과 2개의 게이트라인)가 필요로 하다.

이러한 고해상도의 액정표시패널을 구현하기 위해서 1200×1920의 TV화상 신호를 입력받아 1프레임을 제1 서브프레임과 제2 서브프레임으로 구분하고 제1 서브 프레임동안에 기수 게이트라인들을 순차적으로 구동한 후 제2 서브 프레임동안에 우수 게이트라인들을 순차적으로 구동시킨다. 즉, 제1 서브 프레임동안에 기수 게이트라인들에 스캔펄스를 공급하여 기수 게이트라인들과 접속된 화소를 구현하며, 제2 서브 프레임동안에는 우수 게이트라인들에 순차적으로 스캔펄스를 공급하여 우수 게이트라인들과 접속된 화소를 구현하게 된다. 그러나, 이 액정표시패널은 각 서브프레임마다 구현되지 않는 화소가 전체 화소의 약 1/2이므로 밝기가 상대적으로 감소하는 문제점이 있다.

또한, 화소수의 증대로 데이터라인 및 게이트라인 수가 2배로 증가하여 그들을 구동하기 위한 드라이브 IC(Integrated Circuit)들의 수, 특히 고가의 데이터 드라이브 IC의 수가 증대되어 제조비용(Cost)이 상승되게 되었다.

따라서, 본 발명의 목적은 고해상도를 구현할 수 있음과 아울러 신호라인수를 줄일 수 있는 액정표시패널 및 그 구동방법을 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 데이터가 공급된 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되는 게이트라인과, 상기 게이트라인 및 데이터라인에 의해 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하며, 하나의 화소 각각은 적어도 4개의 상기 서브화소들을 포함하며 상기 서브화소들의 수보다 작은 수의 데이터라인을 통해 상기 서브화소들에 데이터가 공급되며, 상기 게이트라인 중 적어도 어느 하나는 특정 서브화소를 감싸도록 구부러져 형성되는 것을 특징으로 한다.

상기 데이터라인은 제1 내지 제3 데이터라인을 포함하며, 상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 한다.

상기 적어도 4개 이상의 서브 화소는 상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 일측에 형성된 제1 서브화소와; 상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 일측에 형성된 제2 서브화소와; 상기 제3 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 일측에 형성된 제3 서브화소와; 상기 제3 데이터라인 및 상기 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 일측에 형성된 제4 서브화소와; 상기 제2 데이터라인 및 상기 제2 게이트라인에 의해 마련된 화소영역에 형성된 제5 서브화소와; 상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 다른 일측에 형성된 제6 서브화소와; 상기 제3 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 다른 일측에 형성된 제7 서브화소와; 상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 다른 일측에 형성된 제8 서브화소와; 상기 제3 데이터라인 및 상기 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 다른 일측에 형성된 제9 서브화소를 포함하는 것을 특징으로 한다.

상기 제1 내지 제5 서브화소 각각은 상기 제1 및 제2 게이트라인 중 어느 하나와 상기 제1 내지 제3 데이터라인 중 어느 하나와 접속된 제1 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 제6 내지 제9 서브화소 각각은 상기 제1 및 제3 데이터라인 중 어느 하나와 제i 번째 게이트라인에 접속된 제2 박막트랜지스터와; i+1 번째 게이트라인 및 제1 박막트랜지스터에 접속되어 상기 데이터라인으로부터의 비디오신호를 액정셀로 공급하는 제3 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 게이트라인 중 제2 게이트라인은 제5 서브화소를 감싸도록 구부러져 형성되는 것을 특징으로 한다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 구동방법은 i번째 게이트라인 및 i+1번째 게이트라인 각각에 제1 및 제2 게이트신호가 공급될 때 데이터라인으로부터 공급되는 제1 데이터를 서브화소들에 공급하는 제1 단계와, 상기 i번째 게이트라인으로 상기 제1 게이트신호가 공급될 때 상기 데이터라인으로부터 공급되는 제2 데이터를 서브화소들에 공급하는 제2 단계를 포함하며, 상기 서브화소들을 가지는 액정표시패널은 데이터가 공급된 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되는 게이트라인과, 상기 게이트라인 및 데이터라인에 의해 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하며,하나의 화소 각각은 적어도 4개의 상기 서브화소들을 포함하며 상기 서브화소들의 수보다 작은 수의 데이터라인을 통해 상기 서브화소들에 데이터가 공급되며, 상기 게이트라인 중 적어도 어느 하나는 특정 서브화소를 감싸도록 구부러져 형성되는 것을 특징으로 한다.

상기 제1 게이트신호의 펄스폭은 상기 제2 게이트신호의 펄스폭보다 상대적으로 넓게 형성되는 것을 특징으로 한다.

상기 제1 단계는 제 j 번째 데이터라인을 통해 그 데이터라인과 연결된 제6 및 제8 서브화소에 녹색 및 적색 데이터 중 어느 하나를 공급하고, 제j+2 번째 데이터라인을 통해 그 데이터라인과 연결된 제7 및 제9 서브화소에 적색 및 녹색 데이터 중 나머지 한 데이터를 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 제2 단계는 제j 내지 제j+2 번째 데이터라인을 통해 그 데이터라인들과 각각 연결된 제1 내지 제5 서브화소에 적색, 녹색 및 청색 데이터 중 어느 하나를 공급하는 단계를 포함하는 것을 특징으로 한다.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시예들을 첨부한 도 5 내지 도 7c를 참조하여 상세하게 설명하기로 한다.

도 5는 본 발명에 따른 액정표시패널을 나타내는 평면도이다.

도 5에 도시된 각 화소들(PXL)은 화소의 중앙에 위치하는 B 서브화소(B)와, B 서브화소(B)를 사이에 두고 4개의 R 서브화소들(R1,R2,R3,R4)과, R서브화소들(R1,R2,R3,R4)과 교번되게 형성된 4개의 G 서브화소들(G1,G2,G3,G4)로 구성된다. 이렇게, 각 화소(PXL)가 9개의 서브화소(R1,G1,B1,R2,G2,B2)로 구성되며, 각 화소의 면적은 도 4에 도시된 화소의 면적과 유사하다.

또한, 각 화소를 구동하기 위한 게이트신호를 공급하는 게이트라인(GL)은 총 2개의 제1 및 제2 게이트라인(GLm1,GLm2)이 필요하며, 데이터를 공급하는 데이터라인(DL)은 제1 내지 제3 데이터라인(DLi1,DLi2,DLi3)이 필요하다.

제1 게이트라인(GLm1)은 제1 박막트랜지스터(T1), 제2 박막트랜지스터(T2), 제3 박막트랜지스터(T3) 및 제5 박막트랜지스터(T5) 각각의 게이트전극과 접속된다.

제2 게이트라인(GLm2)은 제3 박막트랜지스터(T3)와 접속된 제4 박막트랜지스터(T4), 제5 박막트랜지스터(T5)와 접속된 제6 박막트랜지스터(T6), 제7 박막트랜지스터(T7), 제8 박막트랜지스터(T8), 제10 박막트랜지스터(T10), 제12 박막트랜지스터(T12) 및 제13 박막트랜지스터(T13) 각각의 게이트전극과 접속된다. 이러한 제2 게이트라인(GLm2)은 B 서브화소(B)를 감싸도록 분기되어 형성되며, 상하로 마주보는 제1 R 서브화소(R1)와 제4 G 서브화소(G4)를 가르지르도록 형성되며, 상하로 마주보는 제2 G 서브화소(G2)와 제4 R 서브화소(R4)를 가르지르도록 형성된다.

다음단 첫번째 게이트라인(GLn1)은 제8 박막트랜지스터(T8)와 접속된 제9 박막트랜지스터(T9) 및 제10 박막트랜지스터(T10)와 접속된 제11 박막트랜지스터(T11) 각각의 게이트전극과 접속된다.

제1 데이터라인(DLi1)은 제1 박막트랜지스터(T1), 제3 박막트랜지스터(T3), 제9 박막트랜지스터(T9) 및 제12 박막트랜지스터(T12) 각각의 소스전극과 접속되어 그들 각각에 적색 및 녹색 데이터신호 중 적어도 어느 하나를 공급한다.

제2 데이터라인(DLi2,DLj2)은 제7 박막트랜지스터(T7)의 소스전극과 접속되어 그 소스전극에 청색 데이터신호를 공급한다.

제3 데이터라인(DLi3,DLj3)은 제2 박막트랜지스터(T2), 제5 박막트랜지스터(T5), 제11 박막트랜지스터(T11) 및 제13 박막트랜지스터(T13) 각각의 소스전극과 접속되어 그들 각각에 녹색 및 적색 데이터신호 중 적어도 어느 하나를 공급한다.

각 서브화소(R1, R2, R3, R4, G1, G2, G3, G4, B)들에는 스위칭소자로서 게이트라인(GL)과 데이터라인(DL)에 접속된 13개의 박막트랜지스터(30)가 마련된다.

즉, 제1 R 서브화소(R1)는 제1 박막트랜지스터(T1)를, 제2 R 서브화소(R2)는 제5 및 제6 박막트랜지스터(T5,T6)를, 제3 R 서브화소(R3)는 제8 및 제9 박막트랜지스터(T8,T9)를, 제4 R 서브화소(R4)는 제13 박막트랜지스터(T13)를, 제1 G 서브화소(G1)는 제3 및 제4 박막트랜지스터(T3,T4)를, 제2 G 서브화소(G2)는 제2 박막트랜지스터(T2)를, 제3 G 서브화소(G3)는 제10 및 제11 박막트랜지스터(T10,T11)를, 제4 G 서브화소(G4)는 제12 박막트랜지스터(T12)를, B 서브화소(B)는 제7 박막트랜지스터(T7)를 구비한다.

제1 R 서브화소(R1)의 제1 박막트랜지스터(T1)는 제1 게이트라인(GLm1)과 접속된 게이트전극과, 제1 데이터라인(DLi1)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제2 R 서브화소(R2)의 제5 박막트랜지스터(T5)는 제1 게이트라인(GLm1)과 접속된 게이트전극과, 제3 데이터라인(DLi3)과 접속된 소스전극과, 제6 박막트랜지스터(T6)와 접속된 드레인전극을 구비하며, 제6 박막트랜지스터(T6)는 제2 게이트라인(GLm2)과 접속된 게이트전극과, 제5 박막트랜지스터(T5)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제3 R 서브화소(R3)의 제9 박막트랜지스터(T9)는 다음단 제1 게이트라인(GLn1)과 접속된 게이트전극과, 제1 데이터라인(DLi1)과 접속된 소스전극과, 제8 박막트랜지스터(T8)와 접속된 드레인전극을 구비하며, 제8 박막트랜지스터(T8)는 제2 게이트라인(GLm2)과 접속된 게이트전극과, 제9 박막트랜지스터(T9)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제4 R 서브화소(R4)의 제13 박막트랜지스터(T13)는 제2 게이트라인(GLm2)과 접속된 게이트전극과, 제3 데이터라인(DLi3)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제1 G 서브화소(G1)의 제3 박막트랜지스터(T3)는 제1 게이트라인(GLm1)과 접속된 게이트전극과, 제1 데이터라인(DLi1)과 접속된 소스전극과, 제4 박막트랜지스터(T6)와 접속된 드레인전극을 구비하며, 제4 박막트랜지스터(T4)는 제2 게이트라인(GLm2)과 접속된 게이트전극과, 제3 박막트랜지스터(T3)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제2 G 서브화소(G2)의 제2 박막트랜지스터(T2)는 제1 게이트라인(GLm1)과 접속된 게이트전극과, 제3 데이터라인(DLi3)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제3 G 서브화소(G3)의 제11 박막트랜지스터(T11)는 다음단 제1 게이트라인(GLn1)과 접속된 게이트전극과, 제3 데이터라인(DLi3)과 접속된 소스전극과, 제10 박막트랜지스터(T10)와 접속된 드레인전극을 구비하며, 제10 박막트랜지스터(T10)는 제2 게이트라인(GLm2)과 접속된 게이트전극과, 제11 박막트랜지스터(T11)와 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

제4 G 서브화소(G4)의 제12 박막트랜지스터(T12)는 제2 게이트라인(GLm2)과 접속된 게이트전극과, 제1 데이터라인(DLi1)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

B 서브화소(B)의 제7 박막트랜지스터(T7)는 제2 게이트라인(GLm2)과 접속된 게이트전극과, 제2 데이터라인(DLi2)과 접속된 소스전극과, 액정셀에 접속된 드레인전극을 구비한다.

이러한 본 발명에 따른 액정표시패널의 구동방법을 도 6을 결부하여 상세히 설명하기로 한다.

도 6을 참조하면, 본 발명에 따른 액정표시패널은 제1 수평기간(H1) 동안 제1 게이트라인(GLm1)에 제2 게이트신호(SP2)를 공급함과 아울러 제2 번째 게이트라인(GLm2)에 제1 게이트신호(SP1)를 공급한다. 여기서, 제2 게이트신호(SP2)의 폭이 제1 게이트신호(SP1)의 폭 보다 넓게 설정되기 때문에 제1 기간(P1)동안 제1 게이트신호(SP1) 및 제2 게이트신호(SP2)가 동시에 인가되고, 제1 기간(P1)에 이은 제2 기간(P2)동안 제2 게이트신호(SP2) 만이 인가된다.

제2 번째 게이트라인(GLm2)에 제1 게이트신호(SP1)가 인가되고, 제1 번째 게이트라인(GL1)에 제2 게이트신호(SP2)가 인가되는 제1 기간(P1)동안 제3 및 제4 박막트랜지스터(T3,T4)가 턴온되어 녹색 데이터는 제1 데이터라인(DLi1)을 통해 제1 G 서브화소(G1)에 공급되며, 제5 및 제6 박막트랜지스터(T5,T6)가 턴온되어 적색 데이터는 제3 데이터라인(DLi3)을 통해 제2 R 서브화소(R2)에 공급된다.

이를 상세히 설명하면, 제1 번째 게이트라인(GLm1)에 공급된 제2 게이트신호(SP2)에 의해 제3 및 제5 박막트랜지스터(T3,T5)가 턴온됨으로써 제1 데이터라인(DLi1)으로부터 공급된 녹색 데이터는 제3 박막트랜지스터(T4)의 소스전극에 공급되고, 제3 데이터라인(DLi3)으로부터 공급된 적색 데이터는 제5 박막트랜지스터(T5)의 소스전극에 공급된다. 이 때, 제2 번째 게이트라인(GLm2)에 공급된 제1 게이트신호(SP1)에 의해 제4 및 제6 박막트랜지스터(T4, T6)가 턴온됨으로써 녹색 데이터는 제1 G 서브화소(G1)의 액정셀에 공급되고, 적색 데이터는 제2 R 서브화소(R2)의 액정셀에 공급된다.

즉, 제2 번째 게이트라인(GLm2)에 제1 게이트신호(SP1)가 인가되고, 제1 번째 게이트라인(GLm1)에 제2 게이트신호(SP2)가 인가되는 제1 기간(P1)동안 제2 R 서브화소(R2)에 적색 데이터가 공급되고, 제1 G 서브화소(G1)에 녹색 데이터가 공급된다.

이어서, 제2 기간(P2)에는 제1 번째 게이트라인(GL1)에 접속된 제1 및 제2 박막트랜지스터(T2,T5)가 턴온된다. 제1 박막트랜지스터(T5)가 턴온되면 제2 기간(P2) 동안 제1 데이터라인(DLi1)으로 공급되는 적색 데이터는 제1 R 서브화소(R1)에 공급되며, 제2 박막트랜지스터(T2)가 턴온되면 제2 기간(P2)동안 제3 데이터라인(DLi3)으로 공급되는 녹색 데이터는 제2 G 서브화소(G2)에 공급된다.

제2 수평기간(H2) 동안 제2 게이트라인(GLm2)에 제2 게이트신호(SP2)를 공급함과 아울러 제3 게이트라인(GLm3)에 제1 게이트신호(SP1)를 공급한다. 여기서, 제3 기간(P3)동안 제3 및 제2 게이트라인(GLm3,GLm2) 각각에 제1 게이트신호(SP1) 및 제2 게이트신호(SP2)가 동시에 인가되고, 제4 기간(P4)동안 제2 게이트라인(GLm2)에 제2 게이트신호(SP2) 만이 인가된다.

제3 게이트라인(GLm3)에 제1 게이트신호(SP1)가 인가되고, 제2 번째 게이트라인(GLm2)에 제2 게이트신호(SP2)가 인가되는 제3 기간(P3)동안 제8 및 제9 박막트랜지스터(T8,T9)가 턴온되어 적색 데이터는 제1 데이터라인(DLi1)을 통해 제3 R 서브화소(R3)에 공급되며, 제10 및 제11 박막트랜지스터(T10,T11)가 턴온되어 녹색 데이터는 제3 데이터라인(DLi3)을 통해 제3 G 서브화소(G3)에 공급된다.

이를 상세히 설명하면, 제3 게이트라인(GLm3)에 공급된 제1 게이트신호(SP1)에 의해 제9 및 제11 박막트랜지스터(T9,T11)가 턴온됨으로써 제1 데이터라인(DLi1)으로부터 공급된 적색 데이터는 제8 박막트랜지스터(T8)의 소스전극에 공급되고, 제3 데이터라인(DLi3)으로부터 공급된 녹색 데이터는 제10 박막트랜지스터(T10)의 소스전극에 공급된다. 이 때, 제2 게이트라인(GLm2)에 공급된 제2 게이트신호(SP2)에 의해 제8 및 제10 박막트랜지스터(T8, T10)가 턴온됨으로써 적색 데이터는 제3 R 서브화소(R3)의 액정셀에 공급되고, 녹색 데이터는 제3 G 서브화소(G3)의 액정셀에 공급된다.

즉, 제(i+1)1 번째 게이트라인(GL(i+1)1)에 제1 게이트신호(SP1)가 인가되고, 제i2 번째 게이트라인(GLi2)에 제2 게이트신호(SP2)가 인가되는 제3 기간(P3)동안 제2 R 서브화소(R2)에 적색 데이터가 공급되고, 제2 G 서브화소(G2)에 녹색 데이터가 공급된다.

이어서, 제4 기간(P4)에는 제2 게이트라인(GLm2)에 접속된 제7, 제12 및 제13 박막트랜지스터(T7,T12,T13)가 턴온된다. 제7 박막트랜지스터(T7)가 턴온되면 제4 기간(P4)동안 제2 데이터라인(DLi2)으로 공급되는 청색 데이터는 제B 서브화소(B)에 공급된다. 제12 박막트랜지스터(T12)가 턴온되면 제4 기간(P4)동안 제 데이터라인(DLi1)으로 공급되는 녹색 데이터는 제4 G 서브화소(G4)에 공급된다. 제13 박막트랜지스터(T13)가 턴온되면 제4 기간(P4)동안 제3 데이터라인(DLi3)으로 공급되는 적색 데이터는 제4 R 서브화소(R4)에 공급된다.

이와 같이, 본 발명에 따른 액정표시패널 및 그 구동방법은 각 화소가 9개의 서브화소(R1,G1,B1,R2,G2,B2)로 구성됨에 따라 각 화소가 3개의 서브화소로 구성된 종래의 액정표시패널보다 적은 화소들을 이용하여 동일한 해상도를 구현할 수 있게 된다. 또한, 각 화소 당 3개의 데이터라인만이 필요로 하므로 데이터라인 감소에 의해 개구율이 향상되며, 데이터라인수가 줄어들어 고가의 데이터 드라이브 IC 수를 줄일 수 있으며 나아가 수율이 향상된다.

한편, 본 발명에 따른 액정표시패널은 도 7a 내지 도 7c에 도시된 바와 같이 R,G,B 서브화소의 배열 및 면적을 다양한 형태로 변경할 수 있다. 예를 들어, 도 7a에 도시된 액정표시패널은 B 서브화소를 제외한 수직 및 수평으로 인접한 서브화소는 서로 다른 색을 구현한다. 즉, R 서브화소 및 G 서브화소는 교번적으로 형성되된다. 도 7b에 도시된 액정표시패널은 B 서브화소의 면적을 도 8a에 도시된 B 서브화소보다 작게 형성하여 B 서브화소와 인접한 R 서브화소 및 G 서브화소의 면적이 상대적으로 넓어진다. 도 7c에 도시된 액정표시패널은 B 서브화소를 제외한 수직으로 인접한 서브화소는 동일한 색을 구현하며 수평으로 인접한 서브화소는 서로 다른 색을 구현한다. 또한, 본 발명에 따른 액정표시패널의 서브화소는 R(Red),G(Green),B(Blue) 중 어느 한 색을 구현하도록 설명되었지만, R,G,B 이외에도 다른 색, 예를 들어, Y(Yellow),C(Cyan), M(Magenta), W(White)를 구현할 수도 있다.

상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 구동방법은 각 화소가 9개의 서브화소로 구성되며, 각 화소는 종래 고해상도 화소의 면적과 유사하여 동일한 해상도를 구현할 수 있게 된다. 또한, 최대 9개의 서브화소를 최대 3개의 데이터라인으로 구동함으로써 데이터라인수를 줄일 수 있다. 이에 따라, 고해상도을 구현하기 위해 증가되는 고가의 데이터 드라이브 IC의 수의 증가를 방지할 수 있어 수율이 향상된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 통상적인 액정표시장치의 구성을 도시한 블록도이다.

도 2는 도 1에 도시된 액정패널의 액정셀 구조를 도시한 평면도이다.

도 3은 일반적인 서브화소로 이루어진 각 화소를 나타내는 평면도이다.

도 4는 고해상도를 구현하기 위한 각 화소를 나타내는 평면도이다.

도 6은 도 5에 도시된 액정표시패널을 구동하기 위한 구동파형을 나타내는 평면도이다.

도 7a 내지 도 7c는 본 발명에 따른 각 화소에 포함된 서브화소의 다양한 배치를 나타내는 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

2 : 액정표시패널 4 : 게이트 드라이버

6 : 데이터 드라이버 8 : 감마전압발생부

10 : 타이밍제어부 12 : 박막트랜지스터

14 : 스토리지캐패시터 16 : 게이트전극

18 : 소스전극 20 : 드레인전극

22 : 화소전극

Claims

데이터가 공급된 데이터라인과,

두 개 이상의 스캔신호가 연속적으로 공급되는 게이트라인과,

상기 게이트라인 및 데이터라인에 의해 한정되는 다수의 서브 화소들과,

상기 스캔신호에 응답하여 상기 서브화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하며,

하나의 화소 각각은 적어도 4개의 상기 서브화소들을 포함하며 상기 서브화소들의 수보다 작은 수의 데이터라인을 통해 상기 서브화소들에 데이터가 공급되며, 상기 게이트라인 중 적어도 어느 하나는 특정 서브화소를 감싸도록 구부러져 형성되는 것을 특징으로 하는 액정표시패널.
제 1 항에 있어서,

상기 데이터라인은 제1 내지 제3 데이터라인을 포함하며,

상기 게이트라인은 제1 및 제2 게이트라인을 포함하는 것을 특징으로 하는 액정표시패널.
제 2 항에 있어서,

상기 적어도 4개 이상의 서브 화소는

상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 일측에 형성된 제1 서브화소와;

상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 일측에 형성된 제2 서브화소와;

상기 제3 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 일측에 형성된 제3 서브화소와;

상기 제3 데이터라인 및 상기 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 일측에 형성된 제4 서브화소와;

상기 제2 데이터라인 및 상기 제2 게이트라인에 의해 마련된 화소영역에 형성된 제5 서브화소와;

상기 제1 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 다른 일측에 형성된 제6 서브화소와;

상기 제3 데이터라인 및 제1 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 다른 일측에 형성된 제7 서브화소와;

상기 제1 데이터라인 및 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제1 데이터라인을 기준으로 다른 일측에 형성된 제8 서브화소와;

상기 제3 데이터라인 및 상기 제2 게이트라인에 의해 마련된 화소영역에 형성되며 상기 제3 데이터라인을 기준으로 다른 일측에 형성된 제9 서브화소를 포함하는 것을 특징으로 하는 액정표시패널.
제 3 항에 있어서,

상기 제1 내지 제5 서브화소 각각은

상기 제1 및 제2 게이트라인 중 어느 하나와 상기 제1 내지 제3 데이터라인 중 어느 하나와 접속된 제1 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
제 3 항에 있어서,

상기 제6 내지 제9 서브화소 각각은

상기 제1 및 제3 데이터라인 중 어느 하나와 제i 번째 게이트라인에 접속된 제2 박막트랜지스터와;

i+1 번째 게이트라인 및 제1 박막트랜지스터에 접속되어 상기 데이터라인으로부터의 비디오신호를 액정셀로 공급하는 제3 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
제 2 항에 있어서,

상기 게이트라인 중 제2 게이트라인은 제5 서브화소를 감싸도록 구부러져 형성되는 것을 특징으로 하는 액정표시패널.
i번째 게이트라인 및 i+1번째 게이트라인 각각에 제1 및 제2 게이트신호가 공급될 때 데이터라인으로부터 공급되는 제1 데이터를 서브화소들에 공급하는 제1 단계와,

상기 i번째 게이트라인으로 상기 제1 게이트신호가 공급될 때 상기 데이터라인으로부터 공급되는 제2 데이터를 서브화소들에 공급하는 제2 단계를 포함하며,

상기 서브화소들을 가지는 액정표시패널은 데이터가 공급된 데이터라인과, 두 개 이상의 스캔신호가 연속적으로 공급되는 게이트라인과, 상기 게이트라인 및 데이터라인에 의해 한정되는 다수의 서브 화소들과, 상기 스캔신호에 응답하여 상기 서브화소들에 상기 데이터를 공급하기 위한 적어도 하나의 스위치소자를 구비하며,하나의 화소 각각은 적어도 4개의 상기 서브화소들을 포함하며 상기 서브화소들의 수보다 작은 수의 데이터라인을 통해 상기 서브화소들에 데이터가 공급되며, 상기 게이트라인 중 적어도 어느 하나는 특정 서브화소를 감싸도록 구부러져 형성되는 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 제1 게이트신호의 펄스폭은 상기 제2 게이트신호의 펄스폭보다 상대적으로 넓게 형성되는 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 제1 단계는

제 j 번째 데이터라인을 통해 그 데이터라인과 연결된 제6 및 제8 서브화소에 녹색 및 적색 데이터 중 어느 하나를 공급하고, 제j+2 번째 데이터라인을 통해 그 데이터라인과 연결된 제7 및 제9 서브화소에 적색 및 녹색 데이터 중 나머지 한 데이터를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 구동방법.
제 7 항에 있어서,

상기 제2 단계는

제j 내지 제j+2 번째 데이터라인을 통해 그 데이터라인들과 각각 연결된 제1 내지 제5 서브화소에 적색, 녹색 및 청색 데이터 중 어느 하나를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 구동방법.