KR101903776B1 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR101903776B1
KR101903776B1 KR1020110123139A KR20110123139A KR101903776B1 KR 101903776 B1 KR101903776 B1 KR 101903776B1 KR 1020110123139 A KR1020110123139 A KR 1020110123139A KR 20110123139 A KR20110123139 A KR 20110123139A KR 101903776 B1 KR101903776 B1 KR 101903776B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
semiconductor layer
light
layer
Prior art date
Application number
KR1020110123139A
Other languages
Korean (ko)
Other versions
KR20130057303A (en
Inventor
황성민
유영봉
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110123139A priority Critical patent/KR101903776B1/en
Priority to US13/434,397 priority patent/US9070613B2/en
Priority to TW101111355A priority patent/TWI543393B/en
Priority to EP12162487.8A priority patent/EP2568503B1/en
Priority to CN201210125520.6A priority patent/CN102983129B/en
Priority to JP2012103969A priority patent/JP6000625B2/en
Publication of KR20130057303A publication Critical patent/KR20130057303A/en
Application granted granted Critical
Publication of KR101903776B1 publication Critical patent/KR101903776B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 제1 활성층을 포함하는 제1 발광구조물 및 상기 제1 발광구조물 상에 제3 반도체층, 제4 반도체층 및 상기 제3, 4 반도체층 사이에 제2 활성층을 포함하는 제2 발광구조물을 포함하고, 서로 이격되게 구획된 복수의 발광셀 , 상기 복수의 발광셀 각각의 상기 제2, 3 반도체층에 전기적으로 연결된 제1 전극 및 상기 복수의 발광셀 각각의 상기 제1, 4 반도체층에 전기적으로 연결된 제2 전극을 포함하고, 상기 복수의 발광셀 중 제1 발광셀의 상기 제2 전극은, 상기 제1 발광셀에 인접한 제2 발광 셀의 상기 제1 전극과 전기적으로 연결된 발광소자를 제공한다. An embodiment provides a semiconductor light emitting device including a first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer between the first and second semiconductor layers, and a third semiconductor layer, and electrically to said third and fourth semiconductor layer a second plurality of light emitting cells comprises a light emitting structure, and the compartment to be separated from each other, the plurality of light emitting cells, each of the second, third semiconductor layer including a second active layer interposed between the first electrode and the second electrode of the plurality of light emitting cells each of the first, fourth and a second electrode electrically connected to the semiconductor layer, the first emission of the plurality of light emitting cells cells coupled to the said first It provides a second light-emitting light emitting device electrically connected to the first electrode of the cell adjacent to the first light emitting cell.

Figure R1020110123139
Figure R1020110123139

Description

발광소자{Light emitting device}[0001]

실시 예는, 발광소자에 관한 것이다.An embodiment relates to a light emitting element.

LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts electrical signals into infrared, visible light or light using the characteristics of compound semiconductors. It is used in household appliances, remote controls, display boards, The use area of LED is becoming wider.

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.

한편, LED는 일반적인 다이오드의 정류 특성을 가지기 때문에 교류(AC) 전원에 연결되는 경우 전류의 방향에 따라 온/오프를 반복하게 되어 연속적으로 빛을 창출하지 못하며, 역방향 전류에 의해 파손될 우려가 있다.On the other hand, since the LED has a rectifying characteristic of a general diode, when the LED is connected to an AC power source, the LED repeatedly turns on and off according to the direction of the current, so that light can not be generated continuously and the diode may be damaged by a reverse current.

따라서, 최근 들어 LED를 직접 교류 전원에 연결하여 사용하기 위한 다양한 연구가 진행되고 있다.Therefore, in recent years, various researches have been carried out for connecting the LED directly to the AC power source.

실시 예에 따른 발광소자는 서로 이격된 적어도 2 이상의 발광셀을 통하여 교류 전원을 사용함에 따라 발광 효율을 향상시키기 용이한 발광소자를 제공한다.The light emitting device according to the embodiment provides an improved light emitting efficiency by using AC power through at least two light emitting cells spaced from each other.

실시 예에 따른 발광소자는, 제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 제1 활성층을 포함하는 제1 발광구조물 및 상기 제1 발광구조물 상에 제3 반도체층, 제4 반도체층 및 상기 제3, 4 반도체층 사이에 제2 활성층을 포함하는 제2 발광구조물을 포함하고, 서로 이격되게 구획된 복수의 발광셀, 상기 복수의 발광셀 각각의 상기 제2, 3 반도체층에 전기적으로 연결된 제1 전극 및 상기 복수의 발광셀 각각의 상기 제1, 4 반도체층에 전기적으로 연결된 제2 전극을 포함하고, 상기 복수의 발광셀 중 제1 발광셀의 상기 제2 전극은, 상기 제1 발광셀에 인접한 제2 발광셀의 상기 제1 전극과 전기적으로 연결될 수 있다.A light emitting device according to an embodiment includes a first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer between the first and second semiconductor layers, and a third semiconductor layer on the first light emitting structure, A second light emitting structure including a first active layer, a fourth semiconductor layer, and a second active layer between the third and fourth semiconductor layers, wherein the plurality of light emitting cells are spaced apart from each other, A first electrode electrically connected to the semiconductor layer, and a second electrode electrically connected to the first and fourth semiconductor layers of each of the plurality of light emitting cells, wherein the second electrode of the first light emitting cell May be electrically connected to the first electrode of the second light emitting cell adjacent to the first light emitting cell.

실시 예에 따른 발광소자는, 서로 이격된 적어도 2 이상의 발광셀을 포함함으로써, 발광 면적을 확대시켜 발광효율을 증대시킬 수 있는 이점이 있다.The light emitting device according to the embodiment has at least two or more light emitting cells spaced apart from each other, so that the light emitting area can be enlarged and the light emitting efficiency can be increased.

또한, 실시 예에 따른 발광소자는, 적어도 2 이상의 발광셀 각각에 서로 중첩배치된 제1, 2 발광구조물에 의해 발광효율 향상 및 깜빡임을 줄일 수 있는 이점이 있다.In addition, the light emitting device according to the embodiment has an advantage in that the luminous efficiency can be improved and the flicker can be reduced by the first and second light emitting structures, which are arranged in each of at least two light emitting cells.

도 1은 실시 예에 따른 발광소자를 나타낸 사시도이다.
도 2는 도 1에 나타낸 제1 내지 제4 발광셀의 연결방법에 대한 실시 예를 나타낸 사시도이다.
도 3은 도 2에 나타낸 제1, 2 발광셀의 절단면에 대한 실시 예를 나타낸 단면도이다.
도 4는 도 3에 나타낸 제1, 2 발광셀로 정극성 전원 인가시 발광 동작을 나타낸 동작도이다.
도 5는 도 3에 나타낸 제1, 2 발광셀로 부극성 전원 인가시 발광 동작을 나타낸 동작도이다.
도 6는 실시 예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이다.
도 7은 실시 예에 따른 발광소자를 포함하는 조명장치를 나타낸 사시도이다.
도 8은 도 7의 조명장치에 대한 A-A 단면을 나타낸 단면도이다.
도 9는 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제1 실시 예를 나타낸 분해 사시도이다.
도 10은 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제2 실시 예를 나타낸 분해 사시도이다.
1 is a perspective view illustrating a light emitting device according to an embodiment.
FIG. 2 is a perspective view showing an embodiment of connection methods of the first through fourth light emitting cells shown in FIG. 1. FIG.
FIG. 3 is a cross-sectional view showing an embodiment of a cut surface of the first and second light emitting cells shown in FIG. 2. FIG.
4 is an operation diagram showing the light emitting operation when the positive and negative power are applied to the first and second light emitting cells shown in FIG.
5 is an operation diagram showing a light emitting operation when the negative power is applied to the first and second light emitting cells shown in FIG.
6 is a perspective view illustrating a light emitting device package including the light emitting device according to the embodiment.
7 is a perspective view illustrating a lighting device including a light emitting device according to an embodiment.
8 is a cross-sectional view showing an AA section of the illumination device of FIG.
9 is an exploded perspective view showing a first embodiment of a liquid crystal display device including a light emitting device according to an embodiment.
10 is an exploded perspective view showing a second embodiment of a liquid crystal display device including a light emitting device according to an embodiment.

본 발명 예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of an example of the present invention, and a method for accomplishing the same will become apparent with reference to the embodiments described below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. To fully disclose the scope of the invention to a person skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.

또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.Further, the angle and direction mentioned in the description of the structure of the light emitting device in the embodiment are based on those shown in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 사시도이다.1 is a perspective view illustrating a light emitting device according to an embodiment.

도 1을 참조하면, 발광소자(100)는 지지부재(110) 및 지지부재(110) 상에 적어도 일부분이 중첩 배치된 제1, 2 발광구조물(120, 130)을 포함하는 제1 내지 제4 발광셀(BD1 ~ BD4)을 포함할 수 있다.1, the light emitting device 100 includes first and second light emitting structures 120 and 130 including at least a first light emitting structure 120 and a second light emitting structure 130 at least partially overlapping the support member 110 and the support member 110, And light emitting cells BD1 to BD4.

지지부재(110)는 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다. Support members 110 may be formed of a conductive substrate or an insulating substrate, e.g., sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga 2 0 3 < / RTI >

이러한 지지부재(110)는 습식세척을 하여 표면의 불순물을 제거할 수 있고, 지지부재(110)는 광 추출 효과를 향상시키기 위해 표면에 광추출 패턴(Patterned Sapphire Substrate, PSS)이 패터닝 될 수 있으나, 이에 한정하지는 않는다.The support member 110 may be wet-cleaned to remove impurities on the surface, and the support member 110 may be patterned with a patterned sapphire substrate (PSS) to improve the light extraction effect , But is not limited thereto.

또한, 지지부재(110)는 열의 방출을 용이하게 하여 열적 안정성을 향상시킬 수 있는 재질을 사용할 수 있다.In addition, the support member 110 can be made of a material that facilitates the release of heat and improves the thermal stability.

한편, 지지부재(110) 상에는 광추출 효율을 향상시키는 반사 방지층(미도시)이 배치될 수 있으며, 상기 반사 방지층은 AR 코팅층(Anti-Reflective Coating Layer)이라고 불리는 것으로, 기본적으로 복수의 계면으로부터의 반사광끼리의 간섭 현상을 이용한다. 즉, 다른 계면으로부터 반사되어 오는 광의 위상을 180도 어긋나도록 해서, 서로 상쇄되도록 하여, 반사광의 강도를 약하게 하고자 하는 것이다. 다만 이에 한정되는 것은 아니다.On the other hand, an anti-reflection layer (not shown) for improving light extraction efficiency may be disposed on the support member 110. The anti-reflection layer is called an anti-reflective coating layer. The interference phenomenon between the reflected lights is used. That is, the phase of the light reflected from the other interface is shifted by 180 degrees so as to cancel each other, so that the intensity of the reflected light is weakened. However, the present invention is not limited thereto.

그리고, 지지부재(110) 상에는 지지부재(110)와 제1 발광구조물(120) 간의 격자 부정합을 완화하고 복수의 반도체층이 용이하게 성장될 수 있도록 버퍼층(112)이 배치될 수 있다.The buffer layer 112 may be disposed on the supporting member 110 to mitigate lattice mismatch between the supporting member 110 and the first light emitting structure 120 and to facilitate growth of the plurality of semiconductor layers.

버퍼층(112)은 지지부재(110) 상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(112)은 버퍼층(112) 상에 성장하는 발광구조물(120)의 결정성을 향상시킬 수 있다.The buffer layer 112 can be grown as a single crystal on the support member 110 and the buffer layer 112 grown from the single crystal can improve the crystallinity of the light emitting structure 120 grown on the buffer layer 112.

또한, 버퍼층(112)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.In addition, the buffer layer 112 may be formed of a structure including an AlInN / GaN laminated structure including AlN and GaN, an InGaN / GaN laminated structure, and a laminated structure of AlInGaN / InGaN / GaN.

제1 내지 제4 발광셀(BD1 ~ BD4)은 동일한 구조를 이루는 것으로 설명하지만, 구조, 사이즈, 즉 폭 및 두께가 다를 수 있으며, 이에 한정을 두지 않는다.Although the first to fourth light emitting cells BD1 to BD4 have the same structure, the structure and size, that is, the width and the thickness may be different, but the present invention is not limited thereto.

이때, 제1 내지 제4 발광셀(BD1 ~ BD4)에 포함된 제1, 2 발광구조물(120, 130)은 서로 적층된 구조를 이룰 수 있으며, 하기에서는 제1 발광셀(BD1)의 구조로 설명하며, 실시 예에서는 제1 내지 제4 발광셀(BD1 ~ BD4), 즉 4개의 발광셀이 구획된 것으로 나타내었으나, 개수 및 위치에 대하여 한정을 두지 않는다.In this case, the first and second light emitting structures 120 and 130 included in the first through fourth light emitting cells BD1 through BD4 may have a stacked structure. In the following description, the structure of the first light emitting cell BD1 In the embodiment, the first to fourth light emitting cells BD1 to BD4, that is, the four light emitting cells are shown as being partitioned, but the number and position are not limited.

제1 발광셀(BD1)의 제1 발광구조물(120)은 제1 반도체층(122), 제2 반도체층(126) 및 제1, 2 반도체층(122, 126) 사이에 제1 활성층(124)를 포함할 수 있다.The first light emitting structure 120 of the first light emitting cell BD1 includes a first active layer 124 between the first semiconductor layer 122 and the second semiconductor layer 126 and between the first and second semiconductor layers 122 and 126 ).

그리고, 제2 발광구조물(130)은 제3 반도체층(132), 제4 반도체층(136) 및 제3, 4 반도체층(132, 136) 사이에 제2 활성층(134)을 포함할 수 있다.The second light emitting structure 130 may include a second active layer 134 between the third semiconductor layer 132, the fourth semiconductor layer 136, and the third and fourth semiconductor layers 132 and 136 .

먼저, 제1 발광구조물(120)의 제1 반도체층(122)은 지지부재(110) 또는 버퍼층(112) 상에 배치될 수 있으며, n형 반도체층으로 구현될 수 있다.First, the first semiconductor layer 122 of the first light emitting structure 120 may be disposed on the support member 110 or the buffer layer 112 and may be implemented as an n-type semiconductor layer.

이때, 제1 반도체층(122)은 질화물계 반도체층일 경우, 예컨데, InxAlyGa1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.In this case, when the first semiconductor layer 122 is a nitride-based semiconductor layer, for example, a composition formula of In x Al y Ga 1 -xy N (0? X? 1, 0? Y? 1, 0? X + For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN or the like and may be doped with an n-type dopant such as Si, Ge, Sn, .

또한, 제1 반도체층(122)은 산화아연계 반도체층일 경우, 예컨데, InxAlyZn1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te 와 같은 n형 도펀트가 도핑될 수 있다.In addition, when the first semiconductor layer 122 is a zinc-oxide semiconductor layer, for example, In x Al y Zn 1-xy N (0? X? 1, 0? Y? 1, 0? X + Semiconductor materials having a composition formula, for example ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO, and the like. For example, n-type dopants such as Si, Ge, Sn, Se, and Te can be doped.

제1 반도체층(122) 상에는 제1 활성층(124)이 배치될 수 있으며, 제1 활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 이중 접합 구조 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.A first active layer 124 may be disposed on the first semiconductor layer 122. The first active layer 124 may be formed of a single or multiple quantum well structure or a quantum well structure using a Group III- A quantum-wire structure, a double junction structure, or a quantum dot structure.

제1 활성층(124)은 질화물계 반도체층의 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다.The first active layer 124 when formed of a quantum well structure of the nitride-based semiconductor layer for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤ 1) and a barrier layer having a composition formula of In a Al b Ga 1-ab N (0? A? 1 , 0? B? 1 , 0? A + b? 1) It can have a well structure.

또한, 제1 활성층(124)은 산화아연계 반도체층의 양자우물구조로 형성된 경우 예컨데, InxAlyZn1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InxAlyZn1 -x- yN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다.In addition, the first active layer 124 when formed of a quantum well structure of a zinc oxide semiconductor layer for example, In x Al y Zn 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x a barrier layer having a compositional formula of + well layers and in x Al y Zn 1 -x- y N (0≤a≤1, 0 ≤b≤1, 0≤a + b≤1) having a composition formula of y≤1) Lt; RTI ID = 0.0 > and / or < / RTI >

상기 우물층은 상기 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer may be formed of a material having a band gap smaller than the band gap of the barrier layer.

제1 활성층(124)이 다중 양자우물구조로 이루어진 경우, 각각의 우물층(미도시) 및 장벽층(미도시)은 서로 상이한 조성, 두께 및 밴드갭을 가질 수 있으며, 이에 한정을 두지 않는다.When the first active layer 124 has a multiple quantum well structure, each well layer (not shown) and a barrier layer (not shown) may have different compositions, thicknesses, and band gaps, but are not limited thereto.

제1 활성층(124)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 예컨대 AlGaN계, 또는 AlZnO계 반도체로 형성될 수 있으며, 제1 활성층(124)의 밴드 갭 보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the first active layer 124. The conductive clad layer (not shown) may be formed of, for example, AlGaN-based or AlZnO-based semiconductor, and may have a band gap larger than the band gap of the first active layer 124.

제1 활성층(124) 위에는 제2 반도체층(126)이 배치될 수 있으며, 제2 반도체층(126)은 제1 활성층(124)으로 정공을 주입하는 p형 반도체층으로 구현될 수 있다.The second semiconductor layer 126 may be disposed on the first active layer 124 and the second semiconductor layer 126 may be a p-type semiconductor layer injecting holes into the first active layer 124.

이때, 제2 반도체층(126)은 질화물계 반도체층 일 경우 예컨데, InxAlyGa1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트가 도핑될 수 있다.In this case, when the second semiconductor layer 126 is a nitride-based semiconductor layer, for example, the second semiconductor layer 126 may be formed of In x Al y Ga 1 -xy N (0? X? 1, 0? Y? 1, 0? X + For example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN and the like, and a p-type dopant such as Mg, Zn, Ca, Sr, .

또한, 제2 반도체층(126)은 산화아연계 반도체층 일 경우 예컨데, InxAlyZn1 -x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등에서 선택될 수 있으며, 예를 들어,Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트가 도핑될 수 있다.In the case where the second semiconductor layer 126 is a zinc oxide based semiconductor layer, for example, In x Al y Zn 1 -xy N (0? X? 1, 0? Y? 1, 0? X + Semiconductor materials having a composition formula, for example ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO, and the like. For example, a p-type dopant such as Mg, Zn, Ca, Sr, Ba, or the like may be doped.

상술한 제1 반도체층(122), 제1 활성층(124), 및 제2 반도체층(126)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 122, the first active layer 124 and the second semiconductor layer 126 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition A vapor deposition method, a vapor deposition method, a plasma enhanced chemical vapor deposition (PECVD) method, a molecular beam epitaxy (MBE) method, a hydride vapor phase epitaxy (HVPE) method or a sputtering method But the present invention is not limited thereto.

또한, 제1 반도체층(122) 및 제2 반도체층(126) 내의 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the dopants in the first semiconductor layer 122 and the second semiconductor layer 126 can be formed uniformly or nonuniformly. That is, the plurality of semiconductor layers may be formed to have various doping concentration distributions, but the invention is not limited thereto.

또한, 제1 반도체층(122)이 p형 반도체층으로 구현되고, 제2 반도체층(126)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(126) 상에는 n형 또는 p형 반도체층을 포함하는 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 제1 발광 구조물(120)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.The first semiconductor layer 122 may be a p-type semiconductor layer, the second semiconductor layer 126 may be an n-type semiconductor layer, and the n-type or p-type semiconductor layer 126 may be formed on the second semiconductor layer 126. [ A semiconductor layer (not shown) including a layer may be formed. Accordingly, the first light emitting structure 120 may have at least one of np, pn, npn, and pnp junction structures.

제2 발광구조물(130)의 제3 반도체층(132)은 제1 발광구조물(120)의 제2 반도체층(126) 상에 배치될 수 있으며, 제1 반도체층(122)와 동일한 n형 반도체층으로 구현될 수 있다.The third semiconductor layer 132 of the second light emitting structure 130 may be disposed on the second semiconductor layer 126 of the first light emitting structure 120 and may be disposed on the same n- Layer. ≪ / RTI >

또한, 제3 반도체층(132) 상에는 제2 활성층(134)이 배치되며, 제2 활성층(136) 상에는 제4 반도체층(136)이 배치될 수 있으며, 제4 반도체층(136)은 제2 반도체층(126)과 동일한 p형 반도체층으로 구현될 수 있다.A fourth semiconductor layer 136 may be disposed on the second active layer 136 and a fourth semiconductor layer 136 may be disposed on the second active layer 134. The second semiconductor layer 136 may be disposed on the third semiconductor layer 132, Type semiconductor layer that is the same as the semiconductor layer 126.

제3, 4 반도체층(132, 136) 및 제2 활성층(134)는 제1, 2 반도체층(122, 126) 및 제1 활성층(124)과 동일한 조성 및 동일한 방법으로 형성될 수 있으며, 그 설명을 생략한다.The third and fourth semiconductor layers 132 and 136 and the second active layer 134 may be formed in the same composition and the same manner as the first and second semiconductor layers 122 and 126 and the first active layer 124, The description will be omitted.

또한, 제1, 2 발광구조물(120, 130)은 공정을 연속으로 수행하여 형성될 수 있다. 즉, 제1, 2 발광구조물(120, 130)은 일체형으로 형성될 수 있으며, 제1, 2 발광구조물(120, 130)은 제1, 2 활성층(124, 134)에서 발생된 광이 서로 다른 파장을 가질 수 있으며, 또한 광량도 다를 수 있다.In addition, the first and second light emitting structures 120 and 130 may be formed by sequentially performing the processes. That is, the first and second light emitting structures 120 and 130 may be formed as a single body, and the first and second light emitting structures 120 and 130 may be formed such that light generated from the first and second active layers 124 and 134 Wavelength, and the amount of light may also be different.

제2 발광구조물(130)의 제3 반도체층(132) 상에는 제1 전극(142)이 배치되며, 제1 전극(142)은 제1 발광구조물(120)의 제2 반도체층(126)에 전기적으로 연결될 수 있다.The first electrode 142 is disposed on the third semiconductor layer 132 of the second light emitting structure 130 and the first electrode 142 is electrically connected to the second semiconductor layer 126 of the first light emitting structure 120. [ .

따라서, 제1 전극(142)은 제2, 3 반도체층(126, 132)과 전기적으로 연결되어, 동일 극성의 전원을 공급할 수 있다.Accordingly, the first electrode 142 is electrically connected to the second and third semiconductor layers 126 and 132, and can supply power of the same polarity.

또한, 제1 발광구조물(120)의 제1 반도체층(122) 및 제2 발광구조물(130)의 제4 반도체층(136) 상에는 제2 전극(146)이 배치될 수 있다.The second electrode 146 may be disposed on the first semiconductor layer 122 of the first light emitting structure 120 and the fourth semiconductor layer 136 of the second light emitting structure 130.

제2 전극(146)은 제1 발광구조물(120)의 제1 반도체층(122)에 배치된 제1 전극부(143), 제2 발광구조물(130)의 제4 반도체층(136)에 배치된 제2 전극부(144) 및 제1, 2 전극부(143, 144) 사이에 연결전극부(145)을 포함할 수 있다.The second electrode 146 is disposed on the first electrode part 143 disposed on the first semiconductor layer 122 of the first light emitting structure 120 and on the fourth semiconductor layer 136 of the second light emitting structure 130 And the connection electrode unit 145 may be disposed between the first and second electrode units 144 and 144, respectively.

여기서, 제1, 2 전극부(143, 144) 및 연결전극(145)은 일체형으로 형성될 수 있으며, 제2 전극(146)은 제1, 2 전극부(143, 144)가 분리형으로 형성되어, 제1, 2 전극부(143, 144) 상에 와이어가 본딩되어 연결될 수 있으며, 이에 한정을 두지 않는다.The first and second electrode portions 143 and 144 and the connection electrode 145 may be formed integrally with each other and the second electrode 146 may be formed by separating the first and second electrode portions 143 and 144 , The first and second electrode portions 143 and 144 may be connected by wires. However, the present invention is not limited thereto.

이때, 제1, 2 발광구조물(120, 130)의 적어도 일측면에는 절연층(149)이 형성될 수 있으며, 연결전극부(145)는 절연층(149)의 측면 상에 배치되어, 제1, 2 발광구조물(120, 130)의 단락(short)을 방지할 수 있다.At this time, the insulating layer 149 may be formed on at least one side of the first and second light emitting structures 120 and 130, and the connecting electrode part 145 may be disposed on the side surface of the insulating layer 149, , It is possible to prevent short-circuiting of the two light emitting structures 120 and 130.

실시 예에서 제2 전극(146)은 제1 내지 제4 발광셀(BD1 ~ BD4) 각각의 제1, 4 반도체층(122, 136) 상에 배치된 것으로 나타내었으나, 제1 내지 제4 발광셀(BD1 ~ BD4)의 연결 방법에 따라 각각의 제2 전극(146)은 인접한 발광셀의 제1 전극(142)과 전기적으로 연결될 수 있으며, 후술하는 도 2에서 자세하게 설명한다.Although the second electrode 146 is shown as being disposed on the first and fourth semiconductor layers 122 and 136 of each of the first to fourth light emitting cells BD1 to BD4 in the embodiment, Each of the second electrodes 146 may be electrically connected to the first electrode 142 of the adjacent light emitting cells according to the connection method of the light emitting diodes BD1 to BD4 and will be described in detail with reference to FIG.

실시 예에서, 제1, 2 발광구조물(120, 130)은 ac 전원, 예를 들어 상용 AC 전원의 입력시 정극성(+) 전원 입력시 제1 발광구조물(120)에서 발광하며, 부극성(-) 전원 입력시 제2 발광구조물(130)이 발광할 수 있다.In an embodiment, the first and second light emitting structures 120 and 130 emit light in the first light emitting structure 120 when a positive (+) power source is input upon the input of an ac power source, for example, a commercial AC power source, The second light emitting structure 130 may emit light when a power source is input.

이때, 제2 발광구조물(130)의 제4 반도체층(136) 상에는 투광성 전극(미도시)이 배치될 수 있으며, 상기 투광성 전극이 제4 반도체층(136)에 배치되는 경우, 상기 투광성 전극은 제2 전극부(144)로 인가된 전류가 제4 반도체층(136)에 균일하게 인가되도록 하며, 패턴(미도시)이 형성될 수 있으며, 이에 한정을 두지 않는다.At this time, a light-transmitting electrode (not shown) may be disposed on the fourth semiconductor layer 136 of the second light emitting structure 130. When the light-transmitting electrode is disposed on the fourth semiconductor layer 136, The current applied to the second electrode portion 144 is uniformly applied to the fourth semiconductor layer 136, and a pattern (not shown) may be formed, but the present invention is not limited thereto.

도 1에 나타낸 제1 내지 제4 발광셀(BD1 ~ BD4)은 서로 직렬, 병렬 및 직병렬 혼합 연결될 수 있으며, 이에 한정을 두지 않는다.The first through fourth light emitting cells BD1 through BD4 shown in FIG. 1 may be connected in series, parallel, or series-parallel combination, but are not limited thereto.

그리고, 제1, 2 발광셀(BD1, BD2) 및 제3, 4 발광셀(BD3, BD4)의 사이에는 적어도 하나의 발광셀이 배치될 수 있으므로, 제1, 2 발광셀(BD1, BD2)이 어레이로 배열되며, 제3, 4 발광셀(BD3, BD4)이 어레이로 배열될 수 있다.At least one light emitting cell may be disposed between the first and second light emitting cells BD1 and BD2 and between the third and fourth light emitting cells BD3 and BD4. And the third and fourth light emitting cells BD3 and BD4 may be arranged in an array.

즉, 발광소자(100)는 복수 개의 어레이가 복수 개의 행열을 가지도록 형성될 수 있으며, 각각의 발광셀의 결합 방법에 따라 직렬, 병렬 또는 직병렬 혼합 연결을 할 수 있다.That is, the light emitting device 100 may be formed so that a plurality of arrays have a plurality of matrixes, and may be connected in series, parallel, or series / parallel combination according to the method of coupling each light emitting cell.

이때, 발광소자(100)는 적어도 2 이상의 발광셀의 전극 연결 상태에 따라 지그재그 또는 동심원으로 연결될 수 있으며, 전극 연결 상태에 대하여 한정을 두지 않는다.At this time, the light emitting device 100 may be connected in zigzags or concentric circles depending on the electrode connection state of at least two light emitting cells, and the electrode connection state is not limited.

도 2는 도 1에 나타낸 제1 내지 제4 발광셀의 연결방법에 대한 실시 예를 나타낸 사시도이다.FIG. 2 is a perspective view showing an embodiment of connection methods of the first through fourth light emitting cells shown in FIG. 1. FIG.

도 2를 참조하면, 발광소자(100)는 직렬 연결된 제1 내지 제4 발광셀(BD1 ~ BD4)을 포함할 수 있다.Referring to FIG. 2, the light emitting device 100 may include first through fourth light emitting cells BD1 through BD4 connected in series.

실시 예에서, 제1 내지 제4 발광셀(BD1 ~ BD4)은 제1 발광셀(BD1)에서 제4 발광셀(BD4) 순으로 직렬 연결된 것으로 설명한다.In the embodiment, the first to fourth light emitting cells BD1 to BD4 are connected in series in the order of the first light emitting cells BD1 to the fourth light emitting cells BD4.

이때, 제1 발광셀(BD1)에 배치된 제1 전극(142) 및 제4 발광셀(BD4)의 제2 전극부(144)에는 발광소자 패키지(미도시)에 배치되는 경우 상기 발광소자 패키지에 포함된 제1, 2 리드프레임(미도시)에 와이어 본딩되는 패드전극(미도시)이 형성될 수 있으며, 이에 한정을 두지 않는다.In this case, when the first electrode 142 and the second electrode part 144 of the fourth light emitting cell BD4 are disposed in a light emitting device package (not shown) disposed in the first light emitting cell BD1, A pad electrode (not shown) that is wire-bonded to the first and second lead frames (not shown) included in the first and second lead frames may be formed.

여기서, 제1 발광셀(BD1)의 제1 전극부(143)와 제2 발광셀(BD2)의 제1 전극(142) 사이, 제2 발광셀(BD2)의 제1 전극부(143)와 제3 발광셀(BD3)의 제1 전극(142) 사이, 제3 발광셀(BD3)의 제1 전극부(143)과 제4 발광셀(BD4)의 제1 전극(142) 사이에는 연결전극(148)이 배치되어, 제1 내지 제4 발광셀(BD1 ~ BD4)이 직렬 연결될 수 있다.Here, the first electrode part 143 of the first light emitting cell BD1 and the first electrode 142 of the second light emitting cell BD2, the first electrode part 143 of the second light emitting cell BD2, A connection electrode 142 is formed between the first electrode 142 of the third light emitting cell BD3 and the first electrode 142 of the third light emitting cell BD3 and the first electrode 142 of the fourth light emitting cell BD4, And the first to fourth light emitting cells BD1 to BD4 may be connected in series.

이때, 연결전극(148)은 지지부재(110) 또는 버퍼층(112) 상에 배치될 수 있으며, 이에 한정을 두지 않는다.At this time, the connection electrode 148 may be disposed on the support member 110 or the buffer layer 112, but is not limited thereto.

그리고, 제1 내지 제4 발광셀(BD1 ~ BD4)의 일측면에는 절연층(149)이 배치되어, 제1, 2 발광구조물(120, 130) 사이의 단락(short)을 방지할 수 있다.An insulating layer 149 is disposed on one side of the first to fourth light emitting cells BD1 to BD4 to prevent a short between the first and second light emitting structures 120 and 130. [

실시 예에서, 제1 내지 제4 발광셀(BD1 ~ BD4)은 직렬 연결된 것으로 나타내었으나, 제1, 2 발광셀(BD1, BD2) 및 제3, 4 발광셀(BD3, BD4) 각각은 직렬연결되고, 제1, 2 발광셀(BD1, BD2) 및 제3, 4 발광셀(BD3, BD4)은 병렬연결될 수 있으며, 이에 한정을 두지 않는다.The first and second light emitting cells BD1 and BD2 and the third and fourth light emitting cells BD3 and BD4 are connected in series to each other. And the first and second light emitting cells BD1 and BD2 and the third and fourth light emitting cells BD3 and BD4 may be connected in parallel and are not limited thereto.

도 3은 도 2에 나타낸 제1, 2 발광셀의 절단면에 대한 실시 예를 나타낸 단면도이다.FIG. 3 is a cross-sectional view showing an embodiment of a cut surface of the first and second light emitting cells shown in FIG. 2. FIG.

도 3은 도 2에 나타낸 제1, 2 발광셀(BD1, BD2)이 직렬 연결된 상태를 나타낸 단면도이며, 도 3에는 나타내지 않았으나 도 2에 나타낸 바와 같이, 제1, 2 발광셀(BD1, BD2)은 제3, 4 발광셀(BD3, BD4)과 직렬 연결된 상태이다.FIG. 3 is a cross-sectional view showing the first and second light emitting cells BD1 and BD2 shown in FIG. 2 connected in series. As shown in FIG. 2, the first and second light emitting cells BD1 and BD2, Are connected in series with the third and fourth light emitting cells BD3 and BD4.

도 3을 참조하면, 제1, 2 발광셀(BD1, BD2)은 서로 이격되어 지지부재(110) 또는 버퍼층(112) 상에 배치될 수 있다.Referring to FIG. 3, the first and second light emitting cells BD1 and BD2 may be spaced apart from each other and disposed on the support member 110 or the buffer layer 112. Referring to FIG.

도 3에 나타낸 제1, 2 발광셀(BD1, BD2)의 구조에 대한 설명은 도 1 및 도 2에서 설명된 바, 자세한 설명은 생략한다.The structure of the first and second light emitting cells BD1 and BD2 shown in FIG. 3 has been described with reference to FIGS. 1 and 2, and a detailed description thereof will be omitted.

여기서, 제1 발광셀(BD1)의 제1 전극(142)은 제2 반도체층(126) 및 제3 반도체층(132)에 전기적으로 연결될 수 있다.The first electrode 142 of the first light emitting cell BD1 may be electrically connected to the second semiconductor layer 126 and the third semiconductor layer 132. [

이때, 제3 반도체층(132)은 제1 전극(142)이 배치되는 부분이 식각되며, 제1 전극(142)이 제2 반도체층(126)에도 동시에 전기적으로 연결되도록 홀(미도시)이 형성될 수 있다.A hole (not shown) is formed in the third semiconductor layer 132 to etch a portion where the first electrode 142 is disposed and to electrically connect the first electrode 142 to the second semiconductor layer 126 at the same time. .

즉, 제1 전극(142)은 제2 반도체층(126)에 전기적으로 접촉되는 폭이 제3 반도체층(132) 상에 전기적으로 접촉되는 폭과 다를 수 있으며, 이에 한정을 두지 않는다.That is, the width of the first electrode 142, which is electrically contacted with the second semiconductor layer 126, may be different from the width of the electrical contact on the third semiconductor layer 132, but is not limited thereto.

그리고, 제2 발광셀(BD2)의 제2 전극(242)은 제1 전극(142)과 동일한 구성으로 이루어지며, 제2 반도체층(226) 및 제3 반도체층(232)에 전기적으로 연결될 수 있다.The second electrode 242 of the second light emitting cell BD2 has the same structure as the first electrode 142 and can be electrically connected to the second semiconductor layer 226 and the third semiconductor layer 232 have.

제1 발광셀(BD1)의 제2 전극(146)은 제1 반도체층(122)에 전기적으로 연결된 제1 전극부(143), 제4 반도체층(136)에 전기적으로 연결된 제2 전극부(144) 및 제1, 2 전극부(143, 144)를 전기적으로 연결하는 연결전극부(145)를 포함할 수 있다.The second electrode 146 of the first light emitting cell BD1 includes a first electrode portion 143 electrically connected to the first semiconductor layer 122 and a second electrode portion electrically connected to the fourth semiconductor layer 136 144 and the first and second electrode portions 143, 144. The connection electrode portion 145 electrically connects the first and second electrode portions 144, 144 and the first and second electrode portions 143, 144 to each other.

이때, 제2 발광셀(BD2)의 제1 전극(142)는 제1 발광셀(BD1)의 제1 전극부(143)과 연결전극(148)에 의하여 전기적으로 연결될 수 있다.The first electrode 142 of the second light emitting cell BD2 may be electrically connected to the first electrode unit 143 of the first light emitting cell BD1 by the connection electrode 148. [

여기서, 제2 발광셀(BD2)의 제1 전극부(143)는 도 3에는 나타내지 않았으나 도 2에 나타낸 제3 발광셀(BD3)의 제1 전극(142)과 연결전극(148)에 의하여 전기적으로 연결될 수 있다.The first electrode unit 143 of the second light emitting cell BD2 is electrically connected to the first electrode 142 and the connection electrode 148 of the third light emitting cell BD3 shown in FIG. .

이때, 연결전극(148)은 별도의 전극으로 나타내었으나, 제2 전극(146)과 일체형으로 형성될 수 있으며, 설명의 편의성을 위하여 제2 전극(146)과 별도의 전극으로 나타내어 설명한다.Although the connection electrode 148 is shown as a separate electrode, the connection electrode 148 may be formed integrally with the second electrode 146, and will be described as a separate electrode from the second electrode 146 for convenience of explanation.

이때, 연결전극부(148)과 제1, 2 발광구조물(120, 130) 사이에는 절연층(149)이 배치될 수 있다.At this time, an insulating layer 149 may be disposed between the connection electrode portion 148 and the first and second light emitting structures 120 and 130.

즉, 절연층(149)은 연결전극부(148)에 의해 제1, 2 발광구조물(120, 130) 사이의 단락(short) 현상을 방지할 수 있다.That is, the insulating layer 149 can prevent a short between the first and second light emitting structures 120 and 130 by the connection electrode part 148.

절연층(148)은 전기 절연성을 갖는 재질, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al, Cr 중 어느 하나를 포함할 수 있으며, 이에 한정을 두지 않는다.The insulating layer 148 may include any one of electrically insulating materials such as SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al and Cr.

또한, 절연층(148)은 지지부재(110) 또는 버퍼층(112) 상에 배치될 수 있으며, 이에 한정을 두지 않는다.In addition, the insulating layer 148 may be disposed on the support member 110 or the buffer layer 112, but is not limited thereto.

실시 예에서, 제1, 2 발광셀(BD1, BD2)을 이루는 제1 반도체층(122, 222)은 완전히 분리된 것으로 나타내었으나, 제1, 2 발광셀(BD1, BD2) 사이에도 제1 반도체층(122)이 형성될 수 있으며, 이때 절연층(148)은 제1, 2 발광셀(122, 222) 사이의 제1 반도체층(122) 상에 배치될 수 있으며, 이에 한정을 두지 않는다.The first semiconductor layers 122 and 222 constituting the first and second light emitting cells BD1 and BD2 are completely separated from each other. A layer 122 may be formed wherein the insulating layer 148 may be disposed on the first semiconductor layer 122 between the first and second light emitting cells 122 and 222 but is not limited thereto.

도 2에 나타낸 제1, 2 발광셀(BD1, BD2) 사이에는 적어도 하나의 발광셀이 형성될 수 있으며, 제1, 2 발광셀(BD1, BD2)의 전극 연결과 동일한 연결 상태를 가질 수 있다.At least one light emitting cell may be formed between the first and second light emitting cells BD1 and BD2 shown in FIG. 2 and may have the same connection state as the electrode connection of the first and second light emitting cells BD1 and BD2 .

도 2에 나타낸 제1, 2 발광셀(BD1, BD2)의 전극 연결은 하나의 실시 예이며, 이외에 병렬 연결에 따라 상이한 전극 연결을 가질 수 있으며, 이에 한정을 두지 않는다.The electrode connections of the first and second light emitting cells BD1 and BD2 shown in FIG. 2 are one embodiment, and they may have different electrode connections according to the parallel connection, but are not limited thereto.

제1, 2 전극(142, 146)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 포함할 수 있으며, 이에 한정을 두지 않는다.The first and second electrodes 142 and 146 may be formed of a conductive material such as In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, IZO, IZO, IGZO, IGTO, IGZO, IGZO, IGZO, IGZO, IGZO, IGZO, AZO, ATO, and the like, but is not limited thereto.

도 2에 나타낸 제1, 2 발광셀(BD1, BD2)의 전극 연결은 하나의 실시 예일 뿐이며, 실시 예에와 다르게 절연층(148)이 배치되지 않을 수 있으며, 와이어에 의해 인접한 제1, 2 전극(142, 146)이 서로 연결될 수 있으며, 이에 대하여 한정을 두지 않는다.The electrode connections of the first and second light emitting cells BD1 and BD2 shown in FIG. 2 are only one embodiment, and the insulating layer 148 may not be disposed according to the embodiment, The electrodes 142 and 146 may be connected to each other, but the present invention is not limited thereto.

도 4는 도 3에 나타낸 제1, 2 발광셀로 정극성 전원 인가시 발광 동작을 나타낸 동작도이고, 도 5는 도 3에 나타낸 제1, 2 발광셀로 부극성 전원 인가시 발광 동작을 나타낸 동작도이다.FIG. 4 is a view illustrating an operation of emitting light when positive polarity power is applied to the first and second light emitting cells shown in FIG. 3, FIG. 5 is a view illustrating a light emitting operation when the negative polarity power is applied to the first and second light emitting cells shown in FIG. Fig.

도 4 및 도 5는 교류전원(AC)은 일측이 제1 발광셀(BD1)의 제1 전극(142)과 전기적으로 연결되고, 타측이 도 2에 나타낸 제4 발광셀(BD4)의 제2 전극(146)과 전기적으로 연결될 수 있다.4 and 5 illustrate that the AC power source AC is electrically connected to the first electrode 142 of the first light emitting cell BD1 on one side and the second electrode 142 of the second light emitting cell BD4 on the other side is electrically connected to the first electrode 142 of the first light emitting cell BD1, May be electrically connected to the electrode (146).

이때, 도 4 및 도 5에는 제1, 2 발광셀(BD1, BD2)만 나타내므로, 제1 발광셀(BD1)의 제1 전극(142)과 제2 발광셀(BD2)의 제2 전극(146)에 교류전원(AC)이 인가되는 것으로 설명할 수 있다.4 and 5 show only the first and second light emitting cells BD1 and BD2 and therefore the first electrode 142 of the first light emitting cell BD1 and the second electrode 142 of the second light emitting cell BD2 146 may be described as being applied with an AC power source AC.

도 4를 참조하면, 발광소자(100)는 교류전원(AC), 즉 정극성 전원(+) 반주기가 제1 발광셀(BD1)의 제1 전극(142)로 인가되는 경우 제1 발광구조물(120)의 제1 활성층(124)에서 광을 발생시킬 수 있다.4, when the AC power source AC, that is, the positive polarity power source (+) half-cell is applied to the first electrode 142 of the first light emitting cell BD1, the light emitting device 100 emits light 120 may generate light in the first active layer 124. [

이때, 제1 발광셀(BD1)은 제2 반도체층(126)에서 제1 반도체층(122)로 전류패스경로가 형성되어 제1 전류(I1)가 제1 전극(142)에서 제2 전극(146)의 제1 전극부(143) 및 연결전극(148)을 통하여 제2 발광셀(BD2)의 제1 전극(142)로 인가될 수 있다.In this case, the first light emitting cell BD1 has a current path from the second semiconductor layer 126 to the first semiconductor layer 122 so that the first current I1 flows from the first electrode 142 to the second electrode The first electrode 142 of the second light emitting cell BD2 can be applied to the first electrode 142 of the second light emitting cell BD2 through the first electrode unit 143 and the connection electrode 148 of the second light emitting cell BD1.

그리고, 제2 발광셀(BD2)은 제1 전극(142)으로 인가된 제1 전류(I1)에 따라 제1 발광구조물(120)의 제1 활성층(124)에서 광을 발생시킬 수 있다.The second light emitting cell BD2 may generate light in the first active layer 124 of the first light emitting structure 120 according to the first current I1 applied to the first electrode 142. [

즉, 제2 발광셀(BD2)은 연결전극(148)을 통하여 제1 전극(142)으로 인가된 제1 전류(I1)에 대한 전류패스경로가 형성되어 제2 전류(I2)가 제2 반도체층(126)에서 제1 반도체층(122)으로 통하여 제2 전극(146)의 연결전극부(145) 및 제2 전극부(144)로 인가될 수 있다.That is, the second light emitting cell BD2 has a current path path for the first current I1 applied to the first electrode 142 through the connection electrode 148, so that the second current I2 flows through the second semiconductor May be applied to the connecting electrode portion 145 and the second electrode portion 144 of the second electrode 146 through the first semiconductor layer 122 from the layer 126.

즉, 교류전원(AC)의 정극성 전원(+) 반주기 동안에는 p형 반도체층에서 n형 반도체층으로 제1, 2 전류(I1, I2)가 인가되는 전류패스경로를 형성할 수 있다.
That is, during the positive polarity power supply (+) half period of the AC power source AC, the current path path in which the first and second currents I1 and I2 are applied from the p-type semiconductor layer to the n-type semiconductor layer can be formed.

도 5를 참조하면, 발광소자(100)는 교류전원(AC), 즉 부극성 전원(-) 반주기가 제2 발광셀(BD2)의 제2 전극(146)에 포함된 제2 전극부(144)로 인가되는 경우 제2 발광구조물(130)의 제3 활성층(134)에서 광을 발생시킬 수 있다.5, the light emitting device 100 includes a second electrode unit 144 included in the second electrode 146 of the second light emitting cell BD2, that is, an AC power source, that is, The third active layer 134 of the second light emitting structure 130 may emit light.

이때, 제2 발광셀(BD2)은 제4 반도체층(136)에서 제3 반도체층(132)로 전류패스경로가 형성되어 제3 전류(I3)가 제2 전극부(144)에서 제1 전극(142) 및 연결전극(148)을 통하여 제1 발광셀(BD1)의 제2 전극(146)으로 인가될 수 있다.In this case, the second light emitting cell BD2 has a current path from the fourth semiconductor layer 136 to the third semiconductor layer 132 so that the third current I3 flows from the second electrode unit 144 to the first electrode May be applied to the second electrode 146 of the first light emitting cell BD1 through the first electrode 142 and the connection electrode 148. [

그리고, 제1 발광셀(BD1)은 제2 전극(146)에 포함된 제2 전극부(144)로 인가된 제3 전류(I3)에 따라 제2 발광구조물(130)의 제2 활성층(134)에서 광을 발생시킬 수 있다.The first light emitting cell BD1 is connected to the second active layer 134 of the second light emitting structure 130 according to the third current I3 applied to the second electrode portion 144 included in the second electrode 146. [ ) Can generate light.

즉, 제1 발광셀(BD1)은 제1 전극부(143) 및 연결전극(148)을 통하여 제2 전극부(144)로 인가된 제3 전류(I3)에 대한 전류패스경로가 형성되어 제4 전류(I4)가 제4 반도체층(136)에서 제3 반도체층(132)으로 통하여 제1 전극(142)으로 인가될 수 있다.That is, the current path path for the third current I3 applied to the second electrode unit 144 through the first electrode unit 143 and the connection electrode 148 is formed in the first light emitting cell BD1, 4 current I4 may be applied to the first electrode 142 from the fourth semiconductor layer 136 through the third semiconductor layer 132. [

즉, 교류전원(AC)의 정극성 전원(-) 반주기 동안에는 p형 반도체층에서 n형 반도체층으로 제3, 4 전류(I3, I4)가 인가되는 전류패스경로를 형성할 수 있다.That is, the current path path in which the third and fourth currents I3 and I4 are applied from the p-type semiconductor layer to the n-type semiconductor layer can be formed during the (-) half period of the positive polarity AC power source AC.

여기서, 교류전원(AC)의 부극성 전원(-)이 인가되는 경우, 상기 전류패스경로는 n형 반도체층의 전위 레벨이 p형 반도체층의 전위 레벨보다 상대적으로 매우 낮게 됨으로써, 정극성 전원(+)이 인가되는 것과 동일하게 제1, 2 발광셀(BD1, BD2)의 제2 활성층(134)에 전자 및 정공이 공급되어 광을 발생시킬 수 있게 된다.In this case, when the negative power source (-) of the AC power source (AC) is applied, the potential path level of the n-type semiconductor layer becomes very lower than the potential level of the p-type semiconductor layer, Electrons and holes are supplied to the second active layer 134 of the first and second light emitting cells BD1 and BD2 to generate light.

실시 예에서, 제1, 2 발광셀(BD1, BD2)는 동일한 사이즈를 가지는 것으로 나타내었으나, 제1 발광셀(BD1)의 폭은 제2 발광셀(BD2)의 폭 대비 1배 내지 2배일 수 있으며, 이는 발광소자(100)의 전체 사이즈에 따라 상이하게 변경될 수 있으며, 이에 한정을 두지 않는다.
Although the first and second light emitting cells BD1 and BD2 have the same size in the embodiment, the width of the first light emitting cell BD1 may be 1 to 2 times the width of the second light emitting cell BD2. And may be changed according to the entire size of the light emitting device 100, but is not limited thereto.

도 6은 실시 예에 따른 발광소자를 포함하는 발광소자 패키지를 나타낸 사시도이다.6 is a perspective view illustrating a light emitting device package including the light emitting device according to the embodiment.

도 6은 발광소자 패키지(300)의 일부분을 투시하여 나타낸 투과 사시도이며, 실시 예에서 발광소자 패키지(300)는 탑 뷰 타입인 것으로 나타내었으나, 사이드 뷰 타입일 수 있으며 이에 한정을 두지 않는다.6 is a perspective view showing a part of the light emitting device package 300. In the embodiment, the light emitting device package 300 is shown as a top view type, but it may be a side view type and is not limited thereto.

도 6을 참조하면, 발광소자 패키지(300)는 발광소자(310) 및 발광소자(310)가 배치된 몸체(320)를 포함할 수 있다.Referring to FIG. 6, the light emitting device package 300 may include a body 320 having a light emitting element 310 and a light emitting element 310 disposed thereon.

몸체(320)는 제1 방향(미도시)으로 배치된 제1 격벽(322) 및 상기 제1 방향과 교차하는 제2 방향(미도시)으로 배치된 제2 격벽(324)을 포함할 수 있으며, 제1, 2 격벽(322, 324)은 서로 일체형으로 형성될 수 있으며, 사출 성형, 에칭 공정 등에 의해 형성될 수 있으며, 이에 대하여 한정을 두지 않는다.The body 320 may include a first partition 322 disposed in a first direction (not shown) and a second partition 324 disposed in a second direction (not shown) that intersects the first direction And the first and second barrier ribs 322 and 324 may be integrally formed with each other, and may be formed by injection molding, etching, or the like.

즉, 제1, 2 격벽(322, 324)은 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), AlOx, 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 세라믹, 및 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. That is, the first and second barrier ribs 322 and 324 may be formed of a resin material such as polyphthalamide (PPA), silicon (Si), aluminum (Al), aluminum nitride (AlN), AlO x , , photo sensitive glass), polyamide 9T (PA9T), new geo syndiotactic polystyrene (SPS), metal materials, sapphire (Al 2 O 3), beryllium oxide (BeO), ceramic, and a printed circuit board (PCB, printed circuit board ). ≪ / RTI >

제1, 2 격벽(322, 324)의 상면 형상은 발광소자(310)의 용도 및 설계에 따라 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.The shape of the top surface of the first and second barrier ribs 322 and 324 may have various shapes such as a triangle, a quadrangle, a polygon, and a circular shape depending on the use and design of the light emitting device 310, but is not limited thereto.

또한, 제1, 2 격벽(322, 324)은 발광소자(310)가 배치되는 캐비티(s)를 형성하며, 캐비티(s)의 단면 형상은 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(s)를 이루는 제1, 2 격벽(322, 324)은 하부 방향으로 경사지게 형성될 수 있다.The first and second barrier ribs 322 and 324 form a cavity s in which the light emitting device 310 is disposed and the cavity s may have a cup shape or a concave shape. The first and second barrier ribs 322 and 324 forming the cavity s may be inclined downward.

그리고, 캐비티(s)의 평면 형상은 삼각형, 사각형, 다각형 및 원형 등 다양한 형상을 가질 수 있으며, 이에 한정을 두지 않는다.The plane shape of the cavity s may have various shapes such as a triangular shape, a square shape, a polygonal shape, and a circular shape, but is not limited thereto.

몸체(320)의 하부면에는 제1, 2 리드프레임(313, 314)이 배치될 수 있으며, 제1, 2 리드프레임(313, 314)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru) 및 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.The first and second lead frames 313 and 314 may be formed of a metal material such as titanium (Ti), copper (Au), chrome (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), phosphorus (P) And may include one or more materials or alloys of indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium (Ge), hafnium (Hf), ruthenium (Ru) .

그리고, 제1, 2 리드프레임(313, 314)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 한정을 두지 않는다.The first and second lead frames 313 and 314 may be formed to have a single layer or a multilayer structure, but are not limited thereto.

제1, 2 격벽(322, 324)의 내측면은 제1, 2 리드프레임(313, 314) 중 어느 하나를 기준으로 소정의 경사각을 가지고 경사지게 형성되며, 상기 경사각에 따라 발광소자(310)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. 광의 지향각이 줄어들수록 발광소자(310)에서 외부로 방출되는 광의 집중성은 증가하는 반면, 광의 지향각이 클수록 발광소자(310)에서 외부로 방출되는 광의 집중성은 감소한다.The inner surfaces of the first and second barrier ribs 322 and 324 are inclined at a predetermined inclination angle with respect to any one of the first and second lead frames 313 and 314, The reflection angle of the emitted light can be changed, and thus the directivity angle of the light emitted to the outside can be controlled. The concentration of light emitted to the outside from the light emitting device 310 increases as the directivity angle of light decreases, while the concentration of light emitted from the light emitting device 310 to the outside decreases as the directivity angle of light increases.

몸체(320)의 내측면은 복수의 경사각을 가질 수 있으며, 이에 한정을 두지 않는다.The inner surface of the body 320 may have a plurality of inclination angles, but is not limited thereto.

제1, 2 리드프레임(313, 314)은 발광소자(310)에 전기적으로 연결되며, 외부 전원(미도시)의 양(+)극 및 음(-)극에 각각 연결되어, 발광소자(310)로 전원을 공급할 수 있다.The first and second lead frames 313 and 314 are electrically connected to the light emitting device 310 and are respectively connected to the positive and negative poles of an external power source ). ≪ / RTI >

실시 예에서, 제1 리드프레임(313) 상에는 발광소자(310)가 배치되며, 제2 리드프레임(314)은 제1 리드프레임(313)과 이격된 것으로 설명하며, 발광소자(310)는 제1 리드프레임(313)과 다이본딩되며, 제2 리드프레임(314)과 와이어(미도시)에 의한 와이어 본딩되어, 제1, 2 리드프레임(313, 314)로부터 전원을 공급받을 수 있다.The light emitting device 310 is disposed on the first lead frame 313 and the second lead frame 314 is separated from the first lead frame 313. In the embodiment, Bonded to the first and second lead frames 313 and 314 by wire bonding with a second lead frame 314 and a wire (not shown).

여기서, 발광소자(310)는 제1 리드프레임(313) 및 제2 리드프레임(314)에 서로 다른 극성을 가지며 본딩될 수 있다.Here, the light emitting device 310 may be bonded to the first lead frame 313 and the second lead frame 314 with different polarities.

또한, 발광소자(310)는 제1, 2 리드프레임(313, 314) 각각에 와이어 본딩되거나, 또는 다이본딩 될수 있으며, 접속 방법에 대하여 한정을 두지 않는다.Further, the light emitting device 310 can be wire-bonded or die-bonded to the first and second lead frames 313 and 314, respectively, and the connection method is not limited.

실시 예에서, 발광소자(310)는 제1 리드프레임(313)에 배치된 것으로 설명하였으나, 이에 한정을 두지 않는다.In the embodiment, the light emitting element 310 is disposed on the first lead frame 313, but the present invention is not limited thereto.

그리고, 발광소자(310)는 제1 리드프레임(313) 상에 접착부재(미도시)에 의해 접착될 수 있다.The light emitting element 310 may be adhered to the first lead frame 313 by an adhesive member (not shown).

여기서, 제1, 2 리드프레임(313, 314) 사이에는 제1, 2 리드프레임(313, 314)의 전기적인 단락(쇼트)를 방지하기 위한 절연댐(316)이 형성될 수 있다.An insulation dam 316 may be formed between the first and second lead frames 313 and 314 to prevent electrical shorting of the first and second lead frames 313 and 314.

실시 예에서, 절연댐(316)은 상부가 반원형으로 형성될 수 있으며, 이에 한정을 두지 않는다.In an embodiment, the isolation dam 316 may be formed in a semicircle with an upper portion, but is not limited thereto.

몸체(313)에는 캐소드 마크(cathode mark, 317)가 형성될 수 있다. A cathode mark 317 may be formed on the body 313.

발광소자(310)는 발광 다이오드일 수 있다. 상기 발광 다이오드는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 다이오드 또는 자외선을 방출하는 UV(Ultra Violet) 발광 다이오드일 수 있으나, 이에 한정을 두지 않으며, 또한 제1 리드프레임(313)에 실장되는 발광소자(310)는 복수 개 일 수 있으며, 제1, 2 리드프레임(313, 314) 상에 각각 적어도 하나의 발광소자(310)가 실장될 수 있으며, 발광소자(310)의 개수 및 실장위치에 대하여 한정을 두지 않는다. The light emitting device 310 may be a light emitting diode. The light emitting diode may be, for example, a colored light emitting diode that emits light such as red, green, blue, or white, or a UV (Ultra Violet) light emitting diode that emits ultraviolet light. However, A plurality of light emitting devices 310 may be mounted on the frame 313 and at least one light emitting device 310 may be mounted on the first and second lead frames 313 and 314, 310 are not limited to the number and the mounting position of the semiconductor device.

몸체(320)는 캐비티(s)에 충진된 수지물(318)을 포함할 수 있다. 즉, 수지물(18)은 이중몰딩구조 또는 삼중몰딩구조로 형성될 수 있으며, 이에 한정을 두지 않는다.The body 320 may include a resin 318 filled in the cavity s. That is, the resin material 18 may be formed in a double molding structure or a triple molding structure, but is not limited thereto.

그리고, 수지물(318)은 필름형으로 형성될 수 있으며, 형광체 및 광확산재 중 적어도 하나를 포함할 수 있으며, 또한 형광체 및 광확산재를 포함하지 않는 투광성재질이 사용될 수 있으며 이에 한정을 두지 않는다.
The resin material 318 may be formed in a film shape, and may include at least one of a phosphor and a light diffusing material. Further, a translucent material that does not include a phosphor and a light diffusion material may be used. Do not.

도 7은 실시 예에 따른 발광소자를 포함하는 조명장치를 나타낸 사시도이며, 도 8은 도 7의 조명장치에 대한 A-A 단면을 나타낸 단면도이다.FIG. 7 is a perspective view showing a lighting device including a light emitting device according to an embodiment, and FIG. 8 is a cross-sectional view showing an A-A cross section of the lighting device of FIG.

이하에서는, 실시 예에 따른 조명장치(400)의 형상을 보다 상세히 설명하기 위해, 조명장치(400)의 길이방향(Z)과, 길이방향(Z)과 수직인 수평방향(Y), 그리고 길이방향(Z) 및 수평방향(Y)과 수직인 높이방향(X)으로 설명하기로 한다.In order to describe the shape of the illumination device 400 according to the embodiment in detail, the longitudinal direction Z of the illumination device 400, the horizontal direction Y perpendicular to the longitudinal direction Z, The direction Z and the horizontal direction Y and the vertical direction X perpendicular to the horizontal direction Y will be described.

즉, 도 8은 도 7의 조명장치(400)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.8 is a cross-sectional view of the lighting apparatus 400 of FIG. 7 cut in the longitudinal direction Z and the height direction X and viewed in the horizontal direction Y. FIG.

도 7 및 도 8을 참조하면, 조명장치(400)는 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.7 and 8, the lighting apparatus 400 may include a body 410, a cover 430 coupled to the body 410, and a finishing cap 450 positioned at both ends of the body 410 have.

몸체(410)의 하부면에는 발광소자 모듈(440)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생된 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다. The light emitting device module 440 is coupled to a lower surface of the body 410. The body 410 is electrically conductive so that heat generated from the light emitting device package 444 can be emitted to the outside through the upper surface of the body 410. [ And a metal material having an excellent heat dissipation effect.

발광소자 패키지(444)는 각각의 리드 프레임(미도시)에 러프니스(미도시)가 형성되어 본딩의 신뢰성 및 발광 효율이 향상될 수 있고, 슬림하고 소형인 디스플레이장치를 설계하는데 유리하다.The light emitting device package 444 may have a roughness (not shown) formed in each lead frame (not shown) to improve bonding reliability and luminous efficiency, and is advantageous for designing a thin and small display device.

발광소자 패키지(444)는 PCB(442) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(442)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.The light emitting device package 444 may be mounted on the PCB 442 in a multi-color, multi-row manner to form an array. The light emitting device package 444 may be mounted at equal intervals or may be mounted with various distances as required. As the PCB 442, MPPCB (Metal Core PCB) or FR4 material PCB can be used.

커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The cover 430 may be formed in a circular shape so as to surround the lower surface of the body 410, but is not limited thereto.

커버(430)는 내부의 발광소자 모듈(440)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The cover 430 protects the internal light emitting device module 440 from foreign substances or the like. The cover 430 may include diffusion particles to prevent glare of the light generated in the light emitting device package 444 and uniformly emit light to the outside and may include at least one of an inner surface and an outer surface of the cover 430 A prism pattern or the like may be formed on one side. Further, the phosphor may be coated on at least one of the inner surface and the outer surface of the cover 430.

한편, 발광소자 패키지(444)에서 발생한 광은 커버(430)를 통해 외부로 방출되므로 커버(430)는 광 투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(430)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.Since the light generated in the light emitting device package 444 is emitted to the outside through the cover 430, the cover 430 should have a high light transmittance and sufficient heat resistance to withstand the heat generated in the light emitting device package 444 The cover 430 is preferably made of a material including polyethylene terephthalate (PET), polycarbonate (PC), or polymethyl methacrylate (PMMA) .

마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(450)에는 전원핀(452)이 형성되어 있어, 실시예에 따른 조명장치(400)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.The finishing cap 450 is located at both ends of the body 410 and can be used for sealing the power supply unit (not shown). In addition, the fin 450 is formed on the finishing cap 450, so that the lighting device 400 according to the embodiment can be used immediately without a separate device on the terminal from which the conventional fluorescent lamp is removed.

도 9는 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제1 실시 예를 나타낸 분해 사시도이다.9 is an exploded perspective view showing a first embodiment of a liquid crystal display device including a light emitting device according to an embodiment.

도 9는 에지-라이트 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.9, the liquid crystal display 500 may include a liquid crystal display panel 510 and a backlight unit 570 for providing light to the liquid crystal display panel 510 in an edge-light manner.

액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.The liquid crystal display panel 510 can display an image using the light provided from the backlight unit 570. The liquid crystal display panel 510 may include a color filter substrate 512 and a thin film transistor substrate 514 facing each other with a liquid crystal therebetween.

컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The color filter substrate 512 can realize the color of an image to be displayed through the liquid crystal display panel 510.

박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로 기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 514 is electrically connected to a printed circuit board 518 on which a plurality of circuit components are mounted via a driving film 517. The thin film transistor substrate 514 may apply a driving voltage provided from the printed circuit board 518 to the liquid crystal in response to a driving signal provided from the printed circuit board 518. [

박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 514 may include a thin film transistor and a pixel electrode formed as a thin film on another substrate of a transparent material such as glass or plastic.

백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 566, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.The backlight unit 570 includes a light emitting device module 520 that outputs light, a light guide plate 530 that changes the light provided from the light emitting device module 520 into a surface light source and provides the light to the liquid crystal display panel 510, A plurality of films 550, 566, and 564 that uniformly distribute the luminance of light provided from the light guide plate 530 and improve vertical incidence, and a reflective sheet (not shown) that reflects light emitted to the rear of the light guide plate 530 to the light guide plate 530 540).

발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 어레이를 이룰 수 있도록 PCB 기판(522)을 포함하는 발광소자 어레이를 포함할 수 있다.The light emitting device module 520 may include a light emitting device array including a plurality of light emitting device packages 524 and a plurality of light emitting device packages 524 mounted on the PCB substrate 522 to form an array.

한편, 백라이트 유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.The backlight unit 570 includes a diffusion film 566 for diffusing light incident from the light guide plate 530 toward the liquid crystal display panel 510 and a prism film 550 for enhancing vertical incidence by condensing the diffused light And may include a protective film 564 for protecting the prism film 550. [

도 10은 실시 예에 따른 발광소자를 포함하는 액정표시장치에 대한 제2 실시 예를 나타낸 분해 사시도이다. 10 is an exploded perspective view showing a second embodiment of a liquid crystal display device including a light emitting device according to an embodiment.

다만, 도 10은 도 9에서 나타내고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.Note that, in FIG. 10, the parts shown and described in FIG. 9 are not repeatedly described in detail.

도 10은 직하 방식으로, 액정표시장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.10, the liquid crystal display 600 may include a liquid crystal display panel 610 and a backlight unit 670 for providing light to the liquid crystal display panel 610 in a direct manner.

액정표시패널(610)은 도 9에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 610 is the same as that described with reference to FIG. 9, detailed description is omitted.

백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.The backlight unit 670 includes a plurality of light emitting element modules 623, a reflective sheet 624, a lower chassis 630 in which the light emitting element module 623 and the reflective sheet 624 are accommodated, And a plurality of optical films 660 disposed on the diffuser plate 640.

발광소자 모듈(623) 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 어레이를 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.The light emitting device module 623 may include a PCB substrate 621 for mounting a plurality of light emitting device packages 622 and a plurality of light emitting device packages 622 to form an array.

특히, 발광소자 패키지(622)는 각각의 리드 프레임(140, 142)에 광원부(130)와 와이어(150)에 의해 와이어 본딩되는 영역에 러프니스(Roughness)(170)가 형성되어 본딩의 신뢰성을 향상시키고, 슬림하고 소형이며 보다 신뢰성 있는 백라이트 유닛(670)의 구현이 가능해진다.Particularly, the light emitting device package 622 has a roughness 170 formed in a region where the lead frames 140 and 142 are wire-bonded by the light source 130 and the wire 150, And a slim, compact, and more reliable backlight unit 670 can be realized.

반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The reflective sheet 624 reflects light generated from the light emitting device package 622 in a direction in which the liquid crystal display panel 610 is positioned, thereby improving light utilization efficiency.

한편, 발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성된다.The light emitted from the light emitting element module 623 is incident on the diffusion plate 640 and the optical film 660 is disposed on the diffusion plate 640. The optical film 660 is composed of a diffusion film 666, a prism film 650, and a protective film 664.

여기서, 조명장치(400) 및 액정표시장치(500, 600)는 조명시스템에 포함될 수 있으며, 이 외에도 발광소자 패키지를 포함하며 조명을 목적으로 하는 장치 등도 조명시스템에 포함될 수 있다.Here, the illumination device 400 and the liquid crystal display devices 500 and 600 may be included in the illumination system, and the illumination device may include the light emitting device package and the illumination device.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It will be appreciated that various modifications and applications are possible without departing from the scope of the present invention. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광소자 110: 지지부재
120: 제1 발광구조물 130: 제2 발광구조물
BD1 ~ BD4: 제1 내지 제4 발광셀 300: 발광소자 패키지
100: light emitting element 110: support member
120: first light emitting structure 130: second light emitting structure
BD1 to BD4: First to fourth light emitting cells 300: Light emitting device package

Claims (10)

제1 반도체층, 제2 반도체층 및 상기 제1, 2 반도체층 사이에 제1 활성층을 포함하는 제1 발광구조물 및 상기 제1 발광구조물 상에 제3 반도체층, 제4 반도체층 및 상기 제3, 4 반도체층 사이에 제2 활성층을 포함하는 제2 발광구조물을 포함하고, 서로 이격되게 구획된 복수의 발광셀;
상기 복수의 발광셀 각각의 상기 제2, 3 반도체층에 전기적으로 연결된 제1 전극; 및
상기 복수의 발광셀 각각의 상기 제1, 4 반도체층에 전기적으로 연결된 제2 전극;을 포함하고,
상기 복수의 발광셀 중 제1 발광셀의 상기 제2 전극은,
상기 제1 발광셀에 인접한 제2 발광셀의 상기 제1 전극과 전기적으로 연결되고,
상기 제1, 2 발광셀 중 적어도 하나의 일측면에 배치된 절연층; 및
상기 절연층 상에 배치되며, 상기 제1 발광셀의 제2 전극 및 상기 제2 발광셀의 제1 전극에 전기적으로 접촉된 연결전극;을 포함하는 발광소자.
A first semiconductor layer, a second semiconductor layer, and a first active layer between the first and second semiconductor layers; and a third semiconductor layer, a fourth semiconductor layer, and a third active layer on the first light- A plurality of light emitting cells including a second light emitting structure including a second active layer between the four semiconductor layers, the plurality of light emitting cells being partitioned from each other ;
A first electrode electrically connected to the second and third semiconductor layers of each of the plurality of light emitting cells; And
And a second electrode electrically connected to the first and fourth semiconductor layers of each of the plurality of light emitting cells,
The second electrode of the first light emitting cell among the plurality of light emitting cells,
A second electrode of the first light emitting cell is electrically connected to the first electrode of the second light emitting cell adjacent to the first light emitting cell,
An insulating layer disposed on one side of at least one of the first and second light emitting cells; And
And a connection electrode disposed on the insulating layer and electrically connected to the second electrode of the first light emitting cell and the first electrode of the second light emitting cell.
제 1 항에 있어서,
상기 제1, 3 반도체층은,
제1 도펀트로 도핑되며,
상기 제2, 4 반도체층은,
상기 제1 도펀트와 다른 제2 도펀트로 도핑된 발광소자.
The method according to claim 1,
The first and third semiconductor layers may be formed of a single-
Doped with a first dopant,
Wherein the second and fourth semiconductor layers comprise
And a second dopant different from the first dopant.
삭제delete 삭제delete 제 1 항에 있어서,
상기 발광구조물을 지지하는 지지부재;를 포함하고,
상기 절연층은,
상기 제1, 2 발광셀 사이의 상기 지지부재 상에 배치된 발광소자.
The method according to claim 1,
And a support member for supporting the light emitting structure,
Wherein the insulating layer
And a light emitting element disposed on the support member between the first and second light emitting cells.
제 1 항에 있어서, 상기 제1 발광셀의 폭은,
상기 제2 발광셀의 폭 대비 1배 내지 2배인 발광소자.
The light emitting device of claim 1,
And the width of the second light emitting cell is 1 to 2 times the width of the second light emitting cell.
제 1 항에 있어서, 상기 복수의 발광셀은,
서로 직렬 연결되고,
상기 복수의 발광셀 중 첫번째 발광셀의 상기 제1 전극 및 마지막번째 발광셀의 상기 제2 전극 중 적어도 하나에 배치된 패드전극;을 포함하는 발광소자.
The light emitting device according to claim 1,
Connected in series with each other,
And a pad electrode disposed on at least one of the first electrode of the first light emitting cell and the second electrode of the last light emitting cell among the plurality of light emitting cells.
삭제delete 삭제delete 삭제delete
KR1020110123139A 2011-09-07 2011-11-23 Light emitting device KR101903776B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110123139A KR101903776B1 (en) 2011-11-23 2011-11-23 Light emitting device
US13/434,397 US9070613B2 (en) 2011-09-07 2012-03-29 Light emitting device
TW101111355A TWI543393B (en) 2011-09-07 2012-03-30 Light emitting device
EP12162487.8A EP2568503B1 (en) 2011-09-07 2012-03-30 Light emitting device comprising two stacked LEDs
CN201210125520.6A CN102983129B (en) 2011-09-07 2012-04-25 Luminescent device
JP2012103969A JP6000625B2 (en) 2011-09-07 2012-04-27 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110123139A KR101903776B1 (en) 2011-11-23 2011-11-23 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130057303A KR20130057303A (en) 2013-05-31
KR101903776B1 true KR101903776B1 (en) 2018-10-05

Family

ID=48665069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110123139A KR101903776B1 (en) 2011-09-07 2011-11-23 Light emitting device

Country Status (1)

Country Link
KR (1) KR101903776B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102343087B1 (en) * 2017-04-28 2021-12-24 엘지이노텍 주식회사 Semiconductor device package
KR102122847B1 (en) * 2019-02-11 2020-06-15 서울바이오시스 주식회사 Light emitting diode array on wafer level

Also Published As

Publication number Publication date
KR20130057303A (en) 2013-05-31

Similar Documents

Publication Publication Date Title
KR101925915B1 (en) Light emitting device
KR101872735B1 (en) Light emitting device package
KR101762787B1 (en) Light emitting device, Light emitting device package and light system
JP2011228696A (en) Light emitting element and light emitting element package
JP2012227529A (en) Light emitting element array
KR20130024089A (en) Light emitting device
JP6026138B2 (en) Light emitting device package and lighting system
KR101797970B1 (en) Support element for semiconductor
KR101978632B1 (en) Light emitting device
KR101814690B1 (en) Light emittitng device
KR20130105772A (en) Light emitting device
KR101903776B1 (en) Light emitting device
KR101877384B1 (en) Light emitting device
KR101895925B1 (en) Light emitting device
KR101818753B1 (en) Light emitting device
KR20120088985A (en) Light Emitting device
KR20130040009A (en) Light emitting device package
KR20120045536A (en) Light emitting device and fabrication method thereof
KR101901589B1 (en) Light emitting device
KR20130062769A (en) Light emitting device
KR20120099318A (en) Light emitting device and fabrication method thereof
KR101946268B1 (en) Light emitting device package
KR102008304B1 (en) Light emitting device
KR20130066990A (en) Light emitting device
KR20130048040A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right