KR101894782B1 - 저잡음 저-드롭아웃 레귤레이터 - Google Patents

저잡음 저-드롭아웃 레귤레이터 Download PDF

Info

Publication number
KR101894782B1
KR101894782B1 KR1020167015766A KR20167015766A KR101894782B1 KR 101894782 B1 KR101894782 B1 KR 101894782B1 KR 1020167015766 A KR1020167015766 A KR 1020167015766A KR 20167015766 A KR20167015766 A KR 20167015766A KR 101894782 B1 KR101894782 B1 KR 101894782B1
Authority
KR
South Korea
Prior art keywords
amplifier
voltage
boost
output
signal
Prior art date
Application number
KR1020167015766A
Other languages
English (en)
Other versions
KR20160106568A (ko
Inventor
프란츠 쿠트너
Original Assignee
인텔 도이칠란드 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 도이칠란드 게엠베하 filed Critical 인텔 도이칠란드 게엠베하
Publication of KR20160106568A publication Critical patent/KR20160106568A/ko
Application granted granted Critical
Publication of KR101894782B1 publication Critical patent/KR101894782B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

디바이스들 및 기법들의 대표적 구현예들은 넓은 주파수 범위에 걸쳐 높은 레귤레이션 속도 및 낮은 잡음을 가지는 레귤레이터를 제공한다. 패스 스루 디바이스는 에러 증폭기에 의해 출력되는 제어 신호에 기초하여 레귤레이트된 전압을 출력한다. 제어 신호는 레귤레이트된 부스트 신호를 통해 부스팅된다.

Description

저잡음 저-드롭아웃 레귤레이터{LOW NOISE LOW-DROPOUT REGULATOR}
관련 출원에 대한 교차-참조
이 출원은, 2014년 1월 14일에 "LOW NOISE LOW-DROPOUT REGULATOR"라는 명칭으로 출원되었으며 그 전체 개시내용이 참조로 본원에 포함되는, 미국 출원 제14/155,291호에 대한 우선권을 주장한다.
다양한 전자 디바이스들은 더 낮은 전압(예를 들어, 3.0볼트, 1.5볼트 등)에서 이러한 디바이스들 내의 시스템들 중 일부를 동작시킴으로써 감소한 전력 소모를 가질 수 있다. 이러한 디바이스들 내의 파워 서플라이 관리 모듈은 입력 전압을, 상이한 출력 전압들 및 요건들을 가지는 몇몇 서플라이 도메인들로 전환할 수 있다. 예를 들어, 다양한 디지털 또는 아날로그 컴포넌트들 또는 모듈들은 상이한 서플라이 전압 사양들을 가질 수 있고, 각각은 상이한 서플라이 전압에서 동작한다. 이러한 디바이스들 또는 시스템들은 종종 몇몇 상이한 파워 서플라이 도메인들을 가질 수 있다.
입력 전압과 출력 전압 사이의 전력 변환은 저-드롭아웃 레귤레이터(LDO)(low-dropout regulator)들을 이용하여 수행될 수 있다. LDO들은 일반적으로 낮은 전압들에서 효율적이며, 작은 차이를 가지는 입력-출력 전압들을 사용하여 레귤레이트된 출력을 제공할 수 있다. LDO로부터의 레귤레이트된 출력은 레귤레이터의 출력으로부터의 피드백 신호를 기준 전압에 비교하는 것에 공통적으로 기초한다.
많은 응용예들에 대해, LDO에 의해 생성되는 열 잡음은 작아야 하는 반면, 레귤레이션 속도는 LDO가 빠른 로드 점프(load jump)들을 따라가게 할 만큼 높아야 한다. 일부 경우들에서, 다중-스테이지 증폭기를 사용하는 것은 레귤레이터의 이득을 개선시킨다. 그러나, 사용가능한 대역폭이, 특히 더 높은 주파수들에 대해, 더 낮은 잡음으로 종종 제한되며, 따라서, 로드 점프들에 대한 레귤레이터의 성능을 제한한다. 더 높은 주파수들에 대해, 단일-스테이지 증폭기는 감소한 잡음을 가질 수 있지만, 단일-스테이지 증폭기의 제한된 이득은 정적 에러들을 초래할 수 있다.
상세한 설명이 첨부 도면들에 관해 설명된다. 도면들에서, 참조 번호의 가장 좌측 번호(들)는 그 참조 번호가 처음 나타나는 도면을 식별한다. 상이한 도면들에서의 동일한 참조 번호들의 사용은 유사한 또는 동일한 항목들을 나타낸다.
도 1은, 본 개시내용에 따른 기법들이 구현될 수 있는, 저-드롭아웃 레귤레이터(LDO)와 같은 예시적인 레귤레이터의 개략도이다.
도 2는, 구현예에 따라, 패스 스루 디바이스(pass through device)의 게이트 전압을 부스팅(boost)하도록 구성되는 플라잉 커패시턴스(flying capacitance)를 포함하는, 도 1의 예시적인 레귤레이터의 개략도이다.
도 3은, 구현예에 따라, 예시적인 에러 증폭기 구성을 도시하는, 도 2의 예시적인 레귤레이터의 개략도이다.
도 4는, 구현예에 따라, 부스터 컴포넌트를 포함하는, 도 3의 예시적인 레귤레이터의 개략도이다.
도 5는, 구현예에 따라, 예시적인 부스터 증폭기 구성을 도시하는, 도 4의 예시적인 레귤레이터의 개략도이다.
도 6은, 구현예에 따라, 패스 스루 디바이스의 게이트 전압을 부스팅하는 것을 포함하는, 레귤레이터를 제어하는 예시적인 프로세스를 예시하는 흐름도이다.
개요
디바이스들 및 기법들의 대표적인 구현예들은, 넓은 주파수 범위에 걸쳐 높은 레귤레이션 속도 및 저잡음을 가지는 레귤레이터를 제공한다. 다양한 구현예들에서, 레귤레이터의 패스 스루 디바이스는 에러 증폭기에 의해 출력되는 제어 신호에 기초하여 레귤레이트된 전압을 출력한다. 예시적인 구현예에서, 제어 신호는 레귤레이트된 부스트 신호를 통해 크기가 부스팅된다. 다양한 구현예들에서, 그 결과는 높은 주파수들에서를 포함하여, 저잡음, 및 높은 이득 및 레귤레이션 속도를 가지는 레귤레이터이다.
일 예시적인 구현예에서, 예를 들어, 트랜지스터와 같은 패스 스루 디바이스는, 입력 전압을 수신하고, 패스 스루 디바이스의 게이트에서의 제어 신호에 기초하여 레귤레이트된 전압을 출력하도록 구성된다. 에러 증폭기는 하나의 입력에서 기준 전압을 그리고 또다른 입력에서 피드백 전압을 수신하고, 기준 전압과 피드백 전압 사이의 차이에 기초하여 제어 신호를 출력하도록 구성된다. 예를 들어, 에러 증폭기는 단일-스테이지 동작 증폭기를 포함한다.
예시적인 구현예에서, 예를 들어, 플라잉 커패시턴스와 같은 커패시턴스가 에러 증폭기의 출력에 커플링된다. 구현예에서, 커패시턴스는 신호 소스로부터 부스트 신호를 수신하고, 부스트 신호에 기초하여 제어 신호의 크기를 증가시키도록 구성된다. 일 예에서, 신호 소스는 부스트 신호의 크기를 레귤레이트하도록 구성되는, 예를 들어, 동작 증폭기와 같은 부스트 증폭기를 포함한다. 예를 들어, 부스트 신호는 에러 증폭기의 차동 출력 전압이 제로로 설정되는 방식으로 레귤레이트될 수 있다. 예를 들어, 부스트 증폭기는 에러 증폭기로부터의 밸런싱된 출력인 그것의 차동 입력들에서의 차동 신호를 수신한다.
기법들 및 디바이스들을 포함하는 다양한 구현예들이 도면들에 관해 논의된다. 논의되는 기법들 및 디바이스들은, 다양한 레귤레이터 설계들, 회로들, 및 디바이스들 중 임의의 것에 적용될 수 있고, 개시내용의 범위 내에 유지된다.
개시되는 기법들 및 디바이스들의 장점들은 변경되며, (다수의 구현예들에 따라) 다음을 포함한다: 1) 에러 증폭기가 밸런싱될 때 에러 증폭기의 시스템 오프셋(systematic offset)은 제로일 수 있다; 2) 레귤레이터의 저주파수 루프 이득은 차동 스테이지(에러 증폭기)의 이득 곱하기 제2 증폭기(부스트 증폭기)의 이득과 같다; 3) 부스트 증폭기가 레귤레이터의 잡음에 기여하지 않기 때문에, 고주파수들에서의 잡음은 에러 증폭기의 열 잡음에 의해 결정된다; 4) 메인 루프가 단일-스테이지 증폭기(에러 증폭기)를 포함할 때, (더 높은 주파수들을 포함하는) 모든 주파수들에 대해 레귤레이터의 안정성 문제는 작거나 존재하지 않을 수 있다. 개시되는 기법들의 다른 장점들은, 논의되는 기법들 및/또는 디바이스들에 기초하여, 개시내용에서 명백할 수 있다.
제1 양상에 따른 일 예시적인 구현예는: 입력 전압을 수신하고 패스 스루 디바이스의 게이트에서의 제어 신호에 기초하여 레귤레이트된 전압을 출력하도록 구성되는 패스 스루 디바이스; 기준 전압과 피드백 전압 사이의 차이에 기초하여 제어 신호를 출력하도록 구성되는 에러 증폭기; 부스트 신호를 수신하고 부스트 신호에 기초하여 제어 신호의 크기를 증가시키도록 구성되는 커패시턴스; 및 부스트 신호의 크기를 레귤레이트하도록 구성되는 부스트 신호 소스를 포함하는, 장치를 제공한다.
제1 양상에 따른 장치는 단일-스테이지 동작 증폭기를 포함하는 에러 증폭기를 제공한다.
제1 양상에 따른 장치는 레귤레이트된 전압의 적어도 일부에 기초하는 피드백 전압을 제공한다.
제1 양상에 따른 장치는 에러 증폭기에서 출력되는 밸런싱된 차동 신호를 수신하도록 구성되는 부스트 신호 소스를 제공하고, 밸런싱된 차동 신호는 실질적으로 동일한 크기들을 가지는 반전된 신호들의 쌍을 포함한다.
제1 양상에 따른 장치는 동작 증폭기를 포함하는 부스트 신호 소스를 제공하고, 동작 증폭기에 대한 차동 입력들은 에러 증폭기의 차동 출력들을 포함한다.
제1 양상에 따른 장치는, 에러 증폭기의 차동 출력들이 밸런싱된 회로의 적어도 일부를 포함하는 것을 제공한다.
제2 양상에 따른 일 구현예는, 기준 전압에 커플링되는 제1 입력 및 피드백 전압에 커플링되는 제2 입력을 가지는 에러 증폭기 ― 전압 레귤레이터의 출력은 에러 증폭기로부터 출력되는 제어 신호에 기초함 ― ; 에러 증폭기의 출력에 커플링되고 부스트 신호의 수신에 기초하여 제어 신호의 크기를 증가시키도록 구성되는 커패시턴스; 및 에러 증폭기의 제1 출력에 커플링되는 제1 입력 및 에러 증폭기의 제2 출력에 커플링되는 제2 입력을 가지는 부스트 증폭기 ― 부스트 증폭기의 출력은 부스트 신호를 포함함 ―를 포함하는, 저 드롭아웃 전압 레귤레이터를 제공한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 입력 전압을 수신하고, 제어 신호에 기초하여 레귤레이트된 전압을 출력하도록 구성되는 트랜지스터 디바이스를 더 포함한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 N-채널 패스 스루 디바이스를 가지는 트랜지스터 디바이스를 제공한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 에러 증폭기의 제2 입력에 커플링되며, 전압 레귤레이터의 출력에 기초하여 피드백 전압을 제공하도록 구성되는 전압 레귤레이션 루프를 더 포함한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 피드백 전압을 출력하도록 구성되는 전압 분배기를 더 포함한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는, 저 드롭아웃 전압 레귤레이터의 저주파수 루프 이득이 에러 증폭기의 이득 곱하기 부스트 증폭기의 이득을 포함하는 것을 포함한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 에러 증폭기가 단일-스테이지 동작 증폭기를 포함하는 것을 제공한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 에러 증폭기의 제1 출력에서의 제1 출력 신호가 에러 증폭기의 제2 출력에서의 제2 출력 신호와 실질적으로 크기가 같고 극성이 반대인 것을 제공한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 부스트 신호를 레귤레이트하도록 구성되는 동작 증폭기를 포함하는 부스트 증폭기를 제공한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 저 드롭아웃 전압 레귤레이터의 고주파수 열 잡음에 기여하지 않는 부스트 증폭기를 제공한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 에러 증폭기 및 부스트 증폭기 중 적어도 하나가 CMOS(complementary metal-oxide-semiconductor) 트랜지스터 쌍들의 대칭적 세트로 구성되는 것을 제공한다.
제2 양상에 따른 저 드롭아웃 전압 레귤레이터는 에러 증폭기 및 부스트 증폭기가 전기적으로 등가인 디바이스들을 포함하는 것을 제공한다.
제3 양상에 따른 일 예시적인 구현예는, 패스 스루 디바이스에 인가되는 제어 신호에 기초하여 패스 스루 디바이스를 통해 신호를 통과시키는 것; 전압 레귤레이터의 출력의 적어도 일부를 기준 신호와 비교하도록 구성되는 에러 증폭기에서 제어 신호를 생성하는 것; 제어 신호에 인가되는 부스팅 전압에 의해 제어 신호의 크기를 증분시키는 것; 및 에러 증폭기의 차동 출력 전압이 제로로 설정되도록 부스팅 전압을 레귤레이팅하는 것을 포함하는, 전압 레귤레이터를 제어하는 방법을 제공한다.
제3 양상에 따른 방법은 부스팅 전압에 의해 커패시턴스를 충전시키는 것 및 커패시턴스를 통해 제어 신호에 부스팅 전압을 인가하는 것을 더 포함한다.
제3 양상에 따른 방법은 제어 신호의 크기를 패스 스루 디바이스에 대한 입력 신호의 크기보다 크게 부스팅하는 것을 더 포함한다.
제3 양상에 따른 방법은 제어 신호의 크기를, 전압 레귤레이터의 출력 더하기 패스 스루 디바이스의 게이트-대-소스 전압의 크기 이상의 값으로 부스팅하는 것을 더 포함한다.
제3 양상에 따른 방법은 동작 증폭기에서 부스팅 전압을 생성하는 것을 더 포함하고, 동작 증폭기의 차동 입력들은 각자 에러 증폭기의 차동 출력들에 커플링된다.
제3 양상에 따른 방법은 밸런싱된 신호를 출력하도록 설정되는 에러 증폭기의 차동 출력들을 제공한다.
제4 양상에 따른 일 예시적인 구현예는, 입력 전압을 수신하고 트랜지스터 디바이스의 게이트에 인가되는 제어 신호에 기초하여 레귤레이트된 전압을 출력하도록 구성되는 n-채널 패스 스루 트랜지스터 디바이스; 기준 전압에 커플링되는 제1 입력 및 피드백 전압에 커플링되는 제2 입력을 가지는 에러 증폭기 ― 에러 증폭기는 기준 전압과 피드백 전압 사이의 차이에 기초하여 제어 신호를 출력하도록 구성됨 ― ; 에러 증폭기의 출력에 커플링되고, 부스트 신호를 통해 제어 신호의 크기를 증가시키도록 구성되는 플라잉 커패시턴스; 및 에러 증폭기의 제1 출력에 커플링되는 제1 입력 및 에러 증폭기의 제2 출력에 커플링되는 제2 입력을 가지는 부스트 증폭기 ― 부스트 증폭기는 제로로 설정되는 에러 증폭기의 차동 출력 전압에 기초하여 부스트 신호를 레귤레이트하도록 구성됨 ― 를 포함하는, 저 드롭아웃 전압 레귤레이터를 제공한다.
예시적인 구현예들은 복수의 예들을 사용하여 하기에 더 상세하게 설명된다. 다양한 구현예들 및 예시들이 여기서 그리고 하기에 논의되지만, 개별 구현예들 및 예시들의 특징들 및 엘리먼트들을 조합함으로써 추가적인 구현예들 및 예시들이 가능할 수 있다.
대표적 레귤레이터
도 1은 본 개시내용에 따른 기법들이 구현될 수 있는 대표적 저-드롭아웃 레귤레이터(LDO)(low-dropout regulator)(100)를 예시한다. 개시내용 및 도면들이 저-드롭아웃 레귤레이터(LDO)의 견지에서 논의되지만, 이는 제한으로서 의도되지 않으며, 논의의 용이성을 위한 것이다. 본원에 개시되는 기법들 및 디바이스들은 다양한 회로들 및 설계들의 다양한 타입들의 전압 레귤레이터 및 전류 레귤레이터에 적용가능하다. 따라서, 포괄적 용어 "레귤레이터"가 하기에 사용될 것이다.
도 1의 예시에 도시된 바와 같이, 예시적인 레귤레이터(100)는 입력 전압(VIN)에 의해 전원공급되고(powered), 출력 전압(VOUT)을 생성한다. 출력 전압(VOUT)은 기준 전압(VREF)과 피드백 전압(VFB) 사이의 차이에 기초하여 레귤레이트된다. 에러 증폭기(102)는 차동 입력들에서 VREF 및 VFB을 수신하고, 입력들 사이의 차이에 기초하여 전압 포텐셜(voltage potential)(VGATE)을 출력한다. 에러 증폭기(102)는 동작 증폭기(op amp) 등을 포함할 수 있다. 대안적인 구현예에서, 에러 증폭기(102)는 동작 트랜스컨덕턴스 증폭기(OTA)(operational transconductance amplifier) 등을 포함할 수 있다.
전압(VGATE)은 패스 스루 디바이스(104)를 동작시키도록 구성된다. 예를 들어, 전압(VGATE)은 전류가 입력(VIN)으로부터 출력(VOUT)으로 통과하게 하도록 구성된다. 구현예에서, 레귤레이트된 전압(VOUT)은, 도 1에 도시된 바와 같이, 예를 들어, 다수의 저항기들(예를 들어, R1 및 R2)을 포함하는 전압 분배기를 통해 출력된다. 피드백 루프는 레귤레이트된 출력 전압(VOUT)(예를 들어, 출력 전압의 일부(portion), 부분(fraction), 또는 배수)을 피드백 신호(VFB)로서 에러 증폭기(102)의 입력들 중 하나에 송신한다. 따라서, 전압 레귤레이션 루프는 에러 증폭기(102), 패스 스루 디바이스(104), 전압 분배기의 하나 이상의 저항기들(예를 들어, R1 및/또는 R2), 및 전압 분배기(레귤레이터 출력)로부터 역으로 에러 증폭기(102)(예를 들어, 피드백 전압(VFB))로의 피드백 경로를 포함한다.
다양한 구현예들에서, 패스 스루 디바이스(104)는 트랜지스터(예를 들어, 전계 효과 트랜지스터(FET)들, 접합 전계 효과 트랜지스터(JFET)들, 금속-산화물 반도체 FET 트랜지스터(MOSFET)들, 바이폴라 접합 트랜지스터(BJT)들 등) 등으로 구성될 수 있다. 일 구현예에서, 패스 스루 디바이스(104)는 N-채널 트랜지스터 디바이스를 포함한다. 구현예에서, N-채널 트랜지스터 디바이스는 디바이스의 바람직한 루프 안정성 특징들로 인해 사용될 수 있다.
예시적인 구현예에서, 도 1에 도시된 바와 같이, 패스 스루 디바이스(104)는 낮은 출력 임피던스 및 대략 1의 이득을 가지는 소스-팔로워 디바이스를 포함한다. 예시적인 구현예에서, 임피던스 및 이득 특징들은 이들이 패스 스루 디바이스(104)가 레귤레이트된 신호에 대해 실질적으로 투명하도록 하기 때문에 바람직할 수 있다. 대안적인 구현예들에서, 다른 타입들 및 구성들의 트랜지스터들이 패스 스루 디바이스(104)에 대해 사용될 수 있다. 예시적인 구현예에서, 패스 스루 디바이스(104)는 입력 전압(VIN)을 수신하고, 패스 스루 디바이스(104)의 게이트에서의 제어 신호(VGATE)에 기초하여 레귤레이트된 전압(VOUT)을 출력하도록 구성된다.
일부 예시적인 구현예들에서, N-채널 트랜지스터가 패스 스루 디바이스(104)로서 사용될 때, 게이트 전압(VGATE)은 전압 레귤레이터(100)의 레귤레이트된 출력 전압(VOUT) 더하기 패스 스루 디바이스(104)의 게이트-대-소스 전압(VGS)의 크기 이상의 값으로 설정된다. 추가로 또는 대안적으로, 게이트 전압(VGATE)은 패스 스루 디바이스(104)에 대한 입력 신호(VIN)의 크기 초과의 값으로 설정될 수 있다. 이러한 예시적인 구현예들에서, 게이트 전압(VGATE)이 표시된 레벨들 중 하나 또는 둘 모두에 있거나 또는 그 초과인 것이 바람직할 수 있는데, 왜냐하면, 게이트 전압(VGATE)이 패스 스루 디바이스(104)의 적절한 동작을 위한 제어 신호로서 사용되기 때문이다. 다양한 구현예들에서, 게이트 전압(즉, 제어 신호)(VGATE)은, 하기에서 추가로 논의되는 바와 같이, 바람직한 전압 레벨들을 만족시키도록 부스팅될 수 있다.
예시적인 구현예들
구현예에 따르면, 도 2는 도 1의, 그리고 패스 스루 디바이스(104)의 제어 신호(VGATE)를 부스팅하도록 구성되는 플라잉 커패시턴스(C1)를 포함하는, 예시적인 레귤레이터(100)의 개략도이다. 예를 들어, 구현예에서, 커패시턴스(C1)는 부스트 신호(VBOOST)를 수신하고, 부스트 신호(VBOOST)에 기초하여 제어 신호(VGATE)의 크기를 증가시키도록 구성된다. 구현예에서, 커패시턴스(C1)는 제어 신호(VGATE)를 패스 스루 디바이스(104)에 대한 입력 신호(VIN)의 크기 이상의 값으로 그리고/또는 전압 레귤레이터(100)의 출력(VOUT) 더하기 패스 스루 디바이스(104)의 게이트-대-소스 전압(VGS)의 크기 이상의 값으로 부스팅하도록 구성된다. 대안적인 구현예들에서, 커패시턴스(C1)는 제어 신호(VGATE)를 다른 바람직한 값들로 부스팅하도록 구성된다.
구현예에서, 도 2에 도시된 바와 같이, 커패시턴스(C1)는, 커패시턴스(C1)가 VBOOST 단자들(예를 들어, VBOOST 및 접지)로 스위칭될 때 부스트 전압(VBOOST)을 수신하고 부스트 전압(VBOOST)으로 충전된다. C1이 VBOOST 단자들로부터 떨어져 스위칭되고, (도 2에 예시된 바와 같이) 커패시턴스(C2)와 병렬로 스위칭될 때, C1 상의 전압은 C2 상의 전압과 결합되어(이는 에러 증폭기(102)의 출력 전압(VGATE)으로 충전됨), 이에 의해, 제어 신호(VGATE)의 크기를 증가시킨다. 따라서, 부스팅된 제어 신호(VGATE)가 패스 스루 디바이스(104)의 게이트에서 동작하여, 바람직한 전류가 VIN으로부터 레귤레이트된 출력(VOUT)으로 가게 한다.
다양한 구현예들에서, 부스트 전압(또는 부스트 신호)(VBOOST)는 로컬 또는 원격 전압원 등과 같은 부스트 신호 소스에 의해 공급된다. 예를 들어, 부스트 신호 소스는, 바람직한 응용예에 기초하여, 정전압원을 포함할 수 있거나, 또는 가변 소스를 포함할 수 있다. 추가로, 도 2에 도시되고 위에서 논의된 바와 같이, 커패시턴스(C1)에 대한 스위칭 제어는, 커패시턴스(C1)과 연관되는 하나 이상의 스위치들을 스위칭하도록 구성되는, 프로세서, 제어기, 논리 회로, 타이밍 디바이스, 센서 디바이스 등과 같은 로컬 또는 원격 제어 소스에 의해 제공될 수 있다.
구현예에 따르면, 도 3은, 예시적인 에러 증폭기(102) 구성의 상세항목을 도시하는, 도 2의 예시적인 레귤레이터(100)의 개략도이다. 일 구현예에서, 도 3에 도시된 바와 같이, 에러 증폭기(102)는 단일-스테이지 동작 증폭기를 포함한다.
또한 도 3에 도시된 바와 같이, 다양한 구현예들에서, 에러 증폭기(102)는 CMOS 트랜지스터 쌍들(N1, P1 및 N2, P2)의 대칭적 세트로 구성된다. 구현예들에서, 에러 증폭기(102)는, 대칭적 구성에 기초하여, 밸런싱된 회로를 포함할 수 있다. 다시 말해, 회로는, 2개 측면들(예를 들어, N1과 P1을 포함하는 측면(1), 및 N2와 P2를 포함하는 측면(2))이 실질적으로 동일한 전송 특성들을 가지고 각각의 측면(측면(1) 및 측면(2))의 임피던스들이 등가일 때 밸런싱될 수 있다.
구현예에 따르면, 도 4는 도 2 및 도 3의, 그리고 부스터 컴포넌트(402)를 포함하는 예시적인 레귤레이터(100)의 개략도이다. 다양한 구현예들에서, 전술된 부스트 신호 소스는 부스터 컴포넌트(402)를 포함한다. 다시 말해, 부스터 컴포넌트(402)는 제어 신호(VGATE)를 부스팅하기 위해, 커패시턴스(C1)에 부스트 전압(또는 부스트 신호)(VBOOST)를 공급하도록 구성된다. 구현예에서, 부스터 컴포넌트(402)는 부스트 신호(VBOOST)의 크기를 공급 및/또는 레귤레이트하도록 구성된다.
다양한 구현예들에서, 도 4에 도시된 바와 같이, 부스터 컴포넌트(402)는 에러 증폭기(102)의 제1 출력에 커플링되는 제1 입력 및 에러 증폭기(102)의 제2 출력에 커플링되는 제2 입력을 가진다. 구현예에서, 부스터 컴포넌트(402)의 출력은 부스트 신호(VBOOST)를 포함한다. 예를 들어, 구현예에서, 부스터 컴포넌트(402)는 부스트 신호(VBOOST)를 레귤레이트하도록 구성되는, 동작 증폭기 등을 포함한다. 구현예에서, 동작 증폭기(즉, 부스트 증폭기(402))에 대한 차동 입력들은 에러 증폭기(102)의 차동 출력들을 포함한다.
구현예에서, 부스트 증폭기(402)는, 에러 증폭기(102)의 차동 출력 전압이 제로로 설정되는 방식으로 부스트 신호(VBOOST)를 레귤레이트하도록 구성된다. 예를 들어, 구현예에서, 부스트 증폭기(402)는 에러 증폭기(102)에서 출력되는 밸런싱된 차동 신호를 수신하도록 구성되고, 여기서, 밸런싱된 차동 신호는 실질적으로 동일한 크기들을 가지는 한 쌍의 반전된 신호들(즉, 반대 극성의 신호들)을 포함한다. 이러한 구현예에서, 에러 증폭기(102)의 차동 출력들은 밸런싱된 회로의 적어도 일부를 포함한다.
구현예에 따르면, 도 5는 예시적인 부스터 컴포넌트(예를 들어, 부스터 증폭기)(402) 구성을 도시하는, 도 4의 예시적인 레귤레이터(100)의 개략도이다. 일 구현예에서, 도 5에 도시된 바와 같이, 에러 증폭기(102) 및 부스터 증폭기(402) 중 하나 또는 둘 모두는 단일-스테이지 동작 증폭기들을 포함한다.
또한 도 5에 도시된 바와 같이, 다양한 구현예들에서, 부스터 증폭기(402)는 CMOS 트랜지스터 쌍들(N3, P3 및 N4, P4)의 대칭적 세트로 구성된다. 예를 들어, 구현예에서, 에러 증폭기(102) 및 부스트 증폭기(402)는 물리적으로 그리고/또는 전기적으로 등가인 디바이스들을 포함한다.
다양한 구현예들에서, 도 5에 도시된 바와 같이, 레귤레이터(100)의 저주파수 루프 이득은 에러 증폭기(102)의 이득 곱하기 부스트 증폭기(402)의 이득을 포함한다. 이러한 구성은 높은 이득 및 빠른 로드 변경 응답을 제공할 수 있다. 또한, 에러 증폭기(102)가 단일-스테이지 동작 증폭기를 포함하는 도 5에 도시된 구성을 통해, 부스트 증폭기(402)는 레귤레이터(100)의 고주파수 열 잡음에 기여하지 않는다. 따라서, 레귤레이터(100)의 잡음은, 특히 고주파수들에서, 최소화되어, 레귤레이터(100)의 넓은 응용예들을 허용한다.
레귤레이터(100)가 별도의 컴포넌트로서, 또는 레귤레이터(100)를 포함하는 시스템의 일부로서 구현될 수 있다는 것이 이해되어야 한다. 레귤레이터(100)에 관해 본원에 기술되는 기법들 및 디바이스들은 도 1-5에 도시된 구성들에 제한되지 않으며, 개시내용의 범위로부터 벗어나지 않고 다른 구성들에 적용될 수 있다. 본원에 기술된 바와 같이, 레귤레이터(100)의 다양한 구현예들은 더 적은 컴포넌트들을 포함하고 개시내용의 범위 내에 유지될 수 있다. 대안적으로, 레귤레이터(100)의 다른 구현예들은 추가적인 컴포넌트들, 또는 기술된 컴포넌트들의 다양한 조합들을 포함하고, 개시내용의 범위 내에 유지될 수 있다.
대표적 프로세스들
도 6은 전압 레귤레이터(예컨대, 레귤레이터(100))를 제어하기 위한 대표적 프로세스(600)를 예시한다. 이는 레귤레이터에서 신호 부스트 기법들 및/또는 디바이스들을 구현하는 것을 포함한다. 구현예에서, 전압 레귤레이터는 저 드롭아웃(LDO) 전압 레귤레이터를 포함한다. 프로세스(600)는 도 1-5에 관해 기술된다.
프로세스가 기술되는 순서는 제한으로서 해석되도록 의도되지 않으며, 임의의 개수의 기술된 프로세스 블록들은 프로세스 또는 대안적 프로세스를 구현하기 위해 임의의 순서로 조합될 수 있다. 추가로, 개별 블록들은 본원에 기술되는 발명 대상의 사상 및 범위로부터 벗어나지 않고 프로세스에서 제거될 수 있다. 또한, 프로세스는, 본원에 기술되는 발명 대상의 범위로부터 벗어나지 않고, 임의의 적절한 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합으로 구현될 수 있다.
블록(602)에서, 프로세스는 패스 스루 디바이스에 인가되는 제어 신호(예를 들어, 제어 신호(VGATE)와 같은)에 기초하여 패스 스루 디바이스(예를 들어, 패스 스루 디바이스(104)와 같은)를 통해 신호를 전달하는 것을 포함한다. 예를 들어, 구현예에서, 제어 신호는 패스 스루 디바이스의 게이트에 인가되며, 패스 스루 디바이스를 통해 전달되는 전류의 양을 제어한다. 일 구현예에서, 입력 전압은 패스 스루 디바이스의 입력에 인가되고, 패스 스루 디바이스의 출력은 레귤레이트된 전압이며, 레귤레이트된 전압은 제어 신호를 통해 제어된다.
구현예에서, 패스 스루 디바이스는 n-채널 트랜지스터 디바이스를 포함한다. 예를 들어, 패스 스루 디바이스는 낮은 출력 임피던스 및 대략 1의 이득을 가지는 소스-팔로워 디바이스일 수 있다.
블록(604)에서, 프로세스는 전압 레귤레이터의 출력의 적어도 일부를 기준 신호와 비교하도록 구성되는 에러 증폭기(예를 들어, 에러 증폭기(102)와 같은)에서 제어 신호를 생성하는 것을 포함한다. 일 구현예에서, 에러 증폭기의 이득은 대략 60 dB 이다. 대안적인 구현예들에서, 에러 증폭기의 이득은 제어 신호를 생성하기에 충분한 다른 값들을 가진다. 다양한 구현예들에서, 에러 증폭기는 단일-스테이지 동작 증폭기를 포함한다.
블록(606)에서, 프로세스는 제어 신호에 인가되는(예를 들어, 완전히 또는 부분적으로 추가되는, 결합되는 등) 부스팅 전압(예를 들어, 부스팅 전압(VBOOST) 등)을 이용하여 제어 신호의 크기를 증분시키는 것을 포함한다. 구현예에서, 프로세스는 부스팅 전압에 의해 커패시턴스(예를 들어, 플라잉 커패시터(C1)와 같은)를 충전시키는 것 및 커패시턴스를 통해 제어 신호에 부스팅 전압을 인가하는 것을 포함한다.
다양한 구현예들에서, 프로세스는 제어 신호의 크기를 패스 스루 디바이스에 대한 입력 신호의 크기보다 크게 부스팅하는 것을 포함한다. 추가로 또는 대안적으로, 프로세스는 제어 신호의 크기를 전압 레귤레이터의 출력 더하기 패스 스루 디바이스의 게이트-대-소스 전압의 크기 이상의 값으로 부스팅하는 것을 포함한다.
블록(608)에서, 프로세스는 에러 증폭기의 차동 출력 전압이 제로로 설정되도록 부스팅 전압을 레귤레이트하는 것을 포함한다. 구현예에서, 프로세스는 (예를 들어, 부스팅 증폭기(402)와 같은) 동작 증폭기에서 부스팅 전압을 생성하는 것을 포함한다. 구현예에서, 동작 증폭기의 차동 입력들은 각자 에러 증폭기의 차동 출력들에 커플링된다. 일 구현예에서, 에러 증폭기의 차동 출력들은 밸런싱된 신호를 출력하도록 설정된다. 다시 말해, 에러 증폭기의 차동 출력들은 밸런싱되며, 동일한 크기 및 반대 극성을 가지는 신호들을 출력하도록 구성된다.
대안적인 구현예들에서, 다른 기법들이 다양한 조합들로 프로세스(600)에 포함될 수 있으며, 개시내용의 범위 내에 유지된다.
결론
개시내용의 구현예들이 구조적 특징들 및/또는 방법론적 동작들에 대해 특정적인 언어로 기술되었지만, 구현예들이 기술된 특정 특징들 또는 동작들에 반드시 제한되지는 않는다는 것이 이해되어야 한다. 오히려, 특정 특징들 및 동작들은 발명을 구현하는 대표적 형태들로서 개시된다.

Claims (28)

  1. 기준 전압 및 피드백 전압을 수신하고 제어 신호를 출력하도록 구성되는 증폭기;
    상기 증폭기로부터 부스트 신호를 수신하고, 상기 부스트 신호에 기초하여 상기 제어 신호의 크기를 증가시키도록 구성되는 커패시턴스;
    상기 제어 신호에 기초하여 레귤레이트된 전압을 출력하도록 구성되는 패스 스루 디바이스(pass through device); 및
    상기 부스트 신호를 제공하기 위한 부스트 신호 소스를 포함하고,
    상기 부스트 신호 소스는 상기 증폭기에서 출력되는 밸런싱된 차동 신호를 수신하도록 구성되고, 상기 밸런싱된 차동 신호는 실질적으로 동일한 크기들을 가지는 한 쌍의 반전된 신호들을 포함하는, 장치.
  2. 제1항에 있어서, 상기 패스 스루 디바이스는 상기 패스 스루 디바이스의 게이트에서 상기 제어 신호에 기초하여 레귤레이트된 전압을 출력하는 장치.
  3. 제1항에 있어서, 상기 증폭기는 상기 기준 전압과 상기 피드백 전압 사이의 차이에 기초하여 상기 제어 신호를 출력하도록 구성되는 장치.
  4. 제1항에 있어서, 상기 부스트 신호 소스는 상기 부스트 신호의 크기를 레귤레이트하도록 구성되는, 장치.
  5. 제1항에 있어서, 상기 증폭기는 단일-스테이지 동작 증폭기(single-stage operational amplifier)를 포함하는 장치.
  6. 제1항에 있어서, 상기 피드백 전압은 상기 레귤레이트된 전압의 적어도 일부에 기초하는 장치.
  7. 삭제
  8. 제1항에 있어서, 상기 부스트 신호 소스는 동작 증폭기를 포함하고, 상기 동작 증폭기에 대한 차동 입력들은 상기 증폭기의 차동 출력들을 포함하는 장치.
  9. 제8항에 있어서, 상기 증폭기의 차동 출력들은 밸런싱된 회로의 적어도 일부를 포함하는 장치.
  10. 전압 레귤레이터로서,
    기준 전압에 커플링되는 제1 입력 및 피드백 전압에 커플링되는 제2 입력을 가지는 증폭기 ― 상기 전압 레귤레이터의 출력은 상기 증폭기로부터 출력되는 제어 신호에 기초함 ― ;
    상기 증폭기의 출력에 커플링되며, 부스트 신호의 수신에 기초하여 상기 제어 신호의 크기를 증가시키도록 구성되는 커패시턴스; 및
    상기 증폭기의 제1 출력에 커플링되는 제1 입력 및 상기 증폭기의 제2 출력에 커플링되는 제2 입력을 가지는 부스트 증폭기
    를 포함하고, 상기 부스트 증폭기의 출력은 상기 부스트 신호를 포함하고,
    상기 증폭기의 상기 제1 출력에서의 제1 출력 신호는 상기 증폭기의 상기 제2 출력에서의 제2 출력 신호에 대해 실질적으로 크기가 동일하며 극성이 반대인, 전압 레귤레이터.
  11. 제10항에 있어서, 입력 전압을 수신하고 상기 제어 신호에 기초하여 레귤레이트된 전압을 출력하도록 구성되는 트랜지스터 디바이스를 더 포함하는 전압 레귤레이터.
  12. 제11항에 있어서, 상기 트랜지스터 디바이스는 N-채널 패스 트랜지스터 디바이스(N-channel pass transistor device)를 포함하는 전압 레귤레이터.
  13. 제10항에 있어서, 상기 증폭기의 상기 제2 입력에 커플링되며, 상기 전압 레귤레이터의 출력에 기초하여 상기 피드백 전압을 제공하도록 구성되는 전압 레귤레이션 루프(voltage regulation loop)를 더 포함하는 전압 레귤레이터.
  14. 제10항에 있어서, 상기 피드백 전압을 출력하도록 구성되는 전압 분배기를 더 포함하는 전압 레귤레이터.
  15. 제10항에 있어서, 상기 전압 레귤레이터(voltage regulator)의 저주파수 루프 이득은 상기 부스트 증폭기의 이득 곱하기 상기 증폭기의 이득을 포함하는 전압 레귤레이터.
  16. 제10항에 있어서, 상기 증폭기는 단일-스테이지 동작 증폭기를 포함하는 전압 레귤레이터.
  17. 삭제
  18. 제10항에 있어서, 상기 부스트 증폭기는 상기 부스트 신호를 레귤레이트하도록 구성되는 동작 증폭기를 포함하는 전압 레귤레이터.
  19. 제10항에 있어서, 상기 부스트 증폭기는 상기 전압 레귤레이터의 고주파수 열 잡음에 기여하지 않는 전압 레귤레이터.
  20. 제10항에 있어서, 상기 증폭기 및 상기 부스트 증폭기 중 적어도 하나는 CMOS(complementary metal-oxide-semiconductor) 트랜지스터 쌍들의 대칭적 세트로 구성되는 전압 레귤레이터.
  21. 제10항에 있어서, 상기 증폭기 및 상기 부스트 증폭기는 전기적으로 등가인 디바이스들을 포함하는 전압 레귤레이터.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020167015766A 2014-01-14 2014-11-20 저잡음 저-드롭아웃 레귤레이터 KR101894782B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/155,291 US9312824B2 (en) 2014-01-14 2014-01-14 Low noise low-dropout regulator
US14/155,291 2014-01-14
PCT/US2014/066526 WO2015108620A1 (en) 2014-01-14 2014-11-20 Low noise low-dropout regulator

Publications (2)

Publication Number Publication Date
KR20160106568A KR20160106568A (ko) 2016-09-12
KR101894782B1 true KR101894782B1 (ko) 2018-09-05

Family

ID=53521316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167015766A KR101894782B1 (ko) 2014-01-14 2014-11-20 저잡음 저-드롭아웃 레귤레이터

Country Status (5)

Country Link
US (1) US9312824B2 (ko)
EP (1) EP3095020A4 (ko)
KR (1) KR101894782B1 (ko)
CN (1) CN105829988B (ko)
WO (1) WO2015108620A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9817415B2 (en) * 2015-07-15 2017-11-14 Qualcomm Incorporated Wide voltage range low drop-out regulators
DE102016204571B4 (de) * 2016-03-18 2018-08-09 Dialog Semiconductor (Uk) Limited Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler
US9778672B1 (en) 2016-03-31 2017-10-03 Qualcomm Incorporated Gate boosted low drop regulator
TWI584097B (zh) * 2016-05-11 2017-05-21 瑞昱半導體股份有限公司 參考電壓緩衝電路
US10333393B2 (en) 2016-09-23 2019-06-25 Qualcomm Incorporated Embedded charge pump voltage regulator
US11009900B2 (en) * 2017-01-07 2021-05-18 Texas Instruments Incorporated Method and circuitry for compensating low dropout regulators
EP3373101A1 (en) 2017-03-10 2018-09-12 EM Microelectronic-Marin SA Low power voltage regulator
US10411599B1 (en) 2018-03-28 2019-09-10 Qualcomm Incorporated Boost and LDO hybrid converter with dual-loop control
US10355584B1 (en) 2018-06-29 2019-07-16 Empower Semiconductor, Inc. Transient response techniques for voltage regulators
US10444780B1 (en) 2018-09-20 2019-10-15 Qualcomm Incorporated Regulation/bypass automation for LDO with multiple supply voltages
JP7170861B2 (ja) * 2018-10-12 2022-11-14 長江存儲科技有限責任公司 Ｎｍｏｓトランジスタを使用するｌｄｏレギュレータ
US10591938B1 (en) 2018-10-16 2020-03-17 Qualcomm Incorporated PMOS-output LDO with full spectrum PSR
US10545523B1 (en) 2018-10-25 2020-01-28 Qualcomm Incorporated Adaptive gate-biased field effect transistor for low-dropout regulator
US10503187B1 (en) * 2018-11-01 2019-12-10 Silanna Asia Pte Ltd Apparatus for regulating a bias-voltage of a switching power supply
US11372436B2 (en) 2019-10-14 2022-06-28 Qualcomm Incorporated Simultaneous low quiescent current and high performance LDO using single input stage and multiple output stages
TWI750035B (zh) * 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 低壓差穩壓器
US11385666B1 (en) * 2021-06-04 2022-07-12 Cirrus Logic, Inc. Circuitry comprising a capacitor
TWI800223B (zh) * 2021-11-17 2023-04-21 香港商科奇芯有限公司 低通濾波電路
CN116136701A (zh) 2021-11-17 2023-05-19 科奇芯有限公司 电压调节电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066169A1 (en) 2008-09-15 2010-03-18 Silicon Laboratories Inc. Circuit device including multiple parameterized power regulators

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0846996B1 (en) * 1996-12-05 2003-03-26 STMicroelectronics S.r.l. Power transistor control circuit for a voltage regulator
US6188212B1 (en) 2000-04-28 2001-02-13 Burr-Brown Corporation Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump
US6621675B2 (en) 2001-02-02 2003-09-16 Broadcom Corporation High bandwidth, high PSRR, low dropout voltage regulator
US6842068B2 (en) * 2003-02-27 2005-01-11 Semiconductor Components Industries, L.L.C. Power management method and structure
US7199565B1 (en) 2006-04-18 2007-04-03 Atmel Corporation Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit
JP4847207B2 (ja) * 2006-05-09 2011-12-28 株式会社リコー 定電圧回路
US7619402B1 (en) 2008-09-26 2009-11-17 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Low dropout voltage regulator with programmable on-chip output voltage for mixed signal embedded applications
JP5390932B2 (ja) * 2009-05-14 2014-01-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 電源回路
TWI400592B (zh) 2009-09-15 2013-07-01 Acer Inc 線性穩壓器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066169A1 (en) 2008-09-15 2010-03-18 Silicon Laboratories Inc. Circuit device including multiple parameterized power regulators

Also Published As

Publication number Publication date
CN105829988A (zh) 2016-08-03
US20150198959A1 (en) 2015-07-16
EP3095020A1 (en) 2016-11-23
EP3095020A4 (en) 2017-11-08
US9312824B2 (en) 2016-04-12
CN105829988B (zh) 2018-01-19
KR20160106568A (ko) 2016-09-12
WO2015108620A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
KR101894782B1 (ko) 저잡음 저-드롭아웃 레귤레이터
US8854023B2 (en) Low dropout linear regulator
US10541677B2 (en) Low output impedance, high speed and high voltage generator for use in driving a capacitive load
US20190050013A1 (en) Method for Adaptive Compensation of Linear Voltage Regulators
US9525337B2 (en) Charge-recycling circuits
US10082812B2 (en) Low dropout voltage regulator
KR20140089814A (ko) 저전압 강하 레귤레이터
TW201702784A (zh) 電壓調節器（一）
KR20160115947A (ko) 버퍼 회로들 및 방법들
CN111694393A (zh) 低静态快速线性调节器
CN112000166B (zh) 电压调节器
US10345840B1 (en) Low dropout regulator (LDO)
US11079779B2 (en) Transconductor system for a power supply system
US6975100B2 (en) Circuit arrangement for regulating the duty cycle of electrical signal
WO2015130361A1 (en) Compensating a voltage regulator
US20180152157A1 (en) Programmable gain amplifier
US9098104B2 (en) Low drop out voltage regulator
CN114253328A (zh) 信号处理电路
US11271476B2 (en) Power supply circuit comprising a charge pump circuit and a feedback circuit for the charge pump circuit
US20230022362A1 (en) DIFFERENTIAL AMPLIFIER CIRCUIT FOR USE IN ERROR AMPLIFIER OR COMPARATOR BEING COMPONENT OF DC TO DC CONVERTER (as amended)
US20240176375A1 (en) Multi-output linear regulator
CN110858762A (zh) 受箝制受控延迟运算放大器、控制电路及选择性控制从运算放大器电路的箝制恢复的方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant