KR101893530B1 - 가요성 표시 장치 및 이의 제조 방법 - Google Patents

가요성 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101893530B1
KR101893530B1 KR1020110036862A KR20110036862A KR101893530B1 KR 101893530 B1 KR101893530 B1 KR 101893530B1 KR 1020110036862 A KR1020110036862 A KR 1020110036862A KR 20110036862 A KR20110036862 A KR 20110036862A KR 101893530 B1 KR101893530 B1 KR 101893530B1
Authority
KR
South Korea
Prior art keywords
flexible substrate
heat generating
flexible
generating portion
light emitting
Prior art date
Application number
KR1020110036862A
Other languages
English (en)
Other versions
KR20120103388A (ko
Inventor
고무순
이일정
임충열
이종혁
김성철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to JP2011099272A priority Critical patent/JP5355618B2/ja
Priority to CN201110113872.5A priority patent/CN102683379B/zh
Priority to TW100115132A priority patent/TWI503804B/zh
Priority to US13/097,456 priority patent/US9614190B2/en
Priority to EP11003519.3A priority patent/EP2498316B1/en
Publication of KR20120103388A publication Critical patent/KR20120103388A/ko
Application granted granted Critical
Publication of KR101893530B1 publication Critical patent/KR101893530B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/03001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

가요성 표시 장치의 제조 방법은 케리어 기판 상에 저항을 가지는 도전 물질을 포함하는 발열부를 형성하는 단계와, 발열부 상에 가요성 기판을 형성하는 단계와, 가요성 기판 상에 박막 트랜지스터를 포함하는 구동 회로부를 형성하는 단계와, 구동 회로부 상에 발광 소자 및 봉지 부재를 형성하는 단계와, 발열부에 전압을 인가하여 주울 열을 발생시킴으로써 가요성 기판에 직접 열을 가하여 발열부로부터 가요성 기판을 분리하는 단계를 포함한다.

Description

가요성 표시 장치 및 이의 제조 방법 {FLEXIBLE DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 구부러지는 가요성(flexible) 표시 장치 및 이의 제조 방법에 관한 것이다.
최근의 표시 장치 시장은 대면적이 용이하고 박형 및 경량화가 가능한 평판 표시 장치(flat panel display, FPD) 위주로 급속히 변화하고 있다. 여러 평판 표시 장치 중 유기 발광 표시 장치(organic light emitting diode display, OLED)는 별도의 광원이 필요 없는 자체 발광형이므로 박형 및 경량화에 더욱 유리하다.
통상의 평판 표시 장치는 유리 기판을 사용하므로 유연성이 떨어져 응용 범위에 한계가 있다. 따라서 최근 유리 기판 대신 가요성 기판을 사용하여 구부러질 수 있도록 제조된 가요성 표시 장치가 개발되고 있다.
가요성 기판 위에 박막 트랜지스터를 제조 및 핸들링하는 공정은 중요한 핵심 공정이다. 그런데 기존 유리 기판에 적합하도록 설정된 제조 설비에 가요성 기판을 대체 투입하여 가요성 표시 장치를 제조하는 데에는 많은 공정 상의 어려움이 있다.
따라서 기존의 제조 설비를 사용하여 가요성 표시 장치를 제조할 수 있는 방안으로서 유리 기판과 같은 케리어 기판 위에 가요성 기판을 형성하고, 가요성 기판 위에 박막 트랜지스터를 형성한 후 최종 단계에서 가요성 기판과 케리어 기판을 분리시키는 공정이 적용되고 있다.
본 발명은 가요성 기판과 케리어 기판을 분리시킬 때 박막 트랜지스터의 손상을 방지하고, 공정 비용을 낮추며, 대면적 조건에서도 단시간에 분리가 가능한 가요성 표시 장치의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 가요성 표시 장치의 제조 방법은 케리어 기판 상에 발열부를 형성하는 단계와, 발열부 상에 가요성 기판을 형성하는 단계와, 가요성 기판 상에 박막 트랜지스터를 형성하는 단계와, 박막 트랜지스터와 연결되는 발광 소자를 형성하는 단계와, 발열부의 자체 발열에 의해 가요성 기판에 열을 가하여 발열부로부터 가요성 기판을 분리하는 단계를 포함한다.
가요성 기판은 발열부 상에 단일층으로 형성될 수 있다. 가요성 기판을 분리하는 단계에서 발열부와 가요성 기판 사이의 계면 온도는 가요성 기판의 녹는점보다 높을 수 있다. 다른 한편으로, 가요성 기판은 발열부 상에 형성된 희생층, 희생층 상에 형성된 투습 방지층, 및 투습 방지층 상에 형성된 본체층을 포함할 수 있다. 가요성 기판을 분리하는 단계에서 발열부와 희생층 사이의 계면 온도는 희생층의 녹는점보다 높을 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 전술한 방법으로 제조되며, 가요성 기판과 발광 소자를 포함한다. 가요성 기판의 외면은 1nm 내지 15nm의 범위에 속하는 제곱근 평균 거칠기를 가진다.
본 발명의 다른 일 실시예에 따른 표시 장치의 제조 방법은 케리어 기판 상에 저항을 가지는 도전 물질을 포함하는 발열부를 형성하는 단계와, 발열부 상에 가요성 기판을 형성하는 단계와, 가요성 기판 상에 박막 트랜지스터를 포함하는 구동 회로부를 형성하는 단계와, 구동 회로부 상에 발광 소자 및 봉지 부재를 형성하는 단계와, 발열부에 전압을 인가하여 주울 열을 발생시킴으로써 가요성 기판에 직접 열을 가하여 발열부로부터 가요성 기판을 분리하는 단계를 포함한다.
발열부는 금속과 금속 산화물 중 적어도 하나를 포함하며, 케리어 기판 상에 균일한 두께로 형성될 수 있다. 발열부는 펄스 파형의 전압을 인가받아 주울 열을 발생시킬 수 있다.
가요성 기판은 발열부 상에 단일층으로 형성되고, 발열부의 주울 열에 의해 발열부와 접하는 일부 영역이 분해되어 발열부로부터 분리될 수 있다.
가요성 기판은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 및 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함할 수 있다. 발열부의 주울 발열 온도는 300℃ 내지 900℃의 범위에 속할 수 있다.
다른 한편으로, 가요성 기판은 발열부 상에 형성된 희생층, 희생층 상에 형성된 투습 방지층, 및 투습 방지층 상에 형성된 본체층을 포함할 수 있다. 희생층은 본체층보다 작은 두께로 형성되며, 발열부의 주울 열에 의해 적어도 일부가 분해되어 투습 방지층 및 본체층이 발열부로부터 분리될 수 있다.
희생층은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 및 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함할 수 있다. 발열부의 주울 발열 온도는 300℃ 내지 900℃의 범위에 속할 수 있다.
발광 소자는 복수의 유기 발광 소자를 포함할 수 있고, 봉지 부재는 복수의 유기막과 복수의 무기막을 포함하는 다층막으로 구성될 수 있다.
본 발명의 다른 일 실시예에 따른 가요성 표시 장치는 전술한 방법으로 제조되며, 가요성 기판과 발광 소자를 포함한다. 가요성 기판의 외면은 1nm 내지 15nm의 범위에 속하는 제곱근 평균 거칠기를 가진다.
케리어 기판과 가요성 기판을 분리하는 과정에서 대략 수 마이크로초(㎲)의 짧은 시간에 가요성 기판을 쉽게 분리시킬 수 있고, 분리 과정에서 가요성 기판 상의 박막 트랜지스터 및 발광 소자에 어떠한 열적, 기계적 손상도 남기지 않는다. 이러한 분리 기술은 대면적 가요성 표시 장치를 대량 생산하는데 적합하다.
도 1은 본 발명의 일 실시예에 따른 가요성 표시 장치의 제조 방법을 나타낸 순서도이다.
도 2a 내지 도 2e는 도 1에 도시한 가요성 표시 장치의 첫 번째 제조 방법을 설명하기 위한 단면도이다.
도 2f는 도 2d의 일부를 사시도로 표현한 도면이다.
도 3a 내지 도 3c는 도 1에 도시한 가요성 표시 장치의 두 번째 제조 방법을 설명하기 위한 단면도이다.
도 4는 발열부에 전압 인가시 측정한 열 분포 시뮬레이션 결과를 나타낸 도면이다.
도 5는 발열부 및 케리어 기판으로부터 분리되는 가요성 표시 장치를 나타낸 사진이다.
도 6은 본 발명의 일 실시예에 따른 가요성 표시 장치 중 가요성 기판의 표면을 나타낸 주사 전자 현미경(SEM) 사진이다.
도 7과 도 8은 본 발명의 일 실시예에 따른 가요성 표시 장치 중 가요성 기판의 표면을 나타낸 원자간 인력 현미경(AFM) 사진이다.
도 9는 레이저 스캔 공정을 적용한 비교예의 가요성 표시 장치 중 가요성 기판의 표면을 나타낸 주사 전자 현미경(SEM) 사진이다.
도 10은 레이저 스캔 공정을 적용한 비교예의 가요성 표시 장치 중 가요성 기판의 표면을 나타낸 원자간 인력 현미경(AFM) 사진이다.
도 11은 주울 히팅 유도 리프트-오프(Joule heating Induced Lift-Off,JILO) 공정 전과 후 박막 트랜지스터의 전달 특성을 나타낸 그래프이다.
도 12는 비티에스(BTS; bias-temperature-stress) 실험에 따른 JILO 공정 이후 박막 트랜지스터의 전달 특성을 나타낸 그래프이다.
도 13a는 에이치디씨(HDC, high drain current) 스트레스 실험에 따른 JILO 공정 이후 박막 트랜지스터의 전달 특성을 나타낸 그래프이다.
도 13b는 JILO 공정 이후 박막 트랜지스터의 이력(hysteresis)을 나타낸 그래프이다.
도 14는 가요성 표시 장치의 화소 구조를 나타낸 배치도이다.
도 15는 도 14의 A-A선에 따른 가요성 표시 장치의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 “위에” 또는 “상에” 있다고 할 때, 이는 다른 부분의 “바로 위에” 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분의 “바로 위에” 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 가요성 표시 장치의 제조 방법을 나타낸 순서도이다.
도 1을 참고하면, 가요성 표시 장치의 제조 방법은 케리어 기판 위에 발열부를 형성하는 제1 단계(S10)와, 발열부 위에 가요성 기판을 형성하는 제2 단계(S20)와, 가요성 기판 위에 박막 트랜지스터를 형성하는 제3 단계(S30)와, 발광 소자 및 봉지 부재를 형성하는 제4 단계(S40)와, 발열부의 자체 발열을 이용하여 발열부 및 캐리어 기판으로부터 가요성 기판을 분리시키는 제5 단계(S50)를 포함한다.
도 2a 내지 도 2e는 도 1에 도시한 가요성 표시 장치의 첫 번째 제조 방법을 설명하기 위한 단면도이고, 도 2f는 도 2d의 일부를 사시도로 표현한 도면이다. 도 2a 내지 도 2f를 참고하여 본 발명의 제1 실시예에 따른 가요성 표시 장치의 제조 방법에 대해 자세히 설명한다.
도 2a를 참고하면, 제1 단계(S10)에서 케리어 기판(110)을 준비하고, 케리어 기판(110) 위에 발열부(120)를 형성한다. 케리어 기판(110)은 단단한 절연 기판으로서 유리 기판일 수 있다. 발열부(120)는 설정된 조건에서 자체 발열을 일으키는 부재이다. 발열부(120)는 케리어 기판(110) 위 전체에 형성되어 면 발열체로 기능한다.
도 2b를 참고하면, 제2 단계(S20)에서 발열부(120) 위에 가요성 기판(210)을 형성한다. 가요성 기판(210)은 플라스틱 필름일 수 있으며, 발열부(120) 위에 액상의 고분자 물질을 도포 후 열 경화시키는 방법 등으로 제조될 수 있다.
가요성 기판(210)으로서 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 및 폴리에틸렌 나프탈레이트 등이 사용될 수 있다. 이 중 폴리이미드는 450℃ 이상의 높은 공정 온도에서 사용 가능하므로 박막 트랜지스터 제조시 박막 트랜지스터의 특성 저하를 최소화할 수 있다.
플라스틱 필름으로 구성된 가요성 기판(210)은 열에 의해 휘거나 늘어나는 성질이 있으므로 그 위에 박막 트랜지스터와 발광 소자 및 도전 배선 등의 박막 패턴을 정밀하게 형성하는데 어려움이 있다. 따라서 가요성 기판(210)을 케리어 기판(110) 상에 위치시킨 상태에서 후속 공정을 진행한다.
제1 실시예에서 가요성 기판(210)은 단일층으로 이루어지며, 발열부(120) 바로 위에 형성되어 발열부(120)와 접촉한다.
도 2c를 참고하면, 제3 단계(S30)에서 가요성 기판(210) 위에 베리어막(220)을 형성하고, 베리어막(220) 위에 박막 트랜지스터를 포함하는 구동 회로부(230)를 형성한다. 도 2c에서는 편의상 구동 회로부(230)를 하나의 층으로 개략화하여 도시하였으나, 실제 구동 회로부(230)는 복수의 박막 트랜지스터와 복수의 축전 소자를 포함한다. 또한 가요성 기판(210) 위에는 복수의 도전 배선이 형성된다.
제4 단계(S40)에서 구동 회로부(230) 위에 발광 소자(240)를 형성하고, 발광 소자(240) 위에 봉지 부재(250)를 형성한다. 발광 소자(240)는 복수의 유기 발광 소자를 포함할 수 있다. 발광 소자(240)의 작동은 구동 회로부(230)에 의해 제어되며, 구동 신호에 따라 빛을 방출하여 화상을 표시한다. 도 2c에서는 편의상 발광 소자(240)를 하나의 층으로 개략화하여 도시하였다.
베리어막(220)은 무기막과 유기막 중 어느 하나 또는 무기막과 유기막의 적층막으로 형성될 수 있다. 베리어막(220)은 수분이나 산소와 같은 불필요한 성분이 가요성 기판(210)을 투과해 발광 소자(240)로 침투하는 것을 억제한다. 발광 소자(240)에 침투한 수분과 산소는 발광 소자(240)를 열화시키며 발광 소자(240)의 수명을 단축시킨다.
봉지 부재(250)는 다층막으로 형성될 수 있다. 봉지 부재(250)는 복수의 무기막으로 형성되거나, 복수의 무기막과 복수의 유기막이 하나씩 교대로 적층된 구조로 형성될 수 있다. 무기막은 알루미늄산화물 또는 실리콘산화물을 포함할 수 있고, 유기막은 에폭시, 아크릴레이트, 우레탄아크릴레이트 등을 포함할 수 있다.
무기막은 외부의 수분과 산소가 발광 소자(240)로 침투하는 것을 방지한다. 유기막은 무기막의 내부 스트레스를 완화시키거나, 무기막의 미세 크랙 및 핀홀 등을 채우는 역할을 한다. 전술한 무기막과 유기막의 구성 물질은 단지 예일 뿐 전술한 물질들로 한정되지 않으며, 본 기술 분야에 종사하는 자에게 공지된 다양한 종류의 무기막들과 유기막들이 사용될 수 있다.
봉지 부재(250)는 구동 회로부(230)의 측면 및 발광 소자(240)의 측면을 둘러싸 구동 회로부(230) 및 발광 소자(240)의 측면이 외부로 노출되지 않도록 한다.
도 2d와 도 2e를 참고하면, 제5 단계(S50)에서 발열부(120)의 자체 발열을 이용하여 가요성 기판(210)에 열을 직접 제공한다. 그러면 가요성 기판(210) 중 발열부(120)와 접하는 일부 영역(도면을 기준으로 하부 영역)이 열 에너지에 의해 분해되고, 이로 인해 가요성 기판(210)은 발열부(120) 및 케리어 기판(110)으로부터 분리된다.
발열부(120)를 이용하는 본 실시예의 방법은 케리어 기판의 외측에서 가요성 기판을 향해 레이저 빔(대표적으로 엑시머 레이저 빔)을 조사하여 가요성 기판에 열 에너지를 전달하는 종래의 방식과 크게 상이하다.
즉 종래의 방식은 열 에너지원인 레이저 소스가 케리어 기판의 외측에 위치하고, 레이저 소스로부터 방출된 레이저 빔이 케리어 기판을 투과해 가요성 기판에 포커싱됨으로써 가요성 기판에 열 에너지를 전달하는 방식이다. 반면 본 실시예의 방법은 열 에너지원인 발열부(120)가 가요성 기판(210)과 접하며 케리어 기판(110)의 내측에 위치하고, 중간 매개물 없이 발열부(120)의 열 에너지를 가요성 기판(210)에 직접 제공하는 방식이다.
발열부(120)는 전압 인가 조건에서 주울 발열(Joule Heating)을 일으키는 도전층으로 이루어질 수 있다. 그러나 발열부(120)의 구조와 발열 원리는 전술한 예에 한정되지 않으며, 순간적으로 발열을 일으켜 가요성 기판(210)의 일부를 열 분해시킬 수 있는 구성이면 모두 적용 가능하다.
발열부(120)는 금속 또는 금속 산화물을 포함한다. 발열부(120)는 금속으로서 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 은(Ag), 및 크롬(Cr) 중 적어도 하나를 포함할 수 있고, 금속 산화물로서 인듐 주석 산화물(Indium Tin Oxide)과 인듐 아연 산화물(Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있다.
도 2f를 참고하면, 발열부(120)의 양측 단부가 가요성 기판(210)의 외측으로 노출되도록 케리어 기판(110)과 발열부(120)는 가요성 기판(210)보다 큰 면적으로 형성될 수 있다. 발열부(120)의 노출된 단부에는 외부 전원 장치(도시하지 않음)에 구비된 두 개의 패드부(130)가 접촉하여 발열부(120)에 펄스 파형의 전압을 인가한다.
발열부(120)의 노출된 단부와 여기에 접촉하는 두 개의 패드부(130)는 케리어 기판(110)의 일 방향(도면의 x축 방향)을 따라 마주하며, 이와 직교하는 방향(도면의 y축 방향)을 따라 긴 막대 모양으로 형성될 수 있다. 이로써 발열부(120)에는 케리어 기판(110)의 일 방향(도면의 x축 방향)을 따라 균일한 전류 흐름이 생기고, 이로 인해 주울 발열이 일어난다.
발열부(120)는 저항과 펄스 조건에 따라 다양한 온도로 발열하며, 대략 1,000℃ 이상의 발열도 가능하다. 발열부(120)의 발열 온도는 가요성 기판(210) 위에 형성된 구동 회로부(230) 및 발광 소자(240)에 영향을 미치지 않으면서 가요성 기판(210)의 일부에 열을 신속하게 침투시켜 열 침투 깊이만큼의 영역만 순간적으로 분해시키기에 적합한 범위로 설정된다.
이를 고려할 때 제5 단계(S50)에서 발열부(120)의 발열 온도는 대략 300℃ 내지 900℃의 범위에 속할 수 있다. 발열부(120)의 발열 온도가 300℃ 미만이면 가요성 기판(210) 하부 영역의 열 분해가 불균일하게 되어 가요성 기판(210)의 분리가 어려워질 수 있다. 발열부(120)의 발열 온도가 900℃를 초과하면 가요성 기판(210) 위에 형성된 박막 트랜지스터의 특성이 저하될 수 있다.
발열부(120)는 케리어 기판(110) 상에서 균일한 두께로 형성되어 발열부(120) 전체에서 균일한 주울 발열이 일어나도록 한다. 그리고 발열부(120)에 인가되는 전압의 펄스 주기는 가요성 기판(210)의 열 침투 깊이를 고려하여 조정된다. 가요성 기판(210)의 두께가 10㎛인 경우 열 침투 깊이는 예를 들어 1㎛ 이하일 수 있다. 이 경우 가요성 기판(210)에 제공된 열에 의한 구동 회로부(230)와 발광 소자(240)의 열화를 최소화할 수 있다.
전술한 본 실시예의 분리 공정은 주울 히팅 유도 리프트-오프(Joule heating Induced Liff-Off, JILO) 공정으로 명칭될 수 있다. 이하, 주울 히팅 유도 리프트-오프 공정을 'JILO 공정'이라 한다.
JILO 공정을 이용한 본 실시예에서는 발열부(120)에 전압을 인가하여 주울 발열을 일으킴에 따라, 가요성 기판(210)은 열 침투 깊이만큼의 영역이 순간적으로 열 분해되어 발열부(120)로부터 분리된다. 이러한 분리 과정은 대면적 기판에서도 대략 수 마이크로초(㎲)의 짧은 시간에 이루어지며, 구동 회로부(230)와 발광 소자(240)에 열적, 기계적 손상을 남기지 않는다.
반면 레이저 빔을 이용하는 종래의 방식에서는 고가의 레이저 시스템이 요구되고, 레이저 빔의 세기와 초점 깊이를 정밀하게 조절하더라도 가요성 기판 및 그 위에 형성되는 막들 자체가 극히 얇기 때문에 구동 회로부 및 발광 소자에 손상을 일으킬 수 있다. 더욱이 사용 가능한 레이저 빔의 크기에 제약이 있어 레이저 빔을 스캔해야 하므로 대면적 표시 장치에서 케리어 기판의 분리 공정에 많은 시간이 소요된다.
전술한 제1 단계 내지 제5 단계(S10~S50)를 거쳐 가요성 기판(210), 베리어막(220), 구동 회로부(230), 발광 소자(240), 및 봉지 부재(250)를 포함하는 제1 실시예에 따른 가요성 표시 장치(200)가 완성된다.
도 3a 내지 도 3c는 도 1에 도시한 가요성 표시 장치의 두 번째 제조 방법을 설명하기 위한 단면도이다. 도 3a 내지 도 3c를 참고하여 본 발명의 제2 실시예에 따른 가요성 표시 장치의 제조 방법에 대해 설명한다.
도 3a를 참고하면, 제1 단계(S10)에서 케리어 기판(110)을 준비하고, 케리어 기판(110) 위에 발열부(120)를 형성하는 과정은 전술한 제1 실시예와 동일하다. 제2 단계(S20)에서 발열부(120) 위에 희생층(21)과 투습 방지층(22) 및 본체층(23)을 차례로 형성하여 가요성 기판(211)을 형성한다. 희생층(21)은 발열부(120) 바로 위에 형성되어 발열부(120)와 접촉한다. 가요성 기판(211)은 희생층(21)과 투습 방지층(22) 및 본체층(23)의 삼층 구조로 이루어진다.
희생층(21)과 본체층(23)은 제1 실시예의 가요성 기판(210)과 같은 플라스틱 필름으로 이루어지며, 액상의 고분자 물질을 도포 후 열 경화시키는 방법 등으로 제조될 수 있다. 이때 희생층(21)은 본체층(23)보다 작은 두께로 형성된다. 희생층(21)은 제1 실시예에서 설명한 가요성 기판(210)의 열 침투 깊이와 같거나 이보다 큰 두께로 형성될 수 있다. 본체층(23)은 제1 실시예의 가요성 기판(210)과 같은 두께로 형성될 수 있다.
투습 방지층(22)은 금속막으로서 예를 들어 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 은(Ag), 및 크롬(Cr) 중 적어도 하나를 포함할 수 있고, 스퍼터링 등의 방법으로 형성될 수 있다. 투습 방지층(22)은 외부의 수분이 가요성 기판(211)을 투과해 발광 소자(240)로 침투하는 것을 억제한다. 즉 제2 실시예에서는 베리어막(220)과 더불어 투습 방지층(22)이 위치함에 따라 발광 소자(240)로 수분이 침투하는 것을 보다 효과적으로 억제할 수 있다.
제3 단계(S30)에서 가요성 기판(211) 위로 베리어막(220)과 구동 회로부(230)를 형성하는 과정과, 제4 단계(S40)에서 구동 회로부(230) 위로 발광 소자(240) 및 봉지 부재(250)를 형성하는 과정은 전술한 제1 실시예와 동일하다.
도 3b와 도 3c를 참고하면, 제5 단계에서 발열부(120)에 전압을 인가하여 주울 열을 발생시킨다. 그러면 발열부(120)와 접촉하는 희생층(21)의 일부 또는 전부가 주울 열에 의해 열 분해되면서 가요성 기판(211)의 투습 방지층(22)이 발열부(120)로부터 분리된다. 투습 방지층(22)의 표면에는 열 분해되지 않은 희생층(21)의 일부가 잔류하거나 잔류하지 않을 수 있다. 발열부(120)의 저항과 발열 온도 및 펄스 조건 등은 전술한 제1 실시예와 동일하다.
전술한 제1 단계 내지 제5 단계(S10~S50)를 거쳐 투습 방지층(22)과 본체층(23)으로 구성된 가요성 기판(211), 베리어막(220), 구동 회로부(230), 발광 소자(240), 및 봉지 부재(250)를 포함하는 제2 실시예에 따른 가요성 표시 장치(201)가 완성된다.
다음으로, 제1 실시예에 따른 가요성 표시 장치의 실제 제작 과정과 열전도 시뮬레이션 결과에 대해 설명한다.
케리어 기판(110)으로서 유리 기판을 사용하였고, 유리 기판 상에 몰리브덴(Mo) 단독막으로 구성된 발열부(120)를 형성하였다. 가요성 기판(210)으로서 폴리이미드 필름을 사용하였다. 폴리이미드 필름은 대략 10㎛의 두께를 가지며, 350℃ 이상의 고온에서 경화되었다. 폴리이미드 필름 형성 이후의 과정은 통상의 유기 발광 표시 장치와 동일하다. 이어서 발열부(120)에 펄스 파형의 전압을 인가하여 열전도 시뮬레이션을 실행하였다.
도 4는 발열부에 전압 인가시 측정한 열 분포 시뮬레이션 결과를 나타낸 도면이다. 도 4에서 'PI substrate'는 폴리이미드 필름을 나타내고, 'conductive layer'는 발열부를 나타내며, 'Glass'는 케리어 기판으로서 유리 기판을 나타낸다.
도 4를 참고하면, 발열부의 최대 온도는 600℃에 이르며, 폴리이미드 필름과 발열부 사이의 계면 온도는 폴리이미드 필름의 녹는점인 360℃보다 높은 450℃에 이르는 것을 확인할 수 있다. 이로써 폴리이미드 필름의 일부가 열에 의해 분해되어 발열부로부터 폴리이미드 필름이 분리된다.
도 5는 발열부 및 케리어 기판으로부터 분리되는 가요성 표시 장치를 나타낸 사진이다. 이 과정에서 측정된 폴리이미드 필름의 열 침투 깊이는 0.5㎛보다 작다. 전체 폴리이미드 필름에서 열 침투 깊이가 차지하는 비율이 매우 작기 때문에 주울 발열 온도가 가요성 기판을 녹일 정도로 충분히 높더라도 구동 회로부 및 발광 소자에 어떠한 열적, 기계적 손상도 남기지 않는다.
전술한 제작 과정을 거쳐 완성된 제1 실시예에 따른 가요성 표시 장치(200)에 대하여 가요성 기판(210) 표면의 주사 전자 현미경(scanning electron microscopy, SEM) 사진을 도 6에 나타내었고, 원자간 인력 현미경(atomic force microscopy, AFM) 사진을 도 7과 도 8에 나타내었다.
도 6 내지 도 8에 나타낸 가요성 기판의 표면은 발열부(120)와 접촉 후 주울 발열에 의해 발열부(120)로부터 분리된 가요성 기판의 외면이다. 제2 실시예의 가요성 표시 장치(201)의 경우 희생층(21)의 표면 또한 도 6 및 도 7과 같은 특성을 나타낸다. 도 6의 확대 배율은 130,000배이다.
JILO 공정 대신 레이저 스캔 공정을 적용한 비교예의 가요성 표시 장치를 준비하고, 도 9와 도 10에 각각 비교예에 따른 가요성 표시 장치에서 가요성 기판 표면의 주사 전자 현미경(SEM) 사진과 원자간 인력 현미경(AFM) 사진을 나타내었다. 도 9와 도 10에 나타낸 가요성 기판의 표면은 케리어 기판과 접촉 후 레이저 빔에 의해 케리어 기판으로부터 분리된 가요성 기판의 외면이다. 도 9의 확대 비율은 130,000배이다.
비교예의 가요성 표시 장치는 케리어 기판 바로 위에 발열부 대신 가요성 기판을 형성하고, 케리어 기판의 외측에서 가요성 기판을 향해 레이저 빔을 주사하여 케리어 기판과 가요성 기판을 분리시킨 것을 제외하고 본 실시예의 가요성 표시 장치와 같은 공정으로 제조된 것이다.
먼저 도 6 내지 도 8을 참고하면, JILO 공정을 이용한 제1 실시예의 가요성 표시 장치에서 가요성 기판은 거칠기가 극히 작은 매우 균일한 표면을 구현하고 있음을 확인할 수 있다. 이러한 표면 특성은 순간적인 열 분해에 의해 케리어 기판으로부터 가요성 기판의 표면 전체가 동시에 분리되는 JILO 공정 특성에 의한 것이다.
본 실시예의 가요성 표시 장치에서 가요성 기판 표면의 제급근 평균(root mean square, RMS) 거칠기는 1nm 내지 15nm의 범위에 속한다. 가요성 기판의 제곱근 평균(RMS) 거칠기는 가요성 기판의 종류, 발열부의 저항, 발열 온도, 발열부에 인가되는 전압의 펄스 주기 등 여러 요인에 따라 변할 수 있으나, 공통적으로 1nm보다 크며 15nm를 초과하지 않는다. 도 7의 원자간 인력 현미경(AFM) 분석으로 측정된 가요성 기판 표면의 제곱근 평균(RMS) 거칠기는 대략 2.5nm이고, 도 8의 원자간 인력 현미경(AFM) 분석으로 측정된 가요성 기판 표면의 제곱근 평균(RMS) 거칠기는 대략 7.5nm이다.
도 9와 도 10을 참고하면, 레이저 스캔 공정을 이용한 비교예의 가요성 표시 장치에서 가요성 기판은 20nm 이상의 제곱근 평균(RMS) 거칠기를 가지며, 본 실시예의 가요성 기판보다 표면 거칠기가 크고 균일하지 못한 표면을 구현하고 있음을 확인할 수 있다. 도 10의 원자간 인력 현미경(AFM) 분석으로 측정된 가요성 기판 표면의 제곱근 평균(RMS) 거칠기는 대략 30nm이다.
비교예에 따른 가요성 기판의 표면 특성은 레이저 스캔 특성, 즉 레이저 빔의 세기와 초점 깊이를 조절하더라도 정밀도에 한계가 있기 때문에 가요성 기판의 열 분해 높이가 일정하지 못한 것과, 가요성 기판의 표면이 레이저 스캔 방향을 따라 순차적으로(즉, 부분적으로) 열 분해되는 특성 등에 의한 것이다.
다음으로, 본 실시예에 따른 가요성 표시 장치에서 JILO 공정 전과 후의 박막 트랜지스터 특성 변화에 대해 설명한다.
하기 표 1은 JILO 공정 이전에 측정한 박막 트랜지스터의 특성을 나타낸 표이고, 도 11은 JILO 공정 이전과 JILO 공정 이후 박막 트랜지스터의 전달 특성을 나타낸 그래프이다.
Figure 112011029422982-pat00001
JILO 공정 이전, 박막 트랜지스터의 전하 이동도(μFET)는 90.4cm2/Vsec, 문턱 전압은 -2.9V, s-슬로프(sub-threshold slope)는 0.32V/decade로 측정되었다. 그리고 JILO 공정 이후 도 11에 도시한 바와 같이 박막 트랜지스터의 문턱 전압과 S-슬로프에 변화가 없는 것을 확인할 수 있다. 이 결과는 JILO 공정이 박막 트랜지스터에 성능에 유의미한 손상을 일으키지 않음을 의미한다.
도 12는 JILO 공정 이후 박막 트랜지스터의 전달 특성을 나타낸 그래프로서 비티에스(BTS; bias-temperature-stress) 실험 결과를 나타낸다. BTS 실험은 Vg=15V, 600초, 85℃의 바이어스 스트레스 조건에서 진행되었다.
도 12를 참고하면, 스트레스 이전 대비 Vds=5.1V 및 0.1V의 바이어스 스트레스 조건에서 0.1V의 문턱 전압 이동이 관찰되었다. 이 값은 유리 기판에 형성된 일반적인 엘티피에스(LTPS: Low Temperature Poly-Silicon) 박막 트랜지스터와 비슷한 값이다. 이 결과로부터 JILO 공정이 박막 트랜지스터의 신뢰도에 미치는 영향이 거의 없는 것을 확인할 수 있다.
도 13a는 JILO 공정 이후 박막 트랜지스터의 전달 특성을 나타낸 그래프로서 에이치디씨(HDC, high drain current) 스트레스 실험 결과를 나타낸다. 도 13b는 JILO 공정 이후 박막 트랜지스터의 이력(hysteresis)을 나타낸 그래프이다.
도 13a에서 HDC 스트레스 조건은 Vgs=(-15V), Vds=(-20V), 및 60초이다. 도 13a의 결과로부터 HDC 스트레스 이후 박막 트랜지스터의 전기적 특성에 변화가 생기지 않은 것을 확인할 수 있다. 또한 도 13b에서 JILO 공정 이후 문턱 전압 이동은 대략 0.2V로서 이 값은 일반적인 LTPS 박막 트랜지스터에서와 거의 유사한 값이다.
전술한 실험 결과들로부터 본 실시예에 따른 JILO 기술이 박막 트랜지스터의 성능과 신뢰성에 영향을 미치지 않으며, 대량 생산에 적합한 기술임을 알 수 있다.이하, 도 14와 도 15를 참조하여 가요성 표시 장치의 내부 구조에 대해 상세하게 설명한다.
도 14는 가요성 표시 장치의 화소 구조를 나타낸 배치도이고, 도 15는 도 14의 A-A선에 따른 가요성 표시 장치의 단면을 나타낸다. 도 14와 도 15에서는 가요성 표시 장치의 구체적인 예로서 유기 발광 표시 장치를 도시하였다.
도 14와 도 15를 참고하면, 가요성 표시 장치(200)는 복수의 화소를 포함하며, 각 화소마다 구동 회로부(230)와 유기 발광 소자(240)가 위치한다. 구동 회로부(230)는 스위칭 박막 트랜지스터(30)와 구동 박막 트랜지스터(40) 및 축전 소자(50)를 포함한다. 그리고 가요성 기판(210)의 일 방향을 따라 게이트 라인(61)이 위치하고, 데이터 라인(62)과 공통 전원 라인(63)이 게이트 라인(61)과 절연 교차한다.
도 14에서는 하나의 화소에 두 개의 박막 트랜지스터(30, 40)와 하나의 축전 소자(50)가 위치하는 구조를 예로 들어 도시하였다. 그러나 가요성 표시 장치(200)는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선을 더 구비하여 다양한 구조를 가질 수 있다.
스위칭 박막 트랜지스터(30)는 스위칭 반도체층(31), 스위칭 게이트 전극(32), 스위칭 소스 전극(33), 및 스위칭 드레인 전극(34)을 포함한다. 구동 박막 트랜지스터(40)는 구동 반도체층(41), 구동 게이트 전극(42), 구동 소스 전극(43), 및 구동 드레인 전극(44)을 포함한다. 박막 트랜지스터로서 도 15에 도시한 탑 게이트 구조 이외에 버텀 게이트 구조의 박막 트랜지스터가 사용될 수도 있다.
축전 소자(50)는 층간 절연막(64)을 사이에 두고 배치된 한 쌍의 축전판(51, 52)을 포함한다. 이때 층간 절연막(64)은 유전체로 형성된다. 축전 소자(50)에서 축정된 전하와 양 축전판(51, 52) 사이의 전압에 의해 축전 용량이 결정된다.
유기 발광 소자(240)는 화소 전극(25)과, 화소 전극(25) 위에 형성된 유기 발광층(26)과, 유기 발광층(26) 위에 형성된 공통 전극(27)을 포함한다. 화소 전극(25)은 정공 주입 전극일 수 있고, 공통 전극(27)은 전자 주입 전극일 수 있다. 가요성 표시 장치(200)의 구동 방법에 따라 그 반대의 경우도 가능하다. 화소 전극(25) 및 공통 전극(27)으로부터 각각 정공과 전자가 유기 발광층(26) 내부로 주입된다. 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다.
화소 전극(25)으로 반사형 전극이 사용되고, 공통 전극(27)으로 투과형 또는 반투과형 전극이 사용될 수 있다. 이 경우 유기 발광 소자(240)는 봉지 부재(250)를 향해 빛을 방출한다. 화소 전극(25)으로 투과형 또는 반투과형 전극이 사용되고, 공통 전극(27)으로 반사형 전극이 사용될 수 있다. 이 경우 유기 발광 소자(240)는 가요성 기판(210)을 향해 빛을 방출한다.
스위칭 박막 트랜지스터(30)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 스위칭 게이트 전극(32)은 게이트 라인(61)과 연결된다. 스위칭 소스 전극(33)은 데이터 라인(62)에 연결된다. 스위칭 드레인 전극(34)은 스위칭 소스 전극(33)으로부터 이격 배치되며 어느 한 축전판(51)과 연결된다.
구동 박막 트랜지스터(40)는 선택된 화소 내의 유기 발광 소자(240)의 유기 발광층(26)을 발광시키기 위한 구동 전원을 화소 전극(25)에 인가한다. 구동 게이트 전극(42)은 스위칭 드레인 전극(34)과 연결된 축전판(51)과 연결된다. 구동 소스 전극(43)과 다른 한 축전판(52)은 각각 공통 전원 라인(63)과 연결된다. 구동 드레인 전극(44)은 컨택 홀을 통해 유기 발광 소자(240)의 화소 전극(25)과 연결된다.
전술한 구조에 의해, 스위칭 박막 트랜지스터(30)는 게이트 라인(61)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(62)에 인가된 데이터 전압을 구동 박막 트랜지스터(40)로 전달한다. 공통 전원 라인(63)으로부터 구동 박막 트랜지스터(40)에 인가된 공통 전압과 스위칭 박막 트랜지스터(30)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(50)에 저장되고, 축전 소자에 저장된 전압에 대응하는 전류가 유기 발광 소자(240)로 흘러 유기 발광 소자(240)가 발광한다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
30: 스위칭 박막 트랜지스터 40: 구동 박막 트랜지스터
50: 축전 소자 61: 게이트 라인
62: 데이터 라인 63: 공통 전원 라인
110: 케리어 기판 120: 발열부
210, 211: 가요성 기판 220: 베리어막
230: 구동 회로부 240: 발광 소자
250: 봉지 부재 200, 201: 가요성 표시 장치

Claims (19)

  1. 케리어 기판 상에 발열부를 형성하는 단계;
    상기 발열부 상에 가요성 기판을 형성하는 단계;
    상기 가요성 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터와 연결되는 발광 소자를 형성하는 단계; 및
    상기 발열부에 전압을 인가하여 주울열을 발생시키는 것에 의해 상기 가요성 기판에 열을 가하여 상기 발열부로부터 상기 가요성 기판을 분리하는 단계
    를 포함하는 가요성 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 가요성 기판은 상기 발열부 상에 단일층으로 형성되는 가요성 표시 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 가요성 기판을 분리하는 단계에서 상기 발열부와 상기 가요성 기판 사이의 계면 온도는 상기 가요성 기판의 녹는점보다 높은 가요성 표시 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 가요성 기판은 상기 발열부 상에 형성된 희생층, 상기 희생층 상에 형성된 투습 방지층, 및 상기 투습 방지층 상에 형성된 본체층을 포함하는 가요성 표시 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 가요성 기판을 분리하는 단계에서 상기 발열부와 상기 희생층 사이의 계면 온도는 상기 희생층의 녹는점보다 높은 가요성 표시 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항의 방법으로 제조되고, 상기 가요성 기판과 상기 발광 소자를 포함하며, 상기 가요성 기판의 외면은 1nm 내지 15nm의 범위에 속하는 제곱근 평균 거칠기를 가지는 가요성 표시 장치.
  7. 케리어 기판 상에 저항을 가지는 도전 물질을 포함하는 발열부를 형성하는 단계;
    상기 발열부 상에 가요성 기판을 형성하는 단계;
    상기 가요성 기판 상에 박막 트랜지스터를 포함하는 구동 회로부를 형성하는 단계;
    상기 구동 회로부 상에 발광 소자 및 봉지 부재를 형성하는 단계;
    상기 발열부에 전압을 인가하여 주울 열을 발생시킴으로써 상기 가요성 기판에 직접 열을 가하여 상기 발열부로부터 상기 가요성 기판을 분리하는 단계
    를 포함하는 가요성 표시 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 발열부는 금속과 금속 산화물 중 적어도 하나를 포함하며, 상기 케리어 기판 상에 균일한 두께로 형성되는 가요성 표시 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 발열부는 펄스 파형의 전압을 인가받아 주울 열을 발생시키는 가요성 표시 장치의 제조 방법.
  10. 제7항에 있어서,
    상기 가요성 기판은 상기 발열부 상에 단일층으로 형성되고, 상기 발열부의 주울 열에 의해 상기 발열부와 접하는 일부 영역이 분해되어 상기 발열부로부터 분리되는 가요성 표시 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 가요성 기판은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 및 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함하는 가요성 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 발열부의 주울 발열 온도는 300℃ 내지 900℃의 범위에 속하는 가요성 표시 장치의 제조 방법.
  13. 제7항에 있어서,
    상기 가요성 기판은 상기 발열부 상에 형성된 희생층, 상기 희생층 상에 형성된 투습 방지층, 및 상기 투습 방지층 상에 형성된 본체층을 포함하는 가요성 표시 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 희생층은 상기 본체층보다 작은 두께로 형성되며, 상기 발열부의 주울 열에 의해 적어도 일부가 분해되어 상기 투습 방지층 및 상기 본체층이 상기 발열부로부터 분리되는 가요성 표시 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 희생층은 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르술폰, 폴리에틸렌 테레프탈레이트, 및 폴리에틸렌 나프탈레이트 중 적어도 하나를 포함하는 가요성 표시 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 발열부의 주울 발열 온도는 300℃ 내지 900℃의 범위에 속하는 가요성 표시 장치의 제조 방법.
  17. 제7항에 있어서,
    상기 발광 소자는 복수의 유기 발광 소자를 포함하는 가요성 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 봉지 부재는 복수의 유기막과 복수의 무기막을 포함하는 다층막으로 구성되는 가요성 표시 장치의 제조 방법.
  19. 제7항 내지 제18항 중 어느 한 항의 방법으로 제조되고, 상기 가요성 기판과 상기 발광 소자를 포함하며, 상기 가요성 기판의 외면은 1nm 내지 15nm의 범위에 속하는 제곱근 평균 거칠기를 가지는 가요성 표시 장치.
KR1020110036862A 2011-03-10 2011-04-20 가요성 표시 장치 및 이의 제조 방법 KR101893530B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011099272A JP5355618B2 (ja) 2011-03-10 2011-04-27 可撓性表示装置及びこの製造方法
CN201110113872.5A CN102683379B (zh) 2011-03-10 2011-04-29 柔性显示装置及其制造方法
TW100115132A TWI503804B (zh) 2011-03-10 2011-04-29 可撓性顯示裝置及製造其之方法
US13/097,456 US9614190B2 (en) 2011-03-10 2011-04-29 Flexible display device and manufacturing method thereof
EP11003519.3A EP2498316B1 (en) 2011-03-10 2011-04-29 Method of manufacturing a flexible display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110021423 2011-03-10
KR20110021423 2011-03-10

Publications (2)

Publication Number Publication Date
KR20120103388A KR20120103388A (ko) 2012-09-19
KR101893530B1 true KR101893530B1 (ko) 2018-08-31

Family

ID=47111510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110036862A KR101893530B1 (ko) 2011-03-10 2011-04-20 가요성 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
KR (1) KR101893530B1 (ko)
TW (1) TWI503804B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027791A (ko) * 2019-09-03 2021-03-11 한국생산기술연구원 플렉서블 전자소자 제작방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496693B (zh) * 2012-10-09 2015-08-21 Innocom Tech Shenzhen Co Ltd 層狀軟性元件及以該層狀軟性元件製作顯示裝置的方法
TWI518895B (zh) 2013-05-21 2016-01-21 財團法人工業技術研究院 薄膜裝置
KR102021030B1 (ko) 2013-06-07 2019-09-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제어방법
KR20150035262A (ko) * 2013-09-27 2015-04-06 주식회사 엘지화학 유기 발광 소자 및 이의 제조방법
KR20160102968A (ko) * 2013-12-26 2016-08-31 인텔 코포레이션 플렉서블 전자 통신 디바이스를 위한 방법 및 장치
KR101631008B1 (ko) 2015-01-08 2016-06-16 경희대학교 산학협력단 이차원 전이금속 칼코겐 화합물을 이용한 플렉서블 박막 트랜지스터, 전자 소자 및 그 제조방법
CN112652240A (zh) * 2019-10-11 2021-04-13 群创光电股份有限公司 可挠性显示装置及可挠性显示装置的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007015377A (ja) * 2005-06-07 2007-01-25 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7476523B2 (en) * 2000-08-14 2009-01-13 Surface Logix, Inc. Method of patterning a surface using a deformable stamp
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US20040121146A1 (en) * 2002-12-20 2004-06-24 Xiao-Ming He Composite barrier films and method
JP2006049800A (ja) * 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
TWI321241B (en) * 2005-09-14 2010-03-01 Ind Tech Res Inst Flexible pixel array substrate and method of fabricating the same
KR101010023B1 (ko) * 2008-12-15 2011-01-21 포항공과대학교 산학협력단 레이저 빔을 이용한 플렉서블 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007015377A (ja) * 2005-06-07 2007-01-25 Fujifilm Holdings Corp 機能性膜含有構造体、及び、機能性膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027791A (ko) * 2019-09-03 2021-03-11 한국생산기술연구원 플렉서블 전자소자 제작방법
KR102291670B1 (ko) * 2019-09-03 2021-08-23 한국생산기술연구원 플렉서블 전자소자 제작방법

Also Published As

Publication number Publication date
TWI503804B (zh) 2015-10-11
TW201237828A (en) 2012-09-16
KR20120103388A (ko) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5355618B2 (ja) 可撓性表示装置及びこの製造方法
KR101893530B1 (ko) 가요성 표시 장치 및 이의 제조 방법
US7800300B2 (en) Organic electroluminescent display device having electroluminescent transistors and methods of manufacturing the device
KR100497447B1 (ko) 일렉트로 루미네센스 표시 장치
JP4270891B2 (ja) El表示装置のレーザーリペア方法
US10230066B2 (en) Organic light emitting display device having banks and method of manufacturing the same
US20100117072A1 (en) Light emitting apparatus and method of manufacturing the same
CN102082150A (zh) 柔性显示器及其制造方法
US8556671B2 (en) Frit sealing system and method of manufacturing organic light-emitting display (OLED) apparatus using the same
KR20150033195A (ko) 유기 발광 표시 장치 및 그 제조 방법
TWI714578B (zh) 有機發光設備
US20150287771A1 (en) Organic light-emitting diode display and manufacturing method thereof
GB2483352A (en) Repairing short circuit manufacturing defects in OLED displays
US20150108433A1 (en) Organic light-emitting diode display and manufacturing method thereof
TW200908339A (en) Semiconductor device, manufacturing method thereof and image display device
JP2006310289A (ja) 発光装置、発光装置の製造方法、及び電子機器
KR100503589B1 (ko) 일렉트로루미너센스 표시 장치
KR20110126608A (ko) 표시 장치용 기판 및 그의 제조 방법
JP2014197142A (ja) 表示装置およびその製造方法、並びに電子機器
KR100496578B1 (ko) 일렉트로 루미네센스 표시 장치의 제조 방법
JP2005135978A (ja) 有機半導体回路基板及びその製造方法
WO2013014790A1 (ja) 有機エレクトロルミネッセンスデバイスおよび有機エレクトロルミネッセンスデバイスの製造方法
JP2009135520A (ja) 有機半導体回路基板
JP2005142121A (ja) 有機el表示装置およびその製造方法
KR100730154B1 (ko) 평판표시장치 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal