KR101889440B1 - Thin film transistor liquid crystal display device and method for fabricating the same - Google Patents

Thin film transistor liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR101889440B1
KR101889440B1 KR1020110129901A KR20110129901A KR101889440B1 KR 101889440 B1 KR101889440 B1 KR 101889440B1 KR 1020110129901 A KR1020110129901 A KR 1020110129901A KR 20110129901 A KR20110129901 A KR 20110129901A KR 101889440 B1 KR101889440 B1 KR 101889440B1
Authority
KR
South Korea
Prior art keywords
substrate
forming
column spacer
liquid crystal
thin film
Prior art date
Application number
KR1020110129901A
Other languages
Korean (ko)
Other versions
KR20130063404A (en
Inventor
이성근
정종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110129901A priority Critical patent/KR101889440B1/en
Publication of KR20130063404A publication Critical patent/KR20130063404A/en
Application granted granted Critical
Publication of KR101889440B1 publication Critical patent/KR101889440B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 박막 트랜지스터 액정표시장치 제조방법은, 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 금속막을 형성한 다음, 마스크 공정에 따라 표시 영역에 게이트 전극 및 게이트 라인을 형성하고, 비표시 영역에서는 게이트 패드를 형성하는 단계; 상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 채널층, 소스/드레인 전극, 데이터 라인 및 데이터 패드를 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 제 1 보호막과 층간절연막을 순차적으로 형성하는 단계; 상기 층간절연막이 형성된 기판 상에 제 1 금속막 및 제 2 금속막을 형성하고, 하프톤 마스크 또는 회절마스크를 사용하는 마스크 고정에 따라 화소 영역에는 공통전극을 형성하고, 상기 소스/드레인 전극 상에는 컬럼스페이서 고정부를 형성하는 단계; 상기 공통 전극이 형성된 기판 상에 제 2 보호막을 형성한 다음, 콘택홀 공정을 진행하여, 상기 컬럼스페이서 고정부를 노출시키는 고정홈을 형성하는 단계; 상기 콘택홀 공정을 진행한 기판 상에 투명성 도전물질로된 금속막을 형성한 다음, 마스크 공정에 따라 화소 전극을 형성하는 단계를 포함한다.
본 발명에 따른 박막 트랜지스터 액정표시장치 및 이의 제조방법은, 박막 트랜지스터가 형성되는 어레이 기판의 박막 트랜지스터 영역에 고정홈을 형성하고, 상기 고정홈 영역에 컬럼스페이서 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지한 효과가 있다.The present invention discloses a thin film transistor liquid crystal display and a method of manufacturing the same. According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device, comprising: providing a substrate divided into a display area and a non-display area; Forming a metal film on the substrate, forming a gate electrode and a gate line in a display region according to a mask process, and forming a gate pad in a non-display region; Forming a gate insulating layer, a channel layer, a source / drain electrode, a data line, and a data pad on a substrate having the gate electrode formed thereon; Sequentially forming a first protective film and an interlayer insulating film on a substrate on which the source / drain electrodes are formed; A first metal film and a second metal film are formed on the substrate on which the interlayer insulating film is formed and a common electrode is formed in the pixel region in accordance with mask fixing using a halftone mask or a diffraction mask, Forming a fixed portion; Forming a second protective film on the substrate having the common electrode formed thereon, and then performing a contact hole process to form a fixing groove exposing the column spacer fixing portion; Forming a metal film made of a transparent conductive material on the substrate having undergone the contact hole process, and forming a pixel electrode according to a mask process.
A thin film transistor liquid crystal display device and a method of manufacturing the same according to the present invention are characterized in that a fixing groove is formed in a thin film transistor region of an array substrate on which a thin film transistor is formed and a column spacer fixing portion is formed in the fixing groove region, .

Description

박막 트랜지스터 액정표시장치 및 이의 제조방법{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a thin film transistor liquid crystal display device and a method of manufacturing the same. BACKGROUND OF THE INVENTION [0002]

본 발명은 박막 트랜지스터 액정표시장치 및 이의 제조방법에 관한 것으로, 보다 구체적으로는 컬럼스페이서의 유동을 방지하여 투과율을 개선한 박막 트랜지스터 액정표시장치 및 이의 제조방법에 관한 것이다.
The present invention relates to a thin film transistor liquid crystal display device and a method of manufacturing the same, and more particularly, to a thin film transistor liquid crystal display device which prevents flow of a column spacer and improves transmittance and a method of manufacturing the same.

통상적으로 액정표시장치(Liquid Crystal Display)는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정표시장치는 주로 컬러필터 어레이가 형성되는 컬러필터 기판과 박막 트랜지스터(TFT: Thin Film Transistor) 어레이가 형성되는 박막 트랜지스터 어레이 기판이 액정을 사이에 두고 합착되어 형성된다.[0002] A liquid crystal display typically displays an image by adjusting the light transmittance of a liquid crystal having dielectric anisotropy using an electric field. The liquid crystal display device is formed by a color filter substrate on which a color filter array is formed and a thin film transistor array substrate on which a thin film transistor (TFT) array is formed.

최근에는 액정표시장치의 협소한 시야각 문제를 해결하기 위해 여러가지 새로운 방식을 채용한 액정표시장치가 개발되고 있다. 광시야각 특성을 갖는 액정표시장치는 횡전계 방식(IPS:in-plane switching mode), OCB 방식(optically compensated birefrigence mode) 및 FFS(Fringe Field Swithching) 방식 등이 있다.In recent years, liquid crystal display devices employing various new methods have been developed to solve the narrow viewing angle problem of the liquid crystal display device. A liquid crystal display device having a wide viewing angle characteristic includes an in-plane switching mode (IPS), an optically compensated birefringence mode (OCB), and a fringe field swithching (FFS) mode.

이중 상기 횡전계 방식 액정표시장치는 화소 전극과 공통 전극을 동일한 기판 상에 배치하여 전극들 간에 수평 전계가 발생하도록 한다. 이로 인하여 액정 분자들의 장축이 기판에 대해서 수평 방향으로 배열되어 종래 TN(Twisted Nematic) 방식 액정표시장치에 비해 광시야각 특성이 있다.In the transverse electric field type liquid crystal display device, a pixel electrode and a common electrode are disposed on the same substrate so that a horizontal electric field is generated between the electrodes. As a result, the long axes of the liquid crystal molecules are aligned in the horizontal direction with respect to the substrate, and thus the liquid crystal display device has a wide viewing angle characteristic as compared with a conventional TN (Twisted Nematic) type liquid crystal display device.

또한, 종래 횡전계 방식 액정표시장치는 데이터 라인과 화소 영역에 형성되는 전극들 사이의 기생 커패시턴스를 줄이면서, 투과율을 개선하기 위해 포토아크릴과 같은 유기막을 기판의 전면에 형성하였다.In addition, in the conventional transverse electric field type liquid crystal display device, an organic film such as photo-acryl is formed on the entire surface of the substrate in order to reduce the parasitic capacitance between the electrodes formed in the data line and the pixel region and improve the transmittance.

하지만, 박막 트랜지스터의 어레이 기판과 컬러필터기판을 합착할 때, 셀(Cell) 갭(Gap) 유지를 위해 형성하는 컬럼스페이서(Column Spacer)들이 시프트 되는 시프트(shift) 불량이 발생된다. 이와 같은, 컬럼스페이서의 시프트 불량은 두꺼운 유기막으로 인해 컬럼스페이서에 과도한 눌림 현상이 발생하기 때문이다.However, when the array substrate of the thin film transistor and the color filter substrate are attached to each other, a shift failure occurs in which column spacers formed for holding a cell gap are shifted. Such a shift failure of the column spacer is caused by excessive pressing on the column spacer due to the thick organic film.

상기와 같은 컬럼스페이서의 시프트 불량은 화소 영역의 박막 트랜지스터 영역에 위치해야할 컬럼스페이서가 화소 영역까지 밀려, 화소 개구 영역의 배향막을 손상시키거나, 이로 인한 미세 휘점 불량을 야기한다. The shift deficiency of the column spacer as described above causes the column spacer to be located in the thin film transistor region of the pixel region to be pushed up to the pixel region, thereby damaging the alignment film of the pixel opening region and resulting in defective microfine defects.

또한, 상기와 같은 미세 휘점 불량을 가리기 위해서는 컬러필터기판에 형성되는 블랙매트릭스(Black Matrix)의 폭을 화소 영역까지 확장해야 하는데, 이로 인하여 화소 개구율이 저하된다.
Further, in order to obviate such defects as described above, the width of the black matrix formed on the color filter substrate must be extended to the pixel region, which results in a decrease in the pixel aperture ratio.

본 발명은, 박막 트랜지스터가 형성되는 어레이 기판의 박막 트랜지스터 영역에 고정홈을 형성하고, 상기 고정홈 영역에 컬럼스페이서 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지한 박막 트랜지스터 액정표시장치 및 이의 제조방법을 제공하는데 그 목적이 있다.The present invention relates to a thin film transistor liquid crystal display device in which a fixing groove is formed in a thin film transistor region of an array substrate on which a thin film transistor is formed and a column spacer fixing portion is formed in the fixing groove region to prevent a shift defect of a column spacer, The purpose of the method is to provide.

또한, 본 발명은, 어레이 기판의 박막 트랜지스터 영역에 컬럼스페이서의 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지하고, 아울러 블랙매트릭스의 폭을 줄여 화소 개구율을 향상시킨 박막 트랜지스터 액정표시장치 및 이의 제조방법을 제공하는데 다른 목적이 있다.
The present invention also relates to a thin film transistor liquid crystal display device in which a column spacer is fixed in a thin film transistor region of an array substrate to prevent shift defects of a column spacer and a width of a black matrix is reduced to improve a pixel aperture ratio, There is another purpose in providing a method.

상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 박막 트랜지스터 액정표시장치는, 기판; 상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자; 상기 화소 영역에 상기 데이터 라인과 평행한 방향하고, 상기 화소 영역의 중앙을 중심으로 상하 서로 대칭 구조를 갖는 공통 전극; 및 상기 공통 전극과 데이터 라인 상부에 각각 배치되는 화소 전극 및 쉴드패턴을 포함하고, 상기 스위칭 소자의 상부에는 고정판과 상기 고정판 상에 형성된 다수개의 돌기패턴들로 구성된 컬럼스페이서 고정부가 형성되어 있는 것을 특징으로 한다.
According to an aspect of the present invention, there is provided a thin film transistor liquid crystal display comprising: a substrate; A gate line and a data line cross-arrayed to define a pixel region on the substrate; A switching element disposed at an intersection of the gate line and the data line; A common electrode arranged in the pixel region in parallel with the data line and having a symmetrical structure vertically with respect to a center of the pixel region; And a pixel electrode and a shield pattern disposed on the common electrode and the data line, respectively, and a column spacer fixing part formed of a fixing plate and a plurality of protrusion patterns formed on the fixing plate is formed on the switching element .

또한, 본 발명의 박막 트랜지스터 액정표시장치 제조방법은, 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 금속막을 형성한 다음, 마스크 공정에 따라 표시 영역에 게이트 전극 및 게이트 라인을 형성하고, 비표시 영역에서는 게이트 패드를 형성하는 단계; 상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 채널층, 소스/드레인 전극, 데이터 라인 및 데이터 패드를 형성하는 단계; 상기 소스/드레인 전극이 형성된 기판 상에 제 1 보호막과 층간절연막을 순차적으로 형성하는 단계; 상기 층간절연막이 형성된 기판 상에 제 1 금속막 및 제 2 금속막을 형성하고, 하프톤 마스크 또는 회절마스크를 사용하는 마스크 고정에 따라 화소 영역에는 공통전극을 형성하고, 상기 소스/드레인 전극 상에는 컬럼스페이서 고정부를 형성하는 단계; 상기 공통 전극이 형성된 기판 상에 제 2 보호막을 형성한 다음, 콘택홀 공정을 진행하여, 상기 컬럼스페이서 고정부를 노출시키는 고정홈을 형성하는 단계; 상기 콘택홀 공정을 진행한 기판 상에 투명성 도전물질로된 금속막을 형성한 다음, 마스크 공정에 따라 화소 전극을 형성하는 단계를 포함한다.
According to another aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device, including: providing a substrate divided into a display area and a non-display area; Forming a metal film on the substrate, forming a gate electrode and a gate line in a display region according to a mask process, and forming a gate pad in a non-display region; Forming a gate insulating layer, a channel layer, a source / drain electrode, a data line, and a data pad on a substrate having the gate electrode formed thereon; Sequentially forming a first protective film and an interlayer insulating film on a substrate on which the source / drain electrodes are formed; A first metal film and a second metal film are formed on the substrate on which the interlayer insulating film is formed and a common electrode is formed in the pixel region in accordance with mask fixing using a halftone mask or a diffraction mask, Forming a fixed portion; Forming a second protective film on the substrate having the common electrode formed thereon, and then performing a contact hole process to form a fixing groove exposing the column spacer fixing portion; Forming a metal film made of a transparent conductive material on the substrate having undergone the contact hole process, and forming a pixel electrode according to a mask process.

본 발명에 따른 박막 트랜지스터 액정표시장치 및 이의 제조방법은, 박막 트랜지스터가 형성되는 어레이 기판의 박막 트랜지스터 영역에 고정홈을 형성하고, 상기 고정홈 영역에 컬럼스페이서 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지한 효과가 있다.A thin film transistor liquid crystal display device and a method of manufacturing the same according to the present invention are characterized in that a fixing groove is formed in a thin film transistor region of an array substrate on which a thin film transistor is formed and a column spacer fixing portion is formed in the fixing groove region, .

또한, 본 발명에 따른 박막 트랜지스터 액정표시장치 및 이의 제조방법은, 어레이 기판의 박막 트랜지스터 영역에 컬럼스페이서의 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지하고, 아울러 블랙매트릭스의 폭을 줄여 화소 개구율을 향상시킨 효과가 있다.
The thin film transistor liquid crystal display device and the method of manufacturing the same according to the present invention can prevent a shift defect of a column spacer by forming a fixed portion of a column spacer in a thin film transistor region of an array substrate and reduce a width of a black matrix, .

도 1은 본 발명에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 평면도이다.
도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조 공정을 도시한 도면이다.
도 3a 및 도 3b는 본 발명에 따라 컬럼스페이서 고정부가 컬럼스페이서의 시프트 불량을 방지하는 모습을 도시한 도면이다.
도 4는 본 발명에 따라 컬럼스페이서 시프트 불량을 방지함으로써, 화소 개구율이 향상되는 모습을 도시한 도면이다.1 is a plan view showing a pixel structure of a thin film transistor liquid crystal display device according to the present invention.
2A to 2C are diagrams illustrating a manufacturing process of a thin film transistor liquid crystal display device according to the present invention.
FIGS. 3A and 3B are views showing a state in which the column spacer fixing portion prevents a shift failure of the column spacer according to the present invention. FIG.
4 is a view showing a state in which a pixel aperture ratio is improved by preventing a column spacer shift failure according to the present invention.

이하, 본 발명의 실시 예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like reference numerals designate like elements throughout the specification.

또한, 실시예의 설명에 있어서, 각 패턴, 층, 막, 영역 또는 기판 등이 각 패턴, 층, 막, 영역 또는 기판 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. Furthermore, in the description of the embodiments, it is to be understood that each pattern, layer, film, region, substrate, or the like is formed "on" or "under" each pattern, layer, film, The terms " on "and " under " all include being formed either" directly "or" indirectly "

또한, 각 구성요소의 상, 옆 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In addition, reference to the top, side, or bottom of each component will be described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

도 1은 본 발명에 따른 박막 트랜지스터 액정표시장치의 화소 구조를 도시한 평면도이다.1 is a plan view showing a pixel structure of a thin film transistor liquid crystal display device according to the present invention.

도 1을 참조하면, 본 발명의 박막 트랜지스터 액정표시장치의 어레이 기판은 복수개의 화소 영역이 형성되는 표시 영역과 패드 영역이 형성되는 비표시 영역으로 구분되고, 게이트 라인(101)과 데이터 라인(103)이 교차 배열되어 화소 영역(sub-pixel region)을 정의한다.1, an array substrate of a thin film transistor liquid crystal display device according to the present invention is divided into a display region where a plurality of pixel regions are formed and a non-display region where pad regions are formed, and a gate line 101 and a data line 103 ) Are arranged in an intersecting manner to define a sub-pixel region.

상기 게이트 라인(101)과 데이터 라인(103)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다. 박막 트랜지스터는, 상기 게이트 라인(101)보다 폭이 넓게 화소 영역 방향으로 인출된 게이트 전극(도 2a의 101a), 소스/드레인 전극 및 채널층(미도시)을 포함한다.A thin film transistor (TFT) as a switching element is disposed in a region where the gate line 101 and the data line 103 intersect. The thin film transistor includes a gate electrode (101a in Fig. 2A), a source / drain electrode, and a channel layer (not shown) drawn in the direction of the pixel region with a width wider than the gate line 101. [

상기 화소 영역에는 플레이트(plate) 구조를 갖는 공통 전극(129)이 상기 데이터 라인(103)과 평행한 방향으로 배치되어 있다. 또한, 상기 공통 전극(129) 상에는 다수개의 슬릿바 구조로 형성된 화소 전극(150)이 교대로 배치되어 있다. 또한, 화소 영역의 둘레에는 상기 화소 전극(150)과 일체로 형성된 쉴드패턴(151)이 상기 데이터 라인(103)과 오버랩되도록 배치되어 있다.A common electrode 129 having a plate structure is arranged in the pixel region in a direction parallel to the data line 103. On the common electrode 129, pixel electrodes 150 formed by a plurality of slit bar structures are alternately arranged. A shield pattern 151 formed integrally with the pixel electrode 150 is disposed around the pixel region so as to overlap with the data line 103.

상기 화소 전극(150)은 제 2 콘택홀(232)을 통해 박막 트랜지스터의 드레인 전극과 전기적으로 접속된다.The pixel electrode 150 is electrically connected to the drain electrode of the thin film transistor through the second contact hole 232.

또한, 본 발명의 공통 전극(129)과 화소 전극(150)은 상기 게이트 라인(101)과 평행한 화소 중심선을 중심으로 상기 데이터 라인(103) 방향을 따라 상하 대칭되게 절곡된 구조로 형성된다. 또한, 상기 화소 전극(150)과 공통 전극(129)은 화소 중심선을 중심으로 상하 방향으로 각각 소정의 각도를 갖도록 형성된다.The common electrode 129 and the pixel electrode 150 of the present invention are formed in a vertically symmetrical structure along the direction of the data line 103 about the pixel center line parallel to the gate line 101. In addition, the pixel electrode 150 and the common electrode 129 are formed to have a predetermined angle in the vertical direction about the pixel center line.

또한, 상기 공통 전극(129)은 사각형 플레이트(plate) 형태로 형성되어 있지만, 이는 고정된 것이 아니다. 따라서, 상기 화소 전극(150)과 같이 다수개의 슬릿바 구조로 형성될 수 있다.In addition, although the common electrode 129 is formed in the form of a rectangular plate, it is not fixed. Accordingly, the pixel electrode 150 may have a plurality of slit bar structures.

또한, 본 발명에서는 어레이 기판과 컬러필터기판(미도시) 합착시 셀갭(cell gap) 유지를 위해 배치되는 다수개의 컬럼스페이서들의 시프트(유동) 방지를 위해 박막 트랜지스터 상부에 고정홈(FA)을 형성하였다.In addition, in the present invention, a fixing groove FA is formed on a top of a thin film transistor to prevent shift of a plurality of column spacers arranged to maintain a cell gap when a color filter substrate (not shown) is attached to an array substrate Respectively.

따라서, 상기 컬러필터기판과 어레이 기판이 합착 될 때, 컬럼스페이서들은 박막 트랜지스터 상부에 형성되어 있는 고정홈(FA)에 의해 화소 영역으로 시프트되지 않는다.Therefore, when the color filter substrate and the array substrate are bonded, the column spacers are not shifted to the pixel region by the fixing grooves FA formed on the TFTs.

도 1에 도시된 바와 같이, 각 화소 영역의 박막 트랜지스터 상부에 형성된 고정홈(FA) 영역에 제 1 컬럼스페이서(CS1)와 제 2 컬럼스페이서(CS2)가 위치하는 것을 볼 수 있다. 또한, 상기 제 1 컬럼스페이서(CS1)와 제 2 컬럼스페이서(CS2)의 유동 방지를 위해 고정홈(FA) 영역에는 다수개의 돌기 패턴이 형성된 고정부가 형성되어 있는데, 이에 대한 구체적인 설명은 도 2a 내지 도 2c와 도 3a 및 도 3b를 참조한다.As shown in FIG. 1, it can be seen that the first column spacer CS1 and the second column spacer CS2 are located in the fixed region (FA) formed on the upper portion of the thin film transistor of each pixel region. In order to prevent the flow of the first column spacer CS1 and the second column spacer CS2, a fixing portion having a plurality of protrusion patterns is formed in the fixing groove FA. Reference is made to Figure 2c and Figures 3a and 3b.

또한, 액정표시장치의 게이트 패드 영역에는 상기 게이트 라인(101)으로부터 연장된 게이트 패드(110)가 형성되고, 상기 게이트 패드(110) 상에는 제 1 콘택홀(231)을 통해 서로 전기적으로 콘택된 게이트 패드 콘택전극(310)이 형성된다.A gate pad 110 extending from the gate line 101 is formed in the gate pad region of the liquid crystal display device and a gate electrode 110 electrically connected to the gate pad 110 through the first contact hole 231 is formed. A pad contact electrode 310 is formed.

또한, 액정표시장치의 데이터 패드 영역에는 상기 데이터 라인(103)으로부터 연장된 데이터 패드(120)가 형성되고, 상기 데이터 패드(120) 상에는 제 3 콘택홀(233)을 통해 서로 전기적으로 콘택된 데이터 패드 콘택전극(320)이 형성된다.
A data pad 120 extending from the data line 103 is formed in a data pad area of the liquid crystal display device and data electrically connected to the data pad 120 through a third contact hole 233 A pad contact electrode 320 is formed.

상기와 같이, 본 발명에서는 어레이 기판과 컬러필터기판 합착시 컬럼스페이서들이 눌림 현상으로 인하여 화소 영역으로 시프트되는 것을 방지함으로써, 컬럼스페이서에 의해 화소 영역에서 배향막이 손상되는 것을 방지하였다.As described above, in the present invention, since the column spacers are prevented from being shifted to the pixel region due to the pressing phenomenon when the array substrate and the color filter substrate are attached, the column spacer prevents the alignment film from being damaged in the pixel region.

또한, 본 발명에서는 어레이 기판의 박막 트랜지스터 상부에 컬럼스페이서들을 특정 영역에만 고정될 수 있도록 고정홈과 고정부를 형성함으로써, 컬러필터기판 상에 형성되는 블랙매트릭스의 폭을 줄여 화소 개구율을 향상시킬 수 있다.
Further, in the present invention, by forming the fixing grooves and the fixing portions so that the column spacers can be fixed only to specific regions on the upper portion of the thin film transistor of the array substrate, the width of the black matrix formed on the color filter substrate can be reduced to improve the pixel aperture ratio have.

도 2a 내지 도 2c는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조 공정을 도시한 도면이다.2A to 2C are diagrams illustrating a manufacturing process of a thin film transistor liquid crystal display device according to the present invention.

도 2a 내지 도 2c를 참조하면, 투명성 절연물질로 된 하부기판(100) 상에 금속막을 스퍼터링 방식으로 증착한 다음, 제 1 마스크 공정에 따라 표시 영역인 화소 영역에 게이트 전극(101a)을 형성하고, 비표시 영역인 패드 영역에 게이트 패드(110)를 형성한다.2A to 2C, a metal film is deposited on a lower substrate 100 made of a transparent insulating material by a sputtering method, and then a gate electrode 101a is formed in a pixel region that is a display region according to a first mask process , And a gate pad 110 is formed in a pad region which is a non-display region.

제 1 마스크 공정에서는 증착된 금속막 상에 감광성 물질인 감광막(photo resist)을 형성한 다음, 마스크를 이용하여 노광 및 현상 공정으로 감광막 패턴을 형성하고, 감광막 패턴을 마스크로 하여 식각 공정을 진행한다. In the first mask process, a photoresist film, which is a photosensitive material, is formed on the deposited metal film, a photoresist pattern is formed by an exposure and development process using a mask, and an etching process is performed using the photoresist pattern as a mask .

상기와 같이, 제 1 마스크 공정에서는 게이트 전극(101a) 및 게이트 패드(110) 뿐 아니라 게이트 라인(도 1의 도면부호 101)도 함께 형성된다.As described above, in the first mask process, not only the gate electrode 101a and the gate pad 110 but also a gate line (reference numeral 101 in Fig. 1) are formed together.

상기 제 1 마스크 공정에서 형성하는 금속막은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 또는 투명성 도전물질인 ITO, IZO 및 ITZO 중 적어도 하나 이상을 적층하여 형성할 수 있다.The metal film formed in the first mask process may be formed of a metal such as molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr) Or at least one of ITO, IZO and ITZO which are transparent conductive materials can be laminated.

도면에서는 게이트 전극(101a)과 게이트 패드(110)가 두개의 금속층이 적층된 구조로 형성되어 있지만, 이것은 고정된 것이 아니므로 단일 금속층 또는 3개 이상의 금속층으로 적층하여 형성할 수 있다.Although the gate electrode 101a and the gate pad 110 are formed by stacking two metal layers, the gate electrode 101a and the gate pad 110 are not fixed and can be formed by stacking a single metal layer or three or more metal layers.

상기와 같이, 게이트 전극(101a) 등이 하부 기판(100) 상에 형성되면, 게이트 절연막(102), 비정질 실리콘막 및 도핑된 비정질 실리콘막(n+ 또는 p+)으로 구성된 반도체층과 소스/드레인 금속막을 순차적으로 형성한 다음, 회절마스크 또는 하프톤 마스크를 이용한 제 2 마스크 공정을 진행한다.As described above, when the gate electrode 101a or the like is formed on the lower substrate 100, the semiconductor layer composed of the gate insulating film 102, the amorphous silicon film and the doped amorphous silicon film (n + or p +) and the source / Film is sequentially formed, and then a second mask process using a diffraction mask or a halftone mask is performed.

제 2 마스크 공정에 따라 게이트 전극(101a) 상부에 채널층(114)과 소스/드레인 전극(117a, 117b)으로 구성된 박막 트랜지스터가 완성되고, 게이트 라인과 교차하는 데이터 라인(103)과 패드 영역에는 데이터 패드(120)가 형성된다.According to the second mask process, a thin film transistor composed of a channel layer 114 and source / drain electrodes 117a and 117b is completed on the gate electrode 101a and the data line 103 and the pad region crossing the gate line A data pad 120 is formed.

상기 회절마스크 또는 하프톤 마스크를 이용하여 채널층(114)과 소스/드레인 전극(117a, 117b)이 동시에 형성되기 때문에 상기 데이터 라인(103)과 데이터 패드(120) 하부에는 채널층패턴(114a)이 남아 있다.Since the channel layer 114 and the source / drain electrodes 117a and 117b are simultaneously formed using the diffraction mask or the halftone mask, the channel layer pattern 114a is formed under the data line 103 and the data pad 120, Remains.

상기 소스/드레인 금속막은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다. 또한, ITO(Indium Tin Oxide)와 같은 투명성 도전물질을 사용할 수 있다. 또한, 도면에서는 단일 금속막으로 형성되어 있지만 경우에 따라서는 적어도 2개 이상의 금속막들을 적층하여 형성할 수 있다.The source / drain metal film may be formed of any one of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al) One can be used. In addition, a transparent conductive material such as indium tin oxide (ITO) may be used. In addition, although the metal film is formed of a single metal film, it may be formed by stacking at least two metal films.

상기와 같이, 소스/드레인 전극(117a, 117b)이 형성되면, 상기 하부기판(100) 전면에 제1 보호막(119)을 형성한 다음, 도 2b에 도시된 바와 같이, 제 1 보호막(119) 상에 포토아크릴과 같은 유기물질로된 층간절연막(250)을 형성한다.After the source / drain electrodes 117a and 117b are formed as described above, the first passivation layer 119 is formed on the entire surface of the lower substrate 100, and then the first passivation layer 119 is formed as shown in FIG. An interlayer insulating film 250 made of an organic material such as photoacryl is formed.

상기와 같이, 하부기판(100)의 전면에 층간절연막(250)이 형성되면, 하부기판(100)의 전면에 투명성 도전물질(ITO, IZO, ITZO)로된 제1 금속막과 불투명 금속으로된 제 2 금속막을 순차적으로 형성한다. 상기 제 1 금속막 상에 적층되는 제 2 금속막은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금일 수 있다.As described above, when the interlayer insulating layer 250 is formed on the entire surface of the lower substrate 100, a first metal layer made of transparent conductive material (ITO, IZO, ITZO) and a second metal layer made of opaque metal And a second metal film are sequentially formed. The second metal film to be laminated on the first metal film may be at least one selected from the group consisting of Mo, Ti, Ta, W, Cu, Cr, Al, May be an alloy formed from a combination.

상기와 같이, 하부기판(100)의 층간절연막(250) 상에 제 1 및 제 2 금속막이 형성되면, 회절마스크 또는 하프톤 마스크를 이용한 제 3 마스크 공정에 따라 식각 공정을 진행하여, 화소 영역에 공통전극(129)을 형성하고, 동시에 박막트랜지스터와 대응되는 층간절연막(250) 상에 고정판(400)과 상기 고정판(400) 상에 다수개의 돌기 패턴들(410)로 구성된 컬럼스페이서 고정부를 형성한다.As described above, when the first and second metal films are formed on the interlayer insulating film 250 of the lower substrate 100, the etching process is performed according to the third mask process using the diffraction mask or the halftone mask, A common electrode 129 is formed and a column spacer fixing part composed of a plurality of protrusion patterns 410 is formed on the fixing plate 400 and the fixing plate 400 on the interlayer insulating film 250 corresponding to the thin film transistor do.

상기 컬럼스페이서 고정부는 제 3 마스크 공정에서 1차적으로 공통전극(129)과 고정판(400)이 패터닝되고, 상기 고정판(400) 상에 적층되었던 제 2 금속막을 2차 식각하여 돌기패턴들(410)을 형성함으로써 형성된다.The common electrode 129 and the fixed plate 400 are first patterned in the third mask process and the second metal film stacked on the fixed plate 400 is secondarily etched to form the protrusion patterns 410. [ .

상기와 같이, 하부기판(100) 상에 공통전극(129)과 컬럼스페이서 고정부가 형성되면, 도 2c에 도시한 바와 같이, 하부기판(100)의 전면에 제 2 보호막(139)을 형성하고, 제 4 마스크 공정에 따라 게이트 패드(110) 영역에 제 1 콘택홀(231), 박막 트랜지스터의 드레인 전극(117b) 영역에 제 2 콘택홀(232), 데이터 패드(120) 영역에 제 3 콘택홀(233) 및 상기 컬럼스페이서 고정부 영역에 고정홈(FA)을 형성한다.When the common electrode 129 and the column spacer fixing portion are formed on the lower substrate 100 as described above, a second protective film 139 is formed on the entire surface of the lower substrate 100 as shown in FIG. 2C, The first contact hole 231 is formed in the gate pad 110 region, the second contact hole 232 is formed in the drain electrode 117b region of the thin film transistor, the third contact hole 232 is formed in the data pad 120 region, (233) and a fixing groove (FA) in the column spacer fixing portion.

즉, 상기 고정홈(FA) 영역에서는 컬럼스페이서 고정부의 고정판(400)과 돌기패턴들(410)이 외부로 노출된다.That is, in the fixing region FA, the fixing plate 400 and the protrusion patterns 410 of the column spacer fixing portion are exposed to the outside.

그런 다음, 하부기판(100)의 전면에 투명성 도전물질(ITO, IZO, ITZO)로 금속막을 형성한 다음, 제 5 마스크 공정에 따라 제 2 보호막(139) 상에 화소 전극(150)과 쉴드패턴(151), 게이트 패드(110)와 전기적으로 콘택되는 게이트 패드 콘택전극(310) 및 데이터 패드(120)와 전기적으로 콘택되는 데이터 패드 콘택전극(320)을 형성한다.Then, a metal film is formed on the entire surface of the lower substrate 100 with transparent conductive materials (ITO, IZO, and ITZO), and then the pixel electrode 150 and the shield pattern A gate pad contact electrode 310 electrically connected to the gate pad 110 and a data pad contact electrode 320 electrically connected to the data pad 120 are formed.

본 발명에 따른 박막 트랜지스터 액정표시장치 및 이의 제조방법은, 박막 트랜지스터가 형성되는 어레이 기판의 박막 트랜지스터 영역에 고정홈을 형성하고, 상기 고정홈 영역에 컬럼스페이서 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지한 효과가 있다.A thin film transistor liquid crystal display device and a method of manufacturing the same according to the present invention are characterized in that a fixing groove is formed in a thin film transistor region of an array substrate on which a thin film transistor is formed and a column spacer fixing portion is formed in the fixing groove region, .

또한, 본 발명에 따른 박막 트랜지스터 액정표시장치 및 이의 제조방법은, 어레이 기판의 박막 트랜지스터 영역에 컬럼스페이서의 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지하고, 아울러 블랙매트릭스의 폭을 줄여 화소 개구율을 향상시킨 효과가 있다.The thin film transistor liquid crystal display device and the method of manufacturing the same according to the present invention can prevent a shift defect of a column spacer by forming a fixed portion of a column spacer in a thin film transistor region of an array substrate and reduce a width of a black matrix, .

도 3a 및 도 3b는 본 발명에 따라 컬럼스페이서 고정부가 컬럼스페이서의 시프트 불량을 방지하는 모습을 도시한 도면이다.FIGS. 3A and 3B are views showing a state in which the column spacer fixing portion prevents a shift failure of the column spacer according to the present invention. FIG.

도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 어레이 기판 상에는 셀 합착 공정시 셀갭 유지를 위해 배치되는 컬럼스페이서가 화소 영역으로 밀려 이동(shift)하지 않도록 박막 트랜지스터의 상부에 컬럼스페이서 고정부가 형성되어 있다.As shown in FIGS. 3A and 3B, on the array substrate of the present invention, a column spacer fixing portion is formed on the upper portion of the thin film transistor so that the column spacer disposed for cell gap maintenance during the cell adhesion process does not shift to the pixel region .

상기 컬럼스페이서 고정부는 고정판(400)과 고정판(400) 상에 소정의 간격으로 이격 배치되면서 돌출되어 있는 돌기패턴들(410)로 구성된다.The column spacer fixing part is composed of a fixing plate 400 and protrusion patterns 410 protruding from the fixing plate 400 while being spaced apart from each other at a predetermined interval.

도면에 도시된 바와 같이, 제 1 컬럼스페이서(CS1)와 제 2 컬럼스페이서(CS2)가 모두 컬럼스페이서 고정부가 형성된 고정홈(FA) 내측에 존재한다.As shown in the drawing, the first column spacer CS1 and the second column spacer CS2 are both inside the fixing groove FA formed with the column spacer fixing portion.

또한, 셀 합착 공정에서 제 1 및 제 2 컬럼스페이서(CS1, CS2)들이 눌림 현상에 의해 밀리더라도 컬럼스페이서의 고정부의 돌기패턴들(410)에 의해 일정 거리이상 밀리지 않는다.Further, even if the first and second column spacers CS1 and CS2 are pushed by the pressing process in the cell attachment process, they are not pushed by the protrusion patterns 410 of the fixed portion of the column spacer by a predetermined distance or more.

또한, 상기 컬럼스페이서 고정부가 형성된 고정홈(FA)의 가장자리는 돌기 패턴들(410) 보다 높은 단차로 형성되기 때문에 고정홈(FA)의 경계에서 2차적으로 컬럼스페이서의 밀림을 방지한다.In addition, since the edge of the fixing groove FA formed with the column spacer fixing portion is formed with a step higher than the protrusion patterns 410, the column spacer is prevented from being secondarily jammed at the boundary of the fixing groove FA.

따라서, 본 발명에서는 종래 기술에서와 같이 셀 합착 공정에서 컬럼스페이서의 눌림 현상으로 인하여 화소 영역의 가장자리 영역까지 컬럼스페이서가 밀려나가지 않아 화소 영역의 배향막 손상을 방지할 수 있다.Therefore, in the present invention, the column spacer is not pushed to the edge region of the pixel region due to the pressing of the column spacer in the cell adhesion process as in the prior art, thereby preventing damage to the alignment layer in the pixel region.

도 4는 본 발명에 따라 컬럼스페이서 시프트 불량을 방지함으로써, 화소 개구율이 향상되는 모습을 도시한 도면이다.4 is a view showing a state in which a pixel aperture ratio is improved by preventing a column spacer shift failure according to the present invention.

도 4에 도시된 바와 같이, 본 발명에서는 셀갭 유지를 위해 화소 영역의 박막 트랜지스터 상부에 위치하는 컬럼스페이서가 고정홈(FA) 영역 내에만 위치하기 때문에 화소 영역의 둘레의 비표시 영역과 대응되는 컬러필터기판 상의 블랙매트릭스(BM) 폭을 줄일 수 있다.As shown in FIG. 4, in the present invention, since the column spacer located above the thin film transistor in the pixel region is located only within the fixed region (FA) region in order to maintain the cell gap, The black matrix (BM) width on the filter substrate can be reduced.

본 발명의 화소 영역에는 게이트 라인(101)과 데이터 라인(103)이 교차되는 영역에 박막 트랜지스터가 배치되고, 박막 트랜지스터 상부에는 도 2b 및 도 2c에서 설명한 컬럼스페이서 밀림 방지를 위한 고정홈(FA)과 컬럼스페이서 고정부가 형성된다.In the pixel region of the present invention, a thin film transistor is disposed in a region where the gate line 101 and the data line 103 intersect. On the upper portion of the thin film transistor, a fixing groove (FA) And a column spacer fixing portion are formed.

상기 고정홈(FA)은 박막 트랜지스터 상부에만 형성되고, 제 1 및 제 2 컬럼스페이서(CS1, CS2)들은 고정홈(FA)에 형성된 컬럼스페이서 고정부 영역에만 위치하게 된다. 따라서, 종래 컬럼스페이서들은 셀 합착시 화소 전극(150)과 공통 전극(129)이 배치되어 있는 화소 영역까지 밀려 갔으나, 본 발명에서는 이러한 컬럼스페이서의 시프트 불량을 제거하였다.The fixing grooves FA are formed only on the top of the thin film transistor and the first and second column spacers CS1 and CS2 are located only in the column spacer fixed region formed in the fixing groove FA. Accordingly, the conventional column spacers have been moved to the pixel region where the pixel electrode 150 and the common electrode 129 are disposed upon cell attachment, but in the present invention, the defective shift of the column spacer is eliminated.

도면에 도시된 바와 같이, 종래 기술에서는 컬럼스페이서의 밀림 현상으로 화소 영역의 가장자리에서 미세 휘점이 발생되는 것을 가리기 위해 화소 영역까지 블랙매트릭스의 폭을 확장 형성하였으나(종래 BM:---), 본 발명에서는 컬럼스페이서가 컬럼스페이서의 고정부에 의해 박막 트랜지스터 상에만 존재하기 때문에 블랙 매트릭스의 폭을 게이트 라인(101)과 박막 트랜지스터 영역까지로 줄일 수 있다(본 발명의 BM: ━).As shown in the drawing, in the prior art, the width of the black matrix is extended to the pixel region in order to obviate the generation of fine luminescent spots at the edge of the pixel region due to the pushing of the column spacer (conventional BM: ---) In the invention, since the column spacer is present only on the thin film transistor by the fixed portion of the column spacer, the width of the black matrix can be reduced to the gate line 101 and the thin film transistor region (BM of the present invention).

본 발명에 따른 박막 트랜지스터 액정표시장치 및 이의 제조방법은, 박막 트랜지스터가 형성되는 어레이 기판의 박막 트랜지스터 영역에 고정홈을 형성하고, 상기 고정홈 영역에 컬럼스페이서 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지한 효과가 있다.A thin film transistor liquid crystal display device and a method of manufacturing the same according to the present invention are characterized in that a fixing groove is formed in a thin film transistor region of an array substrate on which a thin film transistor is formed and a column spacer fixing portion is formed in the fixing groove region, .

또한, 본 발명에 따른 박막 트랜지스터 액정표시장치 및 이의 제조방법은, 어레이 기판의 박막 트랜지스터 영역에 컬럼스페이서의 고정부를 형성하여 컬럼스페이서의 시프트 불량을 방지하고, 아울러 블랙매트릭스의 폭을 줄여 화소 개구율을 향상시킨 효과가 있다.The thin film transistor liquid crystal display device and the method of manufacturing the same according to the present invention can prevent a shift defect of a column spacer by forming a fixed portion of a column spacer in a thin film transistor region of an array substrate and reduce a width of a black matrix, .

100: 하부기판 102: 게이트 절연막
114: 채널층 117a: 소스 전극
117b: 드레인 전극 119: 제 1 보호막
250: 층간절연막 129: 공통전극
400: 고정판 410: 돌기패턴
150: 화소전극100: lower substrate 102: gate insulating film
114: channel layer 117a: source electrode
117b: drain electrode 119: first protective film
250: interlayer insulating film 129: common electrode
400: Fixing plate 410: Projection pattern
150: pixel electrode

Claims (10)

기판;
상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인;
상기 게이트 라인과 상기 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자;
상기 화소 영역에 상기 데이터 라인과 평행하고, 상기 화소 영역의 중앙을 중심으로 상하 대칭 구조를 갖는 공통 전극;
상기 공통 전극과 데이터 라인 상부에 각각 배치되는 화소 전극 및 쉴드패턴;
상기 스위칭 소자의 상부에는 고정판과 상기 고정판 상에 형성된 다수개의 돌기패턴들로 구성된 컬럼스페이서 고정부;
상기 컬럼스페이서 고정부의 일부 및 상기 공통 전극을 덮도록 배치되고, 상기 컬럼스페이서 고정부의 다른 일부를 외부로 노출시키는 고정홈을 포함하는 보호막; 및
상기 고정홈 내측에 배치되고, 상기 고정홈 보다 폭이 좁은 컬럼스페이서들을 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
Board;
A gate line and a data line cross-arrayed to define a pixel region on the substrate;
A switching element disposed at an intersection of the gate line and the data line;
A common electrode that is parallel to the data line in the pixel region and has a vertically symmetric structure about a center of the pixel region;
A pixel electrode and a shield pattern disposed on the common electrode and the data line, respectively;
A column spacer fixing unit having a fixing plate and a plurality of protrusion patterns formed on the fixing plate on the switching device;
A protective film including a part of the column spacer fixing part and a fixing groove disposed to cover the common electrode, and a fixing groove exposing another part of the column spacer fixing part to the outside; And
And a plurality of column spacers disposed on the inner side of the fixing groove and narrower than the fixing groove.
제 1 항에 있어서, 상기 공통전극과 상기 컬럼스페이서 고정부는 상기 스위칭 소자 상에 형성되어 있는 층간절연막 상에 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
The thin film transistor liquid crystal display according to claim 1, wherein the common electrode and the column spacer fixing portion are formed on an interlayer insulating film formed on the switching element.
제 1 항에 있어서, 상기 컬럼스페이서 고정부는 컬러필터기판 합착시 셀갭 유지를 위해 배치하는 상기 컬럼스페이서들과 직접 콘택되어, 상기 컬럼스페이서들의 유동을 방지하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
The thin film transistor liquid crystal display of claim 1, wherein the column spacer fixing part is directly contacted with the column spacers disposed for holding the cell gap when the color filter substrate is attached, thereby preventing the column spacers from flowing.
삭제delete 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계;
상기 기판 상에 금속막을 형성한 다음, 마스크 공정에 따라 표시 영역에 게이트 전극 및 게이트 라인을 형성하고, 비표시 영역에서는 게이트 패드를 형성하는 단계;
상기 게이트 전극 등이 형성된 기판 상에 게이트 절연막, 채널층, 소스/드레인 전극, 데이터 라인 및 데이터 패드를 형성하는 단계;
상기 소스/드레인 전극이 형성된 기판 상에 제 1 보호막과 층간절연막을 순차적으로 형성하는 단계;
상기 층간절연막이 형성된 기판 상에 제 1 금속막 및 제 2 금속막을 형성하고, 하프톤 마스크 또는 회절마스크를 사용하는 마스크 고정에 따라 화소 영역에는 공통전극을 형성하고, 상기 소스/드레인 전극 상에는 컬럼스페이서 고정부를 형성하는 단계;
상기 공통 전극이 형성된 기판 상에 제 2 보호막을 형성한 다음, 콘택홀 공정을 진행하여, 상기 컬럼스페이서 고정부를 노출시키는 고정홈을 형성하는 단계;
상기 콘택홀 공정을 진행한 기판 상에 투명성 도전물질로된 금속막을 형성한 다음, 마스크 공정에 따라 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 액정표시장치 제조방법.
Providing a substrate separated into a display area and a non-display area;
Forming a metal film on the substrate, forming a gate electrode and a gate line in a display region according to a mask process, and forming a gate pad in a non-display region;
Forming a gate insulating layer, a channel layer, a source / drain electrode, a data line, and a data pad on a substrate having the gate electrode formed thereon;
Sequentially forming a first protective film and an interlayer insulating film on a substrate on which the source / drain electrodes are formed;
A first metal film and a second metal film are formed on the substrate on which the interlayer insulating film is formed and a common electrode is formed in the pixel region in accordance with mask fixing using a halftone mask or a diffraction mask, Forming a fixed portion;
Forming a second protective film on the substrate having the common electrode formed thereon, and then performing a contact hole process to form a fixing groove exposing the column spacer fixing portion;
Forming a metal film made of a transparent conductive material on the substrate having undergone the contact hole process, and forming a pixel electrode according to a mask process.
제5항에 있어서, 상기 컬럼스페이서 고정부는 고정판과 상기 고정판 상에 형성된 다수개의 돌기패턴들로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
[6] The method of claim 5, wherein the column spacer fixing part is formed of a fixing plate and a plurality of protrusion patterns formed on the fixing plate.
제5항에 있어서, 상기 제 1 금속막은 ITO, ITZO 및 IZO 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
6. The method of claim 5, wherein the first metal film is one of ITO, ITZO, and IZO.
제5항에 있어서, 상기 제 2 금속막은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
The method according to claim 5, wherein the second metal film comprises at least one selected from the group consisting of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr) Wherein the liquid crystal display device is one of a liquid crystal display device, a liquid crystal display device, and a liquid crystal display device.
제1항에 있어서, 상기 고정판은 상기 공통 전극과 동일 층 상에 배치되는 금속층인 박막 트랜지스터 액정표시장치.
The thin film transistor liquid crystal display of claim 1, wherein the fixing plate is a metal layer disposed on the same layer as the common electrode.
기판;
상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인;
상기 게이트 라인과 상기 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자;
상기 화소 영역에 상기 데이터 라인과 평행하고, 상기 화소 영역의 중앙을 중심으로 상하 대칭 구조를 갖는 공통 전극;
상기 공통 전극과 데이터 라인 상부에 각각 배치되는 화소 전극 및 쉴드패턴;
상기 스위칭 소자의 상부에는 고정판과 상기 고정판 상에 형성된 다수개의 돌기패턴들로 구성된 컬럼스페이서 고정부; 및
상기 컬럼스페이서 고정부의 일부 및 상기 공통 전극을 덮도록 배치되고, 상기 컬럼스페이서 고정부의 다른 일부를 외부로 노출시키는 고정홈을 포함하는 보호막을 포함하고,
상기 고정홈의 가장자리는 상기 다수개의 돌기패턴들 보다 높은 단차를 갖는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.Board;
A gate line and a data line cross-arrayed to define a pixel region on the substrate;
A switching element disposed at an intersection of the gate line and the data line;
A common electrode that is parallel to the data line in the pixel region and has a vertically symmetric structure about a center of the pixel region;
A pixel electrode and a shield pattern disposed on the common electrode and the data line, respectively;
A column spacer fixing unit having a fixing plate and a plurality of protrusion patterns formed on the fixing plate on the switching device; And
And a protective film including a part of the column spacer fixing part and a fixing groove which covers the common electrode and which exposes another part of the column spacer fixing part to the outside,
And the edge of the fixing groove has a higher step than the plurality of protrusion patterns.
KR1020110129901A 2011-12-06 2011-12-06 Thin film transistor liquid crystal display device and method for fabricating the same KR101889440B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110129901A KR101889440B1 (en) 2011-12-06 2011-12-06 Thin film transistor liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129901A KR101889440B1 (en) 2011-12-06 2011-12-06 Thin film transistor liquid crystal display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20130063404A KR20130063404A (en) 2013-06-14
KR101889440B1 true KR101889440B1 (en) 2018-08-20

Family

ID=48860773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129901A KR101889440B1 (en) 2011-12-06 2011-12-06 Thin film transistor liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101889440B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081939A (en) 2014-01-07 2015-07-15 삼성디스플레이 주식회사 Display apparatus and fabrication method of the same
KR101600306B1 (en) * 2014-04-17 2016-03-08 엘지디스플레이 주식회사 Array Substrate for Display Device and Manufacturing Method thereof
KR102101028B1 (en) * 2014-05-28 2020-04-16 엘지디스플레이 주식회사 Display device
KR102285754B1 (en) * 2015-01-08 2021-08-04 삼성디스플레이 주식회사 Thin film transistor array substrate and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060057197A (en) * 2004-11-23 2006-05-26 삼성전자주식회사 Liquid crystal display panel and method of manufacturing for the same
KR101087510B1 (en) * 2004-12-21 2011-11-29 엘지디스플레이 주식회사 Liquid crystal display panel and method of fabricating the same
KR20070001391A (en) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 Liquid crystal display and fabrication method thereof
KR101801974B1 (en) * 2009-12-31 2017-11-28 엘지디스플레이 주식회사 Thin film transistor array substrate, liquid crystal display device comprising the same and methods for fabricating thereof
KR101739801B1 (en) * 2010-05-28 2017-05-26 삼성디스플레이 주식회사 Liquid Crystal Display Device and Manufacturing Method of the same

Also Published As

Publication number Publication date
KR20130063404A (en) 2013-06-14

Similar Documents

Publication Publication Date Title
US10061162B2 (en) Method for fabricating the liquid crystal display device having a seal insertion groove and a plurality of anti-spreading grooves
JP5389381B2 (en) Display substrate and manufacturing method thereof
KR101396943B1 (en) Liquid crystal display device and method for fabricating the same
KR101870986B1 (en) Method for fabricating thin film transistor array substrate
US8599336B2 (en) Liquid crystal display device and method of fabricating the same
KR101799492B1 (en) Liquid crystal display device
KR20080082086A (en) Lcd and method of fabricating of the same
KR20140083649A (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20130075528A (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR101937771B1 (en) Liquid crystal display and method for fabricating the same
KR101783581B1 (en) Thin film transistor array substrate and method for fabricating the same
KR102023126B1 (en) Thin film transistor array substrate and method for fabricating the same
KR101889440B1 (en) Thin film transistor liquid crystal display device and method for fabricating the same
KR20130030975A (en) Liquid crystal display device
KR101758834B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR101734467B1 (en) In-plane switching mode liquid crystal display device and the method of fabricating the same
KR101971991B1 (en) Liquid crystal display device and method for fabricating the same
KR102027526B1 (en) lIQUID CRYSTAL dISPLAY HAVING STRUCTURE COLOR FILTER ON TFT AND METHOD OF FABRICATING THEREOF
KR100951840B1 (en) Liquid Crystal Display Device
KR20120003771A (en) Thin film transistor array substrate and method for fabricating the same
KR20140128639A (en) Liquid crystal display device
KR20150073240A (en) Liquid Crystal Display Device and METHOD FOR FABRICATING THE SAME
KR101820532B1 (en) Thin film transistor array substrate and method for fabricating the same
KR101852632B1 (en) Thin film transistor array substrate and method for fabricating the same
KR101919455B1 (en) Liquid crystal display device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right