KR101887118B1 - 프로브 카드 테스트 시스템 및 방법 - Google Patents

프로브 카드 테스트 시스템 및 방법 Download PDF

Info

Publication number
KR101887118B1
KR101887118B1 KR1020170025565A KR20170025565A KR101887118B1 KR 101887118 B1 KR101887118 B1 KR 101887118B1 KR 1020170025565 A KR1020170025565 A KR 1020170025565A KR 20170025565 A KR20170025565 A KR 20170025565A KR 101887118 B1 KR101887118 B1 KR 101887118B1
Authority
KR
South Korea
Prior art keywords
probe card
signal
test
output waveform
contactor
Prior art date
Application number
KR1020170025565A
Other languages
English (en)
Inventor
송정승
박종태
오경승
정기성
장경훈
서회철
조규대
Original Assignee
에스케이하이닉스 주식회사
주식회사 아이티엔티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 주식회사 아이티엔티 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170025565A priority Critical patent/KR101887118B1/ko
Application granted granted Critical
Publication of KR101887118B1 publication Critical patent/KR101887118B1/ko

Links

Images

Classifications

    • G01R31/045—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2837—Characterising or performance testing, e.g. of frequency response

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 기술의 일 실시예에 의한 프로브 카드 테스트 시스템은 복수의 니들이 구비된 프로브 카드, 복수의 니들에 일대일로 접촉되는 패드를 구비하는 컨택터 및 프로브 카드로 테스트 신호를 제공하고, 프로브 카드로부터 컨택터를 통해 출력되는 측정 신호를 수신하며, 기 추출된 보상값에 기초하여 측정 신호를 보정하여 보정된 측정 신호로부터 프로브 카드의 전기적 특성을 검사하는 테스트 바디를 포함하도록 구성될 수 있다.

Description

프로브 카드 테스트 시스템 및 방법{System and Method for Testing of Probe Card}
본 발명은 반도체 장치 테스트 시스템에 관한 것으로, 보다 구체적으로는 프로브 카드 테스트 시스템 및 방법에 관한 것이다.
프로브 카드는 웨이퍼 상에 형성된 반도체 칩을 검사하기 위하여 반도체 칩과 테스트 장비를 연결하는 장치이다. 일련의 제조 공정을 통해 웨이퍼 상에 칩 단위로 반도체 패턴을 형성한 후, 프로브 카드를 웨이퍼 상에 접촉시키고 프로브 카드를 통해 웨이퍼 상의 칩으로 전기 신호를 입력하고 이에 응답하여 출력되는 신호를 측정하여 칩의 양/불량을 판정할 수 있다.
웨이퍼 상에 형성된 칩의 전기적 특성을 오류 없이 검사하기 위해서는 프로브 카드의 신뢰성이 먼저 확보되어야 한다.
프로브 카드의 불량(fail) 이력을 구분한 결과 신호 무결성(Signal Integrity; SI) 및 전원 무결성(Power Integrity; PI) 특성에 기인한 불량이 발생하는 것으로 알려져 있다. 이러한 마진성 불량의 원인을 찾아내기 위해서는 라인에서 프로브 카드와 웨이퍼를 이용한 반복적인 테스트를 수행하여야 하며, 이에 따라 불량 분석에 매우 긴 시간이 소요되고, 이러한 기간 동안 해당 프로브 카드를 사용하지 못하는 등 비용 상의 문제가 발생한다.
더욱이 불량 분석 과정을 통해서도 불량을 해결하기 위한 원인을 명확히 규명하지 못하는 경우가 빈번하다.
본 기술의 실시예는 프로브 카드를 신속하고 정확하게 검사할 수 있는 프로브 카드 테스트 시스템 및 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 프로브 카드 테스트 시스템은 복수의 니들이 구비되고, 하나의 입력 단자가 복수의 출력 단자로 분기되어 대응하는 니들로 연장되고, 상기 복수의 출력 단자 각각과 대응하는 니들 간에는 스위치 제어 신호에 응답하여 온 또는 오프되는 스위치가 구비되는 쉐어드 구조를 갖는 프로브 카드; 상기 복수의 니들에 일대일로 접촉되는 패드를 구비하는 컨택터; 및 상기 스위치의 적어도 하나를 온 또는 오프시키기 위한 상기 스위치 제어 신호를 생성하고, 상기 프로브 카드로 테스트 신호를 제공하고, 상기 프로브 카드에 구비된 상기 복수의 니들로부터 각각 출력되는 측정 신호 각각을 상기 컨택터를 통해 수신하며, 기 추출된 보상값에 기초하여 상기 측정 신호를 보정하여 보정된 측정 신호로부터 상기 프로브 카드의 전기적 특성을 검사하는 테스트 바디;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 프로브 카드 테스트 방법은 복수의 니들이 구비되며 하나의 입력 단자가 복수의 출력 단자로 분기되어 대응하는 니들로 연장되고, 상기 복수의 출력 단자 각각과 대응하는 니들 간에는 스위치 제어 신호에 응답하여 온 또는 오프되는 스위치가 구비되는 프로브 카드, 상기 복수의 니들에 일대일로 접촉되는 패드를 구비하는 컨택터 및 상기 프로브 카드로 테스트 신호를 제공하고, 상기 프로브 카드로부터 상기 니들을 경유하여 상기 컨택터를 통해 출력되는 측정 신호를 수신하는 테스트 바디를 포함하는 프로브 카드 테스트 시스템에서의 테스트 방법으로서, 상기 테스트 바디가 보상값을 추출하는 단계; 상기 테스트 바디가 상기 스위치의 적어도 하나를 온 또는 오프시키기 위한 상기 스위치 제어 신호를 생성하고, 상기 복수의 니들로부터 출력되는 측정 신호 각각을 상기 컨택터를 통해 수신하는 단계; 상기 측정 신호가 제공됨에 따라, 상기 테스트 바디가 상기 보상값에 기초하여 상기 측정 신호를 보정하여 보정된 측정 신호를 생성하는 단계; 및 상기 테스트 바디가 상기 보정된 측정 신호에 기초하여 상기 프로브 카드의 전기적 특성을 검사하는 단계;를 포함하도록 구성될 수 있다.
본 기술에 의하면 프로브 카드에 구비된 각 신호라인 및 전원라인에 대한 검사를 고속으로 정확하게 수행할 수 있다.
도 1은 일 실시예에 의한 프로브 카드 테스트 시스템의 구성도이다.
도 2는 일 실시예에 의한 테스트 바디의 구성도이다.
도 3은 일 실시예에 의한 컨택터의 구성도이다.
도 4 및 도 5는 일 실시예에 의한 쉐어드 구조 프로브 카드의 테스트 개념을 설명하기 위한 도면이다.
도 6 및 도 7은 프로브 카드 테스트 시스템의 잡음 보상 개념을 설명하기 위한 도면이다.
도 8은 일 실시예에 의한 전류 제한 회로의 구성도이다.
도 9는 일 실시예에 의한 프로브 카드 테스트 방법을 설명하기 위한 흐름도이다.
도 10은 일 실시예에 의한 프로브 카드의 특성 측정 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 프로브 카드 테스트 시스템의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 프로브 카드 테스트 시스템(10)은 테스트 바디(110), 신호 입력부(120), 제 1 인터페이스 보드(130), 신호 전달부(140), 프로브 카드(150), 컨택터(160), 제 2 인터페이스 보드(170) 및 신호 출력부(180)를 포함할 수 있다.
테스트 바디(110)는 프로브 카드(150)를 테스트하기 위한 테스트 신호를 생성하고, 프로브 카드(150)로부터 출력되는 측정 신호를 신호 출력부(180)를 통해 제공받아 프로브 카드(150)의 특성을 측정하도록 구성될 수 있다.
일 실시예에서, 테스트 바디(110)는 프로브 카드(150)의 AC 특성 즉, SI 특성 및 PI 특성을 측정할 수 있고, 이에 더하여 DC 특성 또한 측정할 수 있으며, 측정하고자 하는 목적에 따라 테스트 신호를 생성할 수 있다.
테스트 바디(110)는 검사자가 측정하고자 하는 프로브 카드(150)의 신호 라인을 자동 측정하도록 구성될 수 있다. 아울러, 테스트 바디(110)는 프로브 카드(150)가 갖는 순수 전기적 특성과 테스트 시스템(10)에 존재하는 잡음 성분이 포함된 전기적 특성에 기초하여 프로브 카드(150)로부터 출력되는 측정 신호를 보상하도록 구성될 수 있다.
테스트 바디(110)에 대한 구체적인 설명은 도 2를 참조하여 후술할 것이다.
신호 입력부(120)는 테스트 바디(110)로부터 제공되는 테스트 신호를 케이블(122)을 통해 제 1 인터페이스 보드(130)로 제공할 수 있다. 일 실시예에서, 케이블(122)은 하네스(Harness) 케이블로 구성될 수 있으나 이에 한정되지 않는다.
제 1 인터페이스 보드(130)는 접속부(132)을 통해 테스트 신호를 신호 전달부(140)로 전달할 수 있다. 제 1 인터페이스 보드(130)와 신호 전달부(140)는 ZIF(Zero Insertion Socket) 커넥터 또는 케이블을 통해 연결될 수 있으나, 커넥터는 ZIF에 한정되지 않는다.
신호 전달부(140)와 프로브 카드(150)는 각각의 접속 단자(142, 154)를 통해 전기적으로 연결되고, 신호 전달부(140)는 이를 통해 프로브 카드(150)로 테스트 신호를 전송할 수 있다. 일 실시예에서, 신호 전달부(140)와 프로브 카드(150)의 접속 단자(142, 154)는 ZIF 커넥터의 접속단자일 수 있다.
프로브 카드(150)에 구비된 복수의 니들(152)은 컨택터(160)에 접촉될 수 있다.
컨택터(160)는 복수의 니들(152)에 일대일로 대응되는 패드를 구비할 수 있다. 따라서, 프로브 카드(150)로부터 출력되는 측정 신호는 컨택터(160)에 구비된 패드로 각각 입력되고, 컨택터(160)에서 출력되는 측정 신호는 케이블(162)을 통해 제 2 인터페이스 보드(170)로 전달될 수 있다.
제 2 인터페이스 보드(170)는 케이블(172)을 통해 신호 출력부(180)로 측정 신호를 전달하고, 신호 출력부(180)는 측정 신호를 테스트 바디(110)로 전달하도록 구성될 수 있다.
일 실시예에서, 컨택터(160)와 제 2 인터페이스 보드(170) 간을 연결하는 케이블(162) 및, 제 2 인터페이스 보드(170)와 신호 출력부(180)를 연결하는 케이블(172)은 하네스(Harness) 케이블로 구성될 수 있으나 이에 한정되지 않는다.
신호 입력부(120), 제 1 인터페이스 보드(130) 및 신호 전달부(140)는 테스트 신호 제공부라 지칭할 수 있고, 제 2 인터페이스 보드(170) 및 신호 출력부(180)는 측정 신호 제공부라 지칭할 수 있다.
프로브 카드(150)가 실제 테스트할 반도체 칩이 형성된 웨이퍼 상에는 프로브 카드(150)의 니들이 접촉되는 패드가 마련되며, 컨택터(160)는 테스트 대상 웨이퍼에 마련된 패드와 실질적으로 동일한 위치에 패드가 구비될 수 있다.
프로브 카드(150)를 이용하여 반도체 칩이 형성된 웨이퍼를 테스트할 때, 프로브 카드(150)로부터 웨이퍼측으로 전류 흐름이 발생하게 된다. 본 기술에서는 이러한 상황을 모델링하기 위하여 제 2 인터페이스 보드(170)에 전류 제한 회로를 구성하여 프로브 카드(150) 테스트시 프로브 카드(150)에서 컨택터(160) 측으로 전류 흐름을 유발시킬 수 있다.
컨택터(160)가 프로브 카드(150)의 니들에 일대일로 대응하는 패드를 가짐에 따라 프로브 카드(150)에 구비된 니들 전체를 한번에 자동으로 테스트하거나, 검사자의 필요에 따라 니들의 일부를 자동으로 테스트할 수 있다.
일 실시예에서, 프로브 카드(150)는 하나의 입력 채널(단자)이 복수의 출력 채널(단자)로 분기되어 대응하는 니들로 연장되는 쉐어드(Shared) 구조일 수 있다. 이러한 경우에도 테스트 바디(110)로부터 제공되는 제어신호에 따라 분기 채널에 대한 신호 또는 전력 전달 특성을 각각 또는 동시에, 또는 그룹화하여 측정할 수 있다.
도 2는 일 실시예에 의한 테스트 바디의 구성도이다.
도 2를 참조하면, 테스트 바디(110)는 컨트롤러(1101), 저장부(1103), 사용자 인터페이스(UI, 1105), 테스트 신호 생성부(1107), 테스트 신호 수신부(1109), 잡음 보상부(1111), 특성 추출부(1113) 및 판정부(1115)를 포함하도록 구성될 수 있다.
컨트롤러(1101)는 프로브 카드 테스트 시스템(10)의 전반적인 동작을 제어하도록 구성될 수 있다.
저장부(1103)는 프로브 카드 테스트 시스템(10)이 동작하는 데 필요한 프로그램, 응용 프로그램, 제어 데이터, 동작 파라미터, 처리 결과 등을 저장할 수 있다. 저장부(1103)는 주기억장치 및 보조기억장치를 포함할 수 있다.
사용자 인터페이스(1105)는 검사자가 프로브 카드 테스트 시스템(10)에 접근할 수 있는 환경을 제공할 수 있다. 이를 위해 사용자 인터페이스(1105)는 입출력 장치와 접속되어 프로브 카드 테스트 시스템(10)에 대한 제어명령, 파라미터 등을 입력받아 컨트롤러(1101)로 제공하고, 프로브 카드 테스트 시스템(10)의 동작 상황, 처리 결과 등을 출력할 수 있도록 구성될 수 있다. 일 실시예에서, 사용자 인터페이스(1105)는 키보드, 마우스, 터치패드, 터치 스크린 등과 같은 입력장치를 위한 인터페이스와, 디스플레이, 스피커 등과 같은 출력장치를 위한 인터페이스를 포함할 수 있다.
테스트 신호 생성부(1107)는 사용자 인터페이스(1105)로부터 제공되는 테스트 파라미터에 기초하여 테스트 신호를 생성하여 신호 입력부(120)로 제공하도록 구성될 수 있다.
테스트 신호 생성부(1107)는 AC 테스트를 위한 테스트 신호를 포함할 수 있고, 이에 더하여 DC 테스트를 위한 테스트 신호를 포함할 수 있다.
AC 테스트를 위한 테스트 신호는 SI 특성 및/또는 PI 특성, 그리고 TDR(Time Domain Reflection)을 측정하기 위한 테스트 신호를 포함할 수 있다. 일 실시예에서, SI 특성은 신호 전송용 핀을 통한 신호 전달 파형, S-파라미터(Scattering parameter)를 통해 측정될 수 있고, PI 특성은 전원 공급용 핀을 통한 전원잡음 및 Z-파라미터를 통해 측정될 수 있다. TDR을 측정함에 의해 신호 전송용 핀을 통한 해당 핀의 시간 지연 및 임피던스 특성을 측정할 수 있다. DC 특성은 오픈/쇼트(Open/Short), 누설, 접촉저항 측정 등을 포함할 수 있다.
프로브 카드(150)가 쉐어드 구조인 경우, 테스트 신호 생성부(1170)는 입력 채널을 공유하는 복수의 출력 채널에 구비된 니들을 동시에 또는 각각, 또는 지정된 개수로 그룹화하여 테스트할 수 있도록 테스트 신호를 생성할 수 있다.
테스트 신호 수신부(1109)는 신호 출력부(180)를 통해 측정 신호를 제공받도록 구성될 수 있다.
잡음 보상부(1111)는 프로브 카드(150)가 갖는 순수 전기적 특성과 테스트 시스템(10)에 존재하는 잡음 성분이 포함된 전기적 특성에 기초하여 잡음을 보상하기 위한 상관계수를 분석하여 보상값을 추출하도록 구성될 수 있다.
일 실시예에서, 잡음 보상부(1111)는 시간 영역에서 신호의 전파 지연 특성 및 주파수 영역에서 신호의 삽입 손실을 측정하여 보상값을 추출할 수 있고, 시간 영역에서 전원 변동값 및 주파수 영역에서의 전원 임피던스를 측정하여 보상값을 추출할 수 있다.
일 실시예에서, 잡음 보상부(1111)는 디임베딩(De-embedding) 방식으로 프로브 카드(150)의 S-파라미터(Scattering parameter)를 시뮬레이션 추출할 수 있다. 그리고, 추출한 S-파라미터를 프로브 카드(150) 시뮬레이션 장치에 적용하여 입력 신호에 대한 출력 신호 파형(시뮬레이션 출력 파형)을 얻을 수 있다. 아울러, 프로브 카드(150)를 계측장비에 장착하여 측정한 입력 신호에 대한 출력 신호 파형(매뉴얼 출력 파형)을 획득할 수 있다. 잡음 보상부(1111)는 시뮬레이션 출력 파형과 매뉴얼 출력 파형을 비교하여, 시뮬레이션 출력 파형에 대한 신뢰성이 검증되면, 시뮬레이션 출력 파형을 기준값(기준파형)으로 결정하고, 시뮬레이션 출력 파형과 매뉴얼 출력 파형 간의 상관계수를 분석하여 보상값을 추출할 수 있다. 보상값은 오프셋 및 이득을 포함할 수 있다.
특성 추출부(1113)는 테스트 신호 수신부(1109)로부터 측정 신호를 제공받고 잡음 보상부(1111)로부터 보상값을 제공받아 측정 신호를 보정하여, 보정된 측정 신호를 출력하도록 구성될 수 있다. 즉, 특성 추출부(1113)는 측정 신호에 테스트 시스템(10)이 갖는 잡음을 보상형 보정된 측정 신호를 출력하도록 구성된다.
일 실시예에서, 특성 추출부(1113)는 테스트 신호에 기초한 기대값과 보정된 측정 신호를 비교하여 패스 범위로 측정되면 해당 신호의 세기를 시간 영역에서 점 데이터 형식으로 표현하고, 이를 기 설정된 시간 동안, 즉, 시간축 상에서 이동하면서 원하는 시간까지 측정한 결과를 선으로 연결한 그래픽 데이터를 특성 추출 결과로서 제공할 수 있으나, 이에 한정되는 것은 아니다.
판정부(1115)는 특성 추출부(1113)의 특성 추출 결과에 기초하여 해당 프로브 카드(150)의 양/불량을 판정하도록 구성될 수 있다.
도 3은 일 실시예에 의한 컨택터의 구성도이다.
도 3을 참조하면, 컨택터(160)는 복수의 영역(DUT1~DUT6)으로 구분될 수 있다. 아울러, 각 DUT 영역에는 니들(152) 대응 부위에 패드(164)가 마련될 수 있다. 각각의 패드(164)는 케이블(162)을 통해 제 2 인터페이스 보드(170)와 전기적으로 접속될 수 있다.
일 실시예에서, 복수의 영역(DUT1~DUT6)은 프로브 카드(150)가 실제 테스트하고자 하는 웨이퍼 상에 형성된 단위 반도체 칩 영역에 대응할 수 있다. 아울러, 각 패드(164)는 상기 단위 반도체 칩에 형성된 신호 또는 전력 전송용 패드에 대응할 수 있다.
프로브 카드(150)의 니들(152)을 각 패드(164)에 동시에 접속시켜 니들(152) 각각에 대한 SI 및/또는 PI 특성, 또는 TDR 특성을 일괄적으로 자동 테스트하거나, 또는 검사자의 필요에 따라 니들(152)의 일부를 자동으로 테스트할 수 있다.
도 4 및 도 5는 일 실시예에 의한 쉐어드 구조 프로브 카드의 테스트 개념을 설명하기 위한 도면이다.
도 4의 프로브 카드(150-1)는 하나의 입력 단자(CH1)가 복수의 출력 단자(CH2~CH7)로 분기되어 대응하는 니들로 연장되는 쉐어드 구조를 가질 수 있다. 복수의 출력 단자(CH2~CH7)는 각각 니들(152-1)을 통해 컨택터(160-1)에 구비된 패드(164-1)에 각각 접촉될 수 있고, 케이블(162-1)을 통해 제 2 인터페이스 보드(170)와 연결될 수 있다.
복수의 출력 단자(CH2~CH7)가 연결된 각각의 니들(152-1)이 컨택터(160-1)에 구비된 패드(164-1)에 각각 접속되므로, 복수의 출력 단자(CH2~CH7) 각각에 대한 신호 및/또는 전력 전달 특성을 개별적으로 확인할 수 있다.
도 5의 프로브 카드(150-2)는 하나의 입력 단자(CH8)가 복수의 출력 단자(CH9~CH11)로 분기되어 대응하는 니들로 연장되되 각 출력 단자(CH9~CH11)가 스위치(SW1~SW3)에 의해 온/오프되는 구조를 도시한다.
복수의 출력 단자(CH9~CH11)는 각각 니들(152-2)을 통해 컨택터(160-2)에 구비된 패드(164-2)에 각각 접촉될 수 있고, 케이블(162-2)을 통해 제 2 인터페이스 보드(170)와 연결될 수 있다.
각 스위치(SW1~SW3)는 테스트 바디(110)로부터 제공되는 스위치 제어 신호(SW<1:3>)에 따라 제어되어 적어도 하나가 온 또는 오프될 수 있다.
스위치 제어 신호(SW<1:3>)에 의해 스위치(SW1~SW3)를 제어하여, 즉, 스위치(SW1~SW3) 중 적어도 하나를 온 또는 오프시켜 입력 단자(CH8)로부터 출력 단자(CH9~CH11) 간의 신호 또는 전력 전달 경로를 가변시킬 수 있다. 따라서, 쉐어드 구조에서 분기 출력 단자에 대한 신호 또는 전력 전달 특성을 각각, 또는 동시에, 또는 그룹화하여 측정할 수 있다.
즉, 입력 단자(CH8)로부터 각 출력 단자(CH9~CH11)로 전달되는 각각의 신호(MCW1~MCW3)의 특성을 동시에, 각각, 또는 그룹화하여 측정할 수 있다.
도 4 및 도 5 에서, "단자"는 신호 또는 전력이 전달되는 "채널"과 실질적으로 동일한 의미로 사용되었다.
도 6 및 도 7은 프로브 카드 테스트 시스템의 잡음 보상 개념을 설명하기 위한 도면이다.
상술하였듯이, 테스트 바디(110)는 프로브 카드(150)가 갖는 순수 전기적 특성과 테스트 시스템(10)에 존재하는 잡음 성분이 포함된 전기적 특성에 기초하여 잡음을 보상하기 위한 상관계수를 분석하여 보상값을 추출하도록 구성될 수 있다.
도 6의 (a)는 기 추출한 S-파라미터를 시뮬레이션 장치에 적용하여 프로브 카드(150)의 순수 전기적 특성을 측정한 그래프(A1, 기준값) 및 테스트 바디(110)에서 프로브 카드(150)의 전기적 특성을 측정하고 보상값을 적용하기 전의 그래프(B1)를 나타낸다.
테스트 바디(110)에서 추출한 보상값을 적용하여 프로브 카드(150)의 전기적 특성을 보정하면, 도 6의 (b)와 같이 잡음 성분이 보상된 전기적 특성을 반영한 그래프(B2)를 얻을 수 있다.
이러한 방식으로 측정 신호에 대한 잡음을 보상하여 보정된 측정 신호를 생성하고 이를 기대값과 비교함에 의해 프로브 카드(150)에 대한 양/불량을 판정할 수 있다.
도 7은 PI 측정시 잡음 보상 개념을 설명하기 위한 도면이다.
도 7의 (a)는 기 추출한 S-파라미터를 시뮬레이션 장치에 적용하여 프로브 카드(150)의 순수 전기적 특성, 예를 들어 전력 강하 정도를 시뮬레이션 측정한 그래프(D1, 기준값) 및 테스트 바디(110)에서 프로브 카드(150)의 전기적 특성을 측정하고 보상값을 적용하기 전의 그래프(C1)를 나타낸다.
테스트 바디(110)에서 추출한 보상값을 적용하여 프로브 카드(150)의 전력 강하 정도를 보정하면, 도 7의 (b)와 같이 전력 강하 성분이 보상된 전기적 특성을 반영한 그래프(C2)를 얻을 수 있다.
이와 같이, 프로브 카드(150)의 순수 전기적 특성과 테스트 시스템(10)에 의한 잡음 성분을 반영하여 프로브 카드(150)를 테스트함으로써 테스트 신뢰성을 향상시킬 수 있다.
도 8은 일 실시예에 의한 전류 제한 회로의 구성도이다.
프로브 카드(150)를 이용하여 반도체 칩이 형성된 웨이퍼를 테스트할 때, 프로브 카드(150)로부터 웨이퍼측으로 전류 흐름이 발생하며, 이를 모델링하기 위하여 제 2 인터페이스 보드(170)에 전류 제한 회로를 구성할 수 있다.
도 8을 참조하면, 전류 제한 회로(50)는 릴레이 회로(501) 및 스위칭 소자(503)를 포함할 수 있다.
릴레이 회로(501)는 일단이 컨택터(160)에 접속되고 타단이 싱크단에 접속되도록 구성될 수 있다.
스위칭 소자(503)는 소스 단자가 싱크단에 접속되고, 게이트 단자가 전원단에 접속되며, 드레인 단자가 컨택터(160)에 접속되는 전계효과 트랜지스터로 구성될 수 있다.
스위칭 소자(503)를 구동하여 프로브 카드(150)로부터 컨택터(160) 측으로 전류 흐름을 유도하고, 유도되는 전류의 양은 전원단의 전압 레벨에 의해 결정된다. 릴레이 회로(501)는 PI 측정시에는 오픈 상태로 하여 사용하지 않으며, DC 측정시 온 상태로 하여 해당 프로브 카드의 전원 라인에 대한 DC 특성을 측정할 수 있다.
전류 제한 회로(50)에 의해 컨택터(160)가 실질적으로 웨이퍼에서 소모되는 전류량과 유사한 전류량을 소모하도록 모델링할 수 있어, 프로브 카드(150)에 대한 보다 정확한 테스트가 가능하게 된다.
도 9는 일 실시예에 의한 프로브 카드 테스트 방법을 설명하기 위한 흐름도이다.
프로브 카드(150)를 이용하여 반도체 칩이 형성된 웨이퍼를 테스트하기 전, 프로브 카드 테스트 시스템(10)에 프로브 카드(150)를 장착하고(S101) 전기적 특성을 테스트할 수 있다(S103).
전기적 특성 테스트 과정은 SI 및/또는 PI 특성 측정 과정을 포함할 수 있으며, 예를 들어 도 10과 같이 진행될 수 있다.
도 10을 참조하면, 테스트를 수행하기 전 프로브 카드(150)의 순수 전기적 특성을 시뮬레이션 측정할 수 있다(S201). 그리고, 테스트를 수행하기 전 테스트 시스템(10)에 장착된 프로브 카드(150)의 전기적 특성을 매뉴얼 측정할 수 있다(S203).
이후, 시뮬레이션 측정 결과 및 매뉴얼 측정 결과의 상관계수를 분석하여 보상값을 추출할 수 있다(S205).
이와 같이 보상값이 추출된 후, 프로브 카드(150)에 대해 입력한 테스트 신호에 응답하여 측정 신호가 생성되면, 추출해둔 보상값을 측정 신호에 반영하여 보정된 측정 신호를 생성할 수 있다(S207).
이에 따라 프로브 카드(150)의 특성이 측정되면, 특성 측정 결과에 기초하여 양/불량을 판정한다(S105).
판정 결과 양품으로 확인된 경우에는 프로브 카드(150)를 이용한 웨이퍼 테스트 시스템을 셋업 및 검증하고(S107) 웨이퍼 테스트 절차를 수행할 수 있다(S109).
반면, 불량품으로 확인되는 경우에는 프로브 카드(150)의 특성을 개선하고(S111), 특성을 측정하는 단계(S103)로 복귀할 수 있다.
일 실시예에서, 프로브 카드(150)의 특성을 개선한다는 것은 프로브 카드 내에 과도하게 삽입되었거나 불필요하게 삽입된 전기적 구조물을 제거함을 의미하나, 이에 한정되는 것은 아니다.
본 기술에서는 프로브 카드에 구비된 니들에 일대일로 대응되는 패드를 구비하는 컨택터를 이용하여 프로브 카드를 테스트하므로, 테스트 과정에서 안정적인 접촉 상태를 유지할 수 있고 고속의 테스트가 가능하다.
또한, 프로브 카드의 순수 전기적인 특성과 테스트 시스템에 포함된 잡음을 반영하여 측정 신호를 보정함에 따라 측정 데이터의 신뢰성을 향상시킬 수 있다.
나아가, 쉐어드 구조의 프로브 카드에 대해 각각의 출력 채널을 독립적, 일괄적, 또는 그룹화하여 테스트할 수 있으므로 프로브 카드의 신호 전달 특성 및 전력 전달 특성을 빠르고 정확하게 측정할 수 있다.
실제 웨이퍼 테스트를 수행하기 전 프로브 카드의 페일 여부를 미리 스크린할 수 있어 프로브 카드에 의해 기인되는 수율 저하 요인을 해소할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 프로브 카드 테스트 시스템
110 : 테스트 바디
120 : 신호 입력부
130 : 제 1 인터페이스 보드
140 : 신호 전달부
150 : 프로브 카드
160 : 컨택터
170 : 제 2 인터페이스 보드
180 : 신호 출력부

Claims (15)

  1. 복수의 니들이 구비되고, 하나의 입력 단자가 복수의 출력 단자로 분기되어 대응하는 니들로 연장되고, 상기 복수의 출력 단자 각각과 대응하는 니들 간에는 스위치 제어 신호에 응답하여 온 또는 오프되는 스위치가 구비되는 쉐어드 구조를 갖는 프로브 카드;
    상기 복수의 니들에 일대일로 접촉되는 패드를 구비하는 컨택터; 및
    상기 스위치의 적어도 하나를 온 또는 오프시키기 위한 상기 스위치 제어 신호를 생성하고, 상기 프로브 카드로 테스트 신호를 제공하고, 상기 프로브 카드에 구비된 상기 복수의 니들로부터 각각 출력되는 측정 신호 각각을 상기 컨택터를 통해 수신하며, 기 추출된 보상값에 기초하여 상기 측정 신호를 보정하여 보정된 측정 신호로부터 상기 프로브 카드의 전기적 특성을 검사하는 테스트 바디;
    를 포함하도록 구성되는 프로브 카드 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 테스트 바디는, 상기 프로브 카드의 순수 전기적 특성과, 상기 프로브 카드 테스트 시스템의 잡음 성분이 포함된 상기 프로브 카드의 전기적 특성에 기초하여 상기 보상값을 추출하도록 구성되는 잡음 보상부를 포함하는 프로브 카드 테스트 시스템.
  3. 제 1 항에 있어서,
    상기 테스트 바디는, 상기 프로브 카드에 대해 기 추출한 S(Scattering)-파라미터를 시뮬레이션 장치에 적용하여 획득한 상기 프로브 카드의 입력 신호에 대한 시뮬레이션 출력 파형과 계측장비를 통해 획득한 상기 프로브 카드의 입력 신호에 대한 매뉴얼 출력 파형을 비교하여 상기 시뮬레이션 출력 파형에 대한 신뢰성이 검증되면, 상기 시뮬레이션 출력 파형을 기준값으로 결정하고, 상기 시뮬레이션 출력 파형과 상기 매뉴얼 출력 파형 간의 상관계수를 분석하여 상기 보상값을 추출하도록 구성되는 잡음 보상부를 포함하는 프로브 카드 테스트 시스템.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 테스트 바디는, 상기 테스트 신호에 기초한 기대값과 상기 보정된 측정 신호를 비교하여 패스 범위로 판정된 신호의 세기를 시간 영역에서 점 데이터 형식으로 표현하고, 기 설정된 시간동안 측정한 점 데이터를 선으로 연결한 그래픽 데이터를 특성 추출 결과로 출력하도록 구성되는 특성 추출부를 포함하는 프로브 카드 테스트 시스템.
  7. 제 1 항에 있어서,
    상기 컨택터로부터 제공되는 상기 측정 신호를 상기 테스트 바디로 전달하는 인터페이스 보드를 더 포함하고,
    상기 인터페이스 보드는 상기 프로브 카드로부터 상기 컨택터로의 전류 흐름을 유도하는 전류 제한 회로를 구비하도록 구성되는 프로브 카드 테스트 시스템.
  8. 제 1 항에 있어서,
    상기 테스트 신호는 상기 프로브 카드의 신호 무결성 또는 전원 무결성을 테스트하도록 생성되는 프로브 카드 테스트 시스템.
  9. 복수의 니들이 구비되며 하나의 입력 단자가 복수의 출력 단자로 분기되어 대응하는 니들로 연장되고, 상기 복수의 출력 단자 각각과 대응하는 니들 간에는 스위치 제어 신호에 응답하여 온 또는 오프되는 스위치가 구비되는 프로브 카드, 상기 복수의 니들에 일대일로 접촉되는 패드를 구비하는 컨택터 및 상기 프로브 카드로 테스트 신호를 제공하고, 상기 프로브 카드로부터 상기 니들을 경유하여 상기 컨택터를 통해 출력되는 측정 신호를 수신하는 테스트 바디를 포함하는 프로브 카드 테스트 시스템에서의 테스트 방법으로서,
    상기 테스트 바디가 보상값을 추출하는 단계;
    상기 테스트 바디가 상기 스위치의 적어도 하나를 온 또는 오프시키기 위한 상기 스위치 제어 신호를 생성하고, 상기 복수의 니들로부터 출력되는 측정 신호 각각을 상기 컨택터를 통해 수신하는 단계;
    상기 측정 신호가 제공됨에 따라, 상기 테스트 바디가 상기 보상값에 기초하여 상기 측정 신호를 보정하여 보정된 측정 신호를 생성하는 단계; 및
    상기 테스트 바디가 상기 보정된 측정 신호에 기초하여 상기 프로브 카드의 전기적 특성을 검사하는 단계;
    를 포함하도록 구성되는 프로브 카드 테스트 방법.
  10. 제 9 항에 있어서,
    상기 보상값을 추출하는 단계는, 상기 프로브 카드의 순수 전기적 특성과, 상기 프로브 카드 테스트 시스템의 잡음 성분이 포함된 상기 프로브 카드의 전기적 특성에 기초하여 상기 보상값을 추출하는 단계인 프로브 카드 테스트 방법.
  11. 제 9 항에 있어서,
    상기 보상값을 추출하는 단계는, 상기 프로브 카드에 대해 기 추출한 S(Scattering)-파라미터를 시뮬레이션 장치에 적용하여 상기 프로브 카드의 입력 신호에 대한 시뮬레이션 출력 파형을 획득하는 단계;
    계측장비를 통해 상기 프로브 카드의 입력 신호에 대한 매뉴얼 출력 파형을 획득하는 단계;
    상기 시뮬레이션 출력 파형과 상기 매뉴얼 출력 파형을 비교하여 상기 시뮬레이션 출력 파형에 대한 신뢰성을 검증하는 단계;
    상기 검증된 상기 시뮬레이션 출력 파형을 기준값으로 결정하고, 상기 시뮬레이션 출력 파형과 상기 매뉴얼 출력 파형 간의 상관계수를 분석하여 상기 보상값을 추출하는 단계;
    를 포함하도록 구성되는 프로브 카드 테스트 방법.
  12. 삭제
  13. 삭제
  14. 제 9 항에 있어서,
    상기 전기적 특성을 검사하는 단계는, 상기 테스트 신호에 기초한 기대값과 상기 보정된 측정 신호를 비교하여 패스 범위로 판정된 신호의 세기를 시간 영역에서 점 데이터 형식으로 표현하고, 기 설정된 시간동안 측정한 점 데이터를 선으로 연결한 그래픽 데이터를 출력하는 단계를 포함하는 프로브 카드 테스트 방법.
  15. 제 9 항에 있어서,
    상기 테스트 신호는 상기 프로브 카드의 신호 무결성 또는 전원 무결성을 테스트하도록 생성되는 프로브 카드 테스트 방법.
KR1020170025565A 2017-02-27 2017-02-27 프로브 카드 테스트 시스템 및 방법 KR101887118B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170025565A KR101887118B1 (ko) 2017-02-27 2017-02-27 프로브 카드 테스트 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170025565A KR101887118B1 (ko) 2017-02-27 2017-02-27 프로브 카드 테스트 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR101887118B1 true KR101887118B1 (ko) 2018-08-09

Family

ID=63251248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170025565A KR101887118B1 (ko) 2017-02-27 2017-02-27 프로브 카드 테스트 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR101887118B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021062117A1 (en) * 2019-09-27 2021-04-01 Advanced Micro Devices, Inc. Electro-optic waveform analysis process
KR20210047926A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
KR20210047927A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
KR20220043486A (ko) * 2020-09-29 2022-04-05 주식회사 실리콘프리시젼 반도체 테스트용 프로브 카드 에뮬레이션 시스템
US11372024B2 (en) 2020-05-20 2022-06-28 Samsung Electronics Co., Ltd. Probe card test apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138067A (ja) * 1997-07-24 1999-02-12 Matsushita Electric Ind Co Ltd 回路基板の検査装置および検査方法
KR20090068903A (ko) * 2007-12-24 2009-06-29 주식회사 에스디에이 프로브 카드 통합검사장치 및 그 제공방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138067A (ja) * 1997-07-24 1999-02-12 Matsushita Electric Ind Co Ltd 回路基板の検査装置および検査方法
KR20090068903A (ko) * 2007-12-24 2009-06-29 주식회사 에스디에이 프로브 카드 통합검사장치 및 그 제공방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102532513B1 (ko) * 2018-10-12 2023-05-16 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
KR20210047926A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
KR20210047927A (ko) * 2018-10-12 2021-04-30 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
US12146896B2 (en) 2018-10-12 2024-11-19 Advantest Corporation Analysis apparatus, analysis method, and recording medium having recorded thereon analysis program
KR102581229B1 (ko) * 2018-10-12 2023-09-21 주식회사 아도반테스토 해석 장치, 해석 방법 및 해석 프로그램
JP7230278B2 (ja) 2019-09-27 2023-02-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 電気光学波形分析プロセス
KR102443173B1 (ko) 2019-09-27 2022-09-14 어드밴스드 마이크로 디바이시즈, 인코포레이티드 전자광학 파형 분석 프로세스
JP2022541673A (ja) * 2019-09-27 2022-09-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 電気光学波形分析プロセス
WO2021062117A1 (en) * 2019-09-27 2021-04-01 Advanced Micro Devices, Inc. Electro-optic waveform analysis process
KR20220062130A (ko) * 2019-09-27 2022-05-13 어드밴스드 마이크로 디바이시즈, 인코포레이티드 전자광학 파형 분석 프로세스
US11125815B2 (en) 2019-09-27 2021-09-21 Advanced Micro Devices, Inc. Electro-optic waveform analysis process
US11372024B2 (en) 2020-05-20 2022-06-28 Samsung Electronics Co., Ltd. Probe card test apparatus
KR102518759B1 (ko) * 2020-09-29 2023-04-06 주식회사 실리콘프리시젼 반도체 테스트용 프로브 카드 에뮬레이션 시스템
KR20220043486A (ko) * 2020-09-29 2022-04-05 주식회사 실리콘프리시젼 반도체 테스트용 프로브 카드 에뮬레이션 시스템

Similar Documents

Publication Publication Date Title
KR101887118B1 (ko) 프로브 카드 테스트 시스템 및 방법
KR101489542B1 (ko) 레거시 테스트 시스템의 동작 에뮬레이팅
US6954076B2 (en) Aircraft multi-function wire and insulation tester
KR100897009B1 (ko) 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법
US10451653B2 (en) Controlling a per-pin measurement unit
KR100731344B1 (ko) 자동화된 테스트 장비에서 테스트 및 교정하기 위한 회로및 그 방법
US7508228B2 (en) Method and system for monitoring test signals for semiconductor devices
CN1892246B (zh) 用于校准自动电路测试系统的系统、方法和装置
US9874600B2 (en) Method and apparatus for automated surge stress testing of a device under test using voltage and current waveforms
US7535243B2 (en) Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test
CN113504454A (zh) 一种分析仪的校准方法及芯片测试方法和系统
KR100905507B1 (ko) 고전압 기능부를 가진 핀 전자기기
JP7565443B2 (ja) 伝導性信号試験における高周波（ｒｆ）信号プローブ不整合に起因したパワー損失について補償するシステム及び方法
CN207215868U (zh) 一种电路板测试装置
EP1041389B1 (en) System and method for characterising a test fixture
CN116482512A (zh) 一种电源信号自检查的接口电路板、自动测试方法和测试平台
US11635457B2 (en) Apparatus and method for performing time domain reflectormetry
Helmreich Test path simulation and characterisation
RU2686517C1 (ru) Способ проведения испытаний на стойкость сложнофункциональных микросхем к статическому дестабилизирующему воздействию
US11639960B2 (en) Integrated circuit spike check apparatus and method
KR102714344B1 (ko) 절연 검사 장치 및 절연 검사 방법
CN117990962A (zh) 探针卡以及芯片测试系统
US6801863B1 (en) Method for detecting the connectivity of electrical conductors during automated test using longitudinal balance measurements
CN117461271A (zh) 用于测量导电射频（rf）测试信号路径的路径损耗的系统和方法
Carbajo et al. Improved Test Methodology for Production Testing of RF Switches Using a New Relative Measurement Technique

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170227

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180226

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180730

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180803

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180806

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210726

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220726

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230802

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240724

Start annual number: 7

End annual number: 7