KR101886545B1 - 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리용 다층 박막 코팅 - Google Patents

휴대용 전자 디바이스의 시스템-인-패키지 어셈블리용 다층 박막 코팅 Download PDF

Info

Publication number
KR101886545B1
KR101886545B1 KR1020167024027A KR20167024027A KR101886545B1 KR 101886545 B1 KR101886545 B1 KR 101886545B1 KR 1020167024027 A KR1020167024027 A KR 1020167024027A KR 20167024027 A KR20167024027 A KR 20167024027A KR 101886545 B1 KR101886545 B1 KR 101886545B1
Authority
KR
South Korea
Prior art keywords
layer
electronic device
film stack
thin film
components
Prior art date
Application number
KR1020167024027A
Other languages
English (en)
Other versions
KR20160117539A (ko
Inventor
옌펀 천
샨카르 에스. 펜나수르
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20160117539A publication Critical patent/KR20160117539A/ko
Application granted granted Critical
Publication of KR101886545B1 publication Critical patent/KR101886545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

시스템-인-패키지 어셈블리(System-in-Package assembly) 내로 패키징된 휴대용 전자 디바이스(600)가 개시된다. 휴대용 전자 디바이스는 기판(614) 및 기판 상에 실장되고 하나 이상의 서브시스템 내에 포함된 복수의 컴포넌트(601 내지 604)를 포함할 수 있다. 서브시스템들 사이의 또는 외부 소스로부터의 간섭은, 컴포넌트들 위에 절연 층(616)을 배치시키고, 서브시스템들 사이에 좁은 트렌치들(630)을 형성하고, 절연 층 상에 다층 박막 스택(640, 642, 644, 646) 중 하나 이상의 층을 퇴적하고 트렌치들을 충전함으로써 감소되거나 제거될 수 있다. 일부 예들에서, 다층 박막 스택은 접착 층(640), 차폐 층(642), 보호 층(644), 및 코스메틱 층(646)을 포함할 수 있다. 일부 예들에서, 다층 박막 스택은 보호 및 코스메틱 층과 같은 다기능 층들을 포함할 수 있다.

Description

휴대용 전자 디바이스의 시스템-인-패키지 어셈블리용 다층 박막 코팅{MULTI-LAYER THIN-FILM COATINGS FOR SYSTEM-IN-PACKAGE ASSEMBLIES IN PORTABLE ELECTRONIC DEVICES}
본원은 일반적으로 간섭을 완화하는 것에 관한 것으로서, 더욱 상세하게는 콤팩트한 휴대용 전자 디바이스 내의 시스템-인-패키지(System-In-Package) 어셈블리에서 전자기 차폐, 아래의 층들에 대한 접착, 향상된 심미적 매력, 및 열화 또는 변색에 대한 저항성을 제공하는 것을 돕는 박막 코팅에 관한 것이다.
콤팩트한 휴대용 전자 디바이스는 점점 더 인기를 끌고 있다. 콤팩트한 휴대용 전자 디바이스들의 예는 랩톱 컴퓨터, 태블릿 컴퓨팅 디바이스, 셀룰러 전화, 미디어 플레이어, 게임 디바이스, 핸드헬드 디바이스, 펜던트와 웨어러블 디바이스와 같은 초소형 디바이스, 및 다른 디바이스들을 포함한다. 일반적으로 콤팩트한 휴대용 전자 디바이스 내의 컴포넌트들의 내부 및 외부 간섭 둘 다를 줄이는 것이 바람직하다. 간섭은 전자기 차폐를 사용하여 감소 또는 제거될 수 있다. 예를 들어, 일부 전자 디바이스들은 무선 주파수 간섭에 취약한 무선 주파수 송수신기 회로들을 포함한다. 전자 디바이스들은 또한 메모리, 및 정상 동작 동안 클록 신호들을 사용하는 다른 컴포넌트들을 포함할 수 있다. 주의를 기울이지 않으면, 하나의 회로로부터의 신호가 다른 회로의 적절한 동작을 간섭할 수 있다. 예를 들어, 무선 주파수 수신기의 동작 대역 내에 있는 클록 신호 또는 클록 신호의 고조파는 무선 주파수 송수신기에 대한 바람직하지 않은 간섭을 야기할 수 있다.
전자기 간섭으로부터 디바이스를 보호하기 위하여, 무선 주파수 송수신기와 같은 회로는 금속 차폐 캔 내에 둘러싸일 수 있거나, 전도성 페이스트는 회로들 사이에 배치될 수 있다. 차폐 캔의 금속 또는 전도성 페이스트는 신호를 차단할 수 있고 전자기 간섭으로부터 둘러싸인 컴포넌트를 차폐하는 것을 도울 수 있다. 콤팩트한 휴대용 전자 디바이스의 크기를 줄이기 위하여, 회로부는 시스템-인-패키지로 통합될 수 있다. 그러나, 차폐 캔 및 전도성 페이스트는 차폐의 효과를 제한할 수 있고, 디바이스의 크기를 제한할 수 있다. 금속 차폐 캔 및 전도성 페이스트에 대한 대안은 박막 금속 층이다. 그러나, 박막 금속 층은 제한된 차폐 효과, 아래의 층들에 대해 불량한 접착을 가질 수 있고, 심미적으로 매력적이지 않을 수 있고, 환경에 의해 유도된 열화 및 변색에 취약할 수 있다.
이는 콤팩트한 휴대용 전자 디바이스, 및 시스템-인-패키지 어셈블리용 다층 박막 코팅에 관한 것이다. 콤팩트한 휴대용 전자 디바이스는 크기를 줄이고 폼 팩터를 향상시키기 위해 단일 패키지로 조립될 수 있다. 다수의 다이, 수동 컴포넌트, 기계적 또는 광학적 컴포넌트들을 포함하는 수십 또는 수백 개의 전기적 컴포넌트들은 인쇄 회로 보드(printed circuit board) 상에 단일 시스템으로 패키징될 수 있다. 컴포넌트들은 그것들의 기능에 기초하여 서브시스템으로 그룹화되고 배열될 수 있다. 다층 박막 코팅은, 차폐 효과를 향상시키고, 아래의 층들에 대한 접착을 향상시키고, 심미적 매력을 향상시키고, 환경에 의해 유도된 열화 또는 변색을 방지하거나 감소시킬 수 있다.
도 1a 내지 도 1d는 본 개시내용의 예들이 구현될 수 있는 예시적인 시스템을 도시한다.
도 2a는 예시적인 휴대용 전자 디바이스의 사시도를 도시한다.
도 2b는 예시적인 휴대용 전자 디바이스의 블록도를 도시한다.
도 2c는 예시적인 휴대용 전자 디바이스의 블록도를 도시한다.
도 3은 컴포넌트들을 포함하는 예시적인 콤팩트한 휴대용 전자 디바이스의 사시도를 도시한다.
도 4는 차폐를 위해 사용되는 금속 캔을 갖는 예시적인 휴대용 전자 디바이스를 도시한다.
도 5는 차폐를 위해 사용되는 전도성 페이스트를 갖는 예시적인 휴대용 전자 디바이스의 단면도를 도시한다.
도 6a 내지 도 6d는 차폐부로서 사용되는 다층 박막 스택을 갖는 시스템-인-패키지 어셈블리로 패키징된 예시적인 휴대용 전자 디바이스의 단면도를 도시한다.
도 6e는 예시적인 휴대용 전자 디바이스를 형성하기 위한 예시적인 프로세스의 흐름도를 도시한다.
도 7a는 차폐부로서 사용되는 다층 박막 스택을 갖는 시스템-인-패키지 어셈블리로 패키징된 예시적인 휴대용 전자 디바이스의 단면도를 도시한다.
도 7b는 예시적인 휴대용 전자 디바이스를 형성하기 위한 예시적인 프로세스의 흐름도를 도시한다.
예들의 다음 설명에서, 첨부된 도면들이 참조되며, 실행될 수 있는 특정 예들이 도면들 내에서 예시로서 도시된다. 다양한 예의 범위를 벗어나지 않으면서 다른 예들이 이용될 수 있고 구조적 변경이 행해질 수 있다는 것이 이해되어야 한다.
이는 시스템-인-패키지(SIP) 기술을 이용하여 조립된 휴대용 전자 디바이스의 전기적, 기계적, 광학적 컴포넌트들 및 서브시스템들을 위한 다층 박막 코팅에 관한 것이다. 다층 박막 코팅은 무선 주파수 차폐 및/또는 자기 차폐를 위해 사용될 수 있다. 다층 박막 코팅은 무선 주파수 대역(예컨대, 송수신기 집적 회로, 메모리 회로 및 다른 회로)에서 동작하는 집적 회로와 같은 컴포넌트들을 차폐할 수 있다. 컴포넌트들은 인덕터, 커패시터, 저항기, 스위치 등과 같은 하나 이상의 개별 컴포넌트로 형성되는 회로부를 또한 포함할 수 있다. 차폐되는 컴포넌트들은 공격자(무선 주파수 또는 자기 차폐 간섭을 생성하는 컴포넌트) 및/또는 희생자(외부 소스들로부터 수신되는 간섭에 민감한 컴포넌트)일 수 있다. 다층 박막 코팅은 전자기 간섭을 감소시키는 데 도움이 될 수 있다. 또한, 다층 박막 코팅은, 아래의 층들에 대한 향상된 접착을 제공하고, 심미적 매력을 향상시키고, 환경에 의해 유도된 열화 또는 변색을 방지하거나 제거할 수 있다.
최근 몇 년간, 랩톱, 태블릿 컴퓨팅 디바이스, 셀룰러 전화, 미디어 플레이어, 게임 디바이스, 핸드헬드 디바이스, 초소형 디바이스 등과 같은 휴대용 전자 디바이스는 작고 가볍고 강력해지고 있다. 이러한 크기의 감소에 기여하는 하나의 요소는, 일부 경우들에서, 이러한 컴포넌트의 전력 및/또는 동작 속도를 증가시키면서 점점 더 작은 크기의 이러한 디바이스의 다양한 컴포넌트를 제조하는 제조자의 능력에 기인할 수 있다. 크기의 감소에 기여하는 다른 요소는, 시각적 관점에서, 사용자들이 더욱 심미적으로 매력적인 휴대용 전자 디바이스들의 콤팩트하고 세련된 디자인들을 종종 발견함으로써 콤팩트하고 세련된 디자인들을 요구하는 것이다. 보다 작고, 보다 가볍고, 보다 콤팩트하고 강력한 것에 대한 경향은 휴대용 전자 디바이스 및 그와 연관된 컴포넌트들의 디자인에서의 계속되는 도전들을 나타낸다.
작고 콤팩트한 디바이스를 가능하게 하는 하나의 영역은 내부 패키징일 수 있다. 특정 디바이스는 원하는 폼 팩터 및 기능을 가질 수 있다. 원하는 폼 팩터는 원하는 기능을 제공하는 디바이스의 모든 컴포넌트가 패키징되는 하우징의 크기를 결정한다. 내부 패키징 디자인은, 폼 팩터에 의해 지시된 할당 공간에 필요한 컴포넌트를 여전히 정합시키면서 디바이스의 기능에 소정 방식으로 기여하지 않는 임의의 사용되지 않는 무효 공간을 최소화하는 것을 포함한다.
전기적, 기계적, 및 광학적 컴포넌트들은 하나 이상의 서브시스템 내에 포함되고, 시스템-인-패키지(SIP) 기술을 사용하여 패키징될 수 있다. SIP는 단일 패키지로 조립된 기능 시스템(functional system)이다. 다수의 다이, 수동 컴포넌트, 및 기계적 또는 광학적 컴포넌트들을 포함하는 수십 또는 수백 개의 컴포넌트들은 인쇄 회로 보드(PCB) 상에 단일 시스템으로 패키징될 수 있다. PCB는 섬유유리-충전 에폭시(예컨대, FR4), 가요성 인쇄 회로들(예컨대, 폴리이미드와 같은 폴리머의 가요성 시트로 형성된 인쇄 회로), 및 강성 플렉스 회로(예컨대, 강성 부분 및 가요성 테일(tail) 둘 다를 포함하는 인쇄 회로)와 같은 강성 PCB 재료로 형성될 수 있다. 집적 회로 컴포넌트 및 개별 컴포넌트와 같은 컴포넌트들이 그 위에 실장된 PCB는 때때로 메인 로직 보드(main logic board; MLB)로 지칭될 수 있다. 컴포넌트들은 납땜 또는 다른 적절한 실장 배열들을 사용하여 PCB 상에 실장될 수 있다. 예를 들어, 컴포넌트들은 PCB 상에 직접 실장되는 표면-실장 기술(SMT) 컴포넌트들일 수 있다. SIP는 더 높은 체적 효율, 뛰어난 신뢰성, 더 높은 성능, 및 더 작은 폼 팩터로 이어질 수 있다.
차폐된 컴포넌트들을 갖는 PCB는, 전자 디바이스들, 예컨대 데스크톱 컴퓨터, 컴퓨터 모니터에 내장된 컴퓨터, 텔레비전 셋톱 박스, 오디오-비디오 장비, 및 랩톱 컴퓨터, 태블릿 컴퓨팅 디바이스, 셀룰러 전화, 미디어 플레이어, 게임 디바이스, 핸드헬드 디바이스, 펜던트와 손목 시계 디바이스와 같은 초소형 디바이스, 또는 다른 전자 장비와 같은 휴대용 전자 디바이스들에 사용될 수 있다.
도 1a 내지 도 1d는 본 개시내용의 예들이 구현될 수 있는 시스템을 도시한다. 도 1a는 하우징(150) 내에 패키징된 디스플레이 스크린(124)을 포함하는 예시적인 모바일 전화(136)를 도시한다. 도 1b는 하우징(160) 내에 패키징된 디스플레이 스크린(126)을 포함하는 예시적인 디지털 미디어 플레이어(140)를 도시한다. 도 1c는 하우징(170) 내에 패키징된 디스플레이 스크린(128)을 포함하는 예시적인 개인용 컴퓨터(144)를 도시한다. 도 1d는 하우징(180) 내에 패키징된 디스플레이 스크린(130)을 포함하는 예시적인 태블릿 컴퓨팅 디바이스(148)를 도시한다.
도 2a는 예시적인 휴대용 전자 디바이스의 사시도를 도시한다. 휴대용 전자 디바이스(200)는 개구(208)를 갖는 하우징(210)을 포함할 수 있다. 프레임에 의해 둘러싸인 디스플레이(204)는 개구(208) 내에 위치설정될 수 있다. 디스플레이(204)를 위한 디스플레이 회로부는 디스플레이(204) 바로 아래와 같은, 하우징(210) 내에 위치할 수 있다. 디스플레이 회로부의 위치설정은 하우징(210) 내에서 사용할 수 있는 내부 공간에 영향을 미칠 수 있다.
터치 스크린은 디스플레이(204)와 연관될 수 있다. 터치 스크린 컨트롤러와 같은 터치 스크린과 관련된 회로부는 하우징(210) 내에 위치할 수 있다. 디스플레이(204)는 커버 유리(또는 다른 재료)(206)를 통해 밀봉될 수 있다. 입력 버튼(214)과 같은 하나 이상의 입력 버튼은 커버 유리(206)의 개구 내에 위치설정될 수 있다. 입력 버튼(214)과 연관된 검출 회로부는 하우징(210) 내에 위치할 수 있다. 일부 예들에서, 입력 버튼(214)은 홈 상태와 같은 특정 상태로 디바이스(200)를 되돌리는 데 사용될 수 있다.
다수의 입/출력 메커니즘은 하우징의 에지 주위에 위치할 수 있다. 예를 들어, 데이터/전원 커넥터(218) 및 오디오 잭(216)은 하우징(210)의 하부 에지(210) 상에 위치할 수 있고, 전원 스위치(210)는 하우징(210)의 상부 에지 상에 위치할 수 있다. 하우징(210)은 또한 스피커 및/또는 마이크로폰을 위한 개구를 포함할 수 있다. 이러한 컴포넌트들을 지원하는 회로부는 하우징(210) 내에 내부적으로 패키징될 수 있다. 회로부는 하우징 내에 배치되는 시스템-인-패키지 어셈블리와 같은 다양한 회로 보드 또는 단일 회로 보드 상에 구현될 수 있다.
디바이스(200)의 블록도가 도 2b에 도시된다. 전술한 컴포넌트들은 MLB(255)의 프로세서에 의해 제어될 수 있다. 데이터가 MLB(255)와 다양한 컴포넌트들 사이에서 이동하게 하는 다양한 내부 연결부들이 제공될 수 있다. 내부 데이터 연결부의 라우팅(routing)은, MLB(255)가 하우징(210) 내에서 어디에 위치설정될 수 있는지 및 다양한 내부 디바이스 컴포넌트들의 위치설정 이후에 생성되는 이용가능한 내부 경로들을 포함하는, 다양한 컴포넌트가 어떻게 패키징되는지에 종속될 수 있다.
데이터 연결부들에 관하여, MLB(255)를 디스플레이(204)(도 2a에 도시)에 결합될 수 있는 디스플레이 컨트롤러(260)에 연결될 수 있다. 또한, MLB(255)는 스피커, 오디오 잭(216)(도 2a에 도시), 마이크로폰 또는 오디오 코덱을 포함하는 연관된 오디오 회로부(264)와 같은 오디오 컴포넌트들에 결합될 수 있다. 또한, MLB(255)는 터치 스크린 컨트롤러(262), 입력 버튼 회로부, 및 전원 스위치 회로부에 결합된 터치 스크린(222)과 같은 다양한 입력 디바이스에 결합될 수 있다. 또한, MLB(255)는, 다양한 데이터 인터페이스들로 하여금 무선 컨트롤러(256)와 같은, 외부 데이터를 수신하고 전송하게 하는 다양한 데이터 인터페이스에 연결될 수 있으며, 이는 안테나(266) 및 데이터/전원 커넥터(218)를 포함할 수 있다.
데이터 연결부들 이외에도, 많은 내부 디바이스 컴포넌트들은 배터리(230)와 같은 내부 전원으로부터 전력을 수신할 수 있다. 예를 들어, 배터리(230)는 MLB(255), 디스플레이(204), 디스플레이 컨트롤러(260), 터치 스크린(222), 및 데이터/전원 커넥터(218)에 결합될 수 있다. 데이터 연결부들과 마찬가지로, 전원 연결부의 라우팅은 배터리(230)와 같은 다양한 내부 디바이스 컴포넌트 및 하우징(210) 내의 이용가능한 내부 통로의 위치설정에 종속될 수 있다.
디바이스(200)의 예시적인 블록도가 도 2c에 도시된다. 전술한 바와 같이 디바이스(200) 내에 포함된 다양한 회로부는 단일 패키지 또는 SIP 어셈블리에 패키징될 수 있다. 다수의 다이, 수동 컴포넌트, 및 기계적 또는 광학적 컴포넌트들을 포함하는 수십 또는 수백 개의 전자 컴포넌트들은 PCB 상에 단일 시스템으로 패키징될 수 있다. 안테나(266), 오디오 잭(216), 볼륨 스위치(212), 데이터/전원 커넥터(218), 무선 컨트롤러(256), 오디오 회로(264), 입력 버튼(214), 디스플레이 컨트롤러(260), 터치 스크린 컨트롤러(262), 및 전원 스위치(210)는 MLB(255) 상에 포함될 수 있다. SIP 어셈블리로의 컴포넌트들의 패키징은 더 얇고 더 콤팩트하고 더 세련된 디바이스(200)로 이어질 수 있다.
도 3은 컴포넌트들을 포함하는 예시적인 콤팩트한 휴대용 전자 디바이스의 사시도를 도시한다. 휴대용 전자 디바이스(300)는 하우징(313)을 포함할 수 있다. 하우징(313)은 금속, 플라스틱, 탄소 섬유 재료와 같은 섬유-복합체 재료, 유리, 세라믹, 다른 재료, 또는 이들 재료들의 조합으로 형성될 수 있다. 하우징(313)은 기계가공된 금속의 단일 피스로 형성될 수 있거나(예컨대, 유니바디형(unibody-type) 구조체를 사용하여) 내부 하우징 프레임, 베젤 또는 밴드 구조체, 하우징 측벽들, 평면 하우징 벽 부재들 등과 같이 서로 부착되는 다중 구조체들로 형성될 수 있다. 디바이스(300)는 하우징(313) 내에서 PCB(314) 상에 실장된 컴포넌트들(301 내지 307)을 포함할 수 있다. 컴포넌트들(301 내지 307)은 범용 프로세싱 유닛들, 애플리케이션 특정 집적 회로, 무선 송수신기와 같은 무선 주파수 컴포넌트, 클록 생성 및 분배 회로, 또는 개별 컴포넌트들과 같은 다른 컴포넌트들과 같은 집적 회로를 포함할 수 있다. PCB(314)는 MLB 또는 다른 유형의 로직 보드들일 수 있다.
컴포넌트들(301 내지 307) 중 일부는 전자기 간섭(EMI)에 민감할 수 있다. 예를 들어, 무선 송수신기 컴포넌트는 시스템 클록 생성 컴포넌트로부터 무선 주파수 고조파에 민감할 수 있다. 컴포넌트들(301 내지 307) 중 일부는 무선 주파수 신호 간섭을 생성할 수 있다(예컨대, 셀룰러 송수신기는 디바이스(300)의 다른 컴포넌트에 영향을 주는 무선 주파수 신호를 방출할 수 있음). 다른 컴포넌트들은 자기 간섭을 생성할 수 있다(예컨대, 전력 관리 시스템 내의 인덕터들은 자기장을 생성할 수 있음). 디바이스(300)의 컴포넌트들이 제대로 동작하는지 확인하기 위하여, (예를 들어, 차폐 구조체를 이용하여 컴포넌트들(301 내지 307)을 덮음으로써) PCB(314) 상의 하나 이상의 컴포넌트(301 내지 307)를 서로 전자기적으로 차폐하는 것이 바람직할 수 있다.
컴포넌트들은 그 기능에 기초하여 상이한 서브시스템들로 그룹화될 수 있다. 예를 들어, 컴포넌트들(301, 302)은 서브시스템(320) 내에 포함될 수 있고, 컴포넌트들(303, 304)은 서브시스템(322) 내에 포함될 수 있고, 컴포넌트들(305 내지 307)은 서브시스템(324) 내에 포함될 수 있다. 예를 들어, 서브시스템(320)은 무선 통신을 위해 지정될 수 있고, 서브시스템(322)은 오디오를 위해 지정될 수 있다. 이는 시스템 노이즈(예를 들면, 클록 또는 다른 노이즈 소스로부터)가 적절한 수신기 동작을 간섭하지 않음을 보장하는 것을 돕기 위하여 서브시스템(320) 내에 위치한 무선 통신 집적 회로를 차폐하는 것이 바람직할 수 있다. 오디오 회로가 디바이스(300) 상의 다른 회로로부터 노이즈를 획득하지 않도록 서브시스템(322) 내에 위치한 오디오 회로를 차폐하는 것, 또는 메모리 회로 및 프로세서 컴포넌트들의 클록들이 다른 컴포넌트들과의 간섭을 초래하지 않도록 그것들을 차폐하는 것이 또한 바람직할 수 있다. 일부 예들에서, 다수의 컴포넌트를 포함하는 그룹을 차폐하는 것이 바람직할 수 있다(예를 들어, 컴포넌트들이 외부 소스로부터 EMI에 민감한 경우).
도 4는 차폐를 위해 사용되는 금속 차폐 캔을 갖는 예시적인 휴대용 전자 디바이스를 도시한다. 휴대용 전자 디바이스(400)는 하우징(410) 내에 둘러싸인 PCB(414)를 포함할 수 있다. 컴포넌트들(401 내지 407)은 PCB(414) 상에 실장 또는 배치될 수 있다. 컴포넌트들(401, 402)은 서브시스템(420) 내에 포함될 수 있고, 컴포넌트들(402, 403)은 서브시스템(422) 내에 포함될 수 있고, 컴포넌트들(404 내지 407)은 서브시스템(424) 내에 포함될 수 있다. 차폐 캔(430)은 내부 간섭, 외부 간섭 중 하나, 또는 둘 다로부터 특정 서브시스템 내의 컴포넌트들을 덮는 데 사용될 수 있다. 차폐 캔(430)은 PCB(414)에 컴포넌트들을 실장하는 동안 또는 그 후에 PCB(414) 위로 납땜될 수 있다. 일부 예들에서, 차폐 캔은 금속 시트 또는 포일(foil)로 제조될 수 있다.
차폐 캔에 의한 하나의 가능한 문제점은 차폐 캔이 보드 공간의 상당 부분을 점유할 수 있다는 점일 수 있다. 또한, 차폐 캔에 사용되는 재료의 시트 두께 및 상기 차페 캔에 필요한 추가적 여유 간극은 더 두껍고 더 부피가 큰 디바이스들로 이어질 수 있다.
도 5는 차폐부를 위해 사용되는 전도성 페이스트를 갖는 예시적인 휴대용 전자 디바이스의 단면도를 도시한다. 휴대용 전자 디바이스(500)는 기판 또는 PCB(514)를 포함할 수 있다. 컴포넌트들(501, 503, 505)은 임의의 실장 기술을 사용하여 PCB(514) 상에 실장 또는 배치될 수 있다. 차폐 구조체들은 절연체 또는 절연 층(516) 및 차폐부 또는 차폐 층(518)을 포함할 수 있다. 차폐 구조체들은 컴포넌트들(501, 503, 505) 상에 배치될 수 있고, 내부 및/또는 외부 간섭으로부터 컴포넌트들(501, 503, 505)을 선택적으로 차폐할 수 있다. 절연 층(516)은 차폐 층(518)과 PCB(514) 상의 임의의 전도성 재료들 사이에 전기 단락을 방지하는 데 사용될 수 있다(예컨대, 컴포넌트들(501, 503, 505)의 전도성 부분들).
절연 층(516)은 에폭시, 오버-몰딩 재료, 언더-필 재료(under-fill materials), 열 수축 재킷(heat shrink jackets), 아크릴 재료, 유전체 재료, 열경화성 재료, 열가소성 수지, 고무, 플라스틱, 또는 전기적 절연을 제공하는 다른 바람직한 재료들로 형성될 수 있다. 일부 예들에서, 절연 층(516)은 전기적 절연 및 열적 전도성인 절연 재료들을 사용하여 형성될 수 있다. 예를 들어, 절연 재료는 열적 전도성 플라스틱, 에폭시, 또는 다른 열적 전도성 재료를 포함할 수 있다. 열적 전도성인 절연 재료는 컴포넌트들(501, 503, 505)에서 열을 인출하는 데 사용될 수 있다. 예를 들어, 무선 주파수 송수신기는 정상 동작 중에 바람직하지 않게 뜨거워질 수 있다. 이 시나리오에서는, 무선 주파수 송수신기를 과열로부터 보호하는 것을 돕기 위해 열적 전도성인 절연 재료로 차폐 구조체들을 형성하는 것이 바람직할 수 있다. 일부 예들에서, 절연 층(516)은 기판 상의 선택된 컴포넌트들을 위한 서브시스템을 포함할 수 있는 구성들을 형성하는 데 사용될 수 있다. 일부 예들에서, 절연 층(516)은 차폐 층(518)을 위한 구조적 지지를 제공하는 구성들을 형성하는 데 사용될 수 있다.
차폐 층(518)은 아래의 컴포넌트들을 EMI로부터 차폐하기 위해 절연 층(516) 위에 형성될 수 있다. 차폐 층(518)은 실버 페인트, 백금 페인트, 땜납, 구리 또는 알루미늄과 같은 금속, 니켈-철 합금과 같은 금속 합금, 전도성 접착제, 또는 전자기 차폐에 적합한 다른 재료들과 같은 전도성 재료들을 포함할 수 있다. 차폐 층(518)은, 벽, 담, 시트 또는 층, 이러한 구성의 조합들, 또는 다른 원하는 구성을 포함하는 다양한 구성들로 형성될 수 있다.
PCB(514)는 금속 트레이스들(542) 및 접지면(546)을 포함할 수 있다. 차폐 층(518)은 각 서브시스템을 둘러싸는 차폐 구조체들을 형성하기 위하여 금속 트레이스들(542) 및 접지면(546)과 전기적으로 연결될 수 있고, 컴포넌트들(501, 503, 505)을 EMI(예를 들어, 외부 소스로부터 또는 상이한 서브시스템의 컴포넌트들 사이의 간섭)로부터 보호하는 것을 도울 수 있다. 일부 예들에서, 금속 트레이스들(542)은 절단 기구로부터 PCB(514)를 보호하는 것을 돕는 전도성 재료로 형성될 수 있다. 예를 들면, 금속 트레이스들(542)은 레이저 절단 기구에 의해 방출된 레이저들을 반사시킬 수 있다.
전도성 페이스트에 의한 하나의 가능한 문제는 그 차폐 효과일 수 있다. 전도성 페이스트는 다공성일 수 있으며 낮은 전도성에 기인한 제한된 차폐 능력을 가질 수 있다. 또한, 전도성 페이스트의 점도는 전도성 페이스트가 채널들 또는 서브시스템들 사이의 영역을 충전하도록 서브시스템들 사이의 폭을 넓게 할 필요가 있을 수 있다. 예를 들어, 채널들의 폭(W)(도 5 참조)은 약 100 μm 내지 1 mm일 수 있다. 또한, 전도성 페이스트는 긴 제조 시간을 이끌 수 있는 경화 및 베이킹과 같은 추가 처리 단계들을 필요로 할 수 있다.
일부 예들에서, 좁은 트렌치가 형성될 수 있고, 도금 필름이나 박막 금속은 트렌치를 충전하기 위해 퇴적될 수 있다. 도금 필름 또는 박막 금속은 화학 기상 증착, 물리 기상 증착, 도금, 인쇄, 또는 스프레이 공정들과 같은 임의의 수의 기술을 사용하여 퇴적될 수 있다. 도금 필름 또는 박막 금속은 아래의 층들에 대한 불량한 접착에 기인하여 박리 또는 제한된 차폐 효과에 취약할 수 있다. 도금 필름 또는 박막 금속은 또한 심미적으로 매력적이지 않을 수 있고/있거나 환경에 의해 유도된 열화 및 변색에 취약할 수 있다.
도 6a 내지 도 6d는 차폐부로서 사용되는 다층 박막 스택을 갖는 시스템-인-패키지 어셈블리로 패키징된 예시적인 휴대용 전자 디바이스의 단면도를 도시한다. 도 6e는 도 6a 내지 도 6d에 도시된 휴대용 전자 디바이스를 형성하기 위한 예시적인 프로세스의 흐름도를 도시한다. 휴대용 전자 디바이스(600)는 프로세스(650)의 단계(660)에서 제공된 기판 또는 PCB(614)를 포함할 수 있다. 단계(662)에서, 컴포넌트들(601 내지 604)은 임의의 실장 기술을 사용하여 PCB(614) 상에 실장 또는 배치될 수 있다. 컴포넌트들(601 내지 604)은 땜납 또는 임의의 적절한 실장 재료를 이용하여 실장할 수 있다.
단계(664)에서, 절연 층(616)은 주입 공정 또는 퇴적 공정을 사용하여 PCB(614) 상에 형성될 수 있다. 주입 공정의 경우, 성형 기구는 절연 층(616)을 형성하고 성형된 절연 층(616)을 PCB(614)로 이송하기 위해 절연 재료를 성형하는 데 사용될 수 있다. 성형 기구는 사출 성형 기구, 소결 기구, 매트릭스 성형 기구, 압축 성형 기구, 이송 성형 기구, 압출 성형 기구, 및 절연 재료를 원하는 구성으로 성형하는 데 적합한 다른 기구들을 포함할 수 있다. 성형 기구는 서브시스템들(620, 622)의 형상과 위치를 정의하는 구조체를 형성하는 데 사용될 수 있다. 퇴적 공정을 위하여, 퇴적 기구는 기판 또는 PCB(614) 상의 원하는 위치에 절연 층(616)을 퇴적하는 데 사용될 수 있다. 퇴적 기구는 차폐 구조체들을 형성하기 위해 주입 성형 기구로 절연 재료(예컨대, 에폭시)를 주입하기 위한 기구를 포함할 수 있다. 퇴적 기구는 박막 퇴적 기구(예컨대, 화학 또는 물리 기상 증착 기구) 또는 차폐 구조체들을 형성하기 위한 바람직한 다른 기구를 또한 포함할 수 있다.
절연 층(616)은 에폭시, 오버-몰딩 재료, 언더-필 재료, 열 수축 재킷, 아크릴 재료, 유전체 재료, 열경화성 재료, 열가소성 수지, 고무, 플라스틱, 또는 전기적 절연을 제공하는 다른 바람직한 재료들일 수 있다. 일부 예들에서, 절연 층(616)은 성형 구조체 내부의 공간 내에 재료를 주입함으로써 형성될 수 있다.
단계(666)에서, 서브시스템들(620, 622)이 형성되고 정의될 수 있다. 각 서브시스템(620, 622)은 그 각각의 컴포넌트들(601, 602 및 603, 604)을 둘러쌀 수 있고, 전술한 바와 같이 성형 공정 동안, 또는 절단 소스를 사용하여 채널을 스크라이빙 또는 에칭함으로써 형성될 수 있다. 성형 공정을 사용하는 동안, 성형 구조체들(도시하지 않음)은 절연 재료가 성형 구조체 내부 공간 내로 주입될 수 있는 홀들을 가질 수 있다. 주입 공정 후에(예를 들어, 절연 재료가 주입되고 충분히 냉각된 후에), 성형 구조체들이 제거될 수 있다. 절연 재료들은 가열 기구를 사용하여 주입 이전 및/또는 동안 가열될 수 있다. 가열 기구는 오일-기반 가열 기구, 가스-기반 가열 기구, 전기-기반 가열 기구, 또는 절연 재료를 가열하기에 적합한 임의의 다른 가열 기구를 포함할 수 있다. 필요한 경우, 가열 기구는, 형성 동안 절연 층(616)에 압력을 인가하는 데 사용될 수 있다. 일부 예들에서, 절연 층(616)은 미리형성되고 이어서 컴포넌트들(601 내지 604) 위의 PCB(614) 상에 배치될 수 있다. 각 서브시스템(620, 622)을 정의하기 위해 절단 소스를 사용하는 경우, 채널들 또는 트렌치들(630)은 서브시스템들(620 내지 622)을 분리하기 위해 절단 기구를 사용하여 절연 층(616)을 통해 절단함으로써 형성될 수 있다. 일부 예들에서, 트렌치들(630)의 폭은 10 내지 100 nm일 수 있다. 절단 기구는 쏘잉 기구(sawing tools), 레이저 절단 기구, 연삭 기구, 드릴링 기구, 방전 기계가공 기구, 또는 절연 층(616)을 통해 절단하는 데 적합한 다른 기계가공 또는 절단 기구를 포함할 수 있다.
단계(668)에서, 접착 층(640)은 절연 층(616) 상에 그리고 트렌치(630) 내에 퇴적될 수 있다. 접착 층(640)은 적어도 절연 층(616)에 대한 양호한 접착 또는 후속적으로 형성된 차폐 층(642) 또는 둘 다를 갖는 임의의 재료로 제조될 수 있다. 접착 층(640)에 대한 하나의 예시적인 재료는 스테인레스강일 수 있다. 일부 예들에서, 접착 층(640)의 두께는 10 내지 100 nm일 수 있다.
단계(670)에서, 차폐 층(642)은 접착 층(640) 상에 그리고 트렌치들(630) 내에 퇴적될 수 있다. 차폐 층(642)은 양호한 차폐 효율 또는 낮은 스킨 깊이, 높은 전도성 및 낮은 비용을 갖는 임의의 재료로 제조될 수 있다. 스킨 깊이는 방사선이 차폐 층(642)을 관통할 수 있는 깊이이다. 차폐 층(642)에 사용될 수 있는 재료들은 구리, 니켈, 및 은을 포함할 수 있지만, 이에 한정되지 않는다. 일부 예들에서, 차폐 층(642)의 두께는 1 내지 100 μm일 수 있다. 일부 예들에서, 차폐 층(642)의 두께는 100 μm 초과일 수 있고 낮은 스킨 깊이를 달성하도록 증가될 수 있다.
단계(672)에서, 보호부 또는 보호 층(644)은 차폐 층(642) 상에 그리고 트렌치들(630) 내에 퇴적될 수 있다. 보호 층(644)은 차폐 층(642)에 대한 양호한 접착 및 양호한 내식성 속성을 갖는 임의의 재료로 제조될 수 있다. 보호 층(644)에 사용될 수 있는 재료들은 스테인레스강, 금, 및 백금을 포함할 수 있지만, 이에 한정되지 않는다.
단계(674)에서, 코스메틱 층(646)은 보호 층(644) 상에 그리고 트렌치들(630) 내에 퇴적될 수 있다. 코스메틱 층(646)은 컬러와 같은 원하는 코스메틱 속성들을 갖는 임의의 재료로 제조될 수 있다. 예를 들어, 금색을 달성하기 위하여, 질화 티타늄(TiN), 금(Au), 또는 질화 지르코늄(ZrN)이 퇴적될 수 있다. 흑색을 달성하기 위하여, 다이아몬드형 탄소(DLC), 탄화 붕소(B4C), 이황화 몰리브덴(MoS2), 알루미늄 티타늄 질화물(AlTiN), 또는 AlTiN/(Mo,W)S2이 퇴적될 수 있다. 어두운 회색을 달성하기 위하여, 탄화 규소(SiC), AlTiN/(Mo,W)S2, 또는 질화 크롬(CrN)이 퇴적될 수 있다. 은색을 달성하기 위하여, 탄화 티탄(TiC), TiC/(Mo,W)S2, 또는 은(Ag)이 퇴적될 수 있다. 청동 색을 달성하기 위하여, 질화 티탄(TiN) 또는 티타늄 탄소 질화물(TiCN)이 퇴적될 수 있다. 코스메틱 층(646)에 사용되는 재료의 두께 및 조성은 원하는 컬러에 종속될 수 있다. 일부 예들에서, 코스메틱 층(646)의 두께는 100 내지 1000 nm일 수 있다.
일부 예들에서, 코스메틱 층(646)은 트렌치(630)를 충전하지 않으면서 보호 층(644)의 상부에 선택적으로 퇴적될 수 있으며, 이는 도 6b에 도시된 바와 같다. 일부 예들에서, 코스메틱 층(626) 및 보호 층(644) 둘 다는 트렌치(630)를 충전하지 않으면서 차폐 층(642)의 상부에 선택적으로 퇴적될 수 있으며, 이는 도 6c에 도시된 바와 같다. 일부 예들에서, 접착 층(640), 차폐 층(642), 보호 층(644), 및 코스메틱 층(646) 중 하나 이상은 어셈블리의 측면들을 컨포멀하게 코팅하기 위해 퇴적될 수 있으며, 이는 도 6d에 도시된 바와 같다. 일부 예들에서, 부가적인 접착 층들은 멀티-박막 스택 내의 임의의 층들 사이에 퇴적될 수 있다. 일부 예들에서, 보호 층(644)은 코스메틱 층(646) 상에 퇴적될 수 있다. 일부 예들에서, 코스메틱 층(646)은 차폐 층(642)과 보호 층(644) 사이 또는 접착 층(640)과 차폐 층(642) 사이에 퇴적될 수 있다.
접착 층(640), 차폐 층(642), 보호 층(644), 및 코스메틱 층(646)은 화학 기상 증착, 물리 기상 증착, 도금, 인쇄, 또는 스프레이를 포함하는 임의의 수의 퇴적 기구를 사용하여 퇴적될 수 있다. 일부 예들에서, 멀티-박막 스택의 층들은 동일한 시스템에서 퇴적될 수 있다. 일부 예들에서, 트렌치(630)의 폭은 트렌치를 충전하는 층의 두께에 기초하여 형성될 수 있다.
도 7a는 차폐부로서 사용되는 다층 박막 스택을 갖는 시스템-인-패키지 어셈블리로 패키징된 예시적인 휴대용 전자 디바이스의 단면도를 도시한다. 도 7b는 도 7a에 도시된 휴대용 전자 디바이스를 형성하기 위한 예시적인 프로세스의 흐름도를 도시한다. 트렌치들의 폭을 줄임으로써 보드 크기를 줄이기 위하여, 하나 이상의 층이 다기능 층으로 결합될 수 있다. 예를 들어, 코스메틱 층 및 보호 층은 결합할 수 있다.
휴대용 전자 디바이스(700)는 기판 또는 PCB(714)를 포함할 수 있다. PCB(714)는 프로세스(750)의 단계(760)에서 제공될 수 있다. 단계(762)에서, 컴포넌트들(701 내지 704)은 임의의 실장 기술을 사용하여 그리고 납땜과 같은 임의의 적합한 실장 재료를 사용하여 PCB(714) 상에 실장 또는 배치될 수 있다.
단계(764)에서, 절연 층(716)은 전술한 바와 같은 주입 공정 또는 퇴적 공정을 사용하여 PCB(714) 상에 형성될 수 있다. 절연 층(716)을 위해 사용되는 재료들은 에폭시, 오버-몰딩 재료, 언더-필 재료, 열 수축 재킷, 아크릴 재료, 유전체 재료, 열경화성 재료, 열가소성 수지, 고무, 플라스틱, 또는 전기적 절연을 제공하는 다른 바람직한 재료들을 포함할 수 있다. 단계(766)에서, 서브시스템들(720, 722)은, 성형 공정 동안, 또는 전술한 바와 같이 절단 기구 중 어느 하나를 사용하여 절연 층(716)을 통해 절단함으로써 정의될 수 있다.
단계들(768, 770)에서, 접착 층(740) 및 차폐 층(742)은 화학 기상 증착, 물리 기상 증착, 인쇄, 또는 스프레이 공정들과 같은 임의의 퇴적 기술을 사용하여 퇴적될 수 있다. 단계(772)에서, 다기능 층(748)은 퇴적 기술들 중 어느 하나를 사용하여 차폐 층(742) 상에 그리고 트렌치들(730) 내에 퇴적될 수 있다. 일부 예들에서, 다기능 층(748)은 코스메틱 및 보호 층일 수 있다. 다기능 층 또는 코스메틱 및 보호 층(748)은 원하는 심미적 매력 및 양호한 내식성 속성들을 갖는 임의의 재료로 제조될 수 있다. 코스메틱 및 보호 층(748)에 사용되는 재료들은 SiC, DLC, MoS2, AlTiN, B4C, AlTiN/(Mo,W)S2, TiN, TiC, CrN, 및 ZrN를 포함할 수 있지만, 이에 한정되지 않는다. 일부 예들에서, 코스메틱 및 보호 층(748)은 금 또는 백금과 같은 불활성 금속으로 제조될 수 있다. 불활성 금속은 차폐 층(742)을 보호하는 것을 도울 수 있고 환경에 의해 유도된 열화 또는 변색에 대한 양호한 저항성을 가질 수 있다. 일부 예들에서, 다수의 접착 층 및/또는 다수의 코스메틱 및 보호 층이 채용될 수 있다. 일부 예들에서, 다층 박막 스택은 결함, 입자, 또는 산화 문제를 최소화 또는 피하기 위해 단일 통합 시스템에서 퇴적될 수 있다. 일부 예들에서, 코스메틱 및 보호 층(748)의 두께는 100 내지 1000 nm일 수 있다.
일부 예들에서, 전자 디바이스가 개시된다. 전자 디바이스는 기판; 및 시스템 인 패키지(system in package) 어셈블리를 포함하며, 시스템 인 패키지 어셈블리는, 기판 상에 실장된 복수의 컴포넌트,
하나 이상의 서브시스템 - 각 서브시스템은 복수의 컴포넌트 중 하나 이상을 포함함 -, 및 하나 이상의 서브시스템들 사이에 배치된 다층 박막 스택 - 다층 박막 스택은 하나 이상의 서브시스템을 간섭으로부터 차폐하도록 구성됨 - 을 포함할 수 있다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 전자 디바이스는 복수의 컴포넌트와 차폐부 사이에 배치된 절연체; 및 절연체 내에 형성된 복수의 트렌치를 더 포함하며, 복수의 트렌치의 폭은 10 내지 100 마이크로미터이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 접착 층, 차폐부, 보호부, 및 코스메틱 층(cosmetic layer)을 포함한다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 접착 층을 포함하며, 접착 층은 스테인레스강으로 제조된다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 접착 층을 포함하며, 접착 층의 두께는 10 내지 100 nm이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 차폐부를 포함한다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 차폐부를 포함하며, 차폐부는 구리, 니켈, 및 은 중 적어도 하나이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 차폐부를 포함하며, 차폐부의 두께는 1 내지 100 마이크로미터이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 보호부를 포함하며, 보호부는 스테인레스강이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 코스메틱 층을 포함하며, 코스메틱 층은 질화 티탄(TiN), 금(Au), 질화 지르코늄(ZrN), 다이아몬드형 탄소(DLC), 탄화 붕소(B4C), 이황화 몰리브덴(MoS2), 알루미늄 티타늄 질화물(AlTiN), AlTiN/(Mo,W)S2, 탄화 규소(SiC), 질화 크롬(CrN), 탄화 티탄(TiC), TiC/(Mo,W)S2, 은(Ag), 질화 티탄(TiN) 및 티타늄 탄소 질화물(TiCN) 중 적어도 하나이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 코스메틱 층을 포함하며, 코스메틱 층의 두께는 100 내지 1000 나노미터이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 접착 층, 차폐부, 및 다기능 층(multi-functional layer)을 포함한다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 다기능 층을 포함하며, 다기능 층은 탄화 규소(SiC), 다이아몬드형 탄소(DLC), 이황화 몰리브덴(MoS2), 알루미늄 티타늄 질화물(AlTiN), 탄화 붕소(B4C), AlTiN/(Mo,W)S2, 질화 티탄(TiN), 탄화 티탄(TiC), 질화 크롬(CrN), 및 질화 지르코늄(ZrN) 중 적어도 하나이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 다기능 층을 포함하며, 다기능 층은 불활성 금속이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 다기능 층을 포함하며, 다기능 층의 두께는 100 내지 1000 nm이다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택은 보호부, 코스메틱 층, 및 다기능 층 중 적어도 하나를 포함하며, 디바이스는, 복수의 컴포넌트와 차폐부 사이에 배치된 절연체; 및 절연체 내에 형성된 복수의 트렌치를 더 포함하고, 보호부, 코스메틱 층, 및 다기능 층 중 적어도 하나는 실질적으로 복수의 트렌치를 충전한다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다기능 층은 코스메틱 및 보호 층이다.
일부 예들에서, 전자 디바이스를 형성하는 방법이 개시된다. 방법은, 기판을 형성하는 단계; 및 시스템 인 패키지 어셈블리를 형성하는 단계를 포함할 수 있으며, 시스템 인 패키지 어셈블리를 형성하는 단계는, 기판 상에 복수의 컴포넌트를 실장하는 단계, 및 하나 이상의 서브시스템 사이에 배치된 다층 박막 스택을 형성하는 단계를 포함하고, 복수의 컴포넌트는 하나 이상의 서브시스템 내에 포함되고, 다층 박막 스택은 하나 이상의 서브시스템을 간섭으로부터 차폐하도록 구성된다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택을 형성하는 단계는, 접착 층을 퇴적하는 단계; 차폐부를 퇴적하는 단계; 보호부를 퇴적하는 단계; 및 코스메틱 층을 퇴적하는 단계를 포함한다. 상기 개시된 하나 이상의 예에 추가적으로 또는 대안적으로, 다른 예들에서, 다층 박막 스택을 형성하는 단계는, 접착 층을 퇴적하는 단계; 차폐부를 퇴적하는 단계; 및 다기능 층을 퇴적하는 단계를 포함한다.
다양한 예들이 전술되었지만, 이들은 단지 예로서 제시되었을 뿐, 제한하는 것은 아니라는 점을 이해해야 한다. 예들은 첨부 도면들을 참조하여 완전히 설명되었지만, 다양한 도면들이 본 개시내용을 위한 예시적인 구조 또는 다른 구성을 도시할 수 있고, 이는 본 개시내용에 포함될 수 있는 특징부들 및 기능의 이해를 돕기 위해 행해진다. 본 개시내용은 도시된 예시적인 구조들 또는 구성들에 한정되지 않지만, 다양한 대안적인 구조 및 구성을 이용하여 구현될 수 있다. 또한, 본 개시내용은 다양한 예들 및 구현예들의 관점에서 전술되어 있지만, 예들 중 하나 이상에 설명된 다양한 특징부 및 기능들은 그것들이 그와 함께 설명되는 특정 예에 대한 그 적용가능성에 제한되지 않음을 이해해야 한다. 이들은 대신, 그러한 예들이 설명되든 아니든, 설명된 예의 일부로서 그러한 특징들이 제시되든 아니든, 개시내용의 다른 예들 중 하나 이상에 단독으로 또는 조합으로 적용될 수 있다. 따라서, 본 개시내용의 범위 및 범주는 전술된 예시적인 어떠한 예들에 의해서도 제한되지 않아야 한다.

Claims (20)

  1. 전자 디바이스로서,
    기판; 및
    시스템 인 패키지(system in package) 어셈블리
    를 포함하며, 상기 시스템 인 패키지 어셈블리는,
    상기 기판 상에 실장된 복수의 전자 컴포넌트,
    하나 이상의 서브시스템 - 각 서브시스템은 상기 복수의 전자 컴포넌트 중 2개 이상을 포함하고, 각 서브시스템은 복수의 트렌치 중의 하나에 의해 인접한 서브시스템으로부터 분리되고, 각 서브시스템은 상기 전자 컴포넌트들을 둘러싸고 상기 복수의 트렌치의 실질적으로 평행한 벽(wall)들을 형성하는 절연 층을 포함함 -, 및
    상기 복수의 트렌치 내에 배치되고 상기 하나 이상의 서브시스템의 적어도 측면들을 컨포멀하게(conformally) 코팅하는 다층 박막 스택을 포함하며, 상기 다층 박막 스택은 상기 절연 층 상에 배치된 접착 층, 코스메틱 층(cosmetic layer), 및 상기 하나 이상의 서브시스템을 간섭으로부터 차폐하도록 구성된 차폐 층을 포함하고,
    상기 다층 박막 스택의 적어도 2개의 층은 상기 복수의 트렌치 내의 상기 기판과 접촉하고, 상기 다층 박막 스택의 층들 중의 적어도 하나의 층은 상기 기판에 평행하며 상기 복수의 트렌치 중의 하나의 트렌치를 가로지르는 제1 부분 및 상기 기판과 상기 제1 부분을 수직으로 교차하는 제2 부분을 갖는, 전자 디바이스.
  2. 제1항에 있어서, 상기 복수의 트렌치가 상기 절연 층 내에 형성되고, 상기 복수의 트렌치의 각각의 폭은 10 내지 100 마이크로미터인, 전자 디바이스.
  3. 제1항에 있어서, 상기 다층 박막 스택은 보호 층을 더 포함하는, 전자 디바이스.
  4. 제1항에 있어서, 상기 접착 층은 스테인레스강으로 제조되는, 전자 디바이스.
  5. 제1항에 있어서, 상기 접착 층의 두께는 10 내지 100 nm인, 전자 디바이스.
  6. 제1항에 있어서, 상기 차폐 층은 구리, 니켈, 및 은 중 적어도 하나를 포함하는, 전자 디바이스.
  7. 제1항에 있어서, 상기 차폐 층의 두께는 1 내지 100 마이크로미터인, 전자 디바이스.
  8. 제3항에 있어서, 상기 보호 층은 스테인레스강인, 전자 디바이스.
  9. 제1항에 있어서, 상기 코스메틱 층은 질화 티탄(TiN), 금(Au), 질화 지르코늄(ZrN), 다이아몬드형 탄소(DLC), 탄화 붕소(B4C), 이황화 몰리브덴(MoS2), 알루미늄 티타늄 질화물(AlTiN), AlTiN/(Mo,W)S2, 탄화 규소(SiC), 질화 크롬(CrN), 탄화 티탄(TiC), TiC/(Mo,W)S2, 은(Ag), 질화 티탄(TiN) 및 티타늄 탄소 질화물(TiCN) 중 적어도 하나인, 전자 디바이스.
  10. 제1항에 있어서, 상기 코스메틱 층의 두께는 100 내지 1000 마이크로미터인, 전자 디바이스.
  11. 제1항에 있어서, 상기 다층 박막 스택은 다기능 층을 포함하고, 상기 다기능 층은 탄화 규소(SiC), 다이아몬드형 탄소(DLC), 이황화 몰리브덴(MoS2), 알루미늄 티타늄 질화물(AlTiN), 탄화 붕소(B4C), AlTiN/(Mo,W)S2, 질화 티타늄(TiN), 탄화 티탄(TiC), 질화 크롬(CrN), 및 질화 지르코늄(ZrN) 중의 적어도 하나인, 전자 디바이스.
  12. 제1항에 있어서, 상기 코스메틱 층은 코스메틱 층과 보호 층 둘 다로서 구성되는 다기능 층인, 전자 디바이스.
  13. 제1항에 있어서, 상기 다층 박막 스택의 적어도 2개의 층이 각 트렌치의 벽들 사이에 위치되고, 상기 다층 박막 스택의 적어도 하나의 층이 각 트렌치의 벽들 외부에 위치되는, 전자 디바이스.
  14. 제1항에 있어서, 상기 다층 박막 스택의 층들 중의 적어도 하나의 층이 각 트렌치의 벽들 사이에 위치되고, 평면을 형성하는 상부 표면을 포함하는, 전자 디바이스.
  15. 제1항에 있어서, 상기 복수의 트렌치 내의 상기 기판과 접촉하는 적어도 2개의 층이 2개의 인접한 서브시스템 상에 배치된 상기 접착 층과 상기 차폐 층을 포함하는, 전자 디바이스.
  16. 제12항에 있어서, 상기 다기능 층의 두께는 100 내지 1000 마이크로미터인, 전자 디바이스.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020167024027A 2014-03-18 2015-01-29 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리용 다층 박막 코팅 KR101886545B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461955063P 2014-03-18 2014-03-18
US61/955,063 2014-03-18
US14/308,463 US9949359B2 (en) 2014-03-18 2014-06-18 Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US14/308,463 2014-06-18
PCT/US2015/013610 WO2015142426A1 (en) 2014-03-18 2015-01-29 Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices

Publications (2)

Publication Number Publication Date
KR20160117539A KR20160117539A (ko) 2016-10-10
KR101886545B1 true KR101886545B1 (ko) 2018-08-07

Family

ID=54143493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167024027A KR101886545B1 (ko) 2014-03-18 2015-01-29 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리용 다층 박막 코팅

Country Status (6)

Country Link
US (3) US9949359B2 (ko)
EP (1) EP3100599B1 (ko)
KR (1) KR101886545B1 (ko)
CN (2) CN109788630B (ko)
TW (2) TWI685069B (ko)
WO (1) WO2015142426A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US10225964B2 (en) 2016-03-31 2019-03-05 Apple Inc. Component shielding structures with magnetic shielding
US10645797B2 (en) * 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
US11399442B2 (en) * 2018-07-03 2022-07-26 Apple Inc. Colored coatings for electronic devices
US11276649B2 (en) * 2019-06-28 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods having magnetic shielding layer
US11272631B2 (en) * 2019-09-09 2022-03-08 Apple Inc. Conductive PVD stack-up design to improve reliability of deposited electrodes
CN111092021A (zh) * 2019-11-15 2020-05-01 西安海的电子科技有限公司 一种电子元件的封装方法
JP6690801B1 (ja) * 2020-01-21 2020-04-28 東洋インキＳｃホールディングス株式会社 電磁波シールドシート、および電磁波シールド性配線回路基板
CN111465209B (zh) * 2020-04-16 2022-11-08 四川九立微波有限公司 一种用于射频电路的涂覆工艺及射频电路
US11360923B2 (en) * 2020-06-18 2022-06-14 Western Digital Technologies, Inc. Multi-function SD card
FR3113217B1 (fr) * 2020-07-30 2022-10-28 Oledcomm Dispositif d’isolation intégré dans un équipement de communication optique sans fil
CN113194172A (zh) * 2021-04-29 2021-07-30 维沃移动通信有限公司 柔性显示屏和电子设备
KR20230059005A (ko) * 2021-10-25 2023-05-03 삼성전자주식회사 차폐 부재 및 방열 구조를 포함하는 전자 장치
US20230380123A1 (en) * 2022-05-20 2023-11-23 Dan Miulli Multi-layer system for shielding from electromagnetic fields

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013104274A1 (zh) 2012-01-09 2013-07-18 华为终端有限公司 一种电路板的制作方法、电路板和电子设备

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3477101D1 (en) 1983-03-25 1989-04-13 Mitsubishi Electric Corp Heat radiator assembly for cooling electronic parts
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5483261A (en) 1992-02-14 1996-01-09 Itu Research, Inc. Graphical input controller and method with rear screen image detection
US5880411A (en) 1992-06-08 1999-03-09 Synaptics, Incorporated Object position detector with edge motion feature and gesture recognition
US5488204A (en) 1992-06-08 1996-01-30 Synaptics, Incorporated Paintbrush stylus for capacitive touch sensor pad
JPH06177320A (ja) 1992-12-02 1994-06-24 Fujitsu Ltd 半導体装置
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5825352A (en) 1996-01-04 1998-10-20 Logitech, Inc. Multiple fingers contact sensing method for emulating mouse buttons and mouse operations on a touch sensor pad
US5835079A (en) 1996-06-13 1998-11-10 International Business Machines Corporation Virtual pointing device for touchscreens
US6310610B1 (en) 1997-12-04 2001-10-30 Nortel Networks Limited Intelligent touch display
US8479122B2 (en) 2004-07-30 2013-07-02 Apple Inc. Gestures for touch sensitive input devices
EP1058924B1 (en) 1998-01-26 2012-06-13 Apple Inc. Method and apparatus for integrating manual input
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
US6188391B1 (en) 1998-07-09 2001-02-13 Synaptics, Inc. Two-layer capacitive touchpad and method of making same
JP4542637B2 (ja) 1998-11-25 2010-09-15 セイコーエプソン株式会社 携帯情報機器及び情報記憶媒体
TW462121B (en) 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
JP3800984B2 (ja) 2001-05-21 2006-07-26 ソニー株式会社 ユーザ入力装置
JP2003173237A (ja) 2001-09-28 2003-06-20 Ricoh Co Ltd 情報入出力システム、プログラム及び記憶媒体
US6690387B2 (en) 2001-12-28 2004-02-10 Koninklijke Philips Electronics N.V. Touch-screen image scrolling system and method
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US11275405B2 (en) 2005-03-04 2022-03-15 Apple Inc. Multi-functional hand-held device
US6625026B1 (en) 2002-07-31 2003-09-23 Hewlett-Packard Development Company, Lp Heat-activated self-aligning heat sink
US6680532B1 (en) 2002-10-07 2004-01-20 Lsi Logic Corporation Multi chip module
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
TWI276397B (en) 2003-03-21 2007-03-11 Hon Hai Prec Ind Co Ltd EMI-shielding assembly and method for the manufacture of same
WO2005027223A1 (ja) 2003-09-09 2005-03-24 Sanyo Electric Co., Ltd 回路素子と絶縁膜を含む半導体モジュールとその製造方法およびその応用
JP2005109306A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP3809168B2 (ja) 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
US7301242B2 (en) 2004-11-04 2007-11-27 Tabula, Inc. Programmable system in package
US8164182B2 (en) 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
US8359739B2 (en) * 2007-06-27 2013-01-29 Rf Micro Devices, Inc. Process for manufacturing a module
KR100752198B1 (ko) 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
JP2008218669A (ja) 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US7701040B2 (en) 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US8018050B2 (en) 2007-11-01 2011-09-13 National Semiconductor Corporation Integrated circuit package with integrated heat sink
US20090127700A1 (en) 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US7808781B2 (en) 2008-05-13 2010-10-05 International Business Machines Corporation Apparatus and methods for high-performance liquid cooling of multiple chips with disparate cooling requirements
JP3143888U (ja) 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール
JP5425416B2 (ja) 2008-06-12 2014-02-26 日東電工株式会社 透明導電性フィルム、透明導電性積層体及びタッチパネル
US8202765B2 (en) 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP5546895B2 (ja) * 2009-04-30 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TW201041054A (en) * 2009-05-11 2010-11-16 Acsip Technology Corp Electronic component manufacturing method and packaging structure thereof
US8115117B2 (en) * 2009-06-22 2012-02-14 General Electric Company System and method of forming isolated conformal shielding areas
US20110005662A1 (en) 2009-07-10 2011-01-13 Kuo-Hua Sung Method for Fabricating Multilayer Panels
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
EP2489072A4 (en) * 2009-10-14 2014-05-28 Lockheed Corp PROTECTIVE COVER FOR PCB
TWI393239B (zh) 2009-10-16 2013-04-11 Advanced Semiconductor Eng 具有內屏蔽體之封裝結構及其製造方法
CN102054821B (zh) 2009-10-30 2013-09-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
US20110162828A1 (en) 2010-01-06 2011-07-07 Graham Charles Kirk Thermal plug for use with a heat sink and method of assembling same
US20110292612A1 (en) 2010-05-26 2011-12-01 Lsi Corporation Electronic device having electrically grounded heat sink and method of manufacturing the same
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
TWI491010B (zh) 2011-03-23 2015-07-01 Universal Scient Ind Shanghai 微小化電磁干擾防護結構及其製作方法
US20120251016A1 (en) * 2011-04-01 2012-10-04 Kenton Lyons Techniques for style transformation
US9155188B2 (en) 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
KR101200051B1 (ko) 2011-12-19 2012-11-12 김광태 휴대폰 전자파 차단용 필름
JP2013222829A (ja) * 2012-04-17 2013-10-28 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8674509B2 (en) 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
US20150077961A1 (en) * 2013-01-28 2015-03-19 BT Engineering Controlled impedance pcb encapsulation
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013104274A1 (zh) 2012-01-09 2013-07-18 华为终端有限公司 一种电路板的制作方法、电路板和电子设备

Also Published As

Publication number Publication date
EP3100599A1 (en) 2016-12-07
KR20160117539A (ko) 2016-10-10
CN109788630A (zh) 2019-05-21
CN106063390B (zh) 2019-02-22
WO2015142426A1 (en) 2015-09-24
US11266010B2 (en) 2022-03-01
US20200154561A1 (en) 2020-05-14
TWI685069B (zh) 2020-02-11
US9949359B2 (en) 2018-04-17
US20150271911A1 (en) 2015-09-24
TW202018879A (zh) 2020-05-16
US20180220525A1 (en) 2018-08-02
CN106063390A (zh) 2016-10-26
TW201537703A (zh) 2015-10-01
TWI758682B (zh) 2022-03-21
EP3100599B1 (en) 2022-06-08
CN109788630B (zh) 2022-05-27

Similar Documents

Publication Publication Date Title
KR101886545B1 (ko) 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리용 다층 박막 코팅
KR101900583B1 (ko) 휴대용 전자 디바이스의 시스템-인-패키지 어셈블리용 차폐 구조체
JP6434540B2 (ja) ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション
US9155188B2 (en) Electromagnetic interference shielding techniques
US9226435B2 (en) Printed circuit board with integral radio-frequency shields
KR20180002025A (ko) 반도체 패키지 및 그의 제조방법
CN112888283A (zh) 一种屏蔽盖、屏蔽罩、装备印刷电路板及电子设备
KR20150130915A (ko) 자기억제 시트 및 그 제조방법
CN110268582A (zh) 包括集成缝隙天线的电子印刷电路板及其制造方法
TW201929617A (zh) 可撓式基板及其製法
US20230156907A1 (en) Circuit board
EP4185077A1 (en) Circuit board

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
GRNT Written decision to grant