KR101884431B1 - Printed circuit board and method for manufacturing the same - Google Patents
Printed circuit board and method for manufacturing the same Download PDFInfo
- Publication number
- KR101884431B1 KR101884431B1 KR1020120009531A KR20120009531A KR101884431B1 KR 101884431 B1 KR101884431 B1 KR 101884431B1 KR 1020120009531 A KR1020120009531 A KR 1020120009531A KR 20120009531 A KR20120009531 A KR 20120009531A KR 101884431 B1 KR101884431 B1 KR 101884431B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive sheet
- film layer
- electrode pad
- conductive
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
본 발명은 전극 패드를 구비한 베이스 기판 상에 전극 패드를 노출시키는 오픈부를 갖는 필름층을 형성하는 단계, 도전성 시트를 제공하는 단계, 베이스 기판과 도전성 시트를 압착하여 오픈부 내에 상기 도전성 시트를 삽입하는 단계, 전극 패드와 도전성 시트를 접합시켜 전극 패드 상에 도전성 포스트를 형성하는 단계 및 필름층을 제거하는 단계를 포함하는 인쇄회로기판의 제조방법으로 미세 피치화가 가능하고, 종횡비(aspect ratio)가 큰 도전성 포스트를 보다 용이하게 구현할 수 있는 장점이 있다.The present invention provides a method of manufacturing a semiconductor device comprising the steps of forming a film layer having an opening portion for exposing an electrode pad on a base substrate having an electrode pad, providing a conductive sheet, pressing the conductive substrate and the base substrate, Forming a conductive post on the electrode pad by bonding the electrode pad and the conductive sheet, and removing the film layer, wherein the method can be finely pitched and has an aspect ratio of There is an advantage that a large conductive post can be realized more easily.
Description
본 발명은 인쇄회로기판 및 그의 제조방법에 관한 것으로, 미세 피치화가 가능하고, 종횡비(aspect ratio)가 큰 도전성 포스트를 구현할 수 있는 인쇄회로기판 및 그의 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a method of manufacturing the same, and more particularly, to a printed circuit board capable of achieving a fine pitch and a conductive post having a large aspect ratio and a method of manufacturing the same.
최근, 전자 산업의 발달에 따라 전자 부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 표면 실장 부품용 기판에서도 소형화 및 기술 집적에 대응하여 고집적화, 박형화, 미세 회로 패턴화의 요구가 대두되고 있다.In recent years, with the development of the electronic industry, there has been a demand for high performance, high performance, and miniaturization of electronic components. Accordingly, demands for high integration, thinning, and microcircuit patterning are increasing in response to downsizing and technology integration in substrates for surface mount components .
특히, 전자 부품의 기판에의 표면 실장 기술에 있어 반도체 칩과 인쇄회로기판의 전기적 연결을 위해 와이어 본딩(wire bonding) 방식 및 플립 칩(flip chip bonding) 본딩 방식이 사용되고 있으나, 와이어 본딩 방식의 경우, 와이어를 이용하여 인쇄회로기판과 연결해야 하기 때문에 모듈의 크기가 커지고 추가적인 공정이 필요할 뿐만 아니라 회로 패턴의 미세 피치 구현에 한계가 있어 플립칩 본딩 방식이 많이 사용되고 있는 실정이다.Particularly, wire bonding and flip chip bonding are used for electrical connection between a semiconductor chip and a printed circuit board in the surface mounting technology of electronic components on a substrate. However, in the case of a wire bonding method , Since the module is required to be connected to a printed circuit board by using a wire, an additional process is required and a flip chip bonding method is widely used because of limitations in implementation of a fine pitch of a circuit pattern.
여기서, 플립칩 본딩 방식이란 반도체 칩에 금, 솔더 혹은 기타 금속 등의 소재로 이루어진 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장 방법과는 반대로, 범프가 형성된 반도체 칩을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다.Here, the flip chip bonding method is a method in which an external connecting terminal (i.e., bump) made of a material such as gold, solder, or other metal is formed on a semiconductor chip and, in contrast to a conventional mounting method using wire bonding, (Flip) so that the surface faces the substrate.
이러한 플립칩 본딩 방식은 와이어 본딩을 대체한 플립칩 기술의 적용에 의해 상당한 성과를 보았으나, 범프 피치의 미세화가 여전히 어려운 난제이다.Although such a flip chip bonding method has been considerably accomplished by the application of flip chip technology replacing wire bonding, miniaturization of the bump pitch is still a difficult challenge.
이에 따라, 솔더 범프 형성 방식보다 더 미세한 범프 피치를 만들기 위하여 솔더 페이스트나 솔더볼 대신에 전기 동도금 공정을 이용한 메탈 포스트(metal post)를 형성하는 기술이 개발되고 있는데, 종래에는 전극 패드를 구비한 베이스 기판 상에 전극 패드를 노출시키는 개구부를 갖는 마스크를 도포한 후, 솔더 페이스트를 개구부에 충전하고, 마스크를 제거한 다음, 솔더 페이스트를 리플로우(reflow)하여 메탈 포스트를 제조하였다.Accordingly, a technique of forming a metal post using an electroplating process instead of a solder paste or a solder ball has been developed in order to make the bump pitch smaller than that of the solder bump forming method. Conventionally, A solder paste was filled in the openings, the mask was removed, and the solder paste was reflowed to prepare a metal post.
그러나, 종래 기술에 의하면, 베이스 기판 상에 마스크를 정확하게 얼라인(align)시키는 것이 중요한데, 회로 패턴이 미세 피치화로 점점 진행됨에 따라 베이스 기판에 마스크를 정확하게 얼라인시키기가 어려운 문제점이 있었다.However, according to the related art, it is important to accurately align the mask on the base substrate. However, there is a problem in that it is difficult to precisely align the mask on the base substrate as the circuit pattern progresses to fine pitch.
또한, 메탈 포스트의 피치(pitch)를 일정 수준 이하로 줄이고, 높은 종횡비를 갖는 메탈 포스트를 구현하기 어려운 문제점이 있었다. 즉, 마스크는 금속으로 이루어지기 때문에 마스크에 미세한 구멍을 가공하기가 어려우며, 마스크의 가공 편차(tolerance)가 회로 패턴이 미세해지는 속도를 따라잡기 어려운 문제점이 있었다.
In addition, there is a problem that it is difficult to reduce the pitch of the metal post to a certain level or less and to realize a metal post having a high aspect ratio. That is, since the mask is made of metal, it is difficult to form fine holes in the mask, and there is a problem that tolerance of the mask is difficult to catch up with the speed at which the circuit pattern becomes finer.
본 발명의 사상은 오픈부를 갖는 필름층이 형성된 베이스 기판에 도전성 시트를 압착하여 오픈부 내에 도전성 시트를 삽입시킨 후, 필름층이 형성된 상태에서 도전성 시트를 리플로우(reflow)하여 미세 피치화가 가능하고, 종횡비(aspect ratio)가 큰 도전성 포스트를 보다 용이하게 구현할 수 있는 인쇄회로기판 및 그의 제조방법을 제공함에 있다.
The idea of the present invention is that a conductive sheet is pressed into a base substrate on which a film layer having an open portion is formed and the conductive sheet is inserted into the open portion and then the conductive sheet is reflowed in a state where the film layer is formed, And a conductive post having a high aspect ratio can be more easily realized, and a method of manufacturing the same.
이를 위해 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법은 전극 패드를 구비한 베이스 기판 상에 상기 전극 패드를 노출시키는 오픈부를 갖는 필름층을 형성하는 단계; 도전성 시트를 제공하는 단계; 상기 베이스 기판과 상기 도전성 시트를 압착하여 상기 오픈부 내에 상기 도전성 시트를 삽입하는 단계; 상기 전극 패드와 상기 도전성 시트를 접합시켜 상기 전극 패드 상에 도전성 포스트를 형성하는 단계; 상기 필름층을 제거하는 단계를 포함한다.For this purpose, a method of fabricating a printed circuit board according to an embodiment of the present invention includes forming a film layer having an opening for exposing the electrode pad on a base substrate having an electrode pad; Providing a conductive sheet; Pressing the base substrate and the conductive sheet to insert the conductive sheet into the open portion; Bonding the electrode pad and the conductive sheet to form a conductive post on the electrode pad; And removing the film layer.
상기 도전성 시트는, 연성 재질로 이루어질 수 있다.The conductive sheet may be made of a soft material.
상기 도전성 시트는, 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 중에서 어느 하나 또는 하나 이상의 합금으로 이루어질 수 있다.The conductive sheet may be formed of at least one of copper (Cu), silver (Ag), gold (Au), aluminum (Al), iron (Fe), titanium (Ti), tin (Sn), nickel (Ni), or molybdenum Any one or more than one alloy may be used.
상기 도전성 시트의 두께는, 상기 필름층의 두께보다 두꺼울 수 있다.The thickness of the conductive sheet may be thicker than the thickness of the film layer.
상기 필름층을 형성하는 단계 이후에, 상기 오픈부를 포함한 상기 필름층 상에 플럭스를 도포하는 단계를 더 포함할 수 있다.After the step of forming the film layer, the method may further include the step of applying the flux on the film layer including the open part.
상기 오픈부 내에 상기 도전성 시트를 삽입하는 단계 이후에, 상기 오픈부 내에 삽입되지 않고 상기 필름층의 상부에 잔존하는 상기 도전성 시트를 제거하는 단계를 더 포함할 수 있다.And removing the conductive sheet remaining on the upper portion of the film layer without being inserted into the open portion after the step of inserting the conductive sheet into the open portion.
상기 전극 패드 상에 도전성 포스트를 형성하는 단계는, 상기 도전성 시트를 리플로우하여 상기 전극 패드 상에 상기 도전성 시트를 접합시킬 수 있다.The step of forming the conductive posts on the electrode pads may include bonding the conductive sheets to the electrode pads by reflowing the conductive sheets.
상기 필름층의 상부에 잔존하는 상기 도전성 시트를 제거하는 단계는, 상기 도전성 시트를 리플로우하여 상기 전극 패드 상에 상기 도전성 시트를 접합시키는 단계와 동시에 진행될 수 있다.The step of removing the conductive sheet remaining on the upper part of the film layer may be performed simultaneously with the step of reflowing the conductive sheet to bond the conductive sheet to the electrode pad.
상기 도전성 포스트는, 종횡비(aspect ratio)가 1.25 이상으로 형성될 수 있다.The conductive posts may have an aspect ratio of 1.25 or more.
상기 필름층을 형성하는 단계는, 상기 전극 패드를 구비한 베이스 기판 상에 상기 전극 패드가 노출되도록 개구부를 갖는 레지스트를 형성하는 단계; 상기 레지스트 상에 상기 전극 패드를 노출시키는 오픈부를 갖는 필름층을 형성하는 단계를 포함할 수 있다.The forming of the film layer may include forming a resist having an opening on the base substrate having the electrode pad so that the electrode pad is exposed; And forming a film layer having an open portion for exposing the electrode pad on the resist.
한편, 본 발명의 일실시예에 의한 인쇄회로기판은 전극 패드를 구비한 베이스 기판; 상기 베이스 기판 상에 상기 전극 패드를 노출시키는 개구부가 형성된 레지스트; 상기 전극 패드 상에 일정한 높이를 갖고 형성되는 도전성 포스트를 포함하고, 상기 도전성 포스트의 상면은 곡면으로 이루어진다.According to another aspect of the present invention, there is provided a printed circuit board comprising: a base substrate having electrode pads; A resist having an opening for exposing the electrode pad on the base substrate; And a conductive post formed with a predetermined height on the electrode pad, wherein the upper surface of the conductive post has a curved surface.
상기 도전성 포스트는 종횡비(aspect ratio)가 1.25 이상으로 형성될 수 있다.The conductive posts may have an aspect ratio of 1.25 or more.
상기 도전성 포스트는 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 중에서 어느 하나 또는 하나 이상의 합금으로 이루어질 수 있다.
The conductive posts may be formed of any one of copper (Cu), silver (Ag), gold (Au), aluminum (Al), iron (Fe), titanium (Ti), tin (Sn), nickel (Ni), and molybdenum One or more alloys.
상술한 바와 같이 본 발명의 일실시예에 의한 인쇄회로기판 및 그의 제조방법에 따르면, 오픈부를 갖는 필름층이 형성된 베이스 기판에 도전성 시트를 압착하여 오픈부 내에 도전성 시트를 삽입시킨 후, 필름층이 형성된 상태에서 도전성 시트를 리플로우(reflow)하여 미세 피치화가 가능하고, 종횡비(aspect ratio)가 큰 도전성 포스트를 보다 용이하게 구현할 수 있는 장점이 있다.As described above, according to the printed circuit board and the manufacturing method thereof according to the embodiment of the present invention, the conductive sheet is pressed on the base substrate having the film layer having the open portion formed therein, the conductive sheet is inserted into the open portion, It is possible to refine the conductive sheet in the formed state to enable a fine pitch and to easily realize a conductive post having a large aspect ratio.
보다 구체적으로, 필름층을 노광 및 현상하는 것은 마스크(종래 기술)를 기판에 얼라인시키는 것보다 얼라인먼트의 정밀도를 매우 높일 수 있고, 가공 편차를 매우 작게 줄일 수 있으므로 미세 패턴의 구현이 가능한 장점이 있다.More specifically, exposure and development of the film layer has advantages in that it is possible to implement a fine pattern because the accuracy of alignment can be greatly improved and the processing deviation can be reduced to a very small extent, rather than aligning the mask (prior art) have.
또한, 종래의 마스크는 금속으로 이루어지기 때문에 마스크에 미세한 구멍을 가공하기가 어려우나, 필름층은 노광 및 현상 공정에 의해 미세한 구멍을 가공하는 것이 보다 수월하므로 미세한 피치를 갖는 도전성 포스트를 용이하게 구현할 수 있는 장점이 있다.Further, since the conventional mask is made of metal, it is difficult to form fine holes in the mask, but it is easier to process the fine holes by the exposure and development processes, so that the conductive posts having a fine pitch can be easily realized There is an advantage.
아울러, 종래 기술에 의하면, 솔더 페이스트를 리플로우(reflow)하는 공정은 마스크를 제거한 후, 이루어지기 때문에 리플로우 공정 시 표면 장력으로 인해 메탈 포스트가 원의 형상으로 구현되는 문제점이 있었으나, 본 발명에서는 리플로우 공정 시 필름층이 도전성 시트를 가이드하기 때문에 종횡비가 큰 도전성 포스트를 보다 용이하게 구현할 수 있는 장점이 있다.
In addition, according to the prior art, since the process of reflowing the solder paste is performed after removing the mask, there is a problem that the metal post is realized in a circular shape due to the surface tension in the reflow process. However, Since the film layer guides the conductive sheet during the reflow process, there is an advantage that the conductive posts having a large aspect ratio can be more easily realized.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 단면도이다.
도 2 내지 도 9는 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도들이다.1 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.
FIGS. 2 to 9 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to an embodiment of the present invention.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary terms and the inventor may appropriately define the concept of the term in order to best describe its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
Therefore, the embodiments described in this specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention and do not represent all the technical ideas of the present invention. Therefore, It is to be understood that equivalents and modifications are possible.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 단면도를 나타낸다.1 is a sectional view of a printed circuit board according to an embodiment of the present invention.
도 1에 도시한 바와 같이, 인쇄회로기판은 베이스 기판(110), 레지스트(117) 및 도전성 포스트(142)을 포함하여 구성된다.As shown in Fig. 1, the printed circuit board includes a
우선, 베이스 기판(110)은 인쇄회로기판을 지지하는 수단으로서, 프리프레그(prepreg), 폴리 이미드(Polyimide), 폴리에틸렌 테레프탈레이드(PET, Polyethyeleneterepthalate), 사이아나이드 에스테르(Cyanide Ester), ABF(Ajinomoto Build up Film) 또는 에폭시(epoxy) 등과 같이 전기 전도율이 작고 전류를 거의 통과시키지 않는 다양한 물질로 이루어질 수 있다.First, the
여기서, 도 1에서와 같은 인쇄회로기판의 구성은 예시적인 것일 뿐이고, 상기 인쇄회로기판은 단면 인쇄회로기판, 양면 인쇄회로기판 및 다층 인쇄회로기판이 될 수 있으며, 본 발명의 기술적 특징은 이와 동일하게 적용될 수 있다.Here, the configuration of the printed circuit board as shown in FIG. 1 is merely an example, and the printed circuit board may be a single-sided printed circuit board, a double-sided printed circuit board, and a multilayer printed circuit board. Lt; / RTI >
베이스 기판(110)은 상면에 전극 패드(115)가 형성될 수 있는데, 전극 패드(115)는 서브트랙티브(Subtractive) 공법, 애디티브(Additive) 공법 또는 세미 애디티브(Semi additive) 공법 등과 같이 다양한 공법을 사용하여 형성될 수 있다.The
이때, 전극 패드(115)는 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등의 금속 물질로 이루어질 수 있다.At this time, the
레지스트(117, resist)는 베이스 기판(110) 상에 전극 패드(115)를 노출시키는 개구부(OP)가 형성될 수 있다. 이때, 레지스트(130)는 포토 레지스트(Photo Resist), 포토 솔더 레지스트(Photo Solder Resist) 또는 드라이 필름(Dry Film) 등과 같은 다양한 감광성 물질로 이루어질 수 있으며, 이에 국한되지 않고 다양한 물질로 대체할 수 있음은 물론이다.The
도전성 포스트(142)는 전극 패드(115) 상에 일정한 높이를 갖고 형성되며, 상면은 곡면으로 이루어질 수 있다.The
보다 구체적으로 설명하면, 도전성 포스트(142)는 하기에서 자세하게 설명할 레지스트(117) 상에 오픈부(CP)가 형성된 필름층(120)을 형성하고, 필름층(120)이 형성된 베이스 기판(110)에 도전성 시트(140)를 압착 및 삽입한 후, 필름층(120)이 존재하는 상태에서 도전성 시트(140)를 리플로우하여 형성될 수 있다. 이와 같이, 필름층(120)이 존재하는 상태에서 도전성 시트(140)를 리플로우하기 때문에 도전성 포스트(142)의 상면은 곡면으로 이루어질 수 있다.More specifically, the
또한, 도전성 포스트(142)는 종횡비(aspect ratio)가 1.25 이상으로 형성될 수 있다. 보다 자세하게 설명하면, 종횡비란 도전성 포스트(142)의 높이(h)/도전성 포스트(142)의 지름을 의미하는데, 종래 기술로는 지름이 작고 높이가 큰 도전성 포스트를 형성하기 어려운 문제점이 있었으나, 본 발명의 일실시예에서는 리플로우 공정 시에 필름층(120)이 도전성 시트(140)를 가이드하기 때문에 형상의 흐트러짐없이 종횡비가 큰 도전성 포스트(142)를 구현할 수 있다.In addition, the
게다가, 도전성 포스트(142)는 구리(Cu)로 이루어질 수 있으며, 이외에 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등과 같은 다양한 금속 물질로 이루어질 수 있다.
In addition, the
이하에서는 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정에 대하여 설명하도록 한다.Hereinafter, a manufacturing process of a printed circuit board according to an embodiment of the present invention will be described.
도 2 내지 도 9는 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도들을 나타낸다.FIGS. 2 to 9 are cross-sectional views illustrating a manufacturing process of a printed circuit board according to an embodiment of the present invention.
도 2를 참조하면, 전극 패드(115)를 구비한 베이스 기판(110)을 마련한다. 이때, 베이스 기판(110) 상에는 전극 패드(115)가 노출되도록 개구부(OP)를 갖는 레지스트(117)를 더 형성할 수 있다.Referring to FIG. 2, a
여기서, 베이스 기판(110)은 인쇄회로기판을 지지하는 수단으로서, 프리프레그(prepreg), 폴리 이미드(Polyimide), 폴리에틸렌 테레프탈레이드(PET, Polyethyeleneterepthalate), 사이아나이드 에스테르(Cyanide Ester), ABF(Ajinomoto Build up Film) 또는 에폭시(epoxy) 등과 같이 전기 전도율이 작고 전류를 거의 통과시키지 않는 다양한 물질로 이루어질 수 있다.The
또한, 베이스 기판(110)은 상면에 전극 패드(115)가 형성될 수 있는데, 전극 패드(115)는 서브트랙티브(Subtractive) 공법, 애디티브(Additive) 공법 또는 세미 애디티브(Semi additive) 공법 등과 같이 다양한 공법을 사용하여 형성될 수 있다. 이때, 전극 패드(115)는 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 등의 다양한 금속 물질로 이루어질 수 있다.An
그리고, 레지스트(117)는 베이스 기판(110) 상에 전극 패드(115)가 노출되도록 개구부(OP)가 형성되는 수단으로서, 포토 레지스트(Photo Resist), 포토 솔더 레지스트(Photo Solder Resist) 또는 드라이 필름(Dry Film) 등과 같은 다양한 감광성 물질로 이루어질 수 있으며, 이에 국한되지 않고 다양한 물질로 대체할 수 있음은 물론이다.The resist 117 is a means for forming the opening OP so that the
다음으로, 도 3을 참조하면, 레지스트(117)상에 전극 패드(115)를 노출시키는 오픈부(CP)를 갖는 필름층(120)을 형성한다. 여기서, 필름층(120)은 포토 레지스트(Photo Resist), 포토 솔더 레지스트(Photo Solder Resist) 또는 드라이 필름(Dry Film) 등과 같은 다양한 감광성 물질로 이루어질 수 있으며, 이에 국한되지 않고 다양한 물질로 대체할 수 있음은 물론이다.Next, referring to FIG. 3, a
그 다음, 도 4에 도시한 바와 같이, 오픈부(CP)를 포함한 필름층(120) 상에 스프레이(spray)를 이용하여 플럭스(flux, 130)를 도포한다. 여기서, 플럭스(130)는 금속 또는 합금을 용해할 때 용해한 금속면이 대기와 닿는 것을 방해할 목적으로 금속의 표면에 용해한 염류에 의한 얇은 층을 만들기 위해 사용하는 혼합염으로서, 본 발명의 일실시예에서는금속 물질(도전성 시트)을 납땜이나 용접 등의 방식을 이용하여 전극 패드(115) 상에 접합할 때, 접착면의 산화를 방지하여 금속 물질(도전성 시트)과 전극 패드(115)를 완전히 접합시키기 위해 사용된다.Next, as shown in FIG. 4, a
그런 후, 도 5에 도시한 바와 같이, 도전성 시트(140)를 제공한다. 여기서, 도전성 시트(140)는 시트(sheet) 형태의 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 중에서 어느 하나 또는 하나 이상의 합금으로 이루어질 수 있다.Then, as shown in Fig. 5, a
이때, 도전성 시트(140)는 강도가 무른 연성 재질로 이루어질 수 있다. 예를 들어 보다 구체적으로 설명하면, 도전성 시트(140)는 일반적인 금속의 기계적 강도보다 무른 저강도로 이루어질 수 있는데, 일반적인 금속의 기계적 강도(stainless steel의 young’s modulus)가 200GPa이면, 도전성 시트(140)의 기계적 강도(Tin의 young’s modulus)는 50GPa로 이루어질 수 있다. At this time, the
다음으로, 도 6에 도시한 바와 같이, 베이스 기판(110)과 도전성 시트(140)를 압착하여 필름층(120)의 오픈부(CP) 내에 도전성 시트(140)를 삽입한다. 즉, 물리적인 외력을 이용하여 도전성 시트(140)를 필름층(120)의 오픈부(CP) 내에 삽입하는데, 이때, 도전성 시트(140)의 두께는 필름층(120)의 두께보다 두껍게 형성되어 필름층(120)의 오픈부(CP) 내에 도전성 시트(140)가 완전하게 삽입될 수 있게 한다. 이때, 도전성 시트(140)의 두께는 대략 수십 ~ 수백 ㎛ 범위에서 형성될 수 있다.6, the
그 후, 도 7에 도시한 바와 같이, 필름층(120)의 상부에 잔존하는 도전성 시트(140)를 제거하는데, 보다 구체적으로, 필름층(120)의 오픈부(CP) 내에 삽입되지 않고 필름층(120)의 상부에 남아있는 도전성 시트(140)를 스퀴지(squeeze, 150) 등을 이용하여 제거한다.7, the
그 다음, 도 8에서와 같이, 전극 패드(115)와 도전성 시트(140)를 접합시켜 전극 패드(115) 상에 도전성 포스트(142)를 형성한다. 보다 자세하게 설명하면, 도전성 시트(140)를 리플로우(reflow)하여 용융시킴으로써 도전성 시트(140)를 전극 패드(115)에 접합시킬 수 있는데, 이때, 리플로우 공정의 진행 시 필름층(120)이 제거되지 않고 남아있어 도전성 시트(140)를 가이드하기 때문에 도전성 시트(140)가 기존의 형상을 유지하여 종횡비가 큰 도전성 포스트(142)를 구현할 수 있게 된다.8, the
한편, 본 발명의 일실시예에서는 필름층(120)의 상부에 잔존하는 도전성 시트(140)를 제거한 후, 도전성 시트(140)를 리플로우하는 공정이 순차적으로 진행하도록 설명하였으나, 상술한 방식 외에 필름층(120)의 상부에 잔존하는 도전성 시트(140)를 제거하는 단계는 도전성 시트(140)를 리플로우하여 전극 패드(115) 상에 도전성 시트(140)를 접합시키는 단계와 동시에 진행되는 것도 가능하다.Meanwhile, in the embodiment of the present invention, the process of reflowing the
즉, 필름층(120)의 상부에 잔존하는 도전성 시트(140)를 제거할 때 가열 동작도 함께 진행함으로써 필름층(120)의 상부에 잔존하는 도전성 시트(140)의 제거 동작과 오픈부(CP) 내에 있는 도전성 시트(140)의 용융 및 접합 동작을 동시에 실시할 수 있게 한다.That is, when the
다음으로, 도 9에서와 같이, 필름층(120)을 제거하여 도전성 포스트(142)를 완성한다. 여기서, 도전성 포스트(142)는 종횡비(aspect ratio)가 1.25 이상으로 형성될 수 있다. 보다 자세하게 설명하면, 종횡비란 도전성 포스트(142)의 높이(h)/도전성 포스트(142)의 지름을 의미하는데, 종래 기술로는 지름이 작고 높이가 큰 도전성 포스트를 형성하기 어려운 문제점이 있었으나, 본 발명의 일실시예에서는 필름층(120)의 노광 및 현상 공정에 의해 미세한 피치를 갖는 도전성 포스트(142)를 용이하게 구현할 수 있으며, 리플로우 공정 시에도 필름층(120)이 도전성 시트(140)를 가이드하기 때문에 형상의 흐트러짐없이 종횡비가 큰 도전성 포스트(142)를 구현할 수 있는 장점이 있다.Next, as shown in FIG. 9, the
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시 예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
The foregoing detailed description is illustrative of the present invention. It is also to be understood that the foregoing is illustrative and explanatory of preferred embodiments of the invention only, and that the invention may be used in various other combinations, modifications and environments. That is, it is possible to make changes or modifications within the scope of the concept of the invention disclosed in this specification, the disclosure and the equivalents of the disclosure and / or the scope of the art or knowledge of the present invention. The foregoing embodiments are intended to illustrate the best mode contemplated for carrying out the invention and are not intended to limit the scope of the present invention to other modes of operation known in the art for utilizing other inventions such as the present invention, Various changes are possible. Accordingly, the foregoing description of the invention is not intended to limit the invention to the precise embodiments disclosed. It is also to be understood that the appended claims are intended to cover such other embodiments.
110. 베이스 기판 115. 전극 패드
117. 레지스트 120. 필름층
130. 플럭스 140. 도전성 시트
150. 스퀴지110.
117. Resist 120. Film layer
130.
150. Squeegee
Claims (13)
도전성 시트를 제공하는 단계;
상기 베이스 기판과 상기 도전성 시트를 압착하여 상기 오픈부 내에 상기 도전성 시트를 삽입하는 단계;
상기 전극 패드와 상기 도전성 시트를 접합시켜 상기 전극 패드 상에 도전성 포스트를 형성하는 단계;
상기 필름층을 제거하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
Forming a film layer on the base substrate having the electrode pad, the film layer having an opening for exposing the electrode pad;
Providing a conductive sheet;
Pressing the base substrate and the conductive sheet to insert the conductive sheet into the open portion;
Bonding the electrode pad and the conductive sheet to form a conductive post on the electrode pad;
Removing the film layer;
And a step of forming the printed circuit board.
상기 도전성 시트는,
연성 재질로 이루어지는 인쇄회로기판의 제조방법.
The method according to claim 1,
In the conductive sheet,
A method of manufacturing a printed circuit board comprising a flexible material.
상기 도전성 시트는,
구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 중에서 어느 하나 또는 하나 이상의 합금으로 이루어지는 인쇄회로기판의 제조방법.
The method according to claim 1,
In the conductive sheet,
(Ni), molybdenum (Mo), or at least one of copper (Cu), silver (Ag), gold (Au), aluminum (Al), iron (Fe), titanium Wherein the method comprises the steps of:
상기 도전성 시트의 두께는,
상기 필름층의 두께보다 두꺼운 인쇄회로기판의 제조방법.
The method according to claim 1,
The thickness of the conductive sheet is,
Wherein the thickness of the film layer is larger than the thickness of the film layer.
상기 필름층을 형성하는 단계 이후에,
상기 오픈부를 포함한 상기 필름층 상에 플럭스를 도포하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
After the step of forming the film layer,
Further comprising the step of applying a flux onto the film layer including the open portion.
상기 오픈부 내에 상기 도전성 시트를 삽입하는 단계 이후에,
상기 오픈부 내에 삽입되지 않고 상기 필름층의 상부에 잔존하는 상기 도전성 시트를 제거하는 단계를 더 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
After the step of inserting the conductive sheet into the open portion,
And removing the conductive sheet remaining on the upper portion of the film layer without being inserted into the open portion.
상기 전극 패드 상에 도전성 포스트를 형성하는 단계는,
상기 도전성 시트를 리플로우하여 상기 전극 패드 상에 상기 도전성 시트를 접합시키는 인쇄회로기판의 제조방법.
6. The method according to claim 1 or 5,
Wherein forming the conductive posts on the electrode pads includes:
And the conductive sheet is reflowed to bond the conductive sheet onto the electrode pad.
상기 필름층의 상부에 잔존하는 상기 도전성 시트를 제거하는 단계는,
상기 도전성 시트를 리플로우하여 상기 전극 패드 상에 상기 도전성 시트를 접합시키는 단계와 동시에 진행되는 인쇄회로기판의 제조방법.
8. The method of claim 7,
Wherein the step of removing the conductive sheet remaining on the upper portion of the film layer comprises:
Wherein the step of reflowing the conductive sheet and bonding the conductive sheet to the electrode pad proceeds at the same time.
상기 도전성 포스트는,
종횡비(aspect ratio)가 1.25 이상으로 형성되는 인쇄회로기판의 제조방법.
The method according to claim 1,
The conductive post may include:
And an aspect ratio of 1.25 or more.
상기 필름층을 형성하는 단계는,
상기 전극 패드를 구비한 베이스 기판 상에 상기 전극 패드가 노출되도록 개구부를 갖는 레지스트를 형성하는 단계;
상기 레지스트 상에 상기 전극 패드를 노출시키는 오픈부를 갖는 필름층을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
The method according to claim 1,
Wherein forming the film layer comprises:
Forming a resist having openings on the base substrate having the electrode pad to expose the electrode pad;
And forming a film layer having an open portion for exposing the electrode pad on the resist.
상기 베이스 기판 상에 상기 전극 패드를 노출시키는 개구부가 형성된 레지스트;
상기 전극 패드 상에 일정한 높이를 갖고 형성되는 도전성 포스트를 포함하고,
상기 도전성 포스트의 상면은 곡면으로 이루어지고,
상기 도전성 포스트는 상기 레지스트의 상면과 접촉하고,
상기 레지스트의 상면에서, 상기 도전성 포스트 직경은, 상기 레지스트의 상기 개구부 직경보다 큰 인쇄회로기판.
A base substrate having an electrode pad;
A resist having an opening for exposing the electrode pad on the base substrate;
And a conductive post formed with a predetermined height on the electrode pad,
Wherein an upper surface of the conductive post is formed of a curved surface,
The conductive posts being in contact with the upper surface of the resist,
Wherein the conductive post diameter is larger than the opening diameter of the resist on the upper surface of the resist.
상기 도전성 포스트는,
종횡비(aspect ratio)가 1.25 이상으로 형성되는 인쇄회로기판.
12. The method of claim 11,
The conductive post may include:
And an aspect ratio of 1.25 or more.
상기 도전성 포스트는,
구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 철(Fe), 티타늄(Ti), 주석(Sn), 니켈(Ni) 또는 몰리브덴(Mo) 중에서 어느 하나 또는 하나 이상의 합금으로 이루어지는 인쇄회로기판.12. The method of claim 11,
The conductive post may include:
(Ni), molybdenum (Mo), or at least one of copper (Cu), silver (Ag), gold (Au), aluminum (Al), iron (Fe), titanium A printed circuit board comprising an alloy.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120009531A KR101884431B1 (en) | 2012-01-31 | 2012-01-31 | Printed circuit board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120009531A KR101884431B1 (en) | 2012-01-31 | 2012-01-31 | Printed circuit board and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130088347A KR20130088347A (en) | 2013-08-08 |
KR101884431B1 true KR101884431B1 (en) | 2018-08-02 |
Family
ID=49214701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120009531A KR101884431B1 (en) | 2012-01-31 | 2012-01-31 | Printed circuit board and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101884431B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102237870B1 (en) * | 2013-10-25 | 2021-04-09 | 엘지이노텍 주식회사 | Printed Circuit Board and Manufacturing Method thereof and Semiconductor Package Using the Same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208911A (en) * | 1999-01-18 | 2000-07-28 | Nec Toyama Ltd | Manufacture of mounting substrate with solder resist layer formed with bump on electrode pad |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110026344A (en) * | 2009-09-07 | 2011-03-15 | 삼성전기주식회사 | Semiconductor device and pcb mounting the same |
-
2012
- 2012-01-31 KR KR1020120009531A patent/KR101884431B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208911A (en) * | 1999-01-18 | 2000-07-28 | Nec Toyama Ltd | Manufacture of mounting substrate with solder resist layer formed with bump on electrode pad |
Also Published As
Publication number | Publication date |
---|---|
KR20130088347A (en) | 2013-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100132998A1 (en) | Substrate having metal post and method of manufacturing the same | |
US8671564B2 (en) | Substrate for flip chip bonding and method of fabricating the same | |
US20060219567A1 (en) | Fabrication method of conductive bump structures of circuit board | |
US8951848B2 (en) | Circuit substrate for mounting chip, method for manufacturing same and chip package having same | |
JP5837339B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
EP1953821A2 (en) | Semiconductor package substrate | |
US7419897B2 (en) | Method of fabricating circuit board having different electrical connection structures | |
TWI495026B (en) | Package substrate, package structure and methods for manufacturing same | |
JP2006302929A (en) | Salient electrode for connecting electronic component, electronic component packaging body using the same, and manufacturing method of salient electrode and electronic component packaging body | |
US20130168144A1 (en) | Printed circuit board and method for manufacturing the same | |
KR20110036450A (en) | Manufacturing method of substrate for flip chip and substrate for flip chip using the same | |
KR101884431B1 (en) | Printed circuit board and method for manufacturing the same | |
JP2014045190A (en) | Method for manufacturing printed-circuit board | |
KR101153675B1 (en) | Printed Circuit Board and Manufacturing Method Thereof | |
JP2005159102A (en) | Wiring board and its manufacturing method | |
US20160081199A1 (en) | Printed circuit board (pcb) and manufacturing method thereof | |
KR101060791B1 (en) | Solder bump manufacturing method | |
JP2013077726A (en) | Method of manufacturing semiconductor package | |
TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball | |
JP5359993B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
KR100986294B1 (en) | Manufacturing method for printed circuit board | |
JP2010010611A (en) | Printed circuit board and electronic equipment | |
CN114496937A (en) | Substrate structure, packaging structure and preparation method of substrate structure | |
CN115692207A (en) | Package substrate and manufacturing method thereof | |
KR20110073312A (en) | Surface mounting integrated circuit components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |