KR101884100B1 - 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스 - Google Patents

금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스 Download PDF

Info

Publication number
KR101884100B1
KR101884100B1 KR1020167014757A KR20167014757A KR101884100B1 KR 101884100 B1 KR101884100 B1 KR 101884100B1 KR 1020167014757 A KR1020167014757 A KR 1020167014757A KR 20167014757 A KR20167014757 A KR 20167014757A KR 101884100 B1 KR101884100 B1 KR 101884100B1
Authority
KR
South Korea
Prior art keywords
metal oxide
film
substrate
solution
oxide film
Prior art date
Application number
KR1020167014757A
Other languages
English (en)
Other versions
KR20160083056A (ko
Inventor
마사히로 다카타
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20160083056A publication Critical patent/KR20160083056A/ko
Application granted granted Critical
Publication of KR101884100B1 publication Critical patent/KR101884100B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L51/50—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

본 발명은, 용매 및 금속 성분으로서 적어도 인듐을 포함하는 용액을 기판 상에 도포하여 금속 산화물 전구체막을 형성하는 전구체막 형성 공정과, 상기 금속 산화물 전구체막을 가열한 상태로, 산소 농도가 80000ppm 이하인 분위기하에서 자외선 조사를 행함으로써 상기 금속 산화물 전구체막을 금속 산화물막으로 전화시키는 전화 공정을 갖는 금속 산화물막의 제조 방법 및 그 응용을 제공한다.

Description

금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스{METHOD FOR MANUFACTURING METAL-OXIDE FILM, METAL-OXIDE FILM, THIN-FILM TRANSISTOR, AND ELECTRONIC DEVICE}
본 발명은, 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스에 관한 것이다.
산화물 반도체막 또는 산화물 도체막으로서의 금속 산화물막은 진공 성막법에 의한 제조에 있어서 실용화가 이루어져, 현재 주목을 끌고 있다.
한편, 간편하게, 저온에서, 또한 대기압하에서 높은 반도체 특성을 갖는 산화물 반도체막을 형성하는 것을 목적으로 한, 액상(液相) 프로세스에 의한 산화물 반도체막의 제작에 관하여 연구 개발이 활발히 행해지고 있다. 최근에는, 용액을 기판 상에 도포하고, 자외선을 이용함으로써 150℃ 이하의 저온에서 높은 수송 특성을 갖는 박막 트랜지스터(TFT: Thin Film Transistor)를 제조하는 수법이 보고되어 있다(Nature, 489 (2012) 128. 참조).
또, 질산염 등을 포함하는 용액을 기재 상에 도포한 후, 150℃ 정도로 가열하여 용매를 휘발시킴으로써 금속 산화물 반도체의 전구체를 포함하는 박막을 형성하고, 그 후, 산소의 존재하에서 자외광(UV: Ultraviolet)을 조사함으로써, 금속 산화물 반도체를 제조하는 방법이 개시되어 있다(특허문헌 1: 국제 공개공보 제2009/011224호 참조).
한편, 저가의 질산염이나 아세트산염 등의 용액을 이용하여 산화물 반도체 전구체막을 형성하고, 산화물 반도체 전구체막에 대하여, 열처리, 마이크로파 조사, 또는 UV 오존법에 의하여 반도체막으로 변환하는 수법이 개시되어 있다(특허문헌 2: 국제 공개공보 제2009/081862호 참조).
또, 질산 인듐 등을 출발 원료로 하여 1000℃ 화염에 의한 열분해에 의하여 금속 산화물 반도체 입자를 제작하고, 금속 산화물 반도체 입자를 분산시킨 분산액을 이용하여 산화물 반도체막을 제조하는 방법이 제안되어 있다(특허문헌 3: 일본 공개특허공보 2012-94841호 참조).
또, 질산 인듐 등을 원료로 하여 도포 형성한 금속 산화물 젤막에 대하여, 대기 중에서 UV 조사에 의하여 금속 산화물막으로 전화(轉化)하는 방법이 제안되어 있다(특허문헌 4: 일본 공개특허공보 2000-247608호 참조).
또, 산화물 반도체 전구체막에 대하여, 50~200℃의 환경하에서 UV 조사 후, 플라즈마 처리하여 산화물 반도체막으로 하는 방법이 제안되어 있다(특허문헌 5: 일본 공개특허공보 2013-197539호 참조).
상기의 특허문헌 1~5에 기재된 반도체막의 제조 방법에 있어서는, 대기 분위기에서 반도체막으로의 전화 처리가 행해지고 있다. 본 발명의 발명자는, 산화물 반도체막으로 전화할 때의 분위기를 예의 검토한 결과, 상식적으로는 높은 편이 적합하다고 예상되는 산소 농도를 낮게 조절함으로써, 반도체막의 전기 특성을 개선할 수 있는 것을 발견했다.
본 발명은, 도체 또는 반도체 특성을 갖는 금속 산화물막을 용이하게 제조할 수 있는 금속 산화물막의 제조 방법, 또한 전기 특성이 우수한 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 이하의 발명이 제공된다.
<1> 용매 및 금속 성분으로서 적어도 인듐을 포함하는 용액을 기판 상에 도포하여 금속 산화물 전구체막을 형성하는 전구체막 형성 공정과, 금속 산화물 전구체막을 가열한 상태로, 산소 농도가 80000ppm 이하인 분위기하에서 자외선 조사를 행함으로써 금속 산화물 전구체막을 금속 산화물막으로 전화시키는 전화 공정을 갖는 금속 산화물막의 제조 방법.
<2> 자외선 조사 중의 기판의 온도를 120℃ 초과로 유지하는 <1>에 따른 금속 산화물막의 제조 방법.
<3> 자외선 조사 중의 기판의 온도를 200℃ 미만으로 유지하는 <1> 또는 <2>에 따른 금속 산화물막의 제조 방법.
<4> 상기 용액에 포함되는 인듐이 인듐 이온인 <1> 내지 <3> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<5> 용액이, 질산 이온을 포함하는 <1> 내지 <4> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<6> 전화 공정에 있어서, 자외선 조사를 행하는 분위기의 산소 농도가 30000ppm 이하인 <1> 내지 <5> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<7> 자외선 조사 중의 기판이 승온 또는 강온하는 속도를 ±0.5℃/min 이내로 하는 <1> 내지 <6> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<8> 용액에 포함되는 금속 성분의 50atom% 이상이 인듐인 <1> 내지 <7> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<9> 용액이, 적어도 질산 인듐을 용해시킨 용액인 <1> 내지 <8> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<10> 용액이, 아연, 주석, 갈륨 및 알루미늄으로부터 선택되는 적어도 1종의 금속 성분을 더 포함하는 <1> 내지 <9> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<11> 용매가, 메탄올, 메톡시에탄올, 또는 물인 <1> 내지 <10> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<12> 용액 중 금속 성분의 농도가, 0.01mol/L 이상 1.0mol/L 이하인 <1> 내지 <11> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<13> 전화 공정에 있어서의 자외선 조사는, 금속 산화물 전구체막에 대하여, 파장이 300nm 이하인 자외선을 10mW/cm2 이상의 조도로 조사함으로써 행하는 <1> 내지 <12> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<14> 자외선 조사에 이용하는 광원이, 저압 수은 램프인 <1> 내지 <13> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<15> 전구체막 형성 공정은, 용액을 기판 상에 도포하고, 기판을 35℃ 이상 100℃ 이하로 가열하여 건조시킴으로써 금속 산화물 전구체막을 형성하는 <1> 내지 <14> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<16> 전구체막 형성 공정에 있어서, 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법으로부터 선택되는 적어도 1종의 도포법에 의하여, 용액을 기판 상에 도포하는 <1> 내지 <15> 중 어느 하나에 따른 금속 산화물막의 제조 방법.
<17> <1> 내지 <16> 중 어느 하나에 따른 금속 산화물막의 제조 방법을 이용하여 제작된 금속 산화물막.
<18> 금속 산화물막에 포함되는 금속 성분의 50atom% 이상이 인듐인 <17>에 따른 금속 산화물막.
<19> 반도체막인 <17> 또는 <18>에 따른 금속 산화물막.
<20> <19>에 따른 금속 산화물막을 포함하는 활성층과, 소스 전극과, 드레인 전극과, 게이트 절연막과, 게이트 전극을 갖는 박막 트랜지스터.
<21> <20>에 따른 박막 트랜지스터를 구비한 전자 디바이스.
본 발명에 의하면, 도체 또는 반도체 특성을 갖는 금속 산화물막을 용이하게 제조할 수 있는 금속 산화물막의 제조 방법, 또한 전기 특성이 우수한 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스가 제공된다.
도 1은 본 발명에 의하여 제조되는 박막 트랜지스터의 일례(톱 게이트-톱 콘택트형)의 구성을 나타내는 개략도이다.
도 2는 본 발명에 의하여 제조되는 박막 트랜지스터의 일례(톱 게이트-보텀 콘택트형)의 구성을 나타내는 개략도이다.
도 3은 본 발명에 의하여 제조되는 박막 트랜지스터의 일례(보텀 게이트-톱 콘택트형)의 구성을 나타내는 개략도이다.
도 4는 본 발명에 의하여 제조되는 박막 트랜지스터의 일례(보텀 게이트-보텀 콘택트형)의 구성을 나타내는 개략도이다.
도 5는 실시형태의 액정 표시 장치의 일부분을 나타내는 개략 단면도이다.
도 6은 도 5에 나타내는 액정 표시 장치의 전기 배선의 개략 구성도이다.
도 7은 실시형태의 유기 EL 표시 장치의 일부분을 나타내는 개략 단면도이다.
도 8은 도 7에 나타내는 유기 EL 표시 장치의 전기 배선의 개략 구성도이다.
도 9는 실시형태의 X선 센서어레이의 일부분을 나타내는 개략 단면도이다.
도 10은 도 9에 나타내는 X선 센서어레이의 전기 배선의 개략 구성도이다.
도 11은 실시예 1~3에서 제작한 간이형 TFT의 Vg-Id 특성을 나타내는 도이다.
도 12는 실시예 1 및 비교예 1에서 제작한 금속 산화물막에 대하여 XPS 스펙트럼(산소의 1s 전자에 귀속하는, 결합 에너지가 525eV~540eV의 범위)을 나타내는 도이다.
도 13은 실시예 7, 8로 제작한 간이형 TFT의 Vg-Id 특성을 나타내는 도이다.
이하, 첨부한 도면을 참조하면서, 본 발명에 관한 금속 산화물막의 제조 방법, 또한 본 발명에 의하여 제조되는 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스에 대하여 구체적으로 설명한다.
또한, 도면 중, 동일 또는 대응하는 기능을 갖는 부재(구성 요소)에는 동일한 부호를 붙여 적절히 설명을 생략한다. 또, 본 명세서에 있어서 "~"의 기호에 의하여 수치 범위를 나타내는 경우, 하한값 및 상한값으로서 기재되어 있는 수치가 포함된다.
또, 본 발명은, 도전막 또는 반도체막으로서의 금속 산화물막의 제조에 적용할 수 있는데, 대표예로서, 반도체막의 제조 방법에 대하여 주로 설명한다.
본 발명자들은, 금속 성분으로서 인듐을 포함하는 용액을 이용하여 금속 산화물 전구체막을 형성한 후, 가열 등에 의하여 금속 산화물막으로 전화시키는 경우, 분위기 중의 산소 농도가 높은 편이 치밀하고 도전성이 높은 금속 산화물막이 얻어진다고도 생각했지만, 실험을 거듭한바, 전구체막을 가열 처리하는 조건하, 자외선 조사를 실시하여 금속 산화물막으로 전화시키는 경우, 분위기 중의 산소 농도가 낮을수록 도전성이 높은 금속 산화물막이 얻어지는 것을 발견했다.
<금속 산화물막의 제조 방법>
본 발명에 관한 금속 산화물막의 제조 방법은, 용매 및 금속 성분으로서 적어도 인듐을 포함하는 용액을 기판 상에 도포하여 금속 산화물 전구체막을 형성하는 전구체막 형성 공정과, 금속 산화물 전구체막을 가열한 상태로, 산소 농도가 80000ppm 이하(8% 이하)인 분위기하에서 자외선 조사를 행함으로써 금속 산화물 전구체막을 금속 산화물막으로 전화시키는 전화 공정을 갖는다.
본 발명의 방법에 의하여, 도전성이 높은 금속 산화물막이 얻어지는 이유는 불명확하지만 이하와 같이 추측된다.
금속 성분으로서 적어도 인듐을 포함하는 용액을 이용하여 전구체막을 형성한 경우, 가열 조건하에서 자외선 조사하면 광화학적 반응에 의하여 막중에 활성 산소가 발생하고, In-O의 결합이 일어나 산화 인듐이 생성된다고 생각된다. 한편, 분위기 중의 산소도 자외선 조사에 의하여 오존이 생성·분해되고, 산소 농도가 높을수록 분위기 중의 활성 산소의 농도가 높아진다고 생각된다. 이로 인하여, 분위기 중의 산소 농도가 높을수록 막중에서는 활성 산소의 생성이 억제되어, In-O 결합 이외의 결합이 일어나기 쉬워지고, 반대로, 분위기 중의 산소 농도가 옅을수록 막중에서는 활성 산소가 생성되기 쉬워져, In-O 결합이 일어나기 쉬워진다고 생각된다.
이하, 각 공정에 대하여 구체적으로 설명한다.
[전구체막 형성 공정]
먼저, 용매 및 금속 성분으로서 적어도 인듐을 포함하는 용액(금속 산화물 전구체 용액)을 준비하고, 기판 상에 도포하여 금속 산화물 전구체막을 형성한다.
(기판)
기판의 형상, 구조, 크기 등에 대해서는 특별히 제한은 없고, 목적에 따라 적절히 선택할 수 있다. 기판의 구조는 단층 구조여도 되고, 적층 구조여도 된다.
기판을 구성하는 재료로서는 특별히 한정은 없고, 유리, YSZ(Yttria-Stabilized Zirconia; 이트륨 안정화 지르코늄) 등의 무기 재료, 수지, 수지 복합 재료 등으로 이루어지는 기판을 이용할 수 있다. 그 중에서도 경량인 점, 가요성을 갖는 점에서 수지 기판 또는 수지 복합 재료로 이루어지는 기판(수지 복합 재료 기판)이 바람직하다.
구체적으로는, 폴리뷰틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리뷰틸렌나프탈레이트, 폴리스타이렌, 폴리카보네이트, 폴리설폰, 폴리에터설폰, 폴리아릴레이트, 알릴다이글라이콜카보네이트, 폴리아마이드, 폴리이미드, 폴리아마이드이미드, 폴리에터이미드, 폴리벤즈아졸, 폴리페닐렌설파이드, 폴리사이클로올레핀, 노보넨 수지, 폴리클로로트라이플루오로에틸렌 등의 불소 수지, 액정 폴리머, 아크릴 수지, 에폭시 수지, 실리콘 수지, 아이오노머 수지, 사이아네이트 수지, 가교 푸마르산 다이에스터, 환상 폴리올레핀, 방향족 에터, 말레이미드·올레핀, 셀룰로스, 에피설파이드 화합물 등의 합성 수지 기판을 들 수 있다.
또, 무기 재료와 수지의 복합 재료에 포함되는 무기 재료로서는, 산화 규소 입자, 금속 나노 입자, 무기 산화물 나노 입자, 무기 질화물 나노 입자 등의 무기 입자, 카본 섬유, 카본 나노 튜브 등의 탄소 재료, 유리 플레이크, 유리 파이버, 유리 비즈 등의 유리 재료를 들 수 있다.
또, 수지와 점토 광물의 복합 플라스틱 재료, 수지와 운모 파생 결정 구조를 갖는 입자의 복합 플라스틱 재료, 수지와 얇은 유리의 사이에 적어도 하나의 접합 계면을 갖는 적층 플라스틱 재료, 무기층과 유기층을 교대로 적층함으로써 적어도 하나의 접합 계면을 갖는 배리어 성능을 갖는 복합 재료 등을 들 수 있다.
또, 스테인리스 기판 또는 스테인리스와 이종(異種) 금속을 적층한 금속 다층 기판, 알루미늄 기판 또는 표면에 산화 처리(예를 들면 양극(陽極) 산화 처리)를 실시함으로써 표면의 절연성을 향상시킨 산화 피막 부착 알루미늄 기판, 산화막 부착 실리콘 기판 등을 이용할 수도 있다.
또, 수지 기판 또는 수지 복합 재료 기판은, 내열성, 치수 안정성, 내용제성, 전기 절연성, 가공성, 저통기성, 및 저흡습성 등이 우수한 것이 바람직하다. 수지 기판 또는 수지 복합 재료 기판은, 수분, 산소 등의 투과를 방지하기 위한 가스 배리어층이나, 기판의 평탄성이나 하부 전극과의 밀착성을 향상시키기 위한 언더코트층 등을 구비하고 있어도 된다.
본 발명에서 이용하는 기판의 두께에 특별히 제한은 없지만, 50μm 이상 500μm 이하인 것이 바람직하다. 기판의 두께가 50μm 이상이면, 기판 자체의 평탄성이 보다 향상된다. 또, 기판의 두께가 500μm 이하이면, 기판 자체의 가요성이 보다 향상되어, 플렉시블 디바이스용 기판으로서의 사용이 보다 용이해진다.
(용액)
본 발명에서 이용하는 용액은, 용매와, 금속 성분으로서 인듐을 함유하고, 필요에 따라 인듐 이외의 다른 금속 성분도 함유해도 된다.
용액에 포함되는 인듐은, 인듐 이온으로서 포함되는 것이 바람직하다. 또한, 본 발명에 있어서의 인듐 이온은, 용매 분자 등의 배위자가 배위한 인듐 착이온이어도 된다. 또, 용액에 포함되는 인듐 이외의 다른 금속 성분도 이온으로서 포함되는 것이 바람직하다.
본 발명에서 이용하는 용액은, 원료가 되는 금속염 등의 용질을, 용액이 원하는 농도가 되도록 칭량하여, 용매 중에서 교반, 용해시켜 얻어진다. 교반을 행하는 시간은 용질이 충분히 용해되면 특별히 제한은 없다.
용액 중의 인듐의 함유량은, 용액 중에 포함되는 금속 성분의 50atom% 이상인 것이 바람직하다. 상기 농도 범위의 인듐을 포함하는 용액을 이용함으로써, 막중의 금속 성분의 50atom% 이상이 인듐이 되는 금속 산화물막이 얻어져, 전자 전달 특성이 높은 금속 산화물막을 용이하게 제조할 수 있다.
본 발명에 있어서의 용액에 포함되는 인듐 및 필요에 따라 포함되는 다른 금속 성분의 원료로서 금속 원자 함유 화합물이 이용된다. 금속 원자 함유 화합물로서는 금속염, 금속 할로젠화물, 유기 금속 화합물을 들 수 있다. 금속염으로서는, 황산염, 인산염, 탄산염, 아세트산염, 옥살산염 등, 금속 할로젠화물로서는 염화물, 아이오딘화물, 브로민화물 등, 유기 금속 화합물로서는 금속 알콕사이드, 유기산염, 금속 β다이케토네이트 등을 들 수 있다.
본 발명에 있어서의 용액은, 인듐 외에, 질산 이온을 포함하는 것이 바람직하고, 적어도 질산 인듐을 용해시킨 용액인 것이 보다 바람직하다. 질산 인듐을 용해시킨 용액을 도포하여 얻어진 금속 산화물 전구체막은, 자외광을 효율적으로 흡수할 수 있어, 용이하게 인듐 함유 산화물막을 형성할 수 있다. 또한, 질산 인듐은 수화물이어도 된다.
용액은 인듐 이외의 금속 성분으로서, 아연, 주석, 갈륨 및 알루미늄으로부터 선택되는 적어도 1종의 금속 성분을 포함하는 것이 바람직하다. 본 발명에 있어서의 용액이, 인듐과 인듐 이외의 상기 중 어느 하나의 금속 성분을 적당량 포함함으로써, 얻어지는 금속 산화물막의 전기적 안정성을 향상시킬 수 있다.
또, 본 발명에 의하여 제조되는 금속 산화물 반도체막에 있어서는, 임곗값 전압을 원하는 값으로 제어하는 것도 가능하게 된다.
인듐과 다른 금속 원소를 포함하는 금속 산화물막(도체막 또는 반도체막)으로서, In-Ga-Zn-O(IGZO), In-Zn-O(IZO), In-Ga-O(IGO), In-Sn-O(ITO), In-Sn-Zn-O(ITZO) 등을 들 수 있다.
또한, 본 발명에 있어서의 용액은, 용액 중에 금속 산화물 반도체 입자 등의 불용물을 포함하지 않은 용액을 이용하는 것이 바람직하다. 용액 중에 금속 산화물 반도체 입자 등의 불용물을 포함하지 않은 용액을 이용함으로써 금속 산화물막을 형성했을 때의 표면 러프니스가 작아져, 면내 균일성이 우수한 금속 산화물막을 형성할 수 있다.
본 발명에 있어서의 용액에 이용하는 용매는, 용질로서 이용하는 금속 원자 함유 화합물이 용해되는 것이면 특별히 제한되는 것은 아니고, 물, 알코올 용매(메탄올, 에탄올, 프로판올, 에틸렌글라이콜 등), 아마이드 용매(N,N-다이메틸폼아마이드 등), 케톤 용매(아세톤, N-메틸피롤리돈, 설포레인, N,N-다이메틸이미다졸리딘온 등), 에터 용매(테트라하이드로퓨란, 메톡시에탄올 등), 나이트릴 용매(아세토나이트릴 등), 그 외 상기 이외의 헤테로 원자 함유 용매 등을 들 수 있다. 특히 용해성, 도포성, 코스트, 환경 부하의 관점에서 메탄올, 메톡시에탄올, 또는 물을 이용하는 것이 바람직하다.
용액 중 금속 성분의 농도는, 점도나 얻고자 하는 막두께에 따라 임의로 선택할 수 있는데, 박막의 평탄성 및 생산성의 관점에서, 용액 중의 금속 성분의 농도가 0.01mol/L 이상 1.0mol/L 이하인 것이 바람직하고, 0.01mol/L 이상 0.5mol/L 이하인 것이 보다 바람직하다.
(도포)
용액을 기판 상에 도포하는 방법으로서는, 스프레이 코트법, 스핀 코트법, 블레이드 코트법, 딥 코트법, 캐스트법, 롤 코트법, 바 코트법, 다이 코트법, 미스트법, 잉크젯법, 디스펜서법, 스크린 인쇄법, 볼록판 인쇄법, 및 오목판 인쇄법 등을 들 수 있다. 특히, 미세 패턴을 용이하게 형성하는 관점에서, 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법으로부터 선택되는 적어도 1종의 도포법을 이용하는 것이 바람직하다.
(건조)
용액을 기판 상에 도포한 후, 자연 건조하여 금속 산화물 전구체막으로 해도 되지만, 기판 온도를 35℃ 이상 100℃ 이하로 하는 가열 처리에 의하여 건조시켜 금속 산화물 전구체막을 얻는 것이 바람직하다. 건조에 의하여, 도포막의 유동성을 저감시켜, 최종적으로 얻어지는 금속 산화물막의 평탄성을 향상시킬 수 있다. 또, 적절한 건조 온도(35℃ 이상 100℃ 이하)를 선택함으로써, 최종적으로 보다 치밀한 금속 산화물막을 얻을 수 있다. 가열 처리의 방법은 특별히 한정되지 않고, 핫플레이트 가열, 전기로 가열, 적외선 가열, 마이크로파 가열 등으로부터 선택할 수 있다.
건조는 막의 평탄성을 균일하게 유지하는 관점에서, 기판 상에 용액을 도포 후, 5분 이내에 개시하는 것이 바람직하다.
건조를 행하는 시간은 특별히 제한은 없지만, 막의 균일성, 생산성의 관점에서 15초 이상 10분 이하인 것이 바람직하다.
건조를 행하는 분위기는 특별히 제한은 없지만, 제조 코스트 등의 관점에서 대기압하, 대기 중에서 행하는 것이 바람직하다.
[전화 공정]
이어서, 금속 산화물 전구체막을 가열한 상태로, 산소 농도가 80000ppm 이하인 분위기하에서 자외선 조사를 행함으로써 금속 산화물 전구체막을 금속 산화물막으로 전화시킨다. 금속 산화물 전구체막이 가열 처리되어 있는 조건하에서, 자외선 조사를 행함으로써 금속 산화물막으로 전화되고, 이때, 분위기 중의 산소 농도를 80000ppm 이하로 억제함으로써 전자 전달 특성을 높일 수 있다.
(가열 처리)
전화 공정에 있어서의 기판 온도는 120℃ 초과로 유지하는 것이 바람직하고, 또 200℃ 미만으로 유지하는 것이 바람직하다. 전화 공정에 있어서의 기판 온도를 120℃ 초과로 유지하면, 보다 단시간에 높은 전자 전달 특성의 금속 산화물막을 얻을 수 있다. 한편, 전화 공정에 있어서의 기판 온도를 200℃ 이하로 유지하면, 열에너지의 증대를 억제하여 제조 코스트를 낮게 억제할 수 있고, 또 내열성이 낮은 수지 기판에 대한 적용이 용이해진다.
전화 공정에 있어서의 기판에 대한 가열 수단은 특별히 한정되지 않고, 핫플레이트 가열, 전기로 가열, 적외선 가열, 마이크로파 가열 등으로부터 선택하면 된다.
자외선 조사 전의 가열 처리 시간에 특별히 제한은 없지만, 생산성의 관점에서 단시간인 것이 바람직하고, 구체적으로는 5분 이내인 것이 바람직하다.
(자외선 조사)
기판 상의 금속 산화물 전구체막을 가열하는 조건하, 산소 농도가 80000ppm 이하인 분위기 중에서 자외선을 조사한다.
금속 산화물 전구체막에 대하여 가열 조건하에서 자외선 조사를 행하는 분위기의 산소 농도가 80000ppm 이하이면 높은 전자 전달 특성의 금속 산화물막이 얻어진다. 전자 전달 특성을 높이는 관점에서 상기 자외선 조사를 행하는 분위기 중의 산소 농도는 30000ppm 이하(3% 이하)인 것이 바람직하다.
또한, 자외선 조사 시의 분위기 중의 산소 농도를 80000ppm 이하로 조정하는 수단으로서는, 예를 들면 기판 상의 금속 산화물 전구체막에 대하여 가열 및 자외선 조사를 행하는 처리실 내에 공급하는 질소 가스 등의 불활성 가스의 유속을 조정하는 방법, 처리실 내에 공급하는 가스 중의 산소 농도를 조정하는 방법, 사전에 처리실 내를 진공 배기하여, 거기에 원하는 산소 농도의 가스를 충전하는 방법 등을 들 수 있다.
금속 산화물 전구체막의 막면에는 파장 300nm 이하의 자외광을 10mW/cm2 이상의 조도로 조사하는 것이 바람직하다. 금속 산화물 전구체막에 대하여, 파장 300nm 이하의 자외광을 10mW/cm2 이상의 조도로 조사함으로써 보다 짧은 시간에 금속 산화물 전구체막으로부터 금속 산화물막으로의 전화를 행할 수 있다. 금속 산화물 전구체막의 막면에 대한 자외광의 조도는, 10mW/cm2 이상이 바람직하고, 100mW/cm2 이상이 보다 바람직하다. 금속 산화물 전구체막의 막면에 대한 자외광의 조도가 10mW/cm2 이상이면 높은 전자 전달 특성의 금속 산화물막이 얻어지고, 100mW/cm2 이상이면 보다 단시간에 높은 전자 전달 특성의 금속 산화물막이 얻어진다. 또한, 조도의 상한은, 장치 코스트의 관점에서 500mW/cm2 이하인 것이 바람직하다.
가열 처리 중의 자외선 조사의 광원으로서는, UV 램프, UV 레이저 등을 들 수 있는데, 대면적에 균일하게, 저가의 설비로 자외선 조사를 행하는 관점에서 UV 램프가 바람직하다. UV 램프로서는, 예를 들면 엑시머 램프, 중수소 램프, 저압 수은 램프, 고압 수은 램프, 초고압 수은 램프, 메탈할라이드 램프, 헬륨 램프, 카본 아크 램프, 카드뮴 램프, 무전극 방전 램프 등을 들 수 있고, 특히 저압 수은 램프를 이용하면 용이하게 금속 산화물 전구체막으로부터 금속 산화물막으로의 전화를 행할 수 있는 점에서 바람직하다.
또, 높은 전자 전달 특성을 달성하는 관점에서, 자외선 조사 중의 기판이 승온 또는 강온하는 속도를 ±0.5℃/min 이내로 하는 것이 바람직하고, 자외선 조사 중의 기판 온도는 일정하게 하는 것이 보다 바람직하다.
자외선 조사 중의 기판 온도는, 기판을 가열하는 핫플레이트 등의 가열 수단에 의하여 조정할 수 있다.
전화 공정에 있어서의 자외선 조사는, 금속 산화물 전구체막이 금속 산화물막으로 전화될 때까지 행하면 된다. 전구체막의 조성, 가열 온도, 자외선 조도 등에 따라서도 다르지만, 생산성의 관점에서, 자외선 조사 시간은, 5분 이상 120분 이하인 것이 바람직하고, 60분 이하인 것이 보다 바람직하다.
<박막 트랜지스터>
본 발명의 실시형태에 의하여 제작되는 금속 산화물막은 도전성 또는 반도체성(바람직하게는 0.2cm2/Vs 이상, 보다 바람직하게는 0.5cm2/Vs 이상, 더 바람직하게는 1cm2/Vs 이상)을 나타내는 점에서, 박막 트랜지스터(TFT)의 전극(소스 전극, 드레인 전극, 혹은 게이트 전극) 또는 활성층(산화물 반도체층)에 적합하게 이용할 수 있다.
이하, 본 발명의 제조 방법에 의하여 제작된 금속 산화물막을 박막 트랜지스터의 활성층으로서 이용하는 경우의 실시형태에 대하여 설명한다. 또한, 본 발명의 금속 산화물막의 제조 방법 및 그것에 의하여 제조되는 금속 산화물막은 TFT의 활성층에 한정되는 것은 아니다.
본 발명에 관한 TFT의 소자 구조는 특별히 한정되지 않고, 게이트 전극의 위치에 근거한, 이른바 역스태거 구조(보텀 게이트형이라고도 불림) 및 스태거 구조(톱 게이트형이라고도 불림) 중 어느 양태여도 된다. 또, 활성층과 소스 전극 및 드레인 전극(적절히, "소스·드레인 전극"이라고 함)과의 접촉 부분에 근거하여, 이른바 톱 콘택트형, 보텀 콘택트형 중 어느 양태여도 된다.
톱 게이트형이란, TFT가 형성되어 있는 기판을 최하층으로 했을 때에, 게이트 절연막의 상측에 게이트 전극이 배치되고, 게이트 절연막의 하측에 활성층이 형성된 형태이며, 보텀 게이트형이란, 게이트 절연막의 하측에 게이트 전극이 배치되고, 게이트 절연막의 상측에 활성층이 형성된 형태이다. 또, 보텀 콘택트형이란, 소스·드레인 전극이 활성층보다 먼저 형성되어 활성층의 하면이 소스·드레인 전극에 접촉하는 형태이고, 톱 콘택트형이란, 활성층이 소스·드레인 전극보다 먼저 형성되어 활성층의 상면이 소스·드레인 전극에 접촉하는 형태이다.
도 1은, 톱 게이트 구조이며 톱 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 1에 나타내는 TFT(10)에서는, 기판(12)의 한쪽의 주면(主面) 상에 활성층(14)으로서 상술한 산화물 반도체막이 적층되어 있다. 그리고, 이 활성층(14) 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간하여 설치되고, 또한 이들의 위에 게이트 절연막(20)과, 게이트 전극(22)이 차례로 적층되어 있다.
도 2는, 톱 게이트 구조이며 보텀 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 2에 나타내는 TFT(30)에서는, 기판(12)의 한쪽의 주면 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간하여 설치되어 있다. 그리고, 활성층(14)으로서 상술한 산화물 반도체막과, 게이트 절연막(20)과, 게이트 전극(22)이 차례로 적층되어 있다.
도 3은, 보텀 게이트 구조이며 톱 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 3에 나타내는 TFT(40)에서는, 기판(12)의 한쪽의 주면 상에 게이트 전극(22)과, 게이트 절연막(20)과, 활성층(14)으로서 상술한 산화물 반도체막이 차례로 적층되어 있다. 그리고, 이 활성층(14)의 표면 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간하여 설치되어 있다.
도 4는, 보텀 게이트 구조이며 보텀 콘택트형인 본 발명에 관한 TFT의 일례를 나타내는 모식도이다. 도 4에 나타내는 TFT(50)에서는, 기판(12)의 한쪽의 주면 상에 게이트 전극(22)과, 게이트 절연막(20)이 차례로 적층되어 있다. 그리고, 이 게이트 절연막(20)의 표면 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간하여 설치되고, 또한 이들의 위에, 활성층(14)으로서 상술한 산화물 반도체막이 적층되어 있다.
이하의 실시형태로서는 도 1에 나타내는 톱 게이트형의 박막 트랜지스터(10)에 대하여 주로 설명하지만, 본 발명의 박막 트랜지스터는 톱 게이트형에 한정되지 않고, 보텀 게이트형의 박막 트랜지스터여도 된다.
(활성층)
본 실시형태의 박막 트랜지스터(10)를 제조하는 경우, 먼저, 기판(12) 상에, 상술한 전구체막 형성 공정 및 전화 공정을 거쳐 금속 산화물 반도체막을 형성한다.
금속 산화물 반도체막을 활성층의 형상으로 패터닝한다. 또한, 패터닝은 상술한 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법에 의하여 미리 활성층의 패턴을 갖는 금속 산화물 전구체막을 형성하여 금속 산화물 반도체막으로 전화해도 되고, 금속 산화물 반도체막을 포토리소그래피 및 에칭에 의하여 활성층의 형상으로 패터닝해도 된다. 포토리소그래피 및 에칭에 의하여 패턴 형성을 행하려면, 예를 들면 금속 산화물 반도체막을 활성층으로서 잔존시키는 부분에 포토리소그래피에 의하여 레지스트 패턴을 형성하고, 염산, 질산, 희황산, 또는 인산, 질산 및 아세트산의 혼합액 등의 산용액에 의하여 에칭함으로써 활성층(14)의 패턴을 형성한다.
활성층(14)의 두께는, 평탄성 및 막형성에 필요로 하는 시간의 관점에서 5nm 이상 50nm 이하인 것이 바람직하다.
또, 높은 이동도를 얻는 관점에서, 활성층(14)에 있어서의 인듐의 함유량은, 활성층(14)에 포함되는 금속 성분의 50atom% 이상인 것이 바람직하고, 80atom% 이상인 것이 보다 바람직하다.
(보호층)
활성층(14) 상에는 소스·드레인 전극(16, 18)의 에칭 시에 활성층(14)을 보호하기 위한 보호층(도시하지 않음)을 형성하는 것이 바람직하다. 보호층의 성막 방법에 특별히 한정은 없고, 금속 산화물 반도체막에 계속해서 성막해도 되고, 금속 산화물 반도체막의 패터닝 후에 형성해도 된다.
보호층으로서는 금속 산화물층이어도 되고, 수지와 같은 유기 재료여도 된다. 또한, 보호층은 소스 전극(16) 및 드레인 전극(18)(적절히 "소스·드레인 전극"이라고 기재함)의 형성 후에 제거해도 상관없다.
(소스·드레인 전극)
활성층(14) 상에 소스·드레인 전극(16, 18)을 형성한다. 소스·드레인 전극(16, 18)은 각각 전극으로서 기능하도록 높은 도전성을 갖는 것을 이용하여, Al, Mo, Cr, Ta, Ti, Ag, Au 등의 금속, Al-Nd, Ag 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO), In-Ga-Zn-O 등의 금속 산화물 도전막 등을 이용하여 형성할 수 있다.
소스·드레인 전극(16, 18)을 형성하는 경우, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성(適性)을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.
소스·드레인 전극(16, 18)의 막두께는, 성막성, 에칭 또는 리프트 오프법에 의한 패터닝성, 도전성 등을 고려하면, 10nm 이상 1000nm 이하로 하는 것이 바람직하고, 50nm 이상 100nm 이하로 하는 것이 보다 바람직하다.
소스·드레인 전극(16, 18)은, 도전막을 형성한 후, 예를 들면 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝하여 형성해도 되고, 잉크젯법 등에 의하여 직접 패턴 형성해도 된다. 이때, 소스·드레인 전극(16, 18) 및 이들의 전극에 접속하는 배선(도시하지 않음)을 동시에 패터닝하는 것이 바람직하다.
(게이트 절연막)
소스·드레인 전극(16, 18) 및 배선(도시하지 않음)을 형성한 후, 게이트 절연막(20)을 형성한다. 게이트 절연막(20)은 높은 절연성을 갖는 것이 바람직하고, 예를 들면 SiO2, SiNx, SiON, Al2O3, Y2O3, Ta2O5, HfO2 등의 절연막, 또는 이들의 화합물을 2종 이상 포함하는 절연막으로 해도 된다.
게이트 절연막(20)의 형성은, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막하면 된다.
또한, 게이트 절연막(20)은 리크 전류의 저하 및 전압 내성의 향상을 위한 두께를 가질 필요가 있는 한편, 게이트 절연막(20)의 두께가 너무 크면 구동 전압의 상승을 초래하게 된다. 게이트 절연막(20)은 재질에 따라서도 다르지만, 게이트 절연막(20)의 두께는 10nm~10μm가 바람직하고, 50nm~1000nm가 보다 바람직하며, 100nm~400nm가 특히 바람직하다.
(게이트 전극)
게이트 절연막(20)을 형성한 후, 게이트 전극(22)을 형성한다. 게이트 전극(22)은 높은 도전성을 갖는 것을 이용하며, Al, Mo, Cr, Ta, Ti, Ag, Au 등의 금속, Al-Nd, Ag 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO), IGZO 등의 금속 산화물 도전막 등을 이용하여 형성할 수 있다. 게이트 전극(22)으로서는 이들 도전막을 단층 구조 또는 2층 이상의 적층 구조로 하여 이용할 수 있다.
게이트 전극(22)은, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공 증착법, 스퍼터링법, 이온플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적성을 고려하여 적절히 선택한 방법에 따라 성막한다.
게이트 전극(22)을 형성하기 위한 금속막의 막두께는, 성막성, 에칭이나 리프트 오프법에 의한 패터닝성, 도전성 등을 고려하면, 10nm 이상 1000nm 이하로 하는 것이 바람직하고, 50nm 이상 200nm 이하로 하는 것이 보다 바람직하다.
성막 후, 에칭 또는 리프트 오프법에 의하여 소정의 형상으로 패터닝함으로써, 게이트 전극(22)을 형성해도 되고, 잉크젯법 등에 의하여 직접 패턴 형성해도 된다. 이때, 게이트 전극(22) 및 게이트 배선(도시하지 않음)을 동시에 패터닝하는 것이 바람직하다.
이상에서 설명한 본 실시형태의 박막 트랜지스터(10)의 용도에는 특별히 한정은 없지만, 높은 수송 특성을 나타내는 점에서, 각종 전자 디바이스에 적용할 수 있다. 구체적으로는, 액정 표시 장치, 유기 EL(Electro Luminescence) 표시 장치, 무기 EL 표시 장치 등의 표시 장치에 있어서의 구동 소자, 내열성이 낮은 수지 기판을 이용한 플렉시블 디스플레이의 제작에 적합하다.
또한 본 발명에 의하여 제조되는 박막 트랜지스터는, X선 센서, 이미지 센서 등의 각종 센서, MEMS(Micro Electro Mechanical System) 등, 다양한 전자 디바이스에 있어서의 구동 소자(구동 회로)로서 적합하게 이용된다.
<액정 표시 장치>
본 발명의 일 실시형태인 액정 표시 장치에 대하여, 도 5에 그 일부분의 개략 단면도를 나타내고, 도 6에 전기 배선의 개략 구성도를 나타낸다.
도 5에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치(100)는, 도 1에 나타낸 톱 게이트 구조이며 톱 콘택트형인 TFT(10)와, TFT(10)의 패시베이션층(102)으로 보호된 게이트 전극(22) 상에 화소 하부 전극(104) 및 그 대향 상부 전극(106) 사이에 끼워진 액정층(108)과, 각 화소에 대응시켜 상이한 색을 발색시키기 위한 R(적색) G(녹색) B(청색)의 컬러 필터(110)를 구비하고, TFT(10)의 기판(12)측 및 RGB 컬러 필터(110) 상에 각각 편광판(112a, 112b)을 구비한 구성이다.
또, 도 6에 나타내는 바와 같이, 본 실시형태의 액정 표시 장치(100)는, 서로 평행한 복수의 게이트 배선(112)과, 그 게이트 배선(112)과 교차하는, 서로 평행한 데이터 배선(114)을 구비하고 있다. 여기에서 게이트 배선(112)과 데이터 배선(114)은 전기적으로 절연되어 있다. 게이트 배선(112)과 데이터 배선(114)의 교차부 부근에, TFT(10)가 구비되어 있다.
TFT(10)의 게이트 전극(22)은, 게이트 배선(112)에 접속되어 있으며, TFT(10)의 소스 전극(16)은 데이터 배선(114)에 접속되어 있다. 또, TFT(10)의 드레인 전극(18)은 게이트 절연막(20)에 마련된 콘택트홀(116)을 통하여(콘택트홀(116)에 도전체가 매립되어) 화소 하부 전극(104)에 접속되어 있다. 이 화소 하부 전극(104)은, 접지된 대향 상부 전극(106)과 함께 커패시터(118)를 구성하고 있다.
<유기 EL 표시 장치>
본 발명의 일 실시형태에 관한 액티브 매트릭스 방식의 유기 EL 표시 장치에 대하여, 도 7에 일부분의 개략 단면도를 나타내고, 도 8에 전기 배선의 개략 구성도를 나타낸다.
본 실시형태의 액티브 매트릭스 방식의 유기 EL 표시 장치(200)는, 도 1에 나타낸 톱 게이트 구조의 TFT(10)가, 패시베이션층(202)을 구비한 기판(12) 상에, 구동용 TFT(10a) 및 스위칭용 TFT(10b)로서 구비되며, TFT(10a, 10b) 상에 하부 전극(208) 및 상부 전극(210) 사이에 끼워진 유기 발광층(212)으로 이루어지는 유기 EL 발광 소자(214)를 구비하고, 상면도 패시베이션층(216)에 의하여 보호된 구성으로 되어 있다.
또, 도 8에 나타내는 바와 같이, 본 실시형태의 유기 EL 표시 장치(200)는, 서로 평행한 복수의 게이트 배선(220)과, 그 게이트 배선(220)과 교차하는, 서로 평행한 데이터 배선(222) 및 구동 배선(224)을 구비하고 있다. 여기에서, 게이트 배선(220)과 데이터 배선(222), 구동 배선(224)은 전기적으로 절연되어 있다. 스위칭용 TFT(10b)의 게이트 전극(22)은, 게이트 배선(220)에 접속되어 있으며, 스위칭용 TFT(10b)의 소스 전극(16)은 데이터 배선(222)에 접속되어 있다. 또, 스위칭용 TFT(10b)의 드레인 전극(18)은 구동용 TFT(10a)의 게이트 전극(22)에 접속됨과 함께, 커패시터(226)를 이용함으로써 구동용 TFT(10a)를 온 상태로 유지한다. 구동용 TFT(10a)의 소스 전극(16)은 구동 배선(224)에 접속되고, 드레인 전극(18)은 유기 EL 발광 소자(214)에 접속된다.
또한, 도 7에 나타낸 유기 EL 표시 장치에 있어서, 상부 전극(210)을 투명 전극으로 하여 톱 에미션형으로 해도 되고, 하부 전극(208) 및 TFT의 각 전극을 투명 전극으로 함으로써 보텀 에미션형으로 해도 된다.
<X선 센서>
본 발명의 일 실시형태인 X선 센서에 대하여, 도 9에 그 일부분의 개략 단면도를 나타내고, 도 10에 그 전기 배선의 개략 구성도를 나타낸다.
본 실시형태의 X선 센서(300)는 기판(12) 상에 형성된 TFT(10) 및 커패시터(310)와, 커패시터(310) 상에 형성된 전하 수집용 전극(302)과, X선 변환층(304)과, 상부 전극(306)을 구비하여 구성된다. TFT(10) 상에는 패시베이션막(308)이 마련되어 있다.
커패시터(310)는, 커패시터용 하부 전극(312)과 커패시터용 상부 전극(314)에 절연막(316)을 사이에 끼운 구조로 되어 있다. 커패시터용 상부 전극(314)은 절연막(316)에 마련된 콘택트홀(318)을 통하여, TFT(10)의 소스 전극(16) 및 드레인 전극(18) 중 어느 한쪽(도 9에 있어서는 드레인 전극(18))과 접속되어 있다.
전하 수집용 전극(302)은, 커패시터(310)에 있어서의 커패시터용 상부 전극(314) 상에 마련되어 있으며, 커패시터용 상부 전극(314)에 접하고 있다.
X선 변환층(304)은 어모퍼스 셀레늄으로 이루어지는 층이며, TFT(10) 및 커패시터(310)를 덮도록 마련되어 있다.
상부 전극(306)은 X선 변환층(304) 상에 마련되어 있으며, X선 변환층(304)에 접하고 있다.
도 10에 나타내는 바와 같이, 본 실시형태의 X선 센서(300)는, 서로 평행한 복수의 게이트 배선(320)과, 게이트 배선(320)과 교차하는, 서로 평행한 복수의 데이터 배선(322)을 구비하고 있다. 여기에서 게이트 배선(320)과 데이터 배선(322)은 전기적으로 절연되어 있다. 게이트 배선(320)과 데이터 배선(322)의 교차부 부근에, TFT(10)가 구비되어 있다.
TFT(10)의 게이트 전극(22)은, 게이트 배선(320)에 접속되고 있으며, TFT(10)의 소스 전극(16)은 데이터 배선(322)에 접속되어 있다. 또, TFT(10)의 드레인 전극(18)은 전하 수집용 전극(302)에 접속되고 있으며, 또한 이 전하 수집용 전극(302)은, 커패시터(310)에 접속되어 있다.
본 실시형태의 X선 센서(300)에 있어서, X선은 도 9 중, 상부 전극(306)측으로부터 입사하여 X선 변환층(304)에서 전자-정공쌍을 생성한다. X선 변환층(304)에 상부 전극(306)에 의하여 고전계를 인가해 둠으로써, 생성된 전하는 커패시터(310)에 축적되어, TFT(10)를 순차 주사함으로써 독출된다.
또한, 상기 실시형태의 액정 표시 장치(100), 유기 EL 표시 장치(200), 및 X선 센서(300)에 있어서는, 톱 게이트 구조의 TFT를 구비하는 것으로 했지만, TFT는 이에 한정되지 않고, 도 2~도 4에 나타내는 구조의 TFT여도 된다.
실시예
이하에 실시예를 설명하지만, 본 발명은 이들 실시예에 의하여 한정되는 것은 아니다.
<실시예 1>
이하와 같은 시료를 제작하여, 평가를 행했다.
질산 인듐(In(NO3)3·xH2O, 4N, 고준도 가가쿠 겐큐쇼사제)을 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교사제) 중에 용해시켜, 0.1mol/L의 농도의 질산 인듐 용액을 제작했다.
기판으로서 열산화막 부착 p형 실리콘 기판을 이용하고, 열산화막을 게이트 절연막으로서 이용하는 간이형의 TFT를 제작했다.
열산화막 부착 p형 실리콘 평방 1inch의 기판 상에, 제작한 질산 인듐 용액을 1500rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 1분간 건조를 행했다.
얻어진 금속 산화물 전구체막을, 하기 조건으로 금속 산화물막으로의 전화를 행했다.
자외선 조사 장치로서는 저압 수은 램프를 구비한 VUV 드라이 프로세서(오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.
기판 상에 금속 산화물 전구체막을 형성한 시료를, 장치 내의 표면 온도 160℃로 가열된 핫플레이트 상에 세트한 후, 5분간 대기했다. 그 동안에, 장치 처리실 내에 50L/min의 질소를 플로시킴으로써, 처리실 내의 산소 농도를 50ppm 이하로 유지했다.
또한, 장치 처리실 내의 산소 농도는 산소 농도계(요코가와 덴키사제, OX100)를 사용하여 측정했다.
5분간의 대기 후, 장치 내의 셔터를 열어, 90분간, 160℃의 가열 처리하에서의 자외선 조사 처리를 행함으로써 금속 산화물 반도체막을 얻었다. 가열 처리하에서의 자외선 조사 처리 동안, 50L/min의 질소를 계속 플로시켰다. 또, 시료 위치에서의 파장 254nm의 자외선 조도를, 자외선 광량계(오크 세이사쿠쇼사제, UV-M10, 수광기 UV-25)를 이용하여 측정한바, 20mW/cm2였다.
상기 얻어진 금속 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막했다. 소스·드레인 전극의 성막은 메탈마스크를 이용한 패턴 성막에 의하여 행하고, Ti를 50nm의 두께로 성막했다. 소스·드레인 전극의 사이즈는 각각 평방 1mm로 하고, 전극 간 거리는 0.2mm로 했다.
<실시예 2, 3, 비교예 1, 2>
(자외선 조사 시의 산소 농도를 변경한 실시예, 비교예)
실시예 1과 동일한 수법으로, 질소의 유량을 변화시켜 간이형 TFT를 제작했다.
실시예 2, 3 및 비교예 1, 2 중 어느 조건에 있어서도, 5분간의 대기 중에 처리실 내의 산소 농도는 대략 일정하게 되었다. 또한, 산소 농도에 의하여 막면에 조사되는 UV광의 조도가 변화하지 않도록, UV 램프와 기판 사이의 거리를 변화시켜, 분위기 중의 산소 농도만 상이한 조건으로 각 시료를 제작했다.
표 1에 실시예 1~3, 비교예 1, 2에 있어서의 자외선 조사 시의 질소 유량과 처리실 내의 산소 농도를 나타낸다.
[표 1]
Figure 112016053321511-pct00001
[평가]
(트랜지스터 특성)
상기에서 얻어진 간이형 TFT에 대하여, 반도체 파라미터·애널라이저 4156C(애질런트 테크놀로지사제)를 이용하여, 트랜지스터 특성 Vg-Id의 측정을 행했다.
Vg-Id 특성의 측정은, 드레인 전압(Vd)을 +1V로 고정하고, 게이트 전압(Vg)을 -15V~+15V의 범위 내에서 변화시켜, 각 게이트 전압에 있어서의 드레인 전류(Id)를 측정함으로써 행했다.
도 11에, 실시예 1~3에서 제작한 간이형 TFT의 Vg-Id 특성을 나타낸다. 또, 표 2에 실시예, 비교예에 있어서의 Vg-Id 특성으로부터 구한 선형 이동도(이하, "이동도"라고 기재하는 경우가 있음)를 나타낸다.
[표 2]
Figure 112016053321511-pct00002
가열 처리하에서의 자외선 조사 처리에 있어서, 산소 농도가 30000ppm 이하이면, 이동도 4cm2/Vs 이상의 높은 특성이 얻어지고, 80000ppm 이하이면 이동도 1cm2/Vs 이상의 특성이 얻어졌다.
(X선 광전자 분광 분석)
실시예 1 및 비교예 1에서 각각 제작한 금속 산화물막에 대하여, X선 광전자 분광(XPS) 분석을 행했다. 측정 장치는 ULVAC PHI제 QUANTERA SXM, 측정 조건으로서는, X선원은 단색화 AlKα(100μmφ, 25W, 15kV), 분석 직경 100μmφ, 광전자 추출각 45°로 했다.
도 12에 실시예 1 및 비교예 1의 XPS 스펙트럼(산소의 1s 전자에 귀속하는, 결합 에너지가 525eV~540eV의 범위)을 나타낸다. 실시예 1에 관해서는 저에너지측(530eV 부근에 피크 톱을 갖는 성분)의 피크가 상대적으로 강하게 되어, In-O-In 결합이 주로 존재하는, 치밀한 산화물막인 것을 알 수 있다. 한편, 비교예 1에 관해서는 고에너지측(532eV 부근에 피크 톱을 갖는 성분)의 피크가 상대적으로 강하게 되어, In-O-H 등이 주로 존재하는, 성긴 산화물막인 것을 알 수 있다.
<실시예 4>
(자외선 조사 시의 기판 온도를 120℃로 한 실시예)
이하와 같은 시료를 제작하여, 평가를 행했다.
질산 인듐(In(NO3)3·xH2O, 4N, 고준도 가가쿠 겐큐쇼사제)을 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교제) 중에 용해시켜, 0.1mol/L의 농도의 질산 인듐 용액을 제작했다.
기판으로서 열산화막 부착 p형 실리콘 기판을 이용하고, 열산화막을 게이트 절연막으로서 이용하는 간이형의 TFT를 제작했다. 열산화막 부착 p형 실리콘 평방 1inch의 기판 상에, 제작한 질산 인듐 용액을 1500rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 1분간 건조를 행했다.
얻어진 금속 산화물 전구체막을, 하기 조건으로 금속 산화물막으로의 전화를 행했다. 장치로서는 저압 수은 램프를 구비한 VUV 드라이 프로세서(오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.
시료는 장치 내의 표면 온도가 120℃로 가열된 핫플레이트 상에 세트한 후, 5분간 대기했다. 그 동안에, 장치 처리실 내에 50L/min의 질소를 플로시킴으로써, 처리실 내의 산소 농도를 50ppm 이하로 했다.
5분간의 대기 후, 장치 내의 셔터를 열고, 90분간, 120℃의 가열 처리하에서의 자외선 조사 처리를 행함으로써 금속 산화물 반도체막을 얻었다. 가열 처리하에서의 자외선 조사 처리 동안, 50L/min의 질소를 계속 플로시켰다. 시료 위치에서의 파장 254nm의 자외선 조도는, 자외선 광량계(오크 세이사쿠쇼사제, UV-M10, 수광기 UV-25)를 이용하여 측정하여, 20mW/cm2였다.
상기 얻어진 금속 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막했다. 소스·드레인 전극은 메탈마스크를 이용한 패턴 성막으로 제작하고, Ti를 50nm의 두께로 성막했다. 소스·드레인 전극의 사이즈는 각각 평방 1mm로 하고, 전극 간 거리는 0.2mm로 했다.
[평가]
(트랜지스터 특성)
상기에서 얻어진 간이형 TFT에 대하여, 반도체 파라미터·애널라이저 4156C(애질런트 테크놀로지사제)를 이용하여, 트랜지스터 특성 Vg-Id의 측정을 행했다.
Vg-Id 특성의 측정은, 드레인 전압(Vd)을 +1V로 고정하고, 게이트 전압(Vg)을 -15V~+15V의 범위 내에서 변화시켜, 각 게이트 전압에 있어서의 드레인 전류(Id)를 측정함으로써 행했다.
표 3에 실시예 4의 Vg-Id 특성으로부터 구한 선형 이동도를 나타낸다.
[표 3]
Figure 112016053321511-pct00003
<실시예 5, 6>
(In과 Zn 또는 Ga를 포함하는 실시예)
-실시예 5-
이하와 같은 시료를 제작하여, 평가를 행했다.
질산 인듐(In(NO3)3·xH2O, 4N, 고준도 가가쿠 겐큐쇼사제) 및 질산 아연(Zn(NO3)2·6H2O, 3N, 고준도 가가쿠 겐큐쇼사제)을 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교제) 중에 용해시켜, 질산 인듐 농도 0.095mol/L, 질산 아연 농도 0.005mol/L의 농도의 질산 인듐·질산 아연 혼합 용액을 제작했다.
기판으로서 열산화막 부착 p형 실리콘 기판을 이용하고, 열산화막을 게이트 절연막으로서 이용하는 간이형의 TFT를 제작했다. 열산화막 부착 p형 실리콘 평방 1inch의 기판 상에, 제작한 질산 인듐·질산 아연 혼합 용액을 1500rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 1분간 건조를 행했다.
얻어진 금속 산화물 전구체막을, 하기 조건으로 금속 산화물막으로의 전화를 행했다. 장치로서는 저압 수은 램프를 구비한 VUV 드라이 프로세서(오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.
시료를 장치 내의 표면 온도가 160℃로 가열된 핫플레이트 상에 세트한 후, 5분간 대기했다. 그 동안에, 장치 처리실 내에 50L/min의 질소를 플로시킴으로써, 처리실 내의 산소 농도를 50ppm 이하로 했다.
5분간의 대기 후, 장치 내의 셔터를 열어, 90분간, 160℃의 가열 처리하에서의 자외선 조사 처리를 행함으로써 금속 산화물 반도체막을 얻었다. 가열 처리하에서의 자외선 조사 처리 동안, 50L/min의 질소를 계속 플로시켰다. 시료 위치에서의 파장 254nm의 자외선 조도는, 자외선 광량계(오크 세이사쿠쇼사제, UV-M10, 수광기 UV-25)를 이용하여 측정하여, 20mW/cm2였다.
상기 얻어진 금속 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막했다. 소스·드레인 전극은 메탈마스크를 이용한 패턴 성막으로 제작하고, Ti를 50nm의 두께로 성막했다. 소스·드레인 전극의 사이즈는 각각 평방 1mm로 하고, 전극 간 거리는 0.2mm로 했다.
-실시예 6-
이하와 같은 시료를 제작하여, 평가를 행했다.
질산 인듐(In(NO3)3·xH2O, 4N, 고준도 가가쿠 겐큐쇼사제) 및 질산 갈륨(Ga(NO3)2·xH2O, 3N, 고준도 가가쿠 겐큐쇼사제)을 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교제) 중에 용해시켜, 질산 인듐 농도 0.095mol/L, 질산 갈륨 농도 0.005mol/L의 농도의 질산 인듐·질산 갈륨 혼합 용액을 제작했다.
기판으로서 열산화막 부착 p형 실리콘 기판을 이용하고, 열산화막을 게이트 절연막으로서 이용하는 간이형의 TFT를 제작했다. 열산화막 부착 p형 실리콘 평방 1inch의 기판 상에, 제작한 질산 인듐·질산 갈륨 혼합 용액을 1500rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 1분간 건조를 행했다.
얻어진 금속 산화물 전구체막을, 하기 조건으로 금속 산화물막으로의 전화를 행했다. 장치로서는 저압 수은 램프를 구비한 VUV 드라이 프로세서(오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.
시료를 장치 내의 표면 온도가 160℃로 가열된 핫플레이트 상에 세트한 후, 5분간 대기했다. 그 동안에, 장치 처리실 내에 50L/min의 질소를 플로시킴으로써, 처리실 내의 산소 농도를 50ppm 이하로 했다.
5분간의 대기 후, 장치 내의 셔터를 열고, 90분간, 160℃의 가열 처리하에서의 자외선 조사 처리를 행함으로써 금속 산화물 반도체막을 얻었다. 가열 처리하에서의 자외선 조사 처리 동안, 50L/min의 질소를 계속 플로시켰다. 시료 위치에서의 파장 254nm의 자외선 조도는, 자외선 광량계(오크 세이사쿠쇼사제, UV-M10, 수광기 UV-25)를 이용하여 측정하여, 20mW/cm2였다.
상기 얻어진 금속 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막했다. 소스·드레인 전극은 메탈마스크를 이용한 패턴 성막으로 제작하고, Ti를 50nm의 두께로 성막했다. 소스·드레인 전극의 사이즈는 각각 평방 1mm로 하고, 전극 간 거리는 0.2mm로 했다.
[평가]
(트랜지스터 특성)
상기에서 얻어진 간이형 TFT에 대하여, 반도체 파라미터·애널라이저 4156C(애질런트 테크놀로지사제)를 이용하여, 트랜지스터 특성 Vg-Id의 측정을 행했다.
Vg-Id 특성의 측정은, 드레인 전압(Vd)을 +1V로 고정하고, 게이트 전압(Vg)을 -15V~+15V의 범위 내에서 변화시켜, 각 게이트 전압에 있어서의 드레인 전류(Id)를 측정함으로써 행했다.
표 4에 실시예 5, 6의 Vg-Id 특성으로부터 구한 선형 이동도를 나타낸다.
[표 4]
Figure 112016053321511-pct00004
<실시예 7>
(자외선 조사 중에 승온시킨 실시예)
이하와 같은 시료를 제작하여, 평가를 행했다.
질산 인듐(In(NO3)3·xH2O, 4N, 고준도 가가쿠 겐큐쇼제)을 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교제) 중에 용해시켜, 0.1mol/L의 농도의 질산 인듐 용액을 제작했다.
기판으로서 열산화막 부착 p형 실리콘 기판을 이용하여, 열산화막을 게이트 절연막으로서 이용하는 간이형의 TFT를 제작했다. 열산화막 부착 p형 실리콘 평방 1inch의 기판 상에, 제작한 질산 인듐 용액을 1500rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 1분간 건조를 행했다.
얻어진 금속 산화물 전구체막을, 하기 조건으로 금속 산화물막으로의 전화를 행했다. 장치로서는 저압 수은 램프를 구비한 VUV 드라이 프로세서(오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.
시료를 장치 내의 표면 온도가 124℃로 가열된 핫플레이트 상에 세트한 후, 5분간 대기했다. 그 동안에, 장치 처리실 내에 50L/min의 질소를 플로시킴으로써, 처리실 내의 산소 농도를 50ppm 이하로 했다.
5분간의 대기 후, 장치 내의 셔터를 열고, 0.4℃/min의 승온 속도로 90분간, 자외선 조사 처리를 행함으로써 금속 산화물 반도체막을 얻었다. (90분 후에 160℃에 도달한) 가열 처리하에서의 자외선 조사 처리 동안, 50L/min의 질소를 계속 플로시켰다. 시료 위치에서의 파장 254nm의 자외선 조도는, 자외선 광량계(오크 세이사쿠쇼제, UV-M10, 수광기 UV-25)를 이용하여 측정하여, 20mW/cm2였다.
상기 얻어진 금속 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막했다. 소스·드레인 전극은 메탈마스크를 이용한 패턴 성막으로 제작하고, Ti를 50nm의 두께로 성막했다. 소스·드레인 전극의 사이즈는 각각 평방 1mm로 하고, 전극 간 거리는 0.2mm로 했다.
<실시예 8>
(자외선 조사 개시 시의 기판 온도와 자외선 조사 중의 승온 속도를 변경한 실시예)
실시예 7에 있어서 자외선 조사 처리 개시 시의 기판 온도를 79℃, 자외선 조사 중의 승온 속도 0.9℃/min(자외선 조사 시간: 90분간, 자외선 조사 처리 종료 시 온도: 160℃)으로 각각 변경한 것 이외에는 실시예 7과 동일한 수법으로 금속 산화물 반도체막을 제작하여, 간이형 TFT를 제작했다.
[평가]
(트랜지스터 특성)
상기에서 얻어진 간이형 TFT에 대하여, 반도체 파라미터·애널라이저 4156C(애질런트 테크놀로지사제)를 이용하여, 트랜지스터 특성 Vg-Id의 측정을 행했다.
Vg-Id 특성의 측정은, 드레인 전압(Vd)을 +1V로 고정하고, 게이트 전압(Vg)을 -15V~+15V의 범위 내에서 변화시켜, 각 게이트 전압에 있어서의 드레인 전류(Id)를 측정함으로써 행했다.
도 13에 실시예 7, 8에서 제작한 간이형 TFT의 Vg-Id 특성을 나타낸다. 또, 표 5에 실시예 7, 8의 금속 산화물 반도체막(활성층)의 전화 공정에 있어서의 자외선 조사 처리 개시 온도 및 승온 속도, 또한 Vg-Id 특성으로부터 구한 선형 이동도를 나타낸다.
[표 5]
Figure 112016053321511-pct00005
<비교예 3>
(자외선 조사를 행하지 않은 비교예)
이하와 같은 시료를 제작하여, 평가를 행했다.
질산 인듐(In(NO3)3·xH2O, 4N, 고준도 가가쿠 겐큐쇼사제)을 2-메톡시에탄올(시약 특급, 와코 준야쿠 고교제) 중에 용해시켜, 0.1mol/L의 농도의 질산 인듐 용액을 제작했다.
기판으로서 열산화막 부착 p형 실리콘 기판을 이용하여, 열산화막을 게이트 절연막으로서 이용하는 간이형의 TFT를 제작했다. 열산화막 부착 p형 실리콘 평방 1inch의 기판 상에, 제작한 질산 인듐 용액을 1500rpm의 회전 속도로 30초 스핀 코트한 후, 60℃로 가열된 핫플레이트 상에서 1분간 건조를 행했다.
얻어진 금속 산화물 전구체막을, 하기 조건으로 금속 산화물막으로의 전화를 행했다. 장치로서는 저압 수은 램프를 구비한 VUV 드라이 프로세서(오크 세이사쿠쇼사제, VUE-3400-F)를 이용했다.
시료를 장치 내의 표면 온도가 160℃로 가열된 핫플레이트 상에 세트한 후, 5분간 대기했다. 그 동안에, 장치 처리실 내에 50L/min의 질소를 플로시킴으로써, 처리실 내의 산소 농도를 50ppm 이하로 했다.
5분간의 대기 후, 장치 내의 셔터를 열지 않고, 90분간, 160℃의 가열 처리를 행했다. 가열 처리 동안, 50L/min의 질소를 계속 플로시켰다. 시료 위치에서의 파장 254nm의 자외선 조도는, 자외선 광량계(오크 세이사쿠쇼사제, UV-M10, 수광기 UV-25)를 이용하여 측정하여, 0.1mW/cm2 이하였다.
상기 얻어진 금속 산화물 반도체막 상에 소스·드레인 전극을 증착에 의하여 성막했다. 소스·드레인 전극은 메탈마스크를 이용한 패턴 성막으로 제작하고, Ti를 50nm의 두께로 성막했다. 소스·드레인 전극의 사이즈는 각각 평방 1mm로 하고, 전극 간 거리는 0.2mm로 했다.
[평가]
(트랜지스터 특성)
상기에서 얻어진 간이형 TFT에 대하여, 반도체 파라미터·애널라이저 4156C(애질런트 테크놀로지사제)를 이용하여, 트랜지스터 특성 Vg-Id의 측정을 행했다.
Vg-Id 특성의 측정은, 드레인 전압(Vd)을 +1V로 고정하고, 게이트 전압(Vg)을-15V~+15V의 범위 내에서 변화시켜, 각 게이트 전압에 있어서의 드레인 전류(Id)를 측정함으로써 행했다.
비교예 3에 관해서는 트랜지스터 동작이 확인되지 않았다.
일본 특허출원 2014-038995의 개시는 그 전체가 참조에 의하여 본 명세서에 원용된다.
본 명세서에 기재된 모든 문헌, 특허, 특허출원, 및 기술 규격은, 개개의 문헌, 특허, 특허출원, 및 기술 규격이 참조에 의하여 원용되는 것이 구체적이며 또한 개개에 기재된 경우와 동일한 정도로, 본 명세서 중에 참조로써 원용된다.

Claims (21)

  1. 용매 및 금속 성분으로서 적어도 인듐을 포함하는 용액을 기판 상에 도포하여 금속 산화물 전구체막을 형성하는 전구체막 형성 공정과,
    상기 금속 산화물 전구체막을 가열한 상태로, 산소 농도가 30000ppm 이하인 분위기하에서 파장이 300nm 이하인 자외선을 20mW/cm2 이상 500mW/cm2 이하의 조도로 조사함으로써 상기 금속 산화물 전구체막을 금속 산화물막으로 전화시키는 전화 공정을 갖고,
    상기 전화 공정에서의 기판의 온도를 160℃ 이상 200℃ 미만으로 유지하는 금속 산화물막의 제조 방법.
  2. 삭제
  3. 삭제
  4. 청구항 1에 있어서,
    상기 용액에 포함되는 인듐이 인듐 이온인 금속 산화물막의 제조 방법.
  5. 청구항 1에 있어서,
    상기 용액이, 질산 이온을 포함하는 금속 산화물막의 제조 방법.
  6. 삭제
  7. 청구항 1에 있어서,
    상기 자외선 조사 중의 상기 기판이 승온 또는 강온하는 속도를 ±0.5℃/min 이내로 하는 금속 산화물막의 제조 방법.
  8. 청구항 1에 있어서,
    상기 용액에 포함되는 금속 성분의 50atom% 이상이 인듐인 금속 산화물막의 제조 방법.
  9. 청구항 1에 있어서,
    상기 용액이, 적어도 질산 인듐을 용해시킨 용액인 금속 산화물막의 제조 방법.
  10. 청구항 1에 있어서,
    상기 용액이, 아연, 주석, 갈륨 및 알루미늄으로부터 선택되는 적어도 1종의 금속 성분을 더 포함하는 금속 산화물막의 제조 방법.
  11. 청구항 1에 있어서,
    상기 용매가, 메탄올, 메톡시에탄올, 또는 물인 금속 산화물막의 제조 방법.
  12. 청구항 1에 있어서,
    상기 용액 중 금속 성분의 농도가, 0.01mol/L 이상 1.0mol/L 이하인 금속 산화물막의 제조 방법.
  13. 삭제
  14. 청구항 1에 있어서,
    상기 자외선 조사에 이용하는 광원이, 저압 수은 램프인 금속 산화물막의 제조 방법.
  15. 청구항 1에 있어서,
    상기 전구체막 형성 공정은, 상기 용액을 상기 기판 상에 도포하고, 상기 기판을 35℃ 이상 100℃ 이하로 가열하여 건조시킴으로써 상기 금속 산화물 전구체막을 형성하는 금속 산화물막의 제조 방법.
  16. 청구항 1에 있어서,
    상기 전구체막 형성 공정에 있어서, 잉크젯법, 디스펜서법, 볼록판 인쇄법, 및 오목판 인쇄법으로부터 선택되는 적어도 1종의 도포법에 의하여, 상기 용액을 상기 기판 상에 도포하는 금속 산화물막의 제조 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020167014757A 2014-02-28 2014-11-10 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스 KR101884100B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014038995A JP6177711B2 (ja) 2014-02-28 2014-02-28 金属酸化物膜の製造方法、金属酸化物膜、薄膜トランジスタ、及び電子デバイス
JPJP-P-2014-038995 2014-02-28
PCT/JP2014/079770 WO2015129104A1 (ja) 2014-02-28 2014-11-10 金属酸化物膜の製造方法、金属酸化物膜、薄膜トランジスタ、及び電子デバイス

Publications (2)

Publication Number Publication Date
KR20160083056A KR20160083056A (ko) 2016-07-11
KR101884100B1 true KR101884100B1 (ko) 2018-07-31

Family

ID=54008449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167014757A KR101884100B1 (ko) 2014-02-28 2014-11-10 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스

Country Status (4)

Country Link
JP (1) JP6177711B2 (ko)
KR (1) KR101884100B1 (ko)
TW (1) TWI648795B (ko)
WO (1) WO2015129104A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6828293B2 (ja) 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
JP2019057698A (ja) * 2017-09-22 2019-04-11 株式会社Ｓｃｒｅｅｎホールディングス 薄膜形成方法および薄膜形成装置
CN110310894B (zh) * 2019-07-05 2022-11-25 山东大学 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081862A1 (ja) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258057A (ja) * 2009-04-22 2010-11-11 Konica Minolta Holdings Inc 金属酸化物半導体、その製造方法、及びそれを用いた薄膜トランジスタ
CN103177969A (zh) * 2013-02-26 2013-06-26 上海大学 一种金属氧化物薄膜晶体管的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081862A1 (ja) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. BANGER et. al., "Low-temperature, high-performance solution-processed metal oxide thin-film transistors formed by a ‘sol-gel on chip’ process", Nature Materials. Vol 10, January 2011, pp. 45-50
Y. KIM et. al., "Flexible metal-oxide devices made by room-temperature photochemical activation of sol-gel films", Nature. Vol 489, 6 September 2012, pp. 128-133 and supplymentary information

Also Published As

Publication number Publication date
TWI648795B (zh) 2019-01-21
JP2015162667A (ja) 2015-09-07
TW201533805A (zh) 2015-09-01
KR20160083056A (ko) 2016-07-11
WO2015129104A1 (ja) 2015-09-03
JP6177711B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6180908B2 (ja) 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6117124B2 (ja) 酸化物半導体膜及びその製造方法
KR101926955B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스
US9779938B2 (en) Metal oxide thin film, method of producing same, and coating solution for forming metal oxide thin film used in said method
KR101884100B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 및 전자 디바이스
KR101897375B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 표시 장치, 이미지 센서 및 x선 센서
KR101894162B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 표시 장치, 이미지 센서 및 x선 센서
KR101954551B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 전자 디바이스, 및 자외선 조사 장치
KR101967564B1 (ko) 금속 산화물 반도체막의 제조 방법과, 금속 산화물 반도체막, 박막 트랜지스터 및 전자 디바이스
KR101924272B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 박막 트랜지스터의 제조 방법, 및 전자 디바이스
KR101897372B1 (ko) 금속 산화물막의 제조 방법, 금속 산화물막, 박막 트랜지스터, 표시 장치, 이미지 센서 및 x선 센서

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant