KR101878163B1 - 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극 - Google Patents
디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극 Download PDFInfo
- Publication number
- KR101878163B1 KR101878163B1 KR1020120135965A KR20120135965A KR101878163B1 KR 101878163 B1 KR101878163 B1 KR 101878163B1 KR 1020120135965 A KR1020120135965 A KR 1020120135965A KR 20120135965 A KR20120135965 A KR 20120135965A KR 101878163 B1 KR101878163 B1 KR 101878163B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- dry film
- forming
- seed layer
- pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
Abstract
본 발명은 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극에 관한 것으로, 절연필름(10)의 일면에 무전해 금속 도금하여 씨드층(20)을 형성하는 단계(S1)와, 상기 씨드층(20)의 상부에 드라이 필름(D/F)(30)을 적층하는 단계(S2)와, 상기 드라이 필름(30)의 상부에 회로패턴 형성을 위한 원판 필름을 적층하고, UV경화 및 현상하여 상기 씨드층(20)의 상부에 드라이 필름 패턴(30a)을 형성하는 단계(S3)와, 전해 금속 도금을 수행하여 상기 드라이 필름 패턴(30a)의 사이에 도금층(40)을 채우는 단계(S4)와, 상기 드라이 필름 패턴(30a)을 박리하여 돌출된 도금층(40)을 형성하는 단계(S5)와, 에칭하여 상기 도금층(40) 사이의 씨드층(20)을 제거하는 단계(S6)를 포함하며, 상기 절연필름에 형성한 회로패턴을 디스플레이 기판에 전사한다.
본 발명은 절연필름의 일면에 씨드층을 형성하고 씨드층의 상부에 드라이 필름 패턴을 형성한 후, 드라이 필름 패턴 사이에 도금층이 채워지는 구조로 형성하므로 미세 회로패턴의 구현이 가능한 이점이 있다.
본 발명은 절연필름의 일면에 씨드층을 형성하고 씨드층의 상부에 드라이 필름 패턴을 형성한 후, 드라이 필름 패턴 사이에 도금층이 채워지는 구조로 형성하므로 미세 회로패턴의 구현이 가능한 이점이 있다.
Description
본 발명은 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극에 관한 것으로, 더욱 상세하게는 회로패턴의 선폭을 미세하게 형성하여 투명전극을 대체할 수 있도록 한 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극에 관한 것이다.
투명전극은 통상 80% 이상의 고투명도와 면저항 500Ω/sqm 이하의 전기전도도를 가지는 전자부품으로 LCD 전면 전극, OLED 전극 등의 디스플레이, 터치스크린, 태양전지, 광전자 소자 등 전자분야에 광범위하게 사용된다.
투명전극에 가장 많이 사용되는 것은 산화인듐주석(ITO, Indium Tin Oxide) 필름이다.
산화인듐주석 필름은 투과율이 좋아서 빛을 잘 투과시키는 동시에 전기전도성이 우수하고 에칭이 잘된다. 따라서, 투명한 글라스나 플라스틱 기판 위에 산화인듐주석을 박막형태로 증착시키고 에칭 공정을 통해 회로패턴을 형성한다. 그러나, 산화인듐주석 필름은 휨에 약하여 유연성에 한계가 있고 인듐 자체가 희소금속으로 자원 고갈의 우려가 있다.
또한, 투명전극은 미세 회로패턴의 구현이 중요한데, 산화인듐주석의 에칭 공정을 통해 투명한 글라스나 플라스틱 기판 위에 회로패턴을 형성하는 것은 미세 회로패턴 구현에 한계가 있다.
따라서, 노광, 식각 공정을 통해 미세 회로패턴을 구현하는 방법이 연구되고 있으나, 이 경우에도 미세 회로패턴(Fine Pattern)의 형성에는 한계가 있는 실정이다.
본 발명과 관련된 선행기술로는 국내등록특허 제1996-0012270호(1996.09.18) "투명 도전기판 제조방법"이 있다.
본 발명의 목적은 디스플레이 기판에 적용되어 투명전극을 대체할 수 있도록, 형상 정밀도가 우수한 미세 회로패턴(Fine Pattern)을 형성하는 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 절연필름의 일면에 씨드층을 형성하는 단계와, 상기 씨드층의 상부에 드라이 필름을 적층하는 단계와, 상기 드라이 필름을 패터닝하여 회로패턴 형성을 위한 드라이 필름 패턴을 형성하는 단계와, 전해 금속 도금을 수행하여 상기 드라이 필름 패턴의 사이에 도금층을 채우는 단계와, 상기 드라이 필름 패턴을 박리하여 돌출된 도금층을 형성하는 단계와, 상기 도금층 사이의 씨드층을 에칭에 의해 제거하는 단계를 포함하여 상기 절연필름에 회로패턴을 형성하며, 상기 절연필름에 형성한 회로패턴을 디스플레이 기판에 전사한다.
상기 드라이 필름을 패터닝하여 회로패턴 형성을 위한 드라이 필름 패턴을 형성하는 단계는, 상기 드라이 필름의 상부에 회로패턴 형성을 위한 원판 필름을 적층하고, UV경화 및 현상하여 상기 씨드층의 상부에 드라이 필름 패턴을 형성한다.
상기 회로패턴의 선폭은 10~15㎛이다.
상기 절연필름은 폴리이미드 필름이다.
상기 절연필름의 일면에 씨드층을 형성하는 단계에서, 상기 씨드층은 무전해 금속 도금, 진공증착(Evaporation), 스퍼터링(Sputtering) 중 하나의 방법으로 형성한다.
상기 씨드층을 형성하는 금속과 상기 전해 금속 도금하는 금속은 동일한 금속이다.
상기 금속은 구리(Cu)이다.
상기 절연필름은 글래스(Glass), 폴리카보네이트 필름(PC, Polycarbonate), 폴리머(Polymer) 기판, 세라믹(Ceramic) 기판, 지르코니아(Zirconium oxide) 기판 중 어느 하나를 사용한다.
본 발명은 절연필름의 일면에 씨드층을 형성하고 씨드층의 상부에 드라이 필름 패턴을 형성한 후, 드라이 필름 패턴 사이에 도금층이 채워지는 구조로 형성하므로 회로패턴을 형성하는 도금층의 형상 정밀도가 우수하다.
따라서 회로패턴의 선폭이 10~15㎛인 미세 회로패턴의 구현이 가능하다. 미세 회로패턴의 구현이 가능하면 구리전극이므로 투명하지 않으나 투명한 전극과 동일한 효과를 가지므로 투명전극을 대체하여 디스플레이 기판에 적용이 가능하다.
또한, 플렉시블한 절연기판에 회로패턴을 형성하고 이를 다시 플렉시블한 디스플레이 기판에 전사하여 전극을 형성하므로 전사시 롤 대 롤 작업이 가능하여 디스플레이 기판의 대량 생산이 가능하다.
따라서, 본 발명은 디스플레이 기판의 제품 신뢰성을 향상시킬 뿐 아니라 생산성도 향상시키는 효과가 있다.
도 1은 본 발명에 의한 디스플레이전극용 회로패턴 형성방법을 보인 과정도.
도 2는 본 발명에 의한 디스플레이전극용 회로패턴 형성방법을 보인 구성도.
도 2는 본 발명에 의한 디스플레이전극용 회로패턴 형성방법을 보인 구성도.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명의 디스플레이전극용 회로패턴 형성방법은, 절연필름에 회로패턴을 형성하고, 절연필름에 형성된 회로패턴을 디스플레이 기판에 전사하여 전극을 형성하는 것이다.
절연필름에 회로패턴을 형성하는 방법은, 도 1 및 도 2에 도시된 바와 같이, 절연필름(10)의 일면에 무전해 금속 도금하여 씨드층(20)을 형성하는 단계(S1)와, 씨드층(20)의 상부에 드라이 필름(D/F)(30)을 적층하는 단계(S2)와, 드라이 필름의 상부에 회로패턴 형성을 위한 원판 필름을 적층하고, UV경화 및 현상하여 씨드층의 상부에 드라이 필름 패턴(30a)을 형성하는 단계(S3)와, 전해 금속 도금을 수행하여 드라이 필름 패턴(30a)의 사이에 도금층(40)을 채우는 단계(S4)와, 드라이 필름 패턴(30a)을 박리하여 돌출된 도금층(40)을 형성하는 단계(S5)와, 에칭하여 도금층(40) 사이의 씨드층(20)을 제거하는 단계(S6)를 포함한다.
절연필름(10)에 형성한 회로패턴은 디스플레이 기판(50)에 전사한다.(S7)
절연필름은 내열성이 우수하며, 얇고 굴곡성이 뛰어난 폴리이미드 필름(Polyimide Film)을 사용한다.
절연필름에 형성한 회로패턴은 무전해 금속 도금된 씨드층에 전해 금속 도금된 도금층이 적층된 2층 구조이다.
절연필름에 형성한 회로패턴의 선폭은 10~15㎛로 미세 회로패턴이다.
무전해 금속 도금하는 금속과 전해 금속 도금하는 금속은 동일한 금속이며, 바람직하게는 구리(Cu)이다. 무전해 금속 도금하는 금속과 전해 금속 도금하는 금속을 동일한 금속으로 하여 결합력을 높인다.
구체적인 과정을 설명하면, 도 2의 (a)에 도시된 바와 같이, 절연필름(10)의 일면에 씨드층(20)을 형성한다.
씨드층(20)은 아래에서 설명될 전해 금속 도금되는 도금층(40)과의 결합력을 높이기 위한 것이다.
씨드층(20)은 절연필름(10)의 일면에 무전해 구리 도금을 수행하여 얇게 형성한다.
씨드층(20)은 절연필름(10)에 구리 도금액을 분사하거나 구리 박막을 그린쉬트 형태로 부착하여 형성할 수 있다.
또한, 씨드층(20)은 진공증착(Evaporation), 스퍼터링(Sputtering) 중 하나의 방법으로 형성할 수 있다.
진공증착은 진공 중에서 구리를 가열 증발시켜 절연필름에 구리를 증착시키는 것이고, 스퍼터링은 구리 화합물을 가열 기화한 후 고온으로 가열된 절연필름의 표면과 접촉 반응시켜 절연필름에 구리를 증착시키는 것이다.
진공증착 또는 스퍼터링 방법으로 씨드층을 형성하는 경우, 절연필름은 폴리이미드 필름 대신 열에 강한 글래스(Glass), 폴리카보네이트 필름(PC, Polycarbonate), 폴리머(Polymer) 기판, 세라믹(Ceramic) 기판, 지르코니아(Zirconium oxide) 기판 중 어느 하나를 사용한다.
진공증착 및 스퍼터링 방법은 180℃ 이상의 고온에서 진행되므로 절연필름으로 폴리이미드 필름을 사용하면 고온 스트레스로 인해 폴리이미드 필름이 우글우글해지고 수축 문제가 발생할 수 있다.
글래스, 폴리카보네이트 필름, 폴리머 기판, 세라믹 기판은 얇게 형성하면 유연성이 있고 다루기가 용이하며 고온에서 수축이 발생하지 않는다. 또한, 지르코니아 기판은 고온 내성이 가장 크다.
도 2의 (b)에 도시된 바와 같이, 씨드층(20)의 상부에 드라이 필름(30)을 적층한다.
드라이 필름(30)은 UV를 조사하면 경화되는 감광성 필름이다. 드라이 필름의 상부에 회로패턴 형성을 위한 원판 필름을 적층하고 노광기를 이용하여 UV를 조사하면 경화반응이 일어난다. 이 후, 현상하면 드라이 필름의 경화되지 않은 부분이 현상액에 의해 용해 제거된다.
현상액은 염화구리(CuCl2)가 사용될 수 있다. 바람직하게는, 현상액은 염화구리 2% 수용액이 사용될 수 있다.
현상 후에는 현상액 제거를 위한 수세 과정이 수행된다. 수세 과정 후에는 건조 과정이 수행될 수 있다.
현상액에 의해 드라이 필름의 경화되지 않은 부분이 용해 제거되면, 도 2의 (c)에 도시된 바와 같이, 씨드층(20)의 상부에 경화부인 드라이 필름 패턴(30a)이 형성된다.
도 2의 (d)에 도시된 바와 같이, 전해 구리 도금을 수행하여 드라이 필름 패턴(30a)의 사이에 도금층(40)을 채워 안정된 회로 두께를 만든다. 전해 구리 도금은 구리 도금액에 씨드층(20) 및 드라이 필름 패턴(30a)이 형성된 절연필름(10)을 침지하여 수행한다.
전해 구리 도금을 수행하면, 씨드층(20)에 동일 금속인 구리가 도금되어 드라이 필름 패턴(30a) 사이에 도금층(40)이 채워진다.
즉, 씨드층(20) 및 드라이 필름 패턴(30a)이 형성된 절연필름(10)을 음극으로 배치하고, 구리를 양극으로 배치하여 직류 전류를 통하면 구리 도금액 속의 구리가 전기 화학 반응에 의해 환원되면서 드라이 필름 패턴(30a) 사이의 씨드층(20)에 부착되고 드라이 필름 패턴(30a) 사이에 도금층(40)이 채워진다.
드라이 필름 패턴(30a) 사이에 도금층(40)이 채워지면, 도 2의 (e)에 도시된 바와 같이, 드라이 필름 패턴(30a)을 박리하여 제거한다. 드라이 필름 패턴(30a)이 박리하여 제거되면 씨드층(20)에 돌출된 도금층이 형성된다.
드라이 필름 패턴(30a)의 박리는 수산화나트륨 2% 수용액, 소포제를 이용하여 수행할 수 있다.
드라이 필름 패턴(30a)을 박리하여 제거하면, 도 2의 (f)에 도시된 바와 같이, 도금층(40) 사이의 불필요한 씨드층(20)을 제거한다. 불필요한 씨드층(20)은 소프트(soft) 에칭을 통해 제거한다. 소프트 에칭은 일반적인 에칭액에 비해 농도가 낮은 에칭액을 의미한다.
에칭액은 염화구리(CuCl2) 1% 수용액이 사용될 수 있다.
도 2의 (f)에 도시된 바와 같이, 도금층(40) 사이에 불필요한 씨드층(20)이 제거되면, 절연필름(10)에 무전해 금속 도금된 씨드층(20)에 전해 금속 도금된 도금층(40)이 순차적으로 적층된 2층 구조의 회로패턴이 형성된다.
절연필름(10)에 형성한 회로패턴은 씨드층(20)의 상부에 적층된 도금층(40)이 안정된 회로패턴 두께를 만들며, 도금층(40)이 드라이 필름 패턴(30a) 사이에 채워지는 구조로 형성되므로 도금층(40)의 형상 정밀도가 우수하다.
이러한 이유로, 절연필름(10)에 형성한 회로패턴의 선폭은 10~15㎛로 미세 회로패턴의 구현이 가능하다. 미세 회로패턴의 구현이 가능하면, 구리 전극이므로 투명하지는 않으나 디스플레이 기판에 전사되어 투명한 것과 동일한 효과를 가지므로 투명전극의 대체가 가능하다.
절연필름(10)에 형성한 회로패턴은 LCD, PDP 등의 디스플레이 기판에 전사한다.
도 2의 (g)에 도시된 바와 같이, 회로패턴이 형성된 절연필름(10)을 디스플레이 기판(50)과 일치시키고 압착하여 회로패턴을 디스플레이 기판(50)에 전사시킨다.
회로패턴의 전사 후에는, 도 2의 (h)에 도시된 바와 같이, 디스플레이 기판(50)으로부터 절연필름(10)을 분리한다.
도시되지는 않았지만, 디스플레이 기판(50)에는 부착력을 갖는 접착제층이 포함되고, 절연필름(10)을 형성하는 폴리이미드 필름은 씨드층(20)과 분리가 잘 되는 재질이므로 절연필름(10)에 형성한 회로패턴을 디스플레이 기판(50)에 전사하는 것이 용이하다. 접착제층은 투명 접착제가 적용된다.
디스플레이 기판(50)에 전사된 회로패턴은 접착제층에 의해 층간 분리가 발생하지 않는다.
특히, 절연필름에 형성한 회로패턴은 플렉시블한 디스플레이 기판에 전사시 롤(roll) 대 롤(roll) 작업이 가능하므로, 디스플레이 기판에 산화인듐주석을 증착하고 에칭을 통해 회로패턴을 형성하는 기존의 방법에 비해 디스플레이 기판의 대량 생산이 가능하다.
본 발명의 권리범위는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
10:절연필름 20:씨드층
30:드라이 필름 30a:드라이 필름 패턴
40:도금층 50:디스플레이 기판
30:드라이 필름 30a:드라이 필름 패턴
40:도금층 50:디스플레이 기판
Claims (9)
- 절연필름의 일면에 씨드층을 형성하는 단계;
상기 씨드층의 상부에 드라이 필름을 적층하는 단계;
상기 드라이 필름을 패터닝하여 회로패턴 형성을 위한 드라이 필름 패턴을 형성하는 단계;
전해 금속 도금을 수행하여 상기 드라이 필름 패턴의 사이에 도금층을 채우는 단계;
상기 드라이 필름 패턴을 박리하여 돌출된 도금층을 형성하는 단계;
상기 도금층 사이의 씨드층을 에칭에 의해 제거하는 단계를 포함하여 상기 절연필름에 회로패턴을 형성하며,
상기 절연필름에 형성한 회로패턴을 디스플레이 기판에 전사하는 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 1에 있어서,
상기 드라이 필름을 패터닝하여 회로패턴 형성을 위한 드라이 필름 패턴을 형성하는 단계는,
상기 드라이 필름의 상부에 회로패턴 형성을 위한 원판 필름을 적층하고, UV경화 및 현상하여 상기 씨드층의 상부에 드라이 필름 패턴을 형성하는 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 1에 있어서,
상기 회로패턴의 선폭은 10~15㎛인 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 1에 있어서,
상기 절연필름은 폴리이미드 필름인 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 1에 있어서,
상기 절연필름의 일면에 씨드층을 형성하는 단계에서,
상기 씨드층은 무전해 금속 도금, 진공증착(Evaporation), 스퍼터링(Sputtering) 중 하나의 방법으로 형성하는 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 5에 있어서,
상기 씨드층을 형성하는 금속과 상기 전해 금속 도금하는 금속은 동일한 금속인 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 6에 있어서,
상기 금속은 구리(Cu)인 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 1에 있어서,
상기 절연필름은 글래스(Glass), 폴리카보네이트 필름(PC, Polycarbonate), 폴리머(Polymer) 기판, 세라믹(Ceramic) 기판, 지르코니아(Zirconium oxide) 기판 중 어느 하나를 사용하는 것을 특징으로 하는 디스플레이전극용 회로패턴 형성방법. - 청구항 1 내지 청구항 7 중 어느 한 항의 방법에 의해 형성된 회로패턴을 구비하는 것을 특징으로 하는 디스플레이전극.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120135965A KR101878163B1 (ko) | 2012-11-28 | 2012-11-28 | 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120135965A KR101878163B1 (ko) | 2012-11-28 | 2012-11-28 | 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140070843A KR20140070843A (ko) | 2014-06-11 |
| KR101878163B1 true KR101878163B1 (ko) | 2018-07-16 |
Family
ID=51125468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120135965A KR101878163B1 (ko) | 2012-11-28 | 2012-11-28 | 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101878163B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002025028A (ja) * | 2000-07-07 | 2002-01-25 | Dainippon Printing Co Ltd | ワイヤレスサスペンションブランクの製造方法 |
| JP2004186324A (ja) * | 2002-12-02 | 2004-07-02 | Sony Chem Corp | フレキシブル配線回路基板の製造方法 |
| JP2005005453A (ja) * | 2003-06-11 | 2005-01-06 | Fujikura Ltd | プリント配線板およびその製造方法 |
-
2012
- 2012-11-28 KR KR1020120135965A patent/KR101878163B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002025028A (ja) * | 2000-07-07 | 2002-01-25 | Dainippon Printing Co Ltd | ワイヤレスサスペンションブランクの製造方法 |
| JP2004186324A (ja) * | 2002-12-02 | 2004-07-02 | Sony Chem Corp | フレキシブル配線回路基板の製造方法 |
| JP2005005453A (ja) * | 2003-06-11 | 2005-01-06 | Fujikura Ltd | プリント配線板およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140070843A (ko) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI683745B (zh) | 附有膜之玻璃板、觸控感測器、膜及附有膜之玻璃板之製造方法 | |
| KR101422270B1 (ko) | 터치 스크린 센서용 메탈 메쉬의 제조방법 및 이를 이용하여 제조된 터치 스크린 센서 | |
| US20130068506A1 (en) | Plating system and method of manufacturing the same | |
| TW201419069A (zh) | 觸控結構及其製造方法 | |
| CN102214042A (zh) | 基于电荷转移的传感器结构制作方法 | |
| TWI755023B (zh) | 電極、電極的製作方法及其裝置 | |
| KR20070106669A (ko) | 회로기판 및 그 제조방법 | |
| CN108984032A (zh) | 触控基板及其制作方法、显示装置 | |
| TWM606081U (zh) | 觸控面板及其裝置 | |
| KR100957487B1 (ko) | 플라스틱 전극필름 제조방법 | |
| CN108700969B (zh) | 导电性基板、导电性基板的制造方法 | |
| US7931818B2 (en) | Process of embedded circuit structure | |
| CN102207792B (zh) | 基于电荷转移的触控传感器结构的制作方法 | |
| KR101878163B1 (ko) | 디스플레이전극용 회로패턴 형성방법 및 이에 의해 형성된 회로패턴을 구비하는 디스플레이전극 | |
| US11003290B2 (en) | Sensing film with an integrated structure | |
| JP2018022755A (ja) | 導電性回路及び導電性回路の形成方法 | |
| KR101412990B1 (ko) | 터치 스크린 패널의 제조방법 | |
| KR102539797B1 (ko) | 투명 유리 디스플레이 기판의 제조방법 및 이로부터 제조된 투명 유리 디스플레이 기판 | |
| US20240047863A1 (en) | Manufacturing method of metal mesh, thin film sensor and manufacturing method thereof | |
| WO2013121585A1 (ja) | 電子デバイスの製造方法及び電子デバイス | |
| KR101323340B1 (ko) | 전극 제조 방법 | |
| TWI804231B (zh) | 導電結構及其製造方法 | |
| KR20160057244A (ko) | 회로기판 및 그 제조방법 | |
| JP2022037854A (ja) | タッチパネル | |
| JP2015095652A (ja) | プリント回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |