KR101877396B1 - Light emitting device - Google Patents
Light emitting device Download PDFInfo
- Publication number
- KR101877396B1 KR101877396B1 KR1020110090803A KR20110090803A KR101877396B1 KR 101877396 B1 KR101877396 B1 KR 101877396B1 KR 1020110090803 A KR1020110090803 A KR 1020110090803A KR 20110090803 A KR20110090803 A KR 20110090803A KR 101877396 B1 KR101877396 B1 KR 101877396B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- light
- semiconductor layer
- emitting structure
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Abstract
실시예에 따른 발광소자는, 제1 반도체층, 제2 반도체층, 및 제1 및 제2 반도체층 사이에 형성되는 제1 활성층을 포함하는 제1 발광 구조물과, 제1 발광 구조물 상에 형성되며 제3 반도체층, 제4 반도체층, 및 제3 및 제4 반도체층 사이에 형성되는 제2 활성층을 포함하는 제2 발광 구조물과, 제1 반도체층과 연결되는 제1 전극과, 제2 및 제3 반도체층과 함께 연결되는 제2 전극, 및 제4 반도체층과 연결되는 제3 전극을 포함하며, 제1 및 제3 반도체층은 제1 도전형으로 도핑되고, 제2 및 제4 반도체층은 제2 도전형으로 도핑된다.A light emitting device according to an embodiment includes a first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers; and a second light emitting structure formed on the first light emitting structure A second semiconductor layer, a fourth semiconductor layer, and a second active layer formed between the third and fourth semiconductor layers; a first electrode connected to the first semiconductor layer; A second electrode connected to the third semiconductor layer, and a third electrode connected to the fourth semiconductor layer, wherein the first and third semiconductor layers are doped with the first conductivity type, And is doped with a second conductivity type.
Description
실시예는 발광소자에 관한 것이다. An embodiment relates to a light emitting element.
LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.LED (Light Emitting Diode) is a device that converts electrical signals into infrared, visible light or light using the characteristics of compound semiconductors. It is used in household appliances, remote controls, display boards, The use area of LED is becoming wider.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mounting device for mounting directly on a PCB (Printed Circuit Board) substrate, and an LED lamp used as a display device is also being developed as a surface mounting device type . Such a surface mount device can replace a conventional simple lighting lamp, which is used for a lighting indicator for various colors, a character indicator, an image indicator, and the like.
공개특허 10-2009-0082453 (이하 "선행기술 1"이라 함)에서는 발광소자부, 교류 전원을 직류 전원으로 변환하는 정류 회로부, 및 정류된 전원의 크기를 조절하여 발광소자부에 공급하는 평활회로부를 포함하는 발광 장치에 관해 개시한다.In the prior art, a rectifier circuit portion for converting AC power into DC power and a smoothing circuit portion for regulating the size of the rectified power source and supplying the rectified power to the light emitting element portion is disclosed in Japanese Unexamined Patent Application Publication No. 10-2009-0082453 Emitting device according to the present invention.
그러나, 선행기술 1 에서는 교류 전원에서 발광소자부를 구동하기 위해 정류 회로부, 및 평활회로부를 필요로 하므로, 발광 장치의 경제성이 저해될 수 있다.However, in the
실시예는 교류 전원에서 순방향 전압 및 역방향 전압 양자에 대해 구동할 수 있는 발광소자를 제공한다. Embodiments provide a light emitting device that can be driven for both a forward voltage and a reverse voltage in an AC power source.
실시예에 따른 발광소자는, 제1 반도체층, 제2 반도체층, 및 제1 및 제2 반도체층 사이에 형성되는 제1 활성층을 포함하는 제1 발광 구조물과, 제1 발광 구조물 상에 형성되며 제3 반도체층, 제4 반도체층, 및 제3 및 제4 반도체층 사이에 형성되는 제2 활성층을 포함하는 제2 발광 구조물과, 제1 반도체층과 연결되는 제1 전극과, 제2 및 제3 반도체층과 함께 연결되는 제2 전극, 및 제4 반도체층과 연결되는 제3 전극을 포함하며, 제1 및 제3 반도체층은 제1 도전형으로 도핑되고, 제2 및 제4 반도체층은 제2 도전형으로 도핑된다.A light emitting device according to an embodiment includes a first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers; and a second light emitting structure formed on the first light emitting structure A second semiconductor layer, a fourth semiconductor layer, and a second active layer formed between the third and fourth semiconductor layers; a first electrode connected to the first semiconductor layer; A second electrode connected to the third semiconductor layer, and a third electrode connected to the fourth semiconductor layer, wherein the first and third semiconductor layers are doped with the first conductivity type, And is doped with a second conductivity type.
실시예에 따른 발광소자는 교류 전원에서 순방향 전압 및 역방향 전압에서 모두 구동할 수 있다. 따라서, 별도의 정류 회로 없이 발광소자의 전원으로 교류 전원을 사용할 수 있다. 따라서, 교류 전원에서 정류 회로, 또는 ESD 소자와 같은 별도의 소자 및 장치가 생략될 수 있다.The light emitting device according to the embodiment can be driven with both the forward voltage and the reverse voltage in the AC power source. Therefore, the AC power source can be used as the power source of the light emitting element without a separate rectifying circuit. Therefore, a rectifying circuit in an AC power source, or a separate element and apparatus such as an ESD element can be omitted.
또한, 실시예에 따른 발광소자는 교류 전원에서 순방향 전압 구동 및 역방향 전압 구동이 1 chip 에서 이루어질 수 있다. 따라서 단위면적당 발광 효율이 개선될 수 있다.Also, in the light emitting device according to the embodiment, forward voltage driving and reverse voltage driving can be performed in a single chip in an AC power source. Therefore, the luminous efficiency per unit area can be improved.
또한, 실시예에 따른 발광소자는 교류 전원에서 순방향 전압 구동 발광 구조물, 및 역방향 전압 구동 발광 구조물이 1 chip 에 포함되며 하나의 공정으로 성장될 수 있기 때문에, 발광소자 제조 공정이 단순화되고 발광소자의 경제성이 개선될 수 있다.In addition, since the forward voltage driving light emitting structure and the backward voltage driving light emitting structure are included in a single chip and can be grown in one process in the AC power source according to the embodiment, the manufacturing process of the light emitting device is simplified, The economic efficiency can be improved.
도 1은 실시예에 따른 발광소자의 단면도,
도 2는 실시예에 따른 발광소자의 평면도,
도 3은 실시예에 따른 발광소자의 회로도,
도 4는 실시예에 따른 발광소자의 순방향 전압 인가시 구동도,
도 5는 실시예에 따른 발광소자의 역방향 전압 인가시 구동도,
도 6은 실시예에 따른 발광소자의 단면도,
도 7은 실시예에 따른 발광소자의 단면도,
도 8은 실시예에 따른 발광소자의 단면도,
도 9는 실시예에 따른 발광소자의 단면도,
도 10은 실시예에 따른 발광소자의 부분 확대 단면도,
도 11은 실시예에 따른 발광소자의 단면도,
도 12는 실시예에 따른 발광소자의 단면도,
도 13은 실시예에 따른 발광소자의 단면도,
도 14는 실시예에 따른 발광소자의 단면도,
도 15는 실시예에 따른 발광소자의 단면도,
도 16은 실시예에 따른 발광소자의 단면도,
도 17은 실시예에 따른 발광소자의 단면도,
도 18은 실시예에 따른 발광소자의 단면도,
도 19는 실시예에 따른 발광소자의 단면도,
도 20은 실시예에 따른 발광소자의 단면도,
도 21은 실시예에 따른 발광소자의 부분 확대 단면도,
도 22는 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 23은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면,
도 24는 실시예에 따른 발광소자를 포함한 조명 시스템의 회로도를 나타낸 개념도,
도 25는 실시예에 따른 발광소자를 포함한 조명 시스템의 회로도를 나타낸 개념도,
도 26은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 27은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 28은 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 29는 실시예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도,
도 30은 도 27의 조명 시스템의 C - C' 단면을 도시한 단면도,
도 31은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도, 그리고
도 32는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.1 is a cross-sectional view of a light emitting device according to an embodiment,
2 is a plan view of a light emitting device according to an embodiment,
3 is a circuit diagram of a light emitting device according to an embodiment,
FIG. 4 is a driving diagram of a forward voltage of a light emitting device according to an embodiment,
5 is a driving diagram of a light emitting device according to an embodiment of the present invention,
6 is a cross-sectional view of a light emitting device according to an embodiment,
7 is a cross-sectional view of a light emitting device according to an embodiment,
8 is a cross-sectional view of a light emitting device according to an embodiment,
9 is a cross-sectional view of a light emitting device according to an embodiment,
10 is a partially enlarged cross-sectional view of a light emitting device according to an embodiment,
11 is a cross-sectional view of a light emitting device according to an embodiment,
12 is a cross-sectional view of a light emitting device according to an embodiment,
13 is a cross-sectional view of a light emitting device according to an embodiment,
14 is a sectional view of a light emitting device according to an embodiment,
15 is a cross-sectional view of a light emitting device according to an embodiment,
16 is a cross-sectional view of a light emitting device according to an embodiment,
17 is a cross-sectional view of a light emitting device according to an embodiment,
18 is a cross-sectional view of a light emitting device according to an embodiment,
19 is a cross-sectional view of a light emitting device according to an embodiment,
20 is a sectional view of a light emitting device according to an embodiment,
21 is a partially enlarged cross-sectional view of a light emitting device according to an embodiment,
22 is a diagram showing an energy band diagram of a light emitting device according to an embodiment,
23 is an energy band diagram of a light emitting device according to an embodiment,
24 is a conceptual diagram showing a circuit diagram of an illumination system including a light emitting device according to an embodiment,
25 is a conceptual diagram showing a circuit diagram of an illumination system including a light emitting device according to an embodiment,
26 is a perspective view of a light emitting device package including the light emitting device according to the embodiment,
27 is a sectional view of a light emitting device package including the light emitting device according to the embodiment,
28 is a sectional view of a light emitting device package including a light emitting device according to the embodiment,
29 is a perspective view showing an illumination system including a light emitting device according to an embodiment,
30 is a cross-sectional view taken along line C-C 'of the illumination system of FIG. 27,
31 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment, and
32 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. To fully disclose the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. Like reference numerals refer to like elements throughout the specification.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.The terms spatially relative, "below", "beneath", "lower", "above", "upper" May be used to readily describe a device or a relationship of components to other devices or components. Spatially relative terms should be understood to include, in addition to the orientation shown in the drawings, terms that include different orientations of the device during use or operation. For example, when inverting an element shown in the figures, an element described as "below" or "beneath" of another element may be placed "above" another element. Thus, the exemplary term "below" can include both downward and upward directions. The elements can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. It is noted that the terms "comprises" and / or "comprising" used in the specification are intended to be inclusive in a manner similar to the components, steps, operations, and / Or additions.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size and area of each component do not entirely reflect actual size or area.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.Further, the angle and direction mentioned in the description of the structure of the light emitting device in the embodiment are based on those shown in the drawings. In the description of the structure of the light emitting device in the specification, reference points and positional relationship with respect to angles are not explicitly referred to, refer to the related drawings.
도 1 은 실시예에 따른 발광소자(100)의 단면도이며, 도 2 는 실시예에 따른 발광소자(100)의 평면도이다.FIG. 1 is a cross-sectional view of a
도 1 및 도 2 를 참조하면, 실시예에 따른 발광소자(100)는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)과, 제1 반도체층(122)과 연결되는 제1 전극(142)과, 제2 및 제3 반도체층(126, 132)과 함께 연결되는 제2 전극(144)과, 제4 반도체층(136)과 연결되는 제3 전극(146)을 포함하며, 제1 및 제3 반도체층(122, 132)은 제1 도전형으로 도핑되고, 제2 및 제4 반도체층(126, 136)은 제2 도전형으로 도핑될 수 있다.1 and 2, a
기판(110)은 광 투과적 성질을 가지는 재질, 예를 들어 사파이어(Al2O3), GaN, ZnO, AlO 중 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 또한, 기판(110)은 사파이어(Al2O3)에 비해 열전도성이 큰 SiC 기판일 수 있다. The
한편, 기판(110) 상에는 기판(110)과 제1 발광 구조물(120) 사이의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(112)이 위치할 수 있다. 버퍼층(112)은 저온 분위기에서 형성할 수 있으며, 반도체층과 기판(110)과의 격자상수 차이를 완화시켜 줄 수 있는 물질로 이루어 질 수 있다. 예를 들어, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있으며 이에 한정되지 않는다. .버퍼층(112)은 기판(110)상에 단결정으로 성장할 수 있으며, 단결정으로 성장한 버퍼층(112)은 버퍼층(112)상에 성장하는 제1 발광 구조물(120)의 결정성을 향상시킬 수 있다.A
버퍼층(미도시) 상에는 제1 반도체층(122), 제1 활성층(124), 및 제2 반도체층(126)을 포함한 제1 발광 구조물(120)이 형성될 수 있다.A first
버퍼층(112) 상에는 제1 반도체층(122)이 위치할 수 있다. 제1 반도체층(122)은 제1 도전형으로 도핑될 수 있다. 이때, 제1 도전형은 n 형일 수 있다. 예컨대, 제1 반도체층(122)은 n형 반도체층으로 구현될 수 있으며, 제1 활성층(124)에 전자를 제공할 수 있다. 제1 반도체층(122)은 질화물계 반도체층일 수 있다. 예를 들어, 제1 반도체층(122)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함할 수 있으며, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등을 포함할 수 있다. 한편, 제1 반도체층(122)은 산화아연계 반도체층일 수 있다. 예를 들어 제1 반도체층(122)은 InxAlyZn1 -x- yO (0≤x≤1, 0≤y≤1, 0≤x+y≤1의 조성식을 갖는 반도체 재료를 포함할 수 있으며, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등을 포함할 수 있고, 이에 한정하지 아니한다. 또한, 제1 반도체층(122)은 Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The
또한, 제1 반도체층(122)아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다. 언도프트 반도체층(미도시)은 제1 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(122)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(122)과 같을 수 있다.Further, although the
상기 제1 반도체층(122) 상에는 제1 활성층(124)이 형성될 수 있다. 제1 활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.A first
제1 활성층(124)이 양자우물구조로 형성된 경우 제1 활성층(124)은 다중양자우물구조를 가질 수 있다. 또한, 제1 활성층(124)은 질화물계, 또는 산화아연계 반도체층일 수 있다. 예컨데, 제1 활성층(124)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 한편, 우물층은 InxAlyZn1 -x- yO (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖고, 장벽층은 InaAlbZn1-a-bO (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖게 형성될 수 있으며, 이에 한정하지 아니한다. 한편, 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.When the first
또한, 제1 활성층(124)이 다중 양자우물구조를 가질 경우, 각각의 우물층(미도시), 장벽층(미도시)은 서로 상이한 조성, 서로 상이한 두께 및 서로 상이한 밴드갭을 가질 수 있으며, 이에 대해서는 후술한다.Further, when the first
제1 활성층(124)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 예컨대 AlGaN계, 또는 AlZnO계 반도체로 형성될 수 있으며, 상기 제1 활성층(124)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the first
제2 반도체층(126)은 제2 도전형으로 도핑될 수 있다. 이때, 제2 도전형은 p 형일 수 있다. 예컨대, 제2 반도체층(126)은 제1 활성층(124)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제2 반도체층(126)은 질화물계 반도체층일 수 있다. 예를 들어, 제2 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함할 수 있으며, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등을 포함할 수 있다. 한편, 제2 반도체층(126)은 산화아연계 반도체층일 수 있다. 예를 들어 제2 반도체층(126)은 InxAlyZn1 -x- yO (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함할 수 있고, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등을 포함할 수 있으며, 이에 한정하지 아니한다 한편, 제2 반도체층(126)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The
상술한 제1 반도체층(122), 제1 활성층(124), 및 제2 반도체층(126)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
또한, 제1 반도체층(122) 및 제2 반도체층(126) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the
또한, 제1 반도체층(122)이 p형 반도체층으로 구현되고, 제2 반도체층(126)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(126) 상에는 n형 또는 p형 반도체층을 포함하는 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 제1 발광 구조물(120)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. The
제1 발광 구조물(120) 상에는 제2 발광 구조물(130)이 형성될 수 있다.The second
제2 발광 구조물(130)은 제3 반도체층(132), 제2 활성층(134), 및 제4 반도체층(136)을 포함할 수 있다.The second
제2 반도체층(126) 상에는 제3 반도체층(132)이 위치할 수 있다. 제3 반도체층(132)은 제1 반도체층(122)과 같은 제1 도전형으로 도핑될 수 있다. 예를 들어, 제1 반도체층(122)이 제1 도전형으로 도핑된 경우, 제3 반도체층(132)도 제1 도전형으로 도핑될 수 있다. 이때, 제1 도전형은 n 형일 수 있다. 예컨대, 제3 반도체층(132)은 n형 반도체층으로 구현될 수 있으며, 제2 활성층(134)에 전자를 제공할 수 있다. The
제3 반도체층(132)은 질화물계 반도체층일 수 있다. 예컨대, 제3 반도체층(132)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함할 수 있으며, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등을 포함할 수 있다. 한편, 제3 반도체층(132)은 산화아연계 반도체층일 수 있다. 예를 들어, 제3 반도체층(132)은 InxAlyZn1 -x- yO (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등에서 선택될 수도 있고, 이에 한정하지 아니한다 또한, 제3 반도체층(132)은 Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The
제3 반도체층(132) 상에는 제2 활성층(134)이 형성될 수 있다. 제2 활성층(134)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.A second
제2 활성층(134)은 양자우물구조로 형성될 수 있다. 또한, 제2 활성층(134)은 질화물계, 또는 산화아연계 반도체층일 수 있다. 예컨데, 제2 활성층(134)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 가질 수 있다. 한편, 우물층은 InxAlyZn1 -x- yO (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖고, 장벽층은 InaAlbZn1 -a- bO (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖게 형성될 수 있으며, 이에 한정하지 아니한다. 한편, 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.The second
또한, 제2 활성층(134)이 다중 양자우물구조를 가질 경우, 각각의 우물층(미도시)은 서로 상이한 조성 및 서로 상이한 밴드갭을 가질 수 있으며, 이에 대해서는 후술한다.Further, when the second
제2 활성층(134)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 예컨대 AlGaN계, 또는 AlZnO계 반도체로 형성될 수 있으며, 상기 제2 활성층(134)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.A conductive clad layer (not shown) may be formed on and / or below the second
제4 반도체층(136)은 제2 반도체층(126)과 같은 제2 도전형으로 도핑될 수 있다. 예를 들어, 제2 반도체층(126)이 제2 도전형인 경우, 제4 반도체층(136)도 제2 도전형으로 도핑될 수 있다. 이때, 제2 도전형은 p 형일 수 있다. 예컨대, 제4 반도체층(136)은 제2 활성층(134)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. The
제4 반도체층(136)은 질화물계 반도체층일 수 있다. 예를 들어, 제4 반도체층(136)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함할 수 있으며, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등을 포함할 수 있다. 한편, 제4 반도체층(136)은 산화아연계 반도체층일 수 있다. 예를 들어, 제4 반도체층(136)은 InxAlyZn1 -x- yO (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료를 포함할 수 있고, 예를 들어 ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 등을 포함할 수 있으며, 이에 한정하지 아니한다 한편, 제4 반도체층(136)은 Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The
상술한 제3 반도체층(132), 제2 활성층(134), 및 제4 반도체층(136)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The
또한, 제3 반도체층(132) 및 제4 반도체층(136) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the doping concentrations of the conductive dopants in the
또한, 제3 반도체층(132)이 p형 반도체층으로 구현되고, 제4 반도체층(136)이 n형 반도체층으로 구현될 수 있으며, 제4 반도체층(136) 상에는 n형 또는 p형 반도체층을 포함하는 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 제2 발광 구조물(130)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. The
제1 발광 구조물(120)과 제2 발광 구조물(130)은 일체로 형성될 수 있으며, 예컨대 일 성장 공정에서 순차로 성장될 수 있고, 이에 한정하지 아니한다.. 또한, 제1 발광 구조물(120)과 제2 발광 구조물(130)은 같은 재질로 형성될 수 있으며, 이에 한정하지 아니한다. 또한, 상술한 바와 같이 제1 및 제2 발광 구조물(120, 130)은 각각 np, pn, npn, pnp 접합구조 중 적어도 어느 하나를 가질 수 있음에 따라서, 발광소자(100)는 npnp, nppn, npnpn, nppnp, pnnp, pnpn, pnnpn, pnpnp, npnnp, npnpn, npnnpn, npnpnp, pnpnp, pnppn, pnpnpn, pnppnp 접합 구조 중 적어도 어느 하나를 가질 수 있으며, 이에 한정하지 아니한다.The first
한편, 제1 발광 구조물(120)과 제2 발광 구조물(130)에서 생성되는 광은 서로 상이한 파장일 수 있으며, 생성되는 광량 또한 서로 상이할 수 있다. 예컨대, 제1 발광 구조물(120)에서 생성되는 광량은 제2 발광 구조물(130)을 통과할 때 손실을 고려하여, 제2 발광 구조물(130)에서 생성되는 광량보다 클 수 있다.Meanwhile, the light generated in the first and second
또한, 제1 발광 구조물(120)과 제2 발광 구조물(130)은 서로 상이한 구조, 재질, 두께, 조성, 및 크기를 가질 수 있으며, 이에 한정하지 아니한다.The first
또한, 도 1 및 도 2 에는 발광소자(100)가 제1 발광 구조물(120), 및 제1 발광 구조물(120) 상에 형성된 제2 발광 구조물(130)을 포함하는 것으로 도시되었으나, 이에 한정하지 아니하며, 발광소자(100)는 적어도 2개 이상의 발광 구조물(미도시)을 포함할 수 있다. 1 and 2 illustrate that the
제1 반도체층(122) 상의 적어도 일 면에는 제1 전극(142)이 형성될 수 있다. 예컨대, 제1 및 제2 발광 구조물(120, 130)은 일부가 제거되어 제1 반도체층(122)의 일부가 노출될 수 있고, 노출된 제1 반도체층(122) 상에 제1 전극(142)이 형성될 수 있다. 즉, 도 1 에 도시된 바와 같이 제1 반도체층(122)은 제1 활성층(124)을 향하는 상면과 기판(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제1 전극(142)은 상면의 노출된 영역 상에 배치될 수 있다.A
제2 반도체층(126)과 제3 반도체층(132)의 적어도 일 영역 상에 제2 전극(144)이 형성될 수 있다. 예컨대, 제2 발광 구조물(130)의 적어도 일 영역이 제거되어 제3 반도체층(132)의 일 영역이 노출될 수 있고, 상기 노출된 영역에 제2 전극(144)이 형성될 수 있다. 즉, 도 1 에 도시된 바와 같이 3 반도체층(132)은 제4 반도체층(136)을 향하는 상면과 기판(110)을 향하는 하면을 포함하고, 상면은 적어도 일 영역이 노출된 영역을 포함하며, 제2 전극(144)은 상면의 노출된 영역 상에 배치될 수 있다. 한편, 제3 반도체층(132)의 일 영역을 관통하는 홀이 형성되어 제2 반도체층(126)의 일부가 노출될 수 있다. 제2 전극(144)은 상기 홀을 통해 제3 반도체층(132)을 관통하여 제2 반도체층(126)과 연결될 수 있다.The
한편, 제4 반도체층(136) 상에는 제3 전극(146)이 형성될 수 있다. 제3 전극(146)은 제4 반도체층(136) 상의 적어도 일 영역에 형성될 수 있으며, 제4 반도체층(136)의 중심, 또는 코너 영역에 형성될 수 있고, 이에 한정하지 아니한다.On the other hand, a
한편, 제1 반도체층(122), 제2 반도체층(126), 제3 반도체층(132)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다. A method of exposing the
예컨대, 식각방법은 메사 에칭 방법일 수 있다. 즉, 제1 반도체층(122)의 일 영역이 노출되게 제1 발광 구조물(120), 및 제2 발광 구조물(130)의 일 영역에 대해 제1 메사 에칭이 이루어지고, 제3 반도체층(132)의 일 영역이 노출되게 제2 발광 구조물(130)의 일 영역에 대해 제2 메사 에칭이 이루어질 수 있다.For example, the etching method may be a mesa etching method. That is, the first mesa etching is performed on one region of the first
제1 반도체층(122) 상에 제1 전극(142)이 형성되며 제2 및 제3 반도체층(126, 132) 상에 제2 전극(144)이 형성되고 제4 반도체층(136) 상에 제3 전극(146)이 형성됨에 따라서, 제1 내지 제3 전극(142, 144, 146)은 같은 방향에 형성될 수 있다.A
제1 전극(142)과 제3 전극(146)은 상호 연결될 수 있으며, 예컨대 제1 전극(142)과 제3 전극(146)은 일 부재로서 연속적으로 형성될 수 있다. 따라서, 제1 전극(142)과 제3 전극(146)을 통해서 제1 반도체층(122) 및 제4 반도체층(136)에 동일한 극성의 전원이 인가될 수 있다.The
또한, 제2 전극(144)은 제2 반도체층(126), 및 제3 반도체층(132) 상에 형성되어 제2 반도체층(126)과 제3 반도체층(132)에 동일한 극성의 전원을 인가할 수 있다.한편, 제1 및 제2 발광 구조물(120, 130)의 일부를 제거하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.The
한편, 제1 내지 제3 전극(142, 144, 146)은 전도성 물질, 예를 들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속을 포함할 수 있으며, 또는 이들의 합금을 포함할 수 있고, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 포함할 수 있으며, 이에 한정하지 아니한다. The first to
또한, 제1 및 제2 전극(140, 150) 중 적어도 하나는 단층, 또는 다층 구조를 가질 수 있으며, 이에 한정하지 아니한다.Also, at least one of the first and
이하에서는 도 3 내지 도 5 를 참조하여 실시예에 따른 발광소자(100)의 동작을 설명한다. 한편, 이하에서는 제1 및 제3 반도체층(122, 132)은 n 형 반도체층이고, 제2 및 제4 반도체층(126, 136)은 p 형 반도체층인 것으로 가정하여 설명한다.Hereinafter, the operation of the
도 3 은 실시예에 따른 발광소자(100)의 회로도이다.3 is a circuit diagram of the
상술한 바와 같이, 제1 전극(142)이 제1 반도체층(122)과 연결되고 제2 전극(144)이 제2 반도체층(126), 및 제3 반도체층(132)과 연결되며 제3 전극(146)이 제4 반도체층(136)과 연결되고, 제1 전극(142)과 제3 전극(146)은 상호 연결될 수 있다. 이때, 제1 및 제3 반도체층(122, 132)은 제1 도전형으로 도핑되고, 제2 및 제4 반도체층(126, 136)은 제2 도전형으로 도핑될 경우, 실시예에 따른 발광소자(100)는 도 3 에 도시된 바와 같이 2 개의 발광 다이오드가 역병렬 구조로 연결된 회로 구조를 가질 수 있다.The
도 4 는 순방향 바이어스가 인가된 경우 실시예에 따른 발광소자(100)의 구동을 나타낸 도면이다.4 is a diagram illustrating driving of the
도 4 에 도시된 바와 같이, 교류 전원에 있어서, 제2 전극(144)으로 정극성 전압(+) 이 연결되고 제1 및 제3 전극(142, 146)으로 부극성 전압(-)이 연결될 수 있다. 이에 따라서 발광소자(100)에 제1 통전 방향 전원이 인가될 수 있다.4, in the AC power source, the positive voltage (+) is connected to the
이때, 제1 발광 구조물(120)에는 제2 반도체층(126)으로부터 활성층(124)을 거쳐 제1 반도체층(124)으로 흐르는 제1 전류 패스(A) 가 형성된다. 상술한 바와 같이, 제2 반도체층(126)은 p 형 반도체층이고, 제1 반도체층(122)은 n 형 반도체층으로 형성되므로, 제1 발광 구조물(120)은 턴온되어 제1 활성층(124)에서 광을 생성할 수 있다. A first current path A flowing from the
한편, 제2 발광 구조물(130)에는 제3 반도체층(132)에 정극성 전압(+)이 연결되고 제4 반도체층(136)에 부극성 전압(-)이 연결되어 역방향 전압이 인가된다. 따라서, 전류 패스가 형성되지 아니하고 제2 발광 구조물(130)은 턴오프된다.Meanwhile, the positive voltage (+) is connected to the
도 5 는 실시예에 따른 발광소자(100)에 역방향 바이어스가 인가된 경우 발광소자(100)의 구동을 나타낸 도면이다.5 is a diagram illustrating driving of the
도 5 에 도시된 바와 같이, 제2 전극(144)으로 부극성 전압(-) 이 공급되고 제1 및 제3 전극(142, 146)으로 정극성 전압(+)이 공급될 수 있다. 이에 따라서, 발광소자(100)에 제2 통전 방향 전원이 인가될 수 있다. 한편, 상술한 제1 통전 방향과 제2 통전 방향은 반대일 수 있다. The negative voltage (-) may be supplied to the
이때, 제2 발광 구조물(130)에는 제4 반도체층(136)으로부터 제2 활성층(134)을 거쳐 제3 반도체층(134)으로 흐르는 제2 전류 패스(B)가 형성된다. 상술한 바와같이, 제4 반도체층(136)은 p 형 반도체층이고, 제3 반도체층(132)은 n 형 반도체층으로 형성되므로 제2 발광 구조물(130)은 턴온되어 제2 활성층(134)에서 광을 생성할 수 있다. A second current path B is formed in the second
한편, 제1 발광 구조물(120)은 제1 반도체층(122)에 정극성 전압(+)이 연결되고 제2 반도체층(126)에 부극성 전압(-)이 연결되어 역방향 전압이 인가된다. 따라서, 전류 패스가 형성되지 아니하고 제1 발광 구조물(120)은 턴오프된다.In the first
도 4 및 도 5 에 도시된 바와 같이, 실시예에 따른 발광소자(100)는 교류 전원에서 순방향 바이어스 및 역방향 바이어스에 대해 모두 발광할 수 있다. As shown in FIGS. 4 and 5, the
따라서, 교류 전원을 발광소자(100)의 전원으로 사용할 때 별도의 정류 회로, 또는 복수의 발광소자가 필요하지 않으므로 실시예에 따른 발광소자(100), 및 실시예에 따른 발광소자(100)를 이용한 장치의 경제성이 개선될 수 있다.Therefore, when the AC power source is used as the power source of the
또한, 단일 칩으로 형성된 발광소자(100)로 정전압 바이어스 및 역전압 바이어스 모두에 대해 발광이 가능하므로 발광소자(100)의 단위 면적당 발광 효율이 개선될 수 있다.In addition, since the
또한, 정전압 및 역전압 모두에 대해 전류 패스가 형성되므로 ESD 에 의한 발광소자(100)의 손상이 방지될 수 있으며, 별도의 ESD 보호 소자가 필요하지 않을 수 있다. 또한, 실시예에 따른 발광소자(100)를 이용한 발광소자 패키지, 또는 조명 장치에 별도의 ESD 소자가 구비되지 않을 수 있으므로 발광소자 패키지, 또는 조명 장치의 부피가 작아질 수 있고 ESD 소자에 의한 광 손실이 방지될 수 있다.In addition, since the current path is formed for both the positive voltage and the negative voltage, damage of the
또한, 역방향 바이어스 및 순방향 바이어스에 대해서 광을 생성하는 각각의 발광 구조물(120, 130)이 하나의 발광소자(100)에 포함되며 각각의 발광 구조물(120, 13)은 일체로 형성되므로 하나의 공정에서 제1 및 제2 발광 구조물(120, 130)이 성장될 수 있다. 따라서, 발광소자(100) 제조 공정의 경제성이 개선될 수 있다.Each of the
도 6 은 실시예에 따른 발광소자(100)의 단면도이다.6 is a cross-sectional view of a
도 6 을 참조하면, 실시예에 따른 발광소자(100)는, 기판(110)과, 기판(110) 상에 형성되며 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)을 포함하며, 기판(110)은 제1 요철부(114)를 포함할 수 있다. Referring to FIG. 6, a
제1 요철부(114)는 기판(110) 표면의 적어도 일 영역에 형성될 수 있으며, 이에 한정하지 아니한다. 예컨대 도 6 에 도시된 바와 같이 버퍼층(112)과 접하는 영역에 형성될 수 있으며, 또는 도 7 에 도시된 바와 같이 기판(110)의 측면 영역에 형성될 수 있고, 이에 한정하지 아니한다.The first concavo-
예컨대, 제1 요철부(114)는 소정의 패턴을 갖는 PSS (PSS : Patterned SubStrate) 구조일 수 있으며, 이에 한정하지 아니한다. For example, the first
제1 요철부(114)는 도 6 및 도 7 에 도시된 바와 같이 소정의 다각형 형상으로 형성되거나, 또는 도 8 에 도시된 바와 같이 렌즈 형상의 곡률을 갖게 형성될 수 있고, 이에 한정하지 아니한다.The first concave-
제1 요철부(114)는 기판(110) 제조시 소정의 식각 공정에 의해서 기판(110)의 일 영역을 식각하거나, 또는 기판(110) 상에 제1 및 제2 발광 구조물(120, 130)을 성장한 후 레이저 스크라이빙(Laser Scribbing) 공정과 같은 방법에 의해 기판(110)을 절단함으로써 형성할 수 있으며, 이에 한정하지 아니한다.The first concavo-
기판(110)의 표면에 제1 요철부(114)가 형성됨에 따라서, 기판(110)과 버퍼층(112) 사이의 계면, 또는 기판(110)의 외측면에서 광이 전반사되는 것이 방지될 수 있다. 따라서, 발광소자(110)의 광 추출 효율이 개선될 수 있다.The first concavo-
도 9 는 실시예에 따른 발광소자(100)의 단면도이다.9 is a cross-sectional view of a
도 9 를 참조하면, 실시예에 따른 발광소자(100)는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130), 및 제1 발광 구조물(120)과 제2 발광 구조물(130) 사이에 형성된 중간층(150)을 포함할 수 있다. 9, the
중간층(150)은 소정의 두께를 가지며 제1 발광 구조물(120)과 제2 발광 구조물(130)을 격리할 수 있다. 한편, 도 9 에 도시된 바와 같이 중간층(150)의 일 영역이 제거되고 상기 영역을 통해 제2 전극(144)이 제2 반도체층(126)에 접하게 형성될 수 있다.The
중간층(150)은 예컨대 도핑되지 아니한 언도프드 반도체층일 수 있다. 따라서 중간층(150)은 p 형 도펀트, 또는 n 형 도펀트가 도핑되지 아니하여 낮은 전기 전도성을 가질 수 있다. 한편, 상기와 같은 도펀트가 도핑되지 아니한 것을 제외하고 제1 발광 구조물(120), 또는 제2 발광 구조물(130)을 형성하는 각각의 반도체층과 동일한 조성 및 구조를 가질 수 있다.The
제1 발광 구조물(120)과 제2 발광 구조물(130) 사이에 중간층(150)이 형성됨에 따라서, 제1 발광 구조물(120)과 제2 발광 구조물(130) 사이의 diffusion 발생, 및 누설 전류 발생이 방지될 수 있다. The
한편, 도 10 을 참조하면 중간층(150)은 수개의 층(151, 152, 153, 154, 155)을 포함한 복층 구조를 가질 수 있다. 도 10 에서는 수개의 층(151, 152, 153, 154, 155)이 형성되게 도시되었으나, 이에 한정하지 아니하며 적어도 2 개 이상의 층이 형성될 수 있다.Referring to FIG. 10, the
각각의 층(151, 152, 153, 154, 155)은 적어도 두개의 서로 상이한 밴드갭을 가질 수 있다. 예컨대, 중간층(150)은 밴드갭이 서로 상이한 수개의 층(151, 152, 153, 154, 155)이 반복하여 교대로 적층되는 구조를 가질 수 있으며, 이에 한정하지 아니한다.Each
기판(110)과 제1 반도체층(122)은 격자상수의 차이가 클 수 있다. 특히 이러한 결정결함은 성장방향에 따라 증가하는 경향을 갖는다. 중간층(150)이 서로 상이한 밴드갭을 갖는 수개의 층(151, 152, 153, 154, 155)을 포함하며, 제1 발광 구조물(120)과 제2 발광 구조물(130) 사이에 형성됨으로써, 중간층(150) 하부에서 발생한 결정결함의 전파를 차단할 수 있다. 따라서, 결정결함이 중간층(150) 상부로 전달되는 것을 억제할 수 있다. 따라서, 발광소자(100)의 신뢰성 및 발광 효율이 개선될 수 있다.The difference in lattice constant between the
한편, 중간층(150)은 예컨대 GaN, InN, InGaN, AlGaN, ZnO, AlO, AlZnO, InZnO, InO, InAlZnO. AlInO 을 포함하는 반도체층을 포함할 수 있으며, 각각의 층은 다층구조를 형성하는 층 중 가장 밴드갭이 작은 층과 가장 밴드갭이 작은 층이 접하도록 배치될 수 있다.On the other hand, the
예컨대, AlN 의 조성이 높을수록 밴드갭이 커지고 InN 의 조성이 높을수록 밴드갭이 작아지므로, InN 을 포함하는 층의 밴드갭이 가장 낮고, AlN 을 포함하는 층의 밴드갭이 가장 크게 형성될 수 있다. 따라서, 가장 밴드갭이 큰 AlN 을 포함하는 층과 가장 밴드갭이 작은 InN 를 포함하는 층이 접하게 형성될 수 있다.For example, since the band gap becomes larger as the composition of AlN becomes higher and the band gap becomes smaller as the composition of InN becomes higher, the band gap of the layer containing InN is the lowest and the band gap of the layer containing AlN is formed the largest have. Therefore, a layer including AlN having the largest bandgap and a layer containing InN having the smallest bandgap can be formed in contact with each other.
한편, 격자 상수가 작은 AlN 을 포함하는 층은 인장 응력(tensile stress)을 발생하며, 격자 상수가 큰 InN 을 포함하는 층은 압축 응력(compress stress)을 발생할 수 있다. 따라서, AlN 을 포함한 층과 InN 을 포함한 층이 교대로 적층될 경우 층간의 응력을 완화시킬 수 있다. On the other hand, a layer containing AlN having a small lattice constant generates tensile stress, and a layer containing InN having a large lattice constant may cause compress stress. Therefore, when the layer including AlN and the layer including InN are alternately stacked, the stress between the layers can be relaxed.
중간층(150)은 반사율을 갖는 반사물질을 포함할 수 있다. 한편, 각각의 층(151, 152, 153, 154, 155)은 적어도 두개의 서로 상이한 굴절율을 가질 수 있다. 중간층(150)이 적어도 두개의 상이한 굴절율을 갖는 수개의 층(151, 152, 153, 154, 155)을 포함함으로써 중간층(150)은 반사율을 갖는 DBR (Distributed Bragg Reflector) 층으로 기능할 수 있다. The
중간층(150)이 반사율을 가짐으로써, 제1 및 제2 발광 구조물(120, 130)에서 생성된 광이 중간층(150)에 의해 반사될 수 있다. 따라서, 제1 발광 구조물(120)에서 생성된 광은 제2 발광 구조물(130)을 통과하지 않고 반사되어 측방향으로 진행할 수 있다. 한편, 제2 발광 구조물(130)에서 생성된 광은 제1 발광 구조물(120)을 통과하지 않고 반사되어 상방향으로 진행할 수 있다. 따라서, 발광소자(100)의 광 손실이 줄어들며, 측방향 발광이 가능해질 수 있다.Since the
도 11 및 도 12 는 실시예에 따른 발광소자(100)를 나타낸 단면도이다.11 and 12 are sectional views showing a
도 11 을 참조하면, 실시예에 따른 발광소자(100)는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)을 포함하며, 제1 및 제2 발광 구조물(120, 130)의 측면의 적어도 일 영역에는 제2 요철부(160)가 형성될 수 있다. Referring to FIG. 11, a
제2 요철부(160)는 제1, 및 제2 발광 구조물(120, 130)의 측면의 적어도 일 영역에 형성될 수 있으며, 수개의 영역 또는 전체 영역에 형성될 수도 있고, 이에 한정하지 아니한다. 제2 요철부(160)는 제1, 및 제2 발광 구조물(120, 130)의 측면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있으며, 이에 한정하지 아니한다. The second concavo-
한편, 상기 에칭 과정은 습식 및/또는 건식 에칭 공정을 포함할 수 있고, 이에 한정하지 아니한다. Meanwhile, the etching process may include a wet etching process and / or a dry etching process, but is not limited thereto.
상기 에칭 과정은 PEC(photo electro chemical), 또는 KOH 용액과 같은 식각액을 사용한 습식 식각 과정을 통해서 형성될 수 있다. The etching process may be performed by a wet etching process using an etchant such as photoelectrochemical (PEC) or a KOH solution.
에칭 과정을 거침에 따라서, 제1, 및 제2 발광 구조물(120, 130)의 측면에는 제2 요철부(160)가 형성되며, 그 높이는 0.1 um 내지 3 um 로 형성될 수 있다. 제2 요철부(160)는 랜덤한 크기로 불규칙하게 형성되거나, 또는 원하는 형상 및 배열을 갖도록 형성될 수 있으며, 이에 대해 한정하지는 아니한다. 제2 요철부(160)는 평탄하지 않은 면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.As a result of the etching process,
또한, 제2 요철부(160)의 형상은 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게는 뿔 형상을 포함한다.The shape of the second concave-
제2 요철부(160)는 제1, 및 제2 활성층(124, 134)으로부터 생성된 빛이 제1, 및 제2 발광 구조물(120, 130)의 측면에서 전반사되어 재흡수되거나 산란되는 것을 방지하는 광 추출 구조를 형성한다. 즉, 제2 요철부(160)는 제1, 및 제2 활성층(124, 134)으로부터 생성된 빛이 제1, 및 제2 발광 구조물(120, 130)의 측면에 입사할 때 임계각 이하의 입사각을 형성할 수 있다.The second concavo-
제2 요철부(160)가 제1, 및 제2 발광 구조물(120, 130)의 측면에 형성됨에 따라서 제1, 및 제2 활성층(124, 134)으로부터 생성된 빛이 제1, 및 제2 발광 구조물(120, 130)의 측면에서 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(100)의 광 추출 효율의 향상에 기여할 수 있다.The light generated from the first and second
한편, 도 12 에 도시된 바와 같이 제1, 및 제2 발광 구조물(120, 130)의 측면이 경사각을 갖게 형성될 수 있다. 제1, 및 제2 발광 구조물(120, 130)의 측면이 경사각을 갖게 형성됨에 따라서, 제1, 및 제2 발광 구조물(120, 130)의 측면에 대해 에칭 공정을 수행하여 제2 요철부(160)을 형성하기 용이할 수 있다. 아울러, 제1, 및 제2 발광 구조물(120, 130)의 측면을 통과하여 진행하는 광이 측방향을 포함한 다양한 방향으로 진행함으로써 발광소자(100)의 배광 패턴이 개선될 수 있다.Meanwhile, as shown in FIG. 12, the sides of the first and second
한편, 상기 경사각은 지나치게 크거나 작을 경우 발광소자(100)의 크기 대비 제1 및 제2 활성층(124, 134)의 크기 비율이 작아져서 발광소자(100)의 발광 효율이 작아지므로, 상기 제1 경사각은 50° 내지 90°일 수 있다.On the other hand, when the inclination angle is excessively large or small, the size ratio of the first and second
한편, 제1, 및 제2 발광 구조물(120, 130)의 성장면은 비극성, 또는 반극성 결정면일 수 있다. 예컨대, 제1, 및 제2 발광 구조물(120, 130)을 형성하는 GaN 결정의 C-면{0001}이 제1, 및 제2 발광 구조물(120, 130)의 측면에 형성될 수 있으며, 따라서 Ga-face, 또는 N-face 가 제1, 및 제2 발광 구조물(120, 130)의 측면에 형성될 수 있다.On the other hand, the growth planes of the first and second
즉, 제1, 및 제2 발광 구조물(120, 130)의 성장면이 비극성 또는 반극성 결정면일 경우 Ga-face 또는 N-face가 제1, 및 제2 발광 구조물(120, 130)의 측면에 형성될 수 있다. Ga-face 및 N-face는 습식 식각 공정을 통해서 용이하게 식각될 수 있으므로, 제1, 및 제2 발광 구조물(120, 130)의 측면은 습식 식각 공정을 통해서 요철부(160)가 형성될 수 있다. 아울러, 한편, 제1, 및 제2 발광 구조물(120, 130)의 성장면이 비극성, 또는 반극성 결정면으로 형성됨으로써, 압전 분극(piezoelectric polariziton), 및 압전 분극에 의한 정전기장이 약화되어 제1 및 제2 활성층(132, 134)에서 전자와 정공의 재결합 확률이 증가하며 발광소자(100)의 발광 효율이 개선될 수 있다.That is, when the growth surface of the first and second
도 13 은 실시예에 따른 발광소자의 단면도이다.13 is a cross-sectional view of a light emitting device according to an embodiment.
도 13 을 참조하면, 실시예에 따른 발광소자(100)는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)을 포함하며, 제1 전극(142)과 제3 전극(146)이 연결되고, 제1 전극(142) 및 제3 전극(146)과 제1 및 제2 발광 구조물(120, 130) 사이에 제1 절연층(148)이 형성되며, 제2 전극(144)과 제2 발광 구조물(130) 사이에 제2 절연층(149)이 형성될 수 있다.Referring to FIG. 13, the
제1 전극(142)과 제3 전극(146)은 서로 연결되게 형성될 수 있으며, 예컨대 도13에 도시된 바와 같이 연속적으로 형성될 수 있다. 제1 전극(142)과 제3 전극(146)이 연결되어 일체로 형성됨으로써 전극 형성이 용이할 수 있다. The
제1 절연층(148)은 제1 및 제3 전극(142, 146)과 제1 및 제2 발광 구조물(120, 130)의 측부 사이에 형성되어 제1 및 제3 전극(142, 146)과 제1 및 제2 발광 구조물(120, 130)이 불필요하게 쇼트되는 것을 방지할 수 있다.The first insulating
즉, 제1 절연층(149)은 상술한 제1 메사에칭된 제1 및 제2 발광 구조물(120, 130)의 측벽에 형성될 수 있다.That is, the first insulating
제2 절연층(149)은 제2 발광 구조물(130)의 측벽에 형성되어 제2 전극(144)와 제2 발광 구조물(130)이 불필요하게 쇼트되는 것을 방지할 수 있다.The second
즉, 제2 절연층(149)은 상술한 제2 메사에칭된 제2 발광 구조물(130)의 측벽에 형성될 수 있다.That is, the second insulating
제1 및 제2 절연층(148, 149)은 전기 절연성을 갖는 재질, 예컨대 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al, Cr 중 어느 하나를 포함할 수 있으며, 이에 한정하지 아니한다.First and second insulating layers (148, 149) is a material having electrical insulating properties, for example SiO 2, SiO x, SiO x N y, Si 3 N 4, Al 2 O 3, TiO x, TiO 2, Ti, Al , And Cr, but the present invention is not limited thereto.
도 14 는 실시예에 따른 발광소자의 단면도이다.14 is a cross-sectional view of a light emitting device according to an embodiment.
도 14 를 참조하면, 실시예에 따른 발광소자(100)는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)을 포함하며, 제1 내지 제3 전극(142, 144, 146) 은 다층 구조를 가질 수 있다.Referring to FIG. 14, a
이하에서는 제3 전극(146)에 대해 기술하나, 제3 전극(146) 뿐 아니라, 제1 및 제2 전극(142, 144)에 대해서도 적용될 수 있음은 자명하다.Hereinafter, the
도 14 를 참조하면, 제3 전극(146)은 접합층(146a), 반사층(146b) 및 보호층(146c)을 포함하여 구성될 수 있다. 또한, 후술하는 바와 같이 발광소자 패키지(미도시) 제작시 와이어가 연결될 수 있도록 와이어 본딩층(146d)을 더 포함할 수 있다.Referring to FIG. 14, the
반사층(146b)은 은 합금(Ag alloy)을 포함할 수 있다.The
반사층(146b)이 반사도가 높은 은(Ag)을 포함함으로써 제3 전극(146)의 반사도가 향상되고 발광소자(100)의 발광 효율이 개선될 수 있다. 또한, 은 합금으로 형성됨으로써, 제3 전극(146)을 열처리하는 경우의 Vf가 증가하는 점, 및 접촉 전위차 등에 의해서 Galvanic 부식 등이 발생하는 점을 방지할 수 있다. The reflectivity of the
한편, 예컨대 제4 반도체층(136)이 n 형 반도체층으로 형성되고 반사층(146b)이 단순 은으로 형성된 경우 제3 전극(146)과 제4 반도체층(136)이 오믹 접촉을 형성하기 어려울 수 있다. 그러나, 반사층(146b)이 은 합금을 포함함에 따라서 은에 의한 높은 반사도를 확보함과 동시에 제3 반도체층(136)과 제1 제3 전극(146)이 오믹 접촉을 형성할 수 있다. On the other hand, when the
한편, 은 합금(Ag alloy)은 은(Ag)과 Cu, Re, Bi, Al, Zn, W, Sn, In 및 Ni 중 적어도 어느 하나를 포함하여 형성할 수 있으며, 이에 한정하지 아니한다. 한편, 은 합금은 100 ? 내지 700? 에서 alloy 를 수행함으로써 형성될 수 있다.Meanwhile, the silver alloy may be formed of silver (Ag) and at least one of Cu, Re, Bi, Al, Zn, W, Sn, In and Ni, but is not limited thereto. On the other hand, silver alloy is 100? 700? The alloy may be formed.
한편, 은(Ag)은 50 wt % 이상 함유될 수 있으며, 이에 한정하지 아니한다.On the other hand, silver (Ag) may be contained in an amount of 50 wt% or more, but is not limited thereto.
접합층(146a)은 Cr, Ti, V, Ta 및 Al 중 적어도 어느 하나로 형성될 수 있는데, 제3 전극(146)과 제3 반도체층(136) 간의 부착력을 향상시키고, 열처리시 반사층(146b)에 포함된 은의 과도한 확산 및 이동을 억제한다. 또한, 보호층(146c)은 Cr, Ti, Ni, Pd, Pt, W, Co, 및 Cu 중 적어도 어느 하나로 형성될 수 있는데, 외부 산소의 과다 주입과 은 입자의 과도한 외부 확산을 억제하여, 은의 집괴 및 공공현상을 막아줄 수 있다.The
한편, 접합층(146a), 반사층(146b), 및 보호층(146c)은 순차적으로 증착되거나, 또는 동시에 형성할 수도 있으며, 형성 후 어닐링 공정을 수행할 수 있고 이에 한정하지 아니한다. 한편, 접합층(146a), 반사층(146b) 까지만 순차적으로 증착하거나 동시에 형성될 수 있고, 이에 한정하지 아니한다. 한편, 접합층(146a), 및 반사층(146b)이 동시에 형성되고 alloy 되는 경우 하나의 층 (AgxMyAz (1≥ x ≥0.5) )으로 형성될 수 있다.On the other hand, the
이와 같이 구성되는 제3 전극(146)은 열처리를 수행하면, 제3 전극(146)은 제4 반도체층(136)에 낮은 접촉 저항과 강한 접착력을 가지고 본딩될 수 있다.When the
또한, 열처리에 의한 Galvanic 부식 등이 발생하지 않고, 열처리에 의한 과도한 은 입자의 확산은 접합층(146a)과 보호층(146c)에 의해 방지되므로, 제3 전극(146)은 은 특유의 높은 광 반사도 특성을 유지할 수 있다.Further, since galvanic corrosion or the like by heat treatment does not occur and diffusion of excess silver particles by the heat treatment is prevented by the
한편, 와이어 본딩층(146d)은 발광소자(100)가 발광소자패키지(미도시)에 장착되는 경우, 외부의 전원을 인가하기 위해 연결되는 와이어가 본딩 되도록 형성될 수 있다. 한편, 와이어 본딩층(146d)은 예컨대 금 등을 포함할 수 있으며, 이에 한정하지 아니한다.Meanwhile, the
한편, 제1 내지 제3 전극(142, 144, 146) 중 적어도 하나는 패드 전극일 수 있다.At least one of the first to
도 15 및 도 16 은 실시예에 따른 발광소자(100)의 단면도이다.15 and 16 are sectional views of the
도 15 를 참조하면, 실시예에 따른 발광소자는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)을 포함하며, 제2 발광 구조물(130) 상에 투광성 전극층(170)이 형성될 수 있다.15, the light emitting device according to the embodiment includes a
투광성 전극층(170)은 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 포함할 수 있으며, 이에 한정하지 아니한다. The light
제2 발광 구조물(130) 상에 투광성 전극층(170)이 형성됨으로써, 전류 스프레딩이 개선될 수 있다. 따라서, 제2 발광 구조물(130)에 제공되는 전류가 고루 확산되어 제2 활성층(134)에서 전자와 정공 사이의 재결합율이 증가할 수 있다.By forming the light-transmitting
한편, 도 16 에 도시된 바와 같이 투광성 전극층(170)의 적어도 일 영역이 제거되어 제4 반도체층(136)이 노출되고 제4 반도체층(136)과 제3 전극(146)이 서로 접하게 형성될 수 있으며, 이에 한정하지 아니한다.16, at least one region of the light-transmitting
이때, 제4 반도체층(136)과 제3 전극(146)은 쇼트키 접합을 형성할 수 있다. 이때, 제3 전극(146)을 형성하는 금속 재질은 제4 반도체층(136)보다 높은 일함수를 가질 수 있다. 제4 반도체층(136)과 제3 전극(146)이 쇼트키 접합을 형성함에 따라서, 제3 전극(146)을 통해 공급되는 전류가 제3 전극(146) 하부에 집중되지 않고 투광성 전극층(170)을 통해 흐르게 되어 전류 스프레딩이 개선될 수 있다. At this time, the
도 17 은 실시예에 따른 발광소자(100)의 단면도이다.17 is a sectional view of a
도 17 을 참조하면, 실시예에 따른 발광소자(100)는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)을 포함하며, 제2 발광 구조물(130) 상에 수개의 투광성 구조물(172), 및 투광성 구조물(172) 상에 투광성 전극층(170)이 형성될 수 있다.Referring to FIG. 17, a
투광성 구조물(172)은 투광성을 갖는 수개의 구조물이 제 4 반도체층(136) 상에 배열되게 형성될 수 있다. 투광성 구조물(172)은 예컨대 Al2O3, SiO2, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 재질을 포함할 수 있으며, 이에 한정하지 아니한다.The translucent structure 172 may be formed such that several structures having translucency are arranged on the
투광성 구조물(172)은, 예컨대 소정의 크기를 갖는 수개의 입자가 제4 반도체층(136) 상에 산포되거나, 또는 소정의 두께 및 거칠기를 갖는 층이 제4 반도체층(!36) 상에 형성됨으로써 형성될 수 있으며, 이에 한정하지 아니한다. 한편, 투광성 구조물(172)은 소정의 패턴을 갖게 배치되거나, 또는 랜덤하게 산포될 수 있으며, 이에 한정하지 아니한다. The translucent structure 172 may be formed, for example, such that several particles having a predetermined size are scattered on the
한편, 도 17 에 도시된 바와 같이 투광성 구조물(172) 상에 투광성 전극층(170)이 형성될 수 있다. 투광성 구조물(172) 상에 투광성 전극층(170)이 형성됨으로써 전류 스프레딩이 개선되고, 투광성 구조물(172)이 제4 반도체층(136)으로부터 이탈하거나 또는 투광성 구조물(172)이 손상되는 것이 방지될 수 있다. On the other hand, the
제4 반도체층(136) 상에 수개의 투광성 구조물(172)이 형성됨으로써, 제4 반도체층(136) 상에는 소정의 거칠기를 갖는 제2 요철부(174)가 형성될 수 있다. A plurality of light transmitting structures 172 may be formed on the
제2 요철부(174)는 규칙적인 형상 및 배열을 갖도록 형성될 수 있으며, 불규칙한 형상 및 배열을 갖도록 형성될 수도 있고, 이에 대해 한정하지는 않는다. 제2 요철부(174)는 평탄하지 않는 상면으로서, 랜덤한 형상의 수개의 요철이 배열되거나 소정의 패턴을 형성하여 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있고, 이에 한정하지 아니한다.The second concave-
제2 요철부(174)는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.The second concave-
제2 요철부(174)는 제1, 및 제2 활성층(124, 134)으로부터 생성된 빛이 제2 발광 구조물(130)의 상면에서 전반사되어 재흡수되거나 산란되는 것을 방지하는 광 추출 구조를 형성한다. 즉, 제2 요철부(174)는 제1, 및 제2 활성층(124, 134)으로부터 생성된 빛이 제2 발광 구조물(130)의 상면에 입사할 때 임계각 이하의 입사각을 형성할 수 있다.The second concave-
제2 요철부(174)가 제2 발광 구조물(130)의 상면에 형성됨에 따라서 제1, 및 제2 활성층(124, 134)으로부터 생성된 빛이 제2 발광 구조물(130)의 상면에서 에서 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(100)의 광 추출 효율의 향상에 기여할 수 있다.The second concave-
도 18 은 실시예에 따른 발광소자의 단면도이다.18 is a cross-sectional view of a light emitting device according to an embodiment.
도 18 을 참조하면, 실시예에 따른 발광소자(100)는, 제1 반도체층(122), 제2 반도체층(126), 및 제1 및 제2 반도체층(122, 126) 사이에 형성되는 제1 활성층(124)을 포함하는 제1 발광 구조물(120)과, 제1 발광 구조물(120) 상에 형성되며 제3 반도체층(132), 제4 반도체층(136), 및 제3 및 제4 반도체층(132, 136) 사이에 형성되는 제2 활성층(134)을 포함하는 제2 발광 구조물(130)을 포함하며, 제1 및 제2 발광 구조물(120, 130)은 각각 전자 제한층(EBL : Electron Blocking Layer)(128, 138)을 포함할 수 있다.Referring to FIG. 18, a
예컨대, 도 18 에 도시된 바와 같이 제1 발광 구조물(120)은 제1 전자 제한층(128)을 포함하며, 제2 발광 구조물(130)은 제2 전자 제한층(138)을 포함할 수 있다.For example, as shown in FIG. 18, the first
제1, 및 제2 전자 제한층(128, 138)은 제1 및 제2 활성층(124, 134)보다 상대적으로 큰 밴드갭을 가짐으로써, 제1 및 제3 반도체층(122, 132)으로부터 주입된 전자가 제1 및 제2 활성층(124, 134)에서 재결합되지 않고 제2, 및 제4 반도체층(126, 136)으로 주입되는 현상을 방지할 수 있다. 이에 따라 제1 및 제2 활성층(124, 134)에서 전자와 정공의 재결합 확률을 높이고 누설전류를 방지할 수 있다.The first and second electron confinement layers 128 and 138 have a relatively larger bandgap than the first and second
한편, 상술한 제1 및 제2 전자 제한층(128, 138)은 제1 및 제2 활성층(124, 134)에 포함된 장벽층의 밴드갭보다 큰 밴드갭을 가질 수 있으며, 예컨대 p 형 AlGaN 과 같은 Al 을 포함한 반도체층으로 형성될 수 있고, 이에 한정하지 아니한다.On the other hand, the first and second electron confinement layers 128 and 138 may have a band gap larger than the band gap of the barrier layer included in the first and second
한편, 제1, 및 제2 전자 제한층(128,138)은 제1 반도체층(122)과 제2 반도체층(126) 사이, 및 제3 반도체층(132)과 제4 반도체층(136) 사이에 형성될 수 있다. 도 18 에서는 제2 반도체층(126)과 제1 활성층(124) 사이에 제1 전자 제한층(128)이 형성되며, 제4 반도체층(136)과 제2 활성층(134) 사이에 제2 전자 제한층(138)이 형성되었으나, 이에 한정하지 아니한다. 즉, 도 19 에 도시된 바와 같이 제1 반도체층(122)과 제1 활성층(124) 사이에 제1 전자 제한층(128)이 형성되며, 제3 반도체층(132)과 제2 활성층(134) 사이에 제2 전자 제한층(138)이 형성될 수 있으며, 이에 한정하지 아니한다.The first and second electron confinement layers 128 and 138 are formed between the
도 20 은 실시예에 따른 발광소자의 단면도이며, 도 21은 도 20 의 B 영역을 확대 도시한 확대 단면도이고, 도 22 및 도 23 은 실시예에 따른 발광소자의 에너지 밴드 다이어그램을 나타낸 도면이다.FIG. 20 is a cross-sectional view of the light emitting device according to the embodiment, FIG. 21 is an enlarged cross-sectional view showing the region B in FIG. 20, and FIGS. 22 and 23 are energy band diagrams of the light emitting device according to the embodiment.
도 20 을 참조하면, 발광소자(100)의 제2 활성층(134)은 다중 양자우물 구조를 가질 수 있다. 예컨대, 제2 활성층(134)은 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2. B3)을 포함할 수 있다. Referring to FIG. 20, the second
이하에서는 제2 활성층(134)의 다중 양자우물 구조에 관해 설명하나, 제1 활성층(124) 또한 다중 양자우물 구조를 가질 수 있으며, 하기 설명은 제1 활성층(124)에 대해서도 동일하다.Hereinafter, the multiple quantum well structure of the second
제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)은 도 21 에 도시된 바와 같이 서로 교대로 적층되는 구조를 가질 수 있다. The first through third well layers Q1, Q2, and Q3 and the first through third barrier layers B1, B2, and B3 may have a structure in which they are alternately stacked as shown in FIG.
한편, 도 21 에서는 각각 제1 내지 제3 우물층(Q1, Q2, Q3) 및 제1 내지 제3 장벽층(B1, B2, B3)이 형성되고 제1 내지 제3 장벽층(B1, B2, B3)과 제1 내지 제3 우물층(Q1, Q2, Q3)이 교대로 적층되게 형성되도록 도시되었으나, 이에 한정하지 아니하며, 우물층(Q1, Q2, Q3) 및 장벽층(B1, B2, B3)은 임의의 수를 갖도록 형성될 수 있으며, 배치 또한 임의의 배치를 가질 수 있다. 아울러, 상술한 바와 같이 각각의 우물층(Q1, Q2, Q3), 및 각각의 장벽층(B1, B2, B3)을 형성하는 재질의 조성비 및 밴드갭, 및 두께는 서로 상이할 수 있으며, 도 21 에 도시된 바와 같이 한정하지 아니한다. In FIG. 21, the first through third well layers Q1, Q2 and Q3 and the first through third barrier layers B1, B2 and B3 are formed and the first through third barrier layers B1, B2, B3 and the first to third well layers Q1, Q2 and Q3 are alternately stacked, but not limited thereto, the well layers Q1, Q2 and Q3 and the barrier layers B1, B2 and B3 ) May be formed to have any number, and the arrangement may also have any arrangement. In addition, as described above, the composition ratio, band gap, and thickness of the material forming each of the well layers Q1, Q2, and Q3 and the barrier layers B1, B2, and B3 may be different from each other, 21 as shown in Fig.
한편, 도 22 내지 도 23 를 참조하면, 제3 우물층(Q3)의 밴드갭은 제1 및 제2 우물층(Q1, Q2)의 밴드갭보다 크게 형성될 수 있다. 22 to 23, the band gap of the third well layer Q3 may be formed to be larger than the band gap of the first and second well layers Q1 and Q2.
제2 활성층(134)에 정공을 제공하는 제4 반도체층(136)에 인접한 제3 우물층(Q3)의 밴드갭이 제1, 및 제2 우물층(Q1, Q2)의 밴드갭에 비해서 크게 형성됨에 따라서, 정공의 이동이 용이해질 수 있다. 이에 따라서, 제1, 및 제2 우물층(Q1, Q2)으로 정공이 주입되는 효율 및 전체적인 정공 주입 효율이 증대될 수 있다.The band gap of the third well layer Q3 adjacent to the
아울러, 제3 우물층(Q3)의 밴드갭은 제1 및 제2 우물층(Q1, Q2)보다 크고 장벽층(B1, B2, B3)보다 작으므로, 밴드갭이 큰 장벽층(B1, B2, B3) 및 제2 반도체층(126)과 밴드갭이 작은 우물층(Q1, Q2, Q3) 사이의 밴드갭 차이로 인한 층간 응력 발생을 완화시킴으로써, 발광소자(100)의 신뢰성을 더욱 향상시킬 수 있다.Since the band gap of the third well layer Q3 is larger than that of the first and second well layers Q1 and Q2 and smaller than the barrier layers B1, B2 and B3, the barrier layers B1 and B2 The reliability of the
한편, 상술한 바와 같이, 우물층(Q1, Q2, Q3)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다. 우물층(Q1, Q2, Q3)의 In 함유량이 높을수록 밴드갭은 작아지며, 반대로 우물층(Q1, Q2, Q3)의 In 함율량이 작을수록 우물층(Q1, Q2, Q3)의 밴드갭은 커질 수 있다.On the other hand, in as described above, the well layer (Q1, Q2, Q3) is In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) May have a composition formula. The bandgap of the well layers Q1, Q2 and Q3 becomes smaller as the In content of the well layers Q1, Q2 and Q3 becomes lower. On the contrary, the smaller the In content of the well layers Q1, Q2 and Q3, Can be large.
예컨대, 제3 우물층(Q3)의 In 함유량은 제1, 및 제2 우물층(Q1, Q2)의 In 함유량의 90% 내지 99% 일 수 있다. In 함유량이 90% 미만인 경우, 제3 우물층(Q3)의 밴드갭이 제1, 및 제2 우물층(Q1, Q2)의 격자상수 차이가 커져, 오히려 결정성이 저하된다. 또한, In 함유량이 99%이상 인 경우에는 제1, 및 제2 우물층(Q1, Q2)과 큰 차이가 없어서, 정공 주입 및 경정성 향상에 큰 영향을 주지 못한다. 상기 비율은 몰비, 부피비, 질량비 중 어느 하나일 수 있으며, 이에 한정하지 아니한다.For example, the In content of the third well layer Q3 may be 90% to 99% of the In content of the first and second well layers Q1 and Q2. When the In content is less than 90%, the difference in lattice constant between the first and second well layers (Q1, Q2) of the bandgap of the third well layer (Q3) becomes large, and the crystallinity deteriorates. When the In content is 99% or more, there is no significant difference from the first and second well layers (Q1 and Q2), so that the injection of holes and improvement in hardness are not greatly affected. The ratio may be any of a molar ratio, a volume ratio, and a mass ratio, but is not limited thereto.
한편, 반도체층에는 반도체층 간의 격자상수 차이 및 배향성에 의한 응력이 발생하여 생기는 압전분극(piezoelectric polariziton)이 발생할 수 있다. 발광소자를 형성하는 반도체 재료는 큰 값의 압전계수를 가지므로 작은 변형(strain)에도 매우 큰 분극을 초래할 수 있다. 두 개의 분극으로 유발된 정전기장(electric field)은 양자우물 구조의 에너지 밴드 구조를 변화시켜 이에 따른 전자와 정공의 분포를 왜곡시키게 된다. 이러한 효과를 양자 구속 스타크 효과(quantum confined stark effect, QCSE)라고 하는데 이는 전자와 정공의 재결합으로 빛을 방생시키는 발광소자에 있어서 낮은 내부양자효율을 유발하고 발광 스펙트럼의 적색 편이(red shift) 등 발광소자의 전기적, 광학적 특성에 악영향을 끼칠 수 있다.On the other hand, piezoelectric polarizations may be generated in the semiconductor layer due to the stress due to the difference in lattice constant and the orientation between the semiconductor layers. Since the semiconductor material forming the light emitting element has a large value of the piezoelectric coefficient, it can cause a very large polarization even with a small strain. The electric field induced by the two polarization changes the energy band structure of the quantum well structure, distorting the distribution of electrons and holes. This effect is called a quantum confined stark effect (QCSE), which causes a low internal quantum efficiency in a light emitting device that emits light due to the recombination of electrons and holes, and causes a red shift in the emission spectrum The electrical and optical characteristics of the device may be adversely affected.
상술한 바와 같이, 우물층(Q1, Q2, Q3)은 InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖고, 장벽층(B1, B2, B3)은 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤≤≤의 조성식을 가질 수 있다. InN 의 격자상수가 GaN 보다 크고, 우물층(Q1, Q2, Q3)에 포함된 In 함량이 커질수록 우물층(Q1, Q2, Q3)의 격자상수가 커져서 장벽층(B1, B2, B3)과 우물층(Q1, Q2, Q3) 사이의 격자상수 차이가 증가하고 따라서 층 간의 strain 이 더욱 크게 발생하게 된다. 이러한 strain 에 의해서 상술한 바와 같은 분극 효과가 더욱 증대되어 내부 전기장이 강화되고, 이에 따라서 밴드가 전기장에 따라서 휘어서 뾰족한 형태의 triangle potential 우물이 생기며, 이러한 triangle potential 우물에 전자나 홀이 집중되는 형상이 발생할 수 있다. 따라서 전자와 홀의 재결합율이 저하될 수 있다. As it described above, the composition formula of the well layer (Q1, Q2, Q3) is In x Al y Ga 1 -x- y N (0≤x≤1, 0 ≤y≤1, 0≤x + y≤1) has a barrier layer (B1, B2, B3) may have a composition formula of in a Al b Ga 1 -a- b N (0≤a≤1, 0 ≤b≤1, 0≤a + b≤≤≤ The lattice constants of the well layers Q1, Q2 and Q3 become larger as the lattice constant of InN is larger than that of GaN and the In content of the well layers Q1, Q2 and Q3 becomes larger, The difference in lattice constant between the well layers Q1, Q2 and Q3 increases, and thus the strain between the layers becomes larger. By this strain, the above-mentioned polarization effect is further increased, the internal electric field is strengthened, Therefore, the band is bent according to the electric field and a triangular potential well is formed, and a shape in which electrons and holes are concentrated in the triangle potential well may occur, so that the recombination rate of electrons and holes may be lowered.
실시예에 따라서, 제3 우물층(Q3)의 In 함량이 감소하여 격자상수가 작아짐에 따라서, 장벽층(B1, B2, B3)과 제3 우물층(Q3) 사이의 격자상수 차이가 작아질 수 있다. 따라서, 상술한 triangle potential 우물의 발생이 감소할 수 있으며, 따라서 전자와 홀의 재결합율이 증가할 수 있고, 발광소자(100)의 발광 효율이 개선될 수 있다.According to the embodiment, as the In content of the third well layer Q3 decreases and the lattice constant decreases, the lattice constant difference between the barrier layers B1, B2, B3 and the third well layer Q3 becomes small . Therefore, the occurrence of the triangle potential well described above can be reduced, the recombination rate of electrons and holes can be increased, and the luminous efficiency of the
아울러, 제4 반도체층(126)에 인접한 제3 우물층(Q3)의 밴드갭이 크게 형성되고, 높은 전위 장벽을 가짐으로써, 제2 반도체층(126)에서 제공되는 캐리어(예컨대 정공)에 대해서 저항성을 가짐으로써 정공의 경로 확산을 가져올 수 있다. 정공의 경로 확산을 통해 제2 활성층(134)의 면적에 걸쳐 더욱 넓은 범위에서 전자와 정공의 재결합이 발생하여 전자와 정공의 결합률을 향상시킬 수 있고, 따라서 발광소자(100)의 발광 효율이 향상될 수 있다.The third well layer Q3 adjacent to the
한편, 기판(110)와 기판(110)상에 형성되는 제1 발광 구조물(120)간의 격자 상수 차이에 기인하는 결정결함은 성장방향에 따라 증가하는 경향이 있으므로, 기판(110)로부터 가장 이격된 위치에 형성된 제4 반도체층(136)이 가장 큰 결정결함을 가질 수 있다. 정공이동도(hole mobility)가 전자이동도(electron mobility)보다 낮다는 사실을 감안하면, 제4 반도체층(136)의 결정성 저하로 인한 정공 주입효율의 저하는 발광소자(100)의 발광 효율을 저하시킬 수 있다.On the other hand, since crystal defects due to the difference in lattice constant between the
그러나, 실시예와 같이 제2 활성층(134)의 제3 우물층(Q3)의 밴드갭이 크게 형성됨으로써 결정결함의 전파를 차단할 수 있으므로, 제4 반도체층(136)의 결정결함이 개선될 수 있고, 발광소자(100)의 발광 효율이 개선될 수 있다. However, since the band gap of the third well layer Q3 of the second
한편, 도 23 에 도시된 바와 같이, 제1 내지 제3 우물층(Q1, Q2, Q3)의 밴드갭은 순차적으로 크게 형성될 수 있다On the other hand, as shown in FIG. 23, the band gaps of the first through third well layers Q1, Q2, and Q3 may be sequentially increased
즉, 제1 내지 제3 우물층(Q1, Q2, Q3)에 포함된 In의 함유량은 제1 우물층(Q1)에서 제3 우물층(Q3)으로 갈수록 순차적으로 적게 형성될 수 있다.That is, the content of In contained in the first to third well layers Q1, Q2 and Q3 may be gradually decreased from the first well layer Q1 to the third well layer Q3.
정공을 주입하는 제4 반도체층(136)에 인접할수록 우물층(Q1, Q2, Q3)이 더욱 큰 밴드갭을 갖게 형성됨에 따라서, 제1 내지 제3 우물층(Q1, Q2, Q3)의 정공 주입 효율이 향상될 수 있으며, 따라서 발광소자(100)의 발광 효율이 개선될 수 있다.The well layers Q1, Q2 and Q3 are formed to have a larger bandgap as the
또한, 제1 우물층(Q1)으로부터 제3 우물층(Q3)으로 순차적으로 밴드갭이 커짐에 따라서, 우물층(Q1, Q2, Q3)과 장벽층(B1, B2, B3) 및 제3, 제4 반도체층(132, 134) 사이의 격자상수 차이가 완화되어 triangle potential 우물의 발생이 감소할 수 있고, 따라서 전자와 홀의 재결합율이 증가할 수 있고, 발광소자(100)의 발광 효율이 개선될 수 있다.As the bandgap increases sequentially from the first well layer Q1 to the third well layer Q3, the well layers Q1, Q2 and Q3 and the barrier layers B1, B2 and B3 and the third, The difference in lattice constant between the fourth semiconductor layers 132 and 134 can be alleviated and the generation of triangle potential wells can be reduced and thus the recombination rate of electrons and holes can be increased and the luminous efficiency of the
한편, 제1 활성층(124)의 우물층(미도시)의 두께와, 제2 활성층(134)의 제1 내지 제3 우물층(Q1, Q2, Q3)의 두께 및 밴드갭 크기는 서로 상이할 수 있다.On the other hand, the thickness of the well layer (not shown) of the first
예컨대, 우물층내에서 발생하는 빛의 에너지 준위 공식은 하기와 같다.For example, the energy level equation of light generated in the well layer is as follows.
이때, L 은 우물층의 두께(d1, d2)에 대응한다. 따라서, 제1 내지 제3 우물층(Q1, Q2, Q3)의 두께가 두꺼워질수록 제1 내지 제3 우물층(Q1, Q2, Q3)에서 발생하는 빛의 에너지 준위는 낮아지게 된다. Here, L corresponds to the thickness (d1, d2) of the well layer. Accordingly, as the thicknesses of the first through third well layers Q1, Q2 and Q3 increase, the energy level of light generated in the first through third well layers Q1, Q2 and Q3 becomes low.
제1 활성층(124)의 우물층(미도시)의 두께와, 제2 활성층의 제1 내지 제3 우물층(Q1, Q2, Q3)의 두께가 서로 상이하게 형성됨으로써, 제1 발광 구조물(120)과 제2 발광 구조물(130)이 서로 상이한 파장의 광을 생성할 수 있다. 예컨대, 제1 발광 구조물(120)은 청색광을 생성하고, 제2 발광 구조물(130)은 녹색광을 생성할 수 있다. 따라서, 발광소자(100)는 다색 발광이 가능하며, 다색광의 중첩을 통해 형광체(미도시)와 같은 별도의 광촉매를 사용하지 않고 백색광과 같은 소정의 광을 생성할 수 있다.The thickness of the well layer (not shown) of the first
도 24 및 도 25 는 실시예에 따른 발광소자(100)를 포함한 조명 시스템(200)의 회로도를 나타낸 개념도이다.24 and 25 are conceptual diagrams showing a circuit diagram of an
도 24 및 도 25 를 참조하면, 실시예에 따른 발광소자(100)를 포함한 조명 시스템(200)은 적어도 하나의 발광소자(100)를 포함하며, 각각의 발광소자(100)가 직렬 연결되게 구성될 수 있다.24 and 25, an
각각의 발광소자(100)는 기판(미도시) 상에 소정의 회로 패턴을 통해 연결되어 발광소자 어레이를 형성할 수 있다. 이때, 발광소자(100)는 예컨대 후술하는 발광소자 패키지(500)에 실장되고 상기 발광소자 패키지(500)가 기판(미도시) 상에 실장되게 구성되거나, 또는 기판(미도시) 상에 발광소자(100)가 실장되는 (COB : Chip on Board) 형태로 구성될 수 있으며, 이에 한정하지 아니한다.Each of the
아울러, 실시예에 따른 발광소자(100)를 포함한 조명 시스템(200)은 예컨대 램프, 가로등, 백라이트 유닛 등과 같은 조명 장치를 포함할 수 있으며, 이에 한정하지 아니한다.In addition, the
실시예에 따른 발광소자(100)는 AC 전원의 역전압 및 정전압 phase 에서 각각 광을 생성할 수 있는 제1 발광 구조물(120) 및 제2 발광 구조물(130)을 포함하므로, 실시예에 따른 조명 시스템(200)에 AC 전원이 연결된 경우, 발광소자(100)는 역전압 및 정전압 phase 모두에 대해 발광할 수 있으므로, 역전압 인가와 정전압 인가의 phase 전환에 따른 조명 시스템(200)의 깜박임 현상이 방지될 수 있다.Since the
또한, 각각의 발광소자(100)는 역전압 및 정전압 phase 에서 모두 구동할 수 있고, 각각의 경우에 해당하는 전류 패스가 형성되므로, 예컨대 도 24 및 도 25 에 도시된 바와 같이 수개의 발광소자(100)가 AC 전원에 대해 직렬 연결되게 구성될 수 있다. 따라서, 수개의 발광소자(100)의 연결이 용이해지며 조명 시스템(200)의 출력 향상 및 출력 조절이 가능해질 수 있다.In addition, each of the
도 26 내지 도 28 은 실시예에 따른 발광소자를 포함한 발광소자 패키지를 나타낸 사시도 및 단면도이다.26 to 28 are a perspective view and a cross-sectional view of a light emitting device package including the light emitting device according to the embodiment.
도 26 내지 도 28 을 참조하면, 발광소자 패키지(500)는 캐비티(520)가 형성된 몸체(510), 몸체(510)에 실장되는 제1 및 제2 리드 프레임(540, 550)과, 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결되는 발광소자(530), 및 발광소자(530)를 덮도록 캐비티(520)에 충진되는 수지층(미도시)를 포함할 수 있다. 26 to 28, the light emitting
몸체(510)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(510)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다. The
몸체(510)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(530)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다. The inner surface of the
광의 지향각이 줄어들수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(530)에서 외부로 방출되는 광의 집중성은 감소한다.Concentration of light emitted to the outside from the
한편, 몸체(510)에 형성되는 캐비티(520)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.The shape of the
발광소자(530)는 제1 리드 프레임(540) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(530)는 한 개 이상 실장될 수 있다.The
또한, 발광소자(530)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.The
한편, 실시예에 따른 발광소자(530)는 제1 및 제2 발광 구조물(미도시)을 포함하며, 제1 및 제2 발광 구조물(미도시)는 각각 역방향 바이어스 및 순방향 바이어스에서 구동할 수 있다. 따라서, 실시예에 따른 발광소자 패키지(500)는 교류 전원에서 역방향 바이어스 및 순방향 바이어스에서 모두 발광할 수 있으므로, 발광 효율이 개선될 수 있다. Meanwhile, the
아울러, 교류 전원에서 별도의 ESD 소자가 필요하지 않으므로, 발광소자 패키지(500) 내에 ESD 소자에 의한 광 손실이 방지될 수 있다.In addition, since no separate ESD device is required in the AC power source, optical loss due to the ESD device in the light emitting
수지층(미도시)은 발광소자(530)를 덮도록 캐비티(520)에 충진될 수 있다.The resin layer (not shown) may be filled in the
수지층(미도시)은 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(520) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.The resin layer (not shown) may be formed of silicon, epoxy, or other resin material. The resin layer may be filled in the
또한 수지층(미도시)은 형광체를 포함할 수 있으며, 형광체는 발광소자(530)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(500)가 백색광을 구현하도록 할 수 있다. In addition, the resin layer (not shown) may include a phosphor, and the phosphor may be selected to be a wavelength of light emitted from the
이러한 형광체는 발광소자(530)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다. The phosphor may be one of a blue light emitting phosphor, a blue light emitting phosphor, a green light emitting phosphor, a sulfur green light emitting phosphor, a yellow light emitting phosphor, a yellow red light emitting phosphor, an orange light emitting phosphor, and a red light emitting phosphor depending on the wavelength of light emitted from the
즉, 형광체는 발광소자(530)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(530)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(500)는 백색 빛을 제공할 수 있다. That is, the phosphor may be excited by the light having the first light emitted from the
이와 유사하게, 발광소자(530)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(530)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.Similarly, when the
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.Such a fluorescent material may be a known fluorescent material such as a YAG, TAG, sulfide, silicate, aluminate, nitride, carbide, nitridosilicate, borate, fluoride or phosphate.
제1 및 제2 리드 프레임(540, 550)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(540, 550)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first and second lead frames 540 and 550 may be formed of a metal material such as titanium, copper, nickel, gold, chromium, tantalum, (Pt), tin (Sn), silver (Ag), phosphorus (P), aluminum (Al), indium (In), palladium (Pd), cobalt (Co), silicon (Si), germanium , Hafnium (Hf), ruthenium (Ru), and iron (Fe). Also, the first and second lead frames 540 and 550 may be formed to have a single layer or a multilayer structure, but the present invention is not limited thereto.
제1 제2 리드 프레임(540, 550)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(530)는 제1 및 제2 리드 프레임(540, 550)상에 실장되며, 제1 및 제2 리드 프레임(540, 550)은 발광소자(530)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(530)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(540, 550)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(540, 550)에 전원이 연결되면 발광소자(530)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(510)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(530)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.The first and second lead frames 540 and 550 are separated from each other and electrically separated from each other. The
한편, 도 28 을 참조하면, 실시예에 따른 발광소자 패키지(500)는 광학 시트(580)를 포함할 수 있으며, 광학 시트(580)는 베이스부(582) 및 프리즘 패턴(584)을 포함할 수 있다.28, the light emitting
베이스부(582)는 프리즘 패턴(584)를 형성하기 위한 지지체로서 열적 안정성이 우수하고 투명한 재질로 이루어진 것으로, 예를 들어 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리프로필렌, 폴리에틸렌, 폴리스틸렌, 및 폴리에폭시로 이루어진 군에서 선택된 어느 하나로 이루어질 수 있으나 이에 한정하지 않는다.The
또한, 베이스부(582)는 형광체(미도시)를 포함할 수 있다. 일 예로 베이스부(582)를 형성하는 재질에 형광체(미도시)를 골고루 분산시킨 상태에서 이를 경화하여 베이스부(582)를 형성할 수 있다. 이와 같이 베이스부(582)를 형성하는 경우는 형광체(미도시)는 베이스부(582) 전체에 균일하게 분포될 수 있다. Further, the
한편, 베이스부(582) 상에는 광을 굴절하고, 집광하는 입체 형상의 프리즘 패턴(584)이 형성될 수 있다. 프리즘 패턴(584)을 구성하는 물질은 아크릴 레진일 수 있으나, 이에 한정되지 않는다.On the other hand, a three-
프리즘 패턴(584)은 베이스부(582)의 일 면에서 일 방향을 따라 상호 인접하여 평행하게 배열된 복수의 선형 프리즘을 포함하며, 선형 프리즘의 축 방향에 대한 수직 단면은 삼각형일 수 있다.The
프리즘 패턴(584)은 광을 집광하는 효과가 있기 때문에, 발광소자 패키지(500)에 광학 시트(580)를 부착하는 경우는 광의 직진성이 향상되어 발광소자 패키지(500)의 광의 휘도가 향상될 수 있다.Since the
한편, 프리즘 패턴(584)에는 형광체(미도시)가 포함될 수 있다.Meanwhile, the
형광체(미도시)는 분산된 상태로 프리즘 패턴(584)을 형성하는, 예를 들면 아크릴 레진과 혼합하여 페이스트 또는 슬러리 상태로 만든 후, 프리즘 패턴(584)을 형성함으로써 프리즘 패턴(584) 내에 균일하게 포함될 수 있다.The phosphors (not shown) are dispersed in the
이와 같이 프리즘 패턴(584)에 형광체(미도시)가 포함되는 경우는 발광소자 패키지(500)의 광의 균일도 및 분포도가 향상됨은 물론, 프리즘 패턴(584)에 의한 광의 집광효과 외에 형광체(미도시)에 의한 광의 분산효과가 있기 때문에 발광소자 패키지(500)의 지향각을 향상시킬 수 있다.When a phosphor (not shown) is included in the
실시 예에 따른 발광소자 패키지(500)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(500)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다. A light guide plate, a prism sheet, a diffusion sheet, and the like, which are optical members, may be disposed on the light path of the light emitting
도 29 는 실시예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 30 은 도 29 의 조명장치의 C-C' 단면을 도시한 단면도이다.FIG. 29 is a perspective view illustrating a lighting device including a light emitting device package according to an embodiment, and FIG. 30 is a cross-sectional view taken along the line C-C 'of the lighting device of FIG. 29.
도 29 및 도 30 을 참조하면, 조명장치(600)는 몸체(610), 몸체(610)와 체결되는 커버(630) 및 몸체(610)의 양단에 위치하는 마감캡(650)을 포함할 수 있다.29 and 30, the
몸체(610)의 하부면에는 발광소자 모듈(640)이 체결되며, 몸체(610)는 발광소자 패키지(644)에서 발생된 열이 몸체(610)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.A light emitting
발광소자 패키지(644)는 PCB(642) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(642)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.The light emitting
한편, 실시예에 따른 발광소자 패키지(644)는 발광소자(미도시)를 포함하며,발광소자(미도시)는 제1 및 제2 발광 구조물(미도시)을 포함하고, 제1 및 제2 발광 구조물(미도시)은 각각 역방향 바이어스 및 순방향 바이어스에서 구동할 수 있다. 따라서, 실시예에 따른 조명장치(600)는 교류 전원에서 역방향 바이어스 및 순방향 바이어스에서 모두 발광할 수 있으므로, 깜박임 현상이 해소되고 발광 효율이 개선될 수 있다. The light emitting
발광소자 패키지(644)는 연장된 리드 프레임(미도시)를 포함하여 향상된 방열 기능을 가질 수 있으므로, 발광소자 패키지(644)의 신뢰성과 효율성이 향상될 수 있으며, 발광소자 패키지(622) 및 발광소자 패키지(644)를 포함하는 조명장치(600)의 사용 연한이 연장될 수 있다.The light emitting
커버(630)는 몸체(610)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.The
커버(630)는 내부의 발광소자 모듈(640)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(630)는 발광소자 패키지(644)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(630)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다. The
한편, 발광소자 패키지(644)에서 발생한 광은 커버(630)를 통해 외부로 방출되므로 커버(630)는 광 투과율이 우수하여야 하며, 발광소자 패키지(644)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(630)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.Since the light generated in the light emitting
마감캡(650)은 몸체(610)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(650)에는 전원핀(652)이 형성되어 있어, 실시예에 따른 조명장치(600)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.The finishing
도 31 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.31 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment.
도 31 은 에지-라이트 방식으로, 액정표시장치(700)는 액정표시패널(710)과 액정표시패널(710)로 빛을 제공하기 위한 백라이트 유닛(770)을 포함할 수 있다.31, the
액정표시패널(710)은 백라이트 유닛(770)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(710)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(712) 및 박막 트랜지스터 기판(714)을 포함할 수 있다.The liquid
컬러 필터 기판(712)은 액정표시패널(710)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.The
박막 트랜지스터 기판(714)은 구동 필름(717)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(718)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(714)은 인쇄회로 기판(718)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(718)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.The thin film transistor substrate 714 is electrically connected to a printed
박막 트랜지스터 기판(714)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다. The thin film transistor substrate 714 may include a thin film transistor and a pixel electrode formed as a thin film on another substrate of a transparent material such as glass or plastic.
백라이트 유닛(770)은 빛을 출력하는 발광소자 모듈(720), 발광소자 모듈(720)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(710)로 제공하는 도광판(730), 도광판(730)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(750, 766, 764) 및 도광판(730)의 후방으로 방출되는 빛을 도광판(730)으로 반사시키는 반사 시트(740)로 구성된다.The
발광소자 모듈(720)은 복수의 발광소자 패키지(724)와 복수의 발광소자 패키지(724)가 실장되어 어레이를 이룰 수 있도록 PCB기판(722)을 포함할 수 있다.The light emitting device module 720 may include a PCB substrate 722 for mounting a plurality of light emitting device packages 724 and a plurality of light emitting device packages 724 to form an array.
한편, 실시예에 따른 백라이트 유닛(770)은 발광소자(미도시)를 포함하며,발광소자(미도시)는 제1 및 제2 발광 구조물(미도시)을 포함하고, 제1 및 제2 발광 구조물(미도시)은 각각 역방향 바이어스 및 순방향 바이어스에서 구동할 수 있다. 따라서, 실시예에 따른 백라이트 유닛(770)는 교류 전원에서 역방향 바이어스 및 순방향 바이어스에서 모두 발광할 수 있으므로, 깜박임 현상이 해소되고 발광 효율이 개선될 수 있다. Meanwhile, the
한편, 백라이트 유닛(770)은 도광판(730)으로부터 입사되는 빛을 액정 표시 패널(710) 방향으로 확산시키는 확산필름(766)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(750)으로 구성될 수 있으며, 프리즘필름(750)를 보호하기 위한 보호필름(764)을 포함할 수 있다.The
도 32 는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 31 에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.32 is an exploded perspective view of a liquid crystal display device including a light emitting device according to an embodiment. However, the parts shown and described in Fig. 31 are not repeatedly described in detail.
도 32 는 직하 방식으로, 액정표시장치(800)는 액정표시패널(810)과 액정표시패널(810)로 빛을 제공하기 위한 백라이트 유닛(870)을 포함할 수 있다.32, the liquid
액정표시패널(810)은 도 31 에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.Since the liquid crystal display panel 810 is the same as that described with reference to FIG. 31, detailed description is omitted.
백라이트 유닛(870)은 복수의 발광소자 모듈(823), 반사시트(824), 발광소자 모듈(823)과 반사시트(824)가 수납되는 하부 섀시(830), 발광소자 모듈(823)의 상부에 배치되는 확산판(840) 및 다수의 광학필름(860)을 포함할 수 있다.The
발광소자 모듈(823) 복수의 발광소자 패키지(822)와 복수의 발광소자 패키지(822)가 실장되어 어레이를 이룰 수 있도록 PCB기판(821)을 포함할 수 있다.The light emitting
한편, 실시예에 따른 백라이트 유닛(870)은 발광소자(미도시)를 포함하며,발광소자(미도시)는 제1 및 제2 발광 구조물(미도시)을 포함하고, 제1 및 제2 발광 구조물(미도시)은 각각 역방향 바이어스 및 순방향 바이어스에서 구동할 수 있다. 따라서, 실시예에 따른 백라이트 유닛(870)는 교류 전원에서 역방향 바이어스 및 순방향 바이어스에서 모두 발광할 수 있으므로, 깜박임 현상이 해소되고 발광 효율이 개선될 수 있다. The
반사 시트(824)는 발광소자 패키지(822)에서 발생한 빛을 액정표시패널(810)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.The
한편, 발광소자 모듈(823)에서 발생한 빛은 확산판(840)에 입사하며, 확산판(840)의 상부에는 광학 필름(860)이 배치된다. 광학 필름(860)은 확산 필름(866), 프리즘필름(850) 및 보호필름(864)를 포함하여 구성될 수 있다.Light generated in the light emitting
한편, 실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.Meanwhile, the light emitting device according to the embodiment is not limited to the configuration and method of the embodiments described above, but the embodiments may be modified so that all or some of the embodiments may be selectively And may be configured in combination.
또한, 이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the present invention.
100 : 발광소자 120 : 제1 발광 구조물
122: 제1 반도체층 124 : 제1 활성층
126 : 제2 반도체층 130 : 제2 발광 구조물
132 : 제3 반도체층 134 : 제2 활성층
136 : 제4 반도체층 142 : 제1 전극
144 : 제2 전극 146 : 제3 전극100: light emitting device 120: first light emitting structure
122: first semiconductor layer 124: first active layer
126: second semiconductor layer 130: second light emitting structure
132: third semiconductor layer 134: second active layer
136: fourth semiconductor layer 142: first electrode
144: second electrode 146: third electrode
Claims (41)
상기 제1 발광 구조물 상에 형성되며 제3 반도체층, 제4 반도체층, 및 제3 및 제4 반도체층 사이에 형성되는 제2 활성층을 포함하는 제2 발광 구조물;
상기 제1 발광 구조물과 상기 제2 발광 구조물 사이에 배치되는 중간층;
상기 제1 반도체층과 전기적으로 연결되는 제1 전극;
상기 제2 및 상기 제3 반도체층과 전기적으로 연결되는 제2 전극; 및
상기 제4 반도체층과 전기적으로 연결되는 제3 전극;을 포함하며,
상기 제1 및 제3 반도체층은 제1 도전형으로 도핑되고,
상기 제2 및 제4 반도체층은 제2 도전형으로 도핑되며,
상기 제1 및 제2 발광 구조물은 각각 제1 및 제2 전자 제한층을 포함하며,
상기 제1 및 제2 전자 제한층은 각각 상기 제1 및 제2 활성층에 포함된 각 장벽층의 밴드갭보다 큰 밴드갭을 가지며,
상기 제2 발광 구조물 상에 복수개의 투광성 구조물이 형성되고, 상기 제2 발광구조물 및 투광성 구조물 상에 투광성 전극층이 형성되며,
상기 중간층은 밴드갭이 서로 상이한 적어도 제1 층, 제2 층, 제3 층 및 제4 층이 반복하여 교대로 적층되는 다층 구조를 가지되, 가장 밴드갭이 큰 층과 가장 밴드갭이 작은 층이 접하게 형성되는 발광소자.A first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers;
A second light emitting structure formed on the first light emitting structure and including a third semiconductor layer, a fourth semiconductor layer, and a second active layer formed between the third and fourth semiconductor layers;
An intermediate layer disposed between the first light emitting structure and the second light emitting structure;
A first electrode electrically connected to the first semiconductor layer;
A second electrode electrically connected to the second and third semiconductor layers; And
And a third electrode electrically connected to the fourth semiconductor layer,
Wherein the first and third semiconductor layers are doped with a first conductivity type,
The second and fourth semiconductor layers are doped with a second conductivity type,
Wherein the first and second light emitting structures each include first and second electron confinement layers,
Wherein the first and second electron confinement layers have band gaps greater than band gaps of respective barrier layers included in the first and second active layers,
A plurality of light-transmitting structures are formed on the second light-emitting structure, a light-transmitting electrode layer is formed on the second light-emitting structure and the light-
The intermediate layer has a multi-layer structure in which at least a first layer, a second layer, a third layer and a fourth layer having different band gaps are alternately stacked alternately. The layer having the largest band gap and the layer having the smallest band gap Emitting device.
상기 제1 전극과 상기 제3 전극은 상호 연결되어,
상기 제1 발광 구조물과 상기 제2 발광 구조물은,
서로 역병렬 구조로 연결되는 발광소자.The method according to claim 1,
Wherein the first electrode and the third electrode are mutually connected,
The first light-emitting structure and the second light-
A light emitting device connected in antiparallel with each other.
상기 제1 발광 구조물에서 나오는 광량과 상기 제2 발광 구조물에서 나오는 광량은 서로 상이한 발광소자.The method according to claim 1,
Wherein the amount of light emitted from the first light emitting structure and the amount of light emitted from the second light emitting structure are different from each other.
상기 제1 발광 구조물과 상기 제2 발광 구조물은,
서로 상이한 두께를 갖는 발광소자.The method according to claim 1,
The first light-emitting structure and the second light-
The light emitting element having a different thickness from each other.
상기 제1 발광 구조물 및 상기 제2 발광 구조물이 제1 메사에칭되어 제1 반도체층의 상면의 적어도 일 영역이 노출되며,
상기 제1 전극은 상기 제1 반도체층의 노출된 영역 상에 형성되는 발광소자.The method according to claim 1,
The first light emitting structure and the second light emitting structure are subjected to the first mesa etching to expose at least one region of the upper surface of the first semiconductor layer,
Wherein the first electrode is formed on an exposed region of the first semiconductor layer.
상기 제2 발광 구조물이 제2 메사에칭되어 상기 제3 반도체층의 상면의 적어도 일 영역이 노출되며,
상기 제2 전극은 상기 제3 반도체층의 노출된 영역 상에 형성되는 발광소자.The method according to claim 1,
The second light emitting structure is etched by a second mesa to expose at least one region of the upper surface of the third semiconductor layer,
And the second electrode is formed on an exposed region of the third semiconductor layer.
상기 제3 전극은,
상기 투광성 전극층의 상부에 형성되는 발광소자.The method according to claim 1,
Wherein the third electrode comprises:
And a light-emitting element formed on the transparent electrode layer.
상기 제1 발광 구조물 하부에 형성되는 기판;을 더 포함하며,
상기 기판은,
표면의 적어도 일 영역에 형성된 제1 요철부를 포함하는 발광소자.The method according to claim 1,
And a substrate formed under the first light emitting structure,
Wherein:
And a first concavo-convex portion formed on at least one region of the surface.
상기 중간층은,
언도프드 반도체층인 발광소자.The method according to claim 1,
Wherein the intermediate layer comprises:
A light emitting element which is an undoped semiconductor layer.
상기 제1 층, 제2 층, 제3 층 및 제4 층은,
서로 상이한 굴절률을 갖는 발광소자.18. The method of claim 1 or 17,
The first layer, the second layer, the third layer,
And having different refractive indices from each other.
상기 중간층은,
반사물질을 포함하는 발광소자.18. The method of claim 1 or 17,
Wherein the intermediate layer comprises:
A light emitting device comprising a reflective material.
상기 제1 발광 구조물 및 상기 제2 발광 구조물 중 적어도 하나는,
측면에 형성된 제2 요철부를 포함하는 발광소자.The method according to claim 1,
Wherein at least one of the first light emitting structure and the second light emitting structure comprises:
And a second concavo-convex portion formed on the side surface.
상기 제1 발광 구조물, 및 상기 제2 발광 구조물 중 적어도 하나는,
측면이 경사각을 갖도록 형성되며,
상기 경사각은,
50° 내지 90°인 발광소자.The method according to claim 1,
At least one of the first light-emitting structure and the second light-
The side surface is formed to have an inclination angle,
The inclination angle,
50 DEG to 90 DEG.
상기 제1 발광 구조물 및 상기 제2 발광 구조물은,
비극성, 또는 반극성 성장면을 가지며,
상기 제1 발광 구조물, 및 상기 제2 발광 구조물은 GaN 을 포함하며 N-face, 또는 Ga-face 가 측면에 형성되는 발광소자.The method according to claim 1,
The first light emitting structure and the second light emitting structure may include a first light emitting structure,
Non-polar, or semi-polar growth surface,
Wherein the first light-emitting structure and the second light-emitting structure include GaN, and an N-face or a Ga-face is formed on a side surface.
상기 제1 내지 제3 전극 중 적어도 하나는,
다층 구조를 가지며,
상기 제1 내지 제3 전극 중 적어도 하나는,
접합층, 반사층, 및 보호층을 포함하는 발광소자.The method according to claim 1,
Wherein at least one of the first, second,
Layer structure,
Wherein at least one of the first, second,
A bonding layer, a reflective layer, and a protective layer.
상기 제1 및 제2 활성층은,
다중 양자우물 구조를 가지며,
상기 제1 및 제2 활성층은 우물층 및 장벽층을 포함하고,
상기 우물층은 적어도 제1 및 제2 우물층을 포함하고,
상기 장벽층은 적어도 제1 및 제2 장벽층을 포함하며,
상기 제1 우물층과 상기 제2 우물층은 서로 상이한 밴드갭을 갖는 발광소자.The method according to claim 1,
Wherein the first and second active layers are made of a single-
A multi-quantum well structure,
Wherein the first and second active layers comprise a well layer and a barrier layer,
Wherein the well layer comprises at least a first and a second well layer,
Wherein the barrier layer comprises at least a first and a second barrier layer,
Wherein the first well layer and the second well layer have different band gaps from each other.
상기 제1 우물층과 상기 제2 우물층은 서로 상이한 In 함유량을 갖는 발광소자.31. The method of claim 30,
Wherein the first well layer and the second well layer have different In contents from each other.
상기 제1 우물층, 및 상기 제2 우물층은,
서로 상이한 두께를 갖는 발광소자.31. The method of claim 30,
The first well layer, and the second well layer,
The light emitting element having a different thickness from each other.
상기 제1 활성층은 제1 파장의 광을 생성하며,
상기 제2 활성층은 제2 파장의 광을 생성하고,
상기 제1 파장과 상기 제2 파장은 서로 상이한 발광소자.The method according to claim 1,
The first active layer generates light of a first wavelength,
The second active layer generates light of a second wavelength,
Wherein the first wavelength and the second wavelength are different from each other.
상기 제1 발광 구조물 상에 형성되며 제2 통전 방향 전원 인가시 제2 전류 패스를 형성하고 제2 광을 생성하는 제2 발광 구조물; 및
상기 제1 발광 구조물과 상기 제2 발광 구조물 사이에 배치되는 중간층;을 포함하며,
상기 제1 통전 방향과 상기 제2 통전 방향은 서로 반대이며,
상기 제1 발광 구조물은 제1 반도체층, 제2 반도체층, 및 상기 제1 및 제2 반도체층 사이에 형성되는 제1 활성층을 포함하고,
상기 제2 발광 구조물은 제3 반도체층, 제4 반도체층, 및 제3 및 제4 반도체층 사이에 형성되는 제2 활성층을 포함하며,
상기 제1 및 제2 발광 구조물은 각각 제1 및 제2 전자 제한층을 포함하며,
상기 제1 및 제2 전자 제한층은 상기 제1 및 제2 활성층에 포함된 각 장벽층의 밴드갭보다 큰 밴드갭을 가지며,
상기 제2 발광 구조물 상에 복수개의 투광성 구조물이 형성되고, 상기 제2 발광구조물 및 투광성 구조물 상에 투광성 전극층이 형성되며,
상기 중간층은 밴드갭이 서로 상이한 적어도 제1 층, 제2 층, 제3 층 및 제4 층이 반복하여 교대로 적층되는 다층 구조를 가지되, 가장 밴드갭이 큰 층과 가장 밴드갭이 작은 층이 접하게 형성되는 발광소자.A first light emitting structure that forms a first current path when a power is applied in a first energizing direction and generates a first light;
A second light-emitting structure formed on the first light-emitting structure and forming a second current path and generating a second light when the power is applied in the second energization direction; And
And an intermediate layer disposed between the first light emitting structure and the second light emitting structure,
Wherein the first energizing direction and the second energizing direction are opposite to each other,
Wherein the first light emitting structure includes a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers,
The second light emitting structure includes a third active layer formed between the third semiconductor layer, the fourth semiconductor layer, and the third and fourth semiconductor layers,
Wherein the first and second light emitting structures each include first and second electron confinement layers,
Wherein the first and second electron confinement layers have band gaps greater than band gaps of respective barrier layers included in the first and second active layers,
A plurality of light-transmitting structures are formed on the second light-emitting structure, a light-transmitting electrode layer is formed on the second light-emitting structure and the light-
The intermediate layer has a multi-layer structure in which at least a first layer, a second layer, a third layer and a fourth layer having different band gaps are alternately stacked alternately. The layer having the largest band gap and the layer having the smallest band gap Emitting device.
상기 제1 반도체층과 전기적으로 연결되는 제1 전극;
상기 제2 및 상기 제3 반도체층과 전기적으로 연결되는 제2 전극; 및
상기 제4 반도체층과 전기적으로 연결되는 제3 전극;을 포함하며,
상기 제1 및 제3 반도체층은 제1 도전형으로 도핑되고,
상기 제2 및 제4 반도체층은 제2 도전형으로 도핑되는 발광소자.37. The method of claim 36,
A first electrode electrically connected to the first semiconductor layer;
A second electrode electrically connected to the second and third semiconductor layers; And
And a third electrode electrically connected to the fourth semiconductor layer,
Wherein the first and third semiconductor layers are doped with a first conductivity type,
And the second and fourth semiconductor layers are doped with a second conductivity type.
상기 제1 발광 구조물 상에 형성되며 제3 반도체층, 제4 반도체층, 및 제3 및 제4 반도체층 사이에 형성되는 제2 활성층을 포함하는 제2 발광 구조물;
상기 제1 발광 구조물과 상기 제2 발광 구조물 사이에 배치되는 중간층;
외부 전원을 인가하며 상기 제1 반도체층과 상기 제4 반도체층을 연결하는 제1 전극;
외부 전원을 인가하며 상기 제2 반도체층 및 상기 제3 반도체층을 연결하는 제2 전극; 을 포함하며,
상기 제1 및 제3 반도체층은 n 형으로 도핑되고 상기 제2 및 제4 반도체층은 p 형으로 도핑되어 상기 제1 발광 구조물 및 상기 제2 발광 구조물은 역병렬 구조로 연결되며,
제1 통전 방향 전원 인가시 상기 제1 발광 구조물 내에 제1 전류 패스가 형성되어 제1 광을 생성하고,
제2 통전 방향 전원 인가시 상기 제2 발광 구조물 내에 제2 전류 패스가 형성되어 제2 광을 생성하며,
상기 제1 통전 방향과 상기 제2 통전 방향은 서로 반대이며,
상기 제1 및 제2 발광 구조물은 각각 제1 및 제2 전자 제한층을 포함하며,
상기 제1 및 제2 전자 제한층은 각각 상기 제1 및 제2 활성층에 포함된 각 장벽층의 밴드갭보다 큰 밴드갭을 가지며,
상기 제2 발광 구조물 상에 복수개의 투광성 구조물이 형성되고, 상기 제2 발광구조물 및 투광성 구조물 상에 투광성 전극층이 형성되며,
상기 중간층은 밴드갭이 서로 상이한 적어도 제1 층, 제2 층, 제3 층 및 제4 층이 반복하여 교대로 적층되는 다층 구조를 가지되, 가장 밴드갭이 큰 층과 가장 밴드갭이 작은 층이 접하게 형성되는 발광소자.A first light emitting structure including a first semiconductor layer, a second semiconductor layer, and a first active layer formed between the first and second semiconductor layers;
A second light emitting structure formed on the first light emitting structure and including a third semiconductor layer, a fourth semiconductor layer, and a second active layer formed between the third and fourth semiconductor layers;
An intermediate layer disposed between the first light emitting structure and the second light emitting structure;
A first electrode for applying external power and connecting the first semiconductor layer and the fourth semiconductor layer;
A second electrode for applying external power and connecting the second semiconductor layer and the third semiconductor layer; / RTI >
Wherein the first and third semiconductor layers are doped with n-type and the second and fourth semiconductor layers are doped with p-type so that the first and second light emitting structures are connected in antiparallel structure,
The first current path is formed in the first light emitting structure to generate the first light when the power is applied in the first energization direction,
A second current path is formed in the second light emitting structure to generate a second light when the second power supply direction is applied,
Wherein the first energizing direction and the second energizing direction are opposite to each other,
Wherein the first and second light emitting structures each include first and second electron confinement layers,
Wherein the first and second electron confinement layers have band gaps greater than band gaps of respective barrier layers included in the first and second active layers,
A plurality of light-transmitting structures are formed on the second light-emitting structure, a light-transmitting electrode layer is formed on the second light-emitting structure and the light-
The intermediate layer has a multi-layer structure in which at least a first layer, a second layer, a third layer and a fourth layer having different band gaps are alternately stacked alternately. The layer having the largest band gap and the layer having the smallest band gap Emitting device.
상기 제1 및 제2 반도체층 사이에 형성된 제1 발광층;
상기 제3 및 제4 반도체층 사이에 형성된 제2 발광층;
상기 제2 반도체층 및 상기 제3 반도체층 사이에 배치되는 중간층;
상기 제1 반도체층 표면의 일부를 노출시키는 제1 트렌치;
상기 제3 반도체층 표면의 일부를 노출시키는 제2 트렌치;
상기 제2 트렌치에 의해 노출된 상기 제3 반도체층의 표면의 일부에 상기 제2 반도체층을 노출시키는 제1 홀;
상기 제1 트렌치 내에 형성되어, 상기 제1 반도체층과 전기적으로 연결되는 제1전극;
상기 제2 트렌치 및 상기 제1 홀 내에 형성되어, 상기 제2 및 제3 반도체층과 전기적으로 연결되는 제2 전극; 및
상기 제4 반도체층 상에 상기 제4 반도체층과 전기적으로 연결되는 제3 전극을 포함하며,
상기 상기 제4 반도체층 상에 복수개의 투광성 구조물이 형성되고, 상기 제4 반도체층 및 상기 복수개의 투광성 구조물 상에 투광성 전극층이 형성되며,
상기 중간층은 밴드갭이 서로 상이한 적어도 제1 층, 제2 층, 제3 층 및 제4 층이 반복하여 교대로 적층되는 다층 구조를 가지되, 가장 밴드갭이 큰 층과 가장 밴드갭이 작은 층이 접하게 형성되는 발광소자.
First, second, third and fourth semiconductor layers sequentially stacked;
A first light emitting layer formed between the first and second semiconductor layers;
A second light emitting layer formed between the third and fourth semiconductor layers;
An intermediate layer disposed between the second semiconductor layer and the third semiconductor layer;
A first trench exposing a part of the surface of the first semiconductor layer;
A second trench exposing a part of the surface of the third semiconductor layer;
A first hole exposing the second semiconductor layer to a part of a surface of the third semiconductor layer exposed by the second trench;
A first electrode formed in the first trench and electrically connected to the first semiconductor layer;
A second electrode formed in the second trench and the first hole, the second electrode electrically connected to the second and third semiconductor layers; And
And a third electrode electrically connected to the fourth semiconductor layer on the fourth semiconductor layer,
A plurality of light-transmitting structures are formed on the fourth semiconductor layer, a light-transmitting electrode layer is formed on the fourth semiconductor layer and the plurality of light-transmitting structures,
The intermediate layer has a multi-layer structure in which at least a first layer, a second layer, a third layer and a fourth layer having different band gaps are alternately stacked alternately. The layer having the largest band gap and the layer having the smallest band gap Emitting device.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110090803A KR101877396B1 (en) | 2011-09-07 | 2011-09-07 | Light emitting device |
US13/434,397 US9070613B2 (en) | 2011-09-07 | 2012-03-29 | Light emitting device |
TW101111355A TWI543393B (en) | 2011-09-07 | 2012-03-30 | Light emitting device |
EP12162487.8A EP2568503B1 (en) | 2011-09-07 | 2012-03-30 | Light emitting device comprising two stacked LEDs |
CN201210125520.6A CN102983129B (en) | 2011-09-07 | 2012-04-25 | Luminescent device |
JP2012103969A JP6000625B2 (en) | 2011-09-07 | 2012-04-27 | Light emitting element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110090803A KR101877396B1 (en) | 2011-09-07 | 2011-09-07 | Light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130027302A KR20130027302A (en) | 2013-03-15 |
KR101877396B1 true KR101877396B1 (en) | 2018-08-09 |
Family
ID=48178294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110090803A KR101877396B1 (en) | 2011-09-07 | 2011-09-07 | Light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101877396B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11489089B2 (en) | 2020-06-19 | 2022-11-01 | Lextar Electronics Corporation | Light emitting device with two vertically-stacked light emitting cells |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102049384B1 (en) * | 2013-06-28 | 2019-11-28 | 엘지이노텍 주식회사 | Light emitting device, light emitting device package and apparatus for driving a light emitting device |
KR101490174B1 (en) * | 2013-07-29 | 2015-02-05 | 광주과학기술원 | Light Emitting Diode of having Multi-Junction Structure and Method of forming the same |
KR102316095B1 (en) * | 2017-05-25 | 2021-10-22 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Semiconductor device |
KR102319163B1 (en) * | 2020-06-08 | 2021-10-29 | 한국광기술원 | Method for manufacturing multi-junction light-emitting device having insulating reflective structure |
CN117438516A (en) * | 2023-12-21 | 2024-01-23 | 江西兆驰半导体有限公司 | Vertical-structure high-voltage Micro LED chip and preparation method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100610639B1 (en) * | 2005-07-22 | 2006-08-09 | 삼성전기주식회사 | Vertically structured gan type led device and method of manufacturing the same |
JP2008034821A (en) * | 2006-06-28 | 2008-02-14 | Nichia Chem Ind Ltd | Semiconductor light-emitting element, and light-emitting apparatus |
JP2010222254A (en) * | 2007-05-17 | 2010-10-07 | Mitsubishi Chemicals Corp | Group iii nitride semiconductor substrate and semiconductor light-emitting device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100638666B1 (en) * | 2005-01-03 | 2006-10-30 | 삼성전기주식회사 | Nitride based semiconductor light emitting device |
KR101449005B1 (en) * | 2007-11-26 | 2014-10-08 | 엘지이노텍 주식회사 | Semiconductor light emitting device and fabrication method thereof |
KR20100095134A (en) * | 2009-02-20 | 2010-08-30 | 엘지이노텍 주식회사 | Light emitting device and method for fabricating the same |
KR101081193B1 (en) * | 2009-10-15 | 2011-11-07 | 엘지이노텍 주식회사 | Semiconductor light emitting device and fabrication method thereof |
KR20110057541A (en) * | 2009-11-24 | 2011-06-01 | 삼성엘이디 주식회사 | Nitride semiconductor light emitting device |
KR101114782B1 (en) * | 2009-12-10 | 2012-02-27 | 엘지이노텍 주식회사 | Light emitting device, light emitting device package and method for fabricating the same |
-
2011
- 2011-09-07 KR KR1020110090803A patent/KR101877396B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100610639B1 (en) * | 2005-07-22 | 2006-08-09 | 삼성전기주식회사 | Vertically structured gan type led device and method of manufacturing the same |
JP2008034821A (en) * | 2006-06-28 | 2008-02-14 | Nichia Chem Ind Ltd | Semiconductor light-emitting element, and light-emitting apparatus |
JP2010222254A (en) * | 2007-05-17 | 2010-10-07 | Mitsubishi Chemicals Corp | Group iii nitride semiconductor substrate and semiconductor light-emitting device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11489089B2 (en) | 2020-06-19 | 2022-11-01 | Lextar Electronics Corporation | Light emitting device with two vertically-stacked light emitting cells |
Also Published As
Publication number | Publication date |
---|---|
KR20130027302A (en) | 2013-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6000625B2 (en) | Light emitting element | |
KR101925915B1 (en) | Light emitting device | |
US8575635B2 (en) | Light emitting device, light emitting device package, and lighting system | |
JP6144014B2 (en) | Light emitting element | |
KR102007402B1 (en) | Light emitting device | |
JP5503572B2 (en) | Light emitting element | |
JP6320769B2 (en) | Light emitting element | |
KR101877396B1 (en) | Light emitting device | |
JP6385680B2 (en) | Light emitting element | |
US8969892B2 (en) | Light emitting device | |
KR101877384B1 (en) | Light emitting device | |
KR101814690B1 (en) | Light emittitng device | |
KR20130043708A (en) | Light emitting device | |
KR101778159B1 (en) | Light Emitting device and Light Emitting device Package | |
KR102035180B1 (en) | Light emitting device | |
KR101865405B1 (en) | Light emitting device | |
KR101907618B1 (en) | Light emitting device | |
KR101895925B1 (en) | Light emitting device | |
KR101818753B1 (en) | Light emitting device | |
KR102218719B1 (en) | Light emitting device | |
KR20130040009A (en) | Light emitting device package | |
KR102140274B1 (en) | Light emitting device | |
KR101855064B1 (en) | Light emitting device | |
KR20130039353A (en) | Light emitting device | |
KR101807105B1 (en) | Light emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |