KR102319163B1 - Method for manufacturing multi-junction light-emitting device having insulating reflective structure - Google Patents

Method for manufacturing multi-junction light-emitting device having insulating reflective structure Download PDF

Info

Publication number
KR102319163B1
KR102319163B1 KR1020200069056A KR20200069056A KR102319163B1 KR 102319163 B1 KR102319163 B1 KR 102319163B1 KR 1020200069056 A KR1020200069056 A KR 1020200069056A KR 20200069056 A KR20200069056 A KR 20200069056A KR 102319163 B1 KR102319163 B1 KR 102319163B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
epitaxial structure
type
light emitting
Prior art date
Application number
KR1020200069056A
Other languages
Korean (ko)
Other versions
KR102319163B9 (en
Inventor
오화섭
정탁
박승현
이상헌
정태훈
박준범
정성훈
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020200069056A priority Critical patent/KR102319163B1/en
Application granted granted Critical
Publication of KR102319163B1 publication Critical patent/KR102319163B1/en
Publication of KR102319163B9 publication Critical patent/KR102319163B9/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Disclosed is a method for manufacturing a multi-junction light-emitting element having an insulating reflective structure. The method of the present invention may have an etching stop function between a diode and a diode epi structure, install a separation layer having a DBR structure which reflects a specific wavelength so as to reflect the specific wavelength, and manufacture a multi-junction diode to have discrete performance.

Description

절연 반사구조를 갖는 다중 접합 발광소자 제조 방법{METHOD FOR MANUFACTURING MULTI-JUNCTION LIGHT-EMITTING DEVICE HAVING INSULATING REFLECTIVE STRUCTURE}Method for manufacturing a multi-junction light emitting device having an insulating reflective structure

본 발명은 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법에 관한 발명으로서, 더욱 상세하게는 다이오드와 다이오드 에피 구조 사이에 에칭 스탑(Stop) 기능을 갖고, 특정 파장에 대해서 반사하는 DBR 구조를 갖는 분리층을 설치하여 특정 파장의 반사가 가능한 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a multi-junction light emitting device having an insulating reflective structure, and more particularly, has an etching stop function between a diode and a diode epitaxial structure, and has a DBR structure that reflects for a specific wavelength. It relates to a method of manufacturing a multi-junction light emitting device having an insulating reflective structure capable of reflecting a specific wavelength by providing a layer.

일반적으로, 발광다이오드는 N형 반도체층, P형 반도체층 및 N형 및 P형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, N형 및 P형 반도체층들에 순방향 전계가 인가되었을 때 활성층 내로 전자와 정공이 주입되고, 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.In general, a light emitting diode is a device including an N-type semiconductor layer, a P-type semiconductor layer, and an active layer positioned between the N-type and P-type semiconductor layers, and when a forward electric field is applied to the N-type and P-type semiconductor layers. Electrons and holes are injected into the active layer, and the electrons and holes injected into the active layer recombine to emit light.

즉, 발광다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, P형 반도체의 정공은 N형 반도체 쪽으로 이동하고, 이와는 반대로 N형 반도체의 전자는 P형 반도체 쪽으로 이동하여 전자 및 정공은 PN 접합부로 이동하게 된다. That is, in the light emitting diode, after bonding the P-type semiconductor and the N-type semiconductor, when a voltage is applied to the P-type semiconductor and the N-type semiconductor to flow a current, the holes of the P-type semiconductor move toward the N-type semiconductor, and on the contrary, N Electrons of the type semiconductor move toward the P-type semiconductor, and electrons and holes move to the PN junction.

PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. The electrons moved to the PN junction fall from the conduction band to the valence band and combine with the holes.

이때, 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 에너지가 광의 형태로 방출된다.At this time, energy is emitted corresponding to the height difference between the conduction band and the valence band, that is, the energy difference, and the energy is emitted in the form of light.

이러한 발광다이오드는 수평형 발광다이오드 및 수직형 발광다이오드를 포함할 수 있다. Such a light emitting diode may include a horizontal light emitting diode and a vertical light emitting diode.

수직형 발광다이오드는 상기 수평형 발광다이오드에 비해 전류 분산 성능이 우수하다. The vertical light emitting diode has better current dissipation performance than the horizontal light emitting diode.

또한, 수평형 발광다이오드는 에피층을 성장시키는 성장 기판상에 형성되는데 반해, 수직형 발광다이오드는 금속 기판상에 형성됨으로써 열 전도율이 높은 금속 기판을 이용하여 열 방출 성능이 우수하다는 장점이 있다.In addition, while the horizontal type light emitting diode is formed on a growth substrate on which the epitaxial layer is grown, the vertical type light emitting diode is formed on a metal substrate and thus has an advantage in that it has excellent heat dissipation performance using a metal substrate having high thermal conductivity.

도 1은 종래 기술에 따른 발광 소자의 제조과정을 나타낸 예시도로서, 발광 소자(10)는 기판(11) 상에 제1 반도체층(12)과 활성층(13)과 제2 반도체층(14)이 순차적으로 적층되고, 상기 제2 반도체층(14) 상에는 제1 전극(15)이 형성되며, 상기 제1 반도체층(12)의 일부와, 상기 활성층(13) 및 제2 반도체층(14)을 에칭(16)한 다음, 노출된 제1 반도체층(12)에 제2 전극(17)을 형성한다.1 is an exemplary view showing a manufacturing process of a light emitting device according to the prior art. The light emitting device 10 includes a first semiconductor layer 12 , an active layer 13 , and a second semiconductor layer 14 on a substrate 11 . are sequentially stacked, and a first electrode 15 is formed on the second semiconductor layer 14 , a portion of the first semiconductor layer 12 , and the active layer 13 and the second semiconductor layer 14 . After etching 16 , a second electrode 17 is formed on the exposed first semiconductor layer 12 .

한편, 한국 등록특허공보 제10-0716645호에는 기판상에 위치하는 하부 N형 반도체층; 상기 하부 N형 반도체층의 일 영역 상에 위치하는 하부 P형 반도체층; 상기 하부 P형 반도체층의 일 영역 상에 위치하는 상부 P형 반도체층; 상기 상부 P형 반도체층의 일 영역 상에 위치하는 상부 N형 반도체층; 상기 하부 N형 반도체층과 상기 하부 P형 반도체층 사이에 개재된 하부 활성층; 상기 상부 P형 반도체층과 상기 상부 N형 반도체층 사이에 개재된 상부 활성층; 및 상기 하부 P형 반도체층과 상기 상부 P형 반도체층 사이에 개재된 분리층을 포함하는 수직으로 적층된 발광 다이오드들을 갖는 발광소자가 개시되어 있다.On the other hand, Korean Patent Publication No. 10-0716645 discloses a lower N-type semiconductor layer positioned on a substrate; a lower P-type semiconductor layer positioned on one region of the lower N-type semiconductor layer; an upper P-type semiconductor layer positioned on one region of the lower P-type semiconductor layer; an upper N-type semiconductor layer positioned on one region of the upper P-type semiconductor layer; a lower active layer interposed between the lower N-type semiconductor layer and the lower P-type semiconductor layer; an upper active layer interposed between the upper P-type semiconductor layer and the upper N-type semiconductor layer; and a vertically stacked light emitting diode including a separation layer interposed between the lower P-type semiconductor layer and the upper P-type semiconductor layer.

그러나, 종래 기술에 따른 분리층은 하부 및 상부 발광 다이오드를 전기적으로 분리하기 위하여 하부 및 상부 P형 반도체층들과 동일 또는 유사한 결정 구조를 갖는 물질로 형성되므로, 제조상 요구되는 발광 다이오드 구조물의 식각 공정에서 에칭 스탑의 효과를 가질 수 없어 다양한 구조의 적층 발광 다이오드를 구현하는데 한계가 있다.However, since the isolation layer according to the prior art is formed of a material having the same or similar crystal structure as the lower and upper P-type semiconductor layers in order to electrically isolate the lower and upper light emitting diodes, the etching process of the light emitting diode structure required for manufacturing There is a limitation in implementing stacked light emitting diodes of various structures because it cannot have the effect of an etching stop.

한국 등록특허공보 제10-0716645호(발명의 명칭: 수직으로 적층된 발광 다이오드들을 갖는 발광 소자)Korean Patent Publication No. 10-0716645 (Title of Invention: Light emitting device having vertically stacked light emitting diodes)

이러한 문제점을 해결하기 위하여, 본 발명은 다이오드와 다이오드 에피 구조 사이에 에칭 스탑(Stop) 기능을 갖고, 특정 파장에 대해서 반사하는 DBR 구조를 갖는 분리층을 설치하여 특정 파장의 반사가 가능한 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법을 제공하는 것을 목적으로 한다.In order to solve this problem, the present invention provides an insulating reflective structure capable of reflecting a specific wavelength by installing a separation layer having a DBR structure that has an etching stop function and reflects a specific wavelength between the diode and the diode epitaxial structure. An object of the present invention is to provide a method for manufacturing a multi-junction light emitting device having a.

상기한 목적을 달성하기 위하여 본 발명의 일 실시 예는 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법으로서, a) 기판의 상부에 제1 에피 구조체를 형성하는 단계; b) 상기 제1 에피 구조체의 상부에 분리층을 형성하는 단계; c) 상기 분리층의 상부에 제2 에피 구조체를 형성하는 단계; d) 상기 제1 에피 구조체의 일부가 노출되도록 상기 분리층의 일부와, 제2 에피 구조체의 양측을 에칭하는 단계; e) 상기 제1 에피 구조체, 분리층, 제2 에피 구조체에 전극을 형성하는 단계; f) 상기 기판 하부에 일부 영역을 제외하고 반사부를 형성하는 단계; 및 (g) 상기 반사부가 형성되지 않은 기판의 하부 일부 영역에 전극을 형성하는 단계;를 포함한다.In order to achieve the above object, an embodiment of the present invention provides a method for manufacturing a multi-junction light emitting device having an insulating reflective structure, the method comprising: a) forming a first epitaxial structure on a substrate; b) forming a separation layer on the first epitaxial structure; c) forming a second epitaxial structure on the separation layer; d) etching a portion of the separation layer and both sides of the second epitaxial structure so that a portion of the first epitaxial structure is exposed; e) forming an electrode on the first epitaxial structure, the separation layer, and the second epitaxial structure; f) forming a reflective part under the substrate except for a partial area; and (g) forming an electrode in a lower partial region of the substrate on which the reflection part is not formed.

또한, 상기 실시 예에 따른 분리층은 특정 파장(λ)에 대해서 반사하는 DBR(Distributed Bragg Reflector) 구조를 형성한 것을 특징으로 한다.In addition, the separation layer according to the embodiment is characterized in that a DBR (Distributed Bragg Reflector) structure that reflects for a specific wavelength (λ) is formed.

또한, 상기 실시 예에 따른 DBR 구조는 굴절율(n1, n2)이 서로 다른 레이어 1과 레이어 2로 구성된 이종 물질을 일정 두께(d1, d2)로 반복 성장시켜 특정 파장(λ)이 반사되도록 이루어진 것을 특징으로 한다.In addition, the DBR structure according to the embodiment is made to reflect a specific wavelength (λ) by repeatedly growing a heterogeneous material composed of layers 1 and 2 having different refractive indices (n1, n2) to a predetermined thickness (d1, d2). characterized.

또한, 상기 실시 예에 따른 레이어 1의 두께(d1)는 d1 = λ/4n1 이고, 레이어 2의 두께(d2)는 d2 = λ/4n2 인 것을 특징으로 한다.In addition, according to the embodiment, the thickness d1 of the layer 1 is d1 = λ/4n1, and the thickness d2 of the layer 2 is d2 = λ/4n2.

또한, 상기 실시 예에 따른 분리층은 제1 에피 구조체와 제2 에피 구조체를 개별 특성을 형성하기 위해 전기적으로 절연된 것을 특징으로 한다.In addition, the separation layer according to the embodiment is characterized in that the first epitaxial structure and the second epitaxial structure are electrically insulated to form individual characteristics.

또한, 상기 실시 예에 따른 분리층은 Fe가 도핑된 절연성 이종 반도체층이 적층된 구조, 언도프된(undoped) 절연성 이종 반도체층이 적층된 구조, N타입 이종 반도체층, P타입 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층 및 N타입 이종 반도체층이 순차적으로 적층된 구조, P타입 이종 반도체층에 N타입 이종 반도체층 및 P타입 이종 반도체층이 순차적으로 적층된 구조 중 하나인 것을 특징으로 한다.In addition, the separation layer according to the embodiment has a structure in which an insulating hetero semiconductor layer doped with Fe is stacked, a structure in which an undoped insulating hetero semiconductor layer is stacked, an N-type hetero semiconductor layer, and a P-type hetero semiconductor layer. A structure in which an N-type hetero semiconductor layer is stacked, a structure in which a P-type hetero semiconductor layer is stacked on an N-type hetero semiconductor layer, a P-type hetero semiconductor layer and an N-type hetero semiconductor layer are sequentially stacked on an N-type hetero semiconductor layer, It is characterized in that it is one of the structures in which an N-type hetero semiconductor layer and a P-type hetero semiconductor layer are sequentially stacked on a P-type hetero semiconductor layer.

또한, 상기 실시 예는 (h) 상기 g) 단계에서 제조된 다중 접합 발광소자를 서브 마운트에 실장하고, 상기 서브 마운트에 실장할 때 와이어를 이용하여 상기 제1 에피 구조체, 분리층, 제2 에피 구조체에 형성된 전극과 상기 서브 마운트에 형성된 서브 마운트 전극을 와이어 본딩하는 단계;를 더 포함하는 것을 특징으로 한다.In addition, the embodiment (h) the multi-junction light emitting device manufactured in step g) is mounted on a sub-mount, and when mounted on the sub-mount, the first epi structure, the separation layer, and the second epi structure using a wire Wire bonding the electrode formed on the structure and the sub-mount electrode formed on the sub-mount; characterized in that it further comprises.

또한, 본 발명의 일 실시 예는 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법으로서, i) 기판의 상부에 제1 에피 구조체를 형성하는 단계; ii) 상기 제1 에피 구조체의 상부에 분리층을 형성하는 단계; iii) 상기 분리층의 상부에 제2 에피 구조체를 형성하는 단계; iv) 상기 제2 에피 구조체의 상부에 일부 영역을 제외하고 반사부를 형성하는 단계; v) 상기 반사부가 형성되지 않은 제2 에피 구조체의 상부 일부 영역에 전극을 형성하고, 상기 반사부의 상부에 임시 기판을 설치하는 단계; vi) 상기 제1 에피 구조체로부터 기판을 분리하고, 상기 제2 에피 구조체의 일부가 노출되도록 상기 제1 에피 구조체의 양측과 분리층의 일부를 에칭하는 단계; vii) 상기 제1 에피 구조체, 분리층, 제2 에피 구조체에 전극을 형성하고, 임시 기판을 상기 제2 에피 구조체로부터 분리하는 단계;를 포함한다.In addition, an embodiment of the present invention provides a method for manufacturing a multi-junction light emitting device having an insulating reflective structure, comprising: i) forming a first epitaxial structure on a substrate; ii) forming a separation layer on the first epitaxial structure; iii) forming a second epitaxial structure on the separation layer; iv) forming a reflective part except for a partial area on the second epitaxial structure; v) forming an electrode in an upper partial region of the second epitaxial structure in which the reflective part is not formed, and installing a temporary substrate on the reflective part; vi) separating the substrate from the first epitaxial structure, and etching both sides of the first epitaxial structure and a portion of the separation layer to expose a portion of the second epitaxial structure; vii) forming an electrode on the first epitaxial structure, the separation layer, and the second epitaxial structure, and separating the temporary substrate from the second epitaxial structure.

또한, 상기 실시 예에 따른 분리층은 특정 파장(λ)에 대해서 반사하는 DBR(Distributed Bragg Reflector) 구조를 형성한 것을 특징으로 한다.In addition, the separation layer according to the embodiment is characterized in that a DBR (Distributed Bragg Reflector) structure that reflects for a specific wavelength (λ) is formed.

또한, 상기 실시 예에 따른 DBR 구조는 굴절율(n1, n2)이 서로 다른 레이어 1과 레이어 2로 구성된 이종 물질을 일정 두께(d1, d2)로 반복 성장시켜 특정 파장(λ)이 반사되도록 이루어진 것을 특징으로 한다.In addition, the DBR structure according to the embodiment is made to reflect a specific wavelength (λ) by repeatedly growing a heterogeneous material composed of layers 1 and 2 having different refractive indices (n1, n2) to a predetermined thickness (d1, d2). characterized.

또한, 상기 실시 예에 따른 레이어 1의 두께(d1)는 d1 = λ/4n1 이고, 레이어 2의 두께(d2)는 d2 = λ/4n2 인 것을 특징으로 한다.In addition, according to the embodiment, the thickness d1 of the layer 1 is d1 = λ/4n1, and the thickness d2 of the layer 2 is d2 = λ/4n2.

또한, 상기 실시 예에 따른 분리층은 제1 에피 구조체와 제2 에피 구조체를 개별 특성을 형성하기 위해 전기적으로 절연된 것을 특징으로 한다.In addition, the separation layer according to the embodiment is characterized in that the first epitaxial structure and the second epitaxial structure are electrically insulated to form individual characteristics.

또한, 상기 실시 예에 따른 분리층은 Fe가 도핑된 절연성 이종 반도체층이 적층된 구조, 언도프된(undoped) 절연성 이종 반도체층이 적층된 구조, N타입 이종 반도체층, P타입 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층 및 N타입 이종 반도체층이 순차적으로 적층된 구조, P타입 이종 반도체층에 N타입 이종 반도체층 및 P타입 이종 반도체층이 순차적으로 적층된 구조 중 하나인 것을 특징으로 한다.In addition, the separation layer according to the embodiment has a structure in which an insulating hetero semiconductor layer doped with Fe is stacked, a structure in which an undoped insulating hetero semiconductor layer is stacked, an N-type hetero semiconductor layer, and a P-type hetero semiconductor layer. A structure in which an N-type hetero semiconductor layer is stacked, a structure in which a P-type hetero semiconductor layer is stacked on an N-type hetero semiconductor layer, a P-type hetero semiconductor layer and an N-type hetero semiconductor layer are sequentially stacked on an N-type hetero semiconductor layer, It is characterized in that it is one of the structures in which an N-type hetero semiconductor layer and a P-type hetero semiconductor layer are sequentially stacked on a P-type hetero semiconductor layer.

본 발명은 다이오드와 다이오드 에피 구조 사이에 에칭 스탑(Stop) 기능을 갖고, 특정 파장에 대해서 반사하는 DBR 구조를 갖는 분리층을 설치하여 특정 파장의 반사가 가능한 장점이 있다.The present invention has an etching stop function between the diode and the diode epitaxial structure, and has an advantage in that it is possible to reflect a specific wavelength by installing a separation layer having a DBR structure that reflects for a specific wavelength.

또한, 본 발명은 다중 접합 다이오드가 개별 성능을 가질 수 있도록 제조할 수 있는 장점이 있다.In addition, the present invention has the advantage that multi-junction diodes can be manufactured to have individual performance.

도 1은 종래 기술에 따른 발광 소자의 제조과정을 나타낸 예시도.
도 2는 본 발명의 일 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자 제조 과정을 나타낸 흐름도.
도 3은 도 2의 실시 예에 따라 제조된 발광소자의 구조를 나타낸 예시도.
도 4는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 예시도.
도 5는 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 다른 예시도.
도 6은 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 또 다른 예시도.
도 7은 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 또 다른 예시도.
도 8은 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 또 다른 예시도.
도 9는 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 또 다른 예시도.
도 10은 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 또 다른 예시도.
도 11은 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 또 다른 예시도.
도 12는 는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 방법을 개념적으로 나타낸 예시도.
도 13은 는 도 12의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자를 각각 구동하기 위해 연결된 구조를 나타낸 예시도.
도 14는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 방법을 개념적으로 나타낸 다른 예시도.
도 15는 도 14의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자를 각각 구동하기 위해 연결된 구조를 나타낸 예시도.
도 16은 본 발명의 다른 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 과정을 나타낸 흐름도.
도 17은 도 16의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 방법을 개념적으로 나타낸 예시도.
1 is an exemplary view showing a manufacturing process of a light emitting device according to the prior art.
2 is a flowchart illustrating a manufacturing process of a multi-junction light emitting device having an insulating reflective structure according to an embodiment of the present invention.
3 is an exemplary view illustrating a structure of a light emitting device manufactured according to the embodiment of FIG. 2 .
4 is an exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
FIG. 5 is another exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
FIG. 6 is another exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
FIG. 7 is another exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
FIG. 8 is another exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
FIG. 9 is another exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
FIG. 10 is another exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
11 is another exemplary view illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
12 is an exemplary view conceptually illustrating a method of manufacturing a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
13 is an exemplary view illustrating a structure connected to each driving a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 12 .
14 is another exemplary view conceptually illustrating a method of manufacturing a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .
15 is an exemplary view illustrating a structure connected to each driving a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 14 .
16 is a flowchart illustrating a manufacturing process of a multi-junction light emitting device having an insulating reflective structure according to another embodiment of the present invention.
17 is an exemplary view conceptually illustrating a method of manufacturing a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 16 .

이하에서는 본 발명의 바람직한 실시 예 및 첨부하는 도면을 참조하여 본 발명을 상세히 설명하되, 도면의 동일한 참조부호는 동일한 구성요소를 지칭함을 전제하여 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to preferred embodiments of the present invention and the accompanying drawings.

본 발명의 실시를 위한 구체적인 내용을 설명하기에 앞서, 본 발명의 기술적 요지와 직접적 관련이 없는 구성에 대해서는 본 발명의 기술적 요지를 흩뜨리지 않는 범위 내에서 생략하였음에 유의하여야 할 것이다. Prior to describing the specific contents for carrying out the present invention, it should be noted that components not directly related to the technical gist of the present invention are omitted within the scope of not disturbing the technical gist of the present invention.

또한, 본 명세서 및 청구범위에 사용된 용어 또는 단어는 발명자가 자신의 발명을 최선의 방법으로 설명하기 위해 적절한 용어의 개념을 정의할 수 있다는 원칙에 입각하여 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 할 것이다.In addition, the terms or words used in the present specification and claims have meanings and concepts consistent with the technical idea of the invention based on the principle that the inventor can define the concept of an appropriate term to best describe his invention. should be interpreted as

본 명세서에서 어떤 부분이 어떤 구성요소를 "포함"한다는 표현은 다른 구성요소를 배제하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.In the present specification, the expression that a part "includes" a certain element does not exclude other elements, but means that other elements may be further included.

또한, "‥부", "‥기", "‥모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어, 또는 그 둘의 결합으로 구분될 수 있다.Also, terms such as “… unit”, “… group”, and “… module” mean a unit that processes at least one function or operation, which may be divided into hardware, software, or a combination of the two.

또한, "적어도 하나의" 라는 용어는 단수 및 복수를 포함하는 용어로 정의되고, 적어도 하나의 라는 용어가 존재하지 않더라도 각 구성요소가 단수 또는 복수로 존재할 수 있고, 단수 또는 복수를 의미할 수 있음은 자명하다 할 것이다. In addition, the term "at least one" is defined as a term including the singular and the plural, and even if the term "at least one" does not exist, each element may exist in the singular or plural, and may mean the singular or plural. will be self-evident.

또한, 각 구성요소가 단수 또는 복수로 구비되는 것은, 실시 예에 따라 변경가능하다 할 것이다.In addition, that each component is provided in singular or plural may be changed according to an embodiment.

이하, 첨부된 도면을 참조하여 본 발명의 제1 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법의 바람직한 실시예를 상세하게 설명한다.Hereinafter, a preferred embodiment of a method for manufacturing a multi-junction light emitting device having an insulating reflective structure according to a first embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자 제조 과정을 나타낸 흐름도이고, 도 3은 도 2의 실시 예에 따라 제조된 발광소자의 구조를 나타낸 예시도이며, 도 4는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 분리층 에피 구조를 나타낸 예시도이다.2 is a flowchart illustrating a manufacturing process of a multi-junction light emitting device having an insulating reflective structure according to an embodiment of the present invention, and FIG. 3 is an exemplary view showing the structure of the light emitting device manufactured according to the embodiment of FIG. 2 , FIG. 4 is an exemplary diagram illustrating an epitaxial structure of a separation layer of a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 .

도 2 내지 도 4를 참조하면, 본 발명의 제1 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 방법은 복수의 에피 구조체(120, 120a)가 적층되되, 분리층(130)을 통해 구분되어 다수 적층된 일체형으로 형성되되, 제1 에피 구조체(120)를 형성하는 단계(S100)와, 상기 제1 에피 구조체(120)의 상부에 분리층(130)을 형성하는 단계(S110)와, 상기 분리층(130)의 상부에 제2 에피 구조체(120a)를 형성하는 단계(S120)와, 에피 구조체의 성장이 완료되었는지 판단(S130)하고, 에피 구조체의 성장이 완료됨에 따라 상기 제1 에피 구조체(120)의 일부가 노출되도록 상기 분리층(130)의 일부와, 제2 에피 구조체(120a)의 양측을 에칭하며, 상기 제1 에피 구조체(120), 분리층(130), 제2 에피 구조체(120a)에 전극(140, 160, 170)을 형성하고, 상기 기판(110) 하부에 일부 영역을 제외하고 반사부(180)를 형성하는 단계(S140)와, 상기 반사부(180)가 형성되지 않은 기판(110)의 하부 일부 영역에 전극(190)을 형성하는 단계(S150)를 포함하여 구성된다.2 to 4 , in the method of manufacturing a multi-junction light emitting device having an insulating reflective structure according to a first embodiment of the present invention, a plurality of epi-structures 120 and 120a are stacked, and the separation layer 130 is formed. Doedoe is divided and formed into a plurality of stacked integral pieces, forming a first epitaxial structure 120 (S100) and forming a separation layer 130 on an upper portion of the first epitaxial structure 120 (S110) And, forming the second epitaxial structure 120a on the upper portion of the separation layer 130 (S120), determining whether the growth of the epitaxial structure is complete (S130), and as the growth of the epitaxial structure is completed, the first A portion of the separation layer 130 and both sides of the second epitaxial structure 120a are etched so that a portion of the first epitaxial structure 120 is exposed, and the first epitaxial structure 120, the separation layer 130, the second 2 A step (S140) of forming the electrodes 140, 160, and 170 in the epitaxial structure 120a, excluding a partial area under the substrate 110, and forming the reflective part 180 (S140), and the reflective part 180 ) is configured to include the step (S150) of forming the electrode 190 in the lower partial region of the substrate 110 is not formed.

상기 S100 단계는 기판(110)의 상부에 제1 반도체층(121)과, 활성층(122)과, 제2 반도체층(123)이 순차적으로 적층된 제1 에피 구조체(120)가 형성되도록 한다.In step S100 , the first epitaxial structure 120 in which the first semiconductor layer 121 , the active layer 122 , and the second semiconductor layer 123 are sequentially stacked on the substrate 110 is formed.

상기 S110 단계는 상기 제1 에피 구조체(120)의 상부에 분리층(130)이 적층되도록 하고, 상기 S120 단계는 분리층(130)의 상부에 제1 반도체층(121a)과, 활성층(122a)과, 제2 반도체층(123a)이 순차적으로 적층된 제2 에피 구조체(120a)가 형성되도록 한다.The step S110 causes the separation layer 130 to be stacked on the first epitaxial structure 120 , and the step S120 is the first semiconductor layer 121a and the active layer 122a on the separation layer 130 . and a second epitaxial structure 120a in which the second semiconductor layer 123a is sequentially stacked is formed.

상기 분리층(130)은 제1 에피 구조체(120)와 제2 에피 구조체(120a)의 반도체 물질과 다른 이종 반도체 물질로 구성되어 후속 공정에서 에칭 스탑(Stop) 기능을 가질 수 있도록 한다.The separation layer 130 is made of a semiconductor material different from the semiconductor material of the first epitaxial structure 120 and the second epitaxial structure 120a to have an etching stop function in a subsequent process.

또한, 상기 분리층(130)은 특정 파장(λ)에 대해서 반사할 수 있는 DBR(Distributed Bragg Reflector) 구조를 형성한다.In addition, the separation layer 130 forms a DBR (Distributed Bragg Reflector) structure capable of reflecting with respect to a specific wavelength λ.

상기 DBR 구조는 굴절율(n1, n2)이 서로 다른 레이어 1(131)과 레이어 2(132)로 구성된 이종 물질, 즉 레이어 1(131)은 n1 굴절율을 갖고, 레이어 2(132)는 n2 굴절율을 갖는 이종의 물질로 구성될 수 있다.In the DBR structure, a heterogeneous material composed of a layer 1 131 and a layer 2 132 having different refractive indices (n1 and n2), that is, the layer 1 131 has an n1 refractive index, and the layer 2 132 has an n2 refractive index It may be composed of heterogeneous materials with

또한, 상기 DBR 구조는 레이어 1(131)은 임의의 두께(d1)를 갖고, 레이어 2(132)는 임의의 두께(d2)를 갖도록 성장시켜 특정 파장(λ)이 반사되도록 구성할 수 있고, 목표하는 파장(λ)에 따라 상기 레이어 1(131)과 레이어 2(132)를 반복 성장시켜 구성할 수도 있다.In addition, in the DBR structure, the layer 1 131 has an arbitrary thickness d1, and the layer 2 132 is grown to have an arbitrary thickness d2 so that a specific wavelength λ is reflected, The layer 1 131 and the layer 2 132 may be repeatedly grown according to the target wavelength λ.

즉, 본 실시 예에서는 설명의 편의를 위해 DBR 구조를 레이어 1(131) 및 레이어 2(132)로 구성된 하나의 분리층(130)을 갖는 것을 실시 예로 설명하지만, 이에 한정되는 것은 아니고, 특정 파장(λ)을 반사할 수 있는 반사도를 가질 수 있도록 레이어 1(131) 및 레이어 2(132)로 이루어진 분리층(130)과, 레이어 1(131a) 및 레이어 2(132a)로 이루어진 분리층(130a)이 적어도 하나 이상 반복되어 성장딘 DBR 구조를 가질 수도 있다.That is, in the present embodiment, for convenience of explanation, the DBR structure having one separation layer 130 composed of the layer 1 131 and the layer 2 132 is described as an embodiment, but the present embodiment is not limited thereto, and a specific wavelength The separation layer 130 including the layer 1 131 and the layer 2 132 and the separation layer 130a including the layer 1 131a and the layer 2 132a so as to have reflectivity capable of reflecting (λ) ) may be repeated at least one or more to have a grown DBR structure.

또한, 상기 DBR 구조는 특정 파장(λ)을 반사할 수 있도록 상기 레이어 1(131)의 두께(d1)를 d1 = λ/4n1 에 기반하여 결정하고, 레이어 2(132)의 두께(d2)를 d2 = λ/4n2 에 기반하여 결정할 수 있다.In addition, the DBR structure determines the thickness d1 of the layer 1 131 based on d1 = λ/4n1 to reflect a specific wavelength λ, and the thickness d2 of the layer 2 132 It can be determined based on d2 = λ/4n2.

또한, 상기 분리층(130)은 제1 에피 구조체(120)와 제2 에피 구조체(120a)를 개별 특성을 형성하기 위해 전기적으로 절연되도록 구성된다.In addition, the separation layer 130 is configured to electrically insulate the first epitaxial structure 120 and the second epitaxial structure 120a to form individual characteristics.

또한, 도 5에 나타낸 바와 같이, 상기 분리층(130)은 N-타입 DBR 구조, N 타입에 언도프된(undoped) 절연성 이종 반도체층이 적층된 DBR 구조, N 타입에 Fe와 같이 부도체층이 도핑된 절연성 이종 반도체층이 적층된 DBR 구조, N 타입에 P-타입층이 삽입된 DBR 구조, N 타입에 P/N 타입층이 삽입된 DBR 구조, N 타입에 N/P 타입층이 삽입된 DBR 구조로 구성될 수 있다.In addition, as shown in FIG. 5 , the separation layer 130 has an N-type DBR structure, an N-type DBR structure in which an insulating heterogeneous semiconductor layer is stacked, and an N-type insulator layer such as Fe. DBR structure in which doped insulating heterogeneous semiconductor layers are stacked, DBR structure in which P-type layer is inserted in N type, DBR structure in which P/N type layer is inserted in N type, N/P type layer is inserted in N type It may be configured in a DBR structure.

또한, 도 6과 같이, DBR 구조는 P-타입층으로 이루어진 DBR 구조 , P 타입에 언도프된(undoped) 절연성 이종 반도체층이 적층된 DBR 구조, P 타입에 Fe가 도핑된 절연성 이종 반도체층이 적층된 DBR 구조, P 타입에 N-타입층이 삽입된 DBR 구조, P 타입에 P/N 타입층이 삽입된 DBR 구조, P 타입에 N/P 타입층이 삽입된 DBR 구조로 구성될 수 있다.In addition, as shown in FIG. 6 , the DBR structure includes a DBR structure including a P-type layer, a DBR structure in which an insulating hetero semiconductor layer undoped in P type is stacked, and an insulating hetero semiconductor layer in which Fe is doped in P type. It may be composed of a stacked DBR structure, a DBR structure in which an N-type layer is inserted into a P type, a DBR structure in which a P/N type layer is inserted in a P type, and a DBR structure in which an N/P type layer is inserted in the P type. .

또한, 도 7과 같이, N-타입 + P-타입 DBR 구조, 언도프된 절연성 이종 반도체층이 적층된 DBR 구조, 부도체층이 삽입된 DBR 구조, N/P 타입층이 삽입된 DBR 구조, P/N 타입층이 삽입된 DBR 구조로 구성될 수 있다.In addition, as shown in FIG. 7 , an N-type + P-type DBR structure, a DBR structure in which an undoped insulating heterogeneous semiconductor layer is stacked, a DBR structure in which an insulator layer is inserted, a DBR structure in which an N/P type layer is inserted, P It may be composed of a DBR structure in which the /N type layer is inserted.

또한, 도 8과 같이, P-타입 + N-타입 DBR 구조, 언도프된 절연성 이종 반도체층이 적층된 DBR 구조, 부도체층이 삽입된 DBR 구조, N/P 타입층이 삽입된 DBR 구조, P/N 타입층이 삽입된 DBR 구조로 구성될 수 있다.In addition, as shown in FIG. 8 , a P-type + N-type DBR structure, a DBR structure in which an undoped insulating heterogeneous semiconductor layer is stacked, a DBR structure in which an insulator layer is inserted, a DBR structure in which an N/P type layer is inserted, P It may be composed of a DBR structure in which the /N type layer is inserted.

또한, 도 9와 같이, N-타입 + 언도프된 DBR 구조, 언도프된 절연성 이종 반도체층이 적층된 DBR 구조, 부도체층이 삽입된 DBR 구조, N/P 타입층이 삽입된 DBR 구조, P/N 타입층이 삽입된 DBR 구조로 구성될 수 있다.In addition, as shown in FIG. 9 , an N-type + undoped DBR structure, a DBR structure in which an undoped insulating heterogeneous semiconductor layer is stacked, a DBR structure in which an insulator layer is inserted, a DBR structure in which an N/P type layer is inserted, P It may be composed of a DBR structure in which the /N type layer is inserted.

또한, 도 10과 같이, N-타입 + Fe가 도핑된 DBR 구조, 언도프된 절연성 이종 반도체층이 적층된 DBR 구조, 부도체층이 삽입된 DBR 구조, N/P 타입층이 삽입된 DBR 구조, P/N 타입층이 삽입된 DBR 구조로 구성될 수 있다.In addition, as shown in FIG. 10 , a DBR structure in which N-type + Fe is doped, a DBR structure in which an undoped insulating hetero semiconductor layer is stacked, a DBR structure in which an insulator layer is inserted, a DBR structure in which an N/P type layer is inserted, The DBR structure in which the P/N type layer is inserted may be configured.

또한, 도 11과 같이, N-타입 DBR 구조, 언도프된 절연성 이종 반도체층이 적층된 DBR 구조, 부도체층이 삽입된 DBR 구조, P/N 타입층이 삽입된 DBR 구조로 구성될 수 있다.Also, as shown in FIG. 11 , an N-type DBR structure, a DBR structure in which an undoped insulating heterogeneous semiconductor layer is stacked, a DBR structure in which an insulator layer is inserted, and a DBR structure in which a P/N type layer is inserted may be configured.

한편, 상기 S130 단계는 분리층(130)이 특정 파장(λ)을 반사할 수 있도록 반복 성장과, 에피 구조체의 성장이 완료될 때까지 상기 S110 단계 및 S120 를 반속하여 수행한다.On the other hand, in step S130, repeated growth so that the separation layer 130 can reflect a specific wavelength λ, and steps S110 and S120 are repeatedly performed until the growth of the epi structure is completed.

상기 S140 단계는 도 12(a)와 같이 S130 단계를 통해 분리층과 에피 구조체의 성장이 완료됨에 따라, 제1 에피 구조체(120)의 일부가 노출되도록 분리층(130)의 적어도 일부와, 제2 에피 구조체(120a)의 양측을 에칭하여 에칭 영역(150)이 형성되도록 하고, 노출된 제1 에피 구조체(120), 분리층(130), 제2 에피 구조체(120a)에는 도 12(b) 및 도 12(c)와 같이, 각각 제1 전극(140)과, 제2 전극(160)과, 제3 전극(170)을 형성한다.The step S140 is at least a portion of the separation layer 130 so that a portion of the first epi structure 120 is exposed as the growth of the separation layer and the epi structure is completed through the step S130 as shown in FIG. 2, the etching region 150 is formed by etching both sides of the epitaxial structure 120a, and the exposed first epitaxial structure 120, the separation layer 130, and the second epitaxial structure 120a are shown in FIG. 12(b) And as shown in FIG. 12(c) , a first electrode 140 , a second electrode 160 , and a third electrode 170 are respectively formed.

또한, 상기 S140 단계는 도 12(d)와 같이, 기판(110)의 하부에 일부 영역을 제외하고 반사부(180)를 형성하며, 도 12(e)와 같이 반사부(180)가 형성되지 않은 기판(110)의 하부 일부 영역에 제4 전극(190)을 형성한다.In addition, in step S140, as shown in FIG. 12(d), the reflective part 180 is formed under the substrate 110 except for a partial region, and the reflective part 180 is not formed as shown in FIG. 12(e). A fourth electrode 190 is formed in a partial region of the lower portion of the substrate 110 .

계속해서, 상기 140 단계에서 제조된 다중 접합 발광소자는 도 13과 같이, 서브 마운트(200)에 실장하고, 상기 서브 마운트(200)에 실장할 때 와이어(210, 211, 212)를 이용하여 상기 제1 에피 구조체(120), 분리층(130), 제2 에피 구조체(120a)에 형성된 전극(140, 160, 170)과 상기 서브 마운트(200)에 형성된 서브 마운트 전극(201, 201a)을 와이어(210, 211, 212, 213)를 이용하여 와이어 본딩(S150)한다.Subsequently, the multi-junction light emitting device manufactured in step 140 is mounted on the sub-mount 200 as shown in FIG. 13 , and when mounted on the sub-mount 200 , using the wires 210 , 211 , and 212 , the The first epi-structure 120 , the separation layer 130 , the electrodes 140 , 160 , 170 formed on the second epi-structure 120a and the sub-mount electrodes 201 and 201a formed on the sub-mount 200 are wire Wire bonding (S150) is performed using (210, 211, 212, 213).

즉, 상기 S150 단계에서, 다중 접합 발광소자(100)를 도 13(a)와 같이 서브 마운트(200)에 설치하고, 다중 접합 발광소자(100)의 제1 전극(140)과, 제2 전극(160)과, 제3 전극(170)에 각각 와이어(210, 211, 212)를 본딩하고, 서브 마운트(200)에 설치된 서브 마운트 전극(201)으로 와이어(213)를 본딩함으로써, 개별 발광소자가 각각 구동되도록 구성할 수 있다.That is, in step S150 , the multi-junction light-emitting device 100 is installed on the sub-mount 200 as shown in FIG. 13( a ), and the first electrode 140 and the second electrode of the multi-junction light-emitting device 100 . By bonding the wires 210 , 211 , and 212 to 160 and the third electrode 170 , respectively, and bonding the wire 213 to the sub-mount electrode 201 installed in the sub-mount 200 , the individual light emitting device can be configured to be driven, respectively.

또한, 도 13(b)와 같이 제1 전극(140)과 서브마운트 전극(201)을 와이어(210)로 연결하고, 제2 전극(160) 및 제3 전극(170)을 서브 마운트(200)와 분리된 보조 서브 마운트(200a)의 보조 서브 마운트 전극(201a)과 와이어(211, 212)를 통해 연결함으로써, 교류 전원에 사용할 수 있는 회로가 형성되도록 구성할 수도 있다.In addition, as shown in FIG. 13B , the first electrode 140 and the submount electrode 201 are connected with a wire 210 , and the second electrode 160 and the third electrode 170 are connected to the submount 200 . By connecting the auxiliary sub-mount electrode 201a of the auxiliary sub-mount 200a separated from the wire through the wires 211 and 212, a circuit that can be used for AC power may be formed.

또한, 도13(c)와 같이 제1 전극(140)과 제3 전극(170)은 와이어(210), 212)를 통해 보조 서브 마운트(200a)의 보조 서브 마운트 전극(201a)과 연결하고, 제2 전극(160)은 와이어(211)를 통해 서브 마운트(200)의 서브 마운트 전극(201)과 연결함으로써, 발광소자가 병렬 연결된 회로를 형성하도록 구성할 수도 있다.In addition, as shown in Fig. 13 (c), the first electrode 140 and the third electrode 170 are connected to the auxiliary sub-mount electrode 201a of the auxiliary sub-mount 200a through wires 210 and 212, The second electrode 160 may be connected to the sub-mount electrode 201 of the sub-mount 200 through a wire 211 to form a circuit in which light emitting devices are connected in parallel.

또한, 도 13(d)와 같이 제1 전극(140)은 와이어(210)를 통해 보조 서브 마운트(200a)의 보조 서브 마운트 전극(201a)과 연결하고, 제2 전극(160) 및 제3 전극(170)은 와이어(211)를 통해 연결함으로써 발광소자가 직렬 연결된 회로를 형성하도록 구성할 수도 있다.In addition, as shown in FIG. 13( d ), the first electrode 140 is connected to the auxiliary sub-mount electrode 201a of the auxiliary sub-mount 200a through the wire 210 , and the second electrode 160 and the third electrode Reference numeral 170 may be configured to form a circuit in which light emitting devices are connected in series by connecting them through a wire 211 .

다음은 본 발명의 제2 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법을 설명한다.Next, a method for manufacturing a multi-junction light emitting device having an insulating reflective structure according to a second embodiment of the present invention will be described.

도 14는 도 2의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 방법을 개념적으로 나타낸 다른 예시도이고, 도 15는 도 14의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자를 각각 구동하기 위해 연결된 구조를 나타낸 예시도이다.14 is another exemplary view conceptually illustrating a method of manufacturing a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 2 , and FIG. 15 is a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. It is an exemplary diagram showing a structure connected to drive each.

제2 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법을 이용한 발광소자는 3중 접합된 구조를 갖는 구성으로서, 기판(110) 상에 제1 에피 구조체(120), 분리층(130), 제2 에피 구조체(120a), 분리층(130a), 제3 에피 구조체(120b)가 순차적으로 적층되어 구성된다.The light emitting device using the method for manufacturing a multi-junction light emitting device having an insulating reflective structure according to the second embodiment has a triple bonded structure, and the first epitaxial structure 120 and the separation layer 130 are formed on the substrate 110 . ), the second epitaxial structure 120a, the separation layer 130a, and the third epitaxial structure 120b are sequentially stacked.

제2 실시 예에 따른 3중 접합된 구조를 갖는 발광소자는 제1 실시 예에 따른 2중 접합된 발광소자와 대비하여 제2 에피 구조체(120a)상에 분리층(130a)이 추가 설치되고, 추가 설치된 분리층(130a)상에 제3 에피 구조체(120b)를 설치함으로써, 3개의 발광소자를 일체형으로 구성할 수 있도록 한다.In the light emitting device having a triple bonded structure according to the second embodiment, in contrast to the double bonded light emitting device according to the first embodiment, a separation layer 130a is additionally installed on the second epitaxial structure 120a, By installing the third epitaxial structure 120b on the additionally installed separation layer 130a, three light emitting devices can be integrally configured.

즉, 제3 에피 구조체(120b)에는 제1 전극(140)을 설치하고, 제3 에피 구조체(120b)와 제2 에피 구조체(120a)의 사이에 설치된 분리층(130a)에는 제2 전극(160)을 설치하며, 제2 에피 구조체(120a)상에는 제3 전극(170)을 설치하고, 제2 에피 구조체(120a)와 제1 에피 구조체(120) 사이에 설치된 분리층(130)에는 제5 전극(160a)을 설치하며, 제1 에피 구조체(120) 상에는 제6 전극(S170a)이 설치되도록 한다.That is, the first electrode 140 is installed in the third epitaxial structure 120b, and the second electrode 160 is provided in the separation layer 130a provided between the third epitaxial structure 120b and the second epitaxial structure 120a. ) is installed, and the third electrode 170 is installed on the second epi-structure 120a, and the separation layer 130 installed between the second epi-structure 120a and the first epi-structure 120 has a fifth electrode. (160a) is installed, and the sixth electrode (S170a) is installed on the first epitaxial structure 120 .

또한, 도 15(a)와 같이 서브 마운트(200)에 설치하고, 3중 접합 발광소자를 설치하고, 상기 3중 접합 발광소자의 제1 전극(140)과, 제2 전극(160)과, 제3 전극(170)과 제5 전극(160a)과 제6 전극(170a)에 각각 와이어(210, 211, 211a, 212, 212a)를 본딩하고, 서브 마운트(200)에 설치된 서브 마운트 전극(201)으로 와이어(213)를 본딩함으로써, 개별 발광소자가 각각 구동되도록 구성할 수 있다.In addition, as shown in Fig. 15 (a), installed on the sub-mount 200, a triple junction light emitting device is installed, and the first electrode 140 and the second electrode 160 of the triple junction light emitting device, Wires 210 , 211 , 211a , 212 and 212a are respectively bonded to the third electrode 170 , the fifth electrode 160a , and the sixth electrode 170a , and the submount electrode 201 installed on the submount 200 . ) by bonding the wires 213 to each other, individual light emitting devices can be configured to be driven, respectively.

또한, 도 15(b)와 같이 제1 전극(140)과 서브 마운트(200)와 분리 구성된 보조 서브 마운트(200a)의 보조 서브 마운트 전극(201a)을 와이어(210)로 연결하고, 제2 전극(160) 및 제3 전극(170)은 서브마운트 전극(201)과 와이어(211, 212)로 각각 연결하며, 제5 전극(160a)은 와이어(211a)를 통해 보조 서브 마운트 전극(201a)과 연결하고, 제6 전극(170a)은 와이어(212a)를 통해 보조 서브 마운트 전극(201a)과 연결함으로써, 교류 전원에 사용할 수 있는 회로가 형성되도록 구성할 수도 있다.In addition, as shown in FIG. 15B , the auxiliary sub-mount electrode 201a of the auxiliary sub-mount 200a configured to be separated from the first electrode 140 and the sub-mount 200 is connected with a wire 210, and the second electrode 160 and the third electrode 170 are respectively connected to the sub-mount electrode 201 and wires 211 and 212, and the fifth electrode 160a is connected to the auxiliary sub-mount electrode 201a through the wire 211a. In addition, by connecting the sixth electrode 170a to the auxiliary sub-mount electrode 201a through the wire 212a, a circuit that can be used for AC power may be formed.

또한, 도15(c)와 같이 제1 전극(140)과 제3 전극(170)과 제6 전극(170a)은 와이어(210, 212, 212a)를 통해 보조 서브 마운트(200a)의 보조 서브 마운트 전극(201a)과 연결하고, 제2 전극(160)과 제5 전극(160a)은 와이어(211, 211a)를 통해 서브 마운트(200)의 서브 마운트 전극(201)과 연결함으로써, 발광소자가 병렬 연결된 회로를 형성하도록 구성할 수도 있다.In addition, as shown in Fig. 15(c), the first electrode 140, the third electrode 170, and the sixth electrode 170a are connected to the auxiliary sub-mount 200a through the wires 210, 212, and 212a. It is connected to the electrode 201a, and the second electrode 160 and the fifth electrode 160a are connected to the sub-mount electrode 201 of the sub-mount 200 through wires 211 and 211a, so that the light emitting device is parallel to each other. It may be configured to form a connected circuit.

또한, 도 15(d)와 같이 제1 전극(140)은 와이어(210)를 통해 보조 서브 마운트(200a)의 보조 서브 마운트 전극(201a)과 연결하고, 제2 전극(160) 및 제3 전극(170)은 와이어(211)를 통해 연결하며, 제5 전극(160a) 및 제6 전극(170a)은 와이어(211a)를 통해 연결함으로써 발광소자가 직렬 연결된 회로를 형성하도록 구성할 수도 있다.In addition, as shown in FIG. 15( d ), the first electrode 140 is connected to the auxiliary sub-mount electrode 201a of the auxiliary sub-mount 200a through a wire 210 , and the second electrode 160 and the third electrode Reference numeral 170 is connected through a wire 211, and the fifth electrode 160a and the sixth electrode 170a are connected through a wire 211a to form a series-connected circuit in which light emitting devices are connected.

다음은 본 발명의 제3 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법을 설명한다.Next, a method for manufacturing a multi-junction light emitting device having an insulating reflective structure according to a third embodiment of the present invention will be described.

도 16은 본 발명의 다른 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 과정을 나타낸 흐름도이고, 도 17은 도 16의 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 방법을 개념적으로 나타낸 예시도이다.16 is a flowchart illustrating a manufacturing process of a multi-junction light emitting device having an insulating reflective structure according to another embodiment of the present invention, and FIG. 17 is a method of manufacturing a multi-junction light emitting device having an insulating reflective structure according to the embodiment of FIG. 16 . It is an example diagram conceptually showing.

도 16 및 도 17에 나타낸 바와 같이, 본 발명의 제3 실시 예에 따른 절연 반사구조를 갖는 다중 접합 발광소자의 제조 방법은 기판(110)의 상부에 제1 에피 구조체(120)를 형성하는 단계(S200)와, 상기 제1 에피 구조체(120)의 상부에 분리층(130)을 형성하는 단계(S210)와, 상기 분리층(130)의 상부에 제2 에피 구조체(120a)를 형성하는 단계(S220)와, 에피 구조체의 성장이 완료되면, 상기 제2 에피 구조체(120a)의 상부 일부 영역을 제외하고 반사층(180)을 형성하고, 상기 반사부(180)가 형성되지 않은 제2 에피 구조체(120a)의 상부 일부 영역에 제4 전극(190)을 형성하는 단계(S240)와, 상기 반사부(180)의 상부에 임시 기판(300)을 설치하는 단계(S250)와, 상기 제1 에피 구조체(120)로부터 기판(110)을 분리하는 단계(S260)와,, 상기 제2 에피 구조체(120a)의 일부가 노출되도록 상기 제1 에피 구조체(120)의 양측과 분리층(130)의 일부를 에칭하고, 상기 제1 에피 구조체(120), 분리층(130), 제2 에피 구조체(120a)에 전극(140, 160, 170)을 형성하는 단계(S270)와, 상기 임시 기판(300)을 상기 제2 에피 구조체(120a)로부터 분리하는 단계(S280)를 포함한다.16 and 17 , the method for manufacturing a multi-junction light emitting device having an insulating reflective structure according to a third embodiment of the present invention includes forming a first epitaxial structure 120 on a substrate 110 . (S200), forming the separation layer 130 on the upper portion of the first epitaxial structure 120 (S210), and forming the second epitaxial structure 120a on the upper portion of the separation layer 130 (S220) and when the growth of the epi-structure is completed, a reflective layer 180 is formed except for a partial region of the upper portion of the second epi-structure 120a, and the reflective portion 180 is not formed, a second epi-structure is not formed. Forming a fourth electrode 190 in a partial region of the upper portion 120a (S240), installing a temporary substrate 300 on an upper portion of the reflective unit 180 (S250), and the first epi Separating the substrate 110 from the structure 120 ( S260 ), and both sides of the first epitaxial structure 120 and a part of the separation layer 130 so that a part of the second epitaxial structure 120a is exposed. etching to form electrodes 140, 160, and 170 on the first epitaxial structure 120, the separation layer 130, and the second epitaxial structure 120a (S270), and the temporary substrate 300 and separating (S280) from the second epitaxial structure 120a.

상기 S200 단계는 기판(110)의 상부에 제1 반도체층(121)과, 활성층(122)과, 제2 반도체층(123)이 순차적으로 적층된 제1 에피 구조체(120)가 형성되도록 한다.In step S200 , the first epitaxial structure 120 in which the first semiconductor layer 121 , the active layer 122 , and the second semiconductor layer 123 are sequentially stacked on the substrate 110 is formed.

상기 S210 단계는 상기 제1 에피 구조체(120)의 상부에 분리층(130)이 적층되도록 하고, 상기 S220 단계는 분리층(130)의 상부에 제1 반도체층(121a)과, 활성층(122a)과, 제2 반도체층(123a)이 순차적으로 적층된 제2 에피 구조체(120a)가 형성되도록 한다.The step S210 causes the separation layer 130 to be stacked on the first epitaxial structure 120 , and the step S220 includes the first semiconductor layer 121a and the active layer 122a on the separation layer 130 . and a second epitaxial structure 120a in which the second semiconductor layer 123a is sequentially stacked is formed.

상기 분리층(130)은 제1 에피 구조체(120)와 제2 에피 구조체(120a)의 반도체 물질과 다른 이종 반도체 물질로 구성되어 후속 공정에서 에칭 스탑(Stop) 기능을 가질 수 있도록 한다.The separation layer 130 is made of a semiconductor material different from the semiconductor material of the first epitaxial structure 120 and the second epitaxial structure 120a to have an etching stop function in a subsequent process.

또한, 상기 분리층(130)은 특정 파장(λ)에 대해서 반사할 수 있는 DBR(Distributed Bragg Reflector) 구조를 형성한다.In addition, the separation layer 130 forms a DBR (Distributed Bragg Reflector) structure capable of reflecting with respect to a specific wavelength λ.

상기 DBR 구조는 굴절율(n1, n2)이 서로 다른 레이어 1(131)과 레이어 2(132)로 구성된 이종 물질, 즉 레이어 1(131)은 n1 굴절율을 갖고, 레이어 2(132)는 n2 굴절율을 갖는 이종의 물질로 구성될 수 있다.In the DBR structure, a heterogeneous material composed of a layer 1 131 and a layer 2 132 having different refractive indices (n1 and n2), that is, the layer 1 131 has an n1 refractive index, and the layer 2 132 has an n2 refractive index It may be composed of heterogeneous materials with

또한, 상기 DBR 구조는 레이어 1(131)은 임의의 두께(d1)를 갖고, 레이어 2(132)는 임의의 두께(d2)를 갖도록 성장시켜 특정 파장(λ)이 반사되도록 구성할 수 있고, 목표하는 파장(λ)에 따라 상기 레이어 1(131)과 레이어 2(132)를 반복 성장시켜 구성할 수도 있다.In addition, in the DBR structure, the layer 1 131 has an arbitrary thickness d1, and the layer 2 132 is grown to have an arbitrary thickness d2 so that a specific wavelength λ is reflected, The layer 1 131 and the layer 2 132 may be repeatedly grown according to the target wavelength λ.

즉, 본 실시 예에서는 설명의 편의를 위해 DBR 구조를 레이어 1(131) 및 레이어 2(132)로 구성된 하나의 분리층(130)을 갖는 것을 실시 예로 설명하지만, 이에 한정되는 것은 아니고, 특정 파장(λ)을 반사할 수 있는 반사도를 가질 수 있도록 레이어 1(131) 및 레이어 2(132)로 이루어진 분리층(130)과, 레이어 1(131a) 및 레이어 2(132a)로 이루어진 분리층(130a)이 적어도 하나 이상 반복되어 성장딘 DBR 구조를 가질 수도 있다.That is, in the present embodiment, for convenience of explanation, the DBR structure having one separation layer 130 composed of the layer 1 131 and the layer 2 132 is described as an embodiment, but the present embodiment is not limited thereto, and a specific wavelength The separation layer 130 including the layer 1 131 and the layer 2 132 and the separation layer 130a including the layer 1 131a and the layer 2 132a so as to have reflectivity capable of reflecting (λ) ) may be repeated at least one or more to have a grown DBR structure.

또한, 상기 DBR 구조는 특정 파장(λ)을 반사할 수 있도록 상기 레이어 1(131)의 두께(d1)를 d1 = λ/4n1 에 기반하여 결정하고, 레이어 2(132)의 두께(d2)를 d2 = λ/4n2 에 기반하여 결정할 수 있다.In addition, the DBR structure determines the thickness d1 of the layer 1 131 based on d1 = λ/4n1 to reflect a specific wavelength λ, and the thickness d2 of the layer 2 132 It can be determined based on d2 = λ/4n2.

또한, 상기 실시 예에 따른 분리층(130)은 Fe가 도핑된 절연성 이종 반도체층이 적층된 구조, 언도프된(undoped) 절연성 이종 반도체층이 적층된 구조, N타입 이종 반도체층, P타입 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층 및 N타입 이종 반도체층이 순차적으로 적층된 구조, P타입 이종 반도체층에 N타입 이종 반도체층 및 P타입 이종 반도체층이 순차적으로 적층된 구조 중 하나로 구성될 수 있다.In addition, the separation layer 130 according to the embodiment has a structure in which an insulating hetero semiconductor layer doped with Fe is stacked, a structure in which an undoped insulating hetero semiconductor layer is stacked, an N-type hetero semiconductor layer, and a P-type heterogeneous semiconductor layer. A structure in which an N-type hetero semiconductor layer is stacked on a semiconductor layer, a structure in which a P-type hetero semiconductor layer is stacked on an N-type hetero semiconductor layer, and a P-type hetero semiconductor layer and an N-type hetero semiconductor layer are sequentially stacked on an N-type hetero semiconductor layer structure, in which an N-type hetero semiconductor layer and a P-type hetero semiconductor layer are sequentially stacked on a P-type hetero semiconductor layer.

상기 S230 단계에서 도 17a)와 같이, 에피 구조체의 성장이 완료된 것으로 판단되면, 상기 S240 단계는 도 17(b)와 같이, 제2 에피 구조체(120a)의 상부 일부 영역을 제외하고 반사층(180)을 형성하고, 상기 반사부(180)가 형성되지 않은 제2 에피 구조체(120a)의 상부 일부 영역에 제4 전극(190)을 형성한다.As shown in FIG. 17a) in step S230, when it is determined that the growth of the epitaxial structure is complete, in step S240, as shown in FIG. 17(b), the reflective layer 180 except for an upper portion of the second epitaxial structure 120a. , and a fourth electrode 190 is formed in an upper partial region of the second epitaxial structure 120a in which the reflection unit 180 is not formed.

계속해서, 상기 S250 단계는 도 17(c)와 같이 반사부(180)의 상부에 임시 기판(300)을 설치하고, 상기 S260 단계는 도 17(d)와 같이 제1 에피 구조체(120)로부터 기판(110)을 분리한다.Subsequently, in the step S250, the temporary substrate 300 is installed on the upper portion of the reflection unit 180 as shown in FIG. 17(c), and the step S260 is performed from the first epitaxial structure 120 as shown in FIG. The substrate 110 is separated.

상기 S270 단계는 도 17(e) 내지 도 17(g)와 같이, 제2 에피 구조체(120a)의 일부가 노출되도록 상기 제1 에피 구조체(120)의 양측과 분리층(130)의 일부를 에칭하고, 상기 제1 에피 구조체(120), 분리층(130), 제2 에피 구조체(120a)에 각각 전극(140, 160, 170)을 형성한다.In step S270, both sides of the first epitaxial structure 120 and a part of the separation layer 130 are etched so that a part of the second epitaxial structure 120a is exposed, as shown in FIGS. 17(e) to 17(g). and forming electrodes 140 , 160 , and 170 on the first epitaxial structure 120 , the separation layer 130 , and the second epitaxial structure 120a , respectively.

계속해서, S280 단계는 도 17(h)와 같이 임시 기판(300)을 상기 제2 에피 구조체(120a)로부터 분리함으로써, 다중 접합 발광소자(100')가 구성될 될 수 있도록 한다.Subsequently, in step S280, the temporary substrate 300 is separated from the second epitaxial structure 120a as shown in FIG.

따라서, 다이오드와 다이오드 에피 구조 사이에 에칭 스탑(Stop) 기능을 갖고, 특정 파장에 대해서 반사하는 DBR 구조를 갖는 분리층을 설치하여 특정 파장의 반사가 가능하고, 다중 접합 다이오드가 개별 성능을 가질 수 있도록 제조할 수 있다.Therefore, it is possible to reflect a specific wavelength by installing a separation layer having a DBR structure that has an etching stop function and reflects for a specific wavelength between the diode and the diode epi structure, and multi-junction diodes can have individual performance. can be manufactured to

상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to the preferred embodiment of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. You will understand that it can be done.

또한, 본 발명의 특허청구범위에 기재된 도면번호는 설명의 명료성과 편의를 위해 기재한 것일 뿐 이에 한정되는 것은 아니며, 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다.In addition, the reference numbers described in the claims of the present invention are only described for clarity and convenience of explanation, and are not limited thereto, and in the process of describing the embodiment, the thickness of the lines shown in the drawings or the size of components, etc. may be exaggerated for clarity and convenience of explanation.

또한, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 해석은 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the above-mentioned terms are terms defined in consideration of functions in the present invention, which may vary depending on the intention or custom of the user or operator, so the interpretation of these terms should be made based on the content throughout this specification. .

또한, 명시적으로 도시되거나 설명되지 아니하였다 하여도 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기재사항으로부터 본 발명에 의한 기술적 사상을 포함하는 다양한 형태의 변형을 할 수 있음은 자명하며, 이는 여전히 본 발명의 권리범위에 속한다. In addition, even if it is not explicitly shown or described, a person of ordinary skill in the art to which the present invention pertains can make various modifications including the technical idea according to the present invention from the description of the present invention. Obviously, this still falls within the scope of the present invention.

또한, 첨부하는 도면을 참조하여 설명된 상기의 실시예들은 본 발명을 설명하기 위한 목적으로 기술된 것이며 본 발명의 권리범위는 이러한 실시예에 국한되지 아니한다.In addition, the above embodiments described with reference to the accompanying drawings have been described for the purpose of explaining the present invention, and the scope of the present invention is not limited to these embodiments.

100, 100' : 다중 접합 발광소자 110 : 기판
120 : 제1 에피 구조체 120a : 제2 에피 구조체
120b : 제3 에피 구조체 121, 121a, 121b : 제1 반도체층
122, 122, 122b : 활성층 123, 123a, 123b : 제2 반도체층
130, 130a : 분리층 140 : 제1 전극
150 : 에칭 영역 160 : 제2 전극
160a : 제5 전극 170 : 제3 전극
170a : 제6 전극 180 : 반사부
190 : 제4 전극 200 : 서브 마운트
200a : 보조 서브 마운트 201: 서브 마운트 전극
201a : 보조 서브 마운트 전극 210, 211, 212, 213 : 와이어
300 : 임시기판
100, 100': multi-junction light emitting device 110: substrate
120: first epi structure 120a: second epi structure
120b: third epitaxial structure 121, 121a, 121b: first semiconductor layer
122, 122, 122b: active layer 123, 123a, 123b: second semiconductor layer
130, 130a: separation layer 140: first electrode
150: etching region 160: second electrode
160a: fifth electrode 170: third electrode
170a: sixth electrode 180: reflector
190: fourth electrode 200: sub-mount
200a: auxiliary sub-mount 201: sub-mount electrode
201a: auxiliary sub-mount electrodes 210, 211, 212, 213: wire
300: temporary board

Claims (11)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete i) 기판(110)의 상부에 제1 에피 구조체(120)를 형성하는 단계;
ii) 상기 제1 에피 구조체(120)의 상부에 분리층(130)을 형성하는 단계;
iii) 상기 분리층(130)의 상부에 제2 에피 구조체(120a)를 형성하는 단계;
iv) 상기 제2 에피 구조체(120a)의 상부에 일부 영역을 제외하고 반사부(180)를 형성하는 단계;
v) 상기 반사부(180)가 형성되지 않은 제2 에피 구조체(120a)의 상부 일부 영역에 전극(190)을 형성하고, 상기 반사부(180)의 상부에 임시 기판(300)을 설치하는 단계;
vi) 상기 제1 에피 구조체(120)로부터 기판(110)을 분리하고, 상기 제2 에피 구조체(120a)의 일부가 노출되도록 상기 제1 에피 구조체(120)의 양측과 분리층(130)의 일부를 에칭하는 단계;
vii) 상기 제1 에피 구조체(120), 분리층(130), 제2 에피 구조체(120a)에 전극(140, 160, 170)을 형성하고, 임시 기판(300)을 상기 제2 에피 구조체(120a)로부터 분리하는 단계;를 포함하되,
상기 분리층(130)은 특정 파장(λ)에 대해서 반사하는 DBR(Distributed Bragg Reflector) 구조를 형성한 것을 특징으로 하는 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법.
i) forming a first epitaxial structure 120 on the substrate 110;
ii) forming a separation layer 130 on the first epitaxial structure 120;
iii) forming a second epitaxial structure 120a on the separation layer 130;
iv) forming a reflective portion 180 on the second epitaxial structure 120a except for a partial region;
v) forming an electrode 190 in an upper partial region of the second epitaxial structure 120a in which the reflective part 180 is not formed, and installing the temporary substrate 300 on the reflective part 180 ;
vi) separating the substrate 110 from the first epitaxial structure 120, both sides of the first epitaxial structure 120 and a part of the separation layer 130 so that a part of the second epitaxial structure 120a is exposed etching the;
vii) forming electrodes 140 , 160 , 170 on the first epitaxial structure 120 , the separation layer 130 , and the second epitaxial structure 120a , and attaching the temporary substrate 300 to the second epitaxial structure 120a ) separating from;
The separation layer 130 is a method of manufacturing a multi-junction light emitting device having an insulating reflective structure, characterized in that the DBR (Distributed Bragg Reflector) structure that reflects with respect to a specific wavelength (λ) is formed.
제 7 항에 있어서,
상기 DBR 구조는 굴절율(n1, n2)이 서로 다른 레이어 1(131)과 레이어 2(132)로 구성된 이종 물질을 일정 두께(d1, d2)로 반복 성장시켜 특정 파장(λ)이 반사되도록 이루어진 것을 특징으로 하는 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법.
8. The method of claim 7,
The DBR structure is made to reflect a specific wavelength (λ) by repeatedly growing a heterogeneous material composed of a layer 1 131 and a layer 2 132 having different refractive indices (n1, n2) to a predetermined thickness (d1, d2). A method for manufacturing a multi-junction light emitting device having an insulating reflective structure.
제 8 항에 있어서,
상기 레이어 1(131)의 두께(d1)는 d1 = λ/4n1 이고, 레이어 2(132)의 두께(d2)는 d2 = λ/4n2 인 것을 특징으로 하는 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법.
9. The method of claim 8,
The thickness d1 of the layer 1 131 is d1 = λ/4n1, and the thickness d2 of the layer 2 132 is d2 = λ/4n2. Way.
제 9 항에 있어서,
상기 분리층(130)은 제1 에피 구조체(120)와 제2 에피 구조체(120a)를 개별 특성을 형성하기 위해 전기적으로 절연된 것을 특징으로 하는 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법.
10. The method of claim 9,
The separation layer 130 is a method of manufacturing a multi-junction light emitting device having an insulating reflective structure, characterized in that the first epitaxial structure 120 and the second epitaxial structure 120a are electrically insulated to form individual characteristics.
제 10 항에 있어서,
상기 분리층(130)은 Fe가 도핑된 절연성 이종 반도체층이 적층된 구조, 언도프된(undoped) 절연성 이종 반도체층이 적층된 구조, N타입 이종 반도체층, P타입 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층 및 N타입 이종 반도체층이 순차적으로 적층된 구조, P타입 이종 반도체층에 N타입 이종 반도체층 및 P타입 이종 반도체층이 순차적으로 적층된 구조 중 하나인 것을 특징으로 하는 절연 반사구조를 갖는 다중 접합 발광소자 제조 방법.
11. The method of claim 10,
The separation layer 130 has a structure in which an insulating hetero semiconductor layer doped with Fe is stacked, a structure in which an undoped insulating hetero semiconductor layer is stacked, an N-type hetero semiconductor layer, and an N-type hetero semiconductor layer in a P-type hetero semiconductor layer. A structure in which a semiconductor layer is stacked, a structure in which a P-type hetero semiconductor layer is stacked on an N-type hetero semiconductor layer, a structure in which a P-type hetero semiconductor layer and an N-type hetero semiconductor layer are sequentially stacked on an N-type hetero semiconductor layer, a P-type heterogeneous semiconductor layer A method for manufacturing a multi-junction light emitting device having an insulating reflective structure, characterized in that it is one of a structure in which an N-type hetero semiconductor layer and a P-type hetero semiconductor layer are sequentially stacked on a semiconductor layer.
KR1020200069056A 2020-06-08 2020-06-08 Method for manufacturing multi-junction light-emitting device having insulating reflective structure KR102319163B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200069056A KR102319163B1 (en) 2020-06-08 2020-06-08 Method for manufacturing multi-junction light-emitting device having insulating reflective structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200069056A KR102319163B1 (en) 2020-06-08 2020-06-08 Method for manufacturing multi-junction light-emitting device having insulating reflective structure

Publications (2)

Publication Number Publication Date
KR102319163B1 true KR102319163B1 (en) 2021-10-29
KR102319163B9 KR102319163B9 (en) 2022-03-15

Family

ID=78231137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200069056A KR102319163B1 (en) 2020-06-08 2020-06-08 Method for manufacturing multi-junction light-emitting device having insulating reflective structure

Country Status (1)

Country Link
KR (1) KR102319163B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716645B1 (en) 2005-10-31 2007-05-09 서울옵토디바이스주식회사 Light emitting device having vertically stacked light emitting diodes
KR20130027302A (en) * 2011-09-07 2013-03-15 엘지이노텍 주식회사 Light emitting device
KR101493354B1 (en) * 2013-09-25 2015-02-16 한국광기술원 Light emitting diode device and method for manufacturing the same
KR102016260B1 (en) * 2018-05-16 2019-08-29 한국광기술원 Fabrication method of monolithic multi-light emitting diodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716645B1 (en) 2005-10-31 2007-05-09 서울옵토디바이스주식회사 Light emitting device having vertically stacked light emitting diodes
KR20130027302A (en) * 2011-09-07 2013-03-15 엘지이노텍 주식회사 Light emitting device
KR101493354B1 (en) * 2013-09-25 2015-02-16 한국광기술원 Light emitting diode device and method for manufacturing the same
KR102016260B1 (en) * 2018-05-16 2019-08-29 한국광기술원 Fabrication method of monolithic multi-light emitting diodes

Also Published As

Publication number Publication date
KR102319163B9 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
JP6722221B2 (en) Light emitting diode
US7714343B2 (en) Light emitting device
JP4054631B2 (en) Semiconductor light emitting device and method for manufacturing the same, LED lamp, and LED display device
US11239387B2 (en) Light emitting diode with high efficiency
US9160138B2 (en) Light-emitting element array
US7932526B2 (en) LED semiconductor body and use of an LED semiconductor body
US8891569B2 (en) VCSEL array with increased efficiency
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR20170104401A (en) Light-emitting device
JP2022526723A (en) Vertical resonator type surface emitting laser element
JP2005514796A (en) Asymmetric distributed Bragg reflector for vertical cavity surface emitting lasers
US10084284B2 (en) Light emitting device with extended mode-hop-free spectral tuning ranges and method of manufacture
KR102016260B1 (en) Fabrication method of monolithic multi-light emitting diodes
KR102319163B1 (en) Method for manufacturing multi-junction light-emitting device having insulating reflective structure
CN114830467A (en) Light emitting device and method of manufacturing the same
KR102484972B1 (en) A surface-emitting laser device and light emitting device including the same
CN113851927B (en) Semiconductor laser
JP2006190854A (en) Light emitting diode
JP2023015799A (en) Surface emitting laser and manufacturing method thereof
JP2009238845A (en) Light-emitting module and method of manufacturing the same
KR101643688B1 (en) Semiconductor light emitting device
CN112542540B (en) GaAs-based ultra-high brightness LED structure and preparation method thereof
KR101131084B1 (en) Semiconductor light emitting device
TW201929258A (en) Light-emitting element
US20240186468A1 (en) Light emitting diode package

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]