KR102016260B1 - Fabrication method of monolithic multi-light emitting diodes - Google Patents

Fabrication method of monolithic multi-light emitting diodes Download PDF

Info

Publication number
KR102016260B1
KR102016260B1 KR1020180055898A KR20180055898A KR102016260B1 KR 102016260 B1 KR102016260 B1 KR 102016260B1 KR 1020180055898 A KR1020180055898 A KR 1020180055898A KR 20180055898 A KR20180055898 A KR 20180055898A KR 102016260 B1 KR102016260 B1 KR 102016260B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor
semiconductor laminate
forming
Prior art date
Application number
KR1020180055898A
Other languages
Korean (ko)
Inventor
오화섭
이상헌
박승현
이건화
정태훈
정성훈
정탁
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020180055898A priority Critical patent/KR102016260B1/en
Application granted granted Critical
Publication of KR102016260B1 publication Critical patent/KR102016260B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

The present invention relates to a method for manufacturing an integrated multi-light emitting diode, which comprises: a step a) of sequentially stacking, on a substrate, a first semiconductor stack in which a first N clad layer, a first active layer and a first P clad layer are sequentially stacked, a separation layer which is stacked on the first semiconductor stack and a second semiconductor stack in which a second N clad layer, a second active layer and a second P clad layer are sequentially stacked on the separation layer; a step b) of etching each of both sides of the second semiconductor stack so that both upper surfaces of the separation layer are exposed; a step c) of forming a second P electrode on the second P clad layer of the second semiconductor stack and forming a second N electrode on one of both upper surfaces of the separation layer; a step d) of exposing the first P clad layer of the first semiconductor stack by etching the other of the exposed both upper surfaces of the separation layer, on which the second N electrode is not formed, along the etched sidewalls of the second semiconductor stack; a step e) of forming a first P electrode on the exposed first P clad layer of the first semiconductor stack; a step f) of forming a reflector below the substrate except for a portion of a lower portion of the substrate; and a step g) of forming a first N electrode on a portion of the lower portion of the substrate on which the reflector is not formed. Thus, each light emitting diode can have individual performance.

Description

일체형 다중 발광다이오드 제조방법{Fabrication method of monolithic multi-light emitting diodes}Fabrication method of monolithic multi-light emitting diodes

본 발명은 일체형 다중 발광다이오드 제조방법에 관한 것으로, 더욱 상세하게는, 각각의 발광다이오드 구조물 사이에 발광다이오드의 적층구조의 성장 반도체 물질과 다른 이종 반도체 물질로 이루어진 분리층을 삽입하여 각각의 발광다이오드가 개별 성능을 가질 수 있는 일체화된 다중 발광다이오드를 제조할 수 있는 일체형 다중 발광다이오드 제조방법에 관한 것이다.The present invention relates to a method for manufacturing an integrated multiple light emitting diode, and more particularly, to each light emitting diode by inserting a separation layer made of a growth semiconductor material of a stacked structure of a light emitting diode and another heterogeneous semiconductor material between each light emitting diode structure. The present invention relates to a method for manufacturing an integrated multiple light emitting diode capable of manufacturing an integrated multiple light emitting diode capable of having individual performance.

일반적으로, 발광다이오드는 N형 반도체층, P형 반도체층 및 N형 및 P형 반도체층들 사이에 위치하는 활성층을 구비하는 소자로서, N형 및 P형 반도체층들에 순방향 전계가 인가되었을 때 활성층 내로 전자와 정공이 주입되고, 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.In general, a light emitting diode is an element having an N-type semiconductor layer, a P-type semiconductor layer and an active layer positioned between the N-type and P-type semiconductor layers, and when a forward electric field is applied to the N-type and P-type semiconductor layers Electrons and holes are injected into the active layer, and electrons and holes injected into the active layer recombine to emit light.

즉, 발광다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, P형 반도체의 정공은 N형 반도체 쪽으로 이동하고, 이와는 반대로 N형 반도체의 전자는 P형 반도체 쪽으로 이동하여 전자 및 정공은 PN 접합부로 이동하게 된다. PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. That is, when the light emitting diode joins the P-type semiconductor and the N-type semiconductor and applies a voltage to the P-type semiconductor and the N-type semiconductor to flow a current, holes in the P-type semiconductor move toward the N-type semiconductor, and conversely, Electrons of the type semiconductor move toward the P-type semiconductor, and electrons and holes move to the PN junction. The electrons moved to the PN junction fall into the valence band from the conduction band and combine with the holes.

이때, 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 에너지가 광의 형태로 방출된다.At this time, the energy difference corresponding to the height difference, that is, the energy difference of the conduction band and the household appliances, is emitted, the energy is emitted in the form of light.

이러한 발광다이오드는 수평형 발광다이오드 및 수직형 발광다이오드를 포함할 수 있다. 수직형 발광다이오드는 상기 수평형 발광다이오드에 비해 전류 분산 성능이 우수하다. 또한, 수평형 발광다이오드는 에피층을 성장시키는 성장 기판상에 형성되는데 반해, 수직형 발광다이오드는 금속 기판상에 형성됨으로써 열 전도율이 높은 금속 기판을 이용하여 열 방출 성능이 우수하다는 장점이 있다.Such a light emitting diode may include a horizontal light emitting diode and a vertical light emitting diode. Vertical light emitting diodes have better current dissipation performance than the horizontal light emitting diodes. In addition, the horizontal light emitting diode is formed on the growth substrate for growing the epitaxial layer, while the vertical light emitting diode is formed on the metal substrate, and thus has an advantage of excellent heat dissipation performance using a metal substrate having high thermal conductivity.

한국 등록특허공보 제10-0716645호(특허문헌 1)에는 기판상에 위치하는 하부 N형 반도체층; 상기 하부 N형 반도체층의 일 영역 상에 위치하는 하부 P형 반도체층; 상기 하부 P형 반도체층의 일 영역 상에 위치하는 상부 P형 반도체층; 상기 상부 P형 반도체층의 일 영역 상에 위치하는 상부 N형 반도체층; 상기 하부 N형 반도체층과 상기 하부 P형 반도체층 사이에 개재된 하부 활성층; 상기 상부 P형 반도체층과 상기 상부 N형 반도체층 사이에 개재된 상부 활성층; 및 상기 하부 P형 반도체층과 상기 상부 P형 반도체층 사이에 개재된 분리층을 포함하는 수직으로 적층된 발광 다이오드들을 갖는 발광소자가 개시되어 있다.Korean Patent Publication No. 10-0716645 (Patent Document 1) includes a lower N-type semiconductor layer located on a substrate; A lower P-type semiconductor layer on one region of the lower N-type semiconductor layer; An upper P-type semiconductor layer on one region of the lower P-type semiconductor layer; An upper N-type semiconductor layer positioned on one region of the upper P-type semiconductor layer; A lower active layer interposed between the lower N-type semiconductor layer and the lower P-type semiconductor layer; An upper active layer interposed between the upper P-type semiconductor layer and the upper N-type semiconductor layer; And a light emitting device having vertically stacked light emitting diodes including a separation layer interposed between the lower P-type semiconductor layer and the upper P-type semiconductor layer.

특허문헌 1의 분리층은 하부 및 상부 발광 다이오드를 전기적으로 분리하기 위하여 하부 및 상부 P형 반도체층들과 동일 또는 유사한 결정 구조를 갖는 물질로 형성되므로, 제조상 요구되는 발광 다이오드 구조물의 식각 공정에서 식각 스탑의 효과를 가질 수 없어 다양한 구조의 적층 발광 다이오드를 구현하는데 한계가 있다.Since the separation layer of Patent Document 1 is formed of a material having the same or similar crystal structure as that of the lower and upper P-type semiconductor layers in order to electrically separate the lower and upper light emitting diodes, the separation layer is etched during the etching process of the LED structure required for manufacturing. Since there is no stop effect, there is a limit in implementing multilayer LEDs having various structures.

: 한국 등록특허공보 제10-0716645호: Korean Registered Patent Publication No. 10-0716645

본 발명은 상기와 같은 점을 감안하여 안출된 것으로, 그 목적은 각각의 발광다이오드가 개별 성능을 가질 수 있는 일체화된 다중 발광다이오드를 얻을 수 있는 일체형 다중 발광다이오드 제조방법을 제공하는 데 있다.The present invention has been made in view of the above, and its object is to provide an integrated multi-light emitting diode manufacturing method capable of obtaining an integrated multi-light emitting diode in which each light emitting diode can have a separate performance.

상술된 목적을 달성하기 위한, 본 발명의 일 실시예에 의한 일체형 다중 발광다이오드 제조방법은, a) 기판 상부에 제1N클래드층,제1활성층,제1P클래드층이 순차적으로 적층된 제1반도체 적층물; 상기 제1반도체 적층물에 적층된 분리층; 및 상기 분리층에 제2N클래드층,제2활성층,제2P클래드층이 순차적으로 적층된 제2반도체 적층물;을 순차적으로 적층하는 단계; b) 상기 분리층의 양측 상면이 노출되도록 상기 제2반도체 적층물의 양측 각각을 식각하는 단계; c) 상기 제2반도체 적층물의 제2P클래드층에 제2P전극을 형성하고, 노출된 상기 분리층의 양측 상면 중 하나의 영역에 제2N전극을 형성하는 단계; d) 노출된 상기 분리층의 양측 상면 중 다른 하나의 영역에 해당하고 상기 제2N전극이 형성되지 않은 상기 분리층 영역을 상기 제2반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물의 제1P클래드층을 노출시키는 단계; e) 노출된 상기 제1반도체 적층물의 제1P클래드층에 제1P전극을 형성하는 단계; f) 상기 기판 하부 일부 영역을 제외하고 상기 기판 하부에 반사판을 형성하는 단계; 및 g) 상기 반사판이 형성되지 않은 상기 기판 하부 일부 영역에 제1N전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.In order to achieve the above object, the integrated multi-light emitting diode manufacturing method according to an embodiment of the present invention, a) a first semiconductor layer 1N cladding layer, the first active layer, the first P cladding layer is sequentially stacked on the substrate Laminates; A separation layer laminated on the first semiconductor laminate; And sequentially stacking a second semiconductor laminate in which a second N clad layer, a second active layer, and a second P clad layer are sequentially stacked on the separation layer. b) etching each of both sides of the second semiconductor laminate such that both top surfaces of the separation layer are exposed; c) forming a second P electrode on the second P clad layer of the second semiconductor laminate, and forming a second N electrode on one of the upper surfaces of both sides of the separation layer; d) etching the separation layer region corresponding to the other one of the upper surfaces of both sides of the separation layer, and wherein the second N electrode is not formed, along the etched sidewall of the second semiconductor laminate to form the first semiconductor laminate. Exposing the first P clad layer; e) forming a first P electrode on the exposed first P clad layer of the first semiconductor laminate; f) forming a reflector below the substrate except for a portion of the bottom of the substrate; And g) forming a first N electrode on a portion of the lower portion of the substrate on which the reflective plate is not formed.

본 발명은 상기 분리층은 상기 제1 및 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질로 이루어진 것을 특징으로 한다.The present invention is characterized in that the separation layer is made of a heterogeneous semiconductor material different from the semiconductor material of the first and second semiconductor laminates.

여기서, 상기 g)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 3제1 내지 제3전극단자 각각에 상기 제1P전극, 상기 제2N전극 및 상기 제2P전극을 와이어 본딩하고, 상기 다중 발광다이오드가 상기 서브마운트에 실장시, 상기 제1N전극은 상기 서브마운트의 제4전극단자와 본딩하는 것을 특징으로 한다.Here, the multi-light emitting diode manufactured by performing the step g) is mounted on a submount, and the first P electrode, the second N electrode, and the second P electrode are mounted on each of the third first to third electrode terminals of the submount. When the wire is bonded and the multi-light emitting diode is mounted on the submount, the first N electrode is bonded to the fourth electrode terminal of the submount.

그리고, 상기 g)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 상기 제1전극단자에 상기 제1P전극과 상기 제2P전극을 와이어 본딩하고, 상기 다중 발광다이오드를 상기 서브마운트에 실장할 때 상기 제1N전극을 상기 서브마운트의 상기 제2전극단자에 본딩하고 상기 제2N전극을 상기 제2전극단자에 와이어 본딩하는 것을 특징으로 한다.The multi-light emitting diode manufactured by performing the step g) is mounted on a submount, the first P electrode and the second P electrode are wire-bonded to the first electrode terminal of the submount, and the multi-light emitting diode is connected. The first N electrode may be bonded to the second electrode terminal of the submount and the second N electrode may be wire bonded to the second electrode terminal when mounted on the submount.

또, 상기 g)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 제1전극단자에 상기 제1P전극과 상기 제2P전극을 와이어 본딩하고, 상기 다중 발광다이오드를 상기 서브마운트에 실장할 때 상기 제1N전극을 상기 서브마운트의 제2전극단자에 본딩하고 상기 제2N전극을 상기 제2전극단자에 와이어 본딩하는 것을 특징으로 한다.In addition, the multi-light emitting diode manufactured by performing step g) is mounted on a submount, the first P electrode and the second P electrode are wire-bonded to the first electrode terminal of the submount, and the multiple light emitting diode is The first N electrode may be bonded to the second electrode terminal of the submount and the second N electrode may be wire bonded to the second electrode terminal when mounted on the submount.

또한, 상기 g)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 제1전극단자에 상기 제2P전극을 와이어 본딩하고, 상기 제1P전극과 상기 제2N전극을 와이어 본딩하고, 상기 다중 발광다이오드를 상기 서브마운트에 실장할 때 상기 제1N전극을 상기 서브마운트의 제2전극단자에 본딩하는 것을 특징으로 한다.In addition, the multi-light emitting diode fabricated by performing step g) is mounted on a submount, wire bonding the second P electrode to the first electrode terminal of the submount, and wire the first P electrode and the second N electrode. Bonding and bonding the first N electrode to a second electrode terminal of the submount when the multi-light emitting diode is mounted on the submount.

본 발명의 일 실시예에 의한 일체형 다중 발광다이오드 제조방법은, a) 기판 상부에 제1N클래드층,제1활성층,제1P클래드층이 순차적으로 적층된 제1반도체 적층물; 상기 제1반도체 적층물에 적층된 제1분리층; 상기 제1분리층에 제2N클래드층,제2활성층,제2P클래드층이 순차적으로 적층된 제2반도체 적층물; 상기 제2반도체 적층물에 적층된 제2분리층; 및 상기 제2분리층에 제3N클래드층,제3활성층,제3P클래드층이 순차적으로 적층된 제3반도체 적층물;을 순차적으로 적층하는 단계; b) 상기 제1분리층의 양측 상면이 노출되도록 상기 제2반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제1분리층의 양측 상면 중 일측의 상면의 제1분리층 영역을 상기 제2반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물의 제1P클래드층을 노출시키고, 상기 제2분리층의 양측 상면이 노출되도록 상기 제3반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제2분리층의 양측 상면 중 일측의 상면의 제2분리층 영역을 상기 제3반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제2반도체 적층물의 제2P클래드층을 노출시키는 단계; c) 노출된 상기 제1반도체 적층물의 제1P클래드층에 제1P전극을 형성하고, 노출된 상기 제1분리층에 제2N전극을 형성하고, 노출된 상기 제2반도체 적층물의 제2P클래드층에 제2P전극을 형성하고, 노출된 상기 제2분리층에 제3N전극을 형성하고, 상기 제3반도체 적층물의 제3P클래드층에 제3P전극을 형성하는 단계; d) 상기 기판 하부 일부 영역을 제외하고 상기 기판 하부에 반사판을 형성하는 단계; 및 e) 상기 반사판이 형성되지 않은 상기 기판 하부 일부 영역에 제1N전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.According to one or more exemplary embodiments, a method of manufacturing an integrated multiple light emitting diode includes: a) a first semiconductor laminate in which a first N cladding layer, a first active layer, and a first P cladding layer are sequentially stacked on a substrate; A first separation layer laminated on the first semiconductor laminate; A second semiconductor laminate in which a second N cladding layer, a second active layer, and a second P cladding layer are sequentially stacked on the first separation layer; A second separation layer laminated on the second semiconductor laminate; And sequentially stacking a third semiconductor laminate in which a third N cladding layer, a third active layer, and a third P cladding layer are sequentially stacked on the second separation layer. b) etching both sides of the second semiconductor laminate so that both top surfaces of the first separation layer are exposed, and forming a first separation layer region of an upper surface of one side of the exposed top surfaces of the first separation layer on the second semiconductor. Etching along the etched sidewalls of the stack to expose the first P clad layer of the first semiconductor stack, and etching each of both sides of the third semiconductor stack such that both top surfaces of the second separation layer are exposed; Exposing a second P clad layer of the second semiconductor laminate by etching a second separation layer region on one side of the upper two sides of the second separation layer along the etched sidewall of the third semiconductor laminate; c) forming a first P electrode on the first P clad layer of the exposed first semiconductor laminate, forming a second N electrode on the exposed first isolation layer, and forming a second P clad layer on the exposed second semiconductor laminate Forming a second P electrode, forming a third N electrode on the exposed second separation layer, and forming a third P electrode on the third P clad layer of the third semiconductor laminate; d) forming a reflector below the substrate except for a portion of the bottom of the substrate; And e) forming a first N electrode on a portion of the lower part of the substrate on which the reflector is not formed.

본 발명은 상기 제1 및 제2분리층은 상기 제1 및 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질로 이루어진 것을 특징으로 한다.The present invention is characterized in that the first and second separation layers are made of a heterogeneous semiconductor material different from the semiconductor material of the first and second semiconductor laminates.

여기서, 상기 e)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트에 실장하면서 상기 제1N전극은 상기 서브마운트의 제1전극단자와 본딩하고, 상기 서브마운트의 제2 내지 6 전극단자 각각에 상기 제1P전극, 상기 제2N전극, 상기 제2P전극, 상기 제3N전극 및 상기 제3P전극을 와이어 본딩하는 것을 특징으로 한다.Here, the multi-light emitting diode manufactured by performing the step e) is mounted on a submount, and the first N electrode is bonded to the first electrode terminal of the submount while mounting on the submount, and the second of the submount is mounted. The first P electrode, the second N electrode, the second P electrode, the third N electrode, and the third P electrode may be wire bonded to each of the sixth to sixth electrode terminals.

또한, 상기 e)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 상기 제1전극단자에 상기 제1P전극, 상기 제2N전극과 상기 제3P전극을 와이어 본딩하고, 상기 다중 발광다이오드를 상기 서브마운트에 실장할 때 상기 제1N전극을 상기 서브마운트의 상기 제2전극단자에 본딩하고 상기 제2P전극과 상기 제3N전극을 와이어 본딩하는 것을 특징으로 한다.In addition, the multi-light emitting diode manufactured by performing step e) is mounted on a submount, and the first P electrode, the second N electrode and the third P electrode are wire-bonded to the first electrode terminal of the submount, When the multi-light emitting diode is mounted on the submount, the first N electrode is bonded to the second electrode terminal of the submount, and the second P electrode and the third N electrode are wire-bonded.

그리고, 상기 e)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 제1전극단자에 상기 제1P전극, 상기 제2P전극과 상기 제3P전극을 와이어 본딩하고, 상기 다중 발광다이오드를 상기 서브마운트에 실장할 때 상기 제1N전극을 상기 서브마운트의 제2전극단자에 본딩하고 상기 제2N전극 및 상기 제3N전극을 상기 제2전극단자에 와이어 본딩하는 것을 특징으로 한다.The multi-light emitting diode fabricated by performing step e) is mounted on a submount, and the first P electrode, the second P electrode, and the third P electrode are wire-bonded to the first electrode terminal of the submount, When the multi-light emitting diode is mounted on the submount, the first N electrode is bonded to the second electrode terminal of the submount, and the second N electrode and the third N electrode are wire-bonded to the second electrode terminal. .

또, 상기 e)단계를 수행하여 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 제1전극단자에 상기 제3P전극을 와이어 본딩하고, 상기 제1P전극과 상기 제2N전극을 와이어 본딩하고, 상기 제2P전극과 상기 제3N전극을 와이어 본딩하고, 상기 다중 발광다이오드를 상기 서브마운트에 실장할 때 상기 제1N전극을 상기 서브마운트의 제2전극단자에 본딩하는 것을 특징으로 한다.In addition, the multi-light emitting diode manufactured by performing step e) is mounted on a submount, the third P electrode is wire-bonded to the first electrode terminal of the submount, and the first P electrode and the second N electrode are wired. Bonding the second P electrode to the third N electrode; and bonding the first N electrode to the second electrode terminal of the submount when the multi-light emitting diode is mounted on the submount.

본 발명은 상기 분리층은 Fe가 도핑된 절연성 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, 언도프된(undoped) 절연성 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층, P타입 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층 및 N타입 이종 반도체층이 순차적으로 적층된 구조, P타입 이종 반도체층에 N타입 이종 반도체층 및 P타입 이종 반도체층이 순차적으로 적층된 구조 중 하나인 것을 특징으로 한다.The isolation layer is a structure in which an N-type hetero semiconductor layer is stacked on an insulating hetero semiconductor layer doped with Fe, an N-type hetero semiconductor layer is laminated on an undoped insulating hetero semiconductor layer, and an N-type heterogeneous layer. Semiconductor layer, structure in which N type hetero semiconductor layer is laminated on P type hetero semiconductor layer, structure in which P type hetero semiconductor layer is laminated on N type hetero semiconductor layer, P type hetero semiconductor layer and N type heterogeneous in N type hetero semiconductor layer The semiconductor layer is sequentially stacked, characterized in that one of the structure in which the N-type hetero semiconductor layer and the P-type hetero semiconductor layer sequentially stacked on the P-type hetero semiconductor layer.

본 발명에 의하면, 기판 상부에 다중 발광다이오드의 적층구조(에피층)를 성장하는 방법으로, 각각의 발광다이오드 구조물 사이에 발광다이오드의 적층구조의 성장 반도체 물질과 다른 이종 반도체 물질로 이루어진 분리층을 삽입하여 각각의 발광다이오드가 개별 성능을 가질 수 있는 일체화된 다중 발광다이오드를 제조할 수 있는 잇점이 있다.According to the present invention, there is provided a method of growing a stacked structure (epitaxial layer) of multiple light emitting diodes on a substrate, wherein a separation layer comprising a growth semiconductor material of a stacked structure of light emitting diodes and a heterogeneous semiconductor material is formed between each light emitting diode structure. The advantage is that insertion can produce integrated multiple light emitting diodes in which each light emitting diode can have a separate performance.

도 1은 본 발명의 제1실시예에 따른 일체형 다중 발광다이오드 제조방법의 개념적인 단면도,
도 2는 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 각각 구동하기 위하여 연결된 구조의 단면도,
도 3은 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 교류 전원에 사용할 수 있는 회로 형성하기 위하여 연결된 구조의 단면도,
도 4는 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 병렬 연결된 구조의 단면도,
도 5는 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 직렬 연결된 구조의 단면도,
도 6a 내지 도 6e는 본 발명의 제2실시예에 따른 일체형 다중 발광다이오드 제조방법의 개념적인 단면도,
도 7은 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 각각 구동하기 위하여 연결된 구조의 단면도,
도 8은 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 교류 전원에 사용할 수 있는 회로 형성하기 위하여 연결된 구조의 단면도,
도 9는 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 병렬 연결된 구조의 단면도,
도 10은 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 직렬 연결된 구조의 단면도,
도 11a 내지 도 11g는 본 발명에 따라 적용된 분리층 구조를 설명하기 위한 개념적인 단면도이다.1 is a conceptual cross-sectional view of a method for manufacturing an integrated multiple light emitting diode according to a first embodiment of the present invention;
2 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a first embodiment of the present invention are connected to each other for driving;
3 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a first embodiment of the present invention are connected to form a circuit that can be used for an AC power source;
4 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a first embodiment of the present invention are connected in parallel;
5 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured in accordance with a first embodiment of the present invention are connected in series;
6A to 6E are conceptual cross-sectional views of a method for manufacturing an integrated multiple light emitting diode according to a second embodiment of the present invention;
7 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a second embodiment of the present invention are connected to each other for driving;
8 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a second embodiment of the present invention are connected to form a circuit that can be used for an AC power source;
9 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a second embodiment of the present invention are connected in parallel;
10 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a second embodiment of the present invention are connected in series;
11A to 11G are conceptual cross-sectional views for explaining a separation layer structure applied according to the present invention.

이하, 첨부된 도면들을 참조하여 본 발명의 실시를 위한 구체적인 내용을 설명하도록 한다.Hereinafter, with reference to the accompanying drawings will be described in detail for the practice of the present invention.

실시예를 설명하기 전에 부연해 두면, 본 발명의 청구범위의 구성을 구현하는 방법에는 여러 가지가 있을 수 있는바, 하기 실시예는 청구범위에 있는 구성을 구현하는 하나의 예를 보여주기 위한 것임을 밝힌다. 따라서 본 발명의 범위는 하기 실시예에 의해 제한되지 아니한다.Before explaining the embodiments, there may be a number of ways to implement the configuration of the claims of the present invention, the following embodiments are intended to illustrate one example of implementing the configuration of the claims Say. Therefore, the scope of the present invention is not limited by the following examples.

도 1은 본 발명의 제1실시예에 따른 일체형 다중 발광다이오드 제조방법의 개념적인 단면도이고, 도 2는 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 각각 구동하기 위하여 연결된 구조의 단면도이고, 도 3은 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 교류 전원에 사용할 수 있는 회로 형성하기 위하여 연결된 구조의 단면도이고, 도 4는 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 병렬 연결된 구조의 단면도이고, 도 5는 본 발명의 제1실시예에 따라 제조된 다중 발광다이오드가 직렬 연결된 구조의 단면도이다.1 is a conceptual cross-sectional view of a method for manufacturing an integrated multiple light emitting diode according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a first embodiment of the present invention are connected to each other for driving. 3 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to the first embodiment of the present invention are connected to form a circuit that can be used for an AC power source, and FIG. 4 is manufactured according to the first embodiment of the present invention. 5 is a cross-sectional view of a structure in which multiple light emitting diodes are connected in parallel. FIG. 5 is a cross-sectional view of a structure in which multiple light emitting diodes are manufactured in series according to a first embodiment of the present invention.

본 발명의 제1실시예에 따른 일체형 다중 발광다이오드 제조방법은 2중 발광다이오드를 일체형으로 형성하는 것이다.The integrated multi-light emitting diode manufacturing method according to the first embodiment of the present invention is to form a double light-emitting diode as a single body.

도 1a 내지 도 1g를 참고하면, 본 발명의 제1실시예에 따른 일체형 다중 발광다이오드 제조방법은 기판(100) 상부에 제1N클래드층(111),제1활성층(112),제1P클래드층(113)이 순차적으로 적층된 제1반도체 적층물(110); 상기 제1반도체 적층물(110)에 적층된 분리층(120); 및 상기 분리층(120)에 제2N클래드층(131),제2활성층(132),제2P클래드층(133)이 순차적으로 적층된 제2반도체 적층물(130);을 순차적으로 적층한다(도 1a). 1A to 1G, the method of manufacturing an integrated multi-light emitting diode according to the first embodiment of the present invention includes the first N cladding layer 111, the first active layer 112, and the first P cladding layer on the substrate 100. A first semiconductor laminate 110 in which 113 is sequentially stacked; A separation layer 120 stacked on the first semiconductor stack 110; And a second semiconductor laminate 130 in which the second N cladding layer 131, the second active layer 132, and the second P cladding layer 133 are sequentially stacked on the separation layer 120. 1a).

여기서, 분리층(120)은 제1 및 제2반도체 적층물(130)의 반도체 물질과 다른 이종 반도체 물질로 이루어져 후속공정에서 에칭 스탑(stop) 기능을 가진다.Here, the isolation layer 120 is formed of a heterogeneous semiconductor material different from the semiconductor material of the first and second semiconductor laminates 130 and has an etching stop function in a subsequent process.

즉, 기판(100) 상부에 제1반도체로 이루어진 제1N클래드층(111),제1활성층(112),제1P클래드층(113)을 순차적으로 적층하여 제1반도체 적층물(110)을 형성하고, 제1반도체 적층물(110)의 제1P클래드층(113)에 분리층(120)을 형성하고, 분리층(120) 상부에 제2반도체로 이루어진 제2N클래드층(131),제2활성층(132),제2P클래드층(133)을 순차적으로 적층하여 제2반도체 적층물(130)을 형성하는 것이다.That is, the first semiconductor laminate 110 is formed by sequentially stacking the first N cladding layer 111, the first active layer 112, and the first P cladding layer 113 made of the first semiconductor on the substrate 100. In addition, the separation layer 120 is formed on the first P cladding layer 113 of the first semiconductor laminate 110, and the second N cladding layer 131 and the second semiconductor layer are formed on the separation layer 120. The active layer 132 and the second P cladding layer 133 are sequentially stacked to form the second semiconductor laminate 130.

그 다음, 상기 분리층(120)의 양측 상면이 노출되도록 상기 제2반도체 적층물(130)의 양측 각각을 식각한다(도 1b)Then, each of both sides of the second semiconductor laminate 130 is etched to expose both upper surfaces of the separation layer 120 (FIG. 1B).

이어서, 상기 제2반도체 적층물(130)의 제2P클래드층(133)에 제2P전극(142)을 형성하고, 노출된 상기 분리층(120)의 양측 상면 중 하나의 영역에 제2N전극(141)을 형성한다(도 1c).Subsequently, a second P electrode 142 is formed on the second P cladding layer 133 of the second semiconductor laminate 130, and the second N electrode (1) is formed on one of the upper surfaces of both sides of the separation layer 120 exposed. 141) (FIG. 1C).

계속, 노출된 상기 분리층(120)의 양측 상면 중 다른 하나의 영역에 해당하고 상기 제2N전극(141)이 형성되지 않은 상기 분리층(120) 영역을 상기 제2반도체 적층물(130)의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물(110)의 제1P클래드층(113)을 노출시킨다(도 1d).Subsequently, an area of the separation layer 120 corresponding to the other one of the upper surfaces of both sides of the separation layer 120 that is not exposed and the second N electrode 141 is not formed is formed on the second semiconductor stack 130. The first P cladding layer 113 of the first semiconductor laminate 110 is exposed by etching along the etched sidewall (FIG. 1D).

연이어, 노출된 상기 제1반도체 적층물(110)의 제1P클래드층(113)에 제1P전극(143)을 형성한다(도 1e).Subsequently, the first P electrode 143 is formed on the exposed first P cladding layer 113 of the first semiconductor laminate 110 (FIG. 1E).

그후, 상기 기판(100) 하부 일부 영역을 제외하고 상기 기판(100) 하부에 반사판(151)을 형성하고(도 1f), 상기 반사판(151)이 형성되지 않은 상기 기판(100) 하부 일부 영역에 제1N전극(161)을 형성한다(도 1g).Thereafter, a reflective plate 151 is formed on the lower portion of the substrate 100 except for a portion of the lower portion of the substrate 100 (FIG. 1F), and a portion of the lower portion of the substrate 100 on which the reflective plate 151 is not formed. The 1N electrode 161 is formed (FIG. 1G).

상술된 바와 같이, 본 발명의 제1실시예에 의하여 제조된 2중 발광다이오드는 도 2와 같이 개별 다이오드 각각이 구동하도록 서브마운트(200)에 실장하고, 서브마운트(200)의 3개의 독립된 제1 내지 제3전극단자(미도시) 각각에 제1P전극(143), 제2N전극(141) 및 제2P전극(142)을 와이어 본딩하고, 2중 발광다이오드가 서브마운트(200)에 실장시, 제1N전극(161)은 서브마운트(200)의 독립된 제4전극단자(210)와 본딩된다.As described above, the dual light emitting diode manufactured according to the first embodiment of the present invention is mounted on the submount 200 to drive each individual diode as shown in FIG. 2, and the three independent products of the submount 200 are mounted. When the first P electrode 143, the second N electrode 141, and the second P electrode 142 are wire bonded to each of the first to third electrode terminals (not shown), and the double light emitting diode is mounted on the submount 200. The first N electrode 161 is bonded to the independent fourth electrode terminal 210 of the submount 200.

그리고, 본 발명에서는 교류전원에 사용할 수 있는 회로 형성을 위하여 도 3에 도시된 바와 같이 2중 발광다이오드를 서브마운트(300)에 실장하고, 서브마운트(300)의 제1전극단자(310)에 제1P전극(143)과 제2N전극(141)을 와이어 본딩하고, 2중 발광다이오드를 서브마운트(300)에 실장할 때 제1N전극(161)을 서브마운트(300)의 제2전극단자(320)에 본딩하고 제2P전극(142)을 제2전극단자(320)에 와이어 본딩한다.In the present invention, in order to form a circuit that can be used for an AC power source, as shown in FIG. 3, a dual light emitting diode is mounted on the submount 300 and the first electrode terminal 310 of the submount 300. When the first P electrode 143 and the second N electrode 141 are wire bonded, and the double light emitting diode is mounted on the submount 300, the first N electrode 161 is mounted on the second electrode terminal of the submount 300. Bonding to 320 and wire bonding of the second P electrode 142 to the second electrode terminal (320).

또, 도 4와 같이 2중 발광다이오드를 병렬연결하기 위하여 서브마운트(400)의 제1전극단자(410)에 제1P전극(143)과 제2P전극(142)을 와이어 본딩하고, 2중 발광다이오드를 서브마운트(400)에 실장할 때 제1N전극(161)을 서브마운트(400)의 제2전극단자(420)에 본딩하고 제2N전극(141)을 제2전극단자(420)에 와이어 본딩한다.In addition, as shown in FIG. 4, the first P electrode 143 and the second P electrode 142 are wire-bonded to the first electrode terminal 410 of the submount 400 in order to connect the dual light emitting diodes in parallel, and emit double light. When the diode is mounted on the submount 400, the first N electrode 161 is bonded to the second electrode terminal 420 of the submount 400, and the second N electrode 141 is wired to the second electrode terminal 420. Bond

또한, 도 5에 도시된 바와 같이 2중 발광다이오드를 직렬연결하기 위하여 서브마운트(500)의 제1전극단자(510)에 제2P전극(142)을 와이어 본딩하고, 제1P전극(143)과 제2N전극(141)을 와이어 본딩하고, 2중 발광다이오드를 서브마운트(500)에 실장할 때 제1N전극(161)을 서브마운트(500)의 제2전극단자(520)에 본딩한다.In addition, as shown in FIG. 5, the second P electrode 142 is wire-bonded to the first electrode terminal 510 of the submount 500 in order to connect the dual light emitting diodes in series, and the first P electrode 143 and the first P electrode 143. When the second N electrode 141 is wire bonded and the double light emitting diode is mounted on the submount 500, the first N electrode 161 is bonded to the second electrode terminal 520 of the submount 500.

도 6a 내지 도 6e는 본 발명의 제2실시예에 따른 일체형 다중 발광다이오드 제조방법의 개념적인 단면도이고, 도 7은 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 각각 구동하기 위하여 연결된 구조의 단면도이고, 도 8은 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 교류 전원에 사용할 수 있는 회로 형성하기 위하여 연결된 구조의 단면도이고, 도 9는 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 병렬 연결된 구조의 단면도이고, 도 10은 본 발명의 제2실시예에 따라 제조된 다중 발광다이오드가 직렬 연결된 구조의 단면도이다.6A to 6E are conceptual cross-sectional views of a method of manufacturing an integrated multiple light emitting diode according to a second embodiment of the present invention, and FIG. 7 is connected to each of the multiple light emitting diodes manufactured according to the second embodiment of the present invention. 8 is a cross-sectional view of a structure in which multiple light emitting diodes manufactured according to a second embodiment of the present invention are connected to form a circuit that can be used for an AC power source, and FIG. 10 is a cross-sectional view of a structure in which multiple light emitting diodes are connected in parallel, and FIG. 10 is a cross-sectional view of a structure in which multiple light emitting diodes are manufactured according to a second embodiment of the present invention.

본 발명의 제2실시예에 따른 일체형 다중 발광다이오드 제조방법은 3중 발광다이오드를 일체형으로 형성하는 것이다.According to the second embodiment of the present invention, a method of manufacturing an integrated multi-light emitting diode is to form a triple light emitting diode in an integrated form.

도 6a 내지 도 6e를 참고하면, 본 발명의 제2실시예에 따른 일체형 다중 발광다이오드 제조방법은 기판(100) 상부에 제1N클래드층(111),제1활성층(112),제1P클래드층(113)이 순차적으로 적층된 제1반도체 적층물(110); 상기 제1반도체 적층물(110)에 적층된 제1분리층121); 상기 제1분리층121)에 제2N클래드층(131),제2활성층(132),제2P클래드층(133)이 순차적으로 적층된 제2반도체 적층물(130); 상기 제2반도체 적층물(130)에 적층된 제2분리층122); 및 상기 제2분리층122)에 제3N클래드층(171),제3활성층(172),제3P클래드층(173)이 순차적으로 적층된 제3반도체 적층물(170);을 순차적으로 적층한다(도 6a). 6A to 6E, the integrated multi-light emitting diode manufacturing method according to the second exemplary embodiment of the present invention includes the first N cladding layer 111, the first active layer 112, and the first P cladding layer on the substrate 100. A first semiconductor laminate 110 in which 113 is sequentially stacked; A first separation layer 121 stacked on the first semiconductor stack 110; A second semiconductor laminate 130 in which a second N cladding layer 131, a second active layer 132, and a second P cladding layer 133 are sequentially stacked on the first separation layer 121; A second separation layer 122 stacked on the second semiconductor stack 130; And a third semiconductor laminate 170 in which the 3N cladding layer 171, the third active layer 172, and the 3P cladding layer 173 are sequentially stacked on the second separation layer 122. (FIG. 6A).

그후, 상기 제1분리층121)의 양측 상면이 노출되도록 상기 제2반도체 적층물(130)의 양측 각각을 식각하고, 노출된 상기 제1분리층121)의 양측 상면 중 일측의 상면의 제1분리층121) 영역을 상기 제2반도체 적층물(130)의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물(110)의 제1P클래드층(113)을 노출시키고, 상기 제2분리층122)의 양측 상면이 노출되도록 상기 제3반도체 적층물(170)의 양측 각각을 식각하고, 노출된 상기 제2분리층122)의 양측 상면 중 일측의 상면의 제2분리층122) 영역을 상기 제3반도체 적층물(170)의 식각된 측벽을 따라 식각하여 상기 제2반도체 적층물(130)의 제2P클래드층(133)을 노출시킨다(도 6b)Thereafter, each of both sides of the second semiconductor laminate 130 is etched to expose both upper surfaces of the first separation layer 121, and the first surface of one of the upper surfaces of both sides of the exposed first separation layer 121 is etched. The separation layer 121 is etched along the etched sidewall of the second semiconductor stack 130 to expose the first P cladding layer 113 of the first semiconductor stack 110, and the second separation layer 122. Each side of the third semiconductor laminate 170 is etched to expose both upper surfaces of the second semiconductor layer 170, and the second separation layer 122 region of the upper surface of one side of the exposed upper surfaces of the second separation layer 122 is formed. The second P cladding layer 133 of the second semiconductor stack 130 is exposed by etching along the etched sidewall of the three semiconductor stack 170 (FIG. 6B).

그다음, 노출된 상기 제1반도체 적층물(110)의 제1P클래드층(113)에 제1P전극(143)을 형성하고, 노출된 상기 제1분리층121)에 제2N전극(141)을 형성하고, 노출된 상기 제2반도체 적층물(130)의 제2P클래드층(133)에 제2P전극(145)을 형성하고, 노출된 상기 제2분리층122)에 제3N전극(146)을 형성하고, 상기 제3반도체 적층물(170)의 제3P클래드층(173)에 제3P전극(147)을 형성한다(도 6c).Next, a first P electrode 143 is formed on the first P cladding layer 113 of the exposed first semiconductor laminate 110, and a second N electrode 141 is formed on the exposed first separation layer 121. In addition, a second P electrode 145 is formed on the second P cladding layer 133 of the exposed second semiconductor laminate 130, and a third N electrode 146 is formed on the exposed second separation layer 122. A third P electrode 147 is formed on the third P cladding layer 173 of the third semiconductor laminate 170 (FIG. 6C).

연이어, 상기 기판(100) 하부 일부 영역을 제외하고 상기 기판(100) 하부에 반사판(151)을 형성한다(도 6d), Subsequently, the reflective plate 151 is formed on the lower portion of the substrate 100 except for a portion of the lower portion of the substrate 100 (FIG. 6D).

이어서, 상기 반사판(151)이 형성되지 않은 상기 기판(100) 하부 일부 영역에 제1N전극(161)을 형성한다(도 6e).Subsequently, a first N electrode 161 is formed in a portion of the lower portion of the substrate 100 where the reflective plate 151 is not formed (FIG. 6E).

이와 같이 본 발명의 제2실시예에 의하여 제조된 3중 발광다이오드는 개별 다이오드 각각이 구동하도록 서브마운트(600)에 실장하면서 제1N전극(161)은 서브마운트(600)의 독립된 제1전극단자(610)와 본딩하고, 서브마운트(600)의 5개의 독립된 제2 내지 제6전극단자(미도시) 각각에 제1P전극(143), 제2N전극(141), 제2P전극(145), 제3N전극(146) 및 제3P전극(147)을 와이어 본딩한다(도 7).As described above, the triplet light emitting diode manufactured according to the second embodiment of the present invention is mounted on the submount 600 so that each individual diode is driven, and the first N electrode 161 is an independent first electrode terminal of the submount 600. 610 and bonded to each of the five independent second to sixth electrode terminals (not shown) of the submount 600, the first P electrode 143, the second N electrode 141, the second P electrode 145, The 3N electrode 146 and the 3P electrode 147 are wire bonded (FIG. 7).

아울러, 도 8과 같이 교류전원에 사용할 수 있는 회로 형성을 위하여 3중 발광다이오드를 서브마운트(700)에 실장하고, 서브마운트(700)의 제1전극단자(710)에 제1P전극(143), 제2N전극(141)와 제3P전극(147)을 와이어 본딩하고, 3중 발광다이오드를 서브마운트(700)에 실장할 때 제1N전극(161)을 서브마운트(700)의 제2전극단자(720)에 본딩하고 제2P전극(145)과 제3N전극(146)을 제2전극단자(720)에 와이어 본딩한다.In addition, a triple light emitting diode is mounted on the submount 700 to form a circuit that can be used for an AC power source as shown in FIG. 8, and the first P electrode 143 on the first electrode terminal 710 of the submount 700. When the second N electrode 141 and the third P electrode 147 are wire-bonded, and the triplet light emitting diode is mounted on the submount 700, the first N electrode 161 is connected to the second electrode terminal of the submount 700. The second P electrode 145 and the third N electrode 146 are wire-bonded to the second electrode terminal 720.

또한, 도 9를 참조하면 3중 발광다이오드를 병렬연결하기 위하여 서브마운트(800)의 제1전극단자(810)에 제1P전극(143), 제2P전극(145)과 제3P전극(147)을 와이어 본딩하고, 3중 발광다이오드를 서브마운트(800)에 실장할 때 제1N전극(161)을 서브마운트(800)의 제2전극단자(820)에 본딩하고 제2N전극(141) 및 제3N전극(146)을 제2전극단자(820)에 와이어 본딩한다.In addition, referring to FIG. 9, the first P electrode 143, the second P electrode 145, and the third P electrode 147 are connected to the first electrode terminal 810 of the submount 800 in order to connect the triple light emitting diodes in parallel. Wire-bonding, bonding the first N-electrode 161 to the second electrode terminal 820 of the sub-mount 800 when mounting the triple light emitting diode to the sub-mount 800, and the second N-electrode 141 and The 3N electrode 146 is wire bonded to the second electrode terminal 820.

그리고, 도 10에 도시된 바와 같이 3중 발광다이오드를 직렬연결하기 위하여 서브마운트(900)의 제1전극단자(910)에 제3P전극(147)을 와이어 본딩하고, 제1P전극(143)과 제2N전극(141)을 와이어 본딩하고, 제2P전극(145)과 제3N전극(146)을 와이어 본딩하고, 3중 발광다이오드를 서브마운트(900)에 실장할 때 제1N전극(161)을 서브마운트(900)의 제2전극단자(920)에 본딩한다.As shown in FIG. 10, the third P electrode 147 is wire-bonded to the first electrode terminal 910 of the submount 900 in order to connect the triple light emitting diodes in series, and the first P electrode 143 and the first P electrode 143. When the second N electrode 141 is wire bonded, the second P electrode 145 and the third N electrode 146 are wire bonded, and the triplet light emitting diode is mounted on the submount 900, the first N electrode 161 is connected. The second electrode terminal 920 of the submount 900 is bonded.

도 11a 내지 도 11g는 본 발명에 따라 적용된 분리층 구조를 설명하기 위한 개념적인 단면도이다.11A to 11G are conceptual cross-sectional views for explaining a separation layer structure applied according to the present invention.

본 발명에서는 분리층으로 발광다이오드의 적층구조(적층물 또는 에피구조)와 다른 이종반도체 물질로 구현한다.In the present invention, a separate layered structure (laminate or epi structure) of the light emitting diode is implemented as a separate semiconductor material.

즉, 기판 상부에 MOCVD를 이용하여 발광다이오드의 적층구조를 성장하는데, 분리층을 발광다이오드의 적층구조의 성장 반도체 물질과 다른 이종 반도체 물질을 삽입하여 에칭 스탑 기능을 가지도록 제조하는 것이다.That is, a stacked structure of a light emitting diode is grown by using MOCVD on a substrate, and the separation layer is manufactured to have an etching stop function by inserting a hetero semiconductor material different from the growth semiconductor material of the stacked structure of the light emitting diode.

예컨대, AlGaInP 기반 적색 광소자 에피 구조에서는, 분리층 반도체 물질로 AlGaAs 물질을 사용하고, AlInGaAs 기반 적외선 광소자 에피 구조에서는, 분리층 반도체 물질로 AlGaInP 물질을 사용한다.For example, in the AlGaInP-based red optical device epi structure, AlGaAs material is used as the separation layer semiconductor material, and in the AlInGaAs-based infrared optical device epi structure, AlGaInP material is used as the separation layer semiconductor material.

이러한 분리층은 도 11a 내지 도 11g와 같이 다양한 구조로 구현할 수 있다.Such a separation layer may be implemented in various structures as shown in FIGS. 11A to 11G.

즉, 분리층은 Fe가 도핑된 절연성 이종 반도체층(20)에 N타입 이종 반도체층(51)이 적층된 구조(도 11a), 언도프된(undoped) 절연성 이종 반도체층(30)에 N타입 이종 반도체층(51)이 적층된 구조(도 11b), N타입 이종 반도체층(51)(도 11c), P타입 이종 반도체층(52)에 N타입 이종 반도체층(51)이 적층된 구조(도 11d), N타입 이종 반도체층(51)에 P타입 이종 반도체층(52)이 적층된 구조(도 11e), N타입 이종 반도체층(51a)에 P타입 이종 반도체층(52) 및 N타입 이종 반도체층(51b)이 순차적으로 적층된 구조(도 11f), P타입 이종 반도체층(52a)에 N타입 이종 반도체층(51) 및 P타입 이종 반도체층(52b)이 순차적으로 적층된 구조(도 11g) 중 하나일 수 있다.That is, the isolation layer has a structure in which an N type hetero semiconductor layer 51 is stacked on an insulating hetero semiconductor layer 20 doped with Fe (FIG. 11A), and an N type on an undoped insulating hetero semiconductor layer 30. The structure in which the hetero semiconductor layer 51 is stacked (FIG. 11B), the N type hetero semiconductor layer 51 (FIG. 11C), and the P type hetero semiconductor layer 52 in which the N type hetero semiconductor layer 51 is stacked ( 11D), the structure in which the P type hetero semiconductor layer 52 is stacked on the N type hetero semiconductor layer 51 (FIG. 11E), the P type hetero semiconductor layer 52 and the N type on the N type hetero semiconductor layer 51a. A structure in which the hetero semiconductor layers 51b are sequentially stacked (FIG. 11F), and a structure in which the N type hetero semiconductor layer 51 and the P type hetero semiconductor layer 52 b are sequentially stacked on the P type hetero semiconductor layer 52 a ( 11G).

여기서, 도 11d 내지 도 11g의 분리층에서 N타입 이종 반도체층과 P타입 이종 반도체층 사이에는 Fe가 도핑된 절연성 이종 반도체층이 삽입될 수 있다.Here, the insulating hetero semiconductor layer doped with Fe may be inserted between the N type hetero semiconductor layer and the P type hetero semiconductor layer in the separation layer of FIGS. 11D to 11G.

이상에서는 본 발명을 특정의 바람직한 실시예를 예를 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.In the above, the present invention has been illustrated and described with reference to specific preferred embodiments, but the present invention is not limited to the above-described embodiments, and the present invention is not limited to the spirit of the present invention. Various changes and modifications will be possible by those who have the same.

100: 기판 110: 제1반도체 적층물
120,121,122: 분리층 130: 제2반도체 적층물
151: 반사판 170: 제3반도체 적층물100: substrate 110: first semiconductor laminate
120, 121, 122: separation layer 130: second semiconductor laminate
151: reflector plate 170: third semiconductor laminate

Claims (13)

삭제delete 삭제delete 삭제delete a) 기판 상부에 제1N클래드층,제1활성층,제1P클래드층이 순차적으로 적층된 제1반도체 적층물; 상기 제1반도체 적층물 상에 제1 반도체 적층물 및 제2반도체 적층물과 다른 절연성을 갖는 이종 반도체 물질이 적층된 분리층; 및 상기 분리층에 제2N클래드층,제2활성층,제2P클래드층이 순차적으로 적층된 제2반도체 적층물;을 순차적으로 적층하는 단계;
b) 상기 분리층의 양측 상면이 노출되도록 상기 제2반도체 적층물의 양측 각각을 식각하는 단계;
c) 상기 제2반도체 적층물의 제2P클래드층에 제2P전극을 형성하고, 노출된 상기 분리층의 양측 상면 중 하나의 영역에 제2N전극을 형성하는 단계;
d) 노출된 상기 분리층의 양측 상면 중 다른 하나의 영역에 해당하고 상기 제2N전극이 형성되지 않은 상기 분리층 영역을 상기 제2반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물의 제1P클래드층을 노출시키는 단계;
e) 노출된 상기 제1반도체 적층물의 제1P클래드층에 제1P전극을 형성하는 단계;
f) 상기 기판 하부 일부 영역을 제외하고 상기 기판 하부에 반사판을 형성하는 단계;
g) 상기 반사판이 형성되지 않은 상기 기판 하부 일부 영역에 제1N전극을 형성하여 다중 발광 다이오드를 제조하는 단계; 및
h) 상기 g)단계에서 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 제1전극단자에 제1P전극과 제2P전극을 와이어 본딩하며, 상기 다중 발광다이오드를 서브마운트에 실장할 때 제1N전극을 서브마운트의 제2전극단자에 본딩하고, 제2N전극을 제2전극단자에 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는 일체형 다중 발광다이오드 제조방법.a) a first semiconductor laminate in which a first N clad layer, a first active layer, and a first P clad layer are sequentially stacked on a substrate; A separation layer in which heterogeneous semiconductor materials having different insulating properties from those of the first semiconductor stack and the second semiconductor stack are stacked on the first semiconductor stack; And sequentially stacking a second semiconductor laminate in which a second N clad layer, a second active layer, and a second P clad layer are sequentially stacked on the separation layer.
b) etching each of both sides of the second semiconductor laminate such that both top surfaces of the separation layer are exposed;
c) forming a second P electrode on the second P clad layer of the second semiconductor laminate, and forming a second N electrode on one of the upper surfaces of both sides of the separation layer;
d) etching the separation layer region corresponding to the other one of the upper surfaces of both sides of the separation layer, and wherein the second N electrode is not formed, along the etched sidewall of the second semiconductor laminate to form the first semiconductor laminate. Exposing the first P clad layer;
e) forming a first P electrode on the exposed first P clad layer of the first semiconductor laminate;
f) forming a reflector below the substrate except for a portion of the bottom of the substrate;
g) manufacturing a multi-light emitting diode by forming a first N electrode on a portion of the lower part of the substrate where the reflector is not formed; And
h) mounting the multi-light emitting diode fabricated in step g) to the submount, wire bonding the first P electrode and the second P electrode to the first electrode terminal of the submount, and mounting the multi-light emitting diode to the submount. Bonding the 1N electrode to the second electrode terminal of the submount and wire bonding the 2N electrode to the second electrode terminal. 삭제delete a) 기판 상부에 제1N클래드층,제1활성층,제1P클래드층이 순차적으로 적층된 제1반도체 적층물; 상기 제1반도체 적층물 상에 제1 반도체 적층물 및 제2반도체 적층물과 다른 절연성을 갖는 이종 반도체 물질이 적층된 분리층; 및 상기 분리층에 제2N클래드층,제2활성층,제2P클래드층이 순차적으로 적층된 제2반도체 적층물;을 순차적으로 적층하는 단계;
b) 상기 분리층의 양측 상면이 노출되도록 상기 제2반도체 적층물의 양측 각각을 식각하는 단계;
c) 상기 제2반도체 적층물의 제2P클래드층에 제2P전극을 형성하고, 노출된 상기 분리층의 양측 상면 중 하나의 영역에 제2N전극을 형성하는 단계;
d) 노출된 상기 분리층의 양측 상면 중 다른 하나의 영역에 해당하고 상기 제2N전극이 형성되지 않은 상기 분리층 영역을 상기 제2반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물의 제1P클래드층을 노출시키는 단계;
e) 노출된 상기 제1반도체 적층물의 제1P클래드층에 제1P전극을 형성하는 단계;
f) 상기 기판 하부 일부 영역을 제외하고 상기 기판 하부에 반사판을 형성하는 단계;
g) 상기 반사판이 형성되지 않은 상기 기판 하부 일부 영역에 제1N전극을 형성하여 다중 발광 다이오드를 제조하는 단계; 및
h) 상기 g)단계에서 제조된 다중 발광다이오드를 서브마운트에 실장하고, 서브마운트의 제1전극단자에 제2P전극을 와이어 본딩하며, 제1P전극과 제2N전극을 와이어 본딩하고, 상기 다중 발광다이오드를 서브마운트에 실장할 때 제1N전극을 서브마운트의 제2전극단자에 본딩하는 단계를 포함하는 것을 특징으로 하는 일체형 다중 발광다이오드 제조방법.a) a first semiconductor laminate in which a first N clad layer, a first active layer, and a first P clad layer are sequentially stacked on a substrate; A separation layer in which heterogeneous semiconductor materials having different insulating properties from those of the first semiconductor stack and the second semiconductor stack are stacked on the first semiconductor stack; And sequentially stacking a second semiconductor laminate in which a second N clad layer, a second active layer, and a second P clad layer are sequentially stacked on the separation layer.
b) etching each of both sides of the second semiconductor laminate such that both top surfaces of the separation layer are exposed;
c) forming a second P electrode on the second P clad layer of the second semiconductor laminate, and forming a second N electrode on one of the upper surfaces of both sides of the separation layer;
d) etching the separation layer region corresponding to the other one of the upper surfaces of both sides of the separation layer, and wherein the second N electrode is not formed, along the etched sidewall of the second semiconductor laminate to form the first semiconductor laminate. Exposing the first P clad layer;
e) forming a first P electrode on the exposed first P clad layer of the first semiconductor laminate;
f) forming a reflector below the substrate except for a portion of the bottom of the substrate;
g) manufacturing a multi-light emitting diode by forming a first N electrode on a portion of the lower part of the substrate where the reflector is not formed; And
h) mounting the multiple light emitting diode fabricated in step g) to a submount, wire bonding a second P electrode to a first electrode terminal of the submount, wire bonding a first P electrode and a second N electrode, and Bonding the first N electrode to the second electrode terminal of the submount when the diode is mounted in the submount. 삭제delete 삭제delete 삭제delete a) 기판 상부에 제1N클래드층,제1활성층,제1P클래드층이 순차적으로 적층된 제1반도체 적층물; 상기 제1반도체 적층물 상에 절연성을 갖고, 제1반도체 적층물의 반도체 물질과 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질이 적층된 제1분리층; 상기 제1분리층에 제2N클래드층,제2활성층,제2P클래드층이 순차적으로 적층된 제2반도체 적층물; 상기 제2반도체 적층물 상에 절연성을 갖고, 제1반도체 적층물의 반도체 물질과 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질이 적층된 제2분리층; 및 상기 제2분리층에 제3N클래드층,제3활성층,제3P클래드층이 순차적으로 적층된 제3반도체 적층물;을 순차적으로 적층하는 단계;
b) 상기 제1분리층의 양측 상면이 노출되도록 상기 제2반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제1분리층의 양측 상면 중 일측의 상면의 제1분리층 영역을 상기 제2반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물의 제1P클래드층을 노출시키고, 상기 제2분리층의 양측 상면이 노출되도록 상기 제3반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제2분리층의 양측 상면 중 일측의 상면의 제2분리층 영역을 상기 제3반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제2반도체 적층물의 제2P클래드층을 노출시키는 단계;
c) 노출된 상기 제1반도체 적층물의 제1P클래드층에 제1P전극을 형성하고, 노출된 상기 제1분리층에 제2N전극을 형성하고, 노출된 상기 제2반도체 적층물의 제2P클래드층에 제2P전극을 형성하고, 노출된 상기 제2분리층에 제3N전극을 형성하고, 상기 제3반도체 적층물의 제3P클래드층에 제3P전극을 형성하는 단계;
d) 상기 기판 하부 일부 영역을 제외하고 상기 기판 하부에 반사판을 형성하는 단계;
e) 상기 반사판이 형성되지 않은 상기 기판 하부 일부 영역에 제1N전극을 형성하여 다중 발광 다이오드를 제조하는 단계; 및
f) 상기 e)단계에서 제조된 다중 발광다이오드를 서브마운트에 실장하고, 서브마운트의 제1전극단자에 제1P전극, 제2N전극, 제3P전극을 와이어 본딩하고, 상기 다중 발광다이오드를 서브마운트에 실장할 때 제1N전극을 서브마운트의 제2전극단자에 본딩하고 제2P전극과 제3N전극을 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는 일체형 다중 발광다이오드 제조방법.a) a first semiconductor laminate in which a first N clad layer, a first active layer, and a first P clad layer are sequentially stacked on a substrate; A first separation layer having insulating properties on the first semiconductor laminate, wherein a semiconductor material of the first semiconductor laminate and a semiconductor material of the second semiconductor laminate and another hetero semiconductor material are stacked; A second semiconductor laminate in which a second N cladding layer, a second active layer, and a second P cladding layer are sequentially stacked on the first separation layer; A second separation layer having insulating properties on the second semiconductor laminate, wherein a semiconductor material of the first semiconductor laminate and a semiconductor material different from the semiconductor material of the second semiconductor laminate are stacked; And sequentially stacking a third semiconductor laminate in which a third N cladding layer, a third active layer, and a third P cladding layer are sequentially stacked on the second separation layer.
b) etching both sides of the second semiconductor laminate so that both top surfaces of the first separation layer are exposed, and forming a first separation layer region of an upper surface of one side of the exposed top surfaces of the first separation layer on the second semiconductor. Etching along the etched sidewalls of the laminate to expose the first P clad layer of the first semiconductor laminate, and etching each of both sides of the third semiconductor laminate such that both top surfaces of the second isolation layer are exposed; Exposing a second P clad layer of the second semiconductor laminate by etching a second separation layer region on one side of the upper two sides of the second separation layer along the etched sidewall of the third semiconductor laminate;
c) forming a first P electrode on the first P clad layer of the exposed first semiconductor laminate, forming a second N electrode on the exposed first isolation layer, and forming a second P clad layer on the exposed second semiconductor laminate Forming a second P electrode, forming a third N electrode on the exposed second separation layer, and forming a third P electrode on the third P clad layer of the third semiconductor laminate;
d) forming a reflector below the substrate except for a portion of the bottom of the substrate;
e) manufacturing a multi-light emitting diode by forming a first N electrode on a portion of the lower part of the substrate where the reflector is not formed; And
f) mounting the multi-light emitting diode fabricated in step e) to the submount, wire bonding the first P electrode, the second N electrode, and the third P electrode to the first electrode terminal of the submount, and submounting the multi-light emitting diode to the submount. Bonding the first N electrode to the second electrode terminal of the submount and wire bonding the second P electrode and the third N electrode when mounted on the first N electrode. a) 기판 상부에 제1N클래드층,제1활성층,제1P클래드층이 순차적으로 적층된 제1반도체 적층물; 상기 제1반도체 적층물 상에 절연성을 갖고, 제1반도체 적층물의 반도체 물질과 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질이 적층된 제1분리층; 상기 제1분리층에 제2N클래드층,제2활성층,제2P클래드층이 순차적으로 적층된 제2반도체 적층물; 상기 제2반도체 적층물 상에 절연성을 갖고, 제1반도체 적층물의 반도체 물질과 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질이 적층된 제2분리층; 및 상기 제2분리층에 제3N클래드층,제3활성층,제3P클래드층이 순차적으로 적층된 제3반도체 적층물;을 순차적으로 적층하는 단계;
b) 상기 제1분리층의 양측 상면이 노출되도록 상기 제2반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제1분리층의 양측 상면 중 일측의 상면의 제1분리층 영역을 상기 제2반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물의 제1P클래드층을 노출시키고, 상기 제2분리층의 양측 상면이 노출되도록 상기 제3반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제2분리층의 양측 상면 중 일측의 상면의 제2분리층 영역을 상기 제3반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제2반도체 적층물의 제2P클래드층을 노출시키는 단계;
c) 노출된 상기 제1반도체 적층물의 제1P클래드층에 제1P전극을 형성하고, 노출된 상기 제1분리층에 제2N전극을 형성하고, 노출된 상기 제2반도체 적층물의 제2P클래드층에 제2P전극을 형성하고, 노출된 상기 제2분리층에 제3N전극을 형성하고, 상기 제3반도체 적층물의 제3P클래드층에 제3P전극을 형성하는 단계;
d) 상기 기판 하부 일부 영역을 제외하고 상기 기판 하부에 반사판을 형성하는 단계;
e) 상기 반사판이 형성되지 않은 상기 기판 하부 일부 영역에 제1N전극을 형성하여 다중 발광 다이오드를 제조하는 단계; 및
상기 e)단계에서 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 제1전극단자에 제1P전극, 제2P전극과 제3P전극을 와이어 본딩하며, 상기 다중 발광다이오드를 서브마운트에 실장할 때 제1N전극을 상기 서브마운트의 제2전극단자에 본딩하고 제2N전극 및 제3N전극을 제2전극단자에 와이어 본딩하는 단계를 포함하는 것을 특징으로 하는 일체형 다중 발광다이오드 제조방법.a) a first semiconductor laminate in which a first N clad layer, a first active layer, and a first P clad layer are sequentially stacked on a substrate; A first separation layer having insulating properties on the first semiconductor laminate, wherein a semiconductor material of the first semiconductor laminate and a semiconductor material of the second semiconductor laminate and another hetero semiconductor material are stacked; A second semiconductor laminate in which a second N cladding layer, a second active layer, and a second P cladding layer are sequentially stacked on the first separation layer; A second separation layer having insulating properties on the second semiconductor laminate, wherein a semiconductor material of the first semiconductor laminate and a semiconductor material different from the semiconductor material of the second semiconductor laminate are stacked; And sequentially stacking a third semiconductor laminate in which a third N cladding layer, a third active layer, and a third P cladding layer are sequentially stacked on the second separation layer.
b) etching both sides of the second semiconductor laminate so that both top surfaces of the first separation layer are exposed, and forming a first separation layer region of an upper surface of one side of the exposed top surfaces of the first separation layer on the second semiconductor. Etching along the etched sidewalls of the laminate to expose the first P clad layer of the first semiconductor laminate, and etching each of both sides of the third semiconductor laminate such that both top surfaces of the second isolation layer are exposed; Exposing a second P clad layer of the second semiconductor laminate by etching a second separation layer region on one side of the upper two sides of the second separation layer along the etched sidewall of the third semiconductor laminate;
c) forming a first P electrode on the first P clad layer of the exposed first semiconductor laminate, forming a second N electrode on the exposed first isolation layer, and forming a second P clad layer on the exposed second semiconductor laminate Forming a second P electrode, forming a third N electrode on the exposed second separation layer, and forming a third P electrode on the third P clad layer of the third semiconductor laminate;
d) forming a reflector below the substrate except for a portion of the bottom of the substrate;
e) manufacturing a multi-light emitting diode by forming a first N electrode on a portion of the lower part of the substrate where the reflector is not formed; And
Mounting the multiple light emitting diode fabricated in step e) to a submount, wire bonding a first P electrode, a second P electrode and a third P electrode to a first electrode terminal of the submount, and connecting the multiple light emitting diode to a submount. Bonding the first N electrode to the second electrode terminal of the submount and wire bonding the second N electrode and the third N electrode to the second electrode terminal when mounting the first N electrode. a) 기판 상부에 제1N클래드층,제1활성층,제1P클래드층이 순차적으로 적층된 제1반도체 적층물; 상기 제1반도체 적층물 상에 절연성을 갖고, 제1반도체 적층물의 반도체 물질과 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질이 적층된 제1분리층; 상기 제1분리층에 제2N클래드층,제2활성층,제2P클래드층이 순차적으로 적층된 제2반도체 적층물; 상기 제2반도체 적층물 상에 절연성을 갖고, 제1반도체 적층물의 반도체 물질과 제2반도체 적층물의 반도체 물질과 다른 이종 반도체 물질이 적층된 제2분리층; 및 상기 제2분리층에 제3N클래드층,제3활성층,제3P클래드층이 순차적으로 적층된 제3반도체 적층물;을 순차적으로 적층하는 단계;
b) 상기 제1분리층의 양측 상면이 노출되도록 상기 제2반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제1분리층의 양측 상면 중 일측의 상면의 제1분리층 영역을 상기 제2반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제1반도체 적층물의 제1P클래드층을 노출시키고, 상기 제2분리층의 양측 상면이 노출되도록 상기 제3반도체 적층물의 양측 각각을 식각하고, 노출된 상기 제2분리층의 양측 상면 중 일측의 상면의 제2분리층 영역을 상기 제3반도체 적층물의 식각된 측벽을 따라 식각하여 상기 제2반도체 적층물의 제2P클래드층을 노출시키는 단계;
c) 노출된 상기 제1반도체 적층물의 제1P클래드층에 제1P전극을 형성하고, 노출된 상기 제1분리층에 제2N전극을 형성하고, 노출된 상기 제2반도체 적층물의 제2P클래드층에 제2P전극을 형성하고, 노출된 상기 제2분리층에 제3N전극을 형성하고, 상기 제3반도체 적층물의 제3P클래드층에 제3P전극을 형성하는 단계;
d) 상기 기판 하부 일부 영역을 제외하고 상기 기판 하부에 반사판을 형성하는 단계; 및
e) 상기 반사판이 형성되지 않은 상기 기판 하부 일부 영역에 제1N전극을 형성하여 다중 발광 다이오드를 제조하는 단계; 및
f) 상기 e)단계에서 제조된 다중 발광다이오드를 서브마운트에 실장하고, 상기 서브마운트의 제1전극단자에 제3P전극을 와이어 본딩하며, 제1P전극과 제2N전극을 와이어 본딩하고, 제2P전극과 제3N전극을 와이어 본딩하며, 상기 다중 발광다이오드를 서브마운트에 실장할 때 제1N전극을 상기 서브마운트의 제2전극단자에 본딩하는 단계를 포함하는 것을 특징으로 하는 일체형 다중 발광다이오드 제조방법.a) a first semiconductor laminate in which a first N clad layer, a first active layer, and a first P clad layer are sequentially stacked on a substrate; A first separation layer having insulating properties on the first semiconductor laminate, wherein a semiconductor material of the first semiconductor laminate and a semiconductor material of the second semiconductor laminate and another hetero semiconductor material are stacked; A second semiconductor laminate in which a second N cladding layer, a second active layer, and a second P cladding layer are sequentially stacked on the first separation layer; A second separation layer having insulating properties on the second semiconductor laminate, wherein a semiconductor material of the first semiconductor laminate and a semiconductor material different from the semiconductor material of the second semiconductor laminate are stacked; And sequentially stacking a third semiconductor laminate in which a third N cladding layer, a third active layer, and a third P cladding layer are sequentially stacked on the second separation layer.
b) etching both sides of the second semiconductor laminate so that both top surfaces of the first separation layer are exposed, and forming a first separation layer region of an upper surface of one side of the exposed top surfaces of the first separation layer on the second semiconductor. Etching along the etched sidewalls of the laminate to expose the first P clad layer of the first semiconductor laminate, and etching each of both sides of the third semiconductor laminate such that both top surfaces of the second isolation layer are exposed; Exposing a second P clad layer of the second semiconductor laminate by etching a second separation layer region on one side of the upper two sides of the second separation layer along the etched sidewall of the third semiconductor laminate;
c) forming a first P electrode on the first P clad layer of the exposed first semiconductor laminate, forming a second N electrode on the exposed first isolation layer, and forming a second P clad layer on the exposed second semiconductor laminate Forming a second P electrode, forming a third N electrode on the exposed second separation layer, and forming a third P electrode on the third P clad layer of the third semiconductor laminate;
d) forming a reflector below the substrate except for a portion of the bottom of the substrate; And
e) manufacturing a multi-light emitting diode by forming a first N electrode on a portion of the lower part of the substrate where the reflector is not formed; And
f) mounting the multiple light emitting diode fabricated in step e) to a submount, wire bonding a third P electrode to a first electrode terminal of the submount, wire bonding a first P electrode and a second N electrode, and a second P Wire-bonding an electrode and a 3N electrode, and bonding the first N-electrode to the second electrode terminal of the submount when the multi-light emitting diode is mounted on the submount. . 제4항, 제6항, 제10항 내지 제12항중 어느 한 항에 있어서,
상기 분리층은 Fe가 도핑된 절연성 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, 언도프된(undoped) 절연성 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층, P타입 이종 반도체층에 N타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층이 적층된 구조, N타입 이종 반도체층에 P타입 이종 반도체층 및 N타입 이종 반도체층이 순차적으로 적층된 구조, P타입 이종 반도체층에 N타입 이종 반도체층 및 P타입 이종 반도체층이 순차적으로 적층된 구조 중 하나인 것을 특징으로 하는 일체형 다중 발광다이오드 제조방법.The method according to any one of claims 4, 6 and 10 to 12,
The isolation layer has a structure in which an N-type hetero semiconductor layer is stacked on an Fe-doped insulating hetero semiconductor layer, an N-type hetero semiconductor layer is laminated on an undoped insulating hetero semiconductor layer, an N-type hetero semiconductor layer, N type hetero semiconductor layer is stacked on P type hetero semiconductor layer, P type hetero semiconductor layer is stacked on N type hetero semiconductor layer, P type hetero semiconductor layer and N type hetero semiconductor layer on N type hetero semiconductor layer A sequentially stacked structure, P-type hetero semiconductor layer N-type hetero semiconductor layer and P-type hetero semiconductor layer is a one of the structure in which one of the sequentially stacked structure of the integrated multi-light emitting diode manufacturing method.
KR1020180055898A 2018-05-16 2018-05-16 Fabrication method of monolithic multi-light emitting diodes KR102016260B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180055898A KR102016260B1 (en) 2018-05-16 2018-05-16 Fabrication method of monolithic multi-light emitting diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180055898A KR102016260B1 (en) 2018-05-16 2018-05-16 Fabrication method of monolithic multi-light emitting diodes

Publications (1)

Publication Number Publication Date
KR102016260B1 true KR102016260B1 (en) 2019-08-29

Family

ID=67775768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180055898A KR102016260B1 (en) 2018-05-16 2018-05-16 Fabrication method of monolithic multi-light emitting diodes

Country Status (1)

Country Link
KR (1) KR102016260B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319163B1 (en) * 2020-06-08 2021-10-29 한국광기술원 Method for manufacturing multi-junction light-emitting device having insulating reflective structure
WO2022211560A1 (en) * 2021-04-01 2022-10-06 서울바이오시스주식회사 Unit pixel for led display and display device having same
KR20230168482A (en) 2022-06-07 2023-12-14 한국광기술원 Multi junction diodes using tco transpratent bonding and method for the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263752A (en) * 1994-03-18 1995-10-13 Sony Corp Semiconductor color light emitting element
KR20070046464A (en) * 2005-10-31 2007-05-03 서울옵토디바이스주식회사 Light emitting device having vertically stacked light emitting diodes
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263752A (en) * 1994-03-18 1995-10-13 Sony Corp Semiconductor color light emitting element
KR20070046464A (en) * 2005-10-31 2007-05-03 서울옵토디바이스주식회사 Light emitting device having vertically stacked light emitting diodes
KR100716645B1 (en) 2005-10-31 2007-05-09 서울옵토디바이스주식회사 Light emitting device having vertically stacked light emitting diodes
US20090078955A1 (en) * 2007-09-26 2009-03-26 Iii-N Technlogy, Inc Micro-Emitter Array Based Full-Color Micro-Display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102319163B1 (en) * 2020-06-08 2021-10-29 한국광기술원 Method for manufacturing multi-junction light-emitting device having insulating reflective structure
WO2022211560A1 (en) * 2021-04-01 2022-10-06 서울바이오시스주식회사 Unit pixel for led display and display device having same
KR20230168482A (en) 2022-06-07 2023-12-14 한국광기술원 Multi junction diodes using tco transpratent bonding and method for the same

Similar Documents

Publication Publication Date Title
JP5711874B2 (en) LED chip level package
EP1935038B1 (en) Light emitting device having vertically stacked light emitting diodes
JP5230761B2 (en) Light emitting element
US7884377B2 (en) Light emitting device, method of manufacturing the same and monolithic light emitting diode array
US10716262B2 (en) LED for plant illumination
US20100109026A1 (en) Light emitting device and method of manufacturing the same
US11417802B2 (en) Method of making a light emitting device and light emitting device made thereof
JP2006066518A (en) Semiconductor light-emitting element and method of manufacturing the same
JP2017195370A (en) Light emitting diode with high efficiency
KR102016260B1 (en) Fabrication method of monolithic multi-light emitting diodes
EP1750307A2 (en) Edge-emitting LED light source
JP3691202B2 (en) Semiconductor light emitting device
JP6434655B2 (en) High voltage drive light emitting device and method of manufacturing the same
CN110289346B (en) Method for forming light-emitting device and light-emitting device manufactured by same
JP2009238845A (en) Light-emitting module and method of manufacturing the same
KR102319163B1 (en) Method for manufacturing multi-junction light-emitting device having insulating reflective structure
JP2018139291A (en) High-efficiency light-emitting diode
JP6162851B2 (en) Semiconductor light emitting device
JP5607202B2 (en) Semiconductor light emitting device
TW201409739A (en) Light-emitting device
JP2017157869A (en) Semiconductor light emitting element
JPH0284785A (en) Semiconductor light-emitting device
JP2014220536A (en) Semiconductor light-emitting element
KR20160082491A (en) Light Emitting Diode With A High Operating Voltage And Method Of Manufacturing The Same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant