JP6162851B2 - Semiconductor light emitting device - Google Patents
Semiconductor light emitting device Download PDFInfo
- Publication number
- JP6162851B2 JP6162851B2 JP2016092339A JP2016092339A JP6162851B2 JP 6162851 B2 JP6162851 B2 JP 6162851B2 JP 2016092339 A JP2016092339 A JP 2016092339A JP 2016092339 A JP2016092339 A JP 2016092339A JP 6162851 B2 JP6162851 B2 JP 6162851B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- light emitting
- semiconductor light
- layer
- current control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、半導体発光素子に関し、特に、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子
に関する。
The present invention relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device that can control current, optimize current density, and increase brightness.
発光ダイオード(LED:Light Emitting Diode)を高輝度化するために、光の反射層として、基板と、多重量子井戸(MQW:Multi-Quantum Well)層からなる活性層との間に金属反射層を形成する構造が提案されている。このような金属反射層を形成する方法として、例えば、発光ダイオード層の基板のウェハボンディング(貼付け)技術が開示されている(例えば、特許文献1および特許文献2参照。)。 In order to increase the brightness of a light emitting diode (LED), a metal reflection layer is provided as a light reflection layer between a substrate and an active layer composed of a multi-quantum well (MQW) layer. The structure to be formed has been proposed. As a method for forming such a metal reflective layer, for example, a wafer bonding (sticking) technique for a substrate of a light emitting diode layer has been disclosed (see, for example, Patent Document 1 and Patent Document 2).
一方、表面電極パターン形状を加工することで、電極直下の無効な発光を相対的に減少させて外部量子効率を改善するLEDについても、既に開示されている(例えば、特許文献3および4参照。)。 On the other hand, LEDs that improve the external quantum efficiency by relatively reducing ineffective light emission directly under the electrodes by processing the surface electrode pattern shape have already been disclosed (see, for example, Patent Documents 3 and 4). ).
一般に、LEDは電流密度を大きくしても発光効率が無限に大きくならない。これは、温度が上昇すると発光再結合が減少する原因によるために起こる。そこで、チップサイズに対して発光効率が最適な電流密度になるようにする必要がある。 In general, the luminous efficiency of an LED does not increase indefinitely even if the current density is increased. This occurs because of the cause of reduced luminescence recombination as the temperature increases. Therefore, it is necessary to make the luminous efficiency an optimum current density with respect to the chip size.
しかし、高電流を印加するときに、チップサイズを大きくすることは、製品の大きさ上、困難になる。また、小さいチップを並列に接続することで、電流を分散し、最適な電流密度にすることは可能であるが、パッケージが大きくなり、ダイボンディングやワイヤボンディング等の組立実装工程が複雑になる。したがって、従来のLED構造では、最適な電流密度制御をすることが不可能であった。 However, it is difficult to increase the chip size when applying a high current because of the size of the product. Further, by connecting small chips in parallel, it is possible to disperse the current and achieve an optimum current density, but the package becomes large and the assembly and mounting process such as die bonding and wire bonding becomes complicated. Therefore, it has been impossible to perform optimal current density control with the conventional LED structure.
そこで、導通電流を制御することで、チップサイズを一定にして、小さいチップを並べるのではない方法で、最適な電流密度を得るLED構造を製作することが課題となる。 Therefore, it becomes a problem to manufacture an LED structure that obtains an optimum current density by controlling the conduction current by a method in which the chip size is kept constant and small chips are not arranged.
本発明の目的は、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することにある。 An object of the present invention is to provide a semiconductor light emitting device that can control a current, can optimize a current density, and can achieve high luminance.
本発明の目的は、ウェハボンディング技術を用いて、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することにある。 An object of the present invention is to provide a semiconductor light emitting device that can control current by using a wafer bonding technique, can optimize current density, and can achieve high luminance.
上記目的を達成するための本発明の一態様によれば、半導体基板と、前記半導体基板の第1表面に配置された第1金属層と、前記半導体基板の第2表面に配置された第2金属層とを備える半導体基板構造と、前記半導体基板構造上に配置され、第3金属層と、前記第3金属層上に配置された絶縁膜と、前記絶縁膜を貫通する複数の電流制御電極とからなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置される表面電極とを備える発光ダイオード構造とから構成され、前記第1金属層および前記第3金属層を介して、前記半導体基板構造と、前記発光ダイオード構造とが接合されており、前記エピタキシャル成長層は、矩形の平面パターンを有し、前記表面電極は、前記矩形の平面パターン上の一部に配置されたワイヤボンディング電極と、前記ワイヤボンディング電極に電気的に接続された複数の周辺電極とを備え、前記複数の電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極または前記周辺電極のいずれとも重ならない領域のみに分布され、前記周辺電極は、前記エピタキシャル成長層の積層方向から見て、前記複数の電流制御電極のいくつかを囲む複数の領域を形成しており、前記複数の電流制御電極は、隣接する電流制御電極間の距離において、前記周辺電極、前記ワイヤボンディング電極を跨ぐ距離よりも跨がない距離の方が小さい半導体発光素子が提供される。 According to one aspect of the present invention for achieving the above object, a semiconductor substrate and said first metal layer disposed on the semiconductor surface of the first substrate, a second disposed on the second surface of the semiconductor substrate A semiconductor substrate structure including a metal layer; a third metal layer disposed on the semiconductor substrate structure; an insulating film disposed on the third metal layer; and a plurality of current control electrodes penetrating the insulating film a current control layer made of a, and an epitaxial growth layer disposed on the current control layer, the consist and the epitaxial growth layer being arranged on Ru surface electrode and the light emitting diode structure comprising a first metal layer and the second 3 through the metal layer, wherein the semiconductor substrate structure, the light emitting diode and a is bonded structure, the epitaxial growth layer has a rectangular plane pattern, the surface electrode is a plan of the rectangular Comprising a wire bonding electrode disposed on a part of the turn, and a plurality of peripheral electrodes electrically connected to the wire bonding electrode, the plurality of current control electrode, when viewed from the laminate direction of the epitaxial growth layer Distributed only in a region that does not overlap with either the wire bonding electrode or the peripheral electrode, and the peripheral electrode forms a plurality of regions surrounding some of the plurality of current control electrodes when viewed from the stacking direction of the epitaxial growth layer The plurality of current control electrodes is provided with a semiconductor light emitting element in which the distance between adjacent current control electrodes is less than the distance straddling the peripheral electrode and the wire bonding electrode. .
本発明の第1の実施の形態によれば、基板と半導体エピタキシャル成長層との間に透明絶縁膜を入れ、その透明絶縁膜をパターニングすることで、電流の流れる場所を制限するようにした点に特徴を有する。 According to the first embodiment of the present invention, the transparent insulating film is inserted between the substrate and the semiconductor epitaxial growth layer, and the transparent insulating film is patterned to limit the place where the current flows. Has characteristics.
本発明の半導体発光素子によれば、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することができる。 According to the semiconductor light emitting device of the present invention, it is possible to provide a semiconductor light emitting device capable of controlling the current, optimizing the current density, and increasing the luminance.
本発明の半導体発光素子によれば、ウェハボンディング技術を用いて、電流の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子を提供することができる。 According to the semiconductor light emitting device of the present invention, it is possible to provide a semiconductor light emitting device capable of controlling current by using wafer bonding technology, optimizing the current density, and increasing the luminance.
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。 Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and different from the actual ones. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、各構成部品の配置などを下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。 Further, the embodiment described below exemplifies an apparatus and a method for embodying the technical idea of the present invention. The technical idea of the present invention is the arrangement of each component as described below. It is not something specific. The technical idea of the present invention can be variously modified within the scope of the claims.
[第1の実施の形態]
(基本素子構造)
図1は、本発明の第1の実施の形態に係る半導体発光素子の基本的な模式的断面構造図を示す。
[First embodiment]
(Basic element structure)
FIG. 1 shows a basic schematic sectional view of a semiconductor light emitting device according to a first embodiment of the present invention.
本発明の第1の実施の形態に係る半導体発光素子の基本的な模式的断面構造は、図1に示すように、半導体基板10と、半導体基板10の第1の表面に配置された金属層22と、半導体基板10の第2の表面に配置された透明絶縁膜12と、透明絶縁膜12上に配置されたエピタキシャル成長層14と、エピタキシャル成長層14上に配置された表面電極16とを備える。透明絶縁膜12には、後述するように、パターニングされて複数の電流制御電極18(図4)が形成され、半導体基板10とエピタキシャル成長層14とを電気的に接続する。
The basic schematic cross-sectional structure of the semiconductor light emitting device according to the first embodiment of the present invention includes a
半導体基板10とエピタキシャル成長層14は、後述するように、例えば、ウェハボンディング技術(貼付け技術)を用いて形成される。
As will be described later, the
図2は、表面電極16の平面パターン構成例を示す。
FIG. 2 shows a planar pattern configuration example of the
エピタキシャル成長層14は、図2に示すように、例えば、矩形の平面パターンを有し、表面電極16は、矩形の平面パターン上の中心部に配置された中心電極24と、中心電極24に接続され,中心電極24から矩形の対角線方向に延伸する結合電極26と、結合電極26に接続され,かつ矩形の四隅に配置された周辺電極25とを備える。
As shown in FIG. 2, the
周辺電極25は、開口部28を有する。図2の例では、開口部28は矩形である。
The
図3は、透明絶縁膜12の模式的平面パターン構成例を示す。
FIG. 3 shows a schematic plane pattern configuration example of the transparent
透明絶縁膜12には、図3に示すように、パターニングされた穴部分に電流制御電極18を形成する。電流制御電極18の分布は、エピタキシャル成長層14の矩形パターンの周辺部において密度が高く、中央部分においては密度は低くなるように配置する。すなわち、図3に示す透明絶縁膜12のパターン例では、中心部分に電流が流れないように、電流制御電極18のパターンが配置されている。
As shown in FIG. 3, a
透明絶縁膜12を形成した後、オーミックコンタクトを取るための電流制御電極18用のパターニングを行うとき、LEDの導通電流の制御可能なパターン配置にする。また、表面電極16を形成するときに、透明絶縁膜12のパターンに合わせて形成する。
After the transparent
図2に示す表面電極16の平面パターン例と組み合わせることで、エピタキシャル成長層14の矩形の平面パターン上の中心部から四隅に配置された周辺電極25方向へLED電流を導通させることが容易となる。
In combination with the planar pattern example of the
図4は、本発明の第1の実施の形態に係る半導体発光素子の基本的な説明図であって、図4(a)は、4分割LEDの透明絶縁膜の平面パターン構成例、図4(b)は、4分割LEDの表面電極の平面パターン構成例、図4(c)は、4分割LEDの表面電極と透明絶縁膜の平面パターンとの上下の配置関係を説明する図、図4(d)は、4分割LEDの模式的回路構成図、図4(e)は、エピタキシャル成長層14およびエピタキシャル成長層14上に配置された透明絶縁膜12と電流制御電極18からなる電流制御層の模式的鳥瞰図、図4(f)は、上下面に金属層を形成した半導体基板10と図4(e)の構造を貼り合せ技術によって積層化した構造の模式的鳥瞰図、図4(g)は、表面電極16の平面パターン構造を形成した模式的鳥瞰図を示す。
FIG. 4 is a basic explanatory view of the semiconductor light emitting device according to the first embodiment of the present invention, and FIG. 4A is a plan pattern configuration example of the transparent insulating film of the 4-split LED, FIG. FIG. 4B is a diagram illustrating a planar pattern configuration example of the surface electrode of the 4-split LED, and FIG. 4C is a diagram illustrating the upper and lower arrangement relationship between the surface electrode of the 4-split LED and the planar pattern of the transparent insulating film. 4D is a schematic circuit configuration diagram of a 4-split LED, and FIG. 4E is a schematic diagram of the current control layer including the
本発明の第1の実施の形態に係る半導体発光素子においては、図4(a)に示すように、透明絶縁膜12と電流制御電極18からなる電流制御層のパターンを用いる。図4(b)に示す表面電極16のパターンを使用し、図4(c)に示すように、仮想的に1個のLEDを素子内部で分割し、4個のLEDを並べて光らせた状態と同様に配置することができる。
In the semiconductor light emitting device according to the first embodiment of the present invention, as shown in FIG. 4A, a pattern of a current control layer including a transparent insulating
チップ分割の一例としては、例えば、図4(a)に示すように、電流制御層(12,18)において、中心部分の抵抗を上げ、電流経路を4つに分割するパターンを使用する。 As an example of chip division, for example, as shown in FIG. 4A, in the current control layers (12, 18), a pattern in which the resistance of the central portion is increased and the current path is divided into four is used.
図4(b)に示すように、表面電極16のパターンにおいては、4経路に電流を流すパターンを用いている。
As shown in FIG. 4B, the pattern of the
結果として、図4(c)および図4(d)に示すように、仮想的に4分割された4個のLEDを並列に接続した状態と同様のLEDが構成される。 As a result, as shown in FIG. 4C and FIG. 4D, an LED similar to a state in which four LEDs virtually divided into four are connected in parallel is configured.
(形成方法)
(a)まず、図4(e)に示すように、エピタキシャル成長層14を準備し、エピタキシャル成長層14上に、透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成する。透明絶縁膜12は、例えば、シリコン酸化膜からなる。電流制御電極18は、例えば金層からなる。
(b)次に、図4(f)に示すように、上下面に金属層20,22を形成した半導体基板10を準備し、図4(e)の構造と貼り合せ技術によって貼り合せ、積層化する。金属層20,22は、例えば金層からなる。すなわち、貼り付け技術を用いて、半導体基板10とエピタキシャル成長層14との間に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を埋め込む。貼り合せに使用された金属層20は、第1の実施の形態に係る半導体発光素子の金(Au)ミラー層として機能する。
(c)次に、図4(g)に示すように、エピタキシャル成長層14上に表面電極16の平面パターン構造を形成する。表面電極16の平面パターンは、透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)の平面パターンと合わせて形成する。
(Formation method)
(A) First, as shown in FIG. 4 (e), an
(B) Next, as shown in FIG. 4 (f), a
(C) Next, as shown in FIG. 4G, a planar pattern structure of the
結果として、電流制御層(12,18)の平面パターンを使うことで電流の流れを制御することができ、4箇所の開口部28が発光する半導体発光素子が得られる。
As a result, the current flow can be controlled by using the planar pattern of the current control layers (12, 18), and a semiconductor light-emitting element in which the four
(チップサイズと電流密度の最適化)
図5は、本発明の第1の実施の形態に係る半導体発光素子において、大きなLED(図5(a))と、4分割LED(図5(b))の模式的構成図を示す。さらに、図6は、本発明の第1の実施の形態に係る半導体発光素子において、ピッチサイズをパラメータとする光束ΦW(lm)と順方向電流IF(mA)との関係を表す。
(Optimization of chip size and current density)
FIG. 5 is a schematic configuration diagram of a large LED (FIG. 5A) and a four-part LED (FIG. 5B) in the semiconductor light emitting device according to the first embodiment of the present invention. Further, FIG. 6 shows the relationship between the luminous flux Φ W (lm) having the pitch size as a parameter and the forward current I F (mA) in the semiconductor light emitting device according to the first embodiment of the present invention.
一般に、LEDの発光効率ηiは、次式で表される。
ηi=Bτn(p0+n0+τnJ/qd) …(1)
ここで、Bは発光再結合定数、τnは電子のライフタイム、p0は正孔の不純物密度、n0は電子の不純物密度、Jは電流密度、qは素電荷量、dは活性層の厚さを示す。
In general, the luminous efficiency η i of an LED is expressed by the following equation.
η i = Bτ n (p 0 + n 0 + τ n J / qd) (1)
Here, B is the luminescence recombination constant, τ n is the electron lifetime, p 0 is the hole impurity density, n 0 is the electron impurity density, J is the current density, q is the elementary charge amount, and d is the active layer. Indicates the thickness.
一般に、LEDは電流密度を大きくしても発光効率が無限に大きくならない。 In general, the luminous efficiency of an LED does not increase indefinitely even if the current density is increased.
例えば、図6に示すように、順方向電流密度IF(mA)を増加しても、光束ΦW(lm)は、無限に大きくならない。ピッチサイズをパラメータとすると、光束ΦW(lm)の値は、図6に示すように、ピーク値を有し、適正な順方向電流IF(mA)の値が存在することがわかる。 For example, as shown in FIG. 6, even if the forward current density I F (mA) is increased, the luminous flux Φ W (lm) does not increase infinitely. Assuming that the pitch size is a parameter, the value of the luminous flux Φ W (lm) has a peak value as shown in FIG. 6, and an appropriate value of the forward current I F (mA) exists.
このようなピーク値を有する理由は、図6に示すように、順方向電流IF(mA)を増加しても、温度が上昇し、温度が上昇すると発光再結合が減少するためである。 The reason for having such a peak value is that, as shown in FIG. 6, even if the forward current I F (mA) is increased, the temperature rises, and as the temperature rises, luminescence recombination decreases.
そこで、チップサイズに対して発光効率が最適な電流密度になるようにする必要がある。 Therefore, it is necessary to make the luminous efficiency an optimum current density with respect to the chip size.
分割LED(図5(b))の構成を採用し、かつ各個別に分割された微小LEDの発光効率が最適となるように微小LEDの電流密度を最適化することによって、全体として同一電流を導通させたとしても、大きなLED(図5(a))と比較して、高輝度化を達成することができる。尚、分割LEDは、4分割に限定されないことは明らかである。 By adopting the configuration of the divided LED (FIG. 5B) and optimizing the current density of the minute LED so that the luminous efficiency of each individual minute LED is optimized, the same current as a whole is obtained. Even if it is made conductive, higher luminance can be achieved as compared with a large LED (FIG. 5A). Obviously, the divided LED is not limited to four divisions.
複数個のLEDを並べるのでは、ワイヤボンディングためのパッドが複数個必要となり、配線が複雑になり、実装上の困難さが伴うのに対して、本発明の第1の実施の形態に係る半導体発光素子においては、電流制御層(12,18)を利用することによって、実装上の困難さも解消することができる。 Arranging a plurality of LEDs requires a plurality of pads for wire bonding, complicating wiring, and causing difficulty in mounting, whereas the semiconductor according to the first embodiment of the present invention. In the light emitting element, the difficulty in mounting can be eliminated by using the current control layers (12, 18).
(素子構造)
図7は、本発明の第1の実施の形態に係る半導体発光素子の表面電極の別の平面パターン構成図を示す。また、図8は、本発明の第1の実施の形態に係る半導体発光素子の表面電極の更に別の平面パターン構成図を示す。
(Element structure)
FIG. 7 shows another plane pattern configuration diagram of the surface electrode of the semiconductor light emitting device according to the first embodiment of the present invention. FIG. 8 shows still another plane pattern configuration diagram of the surface electrode of the semiconductor light emitting device according to the first embodiment of the present invention.
図9(f)は、本発明の第1の実施の形態に係る半導体発光素子の模式的鳥瞰図を示す。 FIG. 9F shows a schematic bird's-eye view of the semiconductor light emitting device according to the first embodiment of the present invention.
本発明の第1の実施の形態に係る半導体発光素子は、図9(f)に示すように、半導体基板10と、半導体基板10の第1表面に配置された金属層21と、半導体基板10の第2表面に配置された金属層22とを備える半導体基板構造と、半導体基板構造上に配置され、金属層20と、金属層20上に配置され,透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)と、電流制御層(12,18)上に配置されるエピタキシャル成長層14と、エピタキシャル成長層14上に配置される表面電極16とを備える発光ダイオード構造とから構成される。
As shown in FIG. 9 (f), the semiconductor light emitting device according to the first embodiment of the present invention includes a
本発明の第1の実施の形態に係る半導体発光素子は、金属層21および金属層20を用いて、半導体基板構造と、発光ダイオード構造を貼り付けることを特徴とする。
The semiconductor light-emitting device according to the first embodiment of the present invention is characterized in that a semiconductor substrate structure and a light-emitting diode structure are attached using the
また、図2,図7および図8に示すように、エピタキシャル成長層14は、矩形の平面パターンを有し、表面電極16は、矩形の平面パターン上の中心部に配置された中心電極24と、中心電極24に接続され,中心電極24から矩形の対角線方向に延伸する結合電極26と、結合電極26に接続され,かつ矩形の四隅に配置された周辺電極25とを備える。
As shown in FIGS. 2, 7 and 8, the
また、図2および図7に示すように、周辺電極は、開口部28を備えていても良い。
Further, as shown in FIGS. 2 and 7, the peripheral electrode may include an
また、図2に示すように、開口部28は矩形であっても良い。
Further, as shown in FIG. 2, the
また、図7に示すように、開口部28は、真円、実質的に円形、楕円、長円などであっても良い。
As shown in FIG. 7, the
また、図8に示すように、周辺電極32は、結合電極26に直交する部分を備えていても良い。また、周辺電極32は、複数本配置されていても良い。また、複数本配置されている場合、周辺電極32の長さは互いに異なっていても良い。
Further, as shown in FIG. 8, the
さらに、ここでは図示されていないが、周辺電極32は、フラクタル図形の構造に配置されていても良い。
Further, although not shown here, the
第1の実施の形態に係る半導体発光素子は、第1金属層21および第3金属層20を熱圧着によって貼り付けるによって、半導体基板構造と、発光ダイオード構造を貼り付けることができる。
In the semiconductor light emitting device according to the first embodiment, the semiconductor substrate structure and the light emitting diode structure can be attached by attaching the
貼付けの温度条件は、例えば、約250℃〜700℃、望ましくは300℃〜400℃であり、熱圧着の圧力は、例えば、約10MPa〜20MPa程度である。 The temperature condition for pasting is, for example, about 250 ° C. to 700 ° C., desirably 300 ° C. to 400 ° C., and the pressure for thermocompression bonding is, for example, about 10 MPa to 20 MPa.
また、第1の実施の形態に係る半導体発光素子において、半導体基板はGaAsで形成されていても良い。 In the semiconductor light emitting device according to the first embodiment, the semiconductor substrate may be made of GaAs.
また、第1の実施の形態に係る半導体発光素子において、金属層20,21,22、電流制御電極18、および表面電極16は、いずれも金層で形成されていても良い。
In the semiconductor light emitting device according to the first embodiment, the metal layers 20, 21, 22, the
また、第1の実施の形態に係る半導体発光素子において、透明絶縁膜12は、シリコン酸化膜、シリコン窒化膜、SiON膜、SiOxNy膜、或いはこれらの多層膜のいずれかにより形成されていても良い。
In the semiconductor light emitting device according to the first embodiment, the transparent insulating
(製造方法)
図9は、本発明の第1の実施の形態に係る半導体発光素子の製造方法の説明図である。
(Production method)
FIG. 9 is an explanatory diagram of the method of manufacturing the semiconductor light emitting device according to the first embodiment of the invention.
本発明の第1の実施の形態に係る半導体発光素子の製造方法は、図9に示すように、半導体基板10を準備する工程と、半導体基板10の第1表面上に第1金属層21を形成する工程と、半導体基板10の第2表面上に第2金属層22を形成する工程と、エピタキシャル成長層14を準備する工程と、エピタキシャル成長層14上に透明絶縁膜12を形成する工程と、透明絶縁膜12をパターニングして、エピタキシャル成長層14に接続される複数の電流制御電極18を形成する工程と、透明絶縁膜12および複数の電流制御電極18からなる電流制御層(12,18)上に第3金属層20を形成する工程と、第1金属層21および第3金属層20を熱圧着により貼り付ける工程とを有する。
As shown in FIG. 9, the method for manufacturing a semiconductor light emitting device according to the first embodiment of the present invention includes a step of preparing a
以下に製造工程を説明する。
(a)まず、図9(a)に示すように、エピタキシャル成長層14上に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成する。
(b)次に、図9(b)に示すように、電流制御層(12,18)上に金属層20を形成する。金属層20は、例えば、金蒸着によって形成することができる。
(c)次に、図9(c)に示すように、半導体基板10の上下面に第1金属層21,第2金属層22をそれぞれ形成する。第1金属層21および第2金属層22もまた、例えば、金蒸着によって形成することができる。
(d)次に、図9(d)に示すように、第3金属層20と第1金属層21を熱圧着によって貼り付けるによって、半導体基板構造と、発光ダイオード構造を貼り付ける。貼付けの温度条件は、例えば、約250℃〜700℃、望ましくは300℃〜400℃であり、熱圧着の圧力は、例えば、約10MPa〜20MPa程度である。
(e)次に、図9(e)に示すように、エピタキシャル成長層14上に表面電極16のパターンを形成する。表面電極16もまた、例えば、金蒸着によって形成することができる。
(f)最終的に、図9(f)に示すように、完成された構造の半導体発光素子を得る。結果として、電流制御層(12,18)の平面パターンを使うことで電流の流れを制御することができ、4箇所の開口部28が発光する半導体発光素子が得られる。
The manufacturing process will be described below.
(A) First, as shown in FIG. 9A, a current control layer (12, 18) composed of the transparent insulating
(B) Next, as shown in FIG. 9B, a
(C) Next, as shown in FIG. 9C, the
(D) Next, as shown in FIG. 9D, the
(E) Next, as shown in FIG. 9 (e), a pattern of the
(F) Finally, as shown in FIG. 9F, a semiconductor light emitting device having a completed structure is obtained. As a result, the current flow can be controlled by using the planar pattern of the current control layers (12, 18), and a semiconductor light-emitting element in which the four
本発明の第1の実施の形態に係る半導体発光素子の製造方法においては、エピタキシャル成長層14と半導体基板10との間に、透明絶縁膜12および複数の電流制御電極18からなる電流制御層(12,18)を介在させている。このような電流制御層(12,18)は、エピタキシャル成長層14上へのエピタキシャル成長では形成することはできない。このため、本発明の第1の実施の形態に係る半導体発光素子の製造方法においては、貼り付け技術を使用している。
In the method for manufacturing a semiconductor light emitting device according to the first embodiment of the present invention, a current control layer (12) including a transparent insulating
このような電流制御層(12,18)の特徴は、エピタキシャル成長層14と半導体基板10との間にシリコン酸化膜などの高抵抗の材料を介在させることにより、表面電極16の特に中央電極24の直下に電流を流れにくくすることができる点にある。
Such a current control layer (12, 18) is characterized by interposing a high resistance material such as a silicon oxide film between the
本発明の第1の実施の形態によれば、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。 According to the first embodiment of the present invention, it is possible to provide a semiconductor light emitting device capable of controlling the current density, optimizing the current density, and increasing the luminance, and a method for manufacturing the same.
本発明の第1の実施の形態によれば、ウェハボンディング技術を用いて、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。 According to the first embodiment of the present invention, there is provided a semiconductor light emitting device capable of controlling current density, optimizing current density, and increasing brightness by using wafer bonding technology, and a method for manufacturing the same. Can be provided.
[第2の実施の形態]
(素子構造)
図10(d)は、本発明の第2の実施の形態に係る半導体発光素子の模式的鳥瞰図を示す。
[Second Embodiment]
(Element structure)
FIG. 10D is a schematic bird's-eye view of the semiconductor light emitting element according to the second embodiment of the present invention.
本発明の第2の実施の形態に係る半導体発光素子は、図10(d)に示すように、エピタキシャル成長層14と、エピタキシャル成長層14の第1表面に配置された表面電極16と、エピタキシャル成長層14の第2表面に配置された透明絶縁膜12と、透明絶縁膜12をパターニングして第2表面に配置された電流制御電極18と、透明絶縁膜12および電流制御電極18からなる電流制御層(12,18)上に配置される金属層20とを備える。
As shown in FIG. 10D, the semiconductor light emitting device according to the second embodiment of the present invention includes an
また、図2,図7および図8に示すように、エピタキシャル成長層14は、矩形の平面パターンを有し、表面電極16は、矩形の平面パターン上の中心部に配置された中心電極24と、中心電極24に接続され,中心電極24から矩形の対角線方向に延伸する結合電極26と、結合電極26に接続され,かつ矩形の平面パターンの四隅に配置された周辺電極22,32とを備える。
As shown in FIGS. 2, 7 and 8, the
また、図2および図7に示すように、周辺電極22は、開口部28を有する。
Further, as shown in FIGS. 2 and 7, the
開口部28は、図2に示すように、矩形であっても良い。
The
また、図7に示すように、開口部28は、真円、実質的に円形、或いはまた、楕円、長円などであっても良い。
In addition, as shown in FIG. 7, the
また、図8に示すように、周辺電極32は、結合電極26に直交する部分を備えていても良い。また、周辺電極32は、複数本配置されていても良い。また、複数本配置されている場合、周辺電極32の長さは互いに異なっていても良い。
Further, as shown in FIG. 8, the
さらに、ここでは図示されていないが、周辺電極32は、フラクタル図形の構造に配置されていても良い。
Further, although not shown here, the
また、本発明の第2の実施の形態に係る半導体発光素子において、半導体エピタキシャル成長層はGaAs層で形成されていても良い。 In the semiconductor light emitting device according to the second embodiment of the present invention, the semiconductor epitaxial growth layer may be formed of a GaAs layer.
また、表面電極16と、電流制御電極18と、金属層20は、いずれも金層で形成されていても良い。
Further, the
また、本発明の第2の実施の形態に係る半導体発光素子において、透明絶縁膜12は、シリコン酸化膜、シリコン窒化膜、SiON膜、SiOxNy膜、或いはこれらの多層膜のいずれかにより形成される。
In the semiconductor light emitting device according to the second embodiment of the present invention, the transparent insulating
(製造方法)
図10は、本発明の第2の実施の形態に係る半導体発光素子の製造方法の説明図である。
(Production method)
FIG. 10 is an explanatory view of the method for manufacturing the semiconductor light emitting device according to the second embodiment of the present invention.
本発明の第2の実施の形態に係る半導体発光素子の製造方法は、図10に示すように、
エピタキシャル成長層14を準備する工程と、前記エピタキシャル成長層の第1表面に透明絶縁膜12を形成する工程と、透明絶縁膜12をパターニングしてエピタキシャル成長層14の第1表面に電流制御電極18を形成する工程と、エピタキシャル成長層14の第2表面に表面電極16を形成する工程とを備える。
As shown in FIG. 10, the method for manufacturing a semiconductor light emitting device according to the second embodiment of the present invention is as follows.
A step of preparing the
以下に製造工程を説明する。
(a)まず、図10(a)に示すように、エピタキシャル成長層14上に透明絶縁膜12と電流制御電極18からなる電流制御層(12,18)を形成する。
(b)次に、図10(b)に示すように、電流制御層(12,18)上に金属層20を形成する。
(c)次に、図10(c)に示すように、エピタキシャル成長層14上に表面電極16のパターンを形成する。
(d)最終的に、図10(d)に示すように、完成された構造の半導体発光素子を得る。
The manufacturing process will be described below.
(A) First, as shown in FIG. 10A, a current control layer (12, 18) composed of the transparent insulating
(B) Next, as shown in FIG. 10B, the
(C) Next, as shown in FIG. 10C, a pattern of the
(D) Finally, as shown in FIG. 10D, a semiconductor light emitting device having a completed structure is obtained.
本発明の第2の実施の形態によれば、電流密度の制御が可能になり、電流密度が最適化でき、高輝度化が可能な半導体発光素子およびその製造方法を提供することができる。 According to the second embodiment of the present invention, it is possible to provide a semiconductor light emitting device capable of controlling the current density, optimizing the current density, and increasing the luminance, and a method for manufacturing the same.
[その他の実施の形態]
上記のように、本発明は第1乃至第2の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
[Other embodiments]
As described above, the present invention has been described according to the first to second embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
本発明の第1乃至第2の実施の形態に係る半導体発光素子およびその製造方法においては、半導体基板として主としてGaAs基板を例に説明したが、Si、Ge、SiGe、SiC、GaN基板、或いはSiC上のGaNエピタキシャル基板なども充分に利用可能である。 In the semiconductor light emitting device and the manufacturing method thereof according to the first to second embodiments of the present invention, description has been made mainly using a GaAs substrate as an example of the semiconductor substrate, but Si, Ge, SiGe, SiC, GaN substrate, or SiC The upper GaN epitaxial substrate and the like can be sufficiently used.
本発明の第1乃至第2の実施の形態に係る半導体発光素子として、主としてLEDを例に説明したが、レーザダイオード(LD:Laser Diode)を構成してもよく、その場合には、面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser Diode)、分布帰還型(DFB:Distributed Feedback)LD、分布ブラッグ反射型(DBR)LDなどを構成しても良い。 As the semiconductor light emitting device according to the first to second embodiments of the present invention, description has been made mainly using the LED as an example. However, a laser diode (LD) may be configured. A laser (VCSEL: Vertical Cavity Surface Emitting Laser Diode), a distributed feedback (DFB) LD, a distributed Bragg reflection (DBR) LD, or the like may be configured.
また、本発明の第1乃至第2の実施の形態に係る半導体発光素子およびその製造方法においては、GaAs系のエピタキシャル成長層を利用する例を説明したが、例えば、AlInGaP系の材料を適用することもできる。 Further, in the semiconductor light emitting device and the manufacturing method thereof according to the first to second embodiments of the present invention, the example using the GaAs-based epitaxial growth layer has been described. For example, an AlInGaP-based material is applied. You can also.
このように、本発明はここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。 As described above, the present invention naturally includes various embodiments that are not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
本発明の実施の形態に係る半導体発光素子およびその製造方法は、GaAs基板、Si基板等の不透明基板を有するLED素子,LD素子等の半導体発光素子全般に利用可能である。 The semiconductor light emitting device and the method for manufacturing the same according to the embodiment of the present invention can be used for general semiconductor light emitting devices such as LED devices and LD devices having an opaque substrate such as a GaAs substrate or Si substrate.
10…半導体基板
12…透明絶縁膜
14…エピタキシャル成長層
16…表面電極
18…電流制御電極
20,21,22…金属層(Au層)
24…中心電極
25,32…周辺電極
26…結合電極
28…開口部
DESCRIPTION OF
24 ...
Claims (16)
前記半導体基板構造上に配置され、第3金属層と、前記第3金属層上に配置された絶縁膜と、前記絶縁膜を貫通する複数の電流制御電極とからなる電流制御層と、前記電流制御層上に配置されるエピタキシャル成長層と、前記エピタキシャル成長層上に配置される表面電極とを備える発光ダイオード構造とから構成され、
前記第1金属層および前記第3金属層を介して、前記半導体基板構造と、前記発光ダイオード構造とが接合されており、
前記エピタキシャル成長層は、矩形の平面パターンを有し、
前記表面電極は、
前記矩形の平面パターン上の一部に配置されたワイヤボンディング電極と、
前記ワイヤボンディング電極に電気的に接続された複数の周辺電極と
を備え、
前記複数の電流制御電極は、前記エピタキシャル成長層の積層方向から見て前記ワイヤボンディング電極または前記周辺電極のいずれとも重ならない領域のみに分布され、
前記周辺電極は、前記エピタキシャル成長層の積層方向から見て、前記複数の電流制御電極のいくつかを囲む複数の領域を形成しており、
前記複数の電流制御電極は、隣接する電流制御電極間の距離において、前記周辺電極、前記ワイヤボンディング電極を跨ぐ距離よりも跨がない距離の方が小さいことを特徴とする半導体発光素子。 A semiconductor substrate structure comprising: a semiconductor substrate; a first metal layer disposed on a first surface of the semiconductor substrate ; and a second metal layer disposed on a second surface of the semiconductor substrate ;
Wherein arranged in the semiconductor substrate structure, and a third metal layer, said third insulating disposed on the metal layer film, and the current control layer comprising a plurality of current control electrode penetrating the insulating layer, the current is composed of a light emitting diode structure including an epitaxial growth layer disposed on a control layer, and a surface electrode to which the Ru disposed epitaxial growth layer,
The semiconductor substrate structure and the light emitting diode structure are joined via the first metal layer and the third metal layer,
The epitaxial growth layer has a rectangular planar pattern;
The surface electrode is
A wire bonding electrode disposed on a part of the rectangular planar pattern;
A plurality of peripheral electrodes electrically connected to the wire bonding electrode;
With
The plurality of current control electrodes are distributed only in a region that does not overlap with either the wire bonding electrode or the peripheral electrode when viewed from the stacking direction of the epitaxial growth layer ,
The peripheral electrode forms a plurality of regions surrounding some of the plurality of current control electrodes when viewed from the stacking direction of the epitaxial growth layer,
The distance between the current control electrodes of the plurality of current control electrodes is such that a distance that does not straddle the distance between the peripheral electrode and the wire bonding electrode is smaller than a distance straddling the peripheral electrode and the wire bonding electrode .
前記周辺電極は、前記矩形の四隅に配置されたことを特徴とする請求項2に記載の半導体発光素子。The semiconductor light emitting element according to claim 2, wherein the peripheral electrodes are arranged at four corners of the rectangle.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016092339A JP6162851B2 (en) | 2016-05-02 | 2016-05-02 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016092339A JP6162851B2 (en) | 2016-05-02 | 2016-05-02 | Semiconductor light emitting device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014172260A Division JP2014220536A (en) | 2014-08-27 | 2014-08-27 | Semiconductor light-emitting element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017116475A Division JP6441999B2 (en) | 2017-06-14 | 2017-06-14 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016157975A JP2016157975A (en) | 2016-09-01 |
JP6162851B2 true JP6162851B2 (en) | 2017-07-12 |
Family
ID=56826727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016092339A Active JP6162851B2 (en) | 2016-05-02 | 2016-05-02 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6162851B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2792781B2 (en) * | 1992-03-03 | 1998-09-03 | シャープ株式会社 | Light emitting diode and method of manufacturing the same |
US6784462B2 (en) * | 2001-12-13 | 2004-08-31 | Rensselaer Polytechnic Institute | Light-emitting diode with planar omni-directional reflector |
US6903381B2 (en) * | 2003-04-24 | 2005-06-07 | Opto Tech Corporation | Light-emitting diode with cavity containing a filler |
JP2005129682A (en) * | 2003-10-23 | 2005-05-19 | Sanyo Electric Co Ltd | Semiconductor light emitting device |
JP2006005171A (en) * | 2004-06-17 | 2006-01-05 | Shin Etsu Handotai Co Ltd | Light emitting element |
JP5169012B2 (en) * | 2007-05-08 | 2013-03-27 | 日立電線株式会社 | Semiconductor light emitting device |
-
2016
- 2016-05-02 JP JP2016092339A patent/JP6162851B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016157975A (en) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5236924B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
JP4510120B2 (en) | Semiconductor light emitting device, manufacturing method thereof, and semiconductor light emitting device package using the same | |
JP4770785B2 (en) | Light emitting diode | |
US20100252855A1 (en) | Semiconductor light-emitting device | |
WO2013161208A1 (en) | Light-emitting element | |
JP2011199221A (en) | Light emitting diode | |
KR20110039313A (en) | A nanostructured led | |
JP2005019939A (en) | Gallium nitride light emitting diode for flip-chip bonding, and its manufacturing method | |
JP6133076B2 (en) | Semiconductor light emitting element and light emitting device | |
WO2011071077A1 (en) | Light emitting element and method for manufacturing same | |
CN111052409B (en) | Light emitting diode device and method of manufacturing the same | |
JP6186999B2 (en) | Line light source device | |
KR102016260B1 (en) | Fabrication method of monolithic multi-light emitting diodes | |
JP2004503096A (en) | InGaN based light emitting diode chip and method of manufacturing the same | |
KR20120002130A (en) | Flip-chip light-emitting device and method of manufacturing the same | |
JP4058937B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US7667236B2 (en) | Optimized contact design for thermosonic bonding of flip-chip devices | |
JP6162851B2 (en) | Semiconductor light emitting device | |
JP6441999B2 (en) | Semiconductor light emitting device | |
JP5607202B2 (en) | Semiconductor light emitting device | |
JP2017054902A (en) | Semiconductor light emitting device | |
JP3571477B2 (en) | Semiconductor light emitting device | |
JP2014220536A (en) | Semiconductor light-emitting element | |
WO2020054592A1 (en) | Semiconductor light emitting element and semiconductor light emitting device | |
WO2010092741A1 (en) | Light-emitting diode, and light-emitting diode lamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160601 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6162851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |