KR101872688B1 - 신호 출력 장치 및 신호 출력 제어 방법 - Google Patents

신호 출력 장치 및 신호 출력 제어 방법 Download PDF

Info

Publication number
KR101872688B1
KR101872688B1 KR1020170093502A KR20170093502A KR101872688B1 KR 101872688 B1 KR101872688 B1 KR 101872688B1 KR 1020170093502 A KR1020170093502 A KR 1020170093502A KR 20170093502 A KR20170093502 A KR 20170093502A KR 101872688 B1 KR101872688 B1 KR 101872688B1
Authority
KR
South Korea
Prior art keywords
signal
pulse width
amplifier
output
signal output
Prior art date
Application number
KR1020170093502A
Other languages
English (en)
Inventor
조규인
강승배
Original Assignee
주식회사 모피언스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모피언스 filed Critical 주식회사 모피언스
Priority to KR1020170093502A priority Critical patent/KR101872688B1/ko
Application granted granted Critical
Publication of KR101872688B1 publication Critical patent/KR101872688B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/04—Position modulation, i.e. PPM

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 일 실시 예에 의한 신호 출력 장치는, 상기 신호 출력 장치가 증폭기로 출력하는 제1 신호를 생성하는 신호 생성부; 와 상기 증폭기가 출력하는 제2 신호를 입력 받아 상기 증폭기의 특성을 결정하고, 상기 증폭기의 특성에 기초하여 상기 제1 신호의 참조 펄스 폭을 결정하는 진폭 결정부; 및 상기 제1 신호의 참조 펄스 폭에 대응하여 상기 제1 신호의 펄스 폭을 조정하여 출력하는 변조부를 포함하되, 상기 제1 신호는 PPM 신호 형태를 가진다.

Description

신호 출력 장치 및 신호 출력 제어 방법{SIGNAL OUTPUT DEVICE AND METHOD FOR CONTROLLING SIGNAL OUTPUT}
본 발명은 신호 출력 장치 및 신호 출력 제어 방법에 관한 것으로서, 보다 구체적으로 증폭기에 최적화될 수 있도록 펄스 위치 변조 신호의 펄스 폭을 조정하여 출력하는 신호 출력 장치 및 신호 출력 제어 방법에 관한 것이다.
펄스 위치 변조 신호(Pulse Position Modulation Signal: PPM 신호)는 펄스의 진폭은 일정하고 위치만을 변조 전압에 따라 변화시키는 변조 방식에 의한 신호이다. 펄스 위치 변조 신호는 디지털 전송 체계의 하나로, 이에 의해 데이터가 심볼 프레임으로 알려진 타임 윈도우 내에서 펄스 또는 펄스들의 임시 위치로 표시된다. 펄스 위치 변조 신호를 수신한 수신단에서는 이로부터 데이터를 검출한다. 펄스 위치 변조 신호는 데이터를 주고 받는 송신단과 수신단간에 사용될 수 있다.
도 1은 일반적인 신호 출력 장치의 구성을 도시한 블록도이다.
신호 출력 장치(10)는 송신단 또는 수신단에 위치하여, PPM 신호를 출력할 수 있다. 송신단에 위치하는 경우, 신호 출력 장치(10)는 PPM 신호를 생성하여 이를 출력할 수 있다. 수신단에 위치하는 경우, 신호 출력 장치(10)는 PPM 신호를 검출하여 이를 출력할 수 있다. 출력된 PPM 신호는 신호특성 개선을 위하여 증폭기(20)로 입력될 수 있다.
신호 출력 장치(10)는 마이크로 프로세서(11)와 단안정 멀티 바이브레이터(12)를 포함하여 구성될 수 있다. 여기서, 마이크로 프로세서(11)와 단안정 멀티 바이브레이터(12) 및 그 외 신호 출력 장치(10)를 구성하는 구성 요소들은 하드웨어 회로로 구현될 수 있다.
마이크로 프로세서(11)는 논리 신호를 생성할 수 있다. 구체적으로, 마이크로 프로세서(11)는 주기적인 클럭(Clock) 신호를 생성하고, 상기 주기적인 클럭 신호에 대응하여 논리 신호를 생성할 수 있다.
마이크로 프로세서(11)는 생성된 논리 신호를 단안정 멀티 바이브레이터(12)에 출력할 수 있다. 이를 위해, 마이크로 프로세서(11)는 단안정 멀티 바이브레이터(12)와 직렬(serial) 통신을 수행할 수 있다.
단안정 멀티 바이브레이터(12)는 PPM 신호를 생성할 수 있다. 이 경우, 단안정 멀티 바이브레이터(12)는 마이크로 프로세서(11)로부터 입력된 논리 신호에 대응하여 PPM 신호를 생성할 수 있다.
여기서, 단안정 멀티 바이브레이터(12)는 각각 하나씩의 안정 상태와 준안정 상태를 가지고 있다. 이에 의해, 외부에서 제어 펄스(트리거 펄스) 1개가 들어왔을 경우에만 반대 상태로 반전되었다가, 일정한 시간이 경과한 다음에 다시 원래의 상태로 복귀하여 안정된다. 이러한 단안정 멀티 바이브레이터(12)는 펄스를 일정시간 늦추거나, 일정 시간 동안 스위치를 개폐하기 위하여 사용될 수 있다.
단안정 멀티 바이브레이터(12)는 생성된 PPM 신호를 증폭기(20)에 출력할 수 있다.
도 2는 일반적인 신호 출력 장치가 출력하는 신호의 파형을 설명하기 위한 도면이다.
도 2의 최상단에 도시된 (a)는 클럭(clock) 신호의 파형을 도시한다. 클럭 신호는 소정 주기를 가지고 반복된다.
도 2의 중앙에 도시된 (b)는 논리(serial) 신호의 파형을 도시한다. 논리 신호는 클럭 신호에 대응되게 생성된다.
도 2의 최하단에 도시된 (c)는 PPM 신호의 파형을 도시한다. PPM 신호는 논리 신호에 대응하되, 다음 [식 1]을 만족하도록 생성되어야 한다.
PPM 신호의 펄스 폭=1.1×R×C [식 1]
(R은 단안정 멀티 바이브레이터 저항값, C는 단안정 멀티 바이브레이터 캐패시터 값)
여기서, 고유 상수값 1.1은 대표적으로 사용되는 단안정 멀티 바이브레이터(12)인 NE555 단안정 멀티 바이브레이터(12)가 갖는 고유의 상수값이다. R과 C는 최종적으로 출력해야 하는 고정 펄스 폭을 만들기 위하여 고유의 상수값에 곱해지는 가변 가능한 값이다. 이 경우, PPM 신호의 펄스 폭은 PPM 신호를 생성하여 출력하는 단안정 멀티 바이브레이터(12)에 따라 고정값을 가지게 된다.
일반적인 신호 출력 장치(10)는 단안정 멀티 바이브레이터(12)를 사용하여 PPM 신호를 생성하고 이를 증폭기(20)에 출력하는 구조로 설계된다. 따라서, 단안정 멀티 바이브레이터(12)가 갖고 있는 상수값 때문에 PPM 신호의 펄스 폭이 고정값을 가지게 되고, 이에 의해 증폭기(20)에 최적화된 펄스 폭을 가지는 PPM 신호를 생성하는 것이 불가능하다.
본 발명에서는 증폭기에 최적화되도록 펄스 위치 변조 신호의 펄스 폭을 조정하여 출력하는 신호 출력 장치 및 신호 출력 제어 방법을 제공하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재에 의해 제안되는 실시 예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시 예에 따른 신호 출력 장치는, 상기 신호 출력 장치가 증폭기로 출력하는 제1 신호를 생성하는 신호 생성부; 와 상기 증폭기가 출력하는 제2 신호를 입력 받아 상기 증폭기의 특성을 결정하고, 상기 증폭기의 특성에 기초하여 상기 제1 신호의 참조 펄스 폭을 결정하는 진폭 결정부; 및 상기 제1 신호의 참조 펄스 폭에 대응하여 상기 제1 신호의 펄스 폭을 조정하여 출력하는 변조부를 포함하되, 상기 제1 신호는 PPM 신호 형태를 가진다.
본 발명의 다른 실시 예에 따른 신호처리장치에서의 신호 출력 방법은, 상기 신호 출력 장치가 증폭기로 출력하는 제1 신호를 생성하는 단계; 와 상기 증폭기가 출력하는 제2 신호를 입력 받아 상기 증폭기의 특성을 결정하는 단계; 와 상기 증폭기의 특성에 기초하여 상기 제1 신호의 참조 펄스 폭을 결정하는 단계; 및 상기 제1 신호의 참조 펄스 폭에 대응하여 상기 제1 신호의 펄스 폭을 조정하여 출력하는 단계를 포함하되, 상기 제1 신호는 PPM 신호 형태를 가진다.
본 발명에 따른 실시 예들에 의하면, 신호 출력 장치는 증폭기의 특성에 맞게 PPM 신호의 펄스 폭을 조정함으로써, 증폭기에 최적화된 신호를 출력하여 증폭기의 효율을 개선할 수 있다.
이 경우, 증폭기의 효율 개선으로 인해 증폭기의 전류 소비를 감소시킴으로써, 시스템의 유지 비용을 절약할 수 있다.
또한, 실시간으로 출력되는 증폭기의 출력 신호를 분석함으로써, 신호 출력 장치 또는 증폭기의 출력 신호에 문제가 발생하는 경우 시스템을 보호할 수 있는 보호 조치가 가능하다.
도 1은 일반적인 신호 출력 장치의 구성을 도시한 블록도이다.
도 2는 일반적인 신호 출력 장치가 출력하는 신호의 파형을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시 예에 의한 신호 출력 장치의 구성을 도시한 블록도이다.
도 4는 본 발명의 일 실시 예에 의한 신호 출력 장치가 신호의 펄스 폭을 조정하는 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 의한 신호 출력 장치가 출력하는 신호의 파형을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시 예에 의한 신호 출력 장치가 신호의 펄스 폭을 조정하는 과정을 도시한 도면이다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명한다. 그러나 본 발명의 기술적 사상이 이하에서 기술되는 실시예들에 의하여 제한되는 것은 아니며, 또 다른 구성요소의 추가, 변경 및 삭제 등에 의해서 퇴보적인 다른 발명이나 본 발명의 기술적 사상의 범위 내에 포함되는 다른 실시예들을 용이하게 제안할 수 있다.
본 발명에서 사용되는 용어는 가능한 한 현재 해당 기술과 관련하여 널리 사용되는 일반적인 용어를 선택하였으나, 특별한 경우에는 출원인이 임의로 선정한 용어도 있으며 이 경우 해당되는 발명의 설명 부분에서 그 의미를 상세히 기재하였다. 그러므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 미리 밝혀둔다. 이하에서 기술하는 설명에 있어서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.
도 3은 본 발명의 일 실시 예에 의한 신호 출력 장치의 구성을 도시한 블록도이다.
본 발명의 일 실시 예에 의한 신호 출력 장치(300)는 디지털 통신의 송신단 또는 수신단에 위치하여, PPM 신호를 출력할 수 있다. 송신단에 위치하는 경우, 신호 출력 장치(300)는 PPM 신호를 생성하여 이를 출력할 수 있다. 수신단에 위치하는 경우, 신호 출력 장치(300)는 PPM 신호를 검출하여 이를 출력할 수 있다. 출력된 PPM 신호는 신호특성 개선을 위하여 증폭기(20)로 입력될 수 있다. 증폭기(20)는 입력된 PPM 신호의 전압 또는 전력 등을 확대하여 PPM 신호의 신호특성을 개선할 수 있다.
본 발명의 일 실시 예에 의한 신호 출력 장치(300)는 신호 생성부(310), 변조부(320) 및 진폭 결정부(330)를 포함하여 구성될 수 있다.
여기서, 신호 생성부(310)와 변조부(320) 및 진폭 결정부(330)는 FPGA(Field-Programmable Gate Array) 회로로 구현될 수 있다. FPGA 회로는 중간 개발물 형태의 집적 회로로서, 회로의 수정이 용이하다. 따라서, 증폭기(20)의 특성에 맞게 신호 출력 장치(300)가 출력하는 PPM 신호의 펄스 폭을 조정하기 위하여, 신호 출력 장치(300)의 FPGA 회로를 수정할 수 있다.
도 1에 도시된 일반적인 신호 출력 장치(10)는 하드웨어 회로로 구현되기 때문에, 구성요소인 단안정 멀티 바이브레이터(12)를 수정하는 것이 어렵다. 따라서, 신호 출력 장치(10)에 포함된 단안정 멀티 바이브레이터(12)의 특성에 따라 출력되는 PPM 신호의 펄스 폭이 고정되어, 증폭기(20)에 최적화된 PPM 신호를 출력하기가 어렵다.
그러나, 본 발명의 일 실시 예에 의한 신호 출력 장치(300)는 단안정 멀티 바이브레이터(12) 대신 신호 생성부(310)와 변조부(320) 및 진폭 결정부(330)로 구현되는 구성 요소들을 사용하므로, PPM 신호의 펄스 폭이 고정되지 않는다. 나아가, 구성 요소들이 FPGA 회로로 구현되므로, 구성요소들을 손쉽게 수정할 수 있다. 이에 의해, 증폭기(20)의 특성이 변화하거나 다른 증폭기(20)로 변경되는 경우에도, 신호 출력 장치(300)는 증폭기(20)에 최적화된 PPM 신호를 생성하여 출력할 수 있다.
신호 생성부(310)는 주기적인 클럭(clock) 신호를 생성할 수 있다. 여기서, 클럭 신호는, 디지털 회로에서 클럭 신호에 맞추어 신호 처리를 수행하는 동기 처리를 위해 사용될 수 있다.
신호 생성부(310)는 주기적인 클럭 신호에 대응하여 PPM 신호를 생성할 수 있다. 일 실시 예에 의하면, 신호 생성부(310)는 초기 펄스 폭을 가지는 PPM 신호를 생성할 수 있다. 여기서, 초기 펄스 폭은 신호 출력 장치(300)에 의해 정해지는 상수 값으로, 실험에 의해 정해질 수 있다. 신호 생성부(310)는 진폭 결정부(330)에 의해 결정되는 펄스 폭을 참조하여, 초기 펄스 폭을 주기적으로 업데이트할 수 있다.
신호 생성부(310)는 생성된 PPM 신호를 변조부(320)에 출력할 수 있다. 이를 위해, 신호 생성부(310)는 변조부(320)와 직렬(serial) 통신을 수행할 수 있다.
여기서, 신호 생성부(310)는 마이크로 프로세서로 구현될 수 있다.
변조부(320)는 PPM 신호의 펄스 폭을 조정할 수 있다. 구체적으로, 변조부(320)는 진폭 결정부(330)가 결정한 참조 펄스 폭을 참조하여, PPM 신호의 펄스 폭을 조정할 수 있다. 예를 들어, 변조부(320)는 초기 펄스 폭과 참조 펄스 폭을 비교하여 양자의 차이를 산출하고, 산출된 차이만큼 PPM 신호의 펄스 폭을 조정할 수 있다. 여기서, 참조 펄스 폭은, 증폭기(20)의 특성에 최적화된 PPM 신호의 펄스 폭일 수 있다. 증폭기(20)의 특성은, 증폭기(20)의 최소/최대 출력치, 출력 시간, 출력 전류/전압 등을 포함할 수 있다.
변조부(320)는 펄스 폭이 조정된 PPM 신호를 증폭기(20)에 출력할 수 있다.
일 실시 예에 의하면, 변조부(320)는 입력 블록(미도시), 연산 처리 블록(미도시), 변조 블록(미도시) 및 출력 블록(미도시)을 포함할 수 있다. 여기서, 입력 블록은, 신호 생성부(310)로부터 초기 펄스 폭을 가지는 PPM 신호를 입력 받고, 진폭 결정부(330)로부터 참조 펄스 폭에 대한 데이터를 입력 받을 수 있다. 연산 처리 블록은 초기 펄스 폭과 참조 펄스 폭을 연산 처리할 수 있다. 변조 블록은 초기 펄스 폭과 참조 펄스 폭 간의 차이에 대응하여 PPM 신호의 펄스 폭을 조정할 수 있다. 출력 블록은 펄스 폭이 조정된 PPM 신호를 증폭기(20)에 출력할 수 있다.
상기 변조부(320)는 변조기(modulator)로 구현될 수 있다.
진폭 결정부(330)는 증폭기(20)로부터 출력되는 PPM 신호를 입력 받을 수 있다.
진폭 결정부(330)는 PPM 신호의 참조 펄스 폭을 결정할 수 있다. 구체적으로, 진폭 결정부(330)는 증폭기(20)로부터 출력된 PPM 신호를 분석하여 증폭기(20)의 특성을 판단하고, 분석된 결과에 기초하여 증폭기(20)에 최적화된 PPM 신호의 참조 펄스 폭을 결정할 수 있다.
나아가, 본 발명의 일 실시 예에 의한 신호 출력 장치(300)는 실시간으로 출력되는 증폭기(20)의 출력 신호를 분석함으로써, 출력 신호에 문제가 발생했는지 여부를 감지할 수 있다. 만일, 신호 출력 장치(300) 또는 증폭기(20)의 출력 신호에 문제가 발생한 것으로 판단하는 경우, 신호 출력 장치(300)는 시스템을 보호할 수 있는 보호 조치를 수행할 수 있다.
구체적으로, 신호 출력 장치(300)의 진폭 결정부(330)는 증폭기(20)의 출력 신호를 피드백 받아 이를 분석함으로써, 출력 신호에 문제가 발생하는지 여부를 감지할 수 있다. 예를 들어, 진폭 결정부(330)는 증폭기(20)로부터 출력되는 출력 신호의 특성이 정상 범위를 벗어나는 경우, 신호 출력 장치(300) 또는 증폭기(20)의 출력 신호에 문제가 발생한 것으로 판단할 수 있다.
신호 출력 장치(300) 또는 증폭기(20)의 출력 신호에 문제가 발생한 경우, 신호 출력 장치(300)의 신호 생성부(310)는 실시 예에 따라 PPM 신호를 생성하지 않거나, 증폭기(20)의 동작을 중지시키는 신호를 생성할 수 있다. 이에 의해, 신호 출력 장치(300) 및 증폭기(20)로부터 출력되는 이상 신호를 방지함에 따라, 시스템 보호가 가능하다.
도 4는 본 발명의 일 실시 예에 의한 신호 출력 장치가 신호의 펄스 폭을 조정하는 방법을 설명하기 위한 도면이다.
초기 펄스 폭을 가지는 PPM 신호가 신호 생성부(310)에서 생성되어 변조부(320)로 출력된다.
증폭기(20)에서 출력되는 출력 신호가 진폭 결정부(330)로 입력된다. 증폭기의 출력 신호에 기초하여 증폭기(20)에 최적화된 펄스 폭이 결정되고, 최적화된 펄스 폭에 대한 데이터가 변조부(320)에 입력된다.
이 경우, 변조부(320)는 신호 생성부(310)로부터 입력된 PPM 신호의 초기 펄스 폭과 증폭기에 최적화된 참조 펄스 폭을 비교하고, 이에 기초하여 PPM 신호의 펄스 폭을 조정한다.
변조부(320)에 의해 펄스 폭이 조정된 PPM 신호는 증폭기(20)로 출력된다.
도 5는 본 발명의 일 실시 예에 의한 신호 출력 장치가 출력하는 신호의 파형을 설명하기 위한 도면이다.
도 5의 (a)는 클럭 신호의 파형을 도시한다. 클럭 신호는 소정 주기를 가지고 반복된다.
도 5의 (b)는 PPM 신호의 파형을 도시한다. PPM 신호는 도 5의 (b)에 도시된 것과 같은 초기 펄스 폭을 가진다. 이 경우, PPM 신호는 클럭 신호에 대응하되, PPM 신호의 펄스 폭은 증폭기(20)에 최적화되도록 가변될 수 있다.
각각의 실시 예에 의해 펄스 폭이 조정된 PPM 신호의 파형을 도 5의 (c) 및 (d)에 도시하였다.
일 실시 예에 의하면, 도 5의 (c)에 도시된 바와 같이, 펄스 폭이 조정된 PPM 신호 1은 가장 먼저 도래하는 위상의 펄스 폭은 초기 펄스 폭보다 좁게 조정되고, 그 다음으로 도래하는 위상의 펄스 폭은 초기 펄스 폭보다 넓게 조정되며, 이후 도래하는 위상의 펄스 폭은 초기 펄스 폭보다 좁게 조정될 수 있다.
다른 실시 예에 의하면, 도 5의 (d)에 도시된 바와 같이, 펄스 폭이 조정된 PPM 신호 2는 가장 먼저 도래하는 위상의 펄스 폭은 초기 폭보다 넓게 조정되고, 그 다음으로 도래하는 위상의 펄스 폭은 초기 폭보다 좁게 조정되며, 이후 도래하는 위상의 펄스 폭은 초기 폭보다 넓게 조정될 수 있다.
도 6은 본 발명의 일 실시 예에 의한 신호 출력 장치가 신호의 펄스 폭을 조정하는 과정을 도시한 도면이다.
신호 출력 장치(300)는 증폭기(20)의 출력 신호를 피드백 받는다(S601).
구체적으로, 신호 출력 장치(300)의 진폭 결정부(330)는 증폭기(20)로부터 출력되는 PPM 신호를 입력 받는다.
신호 출력 장치(300)는 증폭기(20)의 출력 신호의 펄스 폭을 분석한다(S602).
일 실시 예에 의하면, 신호 출력 장치(300)의 진폭 결정부(330)는 증폭기(20)로부터 출력된 PPM 신호의 펄스 폭을 분석할 수 있다.
다른 실시 예에 의하면, 신호 출력 장치(20)의 진폭 결정부(330)는 증폭기(20)로부터 출력된 PPM 신호의 특성을 분석할 수 있다. 여기서, PPM 신호의 특성은 진폭, 펄스 폭, 최소 전압값, 최대 전압값, 최소 전류값 및 최대 전류값 중 적어도 하나일 수 있다.
신호 출력 장치(300)는 증폭기(20)에 최적화된 PPM 신호의 펄스 폭을 결정한다(S603).
이 경우, 신호 출력 장치(300)의 진폭 결정부(330)는 분석된 PPM 신호의 펄스 폭에 기초하여, 증폭기(20)에 최적화된 PPM 신호의 참조 펄스 폭을 결정할 수 있다.
신호 출력 장치(300)는 PPM 신호의 펄스 폭을 조정한다(S604).
구체적으로, 신호 출력 장치(300)의 변조부(320)는 진폭 결정부(330)가 결정한 참조 펄스 폭을 참조하여, PPM 신호의 출력 펄스 폭을 조정할 수 있다. 예를 들어, 변조부(320)는 초기 펄스 폭과 참조 펄스 폭을 비교하여 양자의 차이를 산출하고, 산출된 차이만큼 PPM 신호의 펄스 폭을 조정할 수 있다.
여기서, 참조 펄스 폭은, 증폭기(20)의 특성에 최적화된 PPM 신호의 펄스 폭일 수 있다. 증폭기(20)의 특성은, 출력 신호의 펄스 폭, 증폭기(20)의 최소/최대 출력치, 출력 시간, 출력 전류/전압 등을 포함할 수 있다.
신호 출력 장치(300)는 펄스 폭 조정된 PPM 신호를 증폭기(20)에 출력한다(S605).
구체적으로, 신호 출력 장치(300)의 변조부(320)는 펄스 폭이 조정된 PPM 신호를 증폭기(20)에 출력할 수 있다.
이로써, 신호 출력 장치(300)가 신호의 펄스 폭을 조정하는 과정은 종료한다.
본 발명의 일 실시 예에 의하면, 증폭기(20)의 출력 신호를 피드백 받아 펄스 폭을 분석하고, 증폭기(20)에 최적화되도록 펄스 폭을 조정할 수 있다. 이에 의해, 신호 출력 장치(300)는 증폭기(20)에 최적화된 PPM 신호를 생성하여 출력할 수 있다.
본 발명의 명세서에서는 신호 출력 장치(300)가 PPM 신호를 출력하는 경우를 설명하였으나, 상기 신호 출력 장치(300)는 PPM 신호뿐 아니라 소정의 고정된 펄스 폭을 가지는 다른 형태의 디지털 신호를 출력하는 경우에도 모두 적용 가능하다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위 내에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10, 300: 신호 출력 장치
11: 마이크로 프로세서
12: 단안정 멀티 바이브레이터
20: 증폭기
310: 신호 생성부
320: 변조부
330: 진폭 결정부

Claims (9)

  1. 신호 출력 장치에 있어서,
    상기 신호 출력 장치가 증폭기로 출력하는 제1 신호를 생성하는 신호 생성부;
    상기 증폭기가 출력하는 제2 신호를 입력 받아 상기 증폭기의 특성을 결정하고, 상기 증폭기의 특성에 기초하여 상기 제1 신호의 참조 펄스 폭을 결정하는 진폭 결정부; 및
    상기 제1 신호의 참조 펄스 폭에 대응하여 상기 제1 신호의 펄스 폭을 조정하여 출력하는 변조부를 포함하되,
    상기 제1 신호는 PPM 신호 형태를 가지는 신호 출력 장치.
  2. 제1항에 있어서,
    상기 증폭기의 특성은,
    출력 신호의 펄스 폭, 최소 출력치, 최대 출력치, 출력 시간, 출력 전류 및 출력 전압 중 적어도 하나를 포함하는 신호 출력 장치.
  3. 제1항에 있어서,
    상기 진폭 결정부는,
    상기 증폭기의 특성에 의해 상기 증폭기의 효율이 최대화되도록 상기 제1 신호의 참조 펄스 폭을 결정하는 신호 출력 장치.
  4. 제1항에 있어서,
    상기 진폭 결정부는,
    상기 제2 신호의 펄스 폭을 분석하여 상기 제1 신호의 참조 펄스 폭을 결정하는 신호 출력 장치.
  5. 제4항에 있어서,
    상기 변조부는,
    상기 제1 신호의 참조 펄스 폭에 대응하도록 상기 제1 신호의 펄스 폭을 조정하는 신호 출력 장치.
  6. 제4항에 있어서,
    상기 변조부는,
    상기 제1 신호의 참조 펄스 폭과의 차이가 소정 범위 내에 포함되도록, 상기 제1 신호의 펄스 폭을 조정하는 신호 출력 장치.
  7. 제1항에 있어서,
    상기 제2 신호는,
    상기 PPM 신호 형태를 가지는 신호 출력 장치.
  8. 제1항에 있어서,
    상기 신호 생성부와 상기 진폭 결정부 및 상기 변조부는, FPGA(Field-Programmable Gate Array) 회로로 구성되는 신호 출력 장치.
  9. 신호 출력 장치에서의 신호 출력 방법에 있어서,
    상기 신호 출력 장치가 증폭기로 출력하는 제1 신호를 생성하는 단계;
    상기 증폭기가 출력하는 제2 신호를 입력 받아 상기 증폭기의 특성을 결정하는 단계;
    상기 증폭기의 특성에 기초하여 상기 제1 신호의 참조 펄스 폭을 결정하는 단계; 및
    상기 제1 신호의 참조 펄스 폭에 대응하여 상기 제1 신호의 펄스 폭을 조정하여 출력하는 단계를 포함하되,
    상기 제1 신호는 PPM 신호 형태를 가지는 신호 출력 방법.
KR1020170093502A 2017-07-24 2017-07-24 신호 출력 장치 및 신호 출력 제어 방법 KR101872688B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170093502A KR101872688B1 (ko) 2017-07-24 2017-07-24 신호 출력 장치 및 신호 출력 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170093502A KR101872688B1 (ko) 2017-07-24 2017-07-24 신호 출력 장치 및 신호 출력 제어 방법

Publications (1)

Publication Number Publication Date
KR101872688B1 true KR101872688B1 (ko) 2018-06-29

Family

ID=62780695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170093502A KR101872688B1 (ko) 2017-07-24 2017-07-24 신호 출력 장치 및 신호 출력 제어 방법

Country Status (1)

Country Link
KR (1) KR101872688B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5220748A (en) * 1975-08-11 1977-02-16 Hitachi Ltd Pulse position modulation system
JPH05235720A (ja) * 1992-02-21 1993-09-10 Alps Electric Co Ltd ランダムパルス位置変調回路
JPH0998193A (ja) * 1995-09-29 1997-04-08 Sharp Corp Ｐｐｍ復調装置
JPH1084337A (ja) * 1996-09-09 1998-03-31 Ricoh Co Ltd パルス位置変調同期回路及び該同期回路を用いた通信方式
JPH10224192A (ja) * 1997-02-06 1998-08-21 Sony Corp Ｐｐｍ変調回路
JP2001320333A (ja) * 2000-03-15 2001-11-16 Boeing Co:The 単一およびマルチチャンネル広帯域光アナログパルス位置波形の発生方法
JP2012239027A (ja) * 2011-05-11 2012-12-06 Tamura Seisakusho Co Ltd ４値ｐｐｍ信号の伝送方法及び伝送装置
KR20140022987A (ko) * 2012-08-14 2014-02-26 삼성전자주식회사 가우시안 펄스 생성 장치 및 방법 그리고 가우시안 펄스를 생성하는 초광대역 통신 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5220748A (en) * 1975-08-11 1977-02-16 Hitachi Ltd Pulse position modulation system
JPH05235720A (ja) * 1992-02-21 1993-09-10 Alps Electric Co Ltd ランダムパルス位置変調回路
JPH0998193A (ja) * 1995-09-29 1997-04-08 Sharp Corp Ｐｐｍ復調装置
JPH1084337A (ja) * 1996-09-09 1998-03-31 Ricoh Co Ltd パルス位置変調同期回路及び該同期回路を用いた通信方式
JPH10224192A (ja) * 1997-02-06 1998-08-21 Sony Corp Ｐｐｍ変調回路
JP2001320333A (ja) * 2000-03-15 2001-11-16 Boeing Co:The 単一およびマルチチャンネル広帯域光アナログパルス位置波形の発生方法
JP2012239027A (ja) * 2011-05-11 2012-12-06 Tamura Seisakusho Co Ltd ４値ｐｐｍ信号の伝送方法及び伝送装置
KR20140022987A (ko) * 2012-08-14 2014-02-26 삼성전자주식회사 가우시안 펄스 생성 장치 및 방법 그리고 가우시안 펄스를 생성하는 초광대역 통신 장치

Similar Documents

Publication Publication Date Title
US10326435B2 (en) Dynamic control of edge shift for duty cycle correction
KR20200001770A (ko) 액츄에이터 제어장치 및 방법
CN102299690B (zh) 用于过流保护的系统和方法
US9467085B1 (en) Monitoring vibration motor induced voltage slope to control haptic feedback
US20220069809A1 (en) Frequency multiplier and delay-reused duty cycle calibration method thereof
CN111446959A (zh) 二倍频装置及方法
US7630651B2 (en) Method and apparatus for controlling bias point of optical transmitter
US10623172B2 (en) Control signal transmission and reception system and control signal transmission and reception method
KR101872688B1 (ko) 신호 출력 장치 및 신호 출력 제어 방법
US10175297B2 (en) Measuring a slew rate on-chip
US9442512B1 (en) Interface clock frequency switching using a computed insertion delay
KR960006314A (ko) 비터비 복호기, 비터비 복호 방법 및 수신 장치
KR20200001772A (ko) 액츄에이터 제어장치 및 방법
US20050184778A1 (en) Apparatus and method for increasing the performance of a clock-based digital pulse width modulation generator
JP5980133B2 (ja) ゼロクロス検出装置
US7327300B1 (en) System and method for generating a pulse width modulated signal having variable duty cycle resolution
KR20200079807A (ko) 데이터 송신 회로
US11906581B2 (en) Hardware component and a method for implementing a camouflage of current traces generated by a digital system
US20140035643A1 (en) Equalized rise and fall slew rates for a buffer
CN110350917B (zh) 电子装置及零交越失真的补偿方法
KR101355463B1 (ko) 데이터 통신용 송신기
KR20230098057A (ko) 주파수 제어 회로 및 주파수 제어 방법
Ardila et al. Stochastic resonance in bang-bang phase detector gain and the impact on CDR locking
EP3667913A1 (en) Amplitude sweep generator and method
KR950004638B1 (ko) 노이즈 펄스 제거 회로

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant