KR101863949B1 - 칩 몰딩 장치 - Google Patents

칩 몰딩 장치 Download PDF

Info

Publication number
KR101863949B1
KR101863949B1 KR1020160004225A KR20160004225A KR101863949B1 KR 101863949 B1 KR101863949 B1 KR 101863949B1 KR 1020160004225 A KR1020160004225 A KR 1020160004225A KR 20160004225 A KR20160004225 A KR 20160004225A KR 101863949 B1 KR101863949 B1 KR 101863949B1
Authority
KR
South Korea
Prior art keywords
groove
grooves
molding
molding part
peripheral
Prior art date
Application number
KR1020160004225A
Other languages
English (en)
Other versions
KR20170084857A (ko
Inventor
김찬민
Original Assignee
시그네틱스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시그네틱스 주식회사 filed Critical 시그네틱스 주식회사
Priority to KR1020160004225A priority Critical patent/KR101863949B1/ko
Publication of KR20170084857A publication Critical patent/KR20170084857A/ko
Application granted granted Critical
Publication of KR101863949B1 publication Critical patent/KR101863949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 지문 센싱부와 같은 접촉 표면을 갖는 칩의 손상을 최소화할 수 있는 칩 몰딩 장치에 관한 것으로, 제 1 몰딩부; 제 1 몰딩부와 마주보는 제 2 몰딩부; 및 제 1 몰딩부에 위치하며, 제 2 몰딩부와 마주보는 면에 복수의 홈들을 갖는 몰딩 마스크를 포함하며; 홈들의 총 면적은 면의 총 면적에서 홈들의 총 면적을 제외한 나머지 면적보다 더 크다.

Description

칩 몰딩 장치{APPARATUS FOR MOLDING CHIP}
본 발명은 칩 몰딩 장치에 관한 것으로, 특히 지문 센싱부와 같은 접촉 표면을 갖는 칩의 손상을 최소화할 수 있는 칩 몰딩 장치에 대한 것이다.
반도체 소자와 같은 칩을 몰딩하기 위해 몰딩부 및 몰딩 마스크를 포함하는 칩 몰딩 장치가 사용된다.
몰딩 마스크는, 반도체 소자의 지문 센싱부의 표면과 접촉하여 그 표면이 피복되지 않도록 한다.
그런데, 지문 센싱부의 표면의 면적이 클 경우 몰딩 마스크와 지문 센싱부의 표면 간의 접촉 면적이 증가하는 바, 이로 인해 칩 몰딩 공정 시 반도체 소자에 큰 압력이 가해져 반도체 소자의 눌림과 같은 손상이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체 소자의 눌림과 같은 손상을 최소화할 수 있는 칩 몰딩 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 칩 몰딩 장치는, 제 1 몰딩부; 제 1 몰딩부와 마주보는 제 2 몰딩부; 및 제 1 몰딩부에 위치하며, 제 2 몰딩부와 마주보는 면에 복수의 홈들을 갖는 몰딩 마스크를 포함하며; 홈들의 총 면적은 면의 총 면적에서 홈들의 총 면적을 제외한 나머지 면적보다 더 크다.
홈들의 총 면적은 나머지 면적의 1.1 내지 1.5배이다.
복수의 홈들 중 적어도 2개의 홈들은 면의 중심을 기준으로 점대칭을 이룬다.
복수의 홈들은, 면의 중심에 위치한 중심 홈; 및 중심 홈과 면의 각 모서리 사이에 위치한 제 1, 제 2, 제 3 및 제 4 주변 홈들 중 적어도 2개의 주변 홈들을 포함한다.
중심 홈, 제 1 주변 홈, 제 2 주변 홈, 제 3 주변 홈 및 제 4 주변 홈은 서로 동일한 크기를 갖는다.
복수의 홈들은, 중심 홈과 면의 각 변 사이에 위치한 제 5, 제 6, 제 7 및 제 8 주변 홈들 중 적어도 하나를 더 포함한다.
제 5 내지 제 8 주변 홈들 각각은 중심 홈보다 작은 크기를 갖는다.
복수의 홈들 중 적어도 하나의 단면은 곡선 형태를 갖는다.
복수의 홈들 중 적어도 하나의 단면은 구형파 형태를 갖는다.
복수의 홈들은 면의 중심으로부터 멀어질수록 더 작은 깊이를 갖는다.
본 발명에 따른 칩 몰딩 장치는 복수의 홈들을 갖는 몰딩 마스크를 갖는다. 따라서, 몰딩 마스크와 반도체 소자 간의 접촉 면적이 최소화될 수 있다. 그러므로, 반도체 소자의 눌림과 같은 손상이 최소화될 수 있다.
또한, 몰딩 마스크의 홈들은 아치 형상을 가질 수 있다. 따라서, 몰딩 마스크에 홈이 많더라도 몰딩 마스크의 강성이 확보될 수 있다.
도 1은 본 발명의 한 실시예에 따른 칩 몰딩 장치를 나타낸 도면이다.
도 2는 도 1의 상부 몰딩부에 대한 분해 단면도이다.
도 3은 도 1에서 화살표 방향으로 몰딩 마스크를 바라보았을 때 보이는 몰딩 마스크의 한 면을 나타낸 도면이다.
도 4는 도 3의 I-I`의 선을 따라 자른 단면도이다.
도 5는 도 3의 I-I`의 선을 따라 자른 다른 단면도이다.
도 6은 도 3의 I-I`의 선을 따라 자른 또 다른 단면도이다.
도 7은 도 1에서 화살표 방향으로 몰딩 마스크를 바라보았을 때 보이는 몰딩 마스크의 한 면을 나타낸 다른 도면이다.
도 8a 내지 도 8c는 본 발명의 도 1에 도시된 칩 몰딩 장치를 이용한 칩 제조 방법을 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 7c를 참조로 본 발명에 따른 칩 몰딩 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 칩 몰딩 장치(100)를 나타낸 도면이고, 도 2는 도 1의 상부 몰딩부에 대한 분해 단면도이다.
본 발명의 한 실시예에 따른 칩 몰딩 장치(100)는, 도 1 및 도 2에 도시된 바와 같이, 제 1 몰딩부(101; 이하, 상부 몰딩부), 제 2 몰딩부(102; 이하, 하부 몰딩부(102)), 몰딩 마스크(111) 및 체결 수단(150)을 포함한다.
상부 몰딩부(101)와 하부 몰딩부(102)는 마주본다. 여기서, 상부 몰딩부(101)와 하부 몰딩부(102)의 마주보는 면들 각각은 해당 몰딩부의 내측면으로 정의된다. 또한, 그 내측면의 반대편에 위치한 면들 각각은 해당 몰딩부의 외측면으로 정의된다. 예를 들어, 상부 몰딩부(101)는 하부 몰딩부(102)와 마주보는 일면과 그 면의 반대편에 위치한 타면을 포함하는 바, 이때 상부 몰딩부(101)의 일면은 그 상부 몰딩부(101)의 내측면으로 정의되며, 상부 몰딩부(101)의 타면은 그 상부 몰딩부(101)의 외측면으로 정의된다. 하부 몰딩부(102) 역시 위와 같은 일면 및 타면을 포함한다.
상부 몰딩부(101)는, 도 2에 도시된 바와 같이, 홀(230), 제 1 홈(201), 제 2 홈(202), 제 1 돌출부(131) 및 제 2 돌출부(132)를 포함한다.
상부 몰딩부(101)의 홀(230)은 상부 몰딩부(101)의 일부를 관통한다.
상부 몰딩부(101)의 제 1 홈(201)은 상부 몰딩부(101)의 내측면에 위치한다. 제 1 홈(201)은 홀(230)에 대응하게 위치한다.
상부 몰딩부(101)의 제 2 홈(202)은 상부 몰딩부(101)의 외측면에 위치한다. 제 2 홈(202)은 홀(230)에 대응하게 위치한다.
도 2에 도시된 바와 같이, 제 1 홈(201)의 폭(W1)은 홀(230)의 폭(W2)보다 더 크며, 제 2 홈(202)의 폭(W3)은 홀(230)의 폭(W2)보다 더 크다. 제 2 홈(202)의 폭(W3)은 제 1 홈(201)의 폭(W1)보다 더 작을 수 있다.
상부 몰딩부(101)의 제 1 돌출부(131)는 상부 몰딩부(101)의 내측면으로부터 하부 몰딩부(102) 방향으로 돌출된다. 구체적으로, 제 1 돌출부(131)는 하부 몰딩부(102)의 제 3 돌출부(133)를 향해 돌출된다. 제 1 돌출부(131)와 제 3 돌출부(133)는 서로 마주본다.
상부 몰딩부(101)의 제 2 돌출부(132)는 상부 몰딩부(101)의 내측면으로부터 하부 몰딩부(102) 방향으로 돌출된다. 구체적으로, 제 2 돌출부(132)는 하부 몰딩부(102)의 제 4 돌출부(134)를 향해 돌출된다. 제 2 돌출부(132)와 제 4 돌출부(134)는 서로 마주본다.
제 1 돌출부(131)의 길이는 제 2 돌출부(132)의 길이와 동일할 수 있다.
몰딩 마스크(111)는, 도 1에 도시된 바와 같이, 상부 몰딩부(101)와 하부 몰딩부(102) 사이에 위치한다.
몰딩 마스크(111)는 상부 몰딩부(101)의 홈(201)에 삽입된다.
몰딩 마스크(111)는 상부 몰딩부(101)의 홀(230)을 마주보는 면에 체결 홈(240)을 갖는다.
몰딩 마스크(111)는 하부 몰딩부(102)와 마주보는 면에 복수의 홈들(300)을 갖는다.
몰딩 마스크(111)는 매립부(111a) 및 연장부(111b)를 포함한다.
매립부(111a)는 상부 몰딩부(101)의 홈(201)에 매립된다.
연장부(111b)는 매립부(111a)로부터 홈(201) 외부로 연장된다. 즉, 연장부(111b)는 하부 몰딩부(102) 방향으로 연장된다.
연장부(111b)의 길이는 제 1 돌출부(131)(또는 제 2 돌출부(132))의 길이보다 작다.
몰딩 마스크(111)는 PEEK(Polyetheretherketone) 재질로 이루어질 수 있다. PEEK는 열가소성의 고기능 수퍼 엔지니어링 플라스틱 수지(super engineering plastic resin)이다.
체결 수단(150)은 상부 몰딩부(101)의 홀(230) 및 몰딩 마스크(111)의 체결 홈(240)을 통해 상부 몰딩부(101)와 몰딩 마스크(111)를 체결한다. 예를 들어, 체결 수단(150)은 홀(230)을 관통하여 체결 홈(240)에 삽입된다.
도시되지 않았지만, 체결 수단(150)은 나사산을 포함할 수 있다. 이와 같은 경우 상부 몰딩부(101)의 홀(230)의 내벽 및 몰딩 마스크(111)의 체결 홈(240)의 내벽에 각각 그 나사산에 대응되는 나사골이 위치할 수 있다. 또한, 이와 같은 경우, 체결 수단(150), 홀(230) 및 체결 홈(240)은 각각 원 기둥 형상을 갖는다.
체결 수단(150)은 머리 및 자루를 포함한다. 체결 수단(150)의 머리는 상부 몰딩부(101)의 외측면에 위치하고, 체결 수단(150)의 자루는 홀(230) 및 체결 홈(240)에 위치한다. 전술된 나사산은 체결 수단(150)의 자루에 위치한다.
체결 수단(150)은, 도 2에 도시된 바와 같이, 상부 몰딩부(101)의 외부에서 화살표 방향으로 상부 몰딩부(101)에 체결된다. 이와 같이 체결 수단(150)은 상부 몰딩부(101)의 외부에서 결합되므로 상부 몰딩부(101)의 내측면 측으로 체결 홈(240)이 노출되지 않는다. 따라서, 상부 몰딩부(101)의 내측면을 세정하는 세정 공정시 세정용 물질이 몰딩 마스크(111)의 체결 홈(240)으로 침투할 수 없다.
하부 몰딩부(102)는, 도 1 및 도 2에 도시된 바와 같이, 제 3 돌출부(133) 및 제 4 돌출부(134)를 포함한다.
하부 몰딩부(102)의 제 3 돌출부(133)는 하부 몰딩부(102)의 내측면으로부터 상부 몰딩부(101) 방향으로 돌출된다. 구체적으로, 제 3 돌출부(133)는 제 1 돌출부(131)를 향해 돌출된다.
하부 몰딩부(102)의 제 4 돌출부(134)는 하부 몰딩부(102)의 내측면으로부터 상부 몰딩부(101) 방향으로 돌출된다. 구체적으로, 제 4 돌출부(134)는 제 2 돌출부(132)를 향해 돌출된다.
제 4 돌출부(134)의 길이는 제 3 돌출부(133)의 길이보다 더 클 수 있다.
도 3은 도 1에서 화살표 방향으로 몰딩 마스크를 바라보았을 때 보이는 몰딩 마스크(111)의 한 면을 나타낸 도면이다.
몰딩 마스크(111)는, 도 3에 도시된 바와 같이, 복수의 홈들(301, 302, 303, 304, 305, 306, 307, 308, 309)이 위치한 면(388)을 포함한다.
몰딩 마스크(111)의 면(388)은 이후 설명할 반도체 소자의 지문 센싱부 표면(도 7a의 922)의 과 접촉하는 부분이다.
복수의 홈들(301 내지 309) 중 적어도 2개는 면(388)의 중심점(CP)을 기준으로 점대칭을 이루도록 그 면(388)에 배치될 수 있다. 예를 들어, 제 1 주변 홈(401)은 중심점(CP)을 기준으로 제 4 주변 홈(404)과 점대칭을 이루며, 제 2 주변 홈(402)은 중심점(CP)을 기준으로 제 3 주변 홈(403)과 점대칭을 이루며, 제 5 주변 홈(405)은 중심점(CP)을 기준으로 제 6 주변 홈(406)과 점대칭을 이루며, 그리고 제 7 주변 홈(407)은 중심점(CP)을 기준으로 제 8 주변 홈(408)과 점대칭을 이룰 수 있다.
중심 홈(400)은 면(388)의 중심에 위치한다. 중심 홈(400)은 원의 형상을 가질 수 있는 바, 이때 그 원의 중심은 전술된 면(388)의 중심점(CP)에 해당한다.
제 1 주변 홈(401)은 중심 홈(400)과 면(388)의 제 1 모서리(P1) 사이에 위치한다. 제 1 주변 홈(401)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현(弦)은 전술된 면(388)의 중심점(CP)과 제 1 모서리(P1) 간을 잇는 선분의 일부이다.
제 2 주변 홈(402)은 중심 홈(400)과 면(388)의 제 2 모서리(P2) 사이에 위치한다. 예를 들어, 제 2 주변 홈(402)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현은 전술된 면(388)의 중심점(CP)과 제 2 모서리(P2) 간을 잇는 선분의 일부이다.
제 3 주변 홈(403)은 중심 홈(400)과 면의 제 3 모서리(P3) 사이에 위치한다. 예를 들어, 제 3 주변 홈(403)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현은 전술된 면(388)의 중심점(CP)과 제 3 모서리(P3) 간을 잇는 선분의 일부이다.
제 4 주변 홈(404)은 중심 홈(400)과 면(388)의 제 4 모서리(P4) 사이에 위치한다. 예를 들어, 제 4 주변 홈(404)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현은 전술된 면(388)의 중심점(CP)과 제 4 모서리(P4) 간을 잇는 선분의 일부이다.
제 1 내지 제 4 주변 홈들(401 내지 404)은 서로 동일한 형상 및 크기를 가질 수 있다. 예를 들어, 제 1 내지 제 4 주변 홈들(401 내지 404)이 각각 원의 형상을 가질 때, 이러한 제 1 내 제 4 주변 홈들(401 내지 404) 각각의 지름은 서로 동일할 수 있다.
제 5 주변 홈(405)은 중심 홈(400)과 면(388)의 제 1 변(S1) 사이에 위치한다. 예를 들어, 제 5 주변 홈(405)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현은 전술된 면(388)의 중심점(CP)과 제 1 변(S1) 간을 잇는 수선의 일부이다.
제 6 주변 홈(406)은 중심 홈(400)과 면(388)의 제 2 변(S2) 사이에 위치한다. 예를 들어, 제 6 주변 홈(406)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현은 전술된 면(388)의 중심점(CP)과 제 2 변(S2) 간을 잇는 수선의 일부이다.
제 7 주변 홈(407)은 중심 홈(400)과 면(388)의 제 3 변(S3) 사이에 위치한다. 예를 들어, 제 7 주변 홈(407)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현은 전술된 면(388)의 중심점(CP)과 제 3 변(S3) 간을 잇는 수선의 일부이다.
제 8 주변 홈(408)은 중심 홈(400)과 면(388)의 제 4 변(S4) 사이에 위치한다. 예를 들어, 제 8 주변 홈(408)은 원의 형상을 가질 수 있는 바, 이때 그 원의 현은 전술된 면(388)의 중심점(CP)과 제 4 변(S4) 간을 잇는 수선의 일부이다.
제 5 내지 제 8 주변 홈들(405 내지 408)은 서로 동일한 형상 및 크기를 가질 수 있다. 예를 들어, 제 5 내지 제 8 주변 홈들(405 내지 408)이 각각 원의 형상을 가질 때, 이러한 제 5 내지 제 8 주변 홈들(405 내지 408) 각각의 지름은 서로 동일할 수 있다.
전술된 바와 같이 중심 홈(400), 제 1 주변 홈(401), 제 2 주변 홈(402), 제 3 주변 홈(403) 및 제 4 주변 홈(404)이 서로 동일한 형상 및 동일한 크기를 가지며, 제 5 내지 제 8 주변 홈들(405 내지 408)이 서로 동일한 형상 및 동일한 크기를 가질 때, 중심 홈(400)과 제 5 주변 홈(405)은 서로 다른 크기를 가질 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 중심 홈(400)과 제 5 주변 홈(405)이 서로 동일한 형상, 즉 원의 형상을 가질 때, 제 5 주변 홈(405)의 지름은 중심 홈(400)의 지름보다 더 작을 수 있다.
한편, 몰딩 마스크(111)는 도 3에 도시된 면(388)의 전체 홈들(400 내지 408) 중 일부만을 가질 수도 있다. 예를 들어, 몰딩 마스크(111)는 전체 홈들(400 내지 408) 중 적어도 2개를 선택적으로 가질 수 있다.
이때, 그 선택된 2개 이상의 홈들은 면(388)의 중심점(CP)에 대하여 점대칭을 이룰 수 있다. 이를 위해, 예를 들어, 몰딩 마스크(111)는 제 1 주변 홈(401) 및 제 4 주변 홈(404)을 선택적으로 가질 수 있으며, 또는 제 2 주변 홈(402) 및 제 3 주변 홈(403)을 선택적으로 가질 수 있으며, 또는 제 5 주변 홈(405) 및 제 6 주변 홈(406)을 선택적으로 가질 수 있으며, 또는 제 7 주변 홈(407) 및 제 8 주변 홈(408)을 선택적으로 가질 수 있으며, 중심 홈(400), 제 1 주변 홈(401) 및 제 4 주변 홈(404)을 선택적으로 가질 수 있으며, 또는 중심 홈(301), 제 2 주변 홈(402) 및 제 3 주변 홈(403)을 선택적으로 가질 수 있으며, 또는 중심 홈(301), 제 5 주변 홈(405) 및 제 6 주변 홈(406)을 선택적으로 가질 수 있으며, 또는 중심 홈(400), 제 7 주변 홈(407) 및 제 8 주변 홈(408)을 선택적으로 가질 수 있으며, 또는 중심 홈(400), 제 1 주변 홈(401), 제 2 주변 홈(402), 제 3 주변 홈(403) 및 제 4 주변 홈(404) 을 선택적으로 가질 수도 있으며, 또는 중심 홈(400), 제 5 주변 홈(405), 제 6 주변 홈(406), 제 7 주변 홈(407) 및 제 8 주변 홈(408)을 선택적으로 가질 수 있으며, 또는 제 1 내지 제 4 주변 홈들(401 내지 404)을 선택적으로 가질 수 있으며, 또는 제 5 내지 제 8 주변 홈들(405 내지 408)을 선택적으로 가질 수 있으며, 또는 중심 홈(400), 제 1 주변 홈(401), 제 2 주변 홈(402), 제 3 주변 홈(403) 및 제 4 주변 홈(404)을 선택적으로 가질 수 있으며, 또는 중심 홈(400), 제 5 주변 홈(405), 제 6 주변 홈(406), 제 7 주변 홈(407) 및 제 8 주변 홈(408)을 선택적으로 가질 수 있다.
면(388)의 총 면적 중 전체 홈들(400 내지 408)이 차지하는 총 면적을 제 1 면적으로 정의하고, 면(388)의 총 면적에서 이 제 1 면적을 제외한 나머지 면적을 제 2 면적으로 정의할 때, 제 1 면적은 제 2 면적보다 더 크다. 예를 들어, 제 1 면적은 제 2 면적의 1.1배 내지 1.5배이다. 더욱 구체적인 예로서, 제 1 면적은 제 2 면적의 1.4배일 수 있다.
한편, 각 홈(400 내지 408)은 전술된 원 외에도 다양한 형상, 예를 들어 정사각형, 직사각형, 삼각형, 사다리꼴 및 마름모 등과 같은 형상들 중 적어도 하나의 형상을 가질 수 있다.
도 4는 도 3의 I-I`의 선을 따라 자른 단면도이다.
각 홈(400 내지 408)의 단면은, 도 4에 도시된 바와 같이, 구형파(또는 직사각형파, square wave)와 같은 형상을 가질 수 있다.
각 홈(400 내지 408)은 서로 동일한 깊이를 가질 수 있다.
도 5는 도 3의 I-I`의 선을 따라 자른 다른 단면도이다.
각 홈(400 내지 408)의 단면은, 도 5에 도시된 바와 같이, 구형파와 같은 형상을 가질 수 있다. 이때, 각 홈(400 내지 408)은 서로 다른 깊이를 가질 수 있다. 이때, 각 홈(400 내지 408)은 그 면(388)의 중심으로부터 멀어질수록 더 작은 깊이를 가질 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 면(388)의 중심점(CP)에 상대적으로 근접하여 위치한 중심 홈(400)이 상대적으로 큰 깊이(d1)를 가지며, 그 면(388)의 중심점(CP)에서 상대적으로 멀리 위치한 제 7 주변 홈(407) 및 제 8 주변 홈(408)은 상대적으로 작은 깊이(d2)를 갖는다.
도 5와 같은 구조에 따르면, 각 홈(400 내지 408)이 전체적으로 아치(arch) 형상을 이루므로 몰딩 마스크(111)의 강성이 증가될 수 있다.
도 6은 도 3의 I-I`의 선을 따라 자른 또 다른 단면도이다.
각 홈(400 내지 408)의 단면은, 도 6에 도시된 바와 같이, 곡선 형상을 가질 수 있다. 예를 들어, 각 홈(400 내지 408)은 포물선 또는 아치 형상을 가질 수 있다.
또한, 도시되지 않았지만, 도 6에서의 각 홈(400 내지 408)은 전술된 도 5에서의 각 홈(400 내지 408)과 같이 서로 다른 깊이를 가질 수 있다. 도 6에서의 깊이는 해당 홈의 최대 깊이를 의미한다.
도 6과 같은 구조에 따르면, 각 홈(400 내지 408)이 각각 아치 형상을 이루므로 몰딩 마스크(111)의 강성이 증가될 수 있다.
도 7은 도 1에서 화살표 방향으로 몰딩 마스크(111)를 바라보았을 때 보이는 몰딩 마스크의 한 면을 나타낸 다른 도면이다.
몰딩 마스크(111)는, 도 7에 도시된 바와 같이, 중심 홈(400), 제 1 주변 홈(401), 제 2 주변 홈(402), 제 3 주변 홈(403) 및 제 4 주변 홈(404)을 가질 수 있다.
도 8a 내지 도 8c는 본 발명의 도 1에 도시된 칩 몰딩 장치(100)를 이용한 칩 제조 방법을 나타낸 도면이다.
먼저, 도 8a에 도시된 바와 같이, 상부 몰딩부(101)와 하부 몰딩부(102) 사이에 반도체 장치(900)가 배치된다.
반도체 장치(900)는 반도체 소자(911), 리드 프레임(999) 및 와이어(980)를 포함한다. 여기서, 리드 프레임(999)은 다이 플레이트(935) 및 이너 리드(946; inner lead)를 포함한다.
반도체 소자(911)는 다이 플레이트(935) 상에 위치한다. 반도체 소자(911)와 다이 플레이트(935) 사이에 접착제(912)가 위치할 수 있다.
반도체 소자(911)는 지문 센싱부를 포함하는 바, 그 지문 센싱부의 표면(922)은 외부로 노출된다. 지문 센싱부의 표면(922)은 몰딩 마스크(111)와 마주본다.
반도체 소자(911)와 이너 리드(946)는 와이어(980)에 의해 전기적으로 연결된다.
이어서, 도 8b에 도시된 바와 같이, 상부 몰딩부(101)가 하부 몰딩부(102)를 향해 이동한다. 그러면, 몰딩 마스크(111)는 지문 센싱부 표면(922)과 접촉한다. 즉, 몰딩 마스크(111)의 면(388)과 그 표면(922)이 서로 접촉한다. 이때, 그 면(388)에 위치한 홈들(301 내지 309)로 인해 면(388)과 표면(922) 간의 접촉 면적이 최소화될 수 있다. 이에 따라, 그 지문 센싱부의 표면(922)에 가해지는 압력이 작아질 수 있어 반도체 소자(900)의 손상(표면(922)의 눌림과 같은 손상)이 최소화될 수 있다.
이와 같이 몰딩 마스크(111)와 반도체 소자(900)의 표면(922)이 접촉된 상태에서, 상부 몰딩부(101), 하부 몰딩부(102) 및 몰딩 마스크(111)에 의해 정의된 캐비티(cavity) 내로 몰딩 수지(M)가 주입된다. 몰딩 수지(M; 또는 밀봉 수지)는 제 1 돌출부(131)와 제 2 돌출부(132) 사이의 공간에 마련된 주입로를 통해 캐비티 내로 주입된다.
이후, 도 8c에 도시된 바와 같이, 상부 몰딩부(101)와 하부 몰딩부(102)가 분리되면, 지문 센싱부의 표면(922)을 제외한 반도체 소자(911)의 나머지 부분을 피복하는 몰딩층(966; 또는 밀봉층)이 만들어진다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
400: 중심 홈 401-408: 제 1 내지 제 8 주변 홈
388: 면 P1-P4: 제 1 내지 제 4 모서리 S1-S4: 제 1 내지 제 4 변 CP: 중심점 111: 몰딩 마스크

Claims (10)

  1. 제 1 몰딩부;
    상기 제 1 몰딩부와 마주보는 제 2 몰딩부;
    상기 제 1 몰딩부와 상기 제 2 몰딩부 사이에 위치하며, 상기 제 1 몰딩부와 마주보는 제 1 면에 체결 홈을 가지며, 상기 제 2 몰딩부와 마주보는 제 2 면에 복수의 홈들을 갖는 몰딩 마스크; 및
    상기 제 1 몰딩부와 상기 몰딩 마스크를 결합하는 체결 수단을 포함하며;
    상기 복수의 홈들의 총 면적은 상기 제 2 면의 총 면적에서 상기 복수의 홈들의 총 면적을 제외한 나머지 면적보다 더 크며;
    상기 제 1 몰딩부는,
    상기 제 2 몰딩부와 마주보는 내측면;
    상기 내측면에 위치한 내측 홈;
    상기 내측면의 반대편에 위치한 외측면;
    상기 외측면에 위치한 외측 홈; 및
    상기 내측 홈과 상기 외측 홈 사이에서 상기 내측 홈과 상기 외측 홈을 연결하는 홀을 포함하며;
    상기 체결 수단은 상기 외측 홈, 홀, 내측 홈을 관통하여 상기 체결 홈에 삽입된 칩 몰딩 장치.
  2. 제 1 항에 있어서,
    상기 복수의 홈들의 총 면적은 상기 나머지 면적의 1.1 내지 1.5배인 칩 몰딩 장치.
  3. 제 1 항에 있어서,
    상기 복수의 홈들 중 적어도 2개의 홈들은 상기 제 2 면의 중심을 기준으로 점대칭을 이루는 칩 몰딩 장치.
  4. 제 1 항에 있어서,
    상기 복수의 홈들은,
    상기 제 2 면의 중심에 위치한 중심 홈; 및
    상기 중심 홈과 상기 제 2 면의 각 모서리 사이에 위치한 제 1, 제 2, 제 3 및 제 4 주변 홈들 중 적어도 2개의 주변 홈들을 포함하는 칩 몰딩 장치.
  5. 제 4 항에 있어서,
    상기 중심 홈, 상기 제 1 주변 홈, 상기 제 2 주변 홈, 상기 제 3 주변 홈 및 상기 제 4 주변 홈은 서로 동일한 크기를 갖는 칩 몰딩 장치.
  6. 제 4 항에 있어서,
    상기 복수의 홈들은, 상기 중심 홈과 상기 제 2 면의 각 변 사이에 위치한 제 5, 제 6, 제 7 및 제 8 주변 홈들 중 적어도 하나를 더 포함하는 칩 몰딩 장치.
  7. 제 6 항에 있어서,
    상기 제 5 내지 제 8 주변 홈들 각각은 상기 중심 홈보다 작은 크기를 갖는 칩 몰딩 장치.
  8. 제 1 항에 있어서,
    상기 복수의 홈들 중 적어도 하나의 단면은 곡선 형태를 갖는 칩 몰딩 장치.
  9. 제 1 항에 있어서,
    상기 복수의 홈들 중 적어도 하나의 단면은 구형파 형태를 갖는 칩 몰딩 장치.
  10. 제 1 항에 있어서,
    상기 복수의 홈들은 상기 제 2 면의 중심으로부터 멀어질수록 더 작은 깊이를 갖는 칩 몰딩 장치.
KR1020160004225A 2016-01-13 2016-01-13 칩 몰딩 장치 KR101863949B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160004225A KR101863949B1 (ko) 2016-01-13 2016-01-13 칩 몰딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160004225A KR101863949B1 (ko) 2016-01-13 2016-01-13 칩 몰딩 장치

Publications (2)

Publication Number Publication Date
KR20170084857A KR20170084857A (ko) 2017-07-21
KR101863949B1 true KR101863949B1 (ko) 2018-06-01

Family

ID=59462768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004225A KR101863949B1 (ko) 2016-01-13 2016-01-13 칩 몰딩 장치

Country Status (1)

Country Link
KR (1) KR101863949B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066696A (ja) 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
JP2009196371A (ja) * 2009-06-01 2009-09-03 Canon Inc モールド、モールドを用いた加工装置及びモールドを用いた加工方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101230315B1 (ko) * 2006-02-08 2013-02-06 삼성디스플레이 주식회사 표시장치용 몰드와 이를 이용한 표시장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066696A (ja) 2006-08-10 2008-03-21 Denso Corp 半導体製造装置および半導体製造方法
JP2009196371A (ja) * 2009-06-01 2009-09-03 Canon Inc モールド、モールドを用いた加工装置及びモールドを用いた加工方法

Also Published As

Publication number Publication date
KR20170084857A (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
US9167876B2 (en) Waterproofing case and method of manufacturing waterproofing case
US10833208B2 (en) Method for manufacturing a cover for an electronic package and electronic package comprising a cover
KR102429966B1 (ko) 개스킷의 제조방법
JP2006066813A5 (ko)
US20120001311A1 (en) Package for semiconductor device, and method of manufacturing the same and semiconductor device
KR101863949B1 (ko) 칩 몰딩 장치
JP2014150098A5 (ko)
US9253899B2 (en) Electronic device and electronic device manufacturing method
JP2009260282A (ja) パッケージ用リードフレーム
KR20170084852A (ko) 칩 몰딩 장치
KR101177519B1 (ko) 안테나 구조체 및 이를 포함하는 무선 안테나의 제조 방법
JP2711384B2 (ja) 加速度センサ
TW201834224A (zh) 光感測器
JP7406810B2 (ja) 中空構造体及び中空構造体の製造方法
US20180129038A1 (en) Optical Device Substrate, Optical Device Substrate Manufacturing Method, and Optical Device
CN109306784B (zh) 无机复合板结构及其生产工艺
US11964409B2 (en) Multi-shot moulding part structure
KR102087449B1 (ko) 화학기계적 연마장치용 리테이너 링 및 제조방법
JP2009221793A (ja) タイルユニット及びその施工方法
KR940016718A (ko) 성형 반도체장치 및 성형 반도체장치의 제조방법
JP2008030532A (ja) 枠体付き窓用板状体及びその製造方法
JP2010075226A (ja) 水槽付き天板及びその製造方法
KR101863637B1 (ko) 칩 몰딩 장치
KR101900935B1 (ko) 렌즈 삽입부를 구비하는 칩 원판
JP2000328752A (ja) 外壁ボード継目処理部材およびこの外壁ボード継目処理部材を用いた継目処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant