KR101863637B1 - 칩 몰딩 장치 - Google Patents

칩 몰딩 장치 Download PDF

Info

Publication number
KR101863637B1
KR101863637B1 KR1020160004240A KR20160004240A KR101863637B1 KR 101863637 B1 KR101863637 B1 KR 101863637B1 KR 1020160004240 A KR1020160004240 A KR 1020160004240A KR 20160004240 A KR20160004240 A KR 20160004240A KR 101863637 B1 KR101863637 B1 KR 101863637B1
Authority
KR
South Korea
Prior art keywords
convex
concavo
convex pattern
concave
molding
Prior art date
Application number
KR1020160004240A
Other languages
English (en)
Other versions
KR20170084865A (ko
Inventor
이상훈
Original Assignee
시그네틱스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시그네틱스 주식회사 filed Critical 시그네틱스 주식회사
Priority to KR1020160004240A priority Critical patent/KR101863637B1/ko
Publication of KR20170084865A publication Critical patent/KR20170084865A/ko
Application granted granted Critical
Publication of KR101863637B1 publication Critical patent/KR101863637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 몰딩 수지의 파임 현상을 최소화할 수 있는 칩 몰딩 장치에 관한 것으로, 제 1 몰딩부; 및 제 1 몰딩부와 마주보며, 이형 필름이 접촉될 면에 요철 패턴을 갖는 제 2 몰딩부를 포함한다.

Description

칩 몰딩 장치{APPARATUS FOR MOLDING CHIP}
본 발명은 칩 몰딩 장치에 관한 것으로, 특히 몰딩 수지의 파임 현상을 최소화할 수 있는 칩 몰딩 장치에 대한 것이다.
반도체 소자와 같은 칩을 몰딩하기 위해 몰딩부를 포함하는 칩 몰딩 장치가 사용된다.
칩의 몰드층에 광택을 부여하기 위해, 몰딩 공정시 몰딩부와 몰딩 수지 사이에 이형 필름(고 광택 이형 필름)이 위치한다.
그런데, 이형 필름과 몰딩부가 제대로 밀착되지 않으면 이형 필름과 몰딩부 사이에 공기층이 형성될 수 있다. 이형 필름과 몰딩부 사이에 공기층이 형성되면, 칩의 몰드 수지 표면에 파임 현상이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 몰딩 수지의 파임 현상을 최소화할 수 있는 칩 몰딩 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 칩 몰딩 장치는, 제 1 몰딩부; 및 제 1 몰딩부와 마주보며, 이형 필름이 접촉될 면에 요철 패턴을 갖는 제 2 몰딩부를 포함한다.
요철 패턴은 면의 가장자리에 위치한다.
요철 패턴의 일측 단부는 면의 변에 위치한다.
요철 패턴의 길이 방향을 따라 연장된 가상의 연장선과 변이 교차한다.
연장선과 변이 수직으로 교차한다.
요철 패턴은 삼각 형상의 단면을 갖는다.
요철 패턴의 철부에 해당하는 꼭지점을 지나는 중선은 면에 대한 수선과 평행하다.
요철 패턴의 철부에 해당하는 꼭지점을 지나는 중선은 면에 대한 수선과 교차하거나 위치에 있다.
면 중 상기 요철 패턴이 위치한 부분은 그 부분을 제외한 나머지 부분보다 더 높은 표면 거칠기를 갖는다.
삭제
본 발명에 따른 칩 몰딩 장치는 요철 패턴을 갖는 하부 몰딩부를 포함한다. 따라서, 이형 필름과 하부 몰딩부 간의 밀착성이 향상되어 몰딩층의 파임 현상이 최소화될 수 있다.
도 1은 본 발명의 한 실시예에 따른 칩 몰딩 장치를 나타낸 도면이다.
도 2는 도 1의 하부 몰딩부에 대한 사시도이다.
도 3은 도 1의 요철 패턴에 대한 단면도이다.
도 4는 도 1의 요철 패턴에 대한 다른 단면도이다.
도 5a 내지 도 5e는 본 발명의 도 1에 도시된 칩 몰딩 장치를 이용한 칩 제조 방법을 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 아래에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 명세서에서 제 1, 제 2, 제 3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제 1 구성 요소가 제 2 또는 제 3 구성 요소 등으로 명명될 수 있으며, 유사하게 제 2 또는 제 3 구성 요소도 교호적으로 명명될 수 있다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 도 1 내지 도 5e를 참조로 본 발명에 따른 칩 몰딩 장치를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 한 실시예에 따른 칩 몰딩 장치(100)를 나타낸 도면이고, 도 2는 도 1의 하부 몰딩부에 대한 사시도이다.
본 발명의 한 실시예에 따른 칩 몰딩 장치(100)는, 도 1에 도시된 바와 같이, 제 1 몰딩부(101; 이하, 상부 몰딩부), 제 2 몰딩부(102; 이하, 하부 몰딩부(102)), 제 1 지지부(431) 및 제 2 지지부(432)를 포함한다.
상부 몰딩부(101)와 하부 몰딩부(102)는 마주본다. 여기서, 상부 몰딩부(101)와 하부 몰딩부(102)의 마주보는 면들 각각은 해당 몰딩부의 내측면(101a, 102a)으로 정의된다. 또한, 그 내측면(101a, 102a)의 반대편에 위치한 면들 각각은 해당 몰딩부의 외측면으로 정의된다. 예를 들어, 상부 몰딩부(101)는 하부 몰딩부(102)와 마주보는 일면과 그 면의 반대편에 위치한 타면을 포함하는 바, 이때 상부 몰딩부(101)의 일면은 그 상부 몰딩부(101)의 내측면(101a)으로 정의되며, 상부 몰딩부(101)의 타면은 그 상부 몰딩부(101)의 외측면으로 정의된다. 하부 몰딩부(102) 역시 위와 같은 일면 및 타면을 포함하는 바, 그 일면은 이의 내측면(102a)으로 정의된다.
상부 몰딩부(101)는 하부 몰딩부(102)를 향해 이동하거나 또는 그 반대 방향으로 이동할 수 있다.
상부 몰딩부(101)의 내측면(101a)은 실질적으로 평탄하다.
제 1 지지부(431) 및 제 2 지지부(432)는 상부 몰딩부(101)의 양측 가장자리에 대응되게 위치한다.
하부 몰딩부(102)는 제 1 지지부(431)와 제 2 지지부(432) 사이에 위치한다.
도 1 및 도 2에 도시된 바와 같이, 하부 몰딩부(102)는 이의 내측면(102a)에 적어도 하나의 요철 패턴(222)을 갖는다.
이후 설명되겠지만, 하부 몰딩부(102)의 내측면(102a) 중 적어도 일부에 이형 필름이 위치하는 바, 하부 몰딩부(102)의 내측면(102a) 중 이형 필름이 접촉될 부분에 요철 패턴(222)이 위치한다.
도 2에는 복수의 요철 패턴(222)들, 예를 들어 38개의 요철 패턴(222)들을 갖는 하부 몰딩부(102)가 도시되어 있다. 한편, 하부 몰딩부(102)는 하나의 요철 패턴(222)만을 가질 수도 있다.
요철 패턴(222)은, 도 1 및 도 2에 도시된 바와 같이, 하부 몰딩부(102)의 내측면(102a)의 가장자리에 위치할 수 있다.
하부 몰딩부(102)의 내측면(102a) 중 요철 패턴(222)이 위치한 부분(이하, 제 1 부분)은 그 제 1 부분을 제외한 나머지 부분(이하, 제 2 부분)보다 더 높은 표면 거칠기를 갖는다.
하부 몰딩부(102)가 복수의 요철 패턴(222)들을 포함하는 경우, 그 복수의 요철 패턴(222)들은, 도 2에 도시된 바와 같이, 그 내측면(102a)의 각 변(S1, S2, S3, S4)을 따라 위치할 수 있다. 예를 들어, 내측면(102a)의 제 1 변(S1)을 따라 4개의 요철 패턴(222)들이 위치하고, 그 내측면(102a)의 제 2 변(S2)을 따라 15개의 요철 패턴(222)들이 위치하고, 그 내측면(102a)의 제 3 변(S3)을 따라 4개의 요철 패턴(222)들이 위치하고, 그리고 그 내측면(102a)의 제 4 변(S4)을 따라 15개의 요철 패턴(222)들이 위치할 수 있다.
요철 패턴(222)의 일측 단부는 그 내측면(102a)의 변에 위치할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제 1 변(S1)을 따라 배치된 4개의 요철 패턴(222)들 각각의 일측 단부는 제 1 변(S1)에 위치하며, 제 2 변(S2)을 따라 배치된 15개의 요철 패턴(222)들 각각의 일측 단부는 제 2 변(S2)에 위치하며, 제 3 변(S3)을 따라 배치된 4개의 요철 패턴(222)들 각각의 일측 단부는 제 3 변(S3)에 위치하며, 그리고 제 4 변(S4)을 따라 배치된 15개의 요철 패턴(222)들 각각의 일측 단부는 제 4 변(S4)에 위치할 수 있다.
요철 패턴(222)의 길이 방향을 따라 연장된 가상의 연장선은 그 내측면(102a)의 변과 교차한다. 이때, 그 가상의 연장선과 변은 수직으로 교차할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 제 1 변(S1)에 위치한 요철 패턴(222)의 길이 방향을 따라 연장된 가상의 제 1 연장선(L1)은 제 1 변(S1)과 수직으로 교차하며, 제 2 변에 위치한 요철 패턴(222)의 길이 방향을 따라 연장된 가상의 제 2 연장선(L2)은 제 2 변(S2)과 수직으로 교차하며, 제 3 변(S3)에 위치한 요철 패턴(222)의 길이 방향을 따라 연장된 가상의 제 3 연장선(L3)은 제 3 변(S3)과 수직으로 교차하며, 제 4 변(S4)에 위치한 요철 패턴(222)의 길이 방향을 따라 연장된 가상의 제 4 연장선(L4)은 제 4 변(S4)과 수직으로 교차할 수 있다.
적어도 하나의 요철 패턴(222)은, 도 1 및 도 2에 도시된 바와 같이, 삼각 형상의 단면을 가질 수 있다. 이를 도 3 및 도 4를 참조로 구체적으로 설명한다.
도 3은 도 1의 요철 패턴에 대한 단면도이다.
도 3에 도시된 바와 같이, 요철 패턴(222) 중 철부는 이등변 삼각 형상의 단면을 가질 수 있다. 이와 같은 형상을 갖는 철부의 중선(333)은 내측면(102a)의 수선(800)과 평행하다. 즉, 그 철부의 꼭지점을 지나는 중선(333)은 수선(800)과 평행하다. 내측면(102a)의 수선(800)은 그 내측면(102a)과 직각을 이루는 직선이다. 여기서, 이 수선(800)의 발은 그 내측면(102a)의 중심점(CP)이다.
도 3과 같은 형상의 요철 패턴(222)에 의해, 하부 몰딩부(102)와 이의 내측면(102a) 상에 놓인 이형 필름 간의 밀착성이 향상될 수 있다.
도 4는 도 1의 요철 패턴에 대한 다른 단면도이다.
도 4에 도시된 바와 같이, 요철 패턴(222)은 기울어진 삼각 형상의 단면을 가질 수 있다. 예를 들어, 요철 패턴(222)은, 그 요철 패턴(222)의 일측 단부가 위치한 변의 대변을 향해 기울어진 형상을 갖는다. 구체적인 예로서, 제 1 변(S1)의 요철 패턴(222)은 제 3 변(S3)을 향해 기울어진 형상을 가지며, 제 2 변(S2)의 요철 패턴(222)은 제 4 변(S4)을 향해 기울어진 형상을 가지며, 제 3 변(S3)의 요철 패턴(222)은 제 1 변(S1)을 향해 기울어진 형상을 가지며, 그리고 제 4 변(S4)의 요철 패턴(222)은 제 2 변(S2)을 향해 기울어진 형상을 가질 수 있다. 이와 같은 경우, 도 4에 도시된 바와 같은 형상을 갖는 요철 패턴(222)의 중선(444)은 내측면(102a)의 수선(800)과 교차하거나, 또는 이 수선(800)과 꼬인 위치에 있다. 즉, 그 철부의 꼭지점을 지나는 중선(444)은 수선(800)과 교차하거나, 또는 그 수선(800)과 꼬인 위치에 있다. 전술된 바와 같이, 내측면(102a)의 수선(800)은 그 내측면(800)과 직각을 이루는 직선이며, 그 수선(800)의 발은 그 내측면(102a)의 중심점(CP)이다.
도 4와 같은 형상의 요철 패턴(222)에 의해, 하부 몰딩부(102)와 이의 내측면(102a) 상에 놓인 이형 필름 간의 밀착성이 향상될 수 있다. 한편, 도 4와 같은 형상의 요철 패턴(222)은 도 3의 그것에 비하여 더 우수한 밀착성을 제공할 수 있다. 이는 도 4의 요철 패턴(222)의 철부가 이형 필름이 연신되는 방향의 반대 방향으로 기울어져 있기 때문이다. 이형 필름은, 이후 설명할 상부 몰딩부(101)에 의해 가해진 압력에 의해 연신된다.
도 5a 내지 도 5e는 본 발명의 도 1에 도시된 칩 몰딩 장치(100)를 이용한 칩 제조 방법을 나타낸 도면이다.
먼저, 도 5a에 도시된 바와 같이, 이형 필름(531)의 일측 면에 몰딩 수지(540)가 도포된다. 이때, 몰딩 수지(540)는 그 이형 필름(531)의 일측 면 중 몰딩 영역에 해당하는 부분에만 선택적으로 도포된다.
몰딩 수지(540)는 에폭시 몰딩 컴파운드(EMC, Epoxy Molding Compound)를 포함할 수 있다. 에폭시 몰딩 컴파운드는 IC(Integrated Circuit), LSI(Large Scale Integration), VLSI(Very Large Scale Integration) 등의 반도체(200)를 외부의 충격, 진동, 수분, 방사선 등으로부터 보호한다.
이후, 몰딩 수지(540)가 부착된 이형 필름(531)은, 도 5b에 도시된 바와 같이, 하부 몰딩부(102)의 내측면(102a) 상에 놓인다. 이때, 이형 필름(531) 중 몰딩 수지(540)가 도포되지 않은 양측 가장자리는 제 1 지지부(431) 및 제 2 지지부(432) 상에 놓인다.
하부 몰딩부(102) 상에 이형 필름(531)이 놓이기 전에, 하부 몰딩부(102)가 상부 몰딩부(101)의 방향 또는 그 반대 방향으로 이동할 수도 있다. 하부 몰딩부(102)가 상부 몰딩부(101) 방향으로 더 많이 이동할수록 이후 형성될 몰딩층의 두께가 작아지며, 그 반대 방향으로 이동할수록 그 몰딩층의 두께는 증가한다.
한편, 이형 필름(531) 중 하부 몰딩부(102)의 요철 패턴(222)과 접촉하는 부분은 그 요철 패턴(222)과 실질적으로 동일한 형상을 갖는다. 즉, 하부 몰딩부(102)의 요철 패턴(222)에 의해 이형 필름(531)도 요철 패턴을 갖는다. 이러한 요철 패턴(222)에 의해, 하부 몰딩부(102)와 이의 내측면(102a) 상에 놓인 이형 필름(531) 간의 밀착성이 향상될 수 있다.
이어서, 도 5b에 도시된 바와 같이, 몰딩 수지(540) 상에 상부 몰딩부(101)가 위치한다.
상부 몰딩부(101)의 내측면(101a)에 반도체 장치(900)가 위치하는 바, 상부 몰딩부(101)는 이의 내측면(101a)에 복수의 진공 흡착홀들(도시되지 않음)을 갖는다. 반도체 장치(900)는 그 진공 흡착홀에 의해 그 상부 몰딩부(101)의 내측면(101a)에 부착될 수 있다.
반도체 장치(900)는 인쇄 회로 기판(935) 및 복수의 반도체 소자(911)들을 포함한다. 반도체 소자(911)들은 인쇄 회로 기판(935) 상에 실장(mount)된다.
다음으로, 도 5c에 도시된 바와 같이, 상부 몰딩부(101)는 하부 몰딩부(102)를 향해 이동한다. 즉, 상부 몰딩부(101)는 하부 몰딩부(102)를 향해 하강한다. 이에 따라, 반도체 장치(900)와 몰딩 수지(540)가 접촉한다. 반도체 소자(911)들은 몰딩 수지(540)와 인쇄 회로 기판(935)에 의해 둘러싸인다.
상부 몰딩부(101)에 의해 가해진 압력 및 외부로부터의 열에 의해 몰딩 수지(540)는 경화된다. 경화된 몰딩 수지(540; 이하 몰딩층)는 반도체 장치(900)에 부착된다.
전술된 상부 몰딩부(101)로부터의 압력에 의해 몰딩 수지(540) 중 그 이형 필름(531)의 요철 패턴과 접촉하는 부분은 그 요철 패턴과 실질적으로 동일한 형상을 갖는다. 즉, 이형 필름(531)의 요철 패턴에 의해 몰딩 수지(540)도 요철 패턴을 갖는다.
이어서, 도 5d에 도시된 바와 같이, 상부 몰딩부(101)는 하부 몰딩부(102)로부터 멀어지는 방향으로 이동한다. 즉, 상부 몰딩부(101)는 상승한다. 몰딩층(540) 및 이형 필름(531)은 상부 몰딩부(101)에 위치한다.
다음으로, 도 5e에 도시된 바와 같이, 몰딩층(540)으로부터 이형 필름(531)이 제거된다.
한편, 도시되지 않았지만, 도 5e에 도시된 반도체 장치(900)는 반도체 소자(911) 단위로 분리된다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
101: 상부 몰딩부 102: 하부 몰딩부
431: 제 1 지지대 432: 제 2 지지대
101a, 102a: 내측면 222: 요철 패턴

Claims (10)

  1. 제 1 몰딩부; 및
    상기 제 1 몰딩부와 마주보며, 이형 필름이 접촉될 내측면의 가장자리에 요철 패턴을 갖는 제 2 몰딩부를 포함하며;
    상기 내측면은 제 1 변, 제 2 변, 제 3 변 및 제 4 변을 포함하는 사각형의 형상을 가지며;
    상기 제 1 변과 제 3 변이 마주보고, 상기 제 2 변과 상기 제 4 변이 마주보며;
    상기 요철 패턴은 상기 제 1 변을 따라 위치한 복수의 제 1 요철 패턴, 상기 제 2 변을 따라 위치한 제 2 요철 패턴, 상기 제 3 변을 따라 위치한 제 3 요철 패턴 및 상기 제 4 변을 따라 위치한 제 4 요철 패턴을 포함하며;
    상기 제 1 요철 패턴의 길이 방향을 따라 연장된 가상의 제 1 연장선은 상기 제 1 변과 수직으로 교차하며, 상기 제 2 요철 패턴의 길이 방향을 따라 연장된 가상의 제 2 연장선은 상기 제 2 변과 수직으로 교차하며, 상기 제 3 요철 패턴의 길이 방향을 따라 연장된 가상의 제 3 연장선은 상기 제 3 변과 수직으로 교차하며, 그리고 상기 제 4 요철 패턴의 길이 방향을 따라 연장된 가상의 제 4 연장선은 제 4 변과 수직으로 교차하며;
    상기 제 1 요철 패턴은 복수의 제 1 철부들을 포함하고, 상기 제 2 요철 패턴은 복수의 제 2 철부들을 포함하고, 상기 제 3 요철 패턴은 복수의 제 3 철부들을 포함하고, 상기 제 4 요철 패턴은 복수의 제 4 철부들을 포함하며;
    상기 제 1 내지 제 4 철부들은 각각 기울어진 부등변 삼각형의 단면을 가지며;
    상기 제 1 철부들은 모두 상기 제 3 변을 향해 기울어진 부등변 삼각형의 단면을 가지며, 상기 제 2 철부들은 모두 상기 제 4 변을 향해 기울어진 부등변 삼각형의 단면을 가지며, 상기 제 3 철부들은 모두 상기 제 1 변을 향해 기울어진 부등변 삼각형의 단면을 가지며, 그리고 상기 제 4 철부들은 모두 상기 제 2 변을 향해 기울어진 부등변 삼각형의 단면을 가지며;
    각 제 1 철부의 양 빗변들 중 상기 제 1 변에 더 근접한 빗변이 더 완만한 기울기를 가지며, 각 제 2 철부의 양 빗변들 중 상기 제 2 변에 더 근접한 빗변이 더 완만한 기울기를 가지며, 각 제 3 철부의 양 빗변들 중 상기 제 3 변에 더 근접한 빗변이 더 완만한 기울기를 가지며, 그리고 각 제 4 철부의 양 빗변들 중 상기 제 4 변에 더 근접한 빗변이 더 완만한 기울기를 갖는 칩 몰딩 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 요철 패턴의 철부에 해당하는 꼭지점을 지나는 중선은 상기 내측면에 대한 수선과 교차하는 칩 몰딩 장치.
  9. 제 1 항에 있어서,
    상기 내측면 중 상기 요철 패턴이 위치한 부분은 그 부분을 제외한 나머지 부분보다 더 높은 표면 거칠기를 갖는 칩 몰딩 장치.


  10. 삭제
KR1020160004240A 2016-01-13 2016-01-13 칩 몰딩 장치 KR101863637B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160004240A KR101863637B1 (ko) 2016-01-13 2016-01-13 칩 몰딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160004240A KR101863637B1 (ko) 2016-01-13 2016-01-13 칩 몰딩 장치

Publications (2)

Publication Number Publication Date
KR20170084865A KR20170084865A (ko) 2017-07-21
KR101863637B1 true KR101863637B1 (ko) 2018-07-05

Family

ID=59462742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004240A KR101863637B1 (ko) 2016-01-13 2016-01-13 칩 몰딩 장치

Country Status (1)

Country Link
KR (1) KR101863637B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173251B1 (ko) * 2011-07-01 2012-08-10 한국광기술원 프리폼 형광체 시트가 사용된 백색 엘이디 소자 제조 방법
JP2013077695A (ja) 2011-09-30 2013-04-25 Fujifilm Corp ナノインプリント用のモールドおよびその製造方法並びにそのモールドを用いたナノインプリント方法およびパターン化基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101173251B1 (ko) * 2011-07-01 2012-08-10 한국광기술원 프리폼 형광체 시트가 사용된 백색 엘이디 소자 제조 방법
JP2013077695A (ja) 2011-09-30 2013-04-25 Fujifilm Corp ナノインプリント用のモールドおよびその製造方法並びにそのモールドを用いたナノインプリント方法およびパターン化基板の製造方法

Also Published As

Publication number Publication date
KR20170084865A (ko) 2017-07-21

Similar Documents

Publication Publication Date Title
US7439101B2 (en) Resin encapsulation molding method for semiconductor device
KR100673965B1 (ko) 인쇄회로기판 및 반도체 패키지 제조방법
TWI630557B (zh) 取像模組及其製造方法
US20090079052A1 (en) Semiconductor package, apparatus and method for manufacturing the semiconductor package, and electronic device equipped with the semiconductor package
KR102065648B1 (ko) 반도체 패키지
KR101863637B1 (ko) 칩 몰딩 장치
US20140061891A1 (en) Semiconductor chip package and manufacturing method thereof
US7037753B2 (en) Non-planar surface for semiconductor chips
US5675182A (en) Heat sink for plastic casings
CN207410417U (zh) 感光组件、成像模组及智能终端
KR102293891B1 (ko) 표시장치용 윈도우 성형 장치
KR20140016023A (ko) 이미지 센서 패키지
KR101251932B1 (ko) 캐리어 플레이트
US20160218249A1 (en) Optoelectronic component and method of production thereof
KR20070115603A (ko) 카메라의 감입형 렌즈 모듈 및 그 제조 방법
KR101536651B1 (ko) 투명 윈도우 제조방법 및 투명 윈도우
CN219786892U (zh) 限位装置
TWM579591U (zh) Printing vehicle
KR101845376B1 (ko) 칩 몰딩 장치
KR101397169B1 (ko) 투명 윈도우 제조방법 및 투명 윈도우
WO2003054957A3 (de) Elektronisches bauteil und verfahren zu seiner herstellung
JPWO2023145028A5 (ko)
KR20220056113A (ko) 센서 패키지 및 그 제조 방법
KR102211089B1 (ko) 반도체칩 실장용 인쇄회로기판
KR20170092285A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant