KR101835004B1 - 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법 - Google Patents

그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101835004B1
KR101835004B1 KR1020110049016A KR20110049016A KR101835004B1 KR 101835004 B1 KR101835004 B1 KR 101835004B1 KR 1020110049016 A KR1020110049016 A KR 1020110049016A KR 20110049016 A KR20110049016 A KR 20110049016A KR 101835004 B1 KR101835004 B1 KR 101835004B1
Authority
KR
South Korea
Prior art keywords
layer
graphene
pattern layer
semiconductor layer
polymer
Prior art date
Application number
KR1020110049016A
Other languages
English (en)
Other versions
KR20120130938A (ko
Inventor
박성수
윤대호
이문상
강봉균
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020110049016A priority Critical patent/KR101835004B1/ko
Publication of KR20120130938A publication Critical patent/KR20120130938A/ko
Application granted granted Critical
Publication of KR101835004B1 publication Critical patent/KR101835004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Abstract

개시된 발광 소자는 제1반도체층, 활성층, 제2반도체층과 제2반도체층 상에 마련된 그래핀 패턴층을을 포함할 수 있다. 개시된 발광 소자는 그래핀 패턴층 상에 마련된 폴리머 패턴층을 더 포함할 수 있다.
그리고, 개시된 발광 소자의 제조 방법은 제1반도체층, 활성층, 제2반도체층을 형성하는 단계와 제2반도체층 상에 그래핀 패턴층을 형성하는 단계를 포함할 수 있다. 개시된 발광 소자의 제조 방법은 그래핀 패턴층 상에 폴리머 패턴층을 형성하는 단계를 더 포함할 수 있다.

Description

그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법{Light emitting device including a graphene pattern layer and method of manufacturing the same}
그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법에 관한 것이다. 더 상세하게는 그래핀 패턴층을 전극층으로 사용하고, 그래핀 패턴층의 패턴에 의해서 발광 소자의 외부 양자 효율을 향상시킬 수 있는 발광 소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(Light emitting diode, LED)와 같은 발광 소자는 반도체의 pn 접합에서 전자와 정공의 재결합을 통해서 발광원을 구성하여, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다. 이와 같은 발광 소자는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 우수하여 저전압 구동이 가능하다. 또한, 이러한 발광 소자는 충격 및 진동에 강하고, 예열 시간과 복잡한 구동이 필요하지 않으며, 다양한 형태로 패키징할 수 있어 다양한 용도로 적용이 가능하다.
그러나, 반도체 발광 소자 특히, 질화물 반도체 발광 소자는 낮은 광 추출 효율은 보이는데, 이는 질화 갈륨(굴절률 약 2.5)과 빛이 방출되는 공기(굴절률 약 1.0) 사이의 큰 굴절률 차이에 의해서, 발광 소자에서 발생된 빛의 상당 부분이 외부로 방출되지 않고 전반사되어 소멸되기 때문이다. 따라서, 발광 소자의 광 추출 효율을 높이기 위한 연구가 진행되고 있다.
그래핀 패턴층에 의해서 내부 전반사를 방지하여, 광 추출 효율이 향상된 발광 소자를 제공한다. 난반사를 유도하는 폴리머 패턴층을 구비하여 외부 양자 효율이 향상된 발광 소자를 제공한다. 또한, 식각 공정을 사용하지 않고, 자기 조립되는 그래핀과 폴리머를 사용하여, 그래핀 패턴층과 폴리머 패턴층을 형성하는 발광 소자의 제조 방법을 제공한다.
개시된 발광 소자는
기판;
상기 기판 상에 마련된 제1반도체층;
상기 제1반도체층 상에 마련된 활성층;
상기 활성층 상에 마련된 제2반도체층; 및
상기 제2반도체층 상에 마련된 그래핀 패턴층;을 포함할 수 있다.
상기 그래핀 패턴층 상에 마련된 폴리머 패턴층을 더 포함할 수 있다.
상기 그래핀 패턴층은 그래핀(graphene) 또는 환원된 그래핀 산화물(reduced graphene oxide)을 포함할 수 있다.
상기 기판과 상기 제1반도체층 사이에 마련된 버퍼층을 더 포함할 수 있다.
상기 그래핀 패턴층은 폴리머를 더 포함할 수 있다.
상기 그래핀 패턴층과 상기 폴리머 패턴층 중에서 적어도 하나는 서로 이격되어 나란하게 마련된 복수 개의 띠 형태를 가질 수 있다.
상기 그래핀 패턴층과 상기 폴리머 패턴층은 서로 소정 각도 기울어져 교차하도록 마련될 수 있다.
상기 그래핀 패턴층과 상기 폴리머 패턴층 중에서 적어도 하나는 동심원 형태를 가질 수 있다.
개시된 발광 소자의 제조 방법은
기판 상에 제1반도체층을 형성하는 단계;
상기 제1반도체층 상에 활성층을 형성하는 단계;
상기 활성층 상에 제2반도체층을 형성하는 단계; 및
상기 제2반도체층 상에 그래핀 패턴층을 형성하는 단계;를 포함할 수 있다.
상기 그래핀 패턴층 상에 폴리머 패턴층을 형성하는 단계를 더 포함할 수 있다.
상기 그래핀 패턴층은 그래핀 또는 환원된 그래핀 산화물이 자기 조립되어 형성될 수 있다.
상기 폴리머 패턴층은 폴리머가 자기 조립되어 형성될 수 있다.
상기 그래핀 패턴층을 형성하는 단계는
그래핀 산화물을 환원시키는 단계;
상기 제2반도체층 상에 컨테이너를 접촉시키는 단계;
상기 환원된 그래핀 산화물이 분산된 용매를 상기 제2반도체층과 상기 컨테이너의 접촉면에 주입하는 단계;를 포함할 수 있다.
상기 그래핀 패턴층은 환원된 그래핀 산화물과 폴리머를 혼합하여 형성될 수 있다.
상기 컨테이너는 원통형(cylindrical) 컨테이너, 다각기둥형(polyprism) 컨테이너, 구면형(spherical) 컨테이너 또는 비구면형(aspherical) 컨테이너일 수 있다.
개시된 그래핀 패턴층을 포함하는 발광 소자는 전기 전도도와 투명도가 우수한 그래핀을 전극으로 사용하며, 그래핀 패턴층은 발광 소자의 내부 전반사를 방지하여, 광 추출 효율을 향상시킬 수 있다. 개시된 발광 소자는 그래핀 패턴층 상에 폴리머 패턴층을 더 구비하여, 난반사를 유도하여 광 추출 효율을 더욱 향상시킬 수 있다. 또한, 개시된 그래핀 패턴층을 포함하는 발광 소자의 제조 방법은 그래핀 패턴층과 폴리머 패턴층을 자기 조립 그래핀과 폴리머로 형성하며, 식각 공정에 의해서 형성하지 않기 때문에 발광 소자의 신뢰성과 수명이 향상될 수 있다.
도 1은 개시된 그래핀 패턴층을 포함하는 발광 소자의 개략적인 단면도이다.
도 2a 내지 도 2d는 다양한 그래핀 패턴층의 개략적인 평면도이다.
도 3a 내지 도 3d는 다양한 그래핀 패턴층과 폴리머 패턴층 사이의 개략적인 관계를 도시한 평면도이다.
도 4는 개시된 다른 그래핀 패턴층을 포함하는 발광 소자의 개략적인 단면도이다.
도 5a 내지 도 5g는 개시된 그래핀 패턴층을 포함하는 발광 소자의 제조 방법을 도시한 개략적인 단면도이다.
도 6a 및 도 6b는 그래핀 패턴층과 폴리머 패턴층을 형성하는 방법을 도시한 개략적인 단면도이다.
이하, 첨부된 도면을 참조하여, 개시된 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 도면상에서 각 구성 요소의 크기는 설명의 명료성과 편의성을 위해서 과장되어 있을 수 있다.
도 1은 개시된 그래핀 패턴층(60)을 포함하는 발광 소자(100)의 개략적인 단면도이다. 개시된 발광 소자(100)는 수평형 발광 소자일 수 있다.
도 1을 참조하면, 개시된 발광 소자(100)는 기판(10), 기판(10) 상에 순차적으로 마련된 제1반도체층(30), 활성층(40), 제2반도체층(50) 및 제2반도체층(50) 상에 마련된 그래핀 패턴층(60)을 포함할 수 있다. 개시된 발광 소자(100)는 그래핀 패턴층(60) 상에 마련된 폴리머 패턴층(70)을 더 포함할 수 있다. 그리고, 개시된 발광 소자(100)는 기판(10)과 제1반도체층(30) 사이에 마련된 버퍼층(20)을 더 포함할 수 있다.
기판(10)은 반도체 단결정 성장용 기판일 수 있으며, 예를 들어, 사파이어, Si, SiC, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 재료로 이루어질 수 있다. 사파이어 기판(10)은 질화물 박막의 성장이 비교적 용이한 (0001) 결정면(crystal face)을 가지고, 고온에서 안정하기 때문에 질화물 성장용 기판으로 사용될 수 있다.
버퍼층(20)은 기판(10) 상에 마련될 수 있으며, 기판(10)과 제1반도체층(30) 사이의 격자 상수 및 열 팽창 계수의 차이에 의한 응력 등을 완화시킬 수 있다. 버퍼층(20)은 예를 들어, ZnO, BN, AlN, GaN, Al1 -xGaxN(0＜x≤1) 등으로 이루어질 수 있다.
제1반도체층(30)은 버퍼층(20) 상에 마련될 수 있으며, 제1도전형 불순물로 도핑된 질화물 반도체로 이루어질 수 있다. 제1반도체층(30)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제1도전형 불순물은 n형 불순물일 수 있으며, 상기 n형 불순물은 예를 들어, P, As, Sb, Si, Sn, Ge, Se, Te 등을 포함할 수 있다. 제1반도체층(30)은 예를 들어, AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임) 등으로 이루어진 반도체 재료를 제1도전형 불순물로 도핑하여 형성될 수 있다. 제1반도체층(30)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 등으로 형성될 수 있다. 한편, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성될 수 있다. 즉, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 포함할 수 있다.
활성층(40)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 제1반도체층(30) 상에 예를 들어, 인듐 함량에 따라 밴드갭 에너지가 조절되는 In1-xGaxN(0<x≤1) 등의 반도체 재료로 이루어질 수 있다. 또한, 활성층(40)은 서로 다른 In 함량을 갖는 양자 장벽층과 양자 우물층이 서로 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW)층일 수 있다. 여기에서, 양자 장벽층은 In1 -xGaxN(0＜x≤1)로 이루어질 수 있으며, 양자 우물층은 In1 -yGayN(0＜y≤1)로 이루어질 수 있다. 한편, 활성층(40)은 MOCVD, HVPE, MBE 등으로 형성될 수 있다.
제2반도체층(50)은 활성층(40) 상에 제2도전형 불순물로 도핑된 질화물 반도체로 이루어질 수 있다. 제2반도체층(50)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제2도전형 불순물은 p형 불순물일 수 있으며, 상기 p형 불순물은 예를 들어, B, Al, Mg, Zn, Be, C 등을 포함할 수 있다. 예를 들어, 제2반도체층(50)은 AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임) 등으로 이루어진 반도체 재료를 제2도전형 불순물로 도핑하여 형성될 수 있다. 제2반도체층(50)은 MOCVD, HVPE, MBE 등으로 형성될 수 있다. 제2반도체층(50)은 제2도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성될 수 있다. 즉, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 포함할 수 있다. 한편, 제1 및 제2반도체층(30, 50)은 각각 n형 및 p형 반도체층이라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수 있다.
그래핀 패턴층(60)은 제2반도체층(70) 상에 마련될 수 있으며, 그래핀(graphene)으로 이루어질 수 있다. 그래핀은 탄소원자들이 2차원 상에서 벌집 모양의 배열을 이루면서 원자 한 층의 두께를 가지는 전도성 물질이다. 그래핀은 구조적, 화학적으로 매우 안정적이며, 우수한 전도체로서 실리콘보다 빠른 전하 이동도를 가지고, 구리보다 많은 전류를 흐르게 할 수 있다. 또한, 그래핀은 투명도가 우수한데, 투명 전극인 ITO(indium tin oxide)보다 높은 투명도를 갖는다. 또한, 그래핀 패턴층(60)은 환원된 그래핀 산화물(reduced graphene oxide)로 이루어질 수 있다. 환원된 그래핀 산화물은 그래핀 산화물이 산(acid) 처리에 의해서 환원된 것으로서, 그래핀보다 면저항(sheet resistance)이 작을 수 있다. 따라서, 그래핀 패턴층(60)은 발광 소자(100)의 전극으로 사용되어, 전극의 광 투과율과 전류 확산이 향상되고 오믹 컨택 저항이 감소할 수 있다. 그래핀 패턴층(60) 상에는 제2전극 패드(55)가 더 마련될 수 있다. 제2전극 패드(55)는 외부 전원으로부터 그래핀 패턴층(60)에 전기를 인가할 수 있으며, p형 전극 패드일 수 있다.
그래핀 패턴층(60)의 패턴은 용매에 분산된 환원된 그래핀 산화물이 용매가 증발되면서 자기 조립되어 형성될 수 있다. 개시된 발광 소자(100)는 식각 공정 없이 그래핀 패턴을 형성하여, 식각 공정에 의한 반도체층의 손상을 방지할 수 있다. 따라서, 개시된 발광 소자(100)는 그 신뢰성과 수명이 향상될 수 있다. 아울러, 그래핀 패턴층(60)의 패턴은 활성층(40)에서 방출된 광을 산란시켜서, 발광 소자(100)의 외부 양자 효율을 향상시킬 수 있다. 한편, 그래핀 패턴층(60)은 폴리머를 더 포함할 수 있다. 그래핀 패턴층(60)이 포함할 수 있는 다양한 그래핀 패턴의 형태는 도 2a 내지 도 2d를 참조하여, 후술하기로 한다.
폴리머 패턴층(70)은 그래핀 패턴층(60) 상에 마련될 수 있다. 폴리머 패턴층(70)은 예를 들어, polybromide, PVC, PMMA, PC, PET, Styrene copolyemer 등과 같은 폴리머로 이루어질 수 있다. 폴리머 패턴층(70)은 식각 공정 없이, 용매에 분산된 폴리머가 용매가 증발되면서 자기 조립되어 형성될 수 있다. 따라서, 폴리머 패턴층(70)은 식각 공정에 의한 반도체층의 손상 없이, 활성층(40)에서 방출된 광의 난반사를 유도하여 발광 소자(100)의 외부 양자 효율을 향상시킬 수 있다. 또한, 폴리머 패턴층(70)은 그 하부에 마련된 그래핀 패턴층(60)의 그래핀 패턴의 굴곡에 의해서, 굴곡지게 마련될 수 있다. 즉, 그래핀 패턴층(60)의 패턴이 소정의 높이를 갖기 때문에, 패턴 상에서는 그 패턴에 따라 볼록하게 형성될 수 있다. 반면에, 패턴이 없는 제2반도체층(50) 상에서는 오목하게 형성될 수 있다. 폴리머 패턴층(70)이 포함할 수 있는 다양한 형태는 도 2a 내지 도 2d를 참조하여, 후술하기로 한다.
또한, 제1전극 패드(35)가 제1반도체층(30) 상에서 활성층(40)과 제2반도체층(50)과 이격되어 마련될 수 있다. 즉, 제1전극 패드(35)는 활성층(40)과 제2반도체층(50)을 메사 에칭하고, 메사 에칭에 의해서 노출된 제1반도체층(30) 상에 마련될 수 있다. 여기에서, 제1전극 패드(35)는 n형 전극 패드일 수 있다.
도 2a 내지 도 2d는 다양한 그래핀 패턴층의 개략적인 평면도이다.
도 2a를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 띠 형태의 그래핀 패턴의 너비 즉, x축 방향에서의 길이는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 띠 형태의 그래핀 패턴의 높이 즉, 그래핀 패턴층(61)의 높이는 약 0.01 ㎛내지 약 20 ㎛일 수 있다. 그리고, 띠 형태의 그래핀 패턴 사이의 거리는 약 0.1 ㎛내지 약 20 ㎛일 수 있다.
도 2b를 참조하면, 그래핀 패턴층(63)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 x축 방향으로 길게 연장될 수 있으며, y축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 띠 형태의 그래핀 패턴의 너비 즉, y축 방향에서의 길이는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 띠 형태의 그래핀 패턴의 높이 즉, 그래핀 패턴층(63)의 높이는 약 0.01 ㎛내지 약 20 ㎛일 수 있다. 그리고, 띠 형태의 그래핀 패턴 사이의 거리는 약 0.1 ㎛내지 약 20 ㎛일 수 있다.
도 2c를 참조하면, 그래핀 패턴층(65)은 도 2a 및 도 2b에 각각 도시된 x축 방향으로 길게 연장된 띠 형태의 그래핀 패턴과 y축 방향으로 길게 연장된 띠 형태의 그래핀 패턴을 모두 포함할 수 있다.
도 2d를 참조하면, 그래핀 패턴층(67)은 동심원 형태로 마련된 그래핀 패턴을 포함할 수 있다. 동심원 형태의 그래핀 패턴의 지름 방향의 너비는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 동심원 형태의 그래핀 패턴의 높이 즉, 그래핀 패턴층(67)의 높이는 약 0.01 ㎛내지 약 20 ㎛일 수 있다. 그리고, 동심원 형태의 그래핀 패턴 사이의 거리는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 또한, 동심원 형태의 그래핀 패턴은 폴리머를 더 포함할 수 있다. 한편, 도 2a 내지 도 2d에서는 그래핀 패턴층(61, 63, 65, 67)에 포함된 다양한 형태의 그래핀 패턴이 도시되었는데, 폴리머 패턴층(도 1의 70)에 포함된 폴리머 패턴의 형태도 이와 같을 수 있다. 즉, 폴리머 패턴층(70)에 포함된 폴리머 패턴 역시, 도 2a 내지 도 2d에 도시된 바와 같이, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태이거나 동심원 형태일 수 있다.
도 3a 내지 도 3d는 다양한 그래핀 패턴층과 폴리머 패턴층 사이의 개략적인 관계를 도시한 평면도이다.
도 3a를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 그리고, 폴리머 패턴층(71)은 그래핀 패턴층(61) 상에 마련되며, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 폴리머 패턴을 포함할 수 있다. 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 다를 수 있다. 예를 들어, 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 수직하게 교차하도록 배열될 수 있다. 즉, 복수 개의 그래핀 패턴은 y축 방향으로 길게 연장되고, x축 방향으로 서로 이격되어 마련될 수 있다. 이와 반대로, 복수 개의 폴리머 패턴은 그래핀 패턴 상에서, x축 방향으로 길게 연장되고, y축 방향으로 서로 이격되어 마련될 수 있다. 도 3a에 도시된 형태는 그래핀 패턴층(61)과 폴리머 패턴층(71)의 상대적인 배열 관계를 도시한 것으로, 이에 도시된 바와 달리 그래핀 패턴이 x축 방향으로 길게 연장되고, 폴리머 패턴이 y축 방향으로 길게 연장될 수도 있다.
도 3b를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 그리고, 폴리머 패턴층(73)은 그래핀 패턴층(61) 상에 마련되며, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 폴리머 패턴을 포함할 수 있다. 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 다를 수 있다. 예를 들어, 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 소정 각도(θ)로 기울어지게 배열될 수 있다. 즉, 그래핀 패턴과 폴리머 패턴은 서로 소정 각도(θ)로 기울어져서 교차하도록 형성될 수 있다.
도 3c를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 그리고, 폴리머 패턴층(75)은 그래핀 패턴층(61) 상에 마련되며, 동심원 형태로 마련된 폴리머 패턴을 포함할 수 있다.
도 3d를 참조하면, 그래핀 패턴층(67)은 동심원 형태로 마련된 그래핀 패턴을 포함할 수 있다. 그리고, 폴리머 패턴층(77)은 그래핀 패턴층(67) 상에 마련되며, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 폴리머 패턴을 포함할 수 있다. 띠 형태의 폴리머 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 이렇게 각 층에 포함된 그래핀 패턴과 폴리머 패턴은 개시된 발광 소자 내에서 전반사를 방지하여, 광 추출 효율을 향상시킬 수 있도록 마련될 수 있다.
도 4는 다른 개시된 그래핀 패턴층(60)을 포함하는 발광 소자(200)의 개략적인 단면도이다. 개시된 발광 소자(200)는 수직형 발광 소자로서, 도 1에 도시된 발광 소자(100)와의 차이점을 위주로 상세하게 설명하기로 한다.
도 4를 참조하면, 개시된 발광 소자(200)는 기판(10), 기판(10) 상에 순차적으로 마련된 제1반도체층(30), 활성층(40), 제2반도체층(50) 및 제2반도체층(50) 상에 마련된 그래핀 패턴층(60)을 포함할 수 있다. 개시된 발광 소자(200)는 그래핀 패턴층(60) 상에 마련된 폴리머 패턴층(70)을 더 포함할 수 있다. 그리고, 개시된 발광 소자(200)는 기판(10)과 제1반도체층(30) 사이에 마련된 버퍼층(20)을 더 포함할 수 있다.
또한, 개시된 발광 소자(200)는 기판(10)과 제1반도체층(30) 사이에 제1전극(37)을 더 포함할 수 있다. 제1전극(37)은 버퍼층(20) 상에 마련될 수 있다. 제1전극(37)은 금속으로 이루어질 수 있으며, 예를 들어, Cu, Ni, Au, Ag 및 이들의 합금 등으로 이루어질 수 있다. 제1전극(37)은 n형 전극일 수 있다. 한편, 전도성 기판이 기판(10)으로 사용되는 경우, 기판(10)이 제1전극으로 사용될 수 있다.
그래핀 패턴층(60)과 폴리머 패턴층(70)은 도 2a 내지 도 2d에 도시된 형태의 패턴을 포함할 수 있으나, 이에 한정되는 것은 아니다. 그리고, 그래핀 패턴층(60)의 그래핀 패턴과 폴리머 패턴층(70)의 폴리머 패턴의 상대적인 배치 관계는 도 3a 내지 도 3d에 도시된 관계를 만족할 수 있으나, 이에 한정되는 것은 아니다. 개시된 발광 소자(200)는 그래핀 패턴층(60)을 제2전극으로 사용하여, 제2전극의 광 투과율과 전류 확산이 향상되고 오믹 컨택 저항이 감소할 수 있다. 또한, 그래핀 패턴층(60)과 폴리머 패턴층(70)의 패턴은 식각 공정 없이, 용매에 분산된 환원 그래핀 산화물과 폴리머가 용매가 증발되면서 각각 자기 조립되어 형성될 수 있다. 그래서, 식각 공정에 의한 반도체층의 손상을 방지하여 발광 소자(200)의 신뢰성과 수명을 향상시킬 수 있다. 아울러, 그래핀 패턴층(60)과 폴리머 패턴층(70)의 패턴은 활성층(40)에서 방출된 광을 산란시켜서, 발광 소자(200)의 내부에서 전반사되는 것을 방지할 수 있다.
도 5a 내지 도 5g는 개시된 그래핀 패턴층을 포함하는 발광 소자의 제조 방법을 도시한 개략적인 단면도이다.
도 5a를 참조하면, 기판(10)을 준비하고, 기판(10) 상에 버퍼층(20)을 형성할 수 있다. 기판(10)은 반도체 단결정 성장용 기판일 수 있으며, 예를 들어, 사파이어, Si, SiC, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 재료로 형성할 수 있다. 버퍼층(20)은 예를 들어, ZnO, BN, AlN, GaN, Al1 -xGaxN(0＜x≤1) 등으로 형성할 수 있으며, 기판(10)과 제1반도체층(30) 사이의 격자 상수 및 열 팽창 계수의 차이에 의한 응력 등을 완화할 수 있다.
도 5b를 참조하면, 버퍼층(20) 상에 제1반도체층(30)을 형성할 수 있다. 제1반도체층(30)은 질화물 반도체를 제1도전형 불순물로 도핑하여 형성할 수 있다. 제1반도체층(30)은 예를 들어, GaN, AlGaN, InGaN 등을 n형 불순물로 도핑하여 형성할 수 있다. n형 불순물은 예를 들어, P, As, Sb, Si, Sn, Ge, Se, Te 등을 포함할 수 있다. 한편, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성할 수 있다. 즉, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 적층하여 형성할 수 있다.
도 5c를 참조하면, 제1반도체층(30) 상에 활성층(40)을 형성할 수 있다. 활성층(40)은 In1 -xGaxN(0<x≤1)로 이루어진 반도체 재료로 형성할 수 있다. 또한, 활성층(40)은 서로 다른 In 함량을 갖는 양자 장벽층과 양자 우물층을 서로 교대로 적층하여 형성할 수 있다. 즉, 활성층(40)은 In1 -xGaxN(0＜x≤1)로 이루어진 복수 개의 양자 장벽층과 In1 -yGayN(0＜y≤1)로 이루어진 복수 개의 양자 우물층이 서로 교대로 적층된 다중 양자 우물(MQW)층일 수 있다.
도 5d를 참조하면, 활성층(40) 상에 제2반도체층(50)을 형성할 수 있다. 제2반도체층(50)은 질화물 반도체를 제2도전형 불순물로 도핑하여 형성할 수 있다. 제2반도체층(50)은 예를 들어, GaN, AlGaN, InGaN 등을 p형 불순물로 도핑하여 형성할 수 있다. p형 불순물은 예를 들어, B, Al, Mg, Zn, Be, C 등을 포함할 수 있다. 한편, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성할 수 있다. 즉, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 적층하여 형성할 수 있다. 여기에서, 제1 및 제2반도체층(30, 50)과 활성층(40)은 MOCVD, HVPE, MBE 등의 방법으로 형성할 수 있다. 한편, 제1 및 제2반도체층(30, 50)은 각각 n형 및 p형 반도체층이라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수 있다.
도 5e를 참조하면, 제2반도체층(50) 상에 그래핀 패턴층(60)을 형성할 수 있다. 그래핀 패턴층(60)은 그래핀으로 형성할 수 있다. 또한, 그래핀 패턴층(60)은 환원된 그래핀 산화물로 형성할 수 있다. 먼저, 환원된 그래핀 산화물을 준비한다. 예를 들어, 그래핀 산화물을 poly(1-vinyl-3-ethylimidazolium) bromide의 poly(ionic liquid)(PIL)와 혼합한다. 그러면, PIL-modified 그래핀 산화물(PIL:Graphene oxide)을 얻을 수 있으며, 이를 산처리하여 환원시킨다. 예를 들어, PIL:그래핀 산화물을 하이드라진 수화물(hydrazine monohydrate)과 혼합하면, 환원된 PIL:그래핀 산화물을 얻을 수 있다. 다음으로, 환원된 PIL:그래핀 산화물로 그래핀 패턴을 형성한다. 제2반도체층(50) 상에 컨테이너를 접촉시키고, 제2반도체층(50)과 컨테이너의 접촉 부분 또는 컨테이너 내부에 환원된 PIL:그래핀 산화물을 분산시킨 용매를 주입한다. 그리고, 약 100℃ 내지 300℃의 온도로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 환원된 PIL:그래핀 산화물이 자기 조립되면서 그래핀 패턴을 형성할 수 있다.
도 5f를 참조하면, 그래핀 패턴층(60) 상에 제2전극 패드(55)를 형성할 수 있다. 제2전극 패드(55)는 외부 전원으로부터 그래핀 패턴층(60)에 전기를 인가할 수 있으며, p형 전극 패드일 수 있다. 다음, 활성층(40)과 제2반도체층(50)을 메사 에칭하여, 제1반도체층(30)을 노출시킨다. 그리고, 노출된 제1반도체층(30) 상에 활성층(40) 및 제2반도체층(50)과 이격되도록 제1전극 패드(35)를 형성할 수 있다. 제1전극 패드(35)는 n형 전극 패드일 수 있다.
도 5g를 참조하면, 그래핀 패턴층(60) 상에 폴리머 패턴층(70)을 형성할 수 있다. 폴리머 패턴층(70)은 예를 들어, poly bromide, PVC, PMMA, PC, PET, Styrene copolyemer 등으로 형성할 수 있다. 폴리머 패턴층(70)은 식각 공정 없이, 용매에 분산된 폴리머가 용매를 증발될 때 자기 조립되게 하여 형성할 수 있다. 먼저, 폴리머를 용매에 분산시킨다. 용매로는 예를 들어, NMP(n-methyl pyrolidone), PMA(Propylene glycol monomethyl ether acetate), DBE(Dibasic ester), DMC(Dimethyl carbonate), Cyclohexane, 물 등을 사용할 수 있다. 그래핀 패턴층(60) 상에 컨테이너를 접촉시키고, 그래핀 패턴층(60)과 컨테이너의 접촉 부분 또는 컨테이너 내부에 폴리머를 분산시킨 용매를 주입한다. 그리고, 약 100℃ 내지 300℃의 온도로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 폴리머가 자기 조립되면서 폴리머 패턴을 형성할 수 있다. 이렇게, 그래핀 패턴층(60)과 폴리머 패턴층(70)은 건식 또는 습식 식각 공정, 포토리소그래피 공정 등을 사용하지 않고 형성되므로, 이들 공정에 의한 반도체층의 손상을 방지하여 발광 소자(100)의 신뢰성과 수명을 향상시킬 수 있다.
도 6a 및 도 6b는 그래핀 패턴층과 폴리머 패턴층을 형성하는 방법을 도시한 개략적인 단면도이다.
도 6a를 참조하면, 제2반도체층(50) 상에 컨테이너(80)를 접촉시킨다. 미리 준비된 환원된 그래핀 산화물을 분산시킨 용매를 제2반도체층(50)과 컨테이너(80)의 접촉 부분에 주입한다. 이 용매는 모세관 현상에 의해서 제2반도체층(50)과 컨테이너(80)의 접촉 부분으로 이동하게 된다. 그리고, 챔버 안의 온도를 약 100℃ 내지 300℃로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 환원된 그래핀 산화물이 자기 조립되면서 그래핀 패턴층(60)을 형성할 수 있다. 컨테이너(80)는 원통형(cylindrical) 컨테이너 또는 구면형(spherical) 컨테이너일 수 있다. 컨테이너(80)의 단면 형상은 반원일 수 있다. 컨테이너(80)가 원통형인 경우, 그래핀 패턴은 일 방향으로 연장된 띠 형태일 수 있다. 한편, 컨테이너(80)가 구면형인 경우, 그래핀 패턴은 동심원 형태일 수 있다. 이렇게, 그래핀 패턴의 모양과 패턴 사이의 간격은 컨테이너(80)의 형상에 따라서 결정될 수 있다. 컨테이너(80)의 형상은 제2반도체층(50)과 컨테이너(80) 사이에 모세관 현상이 잘 일어나도록 형성할 수 있다. 예를 들어, 컨테이너(80)는 원통형(cylindrical) 렌즈 또는 구면형(spherical) 렌즈를 사용할 수 있다.
도 6b를 참조하면, 제2반도체층(50) 상에 컨테이너(85)를 접촉시킨다. 환원된 그래핀 산화물을 분산시킨 용매를 컨테이너(85) 내부에 주입한다. 컨테이너(85)로부터 넘쳐나온 용매는 모세관 현상에 의해서 제2반도체층(50)과 컨테이너(80)의 접촉 부분으로 이동하게 된다. 그리고, 챔버 내에서 약 100℃ 내지 300℃로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 환원된 그래핀 산화물이 자기 조립되면서 그래핀 패턴층(60)을 형성할 수 있다. 컨테이너(85)는 다각기둥형(polyprism) 컨테이너 또는 비구면형(spherical) 컨테이너일 수 있다. 컨테이너(85)의 단면 형상은 다각형일 수 있다. 컨테이너(85)가 다각기둥형인 경우, 그래핀 패턴은 일 방향으로 연장된 띠 형태일 수 있다. 한편, 컨테이너(85)가 비구면형인 경우, 그래핀 패턴은 동심원 형태일 수 있다. 예를 들어, 컨테이너(85)는 다각기둥형(polyprism) 렌즈 또는 비구면형(spherical) 렌즈를 사용할 수 있다. 도 6a 및 도 6b에 도시된 방법과 같은 방법으로, 그래핀 패턴층(60) 상에 폴리머 패턴층(도 1의 70)을 형성할 수 있다. 폴리머 패턴층(70)을 형성하는 경우, 이미 형성된 그래핀 패턴에 대해서 컨테이너(80, 85)를 소정 각도(θ) 기울어 지게 배치한 뒤, 폴리머가 분산된 용매를 그래핀 패턴층(60)과 컨테이너(80, 85) 사이에 주입한다. 그리고, 약 100℃ 내지 300℃로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 폴리머가 자기 조립되면서 폴리머 패턴층(70)을 형성할 수 있다.
이러한 본 발명인 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
10: 기판 20: 버퍼층
30: 제1반도체층 40: 활성층
50: 제2반도체층 60: 그래핀 패턴층
70: 폴리머 패턴층 100, 200: 발광 소자

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판 상에 제1반도체층을 형성하는 단계;
    상기 제1반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2반도체층을 형성하는 단계; 및
    상기 제2반도체층 상에 그래핀 패턴층을 형성하는 단계;를 포함하고,
    상기 그래핀 패턴층을 형성하는 단계는
    그래핀 산화물을 환원시키는 단계;
    상기 제2반도체층 상에 컨테이너를 접촉시키는 단계;
    상기 환원된 그래핀 산화물이 분산된 용매를 상기 제2반도체층과 상기 컨테이너의 접촉면에 주입하는 단계;를 포함하는 발광 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 그래핀 패턴층 상에 폴리머 패턴층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  11. 제 9 항에 있어서,
    상기 그래핀 패턴층은 그래핀 또는 환원된 그래핀 산화물이 자기 조립되어 형성되는 발광 소자의 제조 방법.
  12. 제 10 항에 있어서,
    상기 폴리머 패턴층은 폴리머가 자기 조립되어 형성되는 발광 소자의 제조 방법.
  13. 삭제
  14. 제 9 항에 있어서,
    상기 그래핀 패턴층은 환원된 그래핀 산화물과 폴리머를 혼합하여 형성되는 발광 소자의 제조 방법.
  15. 제 9 항에 있어서,
    상기 컨테이너는 원통형(cylindrical) 컨테이너, 다각기둥형(polyprism) 컨테이너, 구면형(spherical) 컨테이너 또는 비구면형(aspherical) 컨테이너인 발광 소자의 제조 방법.
KR1020110049016A 2011-05-24 2011-05-24 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법 KR101835004B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110049016A KR101835004B1 (ko) 2011-05-24 2011-05-24 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110049016A KR101835004B1 (ko) 2011-05-24 2011-05-24 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120130938A KR20120130938A (ko) 2012-12-04
KR101835004B1 true KR101835004B1 (ko) 2018-03-06

Family

ID=47514905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110049016A KR101835004B1 (ko) 2011-05-24 2011-05-24 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101835004B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2929544A4 (en) * 2012-12-07 2016-07-06 3M Innovative Properties Co ELECTRICALLY CONDUCTIVE ARTICLES

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nanotechnology 21, 1-6[Large-scale patterned multi-layer graphene films as transparent conducting electrodes for GaN light-emitting diodes]*

Also Published As

Publication number Publication date
KR20120130938A (ko) 2012-12-04

Similar Documents

Publication Publication Date Title
US8405103B2 (en) Photonic crystal light emitting device and manufacturing method of the same
US7763881B2 (en) Photonic crystal light emitting device
WO2012091311A2 (en) High efficiency light emitting diode
US20130026446A1 (en) Semiconductor light emitting device and fabrication method thereof
US8330180B2 (en) Semiconductor light emitting device and method of fabricating the same
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
KR20120029270A (ko) 그래핀층을 포함하는 발광 소자
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR102264678B1 (ko) 다공성 투명 전극을 포함하는 발광 소자
KR20130139113A (ko) 반도체 발광소자 및 그 제조 방법
US8664020B2 (en) Semiconductor light emitting device and method of manufacturing the same
US11450788B2 (en) Semiconductor device
KR101835004B1 (ko) 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법
KR101129089B1 (ko) 수평형 발광 다이오드의 제조방법
KR20120047107A (ko) 그래핀 광자 결정 발광 소자
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR20120046632A (ko) 그래핀층 및 나노결정층을 포함하는 발광 소자
US9076924B2 (en) Semiconductor light emitting device
JP5123221B2 (ja) 発光装置
KR101198357B1 (ko) 발광다이오드 및 이의 제조방법
KR102224132B1 (ko) 발광소자 및 조명시스템
KR20130111031A (ko) 반도체 발광 소자
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR20120031358A (ko) 반도체 발광 소자 및 그 제조방법
KR100721160B1 (ko) 질화물 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right