KR101832661B1 - 듀얼 게이트 생체 감응 전계 효과 트랜지스터 - Google Patents

듀얼 게이트 생체 감응 전계 효과 트랜지스터 Download PDF

Info

Publication number
KR101832661B1
KR101832661B1 KR1020170018576A KR20170018576A KR101832661B1 KR 101832661 B1 KR101832661 B1 KR 101832661B1 KR 1020170018576 A KR1020170018576 A KR 1020170018576A KR 20170018576 A KR20170018576 A KR 20170018576A KR 101832661 B1 KR101832661 B1 KR 101832661B1
Authority
KR
South Korea
Prior art keywords
gate
control gate
mismatch
sensor
signal
Prior art date
Application number
KR1020170018576A
Other languages
English (en)
Other versions
KR20170067159A (ko
Inventor
위지에 후앙
주에이청 후앙
케니 청시앙 시에
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170067159A publication Critical patent/KR20170067159A/ko
Application granted granted Critical
Publication of KR101832661B1 publication Critical patent/KR101832661B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4145—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS specially adapted for biomolecules, e.g. gate electrode with immobilised receptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13081—Multigate devices
    • H01L2924/13085—Dual gate FETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Molecular Biology (AREA)
  • Computer Hardware Design (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Ceramic Engineering (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

생체 감응 전계 효과 트랜지스터는 기판, 제 1 제어 게이트 및 제 2 제어 게이트를 포함한다. 기판은 제 1 측면 및 제 1 측면에 대향하는 제 2 측면, 소스 영역 및 드레인 영역을 갖는다. 제 1 제어 게이트는 기판의 제 1 측면 상에 배치된다. 제 2 제어 게이트는 기판이 제 2 측면 상에 배치된다. 제 2 제어 게이트는 기판의 제 2 측면 상에 배치되는 감지 막을 포함한다. 소스 영역과 제 2 제어 게이트 사이를 바이어싱하는 전압은 제 2 제어 게이트의 문턱 전압보다 작다.

Description

듀얼 게이트 생체 감응 전계 효과 트랜지스터{DUAL GATE BIOLOGICALLY SENSITIVE FIELD EFFECT TRANSISTOR}
본 발명은 듀얼 게이트 생체 감응 전계 효과 트랜지스터에 관한 것이다.
바이오센서들은 바이오분자들을 감지하고 탐지하기 위한 디바이스들이며, 전자적, 전기화학적, 광학적, 및 기계적 탐지 원리들을 기반으로 동작한다. 트랜지스터들을 포함하는 바이오센서들은 전하들, 광자들, 및 바이오 엔티티(entity)들 또는 바이오분자들의 기계적 특성들을 전기적으로 감지하는 센서들이다. 센서는 특정 반응제(reactant)들과 바이오 엔티티들/바이오분자들 사이의 상호작용 및 반응을 통하거나 해서, 바이오 엔티티들 또는 바이오분자들의 농도를 탐지한다. 그러한 바이오센서들은 신호 변환에 있어서 빠르고, 반도체 프로세스들을 사용하여 제조될 수 있으며, 집적 회로들 및 MEMS에 쉽게 적용될 수 있다.
전계 효과 트랜지스터(field effect transistor; FET)는 소스, 드레인, 및 게이트를 포함하고, 다양한 유형의 타겟들을 위한 센서로서 사용될 수 있다. 생체 감응 전계 효과 트랜지스터(biologically sensitive field effect transistor; Bio-FET) 또는 바이오 유기 전계 효과 트랜지스터(bio-organic field effect transistor; Bio-FET)는, 예를 들어 H+, Ca2+, DNA, 단백질, 글루코스를 포함하는 바이오분자들을 탐지하도록 생산된다. 관심있는 분자를 포함하는 전해질(electrolyte)은 Bio-FET 게이트로서 사용된다.
본 개시의 양태들은 첨부 도면들과 함께 읽혀질 때 이어지는 상세한 설명으로부터 최상으로 이해된다. 본 업계에서의 표준 관행에 따라, 다양한 피처들이 실척도로 도시되지 않았음을 유념한다. 실제로, 다양한 피처들의 치수는 설명의 명료화를 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)를 도시하는 개략적인 단면도이다.
도 2a는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)를 도시하는 개략적인 단면도이다.
도 2b는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)의 단순화된 회로 루트를 도시하는 개략도이다.
도 2c는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)의 단순화된 회로 레이아웃을 도시하는 개략도이다.
도 3a는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)의 pH 변화에 대한 전류 감응도(sensitivity)를 도시하는 그래프이다.
도 3b는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET) 내의 pH 감응도 및 백 게이트의 상호컨덕턴스를 도시하는 그래프이다.
도 4는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)의 다양한 pH값에서의 전류 드리프트 속도를 도시하는 그래프이다.
도 5는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)의 단순화된 회로 레이아웃을 도시하는 개략도이다.
도 6은 본 개시의 몇몇 실시예들에 따른 일련의 듀얼 게이트 생체 감응 전계 효과 트랜지스터들(Bio-FET)의 단순화된 회로 레이아웃을 도시하는 개략도이다.
도 7a는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)의 상세한 아날로그 회로 레이아웃을 도시하는 개략도이다.
도 7b는 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 생체 감응 전계 효과 트랜지스터(Bio-FET)의 상세한 디지털 회로 레이아웃을 도시하는 개략도이다.
도 8은 본 개시의 몇몇 실시예들에 따른 센서 어레이를 위한 문턱 부정합 교정(calibration) 방법을 도시하는 흐름도이다.
이어지는 개시는 제공되는 본 발명내용의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정 예시들이 아래에 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 한정적으로 의도되지 않는다. 예를 들면, 이어지는 설명에서 제 2 피처 위의 또는 제 2 피처 상의 제 1 피처의 형성은 제 1 및 제 2 피처들이 직접적으로 접촉하여 형성되는 실시예들을 포함할 수 있으며, 또한 제 1 및 제 2 피처들이 직접적으로 접촉하지 않을 수 있도록 추가적인 피처들이 제 1 및 제 2 피처들 사이에 형성될 수 있는 실시예들을 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 단순화 및 명료화를 위한 것이며, 그 자체가 논의되는 다양한 실시예들 및/또는 구성들 사이의 관계에 영향을 주는 것은 아니다.
또한, "밑", "아래", "보다 아래", "위", "보다 위" 등과 같은 공간 상대적 용어들은, 도면들에 예시된 바와 같이, 다른 엘리먼트(들) 또는 피처(들)에 대한 하나의 엘리먼트 또는 피처의 관계를 설명하도록 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간 상대적 용어들은 도면들에 도시된 배향에 더하여, 사용 중이거나 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와 다르게 배향(90° 또는 다른 배향으로 회전)될 수 있으며, 본원에서 사용되는 공간 상대적 기술어들이 그에 따라 유사하게 해석될 수 있다.
생체 감응 전계 효과 트랜지스터(BioFET)에서, 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide-semiconductor field-effect transistor; MOSFET)의 게이트는 표면 리셉터들로서 역할하는 고정화된(immobilized) 프로브 분자들의 바이오 또는 바이오화학적 호환가능 층 또는 바이오기능화된 층으로 대체된다. BioFET은 주로 반도체 트랜스듀서를 갖는 전계 효과 바이오센서이고, 게이트는 반도체의 소스와 드레인 접촉부 사이의 반도체의 컨덕턴스를 제어한다.
BioFET의 일반적인 탐지 매커니즘은 타겟 바이오분자를 게이트 또는 게이트 상에 고정화된 리셉터 분자에 바인딩하는 것으로부터 기인하는 트랜스듀서의 컨덕턱스 변조이다. 타겟 바이오분자를 게이트 또는 고정화된 리셉터에 바인딩할 때, BioFET의 드레인 전류는 게이트 포텐셜에 의해 변화된다. 드레인 전류의 이 변동(fluctuation)이 측정될 수 있고, 리셉터와 타겟 바이오분자 사이의 본딩이 식별될 수 있다. 이온들, 효소(enzyme)들, 항체(antibody)들, 리간드(ligand)들, 리셉터들, 펩티드(peptide)들, 올리고뉴클레오티드(oligonucleotide)들, 기관(organ)들의 세포들, 유기체(organism)들, 조직체(tissue)들과 같은 매우 다양한 바이오분자들이 BioFET의 게이트로서 사용될 수 있다. 예를 들어, 단가닥 디옥시리보핵산(single-stranded deoxyribonucleic acid; ssDNA)을 탐지하기 위해, BioFET의 게이트에는 고정화된 상보적 ssDNA 가닥들이 구비된다. 또한, 종양 마커(tumour marker)들과 같은 다양한 단백질을 탐지하기 위해, 단클론(monoclonal) 항체들이 BioFET의 게이트로서 구현될 수 있다.
한 조각의 재료에 걸쳐 전계가 인가될 때, 전자들은 드리프트 속도라고 불리우는 평균 속도로 이동함으로써 응답한다. 이 현상은 전자 이동도(mobility)로서 알려져 있다. 종래의 BioFET 센서들은 큰 누적 드리프트 효과를 겪는다. 드리프트 효과는 게이트 절연체 내의 전계 강화 이온 영동(migration)으로부터 기인하고, 전기화학적 비평형(non-equilibrium)이 절연체 용액 계면에서 발생한다. 일 예시에서, 드리프트 속도는 동작 모드 하에서 36 nA/min만큼 높다. 높은 드리프트 속도는 센서의 감응도를 손상시키는 것으로 이어질 수 있다. 드리프트 효과를 감쇠시키기 위해 많은 접근법들이 사용되어 왔다. 예를 들어, BioFET이 교정을 필요로 할 때, 테스트 전원이 백그라운드에 인가되고, 용액 내의 pH값에 관련된 전류 변화가 탐지된다. 전류 변화에 따라 문턱 기울기(전류/시간)가 측정된다. 그 후, 신호가 CPU 내에서 아날로그/디지털 변환을 겪고, 시간 드리프트 데이터가 추출되어 메모리 내에 저장된다. 이 시간 드리프트 데이터는 분해물질(analyte) 테스트가 수행될 때 교정에 사용된다. 그러나, 백그라운드 시간 드리프트 데이터를 얻는 것은 비교적 시간 소모적이며, 수집 시간 드리프트 데이터는 누적 편차를 초래한다. 또한, 프로세스는 복잡한 하드웨어 세트, 예를 들어 아날로그 디지털 컨버터, CPU 및 메모리 유닛을 필요로 한다.
종래의 BioFET 교정의 또 다른 예시는 기존의 BioFET과 함께 참조 FET(reference FET; REFET)를 사용한다. BioFET과 대조적으로, 이 REFET은 생체 감응적이지 않다. REFET은 시간에 따른 용액 내의 pH값의 백그라운드 전압을 얻는 반면, Bio-FET은 시간에 따른 바이오 감응 전압 데이터를 얻는다. 그 후, 이 둘 사이의 차이 측정이 수행된다. 이 교정 시스템에서, REFET은 추가적인 프로세스로 제작되어야 하고, REFET 내의 드리프트 효과가 고려되면 에러 범위가 증가할 수 있다.
종래의 BioFET 교정 시스템의 또 다른 예시는 수직 전계를 반복적으로 리셋하고 이에 따라 드리프트 효과를 감소시키기 위해 펄스 변조 바이어싱(pulse-modulated biasing)을 사용한다. 이 접근법에서, 고주파수 교류(alternating current; AC) 바이어싱이 필요하다. 그 결과로서, 시간 이산적 샘플 판독(readout) 인터페이스가 데이터를 해석하기 위해 설계되어야 한다.
도 1을 참조한다. 도 1은 본 개시의 몇몇 실시예들에 따른 듀얼 게이트 BioFET 센서(100)를 도시한다. 센서(100)는 기판(110), 제 1 제어 게이트(120), 및 제 2 제어 게이트(130)를 포함한다. 제 1 및 제 2 제어 게이트들의 수가 1개로 제한되지 않는다는 것이 이해되어야 한다. 다수의 제어 게이트 구조물에 동일한 시스템이 적용될 수 있다. 명확성을 위해, 한 쌍의 제 1 및 제 2 제어 게이트들만이 도면에 도시된다. 기판(110)은 제 1 측면(111) 및 제 1 측면에 대향하는 제 2 측면(113)을 갖는다. 기판(110)은 반도체 기판(예들 들어, 웨이퍼)일 수 있다. 반도체 기판은 실리콘 기판일 수 있다. 대안적으로, 기판(110)은 게르마늄과 같은 또 다른 원소 반도체; 실리콘 카바이드, 갈륨 비소, 갈륨 인, 인듐 인, 인듐 비소, 및/또는 인듐 안티몬을 포함한 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함한 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 실시예에서, 기판(110)은 실리콘 온 절연체(semiconductor on insulator; SOI) 기판이다. 기판은 p웰들 및 n웰들과 같은 도핑된 영역들을 포함할 수 있다.
소스, 드레인, 및/또는 채널 영역(115, 117, 119)이 기판(110)의 활성 영역 상에 형성된다. FET는 n형 FET(nFET) 또는 p형 FET(pFET)일 수 있다. 예를 들어, 소스/드레인 영역들(115, 117)은 FET 구성에 따라 n형 도펀트들 또는 p형 도펀트들을 포함할 수 있다. 제 1 제어 게이트(120)는 기판(110)의 제 1 측면(111) 상에 배치되고, 게이트 유전체 층(121), 상호연결 층(123), 제 1 게이트 전극(125), 및/또는 다른 적절한 층들을 포함한다. 실시예에서, 게이트 전극(125)은 폴리실리콘이다. 다른 예시적인 게이트 전극들은 Cu, W, Ti, Ta, Cr, Pt, Ag, Au와 같은 재료; TiN, TaN, NiSi, CoSi와 같은 적절한 금속성 화합물; 이들의 조합; 및/또는 다른 적절한 도전성 재료들을 포함하는 금속 게이트 전극들을 포함한다. 실시예에서, 게이트 유전체 층(121)은 실리콘 산화물이다. 다른 예시적인 게이트 유전체 층(121)은 실리콘 질화물, 실리콘 산화질화물, 고 유전 상수(하이 k)를 갖는 유전체, 및/또는 이들의 조합을 포함할 수 있다. 하이 k 재료들의 예시들은 하프늄 실리케이트, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 탄탈륨 펜트산화물(pentoxide), 하프늄 이산화물 알루미나(HfO2―Al2O3) 합금, 또는 이들의 조합을 포함한다. 제 1 제어 게이트(120)는 포토리소그래피; 이온 주입; 확산; 물리적 기상 증착(physical vapor deposition; PVD), 금속 증발 또는 스퍼터링, 화학적 기상 증착(chemical vapor deposition; CVD), 플라즈마 강화 화학적 기상 증착(plasma-enhanced chemical vapor deposition; PECVD), 기압 화학적 기상 증착(atmospheric pressure chemical vapor deposition; APCVD), 저압 CVD(low-pressure CVD; LPCVD), 고밀도 플라즈마 CVD(high density plasma CVD; HDPCVD), 원자 층 증착(atomic layer deposition; ALD), 스핀 온 코팅(spin on coating)을 포함하는 퇴적; 습식 에칭, 건식 에칭, 및 플라즈마 에칭을 포함하는 에칭; 및/또는 다른 적절한 CMOS 프로세스들과 같은 일반적인 CMOS 프로세스들을 사용하여 형성될 수 있다.
기판(110)은 SIMOX(separation by implantation of oxygen)와 같은 프로세스 및/또는 다른 적절한 프로세스들에 의해 형성되는 매립 산화물(buried oxide; BOX) 층(131)을 더 포함한다. 개구부(137)는 기판(110)의 제 2 측면(113)에 형성된다. 개구부(137)는 제 1 제어 게이트(120)를 포함하는 기판(110)의 제 2 측면(113) 상에 배치되는 하나 이상의 층들 내에 형성되는 트렌치를 포함할 수 있다. 개구부(137)는 제 1 제어 게이트(120) 및 (예를 들어, 제 1 제어 게이트(120)의 채널 영역(119) 근방에 있는) 바디 구조물 아래에 있는 영역을 노출시킨다. 실시예에서, 개구부(137)는 제 1 제어 게이트(120) 및 기판(110)의 활성/채널 영역(119) 아래에 있는 활성 영역(예를 들어, 실리콘 활성 영역)을 노출시킨다. 개구부(137)는 기판 상에 패턴을 제공하기 위한 적절한 포토리소그래피 프로세스들 및 기판(110)의 제 2 측면(113)이 노출될 때까지 매립 산화물 층(131)으로부터 재료들을 제거하기 위한 에칭 프로세스를 사용하여 형성될 수 있다. 에칭 프로세스들은 습식 에칭, 건식 에칭, 플라즈마 에칭 및/또는 다른 적절한 프로세스들을 포함한다.
감지 막(133)은 BOX(131) 및 개구부(137)에 등각으로 형성된다. 감지 막(133)은 개구부(137)의 측벽들과 바닥부 및 제 1 제어 게이트(120) 아래에 있는 노출된 활성 영역 위에 퇴적된다. 감지 막(133)은 바이오분자들 또는 바이오 엔티티들 바인딩에 호환가능하다. 예를 들어, 감지 막(133)은 바이오분자들 또는 바이오 엔티티들을 위한 바인딩 인터페이스를 제공할 수 있다. 감지 막(133)은 리셉터를 홀딩하기 위한 유전체 재료, 도전성 재료, 및/또는 다른 적절한 재료를 포함할 수 있다. 예시적인 감지 재료들은 하이 k 유전체 막들, 금속들, 금속 산화물들, 유전체들, 및/또는 다른 적절한 재료들을 포함한다. 다른 예시로서, 예시적인 감지 재료들은 HfO2, Ta2O5, Pt, Au, W, Ti, Al, Cu, 이러한 금속들의 산화물, SiO2, Si3N4, Al2O3, TiO2, TiN, SnO, SnO2, SrTiO3, ZrO2, La2O3; 및/또는 다른 적절한 재료들을 포함한다. 감지 막(133)은, 예를 들어 물리적 기상 증착(PVD)(스퍼터링), 화학적 기상 증착(CVD), 플라즈마 강화 화학적 기상 증착(PECVD), 기압 화학적 기상 증착(APCVD), 저압 CVD(LPCVD), 고밀도 플라즈마 CVD(HDPCVD), 또는 원자 층 증착(ALD)과 같은 CMOS 프로세스들을 사용하여 형성될 수 있다. 몇몇 실시예들에서, 감지 막(133)은 복수의 층들을 포함할 수 있다. 효소, 항체, 리간드, 펩티드, 뉴클레오티드, 기관의 세포, 유기체, 또는 조직체와 같은 리셉터는 타겟 바이오분자의 탐지를 위해 감지 막(133) 상에 위치된다.
참조 전극(139)은 기판(110)의 제 2 측면(113)에 있는 분해물질 용액(135) 내에 위치되고, 제 2 제어 게이트(130)로서 기능한다. 몇몇 실시예들에서, 감지 막(133)은 분해물질 용액(135)에 노출되고, 참조 전극(139)이 분해물질 용액 내에 담궈져 제 2 제어 게이트(130)가 유동성 게이트로 된다. 제 2 제어 게이트(130)는 오프 상태에 있다. 분해물질 용액은 SOI 트랜지스터 벌크 기판으로서 간주될 수 있다. 즉, 표준 MOS 게이트(120)가 온 상태에서 기능하는 동안 유동성 게이트(130)가 턴오프된다. 제 2 제어 게이트(130)의 표면 포텐셜 변화는 용량성 커플링을 통해 제 1 제어 게이트(120) 트랜지스터의 문턱 전압(VTH)을 변조시킨다. 센서(100)의 게이트[예를 들어, 제 2 제어 게이트(130)]가 바이오 분자의 존재에 의해 트리거될 때, 센서(100)는 전자들을 이동시키고 제 1 제어 게이트(120)의 전계 효과 충전을 유발할 것이므로 전류(예를 들어, Ids)를 변조시킨다. 전류 또는 문턱 전압(VTH)의 변화는 관련된 바이오분자들 또는 바이오 엔티티들의 탐지를 나타내는 역할을 할 수 있다. 따라서, 용액 충전 또는 큰 수직 전계에 의해 유발되는 시간 드리프트 효과는 제 2 제어 게이트(130)가 오프 상태에 있을 때 크게 감소된다. 소스 영역(115, 117)과 제 2 제어 게이트(130) 사이를 바이어싱하는 전압은 제 2 제어 게이트(130)의 문턱 전압보다 작다. 보다 구체적으로, 제 2 제어 게이트(130)의 문턱 전압은 대략 0.5 V이다. 종래의 듀얼 게이트 BioFET 시스템에서, 유동성 게이트 트랜지스터의 턴 온 전압은 표준 MOSFET의 턴 온 전압보다 훨씬 높다. 뿐만 아니라, 제 2 제어 게이트(130)를 통해 전압이 인가되지 않기 때문에, 필요한 전체 전압은 종래의 듀얼 게이트 BioFET보다 훨씬 낮게 유지된다. 그러나, 기판 효과로 인해 유동성 게이트의 문턱 전압은 여전히 자취가 존재한다.
도 2a를 참조한다. BioFET 센서(200)는 센서(100)와 거의 동일하다. 제 1 제어 게이트는 도 2a에서 바닥측 게이트(VBG)(220)로서 설계되고, 제 2 제어 게이트는 전측 게이트(VFG)(230)로서 설계된다. 몇몇 실시예들에서, 소스/드레인 영역들은 n형 도펀트를 포함한다. 채널 영역(237)은 전측 게이트(230)와 바닥측 게이트(220) 사이에 포개어진다. 센서(100)에서, 감지 막(133)은 노출된 BOX(131) 및 개구부(137) 상에 형성된다. 센서(200)에서, 감지 막(233)은 전체 BOX(131)에 걸쳐 퇴적되고 포토레지스트 패턴화된다. 감지 막(233)의 채널 영역(237) 위의 부분이 보호된다. 감지 막(233)의 보호되지 않는 부분들은 에칭 프로세스에서 제거된다. PID에 대해 취약한 부분이 보호되기 때문에, 에칭 프로세스는 플라즈마 에칭을 포함하여 임의의 공지된 에칭 프로세스를 포함할 수 있다. 도 2a는 각각의 표면 상에 남아있는 감지 막(233)을 도시한다. 도 2a에서, 감지 막(233)은 개구부(137)의 바닥면에만 있는 것이 도시된다. 그러나, 몇몇 실시예들에서, 개구부(137)의 측벽들이 또한 감지 막(233)으로 커버될 수 있다. 감지 막(233)은 채널 영역(237)을 완전히 커버하고, 소스 및 드레인 영역(115, 117)을 부분적으로 커버한다. 소스 및 드레인 영역의 부분적인 커버리지는 감지 막(233)에 대한 FET 설계 및 면적 요건에 따라 조정될 수 있다. 감지 막(233)의 표면 상에서의 바이오분자들의 지정되지 않은 바인딩을 방지하기 위해, 블록킹 층 또는 패시베이션 층이 퇴적될 수 있다. 패시베이션 층은 실리콘 질화물, 실리콘 산화물, 또는 다른 고체 상태 유전체 층들일 수 있다. 바이오 분자가 바인딩되지 않거나 또는 낮은 친화성(affinity)을 갖는 고체 또는 액체일 수 있는 블록킹 에이전트가 패시베이션 층을 형성하는데 사용될 수 있다. 일 예시는 헥사메틸디실록산(hexamethyldisiloxane; HMDS)이다. 또 다른 예시에서, 보바인 세럼 알부민(Bovine Serum Albumin; BSA)과 같은 단백질이 블록킹 에이전트로서 사용된다. 블록킹 층/패시베이션 층은 감지 막(233)보다 두껍거나 또는 얇을 수 있다. 몇몇 실시예들에서, 관심있는 분자는 양성자(H+)이다. 양성자들이 감지 막(233) 상에 리셉터에 의해 수용될 때, 전측 게이트(230)의 이온 의존성 표면 포텐셜이 변화한다. 센서(200)는 전자들을 이동시키고 디바이스의 전계 효과 충전을 유발하므로, 용량성 커플링을 통해 바닥측 게이트(220)의 문턱 전압을 변조시킨다.
도 2b에 도시된 바와 같이, 단순화된 커플링 회로가 도시된다. VFG는 전측 게이트 전압을 나타내고, VBG는 바닥측 게이트 전압을 나타낸다. 전측과 바닥측 게이트들 사이에서, 용량성 커플링은 전측 게이트의 게이트 산화물(COX, FG)[감지 막(233)]을 통하고, 기판(110)의 채널 영역(237)(CSi)을 가로지르며, 바닥측 게이트(220)에 도달하기 전에 게이트 유전체 층(121)이 통과되어야 한다. 용량성 커플링 원리는 다음의 수학식들을 통해 추론될 수 있다:
Figure 112017013957490-pat00001
VTH,FG는 전측 게이트(230)의 문턱 전압을 나타내고, Eref는 참조 전극 포텐셜을 나타내고, φs는 pH와 관련된 표면 포텐셜을 나타내고, χsol은 용액의 표면 쌍극자(dipole) 포텐셜을 나타내고, φm/q는 반도체 전자 일함수(work function)로부터 유도되며, VTH,MOS는 전측 게이트(230)가 표준 MOSFET 디바이스로서 역할할 때 전측 게이트(230)의 문턱 전압을 나타낸다.
도 2c는 센서(200) 회로 레이아웃의 또 다른 개략도이다. 바이오분자들을 수용하자마자, 감지 막(233)의 표면 포텐셜이 변화하고, 용량성 커플링을 통해, 바닥측 게이트(VBG)(예를 들어, MOS 게이트)는 전류의 변화에 응답한다. D 및 S는 각각 드레인 및 소스 영역들(115, 117)을 나타낸다.
센서(100, 200) 내의 pH값은 디바이스의 정확도에 대한 결정적인 효과를 갖는다. 센서는 듀얼 제어 게이트들을 갖지만, 제 2 제어 게이트는 오프 상태에 있고, 제 1 제어 게이트는 온 상태에 있다. 이 시스템은 보다 큰 전압 바이어스를 통상적으로 갖는 유동 게이트인 제 2 제어 게이트로부터의 보다 적은 문턱 전압 간섭을 가능하게 한다. 회로 설계는 교정 목적을 위한 추가적인 회로없이 보다 단순하다. 도 3a 및 도 3b를 참조한다. 도 3a 및 도 3b는 디바이스 전압에 대한 pH 효과를 도시한다. 도 3a는 상이한 pH 조건들, 예를 들어 pH 4, pH 6, pH 7, pH 8, 및 pH 10 하에서의 전류(예를 들어, IDS)의 변화를 도시한다. pH 전류 감응도는 산성 분해물질 용액 또는 알칼리 분해물질 용액 내에서 변화한다. 문턱 전압은 pH 변화, 따라서 전류(IDS)의 변화에 따라 크게 영향을 받는다.
이제, 도 3b를 참조한다. 라인(310)은 제 1 제어 게이트(예를 들어, 백 게이트)의 상호컨덕턴스를 도시하고, 라인(320)은 pH 값에 대한 전류의 변화(ΔIDS/pH)로부터 유도되는 pH 감응도를 도시한다. 전류 감응도는 트랜지스터 상호컨덕턴스가 피크에 있을 때 최적화된다. 보다 구체적으로, 제 1 제어 게이트가 대략 90 μA/V의 상호컨덕턴스를 가질 때, 전류 감응도는 대략 0.25 μA/pH에 도달한다. 이것은 제 2 제어 게이트(예를 들어, 유동 게이트)가 오프 상태에 있는 이 듀얼 게이트 BioFET 시스템 내의 전류 감응도의 최적화를 시사한다.
이제, 도 4를 참조한다. 도 4는 상이한 pH 조건들에서의 제 1 제어 게이트(예를 들어, MOS 게이트)의 시간(초)별 전류의 변화를 도시하는 그래프이다. 라인(410)은 pH 4에서의 전류(IDS)의 변화를 나타내고, 라인(420)은 pH 7에서의 전류의 변화를 나타내며, 라인(430)은 pH 10에서의 전류의 변화를 나타낸다. 선형 수학식은 각 경우의 드리프트 속도의 기울기를 나타낸다. 표 1을 참조한다.
Figure 112017013957490-pat00002
표 1과 함께 도 4에 따르면, 드리프트 속도는 시간 경과에 따라 거의 일정하게 평탄하다. 포지티브 또는 네거티브의 지향성 드리프트가 상이한 pH값 하에서 관찰될 수 없다. 종래의 싱글 게이트 BioFET 감지 시스템과 비교하여, 드리프트 속도 감소는 이 듀얼 게이트 BioFET 시스템 내에서 20배(fold)(pH 4에서) 내지 50배(pH 7에서) 범위의 감소를 보여준다. 드리프트 효과는 제 2 제어 게이트(예를 들어, 유동 게이트)로부터의 전류의 회수(withdrawal)로 인해 크게 감소된다.
듀얼 게이트 BioFET을 위한 판독 인터페이스가 설계된다. 종래의 바이오센서들은, 예를 들어 BioFET의 문턱 변화(ΔVTH)를 추출하기 위한 일정 전압 일정 전류(constant-voltage constant-current; CVCC) 구조를 사용하는 단일 게이트 FET을 갖는다. 이 구성에서, 적어도 2개의 연산 증폭기(operational amplifier; OP AMP)들, 1개의 저항기 및 2개의 전류원들을 갖는 대형 회로가 필요하다. 바디 효과가 전류원 드리프팅에 크게 영향을 주고, 따라서 사이즈 및 정확도로 인해 이 구성은 센서 어레이에 적절하지 않다. 또 다른 예시는 BioFET의 문턱 전압 변화(ΔVTH,BIO)를 추출하기 위한 MOSFET에 대한 간접적인 전압 피드백 루프를 갖는 ISFET/MOSFET의 차동 쌍을 포함한다. 드레인/소스 전압은 ISFET으로부터의 바이오 신호들에 따라 변화하고, 또한 전류원은 바디 효과를 겪는다. 전압 판독은 2개의 FET 세트들에 의존하므로, 편차가 결과에 추가된다. 종래의 판독 인터페이스의 또 다른 예시는 1개의 연산 증폭기 및 1개의 저항기 및 신호들을 추출하기 위한 용액 내의 참조 전극에 대한 직접적인 전압 피드백을 갖는 보다 단순한 회로를 이용한다. 이 구성으로 바디 효과가 감소할 수 있지만, 출력 전압은 용액 내의 참조 전극에 연결되므로, 직접적인 전압 피드백은 단일의 하나의 센서에만 사용될 수 있다. 이 구성은 일정한 드레인 전류 및 드레인 전압을 갖지만, 구조적인 제약(hindrance) 때문에 센서 어레이에 적절하지 않다.
BioFET 센서(100, 200)는 센서 에레이의 판독 인터페이스 내에 구현될 수 있고, 일련의 BioFET으로부터 문턱 전압이 효과적으로 수집될 수 있음과 동시에 감응도가 손상되지 않는다. BioFET 센서(100, 200)는, 예를 들어 FET 대응물들을 갖는 단일 게이트 BioFET로 대체될 수 있다. FET들의 모든 드레인 단자들이 함께 연결되고, FET들의 모든 소스 단자들이 함께 연결되는 점을 유념해야 한다. 이제 도 5를 참조하면, 도 5는 본 개시의 몇몇 실시예들에 따른 BioFET 회로의 단순화된 개략도를 도시한다. VBG는 제 1 제어 게이트(예를 들어, 백 게이트)를 나타내고, VFG는 제 2 제어 게이트(예를 들어, 전측 게이트)를 나타내고, D는 드레인을 나타내며, S는 소스를 나타낸다. 참조 전류(IREF)는 드레인(D)에 연결된다. 참조 전류는 드레인과 일정한 전압원(예를 들어, VDD) 사이의 저항기로 대체될 수 있다. 연산 증폭기는 드레인 전압을 록킹하는 구성으로 배열된다. 연산 증폭기(즉, 피드백 증폭기)는 제 1 입력 단자, 제 2 입력 단자 및 출력 단자를 포함한다. 제 1 입력 단자는 BioFET의 드레인 단자(D)에 연결되고, 제 2 입력 단자는 참조 전압(VD)에 연결된다. 출력 단자는 유동 게이트(예를 들어, 제 1 제어 게이트)가 아닌 제어 게이트 중 하나에 연결된다. 또한, 판독 인터페이스는 드레인 단자에 연결되는 일정한 입력 단자를 포함한다. 동작 시에, 일정한 전류가 일정한 참조 소스로서 일정한 입력 단자에 공급된다.
몇몇 실시예들에서, 제 2 제어 게이트는 온 상태에 있고, 제 1 제어 게이트는 오프 상태에 있다. BioFET의 감지 막이 관심있는 분자를 수용할 때, 제 2 제어 게이트의 감지 막 상에서 표면 포텐셜 변화가 개시된다. 용량성 커플링을 통해, 오프 상태에 있는 제 1 제어 게이트에서의 전압 변화는 제 2 제어 게이트에 커플링 효과를 유발할 것이다. 제 2 제어 게이트에서 발생하는 문턱 전압의 변화[ΔVTH(pH)]는 pH값에 의해 영향을 받는다. 또한, 제 1 제어 게이트의 전압 변화(ΔVBG)는 제 2 제어 게이트에서의 문턱 전압의 변화(ΔVTH)(VBG)도 초래시킨다. 따라서, pH값에 의한 제 2 제어 게이트의 ΔVTH는 커플링 효과로 인해 제 1 제어 게이트들에 의해 유발되는 ΔVTH에 의해 상쇄된다. 그 결과로서, ΔVBG와 동일한 ΔVOUT은 ΔVTH(pH)보다 커서, 1보다 큰 증폭 이득을 초래시킨다. 도 2b에 도시된 산화물 캐패시턴스가 산화물 층의 두께에 크게 의존하기 때문에, 산화물 층의 두께는 커플링 효과에 영향을 준다. 도 5에 도시된 회로가 MOSFET과 함께 듀얼 MOSFET 구조물 또는 ISFET에 이용될 수 있다는 점을 유념해야 한다.
도 6은 센서 어레이 내에서의 BioFET의 구현을 도시한다. 표준 감지 절차를 수행하기 전에 개별적인 문턱 전압이 부정합 교정된다. 교정 모드에서, 부정합 상쇄 루프가 오프 상태에 있는 동안 샘플링 루프는 온 상태에 있다. 그 후, 각 픽셀의 초기 문턱 전압 부정합의 데이터가 문턱 전압 저장 유닛 내에 저장된다. 센서 어레이는 복수의 센서 유닛들을 포함하고, 수집 결과를 위해 부정합 보정 프로세스가 센서 유닛들 각각에 수행된다. 따라서, 부정합 교정 프로세스에서, 센서 유닛들 각각 사이의 스위칭이 발생하여 센서 유닛들로부터의 부정합 데이터가 수집된다. 보다 구체적으로, 도 6에 도시된 바와 같이, 센서 어레이는 하나보다 많은 센서 유닛을 포함할 수 있다. 부정합 교정은 1~n 센서 유닛들을 거쳐 수행되고, 시스템은 모든 부정합 데이터를 수집하도록 Sel<1>에서부터 Sel<2>…Sel<n>까지 스위칭한다. 교정 프로세스의 상세한 매커니즘은 도 7a 및 도 7b에서 상세히 설명된다. 감지 모드에서, 부정합 상쇄 루프가 온 상태에 있는 동안 샘플링 루프는 오프 상태에 있고, 통상적인 감지 동작이 수행된다.
이제, 도 7a를 참조한다. 도 7a는 본 개시의 몇몇 실시예들에 따른 샘플링 루프 및 부정합 상쇄 루프의 아날로그 설계의 개략도를 도시한다. 센서가 부정합 교정될 때, 제 1 신호(전압 또는 전류)가 샘플링 루프를 통과한다. 즉, 제 1 신호가 Cal을 통과한다. 다음으로, 센서 어레이 내의 센서 유닛 각각의 부정합이 추정되고 저장된다. 부정합 데이터는 샘플링 루프로부터 제 1 신호에 따라 생성된다. 이어서, 센서 유닛 각각의 부정합 보정이 수행되고, 제 2 신호가 부정합 상쇄 루프를 통과한다. 그 결과로서, 센서 어레이 내의 각 센서 유닛의 초기 문턱 전압 부정합이 수정된다. 도 7b는 본 개시의 몇몇 실시예들에 따른 샘플링 루프 및 부정합 상쇄 루프의 디지털 설계를 도시한다. 부정합 교정이 일어날 때, 신호는 아날로그 디지털 컨버터가 존재하는 Cal 경로를 통과하고, 문턱 전압 부정합이 디지털 인터페이스를 통해 메모리 내에 저장된다. 센서가 감지 모드 하에 있을 때, 신호는 디지털 아날로그 컨버터가 조우되는 다른 경로를 통과하고, 데이터는 메모리 내에 저장되는 문턱 전압 데이터에 따라 처리된 후 출력된다.
본 개시는 듀얼 게이트 구조물을 이용하고 용량성 커플링 효과가 일어나는 것을 가능하게 한다. 게이트 중 하나가 오프 상태에 있으므로, 용액 바이어싱 전압이 감소되고 시간 드리프팅 효과가 최소화된다. 구조적 설계로부터 보다 많은 변화가 제거되거나 또는 감쇠되기 때문에 디바이스의 탐지 분해능(resolution)이 향상된다. 구조물을 판독 인터페이스로 구현할 때, 증폭 이득은 1보다 클 수 있다. 도 8은 센서 어레이에서의 교정의 프로세스를 도시하고, 각 센서는 2개의 게이트들을 포함한다. 동작(810)에서, 제 1 신호가 생성되어 샘플링 루프를 통과한다. 제 1 신호는 전류 또는 전압일 수 있다. 동작(830)에서, 샘플링 루프로부터의 제 1 신호에 따라 센서 유닛 각각의 부정합이 추정되고 저장된다. 센서 어레이에서, 각각의 모든 센서 유닛의 부정합 데이터가 수집된다. 부정합 데이터는 각 센서 유닛 내의 대응하는 저장 유닛 내에 저장된다. 동작(850)에서, 각 센서 유닛의 부정합 보정이 수행되고, 센서 어레이를 교정하기 위해 제 2 신호가 부정합 상쇄 루프를 통해 생성된다.
본 개시의 일 양태에서, 생체 감응 전계 효과 트랜지스터는 기판, 제 1 제어 게이트 및 제 2 제어 게이트를 포함한다. 기판은 제 1 측면 및 제 1 측면에 대향하는 제 2 측면, 소스 영역 및 드레인 영역을 갖는다. 제 1 제어 게이트는 기판의 제 1 측면 상에 배치된다. 제 2 제어 게이트는 기판이 제 2 측면 상에 배치된다. 제 2 제어 게이트는 기판의 제 2 측면 상에 배치되는 감지 막을 포함한다. 소스 영역과 제 2 제어 게이트 사이를 바이어싱하는 전압은 제 2 제어 게이트의 문턱 전압보다 작다.
본 개시의 또 다른 양태에서, 듀얼 게이트 전계 효과 트랜지스터 판독 인터페이스는 적어도 2개의 게이트 단자들, 드레인 단자 및 소스 단자를 포함하는 전계 효과 트랜지스터를 포함한다. 판독 인터페이스는 드레인 단자에 연결되는 제 1 입력 단자, 참조 전압으로 바이어싱되는 제 2 입력 단자 및 제어 게이트 중 하나에 연결되는 출력 단자를 더 포함한다.
본 개시의 또 다른 양태에서, 방법은 샘플링 루프를 통해 제 1 신호를 생성하는 단계, 샘플링 루프로부터 제 1 신호에 기반하여 각 유닛의 부정합을 저장하는 단계, 및 부정합 보정을 수행하고 부정합 상쇄 루프를 통해 제 2 신호를 생성하는 단계를 포함한다.
상술한 것은 당업자가 본 개시의 양상들을 더 잘 이해할 수 있도록 몇몇 실시예들의 특징들의 개요를 서술한 것이다. 당업자는, 본원에 소개되는 실시예들과 동일한 목적들을 실행하거나 및/또는 동일한 장점들을 달성하도록, 다른 공정들 및 구조들을 설계하거나 또는 변경하기 위한 기반으로서, 그들이 본 개시를 쉽게 사용할 수 있다는 것을 인식해야 한다. 당업자는 그러한 균등한 구성들이 본 개시의 사상 및 범위로부터 벗어나지 않으며, 본원의 다양한 변경, 대체, 및 변형을 할 수 있음을 또한 인식할 것이다.

Claims (6)

  1. 센서 어레이를 위한 문턱 부정합 교정 방법으로서, 상기 센서 어레이의 센서들 각각은 적어도 제 1 제어 게이트 및 제 2 제어 게이트를 갖고, 상기 제 2 제어 게이트는 유동 게이트이고 오프 상태에 있는 것인, 상기 센서 어레이를 위한 문턱 부정합 교정 방법에 있어서,
    샘플링 루프를 통해 제 1 신호를 생성하는 단계;
    상기 샘플링 루프로부터의 상기 제 1 신호에 기초하여 각 센서의 부정합을 추정하고 저장하는 단계; 및
    각 센서의 부정합 보상(compensation)을 수행하고, 부정합 상쇄 루프를 통해 제 2 신호를 생성하는 단계
    를 포함하는 센서 어레이를 위한 문턱 부정합 교정 방법.
  2. 제 1 항에 있어서,
    상기 부정합 보상을 수행하고 제 2 신호를 생성하는 단계 후에, 상기 센서들 각각 사이를 스위칭하는 단계; 및
    스위칭된 센서에 대해, 제 1 항의 상기 제 1 신호를 생성하는 단계, 상기 부정합을 추정하고 저장하는 단계 및 상기 부정합 보상을 수행하고 제 2 신호를 생성하는 단계를 수행하는 단계
    를 더 포함하는 센서 어레이를 위한 문턱 부정합 교정 방법.
  3. 제 1 항에 있어서,
    상기 센서 어레이의 상기 센서들 각각은 문턱 전압 저장 유닛을 포함하는 것인, 센서 어레이를 위한 문턱 부정합 교정 방법.
  4. 제 1 항에 있어서,
    상기 샘플링 루프를 통해 제 1 신호를 생성하는 단계는,
    상기 센서들 각각으로부터 문턱 전압 변동(variation)을 생성하는 단계; 및
    대응하는 저장 유닛에 상기 문턱 전압 변동을 저장하는 단계
    를 더 포함하는 것인, 센서 어레이를 위한 문턱 부정합 교정 방법.
  5. 삭제
  6. 제 3 항에 있어서,
    상기 문턱 전압 저장 유닛은 커패시터 또는 디지털 인터페이스를 갖는 메모리 중 적어도 하나를 포함하는 것인, 센서 어레이를 위한 문턱 부정합 교정 방법.

KR1020170018576A 2015-12-07 2017-02-10 듀얼 게이트 생체 감응 전계 효과 트랜지스터 KR101832661B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/961,588 2015-12-07
US14/961,588 US10161901B2 (en) 2015-12-07 2015-12-07 Dual gate biologically sensitive field effect transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027788A Division KR101752589B1 (ko) 2015-12-07 2016-03-08 듀얼 게이트 생체 감응 전계 효과 트랜지스터

Publications (2)

Publication Number Publication Date
KR20170067159A KR20170067159A (ko) 2017-06-15
KR101832661B1 true KR101832661B1 (ko) 2018-02-26

Family

ID=58722904

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160027788A KR101752589B1 (ko) 2015-12-07 2016-03-08 듀얼 게이트 생체 감응 전계 효과 트랜지스터
KR1020170018576A KR101832661B1 (ko) 2015-12-07 2017-02-10 듀얼 게이트 생체 감응 전계 효과 트랜지스터

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160027788A KR101752589B1 (ko) 2015-12-07 2016-03-08 듀얼 게이트 생체 감응 전계 효과 트랜지스터

Country Status (5)

Country Link
US (4) US10161901B2 (ko)
KR (2) KR101752589B1 (ko)
CN (2) CN107064271B (ko)
DE (1) DE102016117555A1 (ko)
TW (1) TWI697669B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10161901B2 (en) * 2015-12-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate biologically sensitive field effect transistor
US11255793B2 (en) * 2017-03-20 2022-02-22 Mgi Tech Co., Ltd. Biosensors for biological or chemical analysis and methods of manufacturing the same comprising a plurality of wells formed by a metal or metal oxide layer
US10876997B2 (en) * 2017-07-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Bio-field effect transistor device
US10533966B2 (en) 2017-07-27 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Digital time domain readout circuit for bioFET sensor cascades
US10254244B1 (en) 2017-10-11 2019-04-09 International Business Machines Corporation Biosensor having a sensing gate dielectric and a back gate dielectric
CN108847424B (zh) * 2018-04-24 2021-09-03 京东方科技集团股份有限公司 薄膜晶体管、传感器、生物检测装置和方法
US10955379B2 (en) * 2018-09-27 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Differential sensing with BioFET sensors
US11293897B2 (en) * 2018-11-30 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. High sensitivity ISFET sensor
US10984211B1 (en) * 2019-10-18 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bioFET and biometric sensors
DE102019216327A1 (de) * 2019-10-23 2021-04-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Sensor mit einer festkörper-schichtstruktur und verfahren zur herstellung eines sensors
US20210239688A1 (en) * 2020-01-30 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Biosensor System with Integrated Microneedle
DE102021100265A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Biodetektorvorrichtung für Biotargets
US20220280935A1 (en) * 2021-03-05 2022-09-08 Taiwan Semiconductor Manufacturing Company Ltd. System and method for detecting biomolecules
US20220381728A1 (en) * 2021-05-31 2022-12-01 Analog Devices, Inc. Sensing assembly, system and method for determining a property

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012040A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 通信システム及び認証カード

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585293A (en) * 1994-06-03 1996-12-17 Motorola Inc. Fabrication process for a 1-transistor EEPROM memory device capable of low-voltage operation
US5702981A (en) 1995-09-29 1997-12-30 Maniar; Papu D. Method for forming a via in a semiconductor device
JP2000208724A (ja) * 1999-01-14 2000-07-28 Casio Comput Co Ltd 記憶素子、その駆動方法及び記憶装置、並びに撮像装置
US7306924B2 (en) 2000-04-17 2007-12-11 Purdue Research Foundation Biosensor and related method
US7060510B2 (en) 2000-08-15 2006-06-13 The Trustees Of The University Of Pennsylvania Electronic and optoelectronic devices and methods for preparing same
TW474022B (en) * 2001-02-08 2002-01-21 United Microelectronics Corp Structure for dual-bit non-volatile memory unit and the read/write method thereof
WO2002081729A2 (en) 2001-04-06 2002-10-17 California Institute Of Technology Nucleic acid amplification utilizing microfluidic devices
DE10163557B4 (de) 2001-12-21 2007-12-06 Forschungszentrum Jülich GmbH Transistorbasierter Sensor mit besonders ausgestalteter Gateelektrode zur hochempfindlichen Detektion von Analyten
US7955559B2 (en) 2005-11-15 2011-06-07 Nanomix, Inc. Nanoelectronic electrochemical test device
US20040256657A1 (en) * 2003-06-20 2004-12-23 Chih-Wei Hung [flash memory cell structure and method of manufacturing and operating the memory cell]
JP4669213B2 (ja) 2003-08-29 2011-04-13 独立行政法人科学技術振興機構 電界効果トランジスタ及び単一電子トランジスタ並びにそれを用いたセンサ
US7399400B2 (en) 2003-09-30 2008-07-15 Nano-Proprietary, Inc. Nanobiosensor and carbon nanotube thin film transistors
US7973366B2 (en) * 2006-02-13 2011-07-05 Macronix International Co., Ltd. Dual-gate, sonos, non-volatile memory cells and arrays thereof
CA2651108C (en) 2006-05-03 2013-10-22 Schlumberger Canada Limited Downhole micro magnetic resonance analyzer
JP4777159B2 (ja) 2006-06-26 2011-09-21 キヤノン株式会社 デュアルゲート型センサ
JP2008176243A (ja) 2007-01-22 2008-07-31 Fujitsu Ltd 符号付２進表現算出プログラムおよび算出方法
KR101314328B1 (ko) * 2007-01-24 2013-10-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
JP4966153B2 (ja) 2007-10-05 2012-07-04 株式会社東芝 電界効果トランジスタおよびその製造方法
US8007727B2 (en) 2008-05-30 2011-08-30 Intel Corporation Virtual semiconductor nanowire, and methods of using same
US8049214B2 (en) * 2008-08-08 2011-11-01 Texas Instruments Incorporated Degradation correction for finFET circuits
FR2952183A1 (fr) 2009-10-30 2011-05-06 St Microelectronics Crolles 2 Detecteur de matiere biologique ou chimique et matrice de detecteurs correspondante
US8420328B2 (en) 2010-05-12 2013-04-16 Academia Sinica Reusable nanowire field effect transistor system for detecting biomolecular interactions
CN102315224B (zh) * 2010-07-07 2014-01-15 中国科学院微电子研究所 使用FinFET的非易失性存储器件及其制造方法
KR20120006218A (ko) * 2010-07-12 2012-01-18 한국전자통신연구원 이중 게이트 구조의 비휘발성 메모리 트랜지스터
US8519490B2 (en) 2010-08-09 2013-08-27 Omnivision Technologies, Inc. Backside stimulated sensor with background current manipulation
KR101210473B1 (ko) 2011-04-26 2012-12-10 실리콘 디스플레이 (주) 정전용량 지문센서
US8557643B2 (en) 2011-10-03 2013-10-15 International Business Machines Corporation Transistor device with reduced gate resistance
US9689835B2 (en) * 2011-10-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Amplified dual-gate bio field effect transistor
US9459234B2 (en) * 2011-10-31 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd., (“TSMC”) CMOS compatible BioFET
KR101368244B1 (ko) 2011-12-30 2014-02-28 주식회사 실리콘웍스 유기발광다이오드 표시장치의 문턱전압 센싱 회로
CN103426930B (zh) * 2012-05-24 2016-08-03 台湾积体电路制造股份有限公司 用于信号放大的具有双栅极生物场效应晶体管的系统和方法
US8728844B1 (en) 2012-12-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Backside CMOS compatible bioFET with no plasma induced damage
US8871549B2 (en) 2013-02-14 2014-10-28 International Business Machines Corporation Biological and chemical sensors
US9389199B2 (en) * 2013-03-14 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Backside sensing bioFET with enhanced performance
US20140295573A1 (en) 2013-03-26 2014-10-02 National Taiwan University Biosensor with dual gate structure and method for detecting concentration of target protein in a protein solution
US9023674B2 (en) 2013-09-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Biosensing well array with protective layer
US9797976B2 (en) * 2013-12-11 2017-10-24 Taiwan Semiconductor Manufacturing Company Biosensor calibration system and related method
US9423376B2 (en) * 2014-04-30 2016-08-23 Freescale Semiconductor, Inc. Differential pair sensing circuit structures
US10048220B2 (en) * 2015-10-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Biosensor field effect transistor having specific well structure and method of forming the same
US10161901B2 (en) 2015-12-07 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual gate biologically sensitive field effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007012040A (ja) * 2005-05-31 2007-01-18 Semiconductor Energy Lab Co Ltd 通信システム及び認証カード

Also Published As

Publication number Publication date
US20190145927A1 (en) 2019-05-16
CN107064271B (zh) 2021-07-09
US10876998B2 (en) 2020-12-29
US20230251223A1 (en) 2023-08-10
US20210148856A1 (en) 2021-05-20
CN112578013B (zh) 2022-12-27
KR101752589B1 (ko) 2017-06-29
KR20170067122A (ko) 2017-06-15
US11614422B2 (en) 2023-03-28
TW201732285A (zh) 2017-09-16
US10161901B2 (en) 2018-12-25
CN107064271A (zh) 2017-08-18
US20170160226A1 (en) 2017-06-08
CN112578013A (zh) 2021-03-30
KR20170067159A (ko) 2017-06-15
DE102016117555A1 (de) 2017-06-08
TWI697669B (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
KR101832661B1 (ko) 듀얼 게이트 생체 감응 전계 효과 트랜지스터
JP5876044B2 (ja) 低濃度ドープドレインを有する化学的感応性センサ
US8940548B2 (en) Sensor for biomolecules
US9395326B2 (en) FET sensing cell and method of improving sensitivity of the same
WO2012003368A2 (en) Transistor circuits for detection and measurement of chemical reactions and compounds
US20170336347A1 (en) SiNW PIXELS BASED INVERTING AMPLIFIER
US10466199B2 (en) Biosensor device
KR102316202B1 (ko) 트리플 게이트 구조의 이온전계효과 트랜지스터 기반 고성능 바이오 센서
US20230375499A1 (en) Biological Device And Biosensing Method Thereof
US20220018805A1 (en) Ion-sensitive field effect transistor
JP5737655B2 (ja) 半導体センサ
US20210270769A1 (en) Chemical sensor and detection apparatus
Gordon et al. Capacitive control of an ISFET using dielectric coated electrodes
US20200284753A1 (en) Double-gate field-effect-transistor based biosensor

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant