KR101821460B1 - 레이아웃 설계를 형성하기 위한 방법 및 시스템 - Google Patents

레이아웃 설계를 형성하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR101821460B1
KR101821460B1 KR1020150165531A KR20150165531A KR101821460B1 KR 101821460 B1 KR101821460 B1 KR 101821460B1 KR 1020150165531 A KR1020150165531 A KR 1020150165531A KR 20150165531 A KR20150165531 A KR 20150165531A KR 101821460 B1 KR101821460 B1 KR 101821460B1
Authority
KR
South Korea
Prior art keywords
layout
grid lines
layout patterns
layer
grid
Prior art date
Application number
KR1020150165531A
Other languages
English (en)
Other versions
KR20160063270A (ko
Inventor
팅웨이 치앙
훼이종 주앙
리춘 티엔
저웨이 지앙
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160063270A publication Critical patent/KR20160063270A/ko
Application granted granted Critical
Publication of KR101821460B1 publication Critical patent/KR101821460B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

레이아웃 설계를 형성하는 방법이 개시된다. 본 방법은 제1 세트의 레이아웃 패턴들을 제1 레이아웃층 내에 배치시키고, 제2 세트의 레이아웃 패턴들을 제2 레이아웃층 내에 배치시키는 단계를 포함한다. 제1 세트의 레이아웃 패턴들은 제1 세트의 그리드 라인들 중 하나 이상의 그리드 라인들과 정렬된다. 제1 세트의 그리드 라인들은 제1 방향을 따라 연장하며, 제1 세트의 그리드 라인들의 두 개의 그리드 라인들은 표준 셀 레이아웃의 두 개의 셀 경계들과 오버랩한다. 제2 세트의 레이아웃 패턴들은 제2 세트의 그리드 라인들 중 하나 이상의 그리드 라인들과 정렬된다. 제2 세트의 그리드 라인들은 제1 방향을 따라 연장하고 적어도 두 개의 상이한 라인 피치들을 가지며, 제2 세트의 그리드 라인들의 두 개의 그리드 라인들은 표준 셀 레이아웃의 두 개의 셀 경계들과 오버랩한다.

Description

레이아웃 설계를 형성하기 위한 방법 및 시스템{METHOD AND SYSTEM OF FORMING LAYOUT DESIGN}
본 발명은 레이아웃 설계(layout design)를 형성하기 위한 방법 및 시스템에 관한 것이다.
활성 영역들, 게이트 전극들, 다양한 격리 구조물들의 층들, 및/또는 다양한 도전성 구조물들의 층들과 같은, 다양한 피처들의 층들을 선택적으로 형성하거나 또는 제거하기 위한 복수의 마스크들을 형성하기 위해 이용가능한 레이아웃 설계에 따라 집적 회로(integrated circuit; IC)가 제조된다. 피처들의 다양한 층들의 공간 해상도를 증가시키고, 이에 따라 레이아웃 패턴들이 대응 레이아웃에서의 보다 미세한 공간 해상도 요건을 갖도록 하기 위해 많은 제조 공정들이 이용가능하다. 공간 해상도를 증가시키기 위해 이용가능한 몇가지 접근법들은 자외선 리소그래피, 극자외선 리소그래피, 전자빔 리소그래피, 및/또는 다중 패터닝과 같은 하나 이상의 제조 공정들을 이용하는 것을 포함한다. 많은 응용들에서, 다양한 층들의 이용가능한 최대 미세 공간 해상도들은 다르다.
일 실시예에 따르면, 집적 회로를 제조하기 위한 레이아웃 설계를 형성하는 방법이 개시된다. 본 방법은 제1 세트의 레이아웃 패턴들을 제1 레이아웃층 내에 배치시키고, 제2 세트의 레이아웃 패턴들을 제2 레이아웃층 내에 배치시키는 단계를 포함한다. 상기 동작들 중 적어도 하나의 동작은 하드웨어 프로세서에 의해 수행된다. 제1 세트의 레이아웃 패턴들은 제1 세트의 그리드 라인들 중 하나 이상의 그리드 라인들과 정렬된다. 제1 세트의 레이아웃 패턴들은 집적 회로의 제1 컴포넌트층 내에서 제1 세트의 컴포넌트들을 제조하는 것에 대응한다. 제1 세트의 그리드 라인들은 제1 방향을 따라 연장하며, 제1 세트의 그리드 라인들의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하며, 제1 세트의 그리드 라인들의 제2 그리드 라인은 표준 셀 레이아웃의 제2 셀 경계와 오버랩한다. 제2 세트의 레이아웃 패턴들은 제2 세트의 그리드 라인들 중 하나 이상의 그리드 라인들과 정렬된다. 제2 세트의 레이아웃 패턴들은 집적 회로의 제2 컴포넌트층 내에서 제2 세트의 컴포넌트들을 제조하는 것에 대응한다. 제2 세트의 그리드 라인들은 제1 방향을 따라 연장하며 적어도 두 개의 상이한 라인 피치들을 가지며, 제2 세트의 그리드 라인들의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하며, 제2 세트의 그리드 라인들의 제2 그리드 라인은 표준 셀 레이아웃의 제2 셀 경계와 오버랩한다.
다른 실시예에 따르면, 레이아웃 설계 시스템은 명령어들의 세트로 인코딩된 비일시적 저장 매체; 비일시적 저장 매체와 통신가능하게 결합되고 명령어들의 세트를 실행시키도록 구성된 하드웨어 프로세서를 포함한다. 명령어들의 세트는 프로세서로 하여금 제1 세트의 레이아웃 패턴들을 제1 레이아웃층 내에 배치시키고, 제2 세트의 레이아웃 패턴들을 제2 레이아웃층 내에 배치시키게 하도록 구성된다. 제1 세트의 레이아웃 패턴들은 제1 세트의 그리드 라인들 중 하나 이상의 그리드 라인들과 정렬된다. 제1 세트의 레이아웃 패턴들은 집적 회로의 제1 컴포넌트층 내에서 제1 세트의 컴포넌트들들 제조하는 것에 대응한다. 제1 세트의 그리드 라인들은 제1 방향을 따라 연장하며, 제1 세트의 그리드 라인들의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하며, 제1 세트의 그리드 라인들의 제2 그리드 라인은 표준 셀 레이아웃의 제2 셀 경계와 오버랩한다. 제2 세트의 레이아웃 패턴들은 제2 세트의 그리드 라인들 중 하나 이상의 그리드 라인들과 정렬된다. 제2 세트의 레이아웃 패턴들은 집적 회로의 제2 컴포넌트층 내에서 제2 세트의 컴포넌트들을 제조하는 것에 대응한다. 제2 세트의 그리드 라인들은 제1 방향을 따라 연장하며 적어도 두 개의 상이한 라인 피치들을 가지며, 제2 세트의 그리드 라인들 중의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하며, 제2 세트의 그리드 라인들 중의 제2 그리드 라인은 표준 셀 레이아웃의 제2 셀 경계와 오버랩한다.
다른 실시예들에 따르면, 집적 회로는 미리결정된 방향을 따라 연장하는 제1 컴포넌트층 내의 제1 세트의 컴포넌트들와 미리결정된 방향을 따라 연장하는 제2 컴포넌트층 내의 제2 세트의 컴포넌트들을 포함한다. 제1 세트의 컴포넌트들 중의 제1 컴포넌트는 표준 셀의 제1 셀 경계와 정렬되며, 제1 세트의 컴포넌트들 중의 제2 컴포넌트는 표준 셀의 제2 셀 경계와 정렬된다. 제2 컴포넌트층 내의 제2 세트의 컴포넌트들은 적어도 두 개의 상이한 중심간 피치들을 갖는다. 제2 세트의 컴포넌트들 중의 제1 컴포넌트는 표준 셀의 제1 셀 경계와 정렬되며, 제2 세트의 컴포넌트들 중의 제2 컴포넌트는 표준 셀의 제2 셀 경계와 정렬된다.
라인 피치, 폭 및 간격은 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다.
본 발명개시의 양태들은 첨부 도면들과 함께 읽혀질 때 아래의 상세한 설명으로부터 최상으로 이해된다. 본 산업계에서의 표준적인 관행에 따라, 다양한 피처들은 실척도로 작도되지 않았음을 유념한다. 실제로, 다양한 피처들의 치수는 설명의 명료화를 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1a는 몇몇의 실시예들에 따라 제1 세트의 그리드 라인들에 기초하여 배치된 레이아웃 패턴들을 갖는 제1 레이아웃층을 보여주는 레이아웃 설계의 일부분의 도면이다.
도 1b는 몇몇의 실시예들에 따라 제2 세트의 그리드 라인들에 기초하여 배치된 레이아웃 패턴들을 갖는 제2 레이아웃층을 보여주는 도 1a의 레이아웃 설계의 일부분의 도면이다.
도 2a 내지 도 2c는 몇몇의 실시예들에 따라 도 1b에서의 제2 세트의 그리드 라인들의 대안책들로서 이용가능한 그리드 라인들 및 대응하는 예시적인 레이아웃 패턴들의 도면들이다.
도 3은 몇몇의 실시예들에 따라 도 1a에서의 제1 세트의 그리드 라인들의 대안책으로서 이용가능한 그리드 라인들 및 대응하는 예시적인 레이아웃 패턴들의 도면이다.
도 4a는 몇몇의 실시예들에 따라 제1 세트의 그리드 라인들에 기초하여 배치된 레이아웃 패턴들을 갖는 제1 레이아웃층을 보여주는 또다른 레이아웃 설계의 일부분의 도면이다.
도 4b는 몇몇의 실시예들에 따라 제2 세트의 그리드 라인들에 기초하여 배치된 레이아웃 패턴들을 갖는 제2 레이아웃층을 보여주는 도 4a의 또다른 레이아웃 설계의 일부분의 도면이다.
도 5는 몇몇의 실시예들에 따라 커팅 레이아웃 패턴들의 세트를 갖는 레이아웃 설계의 일부분의 도면이다.
도 6은 몇몇의 실시예들에 따른 레이아웃 설계를 형성하는 방법의 흐름도이다.
도 7은 몇몇의 실시예들에 따른 레이아웃 설계 시스템의 블럭도이다.
아래의 발명개시는 본 발명의 여러 특징들을 구현하는 많은 여러 실시예들 또는 예시들을 제공한다. 본 발명개시를 단순화하기 위해 컴포넌트 및 장치의 특정예들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 한정적인 것으로 의도된 것은 아니다. 예를 들어, 이후의 상세설명에서 제2 피처상의 또는 그 위의 제1 피처의 형성은 제1 및 제2 피처들이 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제1 및 제2 피처들이 직접적으로 접촉하지 않을 수 있도록 추가적인 피처들이 제1 및 제2 피처들 사이에서 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 발명개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화를 위한 것이지, 그러한 반복 그 자체가 개시된 다양한 실시예들 및/또는 구성 사이의 관계를 설명하는 것은 아니다.
또한, 도면들에서 도시된 하나의 엘리먼트 또는 피처에 대한 다른 엘리먼트(들) 또는 피처(들)의 관계를 설명하기 위해 "아래", "밑", "보다 낮은", "위", "보다 위" 등과 같은 공간 상대적 용어들이 설명의 용이성을 위해 여기서 이용될 수 있다. 공간 상대적 용어들은 도면들에서 도시된 배향에 더하여 이용중에 있거나 또는 동작중에 있는 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와달리 배향될 수 있고(90°회전되거나 또는 다른 배향으로 회전됨), 이에 따라 여기서 이용되는 공간 상대적 기술어들이 이와 똑같이 해석될 수 있다.
본 출원의 하나 이상의 실시예들에 따르면, 두 개의 레이아웃층들 각각은 레이아웃 패턴들을 배치시키기 위한 대응하는 그리드 라인(grid line)들의 세트를 갖는다. 몇몇의 실시예들에서, 두 개의 레이아웃층들의 그리드 라인들의 세트 둘 다는 표준 셀 레이아웃들의 셀 경계들과 오버랩하는 그리드 라인들을 포함한다. 또한, 두 개의 레이아웃층들 중 적어도 하나의 레이아웃층은 적어도 두 개의 상이한 라인 피치(line pitch)들을 갖는다. 그러므로, 두 개의 레이아웃층들 중의 적어도 하나의 레이아웃층에 대응하는 결과적인 컴포넌트들 중 단지 몇몇은 최적화된 미세 피치로 제조될 수 없다. 그리드 라인들의 다른 세트의 라인 피치를 수용하기 위해 두 개의 레이아웃층들의 두 개의 그리드 라인들의 세트들 중 하나의 그리드 라인들의 세트의 라인 피치를 넓히는 구성과 비교하여, 본 출원에 따른 실시예들은 각자의 최적화된 대응하는 미세 피치로 여전히 제조되는 두 개의 레이아웃층들에 대응한 결과적인 컴포넌트들 대부분을 갖는다.
도 1a는 몇몇의 실시예들에 따른 레이아웃 설계(100)의 일부분(100A)의 도면이다. 도 1a는 제1 세트의 그리드 라인들(120)에 기초하여 배치된 레이아웃 패턴들(110)을 갖는 제1 레이아웃층을 도시한다. 레이아웃 패턴들(110)은 표준 셀 레이아웃의 일부이며, 이것은 방향(X)을 따라 연장하는 셀 경계들(132, 134)과, 방향(Y)을 따라 연장하는 셀 경계들(136, 138)에 의해 둘러싸여있는 표준 셀 영역(130)을 갖는다.
제1 세트의 그리드 라인들(120)는 방향(X)을 따라 연장하며 라인 피치(P10)를 갖는다. 제1 세트의 그리드 라인들(120)은 셀 경계(132)와 오버랩하는 제1 그리드 라인(122)과 셀 경계(134)와 오버랩하는 제2 그리드 라인(124)을 갖는다. 레이아웃 패턴들(110)은 제1 세트의 그리드 라인들(120)의 대응하는 그리드 라인들과 정렬되어 배치된다. 본 개시에서, 레이아웃 패턴의 중심 라인이 그리드 라인과 오버랩하는 경우 레이아웃 패턴은 그리드 라인과 정렬된다. 레이아웃 패턴들(110)은 폭(W10)을 갖는다. 레이아웃 패턴들(110)의 두 개의 인접한 레이아웃 패턴들간의 간격(S10)은 S10 = (P10-W10)의 방식으로 결정될 수 있다.
제1 세트의 레이아웃 패턴들(110)은 방향(X)을 따라 연장하는 제1 컴포넌트층 내의 집적 회로의 제1 세트의 컴포넌트들을 제조하는 것에 대응한다. 몇몇의 실시예들에서, 라인 피치(P10), 폭(W10) 및 간격(S10)은 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다. 본 출원에서의 몇몇의 실시예들에서, 이러한 라인 피치(P10)는 또한 제1 레이아웃층의 최적화된 미세 피치로서 칭해진다.
몇몇의 실시예들에서, 제1 세트의 그리드 라인들(120)은 제1 레이아웃층에 대응하는 레이아웃 패턴을 배치시키기 위해 이용가능한 참조 라인들을 나타낸다. 몇몇의 실시예들에서, 레이아웃 패턴들(110)의 하나 이상의 레이아웃 패턴들은 생략되며, 레이아웃 패턴들(110)의 하나 이상의 레이아웃 패턴들은 제1 세트의 그리드 라인들(120) 중의 대응하는 그리드 라인을 따라 상이한 길이들 및/또는 상이한 수의 세그먼트들을 갖는다.
레이아웃 설계(100)에 따라 제조된 결과적인 집적 회로에서, 제1 컴포넌트층 내의 제1 세트의 컴포넌트들은 또한 제1 세트의 그리드 라인들(120)과 정렬되며 라인 피치(P10)에 대응하는 중심간 피치를 갖는다. 몇몇의 실시예들에서, 제1 세트의 컴포넌트들의 제1 컴포넌트는 그리드 라인(122) 및 셀 경계(132)와 정렬된다. 몇몇의 실시예들에서, 제1 세트의 컴포넌트들의 제2 컴포넌트는 그리드 라인(124) 및 셀 경계(134)와 정렬된다.
도 1b는 몇몇의 실시예들에 따른 도 1a의 레이아웃 설계(100)의 일부분(100B)의 도면이다. 도 1b는 제2 세트의 그리드 라인들(150)에 기초하여 배치된 레이아웃 패턴들(140)을 갖는 제2 레이아웃층을 도시한다. 레이아웃 패턴들(140)은 셀 경계들(132, 134, 136, 138)에 의해 둘러싸여있는 표준 셀 영역(130)을 갖는, 도 1a의 표준 셀 레이아웃의 일부이다.
제2 세트의 그리드 라인들(150)는 방향(X)을 따라 연장하며, 셀 경계(132)와 오버랩하는 제1 그리드 라인(152)과 셀 경계(134)와 오버랩하는 제2 그리드 라인(154)을 갖는다. 제2 세트의 그리드 라인들(150)는 표준 셀 영역(130) 속을 지나가는 그리드 라인들(156)과 표준 셀 영역(130)의 밖으로 나가 있는 그리드 라인들(158)을 더 포함한다. 그리드 라인들(156)은 라인 피치(P20)를 갖는다. 그리드 라인(152)에서 이에 가장 가까이에 있는 그리드 라인들(156)까지는 라인 피치(P22)를 갖고, 그리드 라인(154)에서 이에 가장 가까이에 있는 그리드 라인들(156)까지는 라인 피치(P24)를 갖는다. 도 1b에서 도시된 실시예에서, 라인 피치들(P22, P24)은 라인 피치(P20)보다 크다. 이에 따라, 제2 세트의 그리드 라인들(150)은 적어도 두 개의 상이한 라인 피치들을 갖는다.
레이아웃 패턴들(140)은 제1 세트의 그리드 라인들(150)의 대응하는 그리드 라인들과 정렬되어 배치된다. 레이아웃 패턴들(140)은 그리드 라인(152)을 따라 정렬된 레이아웃 패턴(142), 그리드 라인(154)을 따라 정렬된 레이아웃 패턴(144)을 포함하며, 레이아웃 패턴들(146) 각각은 대응하는 그리드 라인(156)을 따라 정렬된다. 레이아웃 패턴들(146)은 폭(W20)을 갖는다. 레이아웃 패턴(142)은 폭(W22)을 갖고, 레이아웃 패턴(144)은 폭(W24)을 갖는다. 도 1b에서 도시된 실시예에서, 폭들(W22, W24)은 폭(W20)보다 크다. 이에 따라, 레이아웃 패턴들(140)은 적어도 두 개의 상이한 라인 폭들을 갖는다.
몇몇의 실시예들에서, 레이아웃 패턴들(146)의 폭(W20)과 비교하여 보다 폭넓은 폭들(W22, W24)을 각각 갖는 레이아웃 패턴들(142, 144)은 단위 길이 저항을 적게 가지며, 예컨대 다섯개 이상의 표준 셀들 속을 지나가는 전력 라인들 또는 신호 라인들을 제조하는데 이용가능하다.
또한, 레이아웃 패턴들(146)은 간격(S20)을 갖는다. 레이아웃 패턴(142)과 이에 가장 가까이에 있는 레이아웃 패턴들(146)은 간격(S22)를 갖고, 레이아웃 패턴(144)과 이에 가장 가까이에 있는 레이아웃 패턴들(146)은 간격(S24)를 갖는다. 간격(S20)은 S20 = (P20-W20)의 방식으로 결정될 수 있다. 간격(S22)은 S22 = (P20 - 0.5ㆍ(W20+W22))의 방식으로 결정될 수 있다. 간격(S24)은 S24 = (P20 - 0.5ㆍ(W20+W24))의 방식으로 결정될 수 있다. 도 1b에서 도시된 실시예에서, 간격(S22, S24, S20)은 동일하다. 몇몇의 실시예들에서, 간격(S22, S24)은 간격(S20)과는 상이하다.
제2 세트의 레이아웃 패턴들(140)는 방향(X)을 따라 연장하는 제2 컴포넌트층 내의, 도 1a에서 상술한 집적 회로의 제2 세트의 컴포넌트들을 제조하는 것에 대응한다. 몇몇의 실시예들에서, 라인 피치(P20), 폭(W20) 및 간격(S20)은 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다. 몇몇의 실시예들에서, 제2 세트의 그리드 라인들(150)는 제2 레이아웃층에 대응하는 레이아웃 패턴을 배치시키기 위해 이용가능한 참조 라인들을 나타낸다. 그러므로, 몇몇의 실시예들에서, 레이아웃 패턴들(140)의 하나 이상의 레이아웃 패턴들은 생략되며, 레이아웃 패턴들(150)의 하나 이상의 레이아웃 패턴들은 제1 세트의 그리드 라인들(150) 중의 대응하는 그리드 라인을 따라 상이한 길이들 및/또는 상이한 수의 세그먼트들을 갖는다.
레이아웃 설계(100)에 따라 제조된 결과적인 집적 회로에서, 제2 컴포넌트층 내의 제2 세트의 컴포넌트들은 또한 제2 세트의 그리드 라인들(150)과 정렬되며 라인 피치(P20, P22, P24)에 대응하는 중심간 피치를 갖는다. 몇몇의 실시예들에서, 제2 세트의 컴포넌트들의 제1 컴포넌트는 그리드 라인(152) 및 셀 경계(132)와 정렬된다. 몇몇의 실시예들에서, 제2 세트의 컴포넌트들의 제2 컴포넌트는 그리드 라인(154) 및 셀 경계(134)와 정렬된다.
도 1a와 도 1b에서 도시된 실시예들에서, 제1 컴포넌트층은 FinFET을 위한 제1 구조물층에 대응하며, 제2 컴포넌트층은 핀 구조물층 위의 도전층에 대응한다. 몇몇의 실시예들에서, 제1 컴포넌트층은 제1 구조물층 위의 제1 도전층에 대응하며, 제2 컴포넌트층은 제1 도전층 위의 제2 도전층에 대응한다.
표준 셀 레이아웃은 집적 회로의 표준 셀을 제조하기 위해 이용가능하다. 도 1a와 도 1b에서, 표준 셀 레이아웃의 몇가지 레이아웃 패턴들과 특징들은 단순화되고/단순화되거나 생략된다. 몇몇의 실시예들에서, 표준 셀은 논리 게이트 셀이다. 몇몇의 실시예들에서, 논리 게이트 셀은 AND, OR, NAND, NOR, XOR, INV, AND-OR-인버트(AOI), OR-AND-인버트(OAI), MUX, 플립 플롭, BUFF, 래치, 딜레이, 또는 클록 셀들을 포함한다.
도 2a 내지 도 2c는 몇몇의 실시예들에 따라 도 1b에서의 제2 세트의 그리드 라인들(150)의 대안책들로서 이용가능한 그리드 라인들 및 대응하는 예시적인 레이아웃 패턴들의 도면들이다. 도 1b에서와 동일하거나 또는 유사한, 도 2a 내지 도 2c에서의 컴포넌트들에는 동일한 참조 번호들이 주어진다.
도 2a는 도 1b의 제2 레이아웃층을 대체하기 위해 이용가능한 레이아웃층을 포함한 레이아웃의 일부분(200A)을 도시한다. 도 2a에서의 레이아웃층은 그리드 라인들(220a~220j)을 비롯하여, 그리드 라인들의 세트(220)에 기초하여 배치된 레이아웃 패턴들(210a~210h)을 포함한다.
그리드 라인들의 세트(220)는 방향(X)을 따라 연장한다. 그리드 라인(220b)은 셀 경계(132)와 오버랩하며, 그리드 라인(220i)은 셀 경계(134)와 오버랩한다. 그리드 라인들(220a~220c, 220e, 220f, 220h~220j)은 라인 피치(P30)를 갖는다. 그리드 라인(220d)에서 이웃해 있는 그리드 라인들(220c, 220e)까지는 라인 피치(P32)를 갖는다. 그리드 라인(220g)에서 이웃해 있는 그리드 라인들(220f, 220h)까지는 라인 피치(P34)를 갖는다. 도 2a에서 도시된 실시예에서, 라인 피치들(P32, P34)은 라인 피치(P30)보다 크다. 몇몇의 실시예들에서, 라인 피치들(P32, P34)는 동일하다.
레이아웃 패턴들(210a~210h)은 대응하는 그리드 라인들(220b~220i)과 정렬되어 배치된다. 레이아웃 패턴(210a)은 그리드 라인(220b) 및 셀 경계(132)를 따라 정렬되며, 레이아웃 패턴(210h)은 그리드 라인(220i) 및 셀 경계(134)를 따라 정렬된다. 레이아웃 패턴들(210a, 21b, 210d, 210e, 210g, 210h)은 폭(W30)을 갖는다. 레이아웃 패턴(210c)은 폭(W32)을 갖고, 레이아웃 패턴(210f)은 폭(W34)을 갖는다. 도 2a에서 도시된 실시예에서, 폭들(W32, W34)은 폭(W30)보다 크다. 몇몇의 실시예들에서, 폭들(W32, W34)는 동일하다.
몇몇의 실시예들에서, 폭(W30)과 비교하여 보다 폭넓은 폭들(W32, W34)을 각각 갖는 레이아웃 패턴들(210c, 210f)은 단위 길이 저항을 적게 가지며, 다섯개 이상의 표준 셀들 속을 지나가는 전력 라인들 또는 신호 라인들을 제조하는데 이용가능하다.
또한, 레이아웃 패턴들(210a~210h)은 간격(S30)을 갖는다. 간격(S30)은 S30 = (P30-W30) = (P32 - 0.5ㆍ(W30+W32)) = (P34 - 0.5ㆍ(W30+W34))의 방식으로 결정될 수 있다. 레이아웃 패턴들(210a~210h)은 집적 회로의 컴포넌트들의 세트를 제조하는 것에 대응한다. 몇몇의 실시예들에서, 라인 피치(P30), 폭(W30) 및 간격(S30)은 상술한 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다.
몇몇의 실시예들에서, 그리드 라인들(220a~220j)은 대응하는 레이아웃층의 레이아웃 패턴을 배치시키기 위해 이용가능한 참조 라인들을 나타낸다. 그러므로, 몇몇의 실시예들에서, 레이아웃 패턴들(210a~210h)의 하나 이상의 레이아웃 패턴들은 생략되며, 레이아웃 패턴들(210a~210h)의 하나 이상의 레이아웃 패턴들은 그리드 라인들(220a~220j) 중의 대응하는 그리드 라인을 따라 상이한 길이들 및/또는 상이한 수의 세그먼트들을 갖는다.
도 2a는 도 1b의 제2 레이아웃층을 대체하기 위해 이용가능한 레이아웃층을 포함한 레이아웃의 일부분(200B)을 도시한다. 도 2b에서의 레이아웃층은 그리드 라인들(240a~240j)을 비롯하여, 그리드 라인들의 세트(240)에 기초하여 배치된 레이아웃 패턴들(230a~230h)을 포함한다. 레이아웃 패턴들(230a~230h)은 도 2a에서의 레이아웃 패턴들(210a~210h)에 대응하며, 그리드 라인들(240a~240j)은 도 2a에서의 그리드 라인들(220a~220j)에 대응한다. 이들의 상세한 설명은 생략한다.
도 1b와 도 2a에서 도시된 실시예들과 비교하여, 도 2b는, 몇몇의 실시예들에서, 그리드 라인들(240a~240i)의 상이한 라인 피치들의 수가 2개 이상이며, 레이아웃 패턴들(230a~230h)의 폭들은 동일하게 유지되는 것을 나타내는데 이용가능하다.
도 2b에서, 레이아웃 패턴들(230a~230h)은 라인 폭(W30)에 대응하는 폭(W40)을 갖는다. 그리드 라인들(240c~240h)은 라인 피치(P30)에 대응하는 라인 피치(P40)를 갖는다. 그리드 라인들(240b, 240c)은 라인 피치(P42)를 갖고, 그리드 라인들(240h, 240i)은 라인 피치(P44)를 갖는다. 그리드 라인(240b)은 셀 경계(132)와 오버랩하며, 그리드 라인(240i)은 셀 경계(134)와 오버랩한다. 도 2b에서 도시된 실시예에서, 라인 피치(P44)는 라인 피치(P40)보다 크며, 라인 피치(P42)는 라인 피치(P40)보다 크다.
또한, 레이아웃 패턴들(230b~230g)은 간격(S40)을 갖는다. 간격(S40)은 S40 = (P40-W40)의 방식으로 결정될 수 있다. 레이아웃 패턴들(230a, 230b)은 간격(S42)을 갖는다. 간격(S42)은 S42 = (P42 - W40)의 방식으로 결정될 수 있다. 레이아웃 패턴들(230g, 230h)은 간격(S44)을 갖는다. 간격(S44)은 S44 = (P44 - W40)의 방식으로 결정될 수 있다. 몇몇의 실시예들에서, 라인 피치(P40), 폭(W40) 및 간격(S40)은 상술한 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다.
몇몇의 실시예들에서, 그리드 라인들(240a~240j)은 대응하는 레이아웃층의 레이아웃 패턴을 배치시키기 위해 이용가능한 참조 라인들을 나타낸다. 그러므로, 몇몇의 실시예들에서, 레이아웃 패턴들(230a~230h)의 하나 이상의 레이아웃 패턴들은 생략되며, 레이아웃 패턴들(230a~230h)의 하나 이상의 레이아웃 패턴들은 그리드 라인들(240a~240j) 중의 대응하는 그리드 라인을 따라 상이한 길이들 및/또는 상이한 수의 세그먼트들을 갖는다.
도 2c는 도 1b의 제2 레이아웃층을 대체하기 위해 이용가능한 레이아웃층을 포함한 레이아웃의 일부분(200C)을 도시한다. 도 2c에서의 레이아웃층은 그리드 라인들(260a~260i)을 비롯하여, 그리드 라인들의 세트(260)에 기초하여 배치된 레이아웃 패턴들(250a~250g)을 포함한다. 레이아웃 패턴들(250a~250g)은 도 2a에서의 레이아웃 패턴들(210a~210h)에 대응하며, 그리드 라인들(260a~260i)은 도 2a에서의 그리드 라인들(220a~220j)에 대응한다. 이들의 상세한 설명은 생략한다.
도 1b와 도 2a에서 도시된 실시예들과 비교하여, 도 2c는, 몇몇의 실시예들에서, 레이아웃 패턴들(250a~250g)의 상이한 폭들의 수가 2개 이상이며, 상이한 라인 피치들의 수가 또한 2개 이상이 되도록 세팅된 것을 나타내는데 이용가능하다.
도 2c에서, 그리드 라인들(260c~260g)은 라인 피치(P30)에 대응하는 라인 피치(P50)를 갖는다. 그리드 라인들(260b, 260c)은 라인 피치(P52)를 갖고, 그리드 라인들(260g, 260h)은 라인 피치(P54)를 갖는다. 그리드 라인(260b)은 셀 경계(132)와 오버랩하며, 그리드 라인(260h)은 셀 경계(134)와 오버랩한다. 도 2c에서 도시된 실시예에서, 라인 피치들(P54, P52)은 동일하며, 이것들은 라인 피치(P50)보다 크다. 몇몇의 실시예들에서, 라인 피치들(P52, P54)는 상이하다.
레이아웃 패턴들(250b~250f)은 폭(W30)에 대응하는 폭(W50)을 갖는다. 레이아웃 패턴(250a)은 라인 폭(W52)을 갖고, 레이아웃 패턴(250g)은 폭(W54)을 갖는다. 도 2c에서 도시된 실시예에서, 폭(W54)은 폭(W52)보다 크며, 폭(W52)은 폭(W50)보다 크다.
또한, 레이아웃 패턴들(250a~250f)은 간격(S50)을 갖는다. 간격(S50)은 S50 = (P50-W50)의 방식으로 결정될 수 있다. 레이아웃 패턴들(250a, 250b)은 간격(S52)을 갖는다. 간격(S52)은 S52 = (P52 - 0.5ㆍ(W52+W50))의 방식으로 결정될 수 있다. 레이아웃 패턴들(250f, 250g)은 간격(S54)을 갖는다. 간격(S54)은 S54 = (P54 - 0.5ㆍ(W54+W50))의 방식으로 결정될 수 있다. 몇몇의 실시예들에서, 라인 피치(P50), 폭(W50) 및 간격(S50)은 상술한 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다.
몇몇의 실시예들에서, 그리드 라인들(260a~260i)은 대응하는 레이아웃층의 레이아웃 패턴을 배치시키기 위해 이용가능한 참조 라인들을 나타낸다. 그러므로, 몇몇의 실시예들에서, 레이아웃 패턴들(250a~250g)의 하나 이상의 레이아웃 패턴들은 생략되며, 레이아웃 패턴들(250a~250g)의 하나 이상의 레이아웃 패턴들은 그리드 라인들(260a~260i) 중의 대응하는 그리드 라인을 따라 상이한 길이들 및/또는 상이한 수의 세그먼트들을 갖는다.
몇몇의 실시예들에서, 제2 레이아웃층을 위해 이용가능한 그리드 라인들의 세트 및 대응하는 레이아웃 패턴들은 도 1b와 도 2a 내지 도 2c에서 도시된 하나 이상의 실시예들의 특성들의 조합을 갖는다.
도 3은 몇몇의 실시예들에 따라 도 1a에서의 제1 세트의 그리드 라인들의 대안책으로서 이용가능한 그리드 라인들 및 대응하는 예시적인 레이아웃 패턴들의 도면이다. 도 3은 도 1a의 제1 레이아웃층을 대체하기 위해 이용가능한 레이아웃층을 포함한 레이아웃의 일부분(300)을 도시한다. 도 3에서의 레이아웃층은 그리드 라인들(320)에 기초하여 배치된 레이아웃 패턴들(310)을 포함한다. 도 3은 또한 셀 경계들(132, 134, 136, 138)에 의해 둘러싸여있는 표준 셀 영역(130)을 도시한다. 레이아웃 패턴들(310)은 도 1a에서의 레이아웃 패턴들(110)에 대응하며, 그리드 라인들(320)은 도 1a에서의 그리드 라인들(120)에 대응한다. 이들의 상세한 설명은 생략한다.
그리드 라인들(320)은 라인 피치(P60)를 갖는다. 레이아웃 패턴들(310)은 대응하는 그리드 라인들(320)과 정렬된다. 레이아웃 패턴(310a)은 셀 경계(132)와 정렬되며, 레이아웃 패턴(310b)은 셀 경계(134)와 정렬된다. 레이아웃 패턴들(310)은 폭(W60)과 간격(S60)을 갖는다. 간격(S60)은 S60 = (P60-W60)의 방식으로 결정될 수 있다. 몇몇의 실시예들에서, 라인 피치(P60), 폭(W60) 및 간격(S60)은 여기서 설명된 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다.
도 3에서 도시된 실시예는 도 1b, 도 2a 내지 도 2c에서 도시된 제2 레이아웃층을 위한 라인 피치들(P20, P30, P40, 또는 P50)보다 큰 라인 피치(P60)를 갖는다. 이와 대비되어, 도 1a에서의 실시예는 라인 피치들(P20, P30, P40, 또는 P50)보다 작은 라인 피치(P10)를 갖는다. 몇몇의 실시예들에서, 도 3에서 도시된 제1 컴포넌트층은 제1 도전층에 대응하며, 도 1b, 도 2a 내지 도 2c에 따른 제2 컴포넌트층은 제1 도전층 위 또는 아래에 있는 제2 도전층에 대응한다.
몇몇의 실시예들에서, 그리드 라인들(320)은 대응하는 레이아웃층의 레이아웃 패턴을 배치시키기 위해 이용가능한 참조 라인들을 나타낸다. 그러므로, 몇몇의 실시예들에서, 레이아웃 패턴들(310)의 하나 이상의 레이아웃 패턴들은 생략되며, 레이아웃 패턴들(310)의 하나 이상의 레이아웃 패턴들은 그리드 라인들(320) 중의 대응하는 그리드 라인을 따라 상이한 길이들 및/또는 상이한 수의 세그먼트들을 갖는다.
도 4a는 몇몇의 실시예들에 따른 다른 레이아웃 설계(400)의 일부분(400A)의 도면이다. 도 4a는 제3 그리드 라인들의 세트(420)에 기초하여 배치된 레이아웃 패턴들(410)을 갖는 레이아웃 설계(400)의 제1 레이아웃층을 도시한다. 레이아웃 패턴들(410)은 표준 셀 레이아웃의 일부이며, 이것은 방향(X)을 따라 연장하는 셀 경계들(432, 434)과, 방향(Y)을 따라 연장하는 셀 경계들(436, 438)에 의해 둘러싸여있는 표준 셀 영역(430)을 갖는다. 표준 셀 영역(430)과 셀 경계들(432~438)은 표준 셀 영역(130)과 셀 경계들(132~138)에 대응하며, 따라서 이에 대한 상세한 설명은 생략한다.
도 1a에서의 그리드 라인들(120)과 비교하여, 제3 그리드 라인들의 세트(420)는 방향(Y)을 따라 연장하며 라인 피치(P70)를 갖는다. 제3 그리드 라인들의 세트(420)는 셀 경계들(436, 438)과 오버랩하는 대응하는 그리드 라인들을 갖는다. 레이아웃 패턴들(410)은 제3 그리드 라인들의 세트(420)의 대응하는 그리드 라인들과 정렬되어 배치된다. 레이아웃 패턴들(410)은 폭(W70)을 갖는다. 제3 그리드 라인들의 세트(420)의 두 개의 인접한 그리드 라인들간의 간격(S70)은 S70 = (P70-W70)의 방식으로 결정될 수 있다.
제3 레이아웃 패턴들의 세트(410)는 방향(Y)을 따라 연장하는 제1 컴포넌트층 내의 집적 회로의 제1 세트의 컴포넌트들을 제조하는 것에 대응한다. 몇몇의 실시예들에서, 라인 피치(P70), 폭(W70) 및 간격(S70)은 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다.
도 4b는 몇몇의 실시예들에 따라 제4 그리드 라인들의 세트(450)에 기초하여 배치된 레이아웃 패턴들(440)을 갖는 레이아웃 설계(40)의 제2 레이아웃층을 보여주는 도 4a의 레이아웃 설계(400)의 일부분(400B)의 도면이다. 레이아웃 패턴들(440)은 셀 경계들(432~438)에 의해 둘러싸여있는 표준 셀 영역(430)을 갖는, 도 4a의 표준 셀 레이아웃의 일부이다.
제4 그리드 라인들의 세트(450)는 방향(Y)을 따라 연장하며, 셀 경계(436)와 오버랩하는 제1 그리드 라인(452)과 셀 경계(438)와 오버랩하는 제2 그리드 라인(454)을 갖는다. 제4 그리드 라인들의 세트(450)는 셀 경계들(436, 438) 사이를 지나가는 그리드 라인들(456)을 더 포함한다. 그리드 라인들(456)은 라인 피치(P80)를 갖는다. 그리드 라인(452)에서 이에 가장 가까이에 있는 그리드 라인들(456)까지는 라인 피치(P82)를 갖고, 그리드 라인(454)에서 이에 가장 가까이에 있는 그리드 라인들(456)까지는 라인 피치(P84)를 갖는다. 도 4b에서 도시된 실시예에서, 라인 피치들(P82, P84)은 라인 피치(P80)보다 크다. 몇몇의 실시예들에서, 라인 피치들(P82, P84)는 상이하다.
레이아웃 패턴들(440)은 제4 그리드 라인들의 세트(450)의 대응하는 그리드 라인들과 정렬되어 배치된다. 레이아웃 패턴들(440)은 그리드 라인(452)을 따라 정렬된 레이아웃 패턴(442), 그리드 라인(454)을 따라 정렬된 레이아웃 패턴(444)을 포함하며, 레이아웃 패턴들(446) 각각은 대응하는 그리드 라인(456)을 따라 정렬된다. 레이아웃 패턴들(446)은 폭(W80)을 갖는다. 레이아웃 패턴(442)은 폭(W82)을 갖고, 레이아웃 패턴(444)은 폭(W84)을 갖는다. 또한, 레이아웃 패턴들(446)은 간격(S80)을 갖는다. 레이아웃 패턴(442)과 이에 가장 가까이에 있는 레이아웃 패턴들(446)은 간격(S82)를 갖고, 레이아웃 패턴(444)과 이에 가장 가까이에 있는 레이아웃 패턴들(446)은 간격(S84)를 갖는다. 도 4b에서 도시된 실시예에서, 폭들(W82, W84)은 폭(W20)보다 크다. 몇몇의 실시예들에서, 라인 폭들(W82, W84)는 상이하다.
레이아웃 패턴들(440)은 방향(Y)을 따라 연장하는 제2 컴포넌트층 내의, 도 4a에서 상술한 집적 회로의 제2 세트의 컴포넌트들을 제조하는 것에 대응한다. 몇몇의 실시예들에서, 라인 피치(P80), 폭(W80) 및 간격(S80)은 상술한 미리결정된 제조 공정에 의해 허용되는 결과적인 집적 회로의 면적을 최소화시키도록 세팅된다.
도 4a와 도 4b에서 도시된 실시예들에서, 제1 컴포넌트층은 게이트 구조물층에 대응하며, 제2 컴포넌트층은 게이트 구조물층 위의 도전층에 대응한다. 몇몇의 실시예들에서, 제1 컴포넌트층은 게이트 구조물층 위의 제1 도전층에 대응하며, 제2 컴포넌트층은 제1 도전층 위의 제2 도전층에 대응한다.
상기의 관점에서, 도 4a와 도 4b에서 도시된 실시예들은, 그리드 라인들과 레이아웃 패턴들의 배향들을 제외하고, 도 1a와 도 1b에서 도시된 실시예들과 유사한 방식으로 배열된다. 몇몇의 실시예들에서, 도 2a 내지 도 2c에서 도시된 실시예들은 또한 도 4b의 실시예의 대안책들로서 작동하도록 수정되어 이용가능하다. 몇몇의 실시예들에서, 도 3에서 도시된 실시예는 또한 도 4a의 실시예의 대안책으로서 작동하도록 수정되어 이용가능하다.
도 5는 몇몇의 실시예들에 따라 커팅 레이아웃 패턴들의 세트(512, 514)를 갖는 레이아웃 설계(500)의 일부분의 도면이다.
레이아웃 설계(500)는 다른 표준 셀(520’)과 접해 있도록 구성된 표준 셀(520)을 포함한다. 표준 셀(520)은 방향(X)을 따라 연장한 셀 경계들(522, 524)과 방향(Y)을 따라 연장한 셀 경계들(526, 528)을 포함한다. 표준 셀(520)은 방향(X)을 따라 연장하며, 방향(Y)을 따라 측정가능한 거리(D10)에 총체적으로 걸쳐있는 레이아웃 패턴들의 세트(532, 534, 536)를 포함한다. 도 5에서 도시된 실시예에서, 레이아웃 패턴(532)은 셀 경계들(526, 528) 사이에 있고, 레이아웃 패턴(534)은 셀 경계들(526, 528)을 넘어 연장하며, 레이아웃 패턴(536)은 셀 경계들(526, 528)과 오버랩하는 가장자리들을 갖는다. 레이아웃 패턴(532, 534, 536)은 방향(X)을 따라 연장하는 컴포넌트층 내의 컴포넌트들의 세트에 대응한다. 몇몇의 실시예들에서, 레이아웃 패턴(532, 534, 536)에 기초하여 형성된 컴포넌트층은 도전층이다.
커팅 레이아웃 패턴들(512, 514)은 레이아웃 패턴(532, 534, 536)에 기초하여 형성되고 제거 공정에 의해 제거 처리를 받는 컴포넌트들의 세트의 일부분에 대응한다. 커팅 레이아웃 패턴(512)은 셀 경계(526)와 정렬되며, 커팅 레이아웃 패턴(514)은 셀 경계(528)와 정렬된다. 커팅 레이아웃 패턴들(512, 514)은 거리(D10) 이상의 길이(L10)를 갖는다. 커팅 레이아웃 패턴들(512, 514)은 폭(W10)을 갖는다. W10은 0.4ㆍW10 내지 0.6ㆍW10와 같이, 가장 가까이에 있는 셀 경계들(526 또는 528)에 대한 대응하는 도전층 내의 임의의 결과적인 컴포넌트들의 충분한 클리어런스(clearance)를 보장하도록 세팅된다. 몇몇의 실시예들에서, 폭(W10)은 미리결정된 제조 공정에 의해 허용가능한 대응하는 컴포넌트층 내의 컴포넌트들 사이의 최소 간격에 따라 세팅된다.
표준 셀(520’)은 셀 경계들(522’, 524’, 526’, 528’), 레이아웃 패턴들(532’, 534’, 536’) 및 커팅 레이아웃 패턴들(512’, 514’)을 비롯하여, 표준 셀(520)의 구성과 유사한 구성을 갖는다. 커팅 레이아웃 패턴들(512, 514, 512’, 514’)로, 표준 셀들(520)과 표준 셀(520’)은 레이아웃 패턴들(532, 534, 536, 532’, 534’, 536’)과 이에 대응하는 셀 경계들(526, 528, 526’, 528’) 사이의 클리어런스(clearance)의 결여의 결과로서, 설계 룰의 위반을 일으키지 않고서 셀 경계들(528, 526’)에 끈김없이 접해있는데 적합하다.
도 6은 몇몇의 실시예들에 따른 레이아웃 설계를 형성하는 방법(600)의 흐름도이다. 추가적인 동작들이 도 6에서 도시된 방법(600) 이전에, 그 도중에, 및/또는 그 이후에서 수행될 수 있다는 것과, 다른 몇몇의 공정들은 여기서 단지 간략하게 설명될 수 있다는 것을 이해할 것이다.
방법(600)은 제1 세트의 레이아웃 패턴들이 생성되는 동작(610)으로 시작한다. 제1 세트의 레이아웃 패턴들은 집적 회로의 제1 컴포넌트층 내에서 제1 세트의 컴포넌트들을 제조하는 것에 대응한다. 몇몇의 실시예들에서, 제1 세트의 레이아웃 패턴들은 도 1a에서의 레이아웃 패턴들(110), 도 3에서의 레이아웃 패턴들(310), 또는 도 4a에서의 레이아웃 패턴들(410)에 대응한다.
방법(600)은 동작(610)에서 생성된 제1 세트의 레이아웃 패턴들이 제1 레이아웃층 내에 배치되는 동작(620)으로 진행한다. 제1 세트의 레이아웃 패턴들은 제1 세트의 그리드 라인들의 하나 이상의 그리드 라인들과 정렬된다. 몇몇의 실시예들에서, 제1 세트의 그리드 라인들은 도 1a에서의 그리드 라인들(120), 도 3에서의 그리드 라인들(320), 또는 도 4a에서의 그리드 라인들(420)에 대응한다. 몇몇의 실시예들에서, 제1 세트의 그리드 라인들 중의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하며, 제1 세트의 그리드 라인들 중의 제2 그리드 라인은 표준 셀 레이아웃의 제2 셀 경계와 오버랩한다.
몇몇의 실시예들에서, 제1 세트의 그리드 라인들은 도 1a에서의 라인 피치(P10), 도 3에서의 라인 피치(P60), 및 도 4a에서의 라인 피치(P70)와 같은, 라인 피치를 갖는다. 몇몇의 실시예들에서, 제1 세트의 레이아웃 패턴들은, 도 1a에서의 폭(W10), 도 3에서의 폭(W60) 및 도 4a에서의 폭(W70)과 같은, 폭을 갖는다.
방법(600)은 제2 세트의 레이아웃 패턴들이 생성되는 동작(630)으로 진행한다. 제2 세트의 레이아웃 패턴들은 집적 회로의 제2 컴포넌트층 내에서 제2 세트의 컴포넌트들을 제조하는 것에 대응한다. 몇몇의 실시예들에서, 제2 세트의 레이아웃 패턴들은 도 1b에서의 레이아웃 패턴들(140), 도 2a에서의 레이아웃 패턴들(210a~210h), 도 2b에서의 레이아웃 패턴들(230a~230h), 도 2c에서의 레이아웃 패턴들(250a~250g), 또는 도 4b에서의 레이아웃 패턴(440)에 대응한다.
방법(600)은 동작(630)에서 생성된 제2 세트의 레이아웃 패턴들이 제2 레이아웃층 내에 배치되는 동작(640)으로 진행한다. 제2 세트의 레이아웃 패턴들은 제2 세트의 그리드 라인들의 하나 이상의 그리드 라인들과 정렬된다. 몇몇의 실시예들에서, 제2 세트의 그리드 라인들은 도 1b에서의 그리드 라인들(150), 도 2a에서의 그리드 라인들(220a~220j), 도 2b에서의 그리드 라인들(240a~240j), 도 2c에서의 그리드 라인들(260a~260i), 또는 도 4b에서의 그리드 라인(450)에 대응한다. 몇몇의 실시예들에서, 제2 세트의 그리드 라인들 중의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하며, 제2 세트의 그리드 라인들 중의 제2 그리드 라인은 표준 셀 레이아웃의 제2 셀 경계와 오버랩한다.
몇몇의 실시예들에서, 제2 세트의 그리드 라인들은 도 1b에서의 라인 피치들(P20, P22, P24), 도 2a에서의 라인 피치들(P30, P32, P34), 도 2b에서의 라인 피치들(P40, P42, P44), 도 2c에서의 라인 피치들(P50, P52, P54), 또는 도 4b에서의 라인 피치들(P80, P82, P84)과 같은 적어도 두 개의 상이한 라인 피치들을 갖는다. 몇몇의 실시예들에서, 제2 세트의 레이아웃 패턴들은 도 2b에서의 폭(W40)과 같은 폭을 갖는다. 몇몇의 실시예들에서, 제2 세트의 레이아웃 패턴들은 도 1b에서의 폭들(W20, W22, W24), 도 2a에서의 폭들(W30, W32, W34), 도 2c에서의 폭들(W50, W52, W54), 또는 도 4b에서의 폭들(W80, W82, W84)과 같은 적어도 두 개의 상이한 폭들을 갖는다.
방법(600)은 제3 레이아웃 패턴들의 세트가 생성되어 제3 레이아웃층 내에 배치되는 동작(650)으로 진행한다. 몇몇의 실시예들에서, 제3 레이아웃 패턴들의 세트는 제거 공정에 의해 제거 처리를 받는 제2 세트의 컴포넌트들의 일부분에 대응한다. 몇몇의 실시예들에서, 제3 레이아웃 패턴들의 세트는 도 5에서의 레이아웃 패턴들(512, 514, 512’, 514’)에 대응한다.
몇몇의 실시예들에서, 제1 컴포넌트층과 제2 컴포넌트층은 각각 다음의 집적 회로의 컴포넌트층들 중의 상이한 컴포넌트층에 대응한다: FinFET을 위한 핀 구조물층; 핀 구조물층 위의 제1 도전층; 및 제1 도전층 위의 제2 도전층. 몇몇의 실시예들에서, 제1 컴포넌트층과 제2 컴포넌트층은 각각 다음의 집적 회로의 컴포넌트층들 중의 상이한 컴포넌트층에 대응한다: 게이트 구조물층; 게이트 구조물층 위의 제1 도전층; 및 제1 도전층 위의 제2 도전층.
도 7은 몇몇의 실시예들에 따른 레이아웃 설계 시스템(700)의 기능 블럭도이다. 레이아웃 설계 시스템(700)은 도 6에서 개시되고 도 1a 내지 도 5와 결부되어 자세하게 설명된 방법(600)의 하나 이상의 동작들을 구현하기 위해 이용가능하다.
레이아웃 설계 시스템(700)은 제1 컴퓨터 시스템(710), 제2 컴퓨터 시스템(720), 네트워크화된 저장 디바이스(730) 및 제1 컴퓨터 시스템(710)과 제2 컴퓨터 시스템(720)과 네트워크화된 저장 디바이스(730)를 연결시키는 네트워크(740)를 포함한다. 몇몇의 실시예들에서, 제2 컴퓨터 시스템(720), 저장 디바이스(730), 및 네트워크(740) 중 하나 이상은 생략된다.
제1 컴퓨터 시스템(710)은 명령어들의 세트(714a), 레이아웃 설계(714b), 또는 명령어들의 세트(714a)를 실행하기 위한 임의의 매개 데이터(714c)로 인코딩된, 즉 이것들을 저장한 컴퓨터로 판독가능한 비일시적 저장 매체(714)와 통신가능하게 결합된 하드웨어 프로세서(712)를 포함한다. 프로세싱 유닛(712)은 컴퓨터로 판독가능한 저장 매체(714)와 전기적으로 및 통신가능하게 결합된다. 프로세서(712)는 컴퓨터(710)로 하여금 도 6과 결부되어 설명된 방법(600)을 수행하기 위한 레이아웃 설계 툴로서 이용가능하게 하기 위해 컴퓨터로 판독가능한 저장 매체(714) 내에 인코딩된 명령어들의 세트(714a)를 실행하도록 구성된다.
몇몇의 실시예들에서, 명령어들의 세트(714a), 레이아웃 설계(714b), 또는 매개 데이터(714c)는 저장 매체(714) 이외의 다른 비일시적 저장 매체 내에 저장된다. 몇몇의 실시예들에서, 명령어들의 세트(714a), 레이아웃 설계(714b), 또는 매개 데이터(714c) 중 일부 또는 그 전부는 네트워크화된 저장 디바이스(730) 또는 제2 컴퓨터 시스템(720)에서의 비일시적 저장 매체 내에 저장된다. 이러한 경우, 컴퓨터(710) 외부에 저장된 명령어들의 세트(714a), 레이아웃 설계(714b), 또는 매개 데이터(714c) 중 일부 또는 그 전부는 네트워크(740)를 통해 프로세싱 유닛(712)에 의해 액세스가능하다.
몇몇의 실시예들에서, 프로세서(712)는 중앙 프로세싱 유닛(CPU), 멀티 프로세서, 분산형 프로세싱 시스템, 응용 특정 집적 회로(ASIC), 및/또는 적절한 프로세싱 유닛이다.
몇몇의 실시예들에서, 컴퓨터로 판독가능한 저장 매체(714)는 전자적, 자기적, 광학적, 전자기적, 적외선, 및/또는 반도체 시스템(또는 장치 또는 디바이스)이다. 예를 들어, 컴퓨터로 판독가능한 저장 매체(714)는 반도체 또는 고체상태 메모리, 자기 테이프, 착탈가능형 컴퓨터 디스켓, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 강체 자기 디스크, 및/또는 광학 디스크가 포함된다. 광학 디스크를 이용한 몇몇의 실시예들에서, 컴퓨터로 판독가능한 저장 매체(714)는 CD-ROM(compact disk-read only memory), CD-R/W(compact disk-read/write), 및/또는 DVD(digital video disc)를 포함한다.
컴퓨터 시스템(710)는, 적어도 몇몇의 실시예들에서, 입력/출력 인터페이스(716) 및 디스플레이 유닛(717)을 포함한다. 입력/출력 인터페이스(716)는 프로세서(712)에 결합되며, 회로 설계자로 하여금 제1 컴퓨터 시스템(710)을 조작하게 해준다. 적어도 몇몇의 실시예들에서, 디스플레이 유닛(717)은 명령어들의 세트(714a)를 실행하는 상태를 디스플레이하며, 적어도 몇몇의 실시예들에서, GUI(Graphical User Interface)를 제공한다. 적어도 몇몇의 실시예들에서, 디스플레이 유닛(717)은 실시간 방식으로 명령어들의 세트(714a)를 실행하는 상태를 디스플레이한다. 적어도 몇몇의 실시예들에서, 입력/출력 인터페이스(716)와 디스플레이(717)는 조작자로 하여금 상호작용 방식으로 컴퓨터 시스템(710)을 조작하게 해준다.
적어도 몇몇의 실시예들에서, 컴퓨터 시스템(700)은 또한 프로세서(712)에 결합된 네트워크 인터페이스(718)를 포함한다. 네트워크 인터페이스(718)는 컴퓨터 시스템(710)으로 하여금 네트워크(740)와 통신할 수 있게 해주며, 이 네트워크(740)에는 하나 이상의 다른 컴퓨터 시스템들이 연결되어 있다. 네트워크 인터페이스는 BLUETOOTH, WIFI, WIMAX, GPRS, 또는 WCDMA와 같은 무선 네트워크 인터페이스; 또는 ETHERNET, USB, 또는 IEEE-1394와 같은 유선 네트워크 인터페이스를 포함한다.
본 발명개시의 양태들을 본 발명분야의 당업자가 보다 잘 이해할 수 있도록 앞에서는 여러 개의 실시예들의 특징들을 약술해왔다. 본 발명분야의 당업자는 여기서 소개한 실시예들의 동일한 목적들을 수행하거나 및/또는 동일한 장점들을 달성하기 위한 다른 공정들 및 구조물들을 설계하거나 또는 수정하기 위한 기초로서 본 발명개시를 자신들이 손쉽게 이용할 수 있다는 것을 알아야 한다. 본 발명분야의 당업자는 또한 이와 같은 등가적 구성들은 본 발명개시의 사상과 범위를 이탈하지 않는다는 것과, 본 발명개시의 사상과 범위를 이탈하지 않고서 당업자가 다양한 변경들, 대체들, 및 개조들을 본 발명에서 행할 수 있다는 것을 자각해야 한다.

Claims (10)

  1. 집적 회로를 제조하기 위한 레이아웃 설계(layout design)를 형성하는 방법에 있어서,
    제1 레이아웃층 내에 제1 세트의 레이아웃 패턴들을 배치시키는 동작으로서, 상기 제1 세트의 레이아웃 패턴들은 제1 세트의 그리드 라인들 중 하나 이상의 그리드 라인과 정렬되고, 상기 제1 세트의 레이아웃 패턴들은 상기 집적 회로의 제1 컴포넌트층 내에 제1 세트의 컴포넌트들을 제조하는 것에 대응하고, 상기 제1 세트의 그리드 라인들은 제1 방향을 따라 연장하며, 상기 제1 세트의 그리드 라인들의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하고, 상기 제1 세트의 그리드 라인들의 제2 그리드 라인은 상기 표준 셀 레이아웃의 제2 셀 경계와 오버랩하는 것인, 상기 제1 세트의 레이아웃 패턴들을 배치시는 동작; 및
    제2 레이아웃층 내에 제2 세트의 레이아웃 패턴들을 배치시키는 동작으로서, 상기 제2 세트의 레이아웃 패턴들은 제2 세트의 그리드 라인들 중 하나 이상의 그리드 라인과 정렬되며, 상기 제2 세트의 레이아웃 패턴들은 상기 집적 회로의 제2 컴포넌트층 내에 제2 세트의 컴포넌트들을 제조하는 것에 대응하고, 상기 제2 세트의 그리드 라인들은 상기 제1 방향을 따라 연장하며 적어도 두 개의 상이한 라인 피치들을 갖고, 상기 제2 세트의 그리드 라인들의 제1 그리드 라인은 상기 표준 셀 레이아웃의 상기 제1 셀 경계와 오버랩하고, 상기 제2 세트의 그리드 라인들의 제2 그리드 라인은 상기 표준 셀 레이아웃의 상기 제2 셀 경계와 오버랩하는 것인, 상기 제2 세트의 레이아웃 패턴들을 배치시키는 동작
    을 포함하고,
    상기 동작들 중 적어도 하나의 동작은 하드웨어 프로세서에 의해 수행되는 것인, 집적 회로를 제조하기 위한 레이아웃 설계를 형성하는 방법.
  2. 레이아웃 설계를 형성하는 시스템에 있어서,
    명령어들의 세트로 인코딩된 비일시적 저장 매체; 및
    상기 비일시적 저장 매체와 통신가능하게 결합되고 상기 명령어들의 세트를 실행시키도록 구성된 하드웨어 프로세서
    를 포함하고, 상기 명령어들의 세트는, 상기 프로세서로 하여금,
    제1 레이아웃층 내에 제1 세트의 레이아웃 패턴들을 배치시키고,
    제2 레이아웃층 내에 제2 세트의 레이아웃 패턴들을 배치시키도록 구성되고,
    상기 제1 세트의 레이아웃 패턴들은 제1 세트의 그리드 라인들 중 하나 이상의 그리드 라인들과 정렬되며, 상기 제1 세트의 레이아웃 패턴들은 집적 회로의 제1 컴포넌트층 내에서 제1 세트의 컴포넌트들을 제조하는 것에 대응하고, 상기 제1 세트의 그리드 라인들은 제1 방향을 따라 연장하며, 상기 제1 세트의 그리드 라인들의 제1 그리드 라인은 표준 셀 레이아웃의 제1 셀 경계와 오버랩하고, 상기 제1 세트의 그리드 라인들의 제2 그리드 라인은 상기 표준 셀 레이아웃의 제2 셀 경계와 오버랩하고,
    상기 제2 세트의 레이아웃 패턴들은 제2 세트의 그리드 라인들 중 하나 이상의 그리드 라인과 정렬되며, 상기 제2 세트의 레이아웃 패턴들은 상기 집적 회로의 제2 컴포넌트층 내에서 제2 세트의 컴포넌트들을 제조하는 것에 대응하고, 상기 제2 세트의 그리드 라인들은 상기 제1 방향을 따라 연장하며 적어도 두 개의 상이한 라인 피치들을 갖고, 상기 제2 세트의 그리드 라인들의 제1 그리드 라인은 상기 표준 셀 레이아웃의 상기 제1 셀 경계와 오버랩하고, 상기 제2 세트의 그리드 라인들의 제2 그리드 라인은 상기 표준 셀 레이아웃의 상기 제2 셀 경계와 오버랩하는 것인, 레이아웃 설계를 형성하는 시스템.
  3. 제2항에 있어서,
    상기 명령어들의 세트는, 상기 프로세서로 하여금, 상기 제1 세트의 레이아웃 패턴들을 생성하게 하도록 구성되며,
    상기 제1 세트의 레이아웃 패턴들의 각각의 레이아웃 패턴은 제1 폭을 갖는 것인, 레이아웃 설계를 형성하는 시스템.
  4. 제2항에 있어서,
    상기 명령어들의 세트는, 상기 프로세서로 하여금, 상기 제2 세트의 레이아웃 패턴들을 생성하게 하도록 구성되며,
    상기 제2 세트의 레이아웃 패턴들은,
    제1 폭을 갖는 제1 레이아웃 패턴; 및
    상기 제1 폭과는 상이한 제2 폭을 갖는 제2 레이아웃 패턴
    을 포함하며, 상기 제2 세트의 레이아웃 패턴들의 상기 제1 레이아웃 패턴과 상기 제2 레이아웃 패턴은 상기 제2 세트의 그리드 라인들의 상이한 그리드 라인들과 정렬된 것인, 레이아웃 설계를 형성하는 시스템.
  5. 제2항에 있어서,
    상기 명령어들의 세트는, 상기 프로세서로 하여금, 상기 제2 세트의 레이아웃 패턴들을 생성하게 하도록 구성되며,
    상기 제2 세트의 레이아웃 패턴들은,
    제1 폭을 갖는 제1 레이아웃 패턴;
    제2 폭을 갖는 제2 레이아웃 패턴; 및
    제3 폭을 갖는 제3 레이아웃 패턴
    을 포함하고,
    상기 제2 세트의 레이아웃 패턴들의 상기 제1 레이아웃 패턴, 상기 제2 레이아웃 패턴 및 상기 제3 레이아웃 패턴은 상기 제2 세트의 그리드 라인들의 상이한 그리드 라인들과 정렬되며,
    상기 제1 폭, 상기 제2 폭, 및 상기 제3 폭은 상이한 것인, 레이아웃 설계를 형성하는 시스템.
  6. 제2항에 있어서,
    상기 명령어들의 세트는, 상기 프로세서로 하여금, 상기 제2 세트의 레이아웃 패턴들을 생성하게 하도록 구성되며,
    상기 제2 세트의 레이아웃 패턴들은,
    상기 제2 세트의 그리드 라인들의 제1 그리드 라인과 정렬되며 제1 폭을 갖는 제1 레이아웃 패턴; 및
    상기 제2 세트의 그리드 라인들의 제2 그리드 라인과 정렬되며 상기 제1 폭과는 상이한 제2 폭을 갖는 제2 레이아웃 패턴
    을 포함한 것인, 레이아웃 설계를 형성하는 시스템.
  7. 제2항에 있어서,
    상기 명령어들의 세트는, 상기 프로세서로 하여금, 제3 레이아웃층 내에 제3 세트의 레이아웃 패턴들을 배치시키도록 구성되고,
    상기 제3 세트의 레이아웃 패턴들은 제2 방향을 따라 연장하며 상기 표준 셀 레이아웃의 제3 셀 경계 및 제4 셀 경계와 정렬되고,
    상기 제3 세트의 레이아웃 패턴들은, 제거 공정에 의해 제거되도록 구성된 상기 제2 세트의 컴포넌트들의 일부분에 대응하는 것인, 레이아웃 설계를 형성하는 시스템.
  8. 집적 회로에 있어서,
    미리결정된 방향을 따라 연장하는 제1 컴포넌트층 내의 제1 세트의 컴포넌트들로서, 상기 제1 세트의 컴포넌트들의 제1 컴포넌트는 표준 셀의 제1 셀 경계와 정렬되며, 상기 제1 세트의 컴포넌트들의 제2 컴포넌트는 상기 표준 셀의 제2 셀 경계와 정렬되는 것인, 상기 제1 세트의 컴포넌트들; 및
    상기 미리결정된 방향을 따라 연장하는 제2 컴포넌트층 내의 제2 세트의 컴포넌트들로서, 상기 제2 세트의 컴포넌트들의 제1 컴포넌트는 상기 표준 셀의 상기 제1 셀 경계와 정렬되며, 상기 제2 세트의 컴포넌트들의 제2 컴포넌트는 상기 표준 셀의 상기 제2 셀 경계와 정렬되고, 상기 제2 컴포넌트층은 인접한 그리드 라인들을 포함하고, 인접한 제1 및 제2 그리드 라인들의 피치는 인접한 제3 및 제4 그리드 라인들의 피치와 상이한 것인, 상기 제2 세트의 컴포넌트들
    을 포함하는 집적 회로.
  9. 제8항에 있어서,
    상기 제2 세트의 컴포넌트들의 제1 컴포넌트는 제1 폭을 갖고,
    상기 제2 세트의 컴포넌트들의 제1 컴포넌트와 상기 제2 세트의 컴포넌트들의 제2 컴포넌트 사이에, 상기 제1 폭과는 상이한 제2 폭을 갖는 상기 제2 세트의 컴포넌트들의 제3 컴포넌트가 있는 것인, 집적 회로.
  10. 제8항에 있어서,
    i) 상기 제1 컴포넌트층과 상기 제2 컴포넌트층 각각은, 상기 집적 회로의 컴포넌트층들인,
    FinFET을 위한 핀 구조물층;
    상기 핀 구조물층 위의 제1 도전층; 및
    상기 제1 도전층 위의 제2 도전층
    중 상이한 컴포넌트층에 대응하거나,
    ii) 상기 제1 컴포넌트층과 상기 제2 컴포넌트층 각각은, 상기 집적 회로의 컴포넌트층들인,
    게이트 구조물층;
    상기 게이트 구조물층 위의 제1 도전층; 및
    상기 제1 도전층 위의 제2 도전층
    중 상이한 컴포넌트층에 대응하는 것인, 집적 회로.
KR1020150165531A 2014-11-26 2015-11-25 레이아웃 설계를 형성하기 위한 방법 및 시스템 KR101821460B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,175 2014-11-26
US14/555,175 US9626472B2 (en) 2014-11-26 2014-11-26 Method and system of forming layout design

Publications (2)

Publication Number Publication Date
KR20160063270A KR20160063270A (ko) 2016-06-03
KR101821460B1 true KR101821460B1 (ko) 2018-01-23

Family

ID=56010480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150165531A KR101821460B1 (ko) 2014-11-26 2015-11-25 레이아웃 설계를 형성하기 위한 방법 및 시스템

Country Status (3)

Country Link
US (1) US9626472B2 (ko)
KR (1) KR101821460B1 (ko)
TW (1) TWI571759B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200037108A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 셀 영역을 갖는 반도체 디바이스, 및 이를 위한 레이아웃 다이어그램 생성 방법 및 시스템

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10402529B2 (en) * 2016-11-18 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and layout of an integrated circuit
US10275559B2 (en) 2016-11-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for legalizing mixed-cell height standard cells of IC
US10157258B2 (en) 2016-11-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for evaluating failure-in-time
US9852989B1 (en) 2016-11-28 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Power grid of integrated circuit
US10509883B2 (en) 2016-11-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for layout generation with constrained hypergraph partitioning
US10970450B2 (en) * 2016-11-29 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structures and semiconductor devices having same
TWI632441B (zh) 2017-01-20 2018-08-11 財團法人工業技術研究院 機台的預診斷方法及預診斷裝置
KR102387949B1 (ko) * 2017-05-24 2022-04-18 삼성전자주식회사 집적회로 소자
US11271010B2 (en) * 2017-09-20 2022-03-08 Intel Corporation Multi version library cell handling and integrated circuit structures fabricated therefrom
KR102495912B1 (ko) 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
US10997348B2 (en) * 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
US11080454B2 (en) * 2019-08-30 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit, system, and method of forming the same
DE102020127090A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mehrfinnenlayout, verfahren, system und bauelement
US11151297B2 (en) 2020-02-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple fin count layout, method, system, and device
DE102020125839A1 (de) 2020-03-05 2021-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter schaltkreis und verfahren zu seiner bildung
US11651133B2 (en) * 2020-03-05 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming same
CN111709213B (zh) * 2020-06-18 2023-04-14 成都微光集电科技有限公司 标准单元库设计检查方法和系统以及可读存储介质
KR20220022498A (ko) 2020-08-18 2022-02-28 삼성전자주식회사 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011034474A (ja) * 2009-08-05 2011-02-17 Fujitsu Semiconductor Ltd 配線レイアウト方法及び配線レイアウト装置
JP2011238746A (ja) * 2010-05-10 2011-11-24 Panasonic Corp 半導体装置及びそのレイアウト作成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク
US8631377B2 (en) 2009-05-14 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for designing cell rows with differing cell heights
US8728892B2 (en) 2011-05-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive fin design for FinFETs
US8806392B2 (en) 2012-12-03 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Distinguishable IC patterns with encoded information
US9418254B2 (en) 2013-02-01 2016-08-16 Mxtran Inc. Integrated circuit film and method for manipulating the same
KR102021768B1 (ko) 2013-03-15 2019-09-17 삼성전자 주식회사 반도체 장치의 제조 방법 및 그 방법에 의해 제조된 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011034474A (ja) * 2009-08-05 2011-02-17 Fujitsu Semiconductor Ltd 配線レイアウト方法及び配線レイアウト装置
JP2011238746A (ja) * 2010-05-10 2011-11-24 Panasonic Corp 半導体装置及びそのレイアウト作成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200037108A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 셀 영역을 갖는 반도체 디바이스, 및 이를 위한 레이아웃 다이어그램 생성 방법 및 시스템
US10977418B2 (en) 2018-09-28 2021-04-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with cell region, method of generating layout diagram and system for same
KR102281559B1 (ko) * 2018-09-28 2021-07-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 셀 영역을 갖는 반도체 디바이스, 및 이를 위한 레이아웃 다이어그램 생성 방법 및 시스템
US11568125B2 (en) 2018-09-28 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with cell region, method of generating layout diagram and system for same

Also Published As

Publication number Publication date
TW201619861A (zh) 2016-06-01
KR20160063270A (ko) 2016-06-03
US9626472B2 (en) 2017-04-18
US20160147927A1 (en) 2016-05-26
TWI571759B (zh) 2017-02-21

Similar Documents

Publication Publication Date Title
KR101821460B1 (ko) 레이아웃 설계를 형성하기 위한 방법 및 시스템
KR101789881B1 (ko) 레이아웃 설계를 형성하는 방법 및 시스템
US11341308B2 (en) Method and layout of an integrated circuit
US11631661B2 (en) Integrated circuit having angled conductive feature
TWI644226B (zh) Xor邏輯電路
US10565348B2 (en) System for and method of fabricating an integrated circuit
US11574110B2 (en) Method of forming an integrated circuit
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
US20200411503A1 (en) Integrated circuit and method of forming an integrated circuit
US9892224B2 (en) Method of forming masks
US10854499B2 (en) Integrated circuit, system for and method of forming an integrated circuit
Huang et al. Local loops for robust inter-layer routing at sub-20 nm nodes
CN105428352B (zh) 形成布局设计的方法
US10153263B2 (en) Patterned material layer and patterning method
KR20110028832A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant