KR101802419B1 - SiC Super junction MOSFET using pillar oxide and manufacturing method thereof - Google Patents

SiC Super junction MOSFET using pillar oxide and manufacturing method thereof Download PDF

Info

Publication number
KR101802419B1
KR101802419B1 KR1020160050901A KR20160050901A KR101802419B1 KR 101802419 B1 KR101802419 B1 KR 101802419B1 KR 1020160050901 A KR1020160050901 A KR 1020160050901A KR 20160050901 A KR20160050901 A KR 20160050901A KR 101802419 B1 KR101802419 B1 KR 101802419B1
Authority
KR
South Korea
Prior art keywords
region
layer
type
trench
silicon carbide
Prior art date
Application number
KR1020160050901A
Other languages
Korean (ko)
Other versions
KR20170122335A (en
Inventor
강태영
경신수
Original Assignee
파워큐브세미(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워큐브세미(주) filed Critical 파워큐브세미(주)
Priority to KR1020160050901A priority Critical patent/KR101802419B1/en
Publication of KR20170122335A publication Critical patent/KR20170122335A/en
Application granted granted Critical
Publication of KR101802419B1 publication Critical patent/KR101802419B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일측면에 따르면, 탄화규소 재질의 탄화규소 슈퍼 정션 모스펫에 있어서 상기 탄화규소 재질의 탄화규소 슈퍼 정션 모스펫은, n+ 드레인 영역이 형성된 탄화규소 기판 상에 n-형 불순물이 낮게 도핑되어 형성된 n-형 드리프트 영역층; 상기 n-형 드리프트 영역층 위에 일정 간격으로 형성된 게이트 산화막층; 상기 게이트 산화막층 상부에 형성된 게이트부; 상기 게이트 산화막층의 양단부가 일부 겹치도록 상기 n-형 드리프트 영역층의 상부면의 일정 폭으로 저농도의 p형 불순물이 도핑되어 형성된 p 베이스 영역; 상기 게이트 산화막층의 양 단부가 p 베이스 영역의 상부면과 접촉되는 경계 부근에 고농도의 n형 불순물이 도핑되어 형성되는 소스영역; 상기 p 베이스 영역과, 이웃하는 셀에 형성된 p 베이스 영역 간의 사이 영역에 일정 깊이의 하부로 형성된 트렌치형 필러 옥사이드 영역; 및 상기 필러 옥사이드 영역을 일정 폭으로 둘러싸도록 형성되며 p형 불순물이 도핑되어 형성된 오픈 트렌치 형상의 p형 필러층; 을 포함하는 것을 특징으로 하는 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫이 제공된다.According to an aspect of the present invention, in the silicon carbide super junction MOSFET of the silicon carbide material, the silicon carbide super junction MOSFET of the silicon carbide is formed by forming a silicon carbide substrate on which an n + drain region is formed by doping n- an n-type drift region layer; A gate oxide layer formed on the n-type drift region layer at regular intervals; A gate portion formed on the gate oxide layer; A p-base region formed by doping a low concentration p-type impurity at a constant width of the upper surface of the n-type drift region layer so that both ends of the gate oxide layer overlap; A source region formed by doping a high concentration n-type impurity in a vicinity of a boundary where both ends of the gate oxide film layer are in contact with an upper surface of the p base region; A trench filler oxide region formed at a lower portion of a certain depth in a region between the p base region and a p base region formed in a neighboring cell; A p-type pillar layer formed to surround the filler oxide region with a constant width and formed by doping p-type impurities; The silicon carbide super junction MOSFET is provided with a trench filler oxide region.

Description

트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법{SiC Super junction MOSFET using pillar oxide and manufacturing method thereof}Technical Field The present invention relates to a silicon carbide super junction MOSFET using a trench type filler oxide and a manufacturing method thereof,

본 발명은 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법에 관한 기술이다.The present invention relates to a silicon carbide super junction MOSFET using trench filler oxide and a manufacturing method thereof.

사이리스터, MOSFET 및 IGBT 등의 전력반도체 소자는 산업, 가전 및 통신 등의 다양한 분야에서 실리콘 기반의 전력반도체 소자가 활용되고 있다. 이러한 전력반도제 소자는 다양한 응용분야에서 높은 전압 저지능력, 큰 전류 통전 능력 및 빠른 스위칭 특성이 요구되고 있다.Power semiconductor devices such as thyristors, MOSFETs, and IGBTs are being utilized in silicon-based power semiconductor devices in a variety of industries, including consumer electronics and communications. Such power semiconducting devices are required to have high voltage blocking capability, large current carrying capability and fast switching characteristics in various applications.

최근의 전력변환장치들은 고온 동작특성 및 고 효율화에 대한 요구가 대두되고 있는데, 일반적인 실리콘 전력반도체소자는 물질적인 특성한계로 고온에서의 동작 시 소자 특성이 떨어지는 특징을 가진다.Recent power conversion devices are in demand for high temperature operation characteristics and high efficiency. Typical silicon power semiconductor devices are characterized in that device characteristics are degraded when operated at a high temperature due to their material characteristics limitations.

이에 대하여 실리콘에 비해 밴드갭이 넓은 SiC 및 GaN 등의 wide bandgap 반도체 물질을 이용한 반도체소자의 개발이 활발히 진행되고 있다. On the other hand, the development of semiconductor devices using wide bandgap semiconductor materials such as SiC and GaN, which have a wider bandgap than silicon, is actively under development.

특히 SiC는 단결정 성장을 통한 웨이퍼화가 용이하고 소자 제작공정이 기존 실리콘공정과 유사하여 실리콘 전력소자를 대체하는 반도체 물질로 많은 연구가 진행되고 있다.Especially, SiC is easily processed into wafers through single crystal growth, and the device fabrication process is similar to the conventional silicon process, and thus much research has been conducted as a semiconductor material that replaces silicon power devices.

탄화수소 전력반도체소자는 실리콘 기반의 전력반도체 소자에 비해 전력밀도를 3 ~10배까지 높일 수 있다.Hydrocarbon power semiconductor devices can increase power density by 3 to 10 times compared to silicon-based power semiconductor devices.

탄화규소(SiC)의 우수한 물성으로 전력스위칭 소자로 적용할 경우 실리콘을 적용한 스위칭 소자에 비하여 1/10의 크기로 제조될 수 있으며, 스위칭 소자로 인한 전력손실도 현저하게 줄일 수 있다.When applied as a power switching device due to its excellent physical properties of silicon carbide (SiC), it can be manufactured in a size of 1/10 as compared with a switching device using silicon, and the power loss due to the switching device can be remarkably reduced.

탄화규소의 최대 전계 강도는 실리콘에 비하여 10배 정도 높고, 동일한 전압을 견디기 위한 드리프트층의 두께는 실리콘에 비해 1/10 정도로 제조될 수 있기 때문에 동일한 전압인 경우 온-저항을 현저하게 줄일 수 있다.Since the maximum electric field strength of silicon carbide is about 10 times higher than that of silicon and the thickness of the drift layer to withstand the same voltage can be made about 1/10 of that of silicon, the on-resistance can be remarkably reduced at the same voltage .

SiC MOSFET의 드리프트층 영역의 비저항이 증가하면, MOSFET의 항복 전압이 증가하여, 고전압에서의 MOSFET의 동작 특성이 향상될 수 있다. 하지만 드리프트As the resistivity of the drift layer region of the SiC MOSFET increases, the breakdown voltage of the MOSFET increases, and the operating characteristics of the MOSFET at high voltage can be improved. But drift

영역의 비저항이 증가하면, 드리프트 영역의 온 저항값도 따라서 증가하게 된다.As the resistivity of the region increases, the on resistance value of the drift region also increases accordingly.

실리콘으로 제조되는 실리콘 슈퍼정션 모스펫의 경우에는 이와 같은 문제를 해결하기 위하여, 턴-온 상태의 저항을 감소시키면서도 높은 브레이크다운 전압을 확보할 수 있는 슈퍼정션 구조를 갖는 고전압 반도체 소자가 제안되고 있다.In order to solve such a problem, a high-voltage semiconductor device having a super junction structure capable of securing a high breakdown voltage while reducing a resistance in a turn-on state has been proposed in the case of a silicon super junction MOSFET manufactured from silicon.

실리콘을 재료로 하는 실리콘 슈퍼정션 모스펫은 게이트와 게이트 사이의 에피 영역에 P형 이온을 도핑하여 P 도젼형 필러 영역을 형성함으로써, P 도전형 필러와 N형 영역이 교대로 수직방향으로 형성되는 슈퍼정션 구조에 의하여 높은 항복전압이 형성될 수 있다.A silicon super junction MOSFET having a silicon material is formed by doping P-type ions in an epitaxial region between a gate and a gate to form a P-type filler region so that P-type conductivity filler and N-type region are alternately formed in a vertical direction A high breakdown voltage can be formed by the junction structure.

즉, 실리콘 슈퍼정션 모스펫의 경우에는 드리프트 영역이 공핍층으로 전환될 수 있도록 드리프트 영역 내의 P 도전형 영역을 교대로 형성되는 수직 접합층을 형성하면, 높은 N 드리프트 농도를 적용할지라도 높은 항복 전압이 확보될 수 있어, 동일한 항복 전압에서 낮은 순방향 저항을 가지고 순방향 특성이 개선된 반도체 소자의 설계가 가능할 수 있다.That is, in the case of the silicon super junction MOSFET, if a vertical junction layer is formed alternately in the P conductive region in the drift region so that the drift region can be switched to the depletion layer, a high breakdown voltage So that it is possible to design a semiconductor device having improved forward characteristics with low forward resistance at the same breakdown voltage.

그러나 탄화규소 재질로 제조되는 탄화규소 모스펫의 경우에는 실리콘에 비해 탄화규소의 치밀하고 강한 물성특징에 의하여 이온주입 공정에서의 침투 깊이가 제한적이어서, 원하는 접합효과를 가지는 필러의 형성 깊이까지 P형 이온을 수직으로 드리프트층에 도핑하여 형성시키기가 곤란하게 된다. 또한, 드리프트 영역 내의 P형 필러 영역을 수직으로 형성하기 위해서는 공정 소요시간이 길어지고, 많은 제조 비용을 부담하게 된다.However, in the case of the silicon carbide moiety made of silicon carbide, the depth of penetration in the ion implantation process is limited due to the dense and strong physical properties of silicon carbide compared to silicon, so that the p-type ion It is difficult to vertically form the drift layer. Further, in order to vertically form the P-type filler region in the drift region, the time required for the process becomes long, and a large manufacturing cost is incurred.

따라서, 탄화규소 웨이퍼를 사용한 SiC 슈퍼정션 모스펫에서 보다 경제적인 방법으로 제조할 수 있는 슈퍼정션 구조가 요구된다.Therefore, there is a need for a super junction structure that can be manufactured in a more economical manner in SiC super junction mespets using silicon carbide wafers.

본 발명 기술에 대한 배경기술은 대한민국 등록특허공보 KR10-0873604호에 게시된다.Background art on the technique of the present invention is disclosed in Korean Patent Registration No. KR10-0873604.

대한민국 등록특허공보 KR10-0873604호(탄화규소 접합 전계효과 트랜지스터의 제작방법)Korean Patent Publication No. KR10-0873604 (Manufacturing Method of Silicon Carbide Bonded Field Effect Transistor)

본 발명은 탄화규소 웨이퍼를 사용하여 높은 항복전압을 가지며, 경제적인 공정비용으로 제조할 수 있는 슈퍼정션 구조를 가지는 필러 옥사이드를 포함하는 SiC 슈퍼정션 모스펫 및 그 제조방법을 제공하는 것이다.The present invention provides a SiC super junction MOSFET including a filler oxide having a super junction structure, which has a high breakdown voltage using a silicon carbide wafer and can be manufactured at an economical process cost, and a manufacturing method thereof.

본 발명의 목적은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 명확하게 이해될 수 있을 것이다.The object of the present invention is not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood from the following description.

본 발명의 일 측면에 따르면, 탄화According to one aspect of the present invention,

규소 재질의 탄화규소 슈퍼정션 모스펫에 있어서, 상기 탄화규소 슈퍼정션 모스펫은, n+ 드레인 영역이 형성된 탄화규소 기판 상에 n형 불순물이 낮게 도핑되어 형성된 n-형 드리프트 영역층; 상기 n-형 드리프트 영역층 위에 일정 간격으로 형성된 게이트 산화막층; 상기 게이트 산화막층 상부에 형성된 게이트부; 상기 게이트 산화막층의 양단부가 일부 겹치도록 상기 n-형 드리프트 영역층의 상부면의 일정 폭으로 저농도의 p형 불순물이 도핑되어 형성된 p 베이스 영역; 상기 게이트 산화막층의 양 단부가 p 베이스 영역의 상부면과 접촉되는 경계 부근에 고농도의 n형 불순물이 도핑되어 형성되는 소스영역; 상기 p 베이스 영역과, 이웃하는 셀에 형성된 p 베이스 영역 간의 사이 영역에 일정 깊이의 하부로 형성된 트렌치형 필러 옥사이드 영역; 및 상기 필러 옥사이드 영역을 일정 폭으로 둘러싸도록 형성되며 p형 불순물이 도핑되어 형성된 오픈 트렌치 형상의 p형 필러층; 을 포함하는 것을 특징으로 하는 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫이 제공된다.In the silicon carbide super junction MOSFET of the silicon material, the silicon carbide super junction MOSFET may include an n-type drift region layer formed by doping an n-type impurity low on a silicon carbide substrate having an n + drain region formed therein; A gate oxide layer formed on the n-type drift region layer at regular intervals; A gate portion formed on the gate oxide layer; A p-base region formed by doping a low concentration p-type impurity at a constant width of the upper surface of the n-type drift region layer so that both ends of the gate oxide layer overlap; A source region formed by doping a high concentration n-type impurity in a vicinity of a boundary where both ends of the gate oxide film layer are in contact with an upper surface of the p base region; A trench filler oxide region formed at a lower portion of a certain depth in a region between the p base region and a p base region formed in a neighboring cell; A p-type pillar layer formed to surround the filler oxide region with a constant width and formed by doping p-type impurities; The silicon carbide super junction MOSFET is provided with a trench filler oxide region.

또한, 상기 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫은 셀 피치(cell pitch)가 5±0.5㎛이며, 상기 트렌치형 필러 옥사이드 영역은 폭 1±0.1㎛, 깊이 1.5±0.15㎛의 크기로 형성되는 것을 특징으로 한다.The silicon carbide super junction MOSFET using the trench filler oxide region has a cell pitch of 5 ± 0.5 μm and the trench filler oxide region has a width of 1 ± 0.1 μm and a depth of 1.5 ± 0.15 μm Is formed.

또한, 상기 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫의 상기 오픈 트렌치 형상의 p형 필러층은 0.6±0.06㎛의 폭으로 상기 트렌치형 필러 옥사이드 영역을 둘러싸도록 형성되는 것을 특징으로 한다.The p-type pillar layer of the open-trench shape of the silicon carbide super junction MOSFET using the trench filler oxide region is formed so as to surround the trench filler oxide region with a width of 0.6 +/- 0.06 mu m.

본 발명의 또 다른 측면에 따르면, 하부에 n+ 드레인 영역을 포함하며 상부에 n- 드리프트층이 형성된 탄화규소 웨이퍼 준비단계; 상기 탄화규소 웨이퍼의 n- 드리프트층 상부에 에칭공정에 의해 셀피치 간격으로 트렌치가 형성되는 단계; 상기 트렌치의 측면 및 하면의 벽에 p형 불순물을 주입하고, 어닐링 공정을 거쳐서 오픈 트렌치 형상의 p형 필러층을 형성하는 단계; 상기 오픈 트렌치 형상의 p형 필러층이 형성된 n- 드리프트층 상부에 옥사이드 증착공정을 수행하여 상기 트렌치의 내부에 옥사이드를 충전하여 트렌치형 필러 옥사이드 영역을 형성하고, 상기 n- 드리프트층 상부에 옥사이드막을 증착하는 단계; 상기 증착된 옥사이드막에서 p 베이스 영역이 형성될 부분을 에칭하는 단계를 수행한 후, p형 불순물을 주입하여 상기 p 베이스 영역을 형성하는 단계; 상기 p형 베이스 영역이 형성된 n- 드리프트층 상부에 산화막층을 증착하고, 에칭공정을 통하여 게이트부 영역을 제외한 나머지를 에칭하여 게이트 산화막층을 형성하는 단계; 상기 게이트 산화막층 상부에 게이트부를 형성하는 단계; 및 상기 게이트 산화막층의 양 단부가 상기 p 베이스 영역의 상부와 접촉되는 경계 부근에 이온 주입법을 이용하여 고농도의 n+ 이온을 주입하고 어닐링 공정을 거쳐서 소스 영역을 형성시키는 단계; 를 포함하는 것을 특징으로 하는 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫 제조방법이 제공된다.According to another aspect of the present invention, there is provided a method of manufacturing a silicon carbide wafer, comprising: preparing a silicon carbide wafer having an n + drain region in a lower portion and an n-drift layer formed in an upper portion; Forming a trench at an interval of cell pitch by an etching process on the n-drift layer of the silicon carbide wafer; Implanting a p-type impurity into the side surfaces and the bottom surface of the trench and forming an open trench-shaped p-type pillar layer through an annealing process; An oxide deposition process is performed on the n-drift layer on which the p-type pillar layer of the open trench is formed to fill the trench with oxide to form a trench filler oxide region, and an oxide film Depositing; Performing a step of etching a portion of the deposited oxide film where a p-type base region is to be formed, and then implanting a p-type impurity to form the p-type base region; Depositing an oxide film layer on the n-drift layer on which the p-type base region is formed, and etching the remainder except for the gate region through an etching process to form a gate oxide film layer; Forming a gate portion on the gate oxide layer; Implanting a high concentration of n + ions using ion implantation at a boundary between both ends of the gate oxide film layer and the upper portion of the p base region, and forming a source region through an annealing process; The method of manufacturing a silicon carbide super junction MOSFET using the trench filler oxide region is provided.

또한, 상기 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫 제조방법에 있어서, 상기 트렌치는 너비 0.5±0.05㎛, 깊이 1.5±0.15㎛ 크기로 형성되는 것을 특징으로 한다.Further, in the method of manufacturing a silicon carbide super junction MOSFET using the trench filler oxide region, the trench is formed to have a width of 0.5 +/- 0.05 mu m and a depth of 1.5 +/- 0.15 mu m.

또한, 상기 오픈 트렌치 형상의 p형 필러층은 상기 트렌치의 측면 및 하면의 벽에 0.6±0.06㎛의 폭(width)으로 침투되어 형성되는 것을 특징으로 한다.The p-type pillar layer in the form of an open trench is formed to penetrate the side walls and bottom walls of the trench at a width of 0.6 ± 0.06 μm.

또한, 상기 오픈 트렌치 형상의 p형 필러층은 (1±0.1)E17의 불순물 농도를 가지는 것을 특징으로 한다.The p-type pillar layer of the open trench shape is characterized by having an impurity concentration of (1 ± 0.1) E17.

또한, 상기 p 베이스 영역은 (5±0.5)E18의 불순물 농도를 가지는 것을 특징으로 한다.Further, the p base region has an impurity concentration of (5 ± 0.5) E18.

또한, 상기 n- 드리프트층의 두께는 15±1.5㎛, 불순물의 농도는 (6.6±0.6)E15인 것을 특징으로 한다.The thickness of the n-drift layer is 15 ± 1.5 μm and the impurity concentration is (6.6 ± 0.6) E15.

본 발명의 일 실시 예에 따르면, 본 발명의 일 실시 예에 따른 오픈 트렌치 형상의 p형 필러를 포함하는 탄화규소 슈퍼정션 모스펫은 종래의 플래너형 탄화규소 모스펫에 비하여 온-저항 특성은 감소하면서 항복전압 특성이 19% 향상되는 효과를 가질 수 있다.According to an embodiment of the present invention, a silicon carbide super junction MOSFET including an open trench-shaped p-type filler according to an embodiment of the present invention has a lower on-resistance characteristic than a conventional planar silicon carbide MOSFET, The voltage characteristic can be improved by 19%.

또한, 본 발명의 일 실시 예에 따른 오픈 트렌치 형상의 p형 필러층(14)을 포함하는 탄화규소 슈퍼정션 모스펫은 트렌치의 측면 및 하면에 탄화규소에 적용할 수 있는 최소한의 이온 주입 공정을 이용하고, 나머지 오픈 트렌치 내부는 필러 옥사이드로 채우는 공정을 채택함으로써 경제적인 비용으로 슈퍼정션 구조를 형성할 수 있는 효과를 가진다.In addition, the silicon carbide super junction MOSFET including the open trench p-type pillar layer 14 according to an embodiment of the present invention uses a minimum ion implantation process applicable to silicon carbide on the side and bottom surfaces of the trench And the remaining open trenches are filled with filler oxide, thereby forming a super junction structure at an economical cost.

도 1은 본 발명의 일 실시 예에 따른 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫의 단면 구조를 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 탄화규소 슈퍼정션 모스펫의 제조 방법 중 n- 드리프트층이 형성된 탄화규소 웨이퍼 준비단계를 도시한 것이다.
도 3은 n- 드리프트층 상부에 트렌치를 형성하는 단계를 도시한 것이다.
도 4는 n- 드리프트층 상부에 형성된 트렌치에 p형 불순물을 주입하는 단계를 도시한 것이다.
도 5는 어닐링(annealing) 단계가 수행되어 오픈 트렌치 형상의 p형 필러층이 형성된 단계를 도시한 것이다.
도 6은 본 발명의 일 실시 예에 따라 형성된 트렌치의 내부 및 n- 드리프트층 상부에 옥사이드막이 증착되는 단계를 도시한 것이다.
도 7 내지 8은 본 발명의 일 실시 예에 따른 p 베이스 영역 형성 단계를 도시한 것이다.
도 9, 10은 본 발명의 일 실시 예에 따른 게이트 산화막층 형성단계를 도시한 것이다.
도 11, 12는 본 발명의 일 실시 예에 따른 게이트부가 형성되는 단계를 도시한 것이다.
도 13은 본 발명의 일 실시 예에 따른 소스 영역이 형성되는 단계를 도시한 것이다.
도 14는 본 발명의 일 실시 예에 따른 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫과 종래의 플래너형 탄화규소 모스펫의 항복전압 특성을 도시한 것이다.
도 15는 본 발명의 일 실시 예에 따른 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫과 종래의 플래너형 탄화규소 모스펫의 온 저항 특성을 도시한 것이다.1 is a view for explaining a cross-sectional structure of a silicon carbide super junction MOSFET using a trench filler oxide according to an embodiment of the present invention.
FIG. 2 illustrates a silicon carbide wafer preparation step in which an n-drift layer is formed in a method of manufacturing a silicon carbide super junction MOSFET according to an embodiment of the present invention.
Figure 3 shows the step of forming a trench above the n-drift layer.
4 shows a step of implanting p-type impurity into the trench formed on the n-drift layer.
FIG. 5 illustrates a step in which an annealing step is performed to form an open trench-shaped p-type pillar layer.
Figure 6 illustrates the deposition of an oxide film on top of the n-drift layer and the interior of the trench formed in accordance with one embodiment of the present invention.
7 to 8 illustrate a p-type base region forming step according to an embodiment of the present invention.
9 and 10 illustrate a gate oxide layer forming step according to an embodiment of the present invention.
11 and 12 illustrate a step in which a gate portion is formed according to an embodiment of the present invention.
FIG. 13 illustrates a step in which a source region is formed according to an embodiment of the present invention.
FIG. 14 illustrates breakdown voltage characteristics of a silicon carbide super junction MOSFET using a trench filler oxide and a conventional planar silicon carbide MOSFET according to an embodiment of the present invention.
15 is a graph showing on-resistance characteristics of a silicon carbide super junction MOSFET using a trench filler oxide and a conventional planar silicon carbide MOSFET according to an embodiment of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.In the present application, when a component is referred to as "comprising ", it means that it can include other components as well, without excluding other components unless specifically stated otherwise. Also, throughout the specification, the term "on" means to be located above or below the object portion, and does not necessarily mean that the object is located on the upper side with respect to the gravitational direction.

이하 본 발명의 구현에 따른 감광성 수지 조성물의 제조방법에 대하여 상세하게 설명한다.Hereinafter, a method for producing a photosensitive resin composition according to an embodiment of the present invention will be described in detail.

도 1은 본 발명의 일 실시 예에 따른 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫의 단면 구조를 설명하기 위한 도면이다.1 is a view for explaining a cross-sectional structure of a silicon carbide super junction MOSFET using a trench filler oxide according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫(1)은, n+ 드레인 영역(11)이 형성된 탄화규소 기판 상에 n형 불순물이 낮게 도핑되어 형성된 n-형 드리프트 영역층(12); 상기 n-형 드리프트 영역층(12) 위에 일정 간격으로 형성된 게이트 산화막층(18); 상기 게이트 산화막층(18) 상부에 형성된 게이트부(19); 상기 게이트 산화막층(18)의 양단부가 일부 겹치는 상기 n-형 드리프트 영역층(12)의 상부면의 일정 폭으로 저농도의 p형 불순물이 도핑되어 형성된 p 베이스 영역(15-1); 상기 게이트 산화막층(18)의 양 단부가 p 베이스 영역(150)의 상부면과 접촉되는 경계 부근에 고농도의 n형 불순물이 도핑되어 형성되는 소스영역(16); 상기 p 베이스 영역(15-1)과, 이웃하는 셀에 형성된 p 베이스 영역(15-2) 간의 사이 영역에 일정 깊이의 하부로 형성된 트렌치형 필러 옥사이드 영역(17); 및 상기 필러 옥사이드 영역을 일정 폭으로 둘러싸도록 형성되며 p형 불순물이 도핑되어 형성된 오픈 트렌치 형상의 p형 필러층(14); 을 포함한다.Referring to FIG. 1, a silicon carbide super junction MOSFET 1 using a trench filler oxide according to an embodiment of the present invention has a structure in which an n-type impurity is lowly doped on a silicon carbide substrate on which an n + drain region 11 is formed A formed n-type drift region layer 12; A gate oxide layer 18 formed on the n-type drift region layer 12 at regular intervals; A gate portion 19 formed on the gate oxide layer 18; A p-type base region 15-1 formed by doping a low concentration p-type impurity at a predetermined width of the upper surface of the n-type drift region layer 12 where both ends of the gate oxide film 18 partially overlap; A source region 16 formed by doping a high concentration n-type impurity in the vicinity of a boundary where both ends of the gate oxide film layer 18 are in contact with the upper surface of the p base region 150; A trench filler oxide region 17 formed at a lower portion of a certain depth in a region between the p base region 15-1 and the p base region 15-2 formed in a neighboring cell; A p-type pillar layer 14 formed to surround the filler oxide region with a predetermined width and formed by doping p-type impurities; .

본 발명의 일 실시 예에 따르면, 상기 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫(1)은 셀 피치(cell pitch)가 5±0.5㎛이며, 상기 트렌치형 필러 옥사이드 영역(17)은 폭 1±0.1㎛, 깊이 1.5±0.15㎛의 크기로 형성된다.According to an embodiment of the present invention, the silicon carbide super junction MOSFET 1 using the trench filler oxide has a cell pitch of 5 ± 0.5 μm and the trench filler oxide region 17 has a width of 1 ± 0.1 μm, and the depth is 1.5 ± 0.15 μm.

또한, 상기 오픈 트렌치 형상의 p형 필러층은 0.6±0.06㎛의 폭으로 상기 트렌치형 필러 옥사이드 영역을 둘러싸도록 형성된다.The p-type pillar layer of the open trench shape is formed so as to surround the trench filler oxide region with a width of 0.6 +/- 0.06 mu m.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 탄화규소 슈퍼정션 모스펫(1)은 n-형 드리프트 영역층(12)의 상부 영역 중에서 게이트부(19)의 하부공간에는 n형 영역이 형성되고, 게이트부(19) 간의 사이 공간에는 오픈 트렌치 형상의 p형 필러층(14)이 교대로 형성되어 PN접합을 이루게 된다.Referring to FIG. 1, a silicon carbide super junction MOSFET 1 according to an embodiment of the present invention includes an n-type region formed in a lower space of a gate portion 19 in an upper region of an n-type drift region layer 12 And p-type pillar layers 14 of an open-trench shape are alternately formed in the space between the gate portions 19 to form PN junctions.

본 발명의 일 실시 예에 따른 탄화규소 슈퍼정션 모스펫(1)은 턴-온 동작시, 게이트부(19) 하부공간의 n형 영역은, 소스 전극(21)으로부터 게이트부(19) 하부에 형성된 채널을 통하여 드레인 전극(22)으로 흐르도록 도전 경로를 제공한다. 또한, 턴-오프되는 경우, n형 영역과 오픈 트렌치 형상의 p형 필러층(14)이 역 바이어스에 의해 서로 공핍되어 높은 항복전압 특성을 가질 수 잇다.The silicon carbide superjunction MOSFET 1 according to the embodiment of the present invention is characterized in that the n-type region of the lower space of the gate portion 19 is formed in the lower portion of the gate portion 19 from the source electrode 21 in the turn- To provide a conductive path to flow to the drain electrode 22 through the channel. In addition, when turned off, the n-type region and the open-p-type p-type pillar layer 14 are depleted by reverse bias to have a high breakdown voltage characteristic.

도 2 내지 13은 본 발명의 일 실시 예에 따른 탄화규소 슈퍼정션 모스펫의 제조 방법의 단계를 도시한 것이다.FIGS. 2 to 13 show steps of a method of manufacturing a silicon carbide super junction MOSFET according to an embodiment of the present invention.

도 2는 본 발명의 일 실시 예에 따른 탄화규소 슈퍼정션 모스펫의 제조 방법 중 n- 드리프트층이 형성된 탄화규소 웨이퍼 준비단계를 도시한 것이다.FIG. 2 illustrates a silicon carbide wafer preparation step in which an n-drift layer is formed in a method of manufacturing a silicon carbide super junction MOSFET according to an embodiment of the present invention.

도 2를 참조하면, n- 드리프트층(120)이 형성된 탄화규소 웨이퍼는 하부에 n+ 드2, the silicon carbide wafer on which the n-drift layer 120 is formed has n +

레인 영역(110)을 포함하며, 상부에 에피텍셜 성장으로 형성된 n- 드리프트층(120)으로 구성된다Drift layer 120 formed by epitaxial growth on top of the lane region 110

본 발명의 일 실시 예에 따른 n- 드리프트층(120)의 두께는 15±1.5㎛, 불순물의 농도는 (6.6±0.6)E15로 형성된다.The thickness of the n-drift layer 120 according to an embodiment of the present invention is 15 占 퐉 1.5 占 퐉 and the impurity concentration is (6.6 占 0.6) E15.

n- 드리프트층(120)이 형성된 탄화규소 웨이퍼가 준비되면, n- 드리프트층(120) 상부에 트렌치를 형성하는 단계가 수행된다.When the silicon carbide wafer on which the n-drift layer 120 is formed is prepared, a step of forming a trench on the n-drift layer 120 is performed.

도 3은 n- 드리프트층 상부에 트렌치를 형성하는 단계를 도시한 것이다.Figure 3 shows the step of forming a trench above the n-drift layer.

도 3을 참조하면, n- 드리프트층(120) 상부에 너비 0.5±0.05㎛, 깊이 1.5±0.15㎛ 크기의 트렌치(130)가 에칭공정에 의하여 일정 셀 피치 간격으로 형성된다.Referring to FIG. 3, a trench 130 having a width of 0.5. + -. 0.05 m and a depth of 1.5. + -. 0.15 .mu.m is formed on the n-drift layer 120 at a predetermined cell pitch interval by an etching process.

본 발명의 일 실시 예에서 상기 셀피치 간격은 5±0.5㎛로 형성된다.In an embodiment of the present invention, the cell pitch interval is formed to 5 +/- 0.5 mu m.

다음은 오픈 트렌치 형상의 p형 필러층을 형성하기 위하여 에칭공정으로 형성된 트렌치(130)에 P형 불순물을 주입하는 단계가 수행된다. Next, a step of implanting P-type impurity into the trench 130 formed by the etching process is performed to form a p-type pillar layer of an open trench shape.

도 4는 n- 드리프트층 상부에 형성된 트렌치에 p형 불순물을 주입하는 단계를 도시한 것이다.4 shows a step of implanting p-type impurity into the trench formed on the n-drift layer.

도 4를 참조하면, n- 드리프트층(120) 상부에 형성된 트렌치(130)의 측면 및 하부면의 벽을 통하여 (1±0.1)E17의 불순물 농도를 가지도록 P형 불순물을 주입하는 단계가 수행된다.Referring to FIG. 4, a step of implanting P-type impurity is performed so as to have an impurity concentration of (1 ± 0.1) E17 through the walls of the side surface and the lower surface of the trench 130 formed on the n-drift layer 120 do.

트렌치(130)에 P형 불순물을 주입한 후에는, 이온주입으로 인한 격자 손상을 복구하고 주입된 도펀트(dopant)를 전기적으로 활성화시키고, 도펀트(dopant)가 안정적으로 확산되도록 어닐링(annealing) 단계가 수행된다.After implanting the P-type impurity into the trench 130, an annealing step is performed to restore the lattice damage due to ion implantation, to electrically activate the implanted dopant, and to stably diffuse the dopant .

어닐링(annealing) 단계에서는 1200 ~ 1700℃의 온도에서 일정 시간을 열처리가 수행되어 오픈 트렌치 형상의 p형 필러층(140)이 형성된다.In the annealing step, heat treatment is performed for a predetermined time at a temperature of 1200 to 1700 ° C to form an open trench-shaped p-type pillar layer 140.

도 5는 어닐링(annealing) 단계가 수행되어 오픈 트렌치 형상의 p형 필러층이 형성된 단계를 도시한 것이다.FIG. 5 illustrates a step in which an annealing step is performed to form an open trench-shaped p-type pillar layer.

도 5를 참조하면, 본 발명의 일 실시 에에 따른 오픈 트렌치 형상의 p형 필러층(140)이 상기 트렌치(1320)의 측면 및 하면 벽에 0.6±0.06㎛의 폭(width)으로 침투되어 형성된다.5, an open trench-shaped p-type pillar layer 140 according to an embodiment of the present invention is formed by penetrating a side surface and a bottom wall of the trench 1320 with a width of 0.6 ± 0.06 μm .

다음은 옥사이드 증착 공정을 통하여 상기 트렌치(1320)의 내부에 옥사이드를 충전하여 트렌치형 필러 옥사이드 영역을 형성하고, n- 드리프트층(120) 상부에 옥사이드막을 증착하는 공정이 수행된다.Next, a trench filler oxide region is formed by filling an oxide in the trench 1320 through an oxide deposition process, and an oxide film is deposited on the n-drift layer 120.

도 6은 본 발명의 일 실시 예에 따라 형성된 트렌치의 내부 및 n- 드리프트층 상부에 옥사이드막이 증착되는 단계를 도시한 것이다.Figure 6 illustrates the deposition of an oxide film on top of the n-drift layer and the interior of the trench formed in accordance with one embodiment of the present invention.

트렌치(1320)의 내부 및 n- 드리프트층(120) 상부에 옥사이드막을 증착한 후에는 p 베이스 영역이 형성될 부분을 위한 마스크층을 형성하기 위하여 n- 드리프트층(120) 상부에 형성된 옥사이드막층에서 p 베이스 영역이 형성될 영역을 에칭에 의하여 제거하는 옥사이드막층 에칭단계가 수행된다.After the oxide film is deposited in the interior of the trench 1320 and on the n-drift layer 120, an oxide film layer is formed on the n-drift layer 120 to form a mask layer for the portion where the p base region is to be formed an oxide film layer etching step is performed in which the region where the p base region is to be formed is removed by etching.

도 7 내지 8은 본 발명의 일 실시 예에 따른 p 베이스 영역 형성 단계를 도시한 것이다.7 to 8 illustrate a p-type base region forming step according to an embodiment of the present invention.

도 7을 참조하면, 옥사이드막층 에칭단계에서 옥사이드막이 제거된 부분을 마스크층으로 활용하며, 에칭된 부분을 통하여 p형 불순물을 주입한다.Referring to FIG. 7, a portion of the oxide film layer where the oxide film is removed in the etching step is used as a mask layer, and a p-type impurity is implanted through the etched portion.

본 발명의 일 실시 예에서는 p 베이스 영역 형성을 위하여 (5±0.5)E18의 농도로 p형 불순물을 주입한다In one embodiment of the present invention, a p-type impurity is implanted at a concentration of (5 ± 0.5) E18 in order to form a p-type base region

도 8을 참조하면, P형 불순물을 주입한 후에는, 도펀트(dopant)가 안정적으로 확산되도록 어닐링(annealing) 단계를 수행하여, 폭(width) 1±0.1㎛을 가진 p형 베이스 영역(150)을 형성한다.8, after the p-type impurity is implanted, an annealing step is performed to stably diffuse a dopant to form a p-type base region 150 having a width of 1 ± 0.1 μm, .

p형 베이스 영역(150)이 형성된 후에는 게이트 산화막층을 형성하는 단계가 수행된다.After the p-type base region 150 is formed, a step of forming a gate oxide layer is performed.

도 9, 10은 본 발명의 일 실시 예에 따른 게이트 산화막층 형성단계를 도시한 것이다.9 and 10 illustrate a gate oxide layer forming step according to an embodiment of the present invention.

도 9를 참조하면, p형 베이스 영역(150)이 형성된 상부에 산화막증을 증착 공정에 의하여 형성한다Referring to FIG. 9, an oxide layer is formed on the upper surface of the p-type base region 150 by a deposition process

다음 도 10과 같이 게이트부 영역이 형성될 부분을 제외하고 나머지는 에칭 공정에 의하여 제거하여 게이트 산화막층(180)을 형성한다.The gate oxide layer 180 is formed by removing the remaining portions except the portion where the gate region is to be formed as shown in FIG. 10 by an etching process.

게이트 산화막층(180)이 형성된 후에는 게이트부를 형성하는 단계가 수행된다.After the gate oxide layer 180 is formed, a step of forming a gate portion is performed.

도 11, 12는 본 발명의 일 실시 예에 따른 게이트부가 형성되는 단계를 도시한 것이다.11 and 12 illustrate a step in which a gate portion is formed according to an embodiment of the present invention.

도 11을 참조하면, 게이트 산화막층(180)이 형성된 n- 드리프트층(120) 상부 전체에 게이트 물질을 증착 공정에 의하여 증착시킨다.Referring to FIG. 11, a gate material is deposited on the entire n-drift layer 120 having the gate oxide layer 180 formed thereon by a deposition process.

본 발명의 일 실시 예에 따른 게이트 물질은 폴리실리콘(polysillcon)이 적용된다.A polysilicon is applied to the gate material according to an embodiment of the present invention.

다음 도 12와 같이 게이트부가 형성될 부분을 제외하고 나머지는 에칭 공정에 의하여 제거하여 게이트부(190)을 형성한다.12, except for the portion where the gate portion is to be formed, the remaining portion is removed by the etching process to form the gate portion 190. [

게이트부(190)가 형성된 후에는 소스 영역을 형성하는 단계가 수행된다.After the gate 190 is formed, a step of forming a source region is performed.

도 13은 본 발명의 일 실시 예에 따른 소스 영역이 형성되는 단계를 도시한 것이다.FIG. 13 illustrates a step in which a source region is formed according to an embodiment of the present invention.

도 13을 참조하면 게이트 산화막층(180)의 양 단부가 p 베이스 영역(150)의 상부와 접촉되는 경계 부근에 이온 주입법을 이용하여 고농도의 n+ 이온을 주입하고 annealing 공정을 거쳐서 소스 영역을 형성시킨다.Referring to FIG. 13, a high concentration n + ion is implanted into the vicinity of a boundary where both ends of the gate oxide layer 180 are in contact with the upper portion of the p base region 150, and a source region is formed through an annealing process .

본 발명의 일 실시 예에 따른 소스 영역(160)은 (1±0.1)E19의 불순물 농도로 형성된다.The source region 160 according to an embodiment of the present invention is formed with an impurity concentration of (1 ± 0.1) E19.

이후에는 일련의 금속화 공정을 거쳐 n+드레인 영역(110)의 하부 및 소스 영역(160)과 게이트부(190) 상부에 금속전극을 형성하는 것을 포함하여 탄화규소 슈퍼정션 모스펫이 제조된다.Thereafter, a silicon carbide super junction MOSFET is fabricated including a series of metallization processes to form metal electrodes below the n + drain region 110 and over the source region 160 and the gate portion 190.

도 14는 본 발명의 일 실시 예에 따른 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫과 종래의 플래너형 탄화규소 모스펫의 항복전압 특성을 도시한 것이다.FIG. 14 illustrates breakdown voltage characteristics of a silicon carbide super junction MOSFET using a trench filler oxide and a conventional planar silicon carbide MOSFET according to an embodiment of the present invention.

도 14를 참조하면, 종래의 플래너 타입의 탄화규소 모스펫의 항복전압(309)의 경우 1350~1400V에서 형성되었으나, 본 발명의 일 실시 예에 따라 오픈 트렌치 형상의 p형 필러층(14)을 포함하는 탄화규소 슈퍼정션 모스펫의 항복전압(311은 1600~1650V에서 형성되어, 결과적은 종래 종래의 플래너 타입의 탄화규소 모스펫의 항복전압(309)에 비하여 19%의 증가된 항복전압의 향상을 가지게 된다.14, the breakdown voltage 309 of the conventional planar type silicon carbide MOSFET is formed at 1350 to 1400 V. However, according to the embodiment of the present invention, the p-type pillar layer 14 of the open trench shape is included The breakdown voltage 311 of the silicon carbide super junction MOSFET is formed at 1600 to 1650 V resulting in an increased breakdown voltage increase of 19% compared to the breakdown voltage 309 of the conventional planar type silicon carbide MOSFET .

도 15는 본 발명의 일 실시 예에 따른 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫과 종래의 플래너형 탄화규소 모스펫의 온 저항 특성을 도시한 것이다.15 is a graph showing on-resistance characteristics of a silicon carbide super junction MOSFET using a trench filler oxide and a conventional planar silicon carbide MOSFET according to an embodiment of the present invention.

도 15를 참조하면, 종래의 플래너 타입의 탄화규소 모스펫의 온저항(309)의 경우, VGS = 15V, ID = 20A, Tj = 25° 조건에서 160~1650mΩ에서 형성되었으나, 본 발명의 일 실시 예에 따라 오픈 트렌치 형상의 p형 필러층(14)을 포함하는 탄화규소 슈퍼정션 모스펫의 온-저항(311)은 동일한 조건에서 145~150mΩ에서 형성되어, 결과적은 종래의 플래너 타입의 탄화규소 모스펫의 온-저항 특성에 비하여 유사하거나 약간 감소된 것을 알 수 있다.15, the on-resistance 309 of the conventional planar-type silicon carbide MOSFET is formed at 160 to 1650 mΩ under conditions of V GS = 15 V, I D = 20 A, T j = 25 °, According to one embodiment, the on-resistance 311 of the silicon carbide super junction MOSFET including the open trench-shaped p-type pillar layer 14 is formed at 145-150 mΩ under the same conditions, and the result is that the conventional planar type carbonization Resistance property of the silicon MOSFET is similar or slightly reduced compared to that of the silicon MOSFET.

따라서, 본 발명의 일 실시 예에 따른 오픈 트렌치 형상의 p형 필러층(14)을 포함하는 탄화규소 슈퍼정션 모스펫은 종래의 플래너형 탄화규소 모스펫에 비하여 온-저항 특성은 감소하면서 항복전압 특성이 19% 향상되는 효과를 가질 수 있다.Accordingly, the silicon carbide super junction MOSFET including the open trench-shaped p-type pillar layer 14 according to an embodiment of the present invention has a lower on-resistance characteristic than the conventional planar silicon carbide MOSFET, And 19%, respectively.

또한, 본 발명의 일 실시 예에 따른 오픈 트렌치 형상의 p형 필러층(14)을 포함하는 탄화규소 슈퍼정션 모스펫은 트렌치의 측면 및 하면에 탄화규소에 적용할 수 있는 최소한의 이온 주입 공정을 이용하고, 나머지 오픈 트렌치 내부는 필러 옥사이드로 채우는 공정을 채택함으로써 경제적인 비용으로 슈퍼 정션 구조를 형성할 수 있는 효과를 가진다.In addition, the silicon carbide super junction MOSFET including the open trench p-type pillar layer 14 according to an embodiment of the present invention uses a minimum ion implantation process applicable to silicon carbide on the side and bottom surfaces of the trench And the remaining open trenches are filled with filler oxide, thereby forming a super junction structure at an economical cost.

1: 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼 정션 모스펫
11, 110: n+ 드레인 영역
12, 120: n-형 드리프트 영역층
14, 140: 오픈 트렌치 형상의 p형 필러층
15-1, 15-2, 150: p 베이스 영역
16, 160: 소스영역
17, 170: 트렌치형 필러 옥사이드 영역
18, 180: 게이트 산화막층
19, 190: 게이트부1: Silicon carbide super junction MOSFET using trench filler oxide
11, 110: n + drain region
12, 120: n- type drift region layer
14, 140: a p-type pillar layer in the form of an open trench
15-1, 15-2, and 150: p base region
16, 160: source region
17, 170: trench filler oxide region
18, 180: gate oxide layer
19, 190:

Claims (9)

삭제delete 삭제delete 탄화규소 재질의 탄화규소 슈퍼정션 모스펫에 있어서,
상기 탄화규소 슈퍼정션 모스펫은,
n+ 드레인 영역(110)이 형성된 탄화규소 기판 상에 n형 불순물이 낮게 도핑되어 형성된 n-형 드리프트 영역층(120);
상기 n-형 드리프트 영역층 위에 일정 간격으로 형성된 게이트 산화막층(180);
상기 게이트 산화막층 상부에 형성된 게이트부(190);
상기 게이트 산화막층의 양단부가 일부 겹치도록 상기 n-형 드리프트 영역층의 상부면의 일정 폭으로 저농도의 p형 불순물이 도핑되어 형성된 p 베이스 영역(50);
상기 게이트 산화막층의 양 단부가 p 베이스 영역의 상부면과 접촉되는 경계 부근에 고농도의 n형 불순물이 도핑되어 형성되는 소스영역(160);
상기 p 베이스 영역과, 이웃하는 셀에 형성된 p 베이스 영역 간의 사이 영역에 일정 깊이의 하부로 형성된 트렌치형 필러 옥사이드 영역(170); 및
상기 트렌치형 필러 옥사이드 영역을 일정 폭으로 둘러싸도록 형성되며 p형 불순물이 도핑되어 형성된 오픈 트렌치 형상의 p형 필러층(140)을 포함하되,
상기 P형 필러층은 상기 트렌치형 필러 옥사이드 영역의 측면 및 바닥을 둘러싸도록 이온 주입에 의해 형성되고,
상기 트렌치형 필러 옥사이드 영역은 폭 1±0.1㎛, 깊이 1.5±0.15㎛의 크기로 형성되며,
상기 오픈 트렌치 형상의 p형 필러층은 0.6±0.06㎛의 폭으로 상기 트렌치형 필러 옥사이드 영역을 둘러싸도록 형성되는 것을 특징으로 하는 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫.In the silicon carbide super junction MOSFET of silicon carbide,
The silicon carbide super junction < RTI ID = 0.0 > MOSFET &
an n < - > -type drift region layer 120 formed by doping n-type impurity low on a silicon carbide substrate on which n + drain region 110 is formed;
A gate oxide layer 180 formed on the n-type drift region layer at regular intervals;
A gate 190 formed on the gate oxide layer;
A p-type base region 50 formed by doping a low concentration p-type impurity at a predetermined width of the upper surface of the n-type drift region layer so that both ends of the gate oxide film are partially overlapped;
A source region 160 formed by doping a high concentration n-type impurity in the vicinity of a boundary where both ends of the gate oxide film layer are in contact with the upper surface of the p base region;
A trench filler oxide region 170 formed at a lower portion of a predetermined depth in a region between the p base region and a p base region formed in a neighboring cell; And
A p-type pillar layer 140 formed to surround the trench filler oxide region with a predetermined width and formed by doping a p-type impurity,
The P-type pillar layer is formed by ion implantation so as to surround the side and bottom of the trench filler oxide region,
The trench filler oxide region is formed to have a width of 1 ± 0.1 μm and a depth of 1.5 ± 0.15 μm,
And the p-type pillar layer of the open trench shape is formed to surround the trench filler oxide region with a width of 0.6 +/- 0.06 mu m. The silicon carbide super junction mosfet using the trench filler oxide region. 삭제delete 삭제delete 하부에 n+ 드레인 영역을 포함하며 상부에 n- 드리프트층이 형성된 탄화규소 웨이퍼 준비단계;
상기 탄화규소 웨이퍼의 n- 드리프트층 상부에 에칭공정에 의해 셀피치 간격으로 트렌치가 형성되는 단계;
상기 트렌치의 측면 및 하면의 벽에 p형 불순물을 이온 주입하고, 어닐링 공정을 거쳐서 오픈 트렌치 형상의 p형 필러층을 형성하는 단계;
상기 오픈 트렌치 형상의 p형 필러층이 형성된 n- 드리프트층 상부에 옥사이드 증착공정을 수행하여 상기 트렌치의 내부에 옥사이드를 충전하여 트렌치형 필러 옥사이드 영역을 형성하고, 상기 n- 드리프트층 상부에 옥사이드막을 증착하는 단계;
상기 증착된 옥사이드막에서 p 베이스 영역이 형성될 부분을 에칭하는 단계를 수행한 후, p형 불순물을 주입하여 상기 p 베이스 영역을 형성하는 단계;
상기 p형 베이스 영역이 형성된 n- 드리프트층 상부에 산화막층을 증착하고, 에칭공정을 통하여 게이트부 영역을 제외한 나머지를 에칭하여 게이트 산화막층을 형성하는 단계;
상기 게이트 산화막층 상부에 게이트부를 형성하는 단계; 및
상기 게이트 산화막층의 양 단부가 상기 p 베이스 영역의 상부와 접촉되는 경계 부근에 이온 주입법을 이용하여 고농도의 n+ 이온을 주입하고 어닐링 공정을 거쳐서 소스 영역을 형성시키는 단계;
를 포함하되,
상기 트렌치형 필러 옥사이드 영역은 폭 1±0.1㎛, 깊이 1.5±0.15㎛의 크기로 형성되며,
상기 오픈 트렌치 형상의 p형 필러층은 상기 트렌치의 측면 및 하면의 벽에 0.6±0.06㎛의 폭(width)으로 침투되어 형성되는 것을 특징으로 하는 것을 특징으로 하는 트렌치형 필러 옥사이드 영역을 이용한 탄화규소 슈퍼정션 모스펫 제조방법.A silicon carbide wafer preparation step in which an n + drain region is formed in a lower portion and an n-drift layer is formed in an upper portion;
Forming a trench at an interval of cell pitch by an etching process on the n-drift layer of the silicon carbide wafer;
Implanting p-type impurities into the side surfaces and the bottom surface of the trench, and forming an open trench-shaped p-type pillar layer through an annealing process;
An oxide deposition process is performed on the n-drift layer on which the p-type pillar layer of the open trench is formed to fill the trench with oxide to form a trench filler oxide region, and an oxide film Depositing;
Performing a step of etching a portion of the deposited oxide film where a p-type base region is to be formed, and then implanting a p-type impurity to form the p-type base region;
Depositing an oxide film layer on the n-drift layer on which the p-type base region is formed, and etching the remainder except for the gate region through an etching process to form a gate oxide film layer;
Forming a gate portion on the gate oxide layer; And
Implanting a high concentration of n + ions using ion implantation at a boundary between both ends of the gate oxide film layer in contact with the upper portion of the p base region, and forming a source region through an annealing process;
, ≪ / RTI &
The trench filler oxide region is formed to have a width of 1 ± 0.1 μm and a depth of 1.5 ± 0.15 μm,
Wherein the open pit-shaped p-type pillar layer is formed by penetration into the side and bottom walls of the trench at a width of 0.6 +/- 0.06 mu m. How to manufacture Super Junction MOSFET. 삭제delete 삭제delete 삭제delete
KR1020160050901A 2016-04-26 2016-04-26 SiC Super junction MOSFET using pillar oxide and manufacturing method thereof KR101802419B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160050901A KR101802419B1 (en) 2016-04-26 2016-04-26 SiC Super junction MOSFET using pillar oxide and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160050901A KR101802419B1 (en) 2016-04-26 2016-04-26 SiC Super junction MOSFET using pillar oxide and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20170122335A KR20170122335A (en) 2017-11-06
KR101802419B1 true KR101802419B1 (en) 2017-11-29

Family

ID=60384026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160050901A KR101802419B1 (en) 2016-04-26 2016-04-26 SiC Super junction MOSFET using pillar oxide and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101802419B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102100863B1 (en) * 2018-12-06 2020-04-14 현대오트론 주식회사 SiC MOSFET power semiconductor device
KR102141030B1 (en) * 2018-12-31 2020-08-04 포항공과대학교 산학협력단 MANUFACTURING METHOD FOR SiC MOSFET USING P-DOPED POWDER AND SiC MOSFET MANUFACTURED USING THE SAME
CN110429140A (en) * 2019-08-06 2019-11-08 上海朕芯微电子科技有限公司 A kind of super node MOSFET structure and preparation method thereof
CN110767744B (en) * 2019-10-31 2022-03-08 上海华虹宏力半导体制造有限公司 Super junction and manufacturing method thereof
US11462638B2 (en) * 2020-10-19 2022-10-04 Nami MOS CO., LTD. SiC super junction trench MOSFET
CN117912957B (en) * 2024-03-18 2024-05-28 泰科天润半导体科技（北京）有限公司 Manufacturing method of silicon carbide super-junction trench gate MOSFET with low body diode voltage drop

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317828A (en) * 2004-04-30 2005-11-10 Sumitomo Electric Ind Ltd Method for manufacturing high voltage car-mounted semiconductor device for converting power and high voltage car-mounted semiconductor device for converting power

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317828A (en) * 2004-04-30 2005-11-10 Sumitomo Electric Ind Ltd Method for manufacturing high voltage car-mounted semiconductor device for converting power and high voltage car-mounted semiconductor device for converting power

Also Published As

Publication number Publication date
KR20170122335A (en) 2017-11-06

Similar Documents

Publication Publication Date Title
JP7182594B2 (en) Power semiconductor device with gate trench and buried termination structure and related method
KR101802419B1 (en) SiC Super junction MOSFET using pillar oxide and manufacturing method thereof
US9443972B2 (en) Semiconductor device with field electrode
JP5188037B2 (en) Semiconductor device
US8637922B1 (en) Semiconductor device
JP5185228B2 (en) Mesa termination structure for power semiconductor device and method for forming power semiconductor device with mesa termination structure
US9041173B2 (en) Semiconductor device
US8698164B2 (en) Vertical GaN JFET with gate source electrodes on regrown gate
US11101343B2 (en) Silicon carbide field-effect transistor including shielding areas
JP2008182054A (en) Semiconductor device
US11961904B2 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US11158705B2 (en) Method for forming a superjunction transistor device
KR102100863B1 (en) SiC MOSFET power semiconductor device
CN114744049A (en) Silicon carbide MOSFET semiconductor device and manufacturing method
EP4241310A1 (en) Trenched power device with improved reliability and conduction
JP2013243272A (en) Silicon carbide semiconductor device and manufacturing method of the same
US20220173227A1 (en) Finfet power semiconductor devices
US11031473B2 (en) Silicon carbide superjunction power semiconductor device and method for manufacturing the same
CN205595339U (en) Integrated schottky diode's siC ditch cell type MOSFET device
CN113113463B (en) Semiconductor device, super junction structure for semiconductor device and manufacturing method thereof
US20230307529A1 (en) Support shield structures for trenched semiconductor devices
KR101949511B1 (en) Power semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant