KR101800619B1 - 반도체 패키지 제조방법 - Google Patents

반도체 패키지 제조방법 Download PDF

Info

Publication number
KR101800619B1
KR101800619B1 KR1020160025667A KR20160025667A KR101800619B1 KR 101800619 B1 KR101800619 B1 KR 101800619B1 KR 1020160025667 A KR1020160025667 A KR 1020160025667A KR 20160025667 A KR20160025667 A KR 20160025667A KR 101800619 B1 KR101800619 B1 KR 101800619B1
Authority
KR
South Korea
Prior art keywords
bonding
conductive material
semiconductor
wire
delete delete
Prior art date
Application number
KR1020160025667A
Other languages
English (en)
Other versions
KR20170103203A (ko
Inventor
정찬규
Original Assignee
주식회사 에스에프에이반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스에프에이반도체 filed Critical 주식회사 에스에프에이반도체
Priority to KR1020160025667A priority Critical patent/KR101800619B1/ko
Publication of KR20170103203A publication Critical patent/KR20170103203A/ko
Application granted granted Critical
Publication of KR101800619B1 publication Critical patent/KR101800619B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 본 발명의 일면에 따른 반도체 패키지의 제조 방법은 서브스트레이트상에 복수의 반도체 칩을 적층하는 단계; 상기 복수의 반도체 칩 중 하나 이상의 반도체 칩의 패드부에 와이어의 일단을 볼 본딩으로 연결하는 단계; 상기 복수의 반도체 칩의 패드부에 전도성 물질을 충진하는 단계; 및 상기 전도성 물질이 충진된 패드부에 와이어를 스티치 본딩으로 연결하는 단계를 포함한다.

Description

반도체 패키지 제조방법{SEMI CONDUCTOR PACKAGE METHOD}
본 발명은 반도체 집적회로의 패키지 및 그 제조방법에 관한 것으로써, 특히 볼(Ball)을 사용하지 않고 전도성 물질을 이용하여 와이어 본딩을 수행하는 방법과 그에 따른 와이어 본딩 구조를 포함한 반도체 패키지에 관한 것이다.
와이어 본딩 기술은 반도체 다이의 입출력단자와 반도체 다이가 탑재되는 패키지 또는 회로기판의 사이를 미세한 굵기의 금속 와이어(스티치)로 연결하는 기술이다.
일반적인 와이어 본딩 공정은 크게 두 단계로 이루어진다.
우선 금선 등의 와이어의 선단을 볼 형상으로 가공하는데 이렇게 형성된 볼 형상을 이니셜 볼이라 한다. 이니셜 볼을 반도체 다이의 신호 입출력을 위한 알루미늄 패드에 압착시키면서 가열하고 초음파 에너지를 가하면 볼과 패드간 접합이 이루어진다.
다음으로 알루미늄 패드에 접합된 부분으로부터 와이어를 늘리고, 볼이 형성된 반대편 선단을 접속할 회로기판의 리드상으로 이동시킨다. 이동한 와이어의 타단을 본딩할 리드에 세게 누르면서 가열하고 초음파 에너지를 가하면 스티치 본딩이 이루어짐으로써 와이어 본딩 공정이 완성된다.
최근에는 반도체 기술이 점점 미세 선폭으로 발전해 감에 따라 패키징 기술도 고용량화, 경박화를 추구하게 되었고, 도 1은 이러한 패키징 기술의 하나로 반도체 칩을 여러 층으로 적층한 후 전술한 와이어 본딩을 이용하여 칩 사이를 연결하는 기술이다.
패키지(110)상에 반도체 다이들(121 내지 124)을 차례대로 적층한 후 최상층의 반도체 다이(121)의 알루미늄 패드 부분에 볼(131)을 압착하여 형성하고 와이어(140)를 늘려서 바로 아래층의 반도체 다이(122)에 스티치 본딩으로 연결한다.
이후 다시 아래층 반도체 다이(122)에 볼(132)을 형성하고 그 아래층 다이(123)와 연결하는 단계를 반복하여 회로기판까지 연결을 마무리하게 된다.
이렇게 여러 층으로 반도체 다이를 적층해야 하므로 웨이퍼도 더 얇게 제조하는 기술이 발달하였는데, 종래의 볼 본딩과 스티치 본딩을 반복하여 반도체 다이들을 연결하는 기술을 사용하는 경우 얇아진 웨이퍼에 큰 부담으로 작용하였다.
볼 본딩 시 압력을 가하여 반도체 다이에 부착하는 방식을 사용하고 있고 적층된 층수만큼 볼 본딩을 반복해야 하므로 본딩시마다 가해지는 압력이 얇아진 웨이퍼에 계속 충격을 가하게 되고, 피로가 누적된 웨이퍼에 도 2와 같은 마이크로 크랙 등이 발생할 수 있는 문제점이 있다.
마이크로 크랙(Micro Crack)은 공정 진행중에 검출하기 쉽지 않으므로 공정의 신뢰성이 떨어지고 걸러지지 않은 칩이 최종 제품에 탑재되는 경우 제품단계의 불량을 야기할 가능성도 존재하게 된다.
또한 이런 마이크로 크랙을 검출하기 위한 별도의 장비와 인력을 추가해야 하므로 전체적인 공정 시간이 늘어나고 비용도 증가하게 되므로 와이어 본딩 시 웨이퍼에 가해지는 스트레스를 최소화 할 수 있는 와이어 본딩 방법이 요구되고 있다.
본 발명은 전술한 바와 같은 기술적 배경에서 안출된 것으로서, 반도체 다이를 다층으로 적층하는 패키징 방법에 있어서 볼 본딩을 최소화 하여 반도체 다이의 스트레스를 줄이는 반도체 패키지의 제조방법과 그 방법이 적용된 반도체 패키지를 제공하는 것을 그 목적으로 한다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위한 본 발명의 일면에 따른 반도체 패키지는, 서브스트레이트 상에 적층된 복수의 반도체 칩의 패드부에 전도성 물질이 각각 충진되고, 상기 전도성 물질이 충진된 패드부에 와이어가 스티치 본딩으로 연결되고, 상기 서브스트레이트 상에 적층된 반도체 칩들 중 하나 이상의 반도체 칩의 패드부에 와이어의 일단이 볼 본딩으로 연결되는 와이어 본딩 구조를 포함한다.
또한, 본 발명의 다른 일면에 따른 반도체 패키지의 제조방법은, 서브스트레이트상에 복수의 반도체 칩을 적층하는 단계; 상기 복수의 반도체 칩 중 하나 이상의 반도체 칩의 패드부에 와이어의 일단을 볼 본딩으로 연결하는 단계; 상기 복수의 반도체 칩의 패드부에 전도성 물질을 충진하는 단계; 및 상기 전도성 물질이 충진된 패드부에 와이어를 스티치 본딩으로 연결하는 단계를 포함한다.
본 발명에 따르면, 볼 본딩 횟수를 줄여 반도체 다이의 패드부 스트레스를 최소화 할 수 있으므로 마이크로 크랙 등 불량 발생률을 줄일 수 있고, 공정을 단순화하여 공정 소모시간을 줄일 수 있고, 패키지의 신뢰성을 높일 수 있는 효과가 있다.
도 1은 종래기술에 따른 볼 본딩과 스티치 본딩을 반복하여 와이어 본딩을 실시한 것을 도시한 도면.
도 2는 종래기술에 따른 반복적 볼 본딩으로 인해 발생한 마이크로 크랙을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 와이어 본딩이 실시된 반도체 패키지를 개략적으로 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 전도성 물질을 이용하여 스티치 본딩을 실시한 모습을 나타낸 단면도.
도 5는 본 발명에 따른 반도체 패키지의 제조방법의 공정을 나타내는 흐름도.
도 6 내지 도 8은 본 발명에 따른 반도체 패키지의 제조방법에 따른 각 단계별 단면의 구조를 나타낸 도면.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성소자, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성소자, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 본 발명의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 상세히 설명하기로 한다. 도 3은 본 발명의 일실시예에 따라 와이어 본딩을 진행한 반도체 패키지의 구조를 나타낸다.
종래 기술과 달리 볼 본딩은 최상층의 반도체 다이(321)의 패드에서만 이루어지고 나머지 다이들(322 내지 324)에서는 전도성 물질(Conductive Material, 351 내지 353)로 패드부분을 채운 후 스티치 본딩만 실시하여 반도체 다이들 사이의 와이어 본딩이 이루어진다.
도 4는 전도성 물질(451)을 이용하여 스티치 본딩이 이루어진 반도체 패키지의 단면을 나타낸다.
웨이퍼(420)의 보호와 절연을 위해 절연테이프 등의 패시베이션 물질(422)이 웨이퍼 상단을 덮고, 와이어의 연결을 위한 알루미늄 패드부(460)가 있는 공간이 노출되어 범핑, 볼 본딩 등이 이루어진다.
본 발명에 따르면 볼 본딩 대신 알루미늄 패드부(460) 위를 전도성 물질(451)로 채우고 여기에 와이어(440)를 압착시켜서 연결하는 스티치 본딩을 실시한다. 이러한 스티치 본딩 시, 도 4에 도시된 바와 같이, 전도성 물질(451)이 충진된 패드부(461)에 와이어(440)의 일부 영역이 스티치 본딩으로 연결된다.
최상층 외에는 이와 같이 볼 본딩 없이 스티치 본딩만 실시하면 되므로 반도체 다이의 스트레스가 훨씬 줄어들게 된다.
또한, 볼 본딩 시 반도체 다이의 스트레스를 줄이기 위해 압착강도를 조절함으로써 본딩 강도에 문제가 발생하기도 했으나, 스티치 본딩만 하는 경우에 이보다 반도체 다이가 스트레스를 덜 받을 수 있으므로 스티칭 본딩의 압착강도를 볼 본딩 시의 압착강도보다 높일 수 있고, 따라서 스티치의 본딩 강도를 높일 수 있어 불량률을 줄일 수 있는 장점도 있다.
도 5는 본 발명에 따른 반도체 패키지의 제조방법의 흐름도를 나타내고, 도 6 내지 도 8은 본 발명에 따른 반도체 패키지의 제조방법을 단계별로 나타낸 도면이다.
우선 반도체 다이를 필요한 수만큼 적층하는 단계(S510)를 거친다. 다수의 반도체 다이를 하나의 패키지 안에 포함시키는 패키징 기술인데(Multi-Chip Package) 웨이퍼의 두께가 얇아지면서 여러 층으로 적층하는 것이 가능해졌다.
반도체 다이를 필요한 개수만큼 쌓아올리는 다이 접합(Die Attach)공정에서는 접착 필름이나 기타 접착성 물질을 이용하여 반도체 다이를 위로 쌓아 올린다.
도 6은 이렇게 반도체 다이(610)들을 알루미늄 패드 부분이 노출되도록 엇갈리게 순차적으로 쌓아 올린 모습을 나타낸다.
BGA(Ball Grid Array) 구조의 패키지(620)는 신호의 입출력을 위해 회로기판에 접속이 가능한 다수의 볼(530)을 가지고 있으며 패키지(520)상의 패드와 반도체 다이(510)의 패드가 와이어에 의해 전기적으로 연결되고 BGA를 통해 칩 밖으로 신호를 전달함으로써 칩 외부와 신호를 주고받을 수 있는 구조이다.
다음으로 와이어를 반도체 다이의 알루미늄 패드부에 고정하기 위한 스티치 본딩을 위해 전도성 물질을 알루미늄 패드 위의 필요부분에 필요한 양 만큼 준비하는 과정(S520)을 수행한다.
도 7은 반도체 다이(430)를 쌓아 올린 후 전도성 물질(420)을 스티치 본딩을 위해 준비하는 모습을 나타낸다.
반도체 다이의 신호입출력부분인 알루미늄 패드(410) 부분에 직접 와이어를 본딩 할 수 없기 때문에 전도성 물질(420)을 우선 알루미늄 패드 위에 떨어뜨려(Dropping) 준비하고 스티치 본딩을 수행한다.
이를 위해 전도성 물질(420)을 도포하기 위한 노즐(450)을 원하는 위치에 정확히 위치시키고 필요한 양만큼만 알루미늄 패드(410) 위에 떨어뜨린다.
반도체 다이(430) 적층과 전도성 물질(420) 도포를 마치고 나면 반도체 다이와 반도체 다이 사이를 알루미늄 패드를 통하여 전기적으로 연결하는데 이 때 금속 와이어와 도포해 둔 전도성 물질을 이용하여 스티치 본딩을 수행함으로써 각 반도체 다이들 사이를 연결해 준다(S530).
최초에 최상층에 위치한 반도체 다이에는 볼을 이용한 볼본딩을 수행하고 그 아래 위치한 반도체 다이들 사이는 스티치 본딩을 이용하여 최하층의 반도체 다이 또는 패키지의 리드까지 연결함으로써 본 발명에 따른 와이어 본딩을 마무리하게 된다.
종래 와이어 본딩 방법은 모든 반도체 다이의 알루미늄 패드마다 볼 본딩과 스티치 본딩을 반복하여 수행해야 했으므로 웨이퍼에 가해지는 충격 때문에 볼 본딩과 스티치 본딩의 강도를 약하게 조절할 수밖에 없었다. 그러나 본 발명에 따른 반도체 패키지의 제조 방법에 적용되는 와이어 본딩 방법은 볼 본딩은 최초 1회만 행하고 이후 스티치 본딩만 수행하게 되므로 스티치 본딩의 강도를 더 강하게 조절할 수 있고 따라서 스티치의 접착력이 향상된다.
또한, 도포된 전도성 물질은 알루미늄 패드와 스티치 간 완충역할을 하기 때문에 반도체 다이에 직접적으로 충격이 가해지지 않아 다이의 마이크로 크랙 같은 불량을 방지할 수 있는 효과도 있다.
도 8은 도 7의 단계와 과 같은 단계를 반복하여 전도성 물질(830)을 도포하고 반도체 다이(810)들 사이를 스티치 본딩으로 연결한 모습을 나타낸다.
마지막으로 소결단계(S540)에서는 전도성 물질의 고형화를 위해 전도성 물질을 가열해 주는 단계이다.
도 8은 또한 본 발명에 따른 반도체 패키지의 구조를 나타낸다.
최상층에 위치한 반도체 다이(810)의 알루미늄 패드부에는 볼 본딩(820)이 이루어진다.
볼 본딩(820)으로부터 스티치가 형성되면 이후에는 볼 본딩 없이 적층된 각 반도체 다이들(81XX)의 알루미늄 패드와 패드를 전도성 물질(830)상에 스티치 본딩으로 연결된 구조로 이루어진다.
최하층 반도체 다이(81XX)의 알루미늄 패드에서는 패키지나 웨이퍼의 리드(850)로 스티치 본딩이 이루어지는 구조로 와이어 본딩이 완성된다.
이상과 같이 볼 본딩을 생략하고 전도성 물질에 의해 스티치 본딩을 수행하는 반도체 패키지 제조방법에 의해 본 발명은 웨이퍼의 마이크로 크랙 등 손상을 방지할 수 있고, 불량 감지를 위한 추가 인력을 소모하지 않을 수 있으므로 공정시간을 단축하고 생산 단가를 절약할 수 있는 효과 원가를 절약하는 추가적인 효과도 얻을 수 있다.
이상, 본 발명의 구성에 대하여 첨부 도면을 참조하여 상세히 설명하였으나, 이는 예시에 불과한 것으로서, 본 발명이 속하는 기술분야에 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 변형과 변경이가능함은 물론이다. 따라서 본 발명의 보호 범위는 전술한 실시예에 국한되어서는 아니되며 이하의 특허청구범위의 기재에 의하여 정해져야 할 것이다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 서브스트레이트상에 복수의 반도체 칩을 적층하는 단계;
    상기 복수의 반도체 칩 중 하나 이상의 반도체 칩의 패드부에 와이어를 볼 본딩으로 연결하는 단계;
    상기 복수의 반도체 칩의 패드부에 전도성 물질을 충진하는 단계;
    상기 전도성 물질이 충진된 패드부에 와이어를 스티치 본딩으로 연결하는 단계;
    상기 전도성 물질의 고형화를 위해 상기 전도성 물질을 가열하는 소결단계; 및
    상기 와이어의 일단부를 상기 서브스트레이트의 표면에 형성된 리드에 스티치 본딩으로 연결하는 단계를 포함하며,
    상기 리드에 스티치 본딩으로 연결하는 단계는,
    상기 와이어의 일단부를 상기 서브스트레이트 상에 적층된 반도체 칩들 중 최하층에 위치한 반도체 칩의 패드부에서 가장 인접한 상기 서브스트레이트의 표면에 형성된 리드에 연결하며,
    상기 스티치 본딩으로 연결하는 단계는, 상기 볼 본딩으로 연결하는 단계보다 높은 압력을 사용하며
    상기 스티치 본딩으로 연결하는 단계는, 상기 전도성 물질의 충진 후 상기 전도성 물질의 소결 전에 이루어지는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제8항에 있어서,
    상기 복수의 반도체 칩 중 하나 이상의 반도체 칩의 패드부에 와이어를 볼 본딩으로 연결하는 단계는, 최상층에 위치한 반도체 칩의 패드부에 와이어를 볼 본딩으로 연결하는 것인 반도체 패키지의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020160025667A 2016-03-03 2016-03-03 반도체 패키지 제조방법 KR101800619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160025667A KR101800619B1 (ko) 2016-03-03 2016-03-03 반도체 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160025667A KR101800619B1 (ko) 2016-03-03 2016-03-03 반도체 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR20170103203A KR20170103203A (ko) 2017-09-13
KR101800619B1 true KR101800619B1 (ko) 2017-11-23

Family

ID=59967870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025667A KR101800619B1 (ko) 2016-03-03 2016-03-03 반도체 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101800619B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124391A (ja) * 1998-10-16 2000-04-28 Sanyo Electric Co Ltd 半導体装置
KR100498488B1 (ko) 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP2012253263A (ja) * 2011-06-06 2012-12-20 Denso Corp 半導体チップおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124391A (ja) * 1998-10-16 2000-04-28 Sanyo Electric Co Ltd 半導体装置
KR100498488B1 (ko) 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
JP2012253263A (ja) * 2011-06-06 2012-12-20 Denso Corp 半導体チップおよびその製造方法

Also Published As

Publication number Publication date
KR20170103203A (ko) 2017-09-13

Similar Documents

Publication Publication Date Title
TWI574332B (zh) 半導體裝置及其形成方法
TWI304236B (en) Method for manufacturing stacked chip pakcage
US8026586B2 (en) Semiconductor package
JP5529371B2 (ja) 半導体装置及びその製造方法
US20030178710A1 (en) Semiconductor chip stack structure and method for forming the same
US20100007001A1 (en) Semiconductor package structure and method for manufacturing the same
US8815645B2 (en) Multi-chip stacking method to reduce voids between stacked chips
JP2007535820A (ja) 低ループ・ワイヤ・ボンディングのシステムと方法
US8093104B1 (en) Multi-chip stacking method to reduce voids between stacked chips
TWI585940B (zh) 多晶片堆疊封裝結構及其製造方法
US7193309B2 (en) Semiconductor package with stacked chips and method for fabricating the same
US11670622B2 (en) Stacked semiconductor package and packaging method thereof
US7834463B2 (en) Stack package having pattern die redistribution
KR20170122287A (ko) 비균일 진공 프로파일 다이 부착 팁
KR101800619B1 (ko) 반도체 패키지 제조방법
JPH1027880A (ja) 半導体装置
US7445961B2 (en) Semiconductor chip package and method for fabricating the same
KR20110138788A (ko) 적층형 반도체 패키지
JP2010087403A (ja) 半導体装置
US20080191367A1 (en) Semiconductor package wire bonding
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
TWI442488B (zh) 用於一半導體封裝之基板製程、封裝方法、封裝結構及系統級封裝結構
CN101236962A (zh) 多芯片堆叠结构及其制法
CN100361301C (zh) 多芯片半导体封装件及其制法
CN102556938A (zh) 芯片叠层封装结构及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant