KR101796602B1 - 내부클럭 생성회로 - Google Patents

내부클럭 생성회로 Download PDF

Info

Publication number
KR101796602B1
KR101796602B1 KR1020100083867A KR20100083867A KR101796602B1 KR 101796602 B1 KR101796602 B1 KR 101796602B1 KR 1020100083867 A KR1020100083867 A KR 1020100083867A KR 20100083867 A KR20100083867 A KR 20100083867A KR 101796602 B1 KR101796602 B1 KR 101796602B1
Authority
KR
South Korea
Prior art keywords
enable signal
buffer
activated
signal
internal clock
Prior art date
Application number
KR1020100083867A
Other languages
English (en)
Other versions
KR20120020318A (ko
Inventor
황정태
이상희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100083867A priority Critical patent/KR101796602B1/ko
Publication of KR20120020318A publication Critical patent/KR20120020318A/ko
Application granted granted Critical
Publication of KR101796602B1 publication Critical patent/KR101796602B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 내부클럭 생성회로는, 공통 인에이블 신호가 활성화되면 외부클럭을 버퍼링하여 출력하는 공통버퍼; 제1버퍼 인에이블 신호가 활성화되면 상기 공통버퍼의 출력을 버퍼링하여 제1내부클럭을 활성화하는 제1버퍼; 및 제2버퍼 응 인에이블 신호가 활성화되면 상기 공통버퍼의 출력을 버퍼링하여 제2내부클럭을 활성화하는 제2버퍼를 포함한다.

Description

내부클럭 생성회로{INNER CLOCK GENERATION CIRCUIT}
본 발명은 반도체 메모리 장치의 내부클럭 생성회로에 관한 것이다.
현재 이용되고 있는 대부분의 시스템은 모두 클럭신호에 동기되어 작동하는 방식을 택하고 있다. 따라서 이러한 시스템들에 있어서 클럭신호의 품질은 매우 중요하다.
반도체 메모리 장치의 경우 칩의 내부에서 클럭신호를 생성하여 사용하는 것이아니라 칩의 외부에서 클럭신호를 입력받아 사용한다. 이때 외부에서 입력된 클럭신호를 그대로 사용하는 것이 아니라 버퍼나 드라이버를 거쳐 생성된 내부 클럭신호에 동기되어 동작하게 된다.
이때 외부에서 입력된 클럭신호를 그대로 사용하지 않고 버퍼나 드라이버를 거쳐 생성된 내부클럭신을 사용하는 이유는 클럭신호의 주기가 짧은 경우 스윙레벨이 작은 경우 클럭의 특성을 얻을 수 없어 버퍼와 드라이버를 거치면서 클럭신호의 스윙레벨을 증폭하고 클럭신호가 쓰이는 곳에 그 특성을 변화시킨 클럭신호를 사용하기 위해서이다.
도 1은 종래의 내부클럭 생성회로의 구성도이다.
도 1에 도시된 바와 같이 내부클럭 생성회로는, 다수의 신호(RST, SREF, CKEB_SREF, CKEBCLK0, CKECLKF)에 응답하여 제1버퍼 인에이블 신호(EN1) 또는 제2버퍼 인에이블 신호(EN2)를 활성화하는 인에이블 신호 생성부(110), 제1버퍼 인에이블 신호(EN1)가 활성화되면 외부클럭(CLK_EXT)을 버퍼링하여 출력하는 제1버퍼(120), 제2버퍼 인에이블 신호(EN2)가 활성화되면 외부클럭(CLK_EXT)을 버퍼링하여 출력하는 제2버퍼(130), 제1버퍼 인에이블 신호(EN1)가 활성화되면 제1버퍼(120)의 출력을 버퍼링하여 제1내부클럭(CLK_IN1)을 활성화하는 제3버퍼(140), 제2버퍼 인에이블 신호(EN2)가 활성화되면 제2버퍼(130)의 출력을 버퍼링하여 제2내부클럭(CLK_IN2)을 활성화하는 제4버퍼(150), 제1내부클럭(CLK_IN1)을 드라이브하여 래치클럭(CLK_LAT)을 생성하는 제1드라이버(160), 제2내부클럭(CLK_IN2)을 드라이브하여 메인클럭(CLK_MA)을 생성하는 제2드라이버(170)를 포함한다.
도 1에 도시된 바와 같이 외부클럭(CLK_EXT)을 입력받아 내부클럭(CLK_LAT, CLK_MA)을 활성화하는 내부클럭 생성회로는 2단 버퍼를 사용하고 있다. 외부클럭(CLK_EXT)의 스윙레벨이 작은 경우 클럭 특성을 얻을 수 없기 때문에 클럭 특성을 얻기 위해 외부클럭(CLK_EXT)을 증폭하기 위한 버퍼(120, 130, 140, 150)를 사용하게 된다. 이때 1단 버퍼(120, 130)만으로는 충분히 증폭할 수 없어서 2단 버퍼(140, 150)를 이용한다.
도 1을 참조하여 내부클럭 생성회로의 동작을 설명한다.
처음에 리셋신호(RST)에 의해서 제1버퍼 인에이블 신호(EN1)가 활성화되면 외부클럭(CLK_EXT)은 제1버퍼(120)와 제3버퍼(140) 및 제1드라이버(160) 통과하여 래치클럭(CLK_LAT)으로 출력된다. 또한 리셋신호(RST)의해서 제2버퍼 인에이블 신호(EN2)가 활성화되면 외부클럭(CLK_EXT)은 제2버퍼(130)와 제4버퍼(150) 및 제2드라이버(170) 통과하여 메인클럭(CLK_MA)으로 출력된다.
이후에 제1버퍼 인에이블 신호(EN1)는 반도체 메모리 장치가 셀프 리프레쉬 모드로 진입하여 제1신호(CKEBLK0)가 활성화되면 비활성화되었다가, 셀프 리프레쉬 모드에서 빠져나와 제2셀프 리프레쉬 신호(CKEB_SREF)가 '로우'가 되면 활성화된다. 제2버퍼 인에이블 신호(EN2)는 반도체 메모리 장치가 셀프 리프레쉬 모드로 진입하여 제2신호(CKELKF)가 활성화되면 비활성화되었다가 제1셀프 리프레쉬 신호(SREF)가 비활성화되면 활성화된다.
상술한 바를 요약하면 반도체 메모리 장치가 셀프 리프레쉬 구간에 진입하면 제1버퍼 인에이블 신호(EN1)와 제2버퍼 인에이블 신호(EN2)가 비활성화되어 래치클럭(CLK_LAT)과 메인클럭(CLK_MA)을 비활성화한다. 반도체 메모리 장치가 셀프 리프레쉬 구간에서 빠져나오면 먼저 제1버퍼 인에이블 신호(EN1)가 활성화되어 래치클럭(CLK_LAT)이 활성화되고 활성화된 래치클럭(CLK_LAT)에 응답하여 제2버퍼 인에이블 신호(EN2)가 활성화되면 메인클럭(CLK_MA)가 활성화된다.
이때 외부클럭(CLK_EXT)을 입력받아 각각의 경로를 거쳐 래치클럭(CLK_LAT)과 메인클럭(CLK_MA)이 활성화되므로 4개의 버퍼(120, 130, 140, 150)를 구동하여 회로 내부 많은 전류가 흐르고 이로 인해 소모전력이 크다는 문제점이 있다.
본 발명는 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 2단 버퍼 중 첫번째 단계의 버퍼를 공유하여 내부에 흐르는 전류를 줄인 내부클럭 생성회로를 제공하고자 하는데, 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 내부클럭 생성회로는, 공통 인에이블 신호가 활성화되면 외부클럭을 버퍼링하여 출력하는 공통버퍼; 제1버퍼 인에이블 신호가 활성화되면 상기 공통버퍼의 출력을 버퍼링하여 제1내부클럭을 활성화하는 제1버퍼; 및 제2버퍼 응 인에이블 신호가 활성화되면 상기 공통버퍼의 출력을 버퍼링하여 제2내부클럭을 활성화하는 제2버퍼를 포함할 수 있다.
다수의 신호에 응답하여 상기 공통 인에이블 신호, 상기 제1버퍼 인에이블 신호 및 상기 제2버퍼 인에이블 신호를 제어하는 인에이블 신호 생성부; 상기 제1내부클럭을 드라이브하여 래치클럭을 생성하는 제1드라이버; 및 상기 제2내부클럭을 드라이브하여 메인클럭을 생성하는 제2드라이버를 포함하는 것을 특징으로 할 수 있다.
본 발명에 따른 내부클럭 생성회로는, 2단 버퍼 중 첫번째 단계의 버퍼를 공유하여 내부에 흐르는 전류를 줄였다.
도 1은 종래의 내부클럭 생성회로의 구성도,
도 2은 본 발명의 일실시예에 따른 내부클럭 생성회로의 구성도,
도 3는 본 발명의 일실시예에 따른 인에이블 신호 생성부(210)의 구성도,
도 4는 본 발명에 따른 내부클럭 생성회로의 동작을 설명하기 위한 파형도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2은 본 발명의 일실시예에 따른 내부클럭 생성회로의 구성도이다.
도 2에 도시된 바와 같이, 다수의 신호(RST, SREF, CKEB_SREF, CKEBCLK0, CKECLKF)에 응답하여 공통 인에이블 신호(EN), 제1버퍼 인에이블 신호(EN1) 및 제2버퍼 인에이블 신호(EN2)를 제어하는 인에이블 신호 생성부(210), 공통 인에이블 신호(EN)가 활성화되면 외부클럭(CLK_EXT)을 버퍼링하여 출력하는 공통버퍼(220), 제1버퍼 인에이블 신호(EN1)가 활성화되면 공통버퍼(220)의 출력을 버퍼링하여 제1내부클럭(CLK_IN1)을 활성화하는 제1버퍼(230), 및 제2버퍼 응 인에이블 신호(EN2)가 활성화되면 공통버퍼(220)의 출력을 버퍼링하여 제2내부클럭(CLK_IN2)을 활성화하는 제2버퍼(240), 제1내부클럭(CLK_IN1)을 드라이브하여 래치클럭(CLK_LAT)을 생성하는 제1드라이버(250) 제2내부클럭(CLK_IN2)을 드라이브하여 메인클럭(CLK_MA)을 생성하는 제2드라이버(260)를 포함한다.
도 2을 참조하여 내부클럭 생성회로의 동작을 설명한다.
리셋신호(RST)는 파워업 또는 내부클럭 생성회로를 초기화하는 경우 활성화된다. 리셋신호(RST)가 활성화되면 인에이블 신호 생성부(210)에 의해 공통 인에이블 신호(EN), 제1버퍼 인에이블 신호(EN1), 제2버퍼 인에이블 신호(EN2)가 활성화된다. 공통 인에이블 신호(EN)는 제1버퍼 인에이블 신호(EN1)가 활성화되는 구간 또는 제2버퍼 인에이블 신호(EN2)가 활성화되는 구간에서 활성화된다. 공통버퍼(220)는 제1버퍼(230)가 동작하는 구간 및 제2버퍼(240)가 동작하는 구간에서 동작해야 하기 때문이다.
공통 인에이블 신호(EN)에 응답하여 2단 버퍼 중 첫번째 단계인 공통버퍼(210)가 외부클럭(CLK_EXT)을 버퍼링하여 출력한다. 제1버퍼 인에이블 신호(EN1)에 응답하여 제1버퍼(230)가 공통버퍼(210)의 출력을 입력받아 제1내부클럭(CLK_IN1)을 생성한다. 제2버퍼 인에이블 신호(EN2)에 응답하여 제2버퍼(240)가 공통버퍼(210)의 출력을 입력받아 제2내부클럭(CLK_IN2)을 생성한다.
다음으로 제1드라이버(250)는 제1내부클럭(CLK_IN1)을 드라이브하여 래치클럭(CLK_LAT)을 생성하고, 제2드라이버(260)는 제2내부클럭(CLK_IN2)을 드라이브 하여 메인클럭(CLK_MA)을 생성한다. 내부클럭 생성회로가 반도체 메모리 장치의 일부인 경우 래치클럭(CLK_LAT)은 어드레스(ADDRESS)를 래치하는데 쓰이고, 메인클럭(CLK_MA)은 커맨드(COMMAND)를 생성하거나 커맨드를 쉬프트하는데 쓰인다.
래치클럭(CLK_LAT)과 메인클럭(CLK_MA)은 반도체 메모리 장치의 동작에 따라 활성화되는 구간이 달라 그 제어(CONTROL)이 달라지고 이로 인해 드라이버(250, 260)의 타이밍 차이가 있다. 또한 래치클럭(CLK_LAT)의 경우 로딩(LOADING)을 작게 하여 멀리 보내져야 하고, 메인클럭(CLK_MA)의 경우 로딩이 큰 대신 가까운 곳으로 보내지는 차이가 있다. 따라서 내부클럭 생성회로에서 동일한 외부클럭(CLK_EXT)를 입력받아 두 개의 경로로 버퍼링하여 래치클럭(CLK_LAT)과 메인클럭(CLK_MA)을 각각 활성화하게 되는 것이다.
반도체 메모리 장치가 셀프 리프레쉬 구간에 들어가면 내부클럭 생성회로는 다음과 같이 동작한다. 공통 인에이블 신호(EN), 제1버퍼 인에이블 신호(EN1), 제2버퍼 인에이블 신호(EN2)는 셀프 리프레쉬 구간이 시작되면 비활성화된다. 셀프 리프레쉬 구간에서 반도체 메모리 장치는 내부클럭(CLK_LAT, CLK_MA)를 사용하지 않기 때문에 전력소모를 줄이기 위함이다.
반도체 메모리 장치가 셀프 리프레쉬 구간에서 빠져나가는 동작은 다음과 같다. 공통 인에이브 신호(EN), 제1버퍼 인에이블 신호(EN1)는 셀프 리프레쉬 구간이 끝나면 활성화되고 제2버퍼 인에이블 신호(EN2)는 래치클럭(CLK_LAT)이 활성화되면 이에 응답하여 활성화된다.
공통버퍼(220)가 활성화되는 구간을 제1버퍼(230) 및 제2버퍼(240)의 활성화 구간으로 넓혀서 2단 버퍼 중 첫번째 단계에서 버퍼를 하나만 사용하여 내부클럭 생성회로에 흐르는 전류를 줄여 소모전력을 줄였다.
도 3는 본 발명의 일실시예에 따른 인에이블 신호 생성부(210)의 구성도이다.
도 3에 도시된 바와 같이, 인에이블 신호 생성부(210)는 제1버퍼 인에이블 신호 생성부(310), 제2버퍼 인에이블 신호 생성부(320), 인에이블 신호 조합부(330)를 포함한다.
인에이블 신호 생성부(210)는 다수의 신호(RST, SREF, CKEB_SREF, CKEBCLK0, CKECLKF)에 응답하여 공통 인에이블 신호(EN), 제1버퍼 인에이블 신호(EN1)와 제2버퍼 인에이블 신호(EN2)를 활성화한다. 다수의 신호(RST, SREF, CKEB_SREF, CKEBCLK0, CKECLKF)는 셀프 리프레쉬 구간임을 나타내는 다수의 신호(SREF, CKEB_SREF), 리프레쉬 구간 또는 파워다운 구간임을 나타내는 다수의 신호(CKEBCLK0, CKECLKF), 리셋신호(RST)를 포함한다.
제1버퍼 인에이블 신호 생성부(310)는 제2셀프 리프레쉬 신호(CKEB_SREF), 제1신호(CKEBCLK0), 리셋신호(RST)에 응답하여 제1버퍼 인에이블 신호(EN1)를 생성한다. 제2버퍼 인에이블 신호 생성부(320)는 제1셀프 리프레쉬 신호(SREF), 제2신호(CKECLKF), 리셋신호(RST)에 응답하여 제2버퍼 인에이블 신호(EN2)를 생성한다. 인에이블 신호 조합부(330)는 제1버퍼 인에이블 신호(EN1) 또는 제2버퍼 인에이블 신호(EN2)가 활성화되면 공통 인에이블 신호(EN)를 활성화한다.
도 4는 본 발명에 따른 내부클럭 생성회로의 동작을 설명하기 위한 파형도이다.
클럭 인에이블 신호(CKE)는 반도체 메모리 장치가 외부클럭(CLK_EXT)를 입력받을지 여부를 나타내는 신호이다. 제1셀프 리프레쉬 신호(SREF)는 클럭 인에이블 신호(CKE)가 비활성화되고 리프레쉬 커맨드가 들어오면 활성화되고, 래치클럭(CLK_LAT)가 활성화되면 비활성화된다. 제2셀프 리프레쉬 신호(CKEB_SREF)는 클럭 인에이블 신호(CKE)가 활성화되는 시점과 제1셀프 리프레쉬 신호(SREF)가 비활성화되는 시점사이에 활성화되는 펄스 신호이다. 반도체 메모리 장치가 셀프 리프레쉬 모드에서 빠져나감을 나타낸다.
제1신호(CKEBCLK0)와 제2신호(CKECLKF)는 반도체 메모리 장치가 파워다운 모드 또는 셀프 리프레쉬 모드임을 나타내는 신호이다. 제1신호(CKEBCLK0)는 클럭 인에이블 신호(CKE)가 셀프 리프레쉬 모드로 들어가 비활성화되고 1클럭 뒤에 활성화(하이)되고 셀프 리프레쉬 모드에서 빠져나와 클럭 인에이블 신호(CKE)가 활성화되고 1클럭 뒤에 비활성화(로우)된다. 제2신호(CKECLKF)는 클럭 인에이블 신호(CKE)가 셀프 리프레쉬 모드로 들어가 비활성화되고 1.5클럭 뒤에 활성화(로우)되고 셀프 리프레쉬 모드에서 빠져나와 클럭 인에이블 신호(CKE)가 활성화되고 1.5클럭 뒤에 비활성화(하이)된다. 위 두 신호(CKEBCLK0, CKECLKF)의 활성화 및 비활성화 시점에 차이가 있는 이유는 파워다운 모드에서 빠져나가는 시점과 클럭 인에이블 신호(CKE)의 천이구간 사이의 마진을 확보하기 위해서이다.
먼저 내부클럭 생성회로(도 2)가 리셋 또는 파워업되는 경우 리셋신호(RST)가 활성화된다. 리셋신호(RST)가 활성화되면 공통 인에이블 신호(EN), 제1버퍼 인에이블 신호(EN1), 제2버퍼 인에이블 신호(EN2)가 활성화된다.
셀프 리프레쉬 모드에 진입(401)하여 클럭 인에이블 신호(CKE)가 비활성화되면, 제1셀프 리프레쉬 신호(SREF)가 활성화('하이')된다. 제2셀프 리프레쉬 신호(CKEB_SREF)는 '하이'상태를 유지한다. 제1신호(CKEBCLK0)가 '로우'에서 '하이'로 천이하면 제1버퍼 인에이블 신호(EN1)가 비활성화된다. 0.5클럭 뒤에 제2신호(CKECLKF)가 '하이'에서 '로우'로 천이하면 제2버퍼 인에이블 신호(EN2)와 공통 인에이블 신호(EN)이 비활성화 된다.
셀프 리프레쉬 모드에서 벗어나면(402) 클럭 인에이블 신호(CKE)가 활성화(하이)된다. 클럭 인에이블 신호(CKE)가 활성화되면 제2셀프 리프레쉬 신호(CKEB_SREF)는 '하이'에서 '로우'로 천이한다. 이에 응답하여 제1버퍼 인에이블 신호(EN1)와 공통인에이블 신호(EN)가 활성화된다. 제1버퍼 인에이블 신호(EN1)가 활성화되어 래치클럭(CLK_LAT)가 활성화되면 이에 응답하여 제1셀프 리프레쉬 신호(SREF)가 '하이'에서 '로우'로 천이한다. 그러면 제2셀프 리프레쉬 신호(CKEB_SREF)가 '로우'에서 '하이'로 천이한다. 제2셀프 리프레쉬 신호(CKEB_SREF)는 셀프 리프레쉬 모드에서 빠져나감을 나타내는 신호이다. 제2셀프 리프레쉬 신호(CKEB_SREF)가 '로우'에서 '하이'로 천이하면 이에 응답하여 제2버퍼 인에이블 신호(EN2)가 활성화된다. 제2버퍼 인에이블 신호(EN2)가 활성화되면 메인클럭(CLK_MA)가 활성화된다.
결과적으로 제1버퍼 인에이블 신호(EN1)는 제2버퍼 인에이블 신호(EN2)보다 먼저 활성화되고, 제1버퍼 인에이블 신호(EN1)는 제2버퍼 인에이블 신호(EN2)보다 먼저 비활성화된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (6)

  1. 공통 인에이블 신호가 활성화되면 외부클럭을 버퍼링하여 출력하는 공통버퍼;
    제1버퍼 인에이블 신호가 활성화되면 상기 공통버퍼의 출력을 버퍼링하여 제1내부클럭을 활성화하는 제1버퍼; 및
    제2버퍼 인에이블 신호가 활성화되면 상기 공통버퍼의 출력을 버퍼링하여 제2내부클럭을 활성화하는 제2버퍼;를 포함하고,
    상기 공통 인에이블 신호는 상기 제1버퍼 인에이블 신호가 활성화되는 구간 또는 상기 제2버퍼 인에이블 신호가 활성화되는 구간에서 활성화되는 내부클럭 생성회로.
  2. [청구항 2은(는) 설정등록료 납부시 포기되었습니다.]
    제 1항에 있어서,
    다수의 신호에 응답하여 상기 공통 인에이블 신호, 상기 제1버퍼 인에이블 신호 및 상기 제2버퍼 인에이블 신호를 제어하는 인에이블 신호 생성부;
    상기 제1내부클럭을 드라이브하여 래치클럭을 생성하는 제1드라이버; 및
    상기 제2내부클럭을 드라이브하여 메인클럭을 생성하는 제2드라이버
    를 더 포함하는 것을 특징으로 하는 내부클럭 생성회로.

  3. [청구항 3은(는) 설정등록료 납부시 포기되었습니다.]
    제 2항에 있어서,
    상기 제1버퍼 인에이블 신호는, 셀프 리프레쉬 구간이 끝나면 활성화되고 셀프 리프레쉬 구간이 시작되면 비활성화되며 상기 제2버퍼 인에이블 신호는, 상기 래치클럭이 활성화되면 활성화되고, 셀프 리프레쉬 구간이 시작되면 비활성화되는 것을 특징으로 하는 내부클럭 생성회로.
  4. 삭제
  5. [청구항 5은(는) 설정등록료 납부시 포기되었습니다.]
    제 2항에 있어서,
    상기 제1버퍼 인에이블 신호는 상기 제2버퍼 인에이블 신호보다 먼저 활성화되고, 상기 제1버퍼 인에이블 신호는 상기 제2버퍼 인에이블 신호보다 먼저 비활성화되는 것을 특징으로 하는 내부클럭 생성회로.
  6. [청구항 6은(는) 설정등록료 납부시 포기되었습니다.]
    제 5항에 있어서,
    상기 다수의 신호는,
    셀프 리프레쉬 구간임을 나타내는 다수의 신호, 리프레쉬 구간 또는 파워다운 구간임을 나타내는 다수의 신호, 리셋신호를 포함하는 것을 특징으로 하는 내부클럭 생성회로.
KR1020100083867A 2010-08-30 2010-08-30 내부클럭 생성회로 KR101796602B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100083867A KR101796602B1 (ko) 2010-08-30 2010-08-30 내부클럭 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100083867A KR101796602B1 (ko) 2010-08-30 2010-08-30 내부클럭 생성회로

Publications (2)

Publication Number Publication Date
KR20120020318A KR20120020318A (ko) 2012-03-08
KR101796602B1 true KR101796602B1 (ko) 2017-11-10

Family

ID=46128923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100083867A KR101796602B1 (ko) 2010-08-30 2010-08-30 내부클럭 생성회로

Country Status (1)

Country Link
KR (1) KR101796602B1 (ko)

Also Published As

Publication number Publication date
KR20120020318A (ko) 2012-03-08

Similar Documents

Publication Publication Date Title
US6166991A (en) Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit
US7606105B2 (en) Deep power down mode control circuit
US20080272812A1 (en) Semiconductor memory device including delay-locked-loop control circuit and control method for effective current consumption management
KR20150064873A (ko) 반도체 메모리 장치
JP5580751B2 (ja) 半導体装置
KR101497777B1 (ko) 클록 입력 버퍼 제어
KR20010036041A (ko) 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법
TWI263220B (en) Semiconductor memory device including internal clock doubler
US8823428B2 (en) Semiconductor device, method for operating the same, and memory system including the same
KR101796602B1 (ko) 내부클럭 생성회로
US20150035575A1 (en) Data output circuits
US9099992B2 (en) Semiconductor devices
KR101957814B1 (ko) 집적 회로 및 이의 동작 방법
US8848468B2 (en) Semiconductor device and control method thereof for permitting the reception of data according to a control signal
US8653866B2 (en) Semiconductor device and operating method thereof
US6462613B1 (en) Power controlled input receiver
US20090039932A1 (en) Delay circuit of semiconductor memory apparatus
JP2898450B2 (ja) 半導体記憶装置
KR101215647B1 (ko) 반도체메모리장치
KR100583834B1 (ko) 논 파워다운 모드에서 전류 소모 감소를 위한 반도체 메모리 장치 및 상기 메모리 장치를 이용한 메모리 시스템
US8599628B2 (en) Precharge signal generation circuit, semiconductor device including the same, and method for generating precharge signal
KR100930407B1 (ko) 입력회로를 가지는 반도체 집적회로
US8665659B2 (en) Data transmission circuit
KR20060114232A (ko) 반도체메모리소자
JP2003234649A (ja) 入出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant