KR101795021B1 - 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법 - Google Patents

표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법 Download PDF

Info

Publication number
KR101795021B1
KR101795021B1 KR1020100113996A KR20100113996A KR101795021B1 KR 101795021 B1 KR101795021 B1 KR 101795021B1 KR 1020100113996 A KR1020100113996 A KR 1020100113996A KR 20100113996 A KR20100113996 A KR 20100113996A KR 101795021 B1 KR101795021 B1 KR 101795021B1
Authority
KR
South Korea
Prior art keywords
region
opening
display device
opening region
manufacturing
Prior art date
Application number
KR1020100113996A
Other languages
English (en)
Other versions
KR20120052716A (ko
Inventor
박준민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100113996A priority Critical patent/KR101795021B1/ko
Publication of KR20120052716A publication Critical patent/KR20120052716A/ko
Application granted granted Critical
Publication of KR101795021B1 publication Critical patent/KR101795021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예는, 마스크 베이스; 마스크 베이스에 정의된 서브 픽셀영역; 서브 픽셀영역 내에 정의된 채널영역; 채널영역에 형성되며 제1방향으로 노출된 영역을 갖는 제1개구영역; 및 채널영역에 형성되며 제1개구영역과 이격하여 제1개구영역의 주변을 둘러싸도록 노출된 영역을 가지며 제1개구영역과 인접된 일측부와 일측부와 이격된 타측부를 포함하는 제2개구영역을 포함하되, 제2개구영역은, 일측부와 타측부 간의 이격 거리가 일정한 규칙성을 가지고 교번하여 다른 것을 특징으로 하는 표시장치 제작용 마스크를 제공한다.

Description

표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법{Mask for Display Device and Manufacturing Method for Display Device using the same}
본 발명의 실시예는 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기전계발광표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD), 전기영동표시장치(Electro Phoretic Display; EPD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다. 이와 같은 표시장치는 텔레비전(TV)이나 비디오 등의 가전분야에서 노트북(Note book)과 같은 컴퓨터나 핸드폰과 등과 같은 산업분야 등에서 다양한 용도로 사용되고 있다.
앞서 설명한 바와 같은 표시장치 중 일부는 기판의 표면에 배선, 전극 및 박막 트랜지스터 등을 형성하기 위한 방법으로 재료를 증착하고 원하는 형상을 만들기 위해 감광막을 이용한 사진 공정을 실시한 후 불필요한 부분을 제거 위해 식각 공정을 실시한다. 일반적으로 사진 공정에서는 개구부와 차단부로 구성된 표시장치 제작용 마스크가 이용된다.
종래 표시장치 제작용 마스크에 의해 제작된 표시장치는 박막 트랜지스터의 채널영역에서 게이트 전극과 소오스 전극 및 드레인 전극 간의 중첩 면적에 의한 커패시터 성분(Cdg) 증가를 유발하고 있다. 따라서, 종래 표시장치 제작용 마스크는 박막 트랜지스터 제작시 전극의 CD(Critical Dimension)를 감소시켜 커패시터 성분(Cdg)에 의한 RC 지연을 줄일 수 있도록 개선된 구조를 마련해야 한다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 윙 패턴을 이용한 박막 트랜지스터 제작시, 소오스 또는 드레인 전극을 분해능 극한치로 제조할 수 있는 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법을 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 마스크 베이스; 마스크 베이스에 정의된 서브 픽셀영역; 서브 픽셀영역 내에 정의된 채널영역; 채널영역에 형성되며 제1방향으로 노출된 영역을 갖는 제1개구영역; 및 채널영역에 형성되며 제1개구영역과 이격하여 제1개구영역의 주변을 둘러싸도록 노출된 영역을 가지며 제1개구영역과 인접된 일측부와 일측부와 이격된 타측부를 포함하는 제2개구영역을 포함하되, 제2개구영역은, 일측부와 타측부 간의 이격 거리가 일정한 규칙성을 가지고 교번하여 다른 것을 특징으로 하는 표시장치 제작용 마스크를 제공한다.
제2개구영역은 채널영역에 형성되며 타측부의 일부 영역에서 제1방향과 수직 하는 제2방향으로 노출된 영역을 이루는 제3개구영역을 포함할 수 있다.
삭제
삭제
삭제
삭제
삭제
다른 측면에서 본 발명의 실시예는, 본 발명의 실시예에 의해 제작된 마스크로 기판 상에 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 및 박막 트랜지스터의 소오스 및 드레인 전극 중 하나에 연결되는 화소전극을 형성하는 단계를 포함하는 표시장치의 제조방법을 제공한다.
본 발명의 실시예는, 윙 패턴을 이용한 박막 트랜지스터 제작시, 소오스 또는 드레인 전극을 분해능 극한치로 제조할 수 있는 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법을 제공하여 RC 지연을 줄여 박막 트랜지스터의 구동 특성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치 제작용 마스크의 개략적인 평면도.
도 2는 도 1에 도시된 채널영역의 확대도.
도 3은 제2개구영역의 일부를 나타낸 도면.
도 4는 본 발명의 일 실시예에 따른 표시장치 제작용 마스크에 의해 형성된 소오스 및 드레인 전극을 나타낸 도면.
도 5는 채널영역의 설계도면.
도 6은 제2개구영역의 다양한 형상을 나타낸 도면.
도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 서브 픽셀의 평면 예시도.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치 제작용 마스크의 개략적인 평면도이고, 도 2는 도 1에 도시된 채널영역의 확대도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시장치 제작용 마스크에는 서브 픽셀영역(SPA) 내에 정의된 채널영역(CHA)을 갖는 마스크 베이스(MSK)가 포함된다.
본 발명의 일 실시예에 따른 표시장치 제작용 마스크는 사진/식각 공정시 기판 상에 형성된 감광막을 패터닝 하기 위한 것으로서, 이는 표시장치에 포함된 박막 트랜지스터의 소오스 전극, 드레인 전극 및 데이터배선 등을 형성하기 위해 사용된다.
마스크 베이스(MSK)에는 제작하고자 하는 표시장치의 해상도에 대응하는 영역별로 서브 픽셀영역(SPA)이 정의된다. 서브 픽셀영역(SPA) 내에는 서브 픽셀에 포함된 박막 트랜지스터의 채널에 대응하는 영역별로 채널영역(CHA)이 정의된다. 채널영역(CHA)에는 박막 트랜지스터의 채널에 위치하는 소오스 전극 및 드레인 전극에 대응하는 제1개구영역(OPN1)과 제2개구영역(OPN2)이 형성된다. 채널영역(CHA)에서 제1개구영역(OPN1)과 제2개구영역(OPN2)을 제외한 영역은 차단영역(BLK)으로 형성된다. 제1개구영역(OPN1)과 제2개구영역(OPN2)은 노광시 빛이 통과되는 영역이고, 차단영역(BLK)은 노광시 빛이 통과되지 않는 영역이다.
제1개구영역(OPN1)은 채널영역(CHA)에 형성되며 제1방향으로 노출된 영역을 갖는다. 그리고 제2개구영역(OPN2)은 채널영역(CHA)에 형성되며 제1개구영역(OPN1)과 이격하여 제1개구영역(OPN1)의 주변을 둘러싸도록 노출된 영역을 가지며 제1개구영역(OPN1)과 인접된 일측부(OA1)와 일측부(OA1)와 이격된 타측부(OA2)를 포함한다.
제2개구영역(OPN2)은 일측부(OA1)와 타측부(OA2) 간의 이격 거리가 일정한 규칙성을 가지고 교번하여 다르도록 형성된다. 제2개구영역(OPN2)은 타측부(OA2)가 복수의 톱니 형상을 이루도록 형성된다. 더욱 상세히 설명하면, 제2개구영역(OPN2)은 타측부(OA2)가 복수의 톱니 형상을 이루고 선분의 교점이 지그재그로 형성된다.
제2개구영역(OPN2)은 일측부(OA1)가 제1개구영역(OPN1)의 형상에 대응하여 이격하도록 적어도 삼면이 꺾인 직선을 이루도록 형성된다. 더욱 상세히 설명하면, 제2개구영역(OPN2)은 일측부(OA1)가 제1개구영역(OPN1)의 형상에 대응하여 이격하도록 직선이 다섯 번 꺾여 형성되고 그 장변의 끝단이 타측부(OA2)와 연결되도록 형성된다.
또한, 채널영역(CHA)에는 타측부(OA2)와 함께 노출된 영역을 이루는 제3개구영역(OPN3)이 포함된다. 제3개구영역(OPN3)은 제1방향과 수직 하는 제2방향으로 노출된 영역을 갖는다. 제3개구영역(OPN3)은 사진/식각 공정시 제2개구영역(OPN2)에 의해 형성되는 드레인 전극이 데이터배선에 연결되도록 연결전극을 형성하는 역할을 한다.
이하, 본 발명의 일 실시예에 따른 표시장치 제작용 마스크에 대해 더욱 상세히 설명한다.
도 3은 제2개구영역의 일부를 나타낸 도면이고, 도 4는 본 발명의 일 실시예에 따른 표시장치 제작용 마스크에 의해 형성된 소오스 및 드레인 전극을 나타낸 도면이며, 도 5는 채널영역의 설계도면이고, 도 6은 제2개구영역의 다양한 형상을 나타낸 도면이다.
도 3에 도시된 바와 같이, 제2개구영역(OPN2)은 타측부(OA2)가 복수의 톱니 형상을 이루고 선분의 교점이 지그재그로 형성된다. 이에 따라, 일측부(OA1)와 인접하는 부분에 해당되는 제1거리(L1)와 일측부(OA1)와 비인접하는 부분에 해당되는 제2거리(L2)의 길이는 다르고 톱니 형상을 이루도록 교번 배치된다.
제2개구영역(OPN2)이 위와 같이 형성되면, 톱니 형상을 이루는 교점 간의 폭(W)이 좁아지게 된다. 일례로, 실시예에 따라 제작된 표시장치 제작용 마스크는 제2개구영역(OPN2)에 의해 노출된 영역 중 제1거리(L1)가 대략 1.4㎛이고, 제2거리(L2)가 대략 2.6㎛이다. 이에 따라, 교점 간의 폭(W)은 대략 2.4㎛ 범위를 유지하게 된다. 표시장치 제작용 마스크가 위의 예와 같이 제작된 경우, 제2개구영역(OPN2)이 노출하는 영역은 일반적으로 사용되는 노광 장비로부터 출사된 빛의 한계 분해능인 4㎛보다 좁으므로 빛의 회절 현상에 의해 "IL"에 나타낸 영역 내측 일부만 노광이 된다.
앞서 설명된 표시장치 제작용 마스크로 패터닝하면, 도 4와 같이 박막 트랜지스터의 소오스 전극(S) 및 드레인 전극(D)을 일명 윙 패턴(wing pattern) 형태로 형성할 수 있음은 물론 좁은 패턴 형상과 더불어 포커스 마진의 증대를 기대할 수 있게 된다. 여기서, "C"는 데이터배선에 연결되는 연결전극 부분이다.
실시예에 따른 표시장치 제작용 마스크에 의해 제작된 드레인 전극(D)은 "L3"의 폭을 2㎛로 형성이 가능하고 "L4"의 폭을 4.5㎛로 형성이 가능하다. 이에 따르면, 표시장치 제작용 마스크는 사진 공정에서의 CD(Critical Dimension) 4㎛ 이하의 조건으로 대략 ≒ 2㎛(엣치 바이어스 양측 3.9㎛ 기준)에 해당하는 CD 조건을 형성할 수 있게 된다.
도 5에 도시된 채널영역의 설계도에 의하면, 실시예에 따라 제작된 표시장치 제작용 마스크는 소오스 전극(S) 및 드레인 전극(D)을 윙 패턴 형상으로 형성하기 위해 노출된 영역이 좁은 패턴을 이룰 때, ①의 형상에 의해 포커스 마진을 증대시킬 수 있게 된다. 또한, ②의 형상에 의해 라운딩 및 유실을 방지하며 패터닝할 수 있게 된다. 또한, ③의 형상에 의해 라인 쇼트 현상을 방지하며 패터닝할 수 있게 된다.
한편, 실시예에서는 제1개구영역(OPN1)에 의해 패턴된 전극을 소오스 전극(S)으로 그리고 제2개구영역(OPN2)에 의해 패턴된 전극을 드레인 전극(D)으로 설명하였으나 이들은 박막 트랜지스터의 구조에 따라 바뀔 수 있다.
다른 실시예에 의하면 표시장치 제작용 마스크에 형성된 제2개구영역(OPN2)은 다음의 도 5와 같이 다양하게 형성될 수 있다.
도 6의 (a)와 같이, 제1개구영역(OPN1)은 본 발명의 실시예와 같다. 반면, 제2개구영역(OPN2)은 타측부(OA2)가 복수의 톱니 형상을 이루고 선분의 교점이 지그재그로 형성되되 그 선분의 교점이 곡면으로 형성된다.
도 6의 (b)와 같이, 제1개구영역(OPN1)은 본 발명의 실시예와 같다. 반면, 제2개구영역(OPN2)은 타측부(OA2)가 복수의 톱니 형상을 이루고 선분의 교점이 지그재그로 형성되되 그 선분이 직선이 아닌 곡선의 물결 형상으로 형성된다.
이하, 본 발명의 일 실시예에 의해 제작된 표시장치 제작용 마스크를 이용한 표시장치의 제조방법에 대해 설명한다.
도 7은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 설명하기 위한 서브 픽셀의 평면 예시도이다.
도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 표시장치의 제조방법은 박막 트랜지스터(TFT), 화소전극(PXL) 및 공통전극(Vcom)을 갖는 서브 픽셀(SP)을 포함하는 액정표시장치에 적용된다. 액정표시장치에는 박막 트랜지스터(TFT), 화소전극(PXL) 및 공통전극(Vcom) 등을 포함하는 트랜지스터 기판(SUB)과 컬러필터 기판 등을 포함하는 컬러필터 기판 그리고 이들 사이에 형성된 액정층이 포함된다.
본 발명의 일 실시예에 따른 표시장치의 제조방법에는 트랜지스터 기판(SUB) 상에 게이트 전극(G)을 포함하는 박막 트랜지스터(TFT)를 형성하는 단계와, 도 1 내지 도 6에서 설명된 마스크로 트랜지스터 기판(SUB) 상에 소오스 전극(S) 및 드레인 전극(D)을 형성하는 단계와, 박막 트랜지스터(TFT)의 소오스 전극(S) 및 드레인 전극(D) 중 하나에 연결된 화소전극(PXL)을 형성하는 단계가 포함된다.
트랜지스터 기판(SUB) 상에 게이트 전극(G)을 포함하는 박막 트랜지스터(TFT)를 형성하는 공정은 통상의 방법 예컨대, 증착, 사진/식각 공정을 이용하여 형성한다. 이에 따라, 트랜지스터 기판(SUB) 상에는 게이트 전극(G)은 물론 게이트 전극(G)에 연결된 게이트배선과 액티브층 그리고 이들을 층별로 구분하는 절연층들이 형성된다.
트랜지스터 기판(SUB) 상에 소오스 전극(S) 및 드레인 전극(D)을 형성하는 공정은 채널영역에 금속재료를 증착하고 금속재료 상에 감광막을 형성하고, 도 1 내지 도 6에서 설명된 표시장치 제작용 마스크를 이용하여 사진/식각하여 형성한다.
박막 트랜지스터(TFT) 상에 소오스 전극(S) 및 드레인 전극(D) 중 하나에 연결된 화소전극(PXL)은 통상의 방법 예컨대, 증착, 사진/식각 공정을 이용하여 형성한다. 이때, 박막 트랜지스터(TFT) 상에는 화소전극(PXL) 뿐만 아니라 공통전극(Vcom)도 형성할 수 있으나, 이는 액정모드에 따라 컬러필터 기판에 형성될 수도 있다.
실시예에서 설명한 표시장치 제작용 마스크를 이용하면 앞서 설명한 바와 같이 박막 트랜지스터를 구성하는 소오스 전극(S) 및 드레인 전극(D)을 윙 패턴 형상으로 형성할 때, 드레인 전극(D)의 CD를 4㎛에서 2㎛로 좁힐 수 있다. 이에 따라, 표시장치는 게이트 캐패시티 7% 감소 및 데이터 캐패시티 3.75% 감소하게 되므로 종래 구조 대비 RC 지연(저항 및 축전 성분에 의한 신호 지연)을 더욱 줄일 수 있게 된다.
이상 본 발명의 실시예는 윙 패턴을 이용한 박막 트랜지스터 제작시, 소오스 또는 드레인 전극을 분해능 극한치로 제조할 수 있는 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법을 제공하여 RC 지연을 줄여 박막 트랜지스터의 구동 특성을 향상시킬 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
MSK: 마스크 베이스 SPA: 서브 픽셀영역
CHA: 채널영역 OPN1: 제1개구영역
OPN2: 제2개구영역 OPN3: 제3개구영역
L1: 제1거리 L2: 제2거리
SUB: 트랜지스터 기판 SP: 서브 픽셀
TFT: 박막 트랜지스터

Claims (8)

  1. 마스크 베이스;
    상기 마스크 베이스에 정의된 서브 픽셀영역;
    상기 서브 픽셀영역 내에 정의된 채널영역;
    상기 채널영역에 형성되며 제1방향으로 노출된 영역을 갖는 제1개구영역; 및
    상기 채널영역에 형성되며 상기 제1개구영역과 이격하여 상기 제1개구영역의 주변을 둘러싸도록 노출된 영역을 가지며 상기 제1개구영역과 인접된 일측부와 상기 일측부와 이격된 타측부를 포함하는 제2개구영역을 포함하되,
    상기 제2개구영역의 상기 일측부는 상기 제1개구영역의 형상에 대응하여 이격하도록 적어도 삼면이 꺾인 직선을 이루고,
    상기 제2개구영역의 상기 타측부는 복수의 톱니 형상을 이루고 상기 톱니 형상을 이루는 선분은 물결 형상이며, 상기 선분의 교점도 물결 형상인 표시장치 제작용 마스크.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 제2개구영역은
    상기 채널영역에 형성되며 상기 타측부의 일부 영역에서 상기 제1방향과 수직 하는 제2방향으로 노출된 영역을 이루는 제3개구영역을 포함하는 표시장치 제작용 마스크.
  7. 삭제
  8. 제1항의 표시장치 제작용 마스크를 이용하여 기판 상에 게이트 전극, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계; 및
    상기 박막 트랜지스터의 소오스 및 드레인 전극 중 하나에 연결되는 화소전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
KR1020100113996A 2010-11-16 2010-11-16 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법 KR101795021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100113996A KR101795021B1 (ko) 2010-11-16 2010-11-16 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113996A KR101795021B1 (ko) 2010-11-16 2010-11-16 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20120052716A KR20120052716A (ko) 2012-05-24
KR101795021B1 true KR101795021B1 (ko) 2017-12-01

Family

ID=46269236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113996A KR101795021B1 (ko) 2010-11-16 2010-11-16 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR101795021B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103210539B (zh) 2010-11-17 2016-01-20 乐金华奥斯有限公司 具有散热和发热功能的电池组件
CN104898369B (zh) * 2015-06-23 2019-05-17 京东方科技集团股份有限公司 显示基板及其制作方法以及显示基板制作系统和显示装置
CN104916651B (zh) 2015-07-07 2018-06-15 京东方科技集团股份有限公司 阵列基板和显示装置
CN109375413A (zh) * 2018-12-20 2019-02-22 深圳市华星光电技术有限公司 显示面板的制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
KR20120052716A (ko) 2012-05-24

Similar Documents

Publication Publication Date Title
JP4469004B2 (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
JP4566165B2 (ja) 液晶表示装置及びその製造方法
KR101345171B1 (ko) 액정표시장치 및 그 제조방법
US9075269B2 (en) Array substrate and liquid crystal display device including the same
US20090303423A1 (en) Liquid crystal display and a method for manufacturing the same
JP2007334003A (ja) 液晶表示装置及びその製造方法
JP2008191665A (ja) 表示装置及びアレイ基板の製造方法
JP2001305557A (ja) 液晶表示装置
WO2021203894A1 (zh) 阵列基板及其制作方法、显示装置
KR101167312B1 (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법
KR20120032375A (ko) 액정표시장치 및 액정표시장치용 컬러필터기판의 제조방법
KR101795021B1 (ko) 표시장치 제작용 마스크와 이를 이용한 표시장치의 제조방법
JP5052142B2 (ja) 表示装置
JP5046473B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR101147118B1 (ko) 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치의 제조 방법
TW201523103A (zh) 液晶顯示器及其製造方法
US20230333683A1 (en) Display panel, display apparatus, and method of fabricating display panel
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101341024B1 (ko) 박막 패턴의 제조 방법과 그를 가지는 평판 표시 소자
KR101730751B1 (ko) 마스크 세트, 픽셀 유닛 및 그 제조 방법, 어레이 기판 및 디스플레이 디바이스
US9195080B2 (en) Photo mask and method of manufacturing in-plane switching mode liquid crystal display device using the same
KR101023715B1 (ko) 액정표시장치의 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101848496B1 (ko) 고투과 수평 전계형 액정표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant