KR101791174B1 - A light emitting device - Google Patents

A light emitting device Download PDF

Info

Publication number
KR101791174B1
KR101791174B1 KR1020110048876A KR20110048876A KR101791174B1 KR 101791174 B1 KR101791174 B1 KR 101791174B1 KR 1020110048876 A KR1020110048876 A KR 1020110048876A KR 20110048876 A KR20110048876 A KR 20110048876A KR 101791174 B1 KR101791174 B1 KR 101791174B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
ohmic
disposed
Prior art date
Application number
KR1020110048876A
Other languages
Korean (ko)
Other versions
KR20120130854A (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110048876A priority Critical patent/KR101791174B1/en
Publication of KR20120130854A publication Critical patent/KR20120130854A/en
Application granted granted Critical
Publication of KR101791174B1 publication Critical patent/KR101791174B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

실시예에 따른 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 발광 구조물 아래에 배치되고, 상기 제2 도전형 반도체층과 오믹 접촉하는 오믹층, 상기 오믹층 아래에 배치되고, 상기 오믹층의 일부 영역을 노출하는 반사 패턴층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 노출되는 오믹층의 일부 영역과 상기 제2 도전형 반도체층 사이에 배치되는 전류 차단층을 포함한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, an ohmic layer disposed under the light emitting structure and in ohmic contact with the second conductive semiconductor layer, A reflective pattern layer disposed under the ohmic layer and exposing a portion of the ohmic layer, a first electrode disposed on the first conductive semiconductor layer, and a second electrode disposed on a portion of the exposed ohmic layer, And a current blocking layer disposed between the conductive semiconductor layers.

Description

발광 소자{A light emitting device}A light emitting device

실시예는 발광 소자, 그 제조 방법 및 발광 소자 패키지에 관한 것이다.The embodiments relate to a light emitting device, a manufacturing method thereof, and a light emitting device package.

발광 소자가 조명용으로 응용되기 위해서는 LED를 이용하여 백색광을 얻을 수 있어야 한다. 백색 반도체 발광 장치를 구현하는 방법에는 크게 3가지가 알려져 있다.In order for a light emitting device to be used as an illumination, it is necessary to obtain white light using an LED. There are three known methods for implementing a white semiconductor light emitting device.

첫 번째 방법은 빛의 삼원색인 적색, 녹색, 청색을 내는 3개의 LED를 조합하여 백색을 구현하는 방법이다. 두 번째 방법은 자외선 LED를 광원으로 이용하여 삼원색 형광체를 여기시켜 백색을 구현하는 방법으로서, R,G,B 형광체를 발광 물질로서 이용한다. 세 번째 방법은 청색 LED를 광원으로 이용하여 황색 형광체를 여기시킴으로써 백색을 구현하는 방법이며, 일반적으로 YAG:Ce 형광체를 발광 물질로서 이용한다.The first method is to implement white by combining three LEDs emitting red, green, and blue, which are the three primary colors of light. The second method uses a UV LED as a light source to emit white light by exciting a primary color phosphor, and uses R, G, and B phosphors as a light emitting material. A third method is to emit white light by exciting a yellow phosphor using a blue LED as a light source, and generally uses a YAG: Ce phosphor as a light emitting material.

실시 예는 공정을 단순화하고, 이온 확산에 의한 손상을 방지하여 신뢰성을 향상시킬 수 있는 발광 소자를 제공한다.The embodiment provides a light emitting device that can simplify the process, prevent damage by ion diffusion, and improve reliability.

실시 예에 따른 발광 소자는 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함하는 발광 구조물, 상기 발광 구조물 아래에 배치되고, 상기 제2 도전형 반도체층과 오믹 접촉하는 오믹층, 상기 오믹층 아래에 배치되고, 상기 오믹층의 일부 영역을 노출하는 반사 패턴층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 노출되는 오믹층의 일부 영역과 상기 제2 도전형 반도체층 사이에 배치되는 전류 차단층을 포함한다.A light emitting device according to an embodiment includes a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, an ohmic layer disposed under the light emitting structure and in ohmic contact with the second conductive semiconductor layer, A reflective pattern layer disposed under the ohmic layer and exposing a portion of the ohmic layer, a first electrode disposed on the first conductive semiconductor layer, and a second electrode disposed on a portion of the exposed ohmic layer, And a current blocking layer disposed between the conductive semiconductor layers.

상기 전류 차단층은 상기 제2 도전형 반도체층과 상기 노출되는 오믹층의 일부 영역 사이의 경계면에 인접하는 제2 도전형 반도체층 내에 형성될 수 있다.The current blocking layer may be formed in the second conductivity type semiconductor layer adjacent to the interface between the second conductivity type semiconductor layer and a part of the exposed ohmic layer.

상기 전류 차단층은 비정질층일 수 있다. 또한 상기 전류 차단층은 상기 제2 도전형 반도체층이 변환된 변환층일 수 있다. 또한 상기 전류 차단층은 전기적 절연층일 수 있다.The current blocking layer may be an amorphous layer. The current blocking layer may be a conversion layer in which the second conductivity type semiconductor layer is converted. The current blocking layer may be an electrically insulating layer.

상기 전류 차단층은 상기 제1 전극과 적어도 일부가 제1 방향으로 오버랩되며, 상기 제1 방향은 상기 반사 패턴층으로부터 상기 발광 구조물로 향하는 방향일 수 있다.The current blocking layer overlaps at least part of the first electrode in a first direction, and the first direction may be a direction from the reflective pattern layer to the light emitting structure.

상기 발광 구조물은 수직 방향으로 서로 오버랩되지 않는 제1 영역 및 제2 영역으로 구분되며, 상기 제1 전극은 상기 제2 영역의 발광 구조물 상에 배치되고, 상기 반사 패턴층은 상기 제1 영역의 발광 구조물 아래에 배치되며, 상기 수직 방향은 상기 제2 도전형 반도체층으로부터 상기 제1 도전형 반도체층으로 향하는 방향일 수 있다. 상기 전류 차단층은 상기 제2 영역의 제2 도전형 반도체층과 상기 제2 영역의 발광 구조물 아래의 오믹층 사이의 경계면에 배치될 수 있다.Wherein the light emitting structure is divided into a first region and a second region that do not overlap with each other in the vertical direction, the first electrode is disposed on the light emitting structure of the second region, And the vertical direction may be a direction from the second conductive type semiconductor layer to the first conductive type semiconductor layer. The current blocking layer may be disposed at an interface between the second conductivity type semiconductor layer of the second region and the ohmic layer below the light emitting structure of the second region.

상기 발광 소자는 상기 반사 패턴층 아래에 배치되는 배리어층 및 상기 배리어층 아래에 배치되는 지지층을 더 포함할 수 있다. 또한 상기 발광 소자는 상기 발광 구조물의 측면에 배치되는 패시베이션층을 더 포함할 수 있다. 상기 배리어층의 가장 자리 영역 상에 배치되고, 상기 오믹층과 접촉하는 보호층을 더 포함할 수 있다. 상기 전류 차단층은 상기 패시베이션층과 접촉할 수 있다.The light emitting device may further include a barrier layer disposed under the reflective pattern layer and a support layer disposed under the barrier layer. The light emitting device may further include a passivation layer disposed on a side surface of the light emitting structure. And a protective layer disposed on the edge region of the barrier layer and in contact with the ohmic layer. The current blocking layer may contact the passivation layer.

실시 예는 공정을 단순화하고, 이온 확산에 의한 손상을 방지하여 신뢰성을 향상시킬 수 있다.Embodiments can simplify the process and prevent damage due to ion diffusion, thereby improving reliability.

도 1은 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 제1 실시 예에 따른 발광 소자를 AB 방향으로 절단한 단면도이다.
도 3은 다른 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 4 내지 도 9은 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 10은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 12a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 12b는 도 12a에 도시된 표시 장치의 광원 부분의 단면도이다.1 is a plan view of a light emitting device according to an embodiment.
2 is a cross-sectional view of the light emitting device according to the first embodiment cut in the AB direction.
3 is a plan view of a light emitting device according to another embodiment.
4 to 9 show a method of manufacturing a light emitting device according to an embodiment.
10 shows a light emitting device package according to an embodiment.
11 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment.
12A shows a display device including the light emitting device package according to the embodiment.
12B is a cross-sectional view of the light source portion of the display device shown in Fig. 12A.

이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure is formed "on" or "under" a substrate, each layer The terms " on "and " under " encompass both being formed" directly "or" indirectly " In addition, the criteria for above or below each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 및 발광 소자 패키지에 대해 설명한다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size. Hereinafter, a light emitting device and a light emitting device package according to embodiments will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 제1 실시 예에 따른 발광 소자(100)를 AB 방향으로 절단한 단면도이다.FIG. 1 is a plan view of a light emitting device 100 according to an embodiment, and FIG. 2 is a cross-sectional view of a light emitting device 100 according to the first embodiment taken along the line AB.

도 1 및 도 2를 참조하면, 발광 소자(100)는 제2 전극층(110), 전류 차단층(130), 발광 구조물(140), 패시베이션층(passivation layer, 150), 및 제1 전극(160)을 포함한다.1 and 2, the light emitting device 100 includes a second electrode layer 110, a current blocking layer 130, a light emitting structure 140, a passivation layer 150, and a first electrode 160 ).

발광 구조물(140)은 복수의 3족 내지 5족 원소의 화합물 반도체층들을 포함할 수 있다. 발광 구조물(140)은 제1 도전형 반도체층(146), 제1 도전형 반도체층(146) 아래에 위치하는 활성층(144), 활성층(144) 아래에 위치하는 제2 도전형의 반도체층(142)을 포함할 수 있다. The light emitting structure 140 may include a plurality of compound semiconductor layers of Group 3 to Group 5 elements. The light emitting structure 140 includes a first conductive semiconductor layer 146, an active layer 144 located under the first conductive semiconductor layer 146, a second conductive semiconductor layer 142).

발광 구조물(140)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다. 예컨대, 발광 구조물(140)의 측면의 기울기는 지지층(112)을 기준으로 0°보다 크고 90°보다 작거나 같을 수 있다.The side surface of the light emitting structure 140 may be an inclined surface in an isolation etching process that is divided into unit chips. For example, the slope of the side surface of the light emitting structure 140 may be greater than 0 degrees and less than or equal to 90 degrees with respect to the support layer 112. [

제1 도전형 반도체층(146)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제1 도전형 반도체층(146)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.The first conductive semiconductor layer 146 may be a compound semiconductor of a group III-V element doped with the first conductive dopant. The first conductive semiconductor layer 146 may be a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? And may be doped with an n-type dopant such as Si, Ge, Sn, Se, Te, or the like, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, .

활성층(144)은 제1 도전형 반도체층(146) 아래에 배치되며, 제2 도전형 반도체층(142) 및 제1 도전형 반도체층(146)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(144)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다.The active layer 144 is disposed under the first conductivity type semiconductor layer 146 and includes electrons and holes provided from the second conductivity type semiconductor layer 142 and the first conductivity type semiconductor layer 146, It is possible to generate light by the energy generated in the recombination process. The active layer 144 may include any one of a single quantum well structure, a multiple quantum well structure (MQW), a quantum dot structure, or a quantum wire structure.

활성층(144)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.When the active layer 144 has a quantum well structure, for example, a well having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + Layer and a barrier layer having a composition formula of In a Al b Ga 1 -a- b N (0? A? 1 , 0? B? 1 , 0? A + b? 1) have. The well layer may be formed of a material having a band gap lower than an energy band gap of the barrier layer.

제2 도전형 반도체층(142)은 활성층(144) 아래에 배치되며, 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체일 수 있다. 제2 도전형 반도체층(142)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 142 may be a compound semiconductor of a group III-V element doped with the second conductive dopant, which is disposed under the active layer 144. The second conductivity type semiconductor layer 142 is a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? And may be doped with a p-type dopant such as Mg, Zn, Ca, Sr, and Ba, or may be doped with a dopant such as Mg, Zn, Al, .

활성층(144)과 제1 도전형의 반도체층(146) 사이, 또는 활성층(144)과 제2 도전형의 반도체층(142) 사이에는 도전형 클래드층(clad layer)이 형성될 수도 있으며, 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.A conductive clad layer may be formed between the active layer 144 and the first conductive semiconductor layer 146 or between the active layer 144 and the second conductive semiconductor layer 142, Type clad layer may be formed of an AlGaN-based semiconductor.

제2 전극층(110)은 발광 구조물(140) 아래에 배치되며, 발광 구조물(140)에 제2 전원을 공급한다. 제2 전극층(110)은 지지층(support layer, 112), 접합층(bonding layer, 114), 장벽층(barrier layer, 116), 반사 패턴층(reflective pattern layer, 118), 및 오믹층(ohmic layer, 119)을 포함한다.The second electrode layer 110 is disposed under the light emitting structure 140 and supplies the second power to the light emitting structure 140. The second electrode layer 110 includes a support layer 112, a bonding layer 114, a barrier layer 116, a reflective pattern layer 118, and an ohmic layer , 119).

오믹층(119)은 제2 도전형 반도체층(142) 아래에 배치되며, 발광 구조물(140, 예컨대, 제2 도전형 반도체층(142))에 오믹 접촉(ohmic contact)되어 제2 전극층(110)으로부터 발광 구조물(140)로 전원이 원활히 공급되도록 한다. 예컨대, 오믹층(119)은 In, Zn, Sn, Ni, 및 Pt 중 적어도 하나를 포함할 수 있다. The ohmic layer 119 is disposed under the second conductive semiconductor layer 142 and ohmically contacts the light emitting structure 140 such as the second conductive semiconductor layer 142 to form a second electrode layer 110 To the light emitting structure 140. The light emitting structure 140 may be a light emitting diode. For example, the ohmic layer 119 may include at least one of In, Zn, Sn, Ni, and Pt.

반사 패턴층(118)은 오믹층(119) 아래에 배치된다. 반사 패턴층(118)은 발광 구조물(140)로부터 입사되는 광을 반사시켜 주어, 발광 소자(100)의 광 추출 효율을 향상시킨다. 예컨대, 반사 패턴층(118)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 이들의 합금으로 형성될 수 있다. A reflective pattern layer 118 is disposed below the ohmic layer 119. The reflection pattern layer 118 reflects light incident from the light emitting structure 140 to improve light extraction efficiency of the light emitting device 100. For example, the reflection pattern layer 118 may be formed of a metal containing at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and Hf or an alloy thereof.

발광 구조물(140)은 제1 영역(S1) 및 제2 영역(S2)으로 구분될 수 있다. 제1 영역(S1) 및 제2 영역(S2)은 수직 방향으로 서로 오버랩되지 않으며, 수직 방향은 제2 도전형 반도체층(142)으로부터 제1 도전형 반도체층(146)으로 향하는 방향일 수 있다.The light emitting structure 140 may be divided into a first region S1 and a second region S2. The first region S1 and the second region S2 do not overlap each other in the vertical direction and the vertical direction may be a direction from the second conductive type semiconductor layer 142 to the first conductive type semiconductor layer 146 .

반사 패턴층(118)은 발광 구조물(140)의 제1 영역(S1) 아래에 배치되며, 제1 전극(160)은 발광 구조물(140)의 제2 영역(S2) 상에 배치될 수 있다. 즉 반사 패턴층(118)은 제1 영역(S1)에 상응하는 오믹층(119)의 부분 아래에 배치되고, 제2 영역(S2)에 상응하는 오믹층(119)의 다른 부분을 노출할 수 있다.The reflective pattern layer 118 may be disposed below the first region S1 of the light emitting structure 140 and the first electrode 160 may be disposed on the second region S2 of the light emitting structure 140. [ The reflective pattern layer 118 may be disposed below the portion of the ohmic layer 119 that corresponds to the first region S1 and may expose another portion of the ohmic layer 119 that corresponds to the second region S2 have.

전류 차단층(130)은 오믹층(119)과 발광 구조물(140) 사이에 배치된다. 예컨대, 전류 차단층(130)은 오믹층(119)과 제2 도전형 반도체층(142) 사이에 배치될 수 있다.The current blocking layer 130 is disposed between the ohmic layer 119 and the light emitting structure 140. For example, the current blocking layer 130 may be disposed between the ohmic layer 119 and the second conductivity type semiconductor layer 142.

전류 차단층(130)은 제2 영역(S2)의 제2 도전형 반도체층(142)과 오믹층(119) 사이의 경계면에 배치될 수 있다. 예컨대, 전류 차단층(130)은 제2 영역(S2)의 제2 도전형 반도체층(142)과 오믹층(119) 사이의 경계면에 인접하는 제2 도전형 반도체층(142) 내에 형성될 수 있다. The current blocking layer 130 may be disposed at an interface between the second conductivity type semiconductor layer 142 and the ohmic layer 119 in the second region S2. For example, the current blocking layer 130 may be formed in the second conductivity type semiconductor layer 142 adjacent to the interface between the second conductivity type semiconductor layer 142 and the ohmic layer 119 in the second region S2 have.

이때 전류 차단층(130)은 비정질층(amorphous layer)일 수 있다. 예컨대, 레이저에 의하여 제2 영역(S2)의 제2 도전형 반도체층(142) 부분에 손상을 가하여 비정질층인 전류 차단층(130)을 형성할 수 있다. 즉 전류 차단층(130)은 레이저에 의하여 손상된 제2 도전형 반도체층(142) 부분이 비정질층으로 변환된 변환층이며, 전기적 절연층이다. 이때 전류 차단층(130)은 제1 방향으로 제1 전극(160)과 적어도 일부가 오버랩되도록 형성될 수 있다. 여기서 제1 방향은 반사 패턴층(118)으로부터 발광 구조물(140)로 향하는 방향일 수 있다.At this time, the current blocking layer 130 may be an amorphous layer. For example, the current blocking layer 130, which is an amorphous layer, can be formed by damaging the portion of the second conductivity type semiconductor layer 142 in the second region S2 by a laser. That is, the current blocking layer 130 is a conversion layer in which the portion of the second conductivity type semiconductor layer 142 damaged by the laser is converted into an amorphous layer, and is an electrically insulating layer. At this time, the current blocking layer 130 may be formed so that at least a part of the current blocking layer 130 overlaps with the first electrode 160 in the first direction. Here, the first direction may be a direction from the reflective pattern layer 118 to the light emitting structure 140.

전류 차단층(130)은 반사 패턴층(118)의 이온(예컨대, Ag이온)이 발광 구조물(140)로 확산 또는 침투하는 것을 방지하여 발광 소자의 신뢰성을 향상시킬 수 있다. 또한 전류 차단층(130)은 제1 전극(160)과 제2 전극층(110) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.The current blocking layer 130 prevents the ions (e.g., Ag ions) of the reflection pattern layer 118 from diffusing or penetrating into the light emitting structure 140, thereby improving the reliability of the light emitting device. Also, the current blocking layer 130 may reduce the concentration of current at the shortest distance between the first electrode 160 and the second electrode layer 110, thereby improving the luminous efficiency of the light emitting device 100.

배리어층(116)은 반사 패턴층(118)의 아래에 배치되며, 반사 패턴층(118)에 의하여 노출되는 오믹층(119)의 다른 부분과 접촉한다. 배리어층(116)은 반사 패턴층(118)의 측면 및 하면에 접촉할 수 있다. 여기서 반사 패턴층(118)의 하면은 오믹층(119)과 접촉하는 반사 패턴층(118)의 상면과 마주보는 면일 수 있다.The barrier layer 116 is disposed below the reflective pattern layer 118 and contacts other portions of the ohmic layer 119 exposed by the reflective pattern layer 118. The barrier layer 116 may contact the side surfaces and the bottom surface of the reflective pattern layer 118. Here, the lower surface of the reflection pattern layer 118 may be a surface facing the upper surface of the reflection pattern layer 118 in contact with the ohmic layer 119.

배리어층(116)은 지지층(112)의 금속 이온이 반사 패턴층(118)과 오믹층(119)으로 확산하는 것을 방지한다. 예컨대, 배리어층(116)은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다.The barrier layer 116 prevents the metal ions of the support layer 112 from diffusing into the reflection pattern layer 118 and the ohmic layer 119. For example, the barrier layer 116 includes at least one of Ni, Pt, Ti, W, V, Fe, and Mo and may be a single layer or a multilayer.

접합층(114)은 배리어층(116) 아래에 배치되며, 지지층(112)을 배리어층(116), 반사 패턴층(118), 또는 오믹층(119)에 접합되도록 한다. 예컨대, 접합층(114)은 Au, Sn, Ni, Nb, In, Cu, Ag 및 Pd 중 적어도 하나를 포함할 수 있다.The bonding layer 114 is disposed below the barrier layer 116 and allows the support layer 112 to bond to the barrier layer 116, the reflective pattern layer 118, or the ohmic layer 119. For example, the bonding layer 114 may include at least one of Au, Sn, Ni, Nb, In, Cu, Ag, and Pd.

접합층(114)은 지지층(112)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지층(112)이 도금이나 증착 방법으로 형성되는 경우에는 접합층(114)이 반드시 형성되어야 하는 것은 아니다.The bonding layer 114 is formed to bond the supporting layer 112 by a bonding method. Therefore, when the supporting layer 112 is formed by plating or vapor deposition, the bonding layer 114 is not necessarily formed.

지지층(112)은 접합층(114) 아래에 배치되며, 발광 구조물(140)을 지지한다. 예컨대, 지지층(112)은 구리(Cu), 텅스텐(W), 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 금속층일 수 있다. 또한 지지층(112)은 Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 캐리어 웨이퍼(carrier wafer)일 수 있다.The support layer 112 is disposed under the bonding layer 114 and supports the light emitting structure 140. For example, the support layer 112 may be a metal layer comprising at least one of copper (Cu), tungsten (W), and molybdenum (Mo). Also, the support layer 112 may be a carrier wafer including at least one of Si, Ge, GaAs, ZnO, and SiC.

제1 전극(160)은 발광 구조물(140) 상에 배치된다. 예컨대, 제1 전극(160)은 제1 도전형 반도체층(146) 상에 배치될 수 있다. 제1 도전형 반도체층(146)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(170)이 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극(160)의 상면에도 러프니스 패턴(미도시)이 형성될 수 있다.The first electrode 160 is disposed on the light emitting structure 140. For example, the first electrode 160 may be disposed on the first conductive semiconductor layer 146. The roughness pattern 170 may be formed on the upper surface of the first conductivity type semiconductor layer 146 to increase light extraction efficiency. In addition, a roughness pattern (not shown) may be formed on the top surface of the first electrode 160 to increase light extraction efficiency.

제1 전극(160)은 제1층,제2층,및 제3층이 순차적으로 적층된 형태일 수 있다. 제1층은 Cr, V, W, 및 Ti로 이루어지고, 제1 도전형 반도체층과 오믹 접촉할 수 있다. 제2층은 Ni,Cu, 및 Al로 이루어지고, 제3층은 Au로 이루어질 수 있다.The first electrode 160 may be formed by sequentially stacking the first layer, the second layer, and the third layer. The first layer is made of Cr, V, W, and Ti, and can be in ohmic contact with the first conductivity type semiconductor layer. The second layer may be made of Ni, Cu, and Al, and the third layer may be made of Au.

제1 전극(160)은 제1 도전형 반도체층(146)의 상면 가장자리를 따라 배치되는 외부 전극(92a 내지 92d), 외부 전극(92a 내지 92d) 내부에 배치되는 내부 전극(94a 내지 94c), 및 패드부(102a, 102b)를 포함할 수 있다.The first electrode 160 includes external electrodes 92a to 92d disposed along the top surface of the first conductive semiconductor layer 146, internal electrodes 94a to 94c disposed inside the external electrodes 92a to 92d, And pad portions 102a and 102b.

제1 전극(160)은 적어도 일부분이 전류 차단층(130)과 제1 방향으로 오버랩된다. 예를 들어, 외부 전극(92a 내지 92d) 및 내부 전극(94a 내지 94c)은 전류 차단층(130)과 제1 방향으로 오버랩될 수 있다. 외부 전극(92a 내지 92d)의 폭은 내부 전극(94a 내지 94c)의 폭과 동일하거나 클 수 있다.At least a portion of the first electrode 160 overlaps the current blocking layer 130 in the first direction. For example, the outer electrodes 92a to 92d and the inner electrodes 94a to 94c may overlap the current blocking layer 130 in the first direction. The width of the external electrodes 92a to 92d may be equal to or greater than the width of the internal electrodes 94a to 94c.

패시베이션층(150)은 발광 구조물(140)을 전기적으로 보호하기 위하여 발광 구조물(140)의 측면 상에 배치되어 발광 구조물(140)의 측면을 감싼다. 또한 패시베이션층(150)은 제1 도전형 반도체층(146)의 상면의 가장 자리에 배치되어, 외부 전극(92a 내지 92d)의 일 측과 접촉할 수 있다. 패시베이션층(150)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다.The passivation layer 150 is disposed on the side of the light emitting structure 140 to electrically protect the light emitting structure 140 and surrounds the side surface of the light emitting structure 140. The passivation layer 150 may be disposed at the edge of the upper surface of the first conductivity type semiconductor layer 146 and may contact one side of the external electrodes 92a to 92d. The passivation layer 150 is SiO 2, SiO x, SiO x N y, Si 3 N 4 , Al 2 O 3 .

도 1에는 외부 전극(92a 내지 92d) 및 내부 전극(94a 내지 94c)의 일 실시 예를 도시하나, 제1 전극(160)은 도 1에 도시된 구조에 한정되는 것은 아니다.1 shows one embodiment of the external electrodes 92a to 92d and the internal electrodes 94a to 94c, but the first electrode 160 is not limited to the structure shown in FIG.

외부 전극(92a 내지 92d)은 제1 외부 전극(92a), 제2 외부 전극(92b), 제3 외부 전극(92c), 및 제4 외부 전극(92d)을 포함할 수 있다. 내부 전극(94a 내지 94c)은 제1 내부 전극(94a), 제2 내부 전극(94b), 및 제3 내부 전극(94c)을 포함할 수 있다.The external electrodes 92a to 92d may include a first external electrode 92a, a second external electrode 92b, a third external electrode 92c, and a fourth external electrode 92d. The internal electrodes 94a to 94c may include a first internal electrode 94a, a second internal electrode 94b, and a third internal electrode 94c.

외부 전극(92a 내지 92d)은 제1 도전형 반도체층(146)의 최외곽부로부터 50㎛ 이내에 적어도 일부분이 형성될 수 있으며, 외부 전극(92a 내지 92d)의 일 측은 패시베이션층(150)과 접촉할 수 있다.At least a part of the external electrodes 92a to 92d may be formed within 50 占 퐉 from the outermost part of the first conductivity type semiconductor layer 146 and one side of the external electrodes 92a to 92d may be in contact with the passivation layer 150 can do.

외부 전극(92a 내지 92d)은 4개의 변과 4개의 꼭지점을 갖는 사각형 형태로 배치될 수 있다. 제1 외부 전극(92a) 및 제2 외부 전극(92b)은 제2 방향(예컨대, y축 방향)으로 연장될 수 있다. 제3 외부 전극(92c) 및 제4 외부 전극(92d)은 제2 방향에 수직한 제3 방향(예컨대, x축 방향)으로 연장되어 제1 외부 전극(92a)과 제2 외부 전극(92b)과 연결될 수 있다.The external electrodes 92a to 92d may be arranged in a rectangular shape having four sides and four vertexes. The first external electrode 92a and the second external electrode 92b may extend in a second direction (e.g., a y-axis direction). The third external electrode 92c and the fourth external electrode 92d extend in a third direction (e.g., x-axis direction) perpendicular to the second direction and are connected to the first external electrode 92a and the second external electrode 92b, Lt; / RTI >

패드부(102a, 102b)는 제1 패드부(102a)와 제2 패드부(102b)를 포함할 수 있다. 제1 패드부(102a)는 제1 외부 전극(92a)과 제3 외부 전극(92c)이 접하는 부분에 배치되고, 제2 패드부(102b)는 제2 외부 전극(92b)과 제3 외부 전극(92c)이 접하는 부분에 배치될 수 있다.The pad portions 102a and 102b may include a first pad portion 102a and a second pad portion 102b. The first pad portion 102a is disposed at a portion where the first external electrode 92a contacts the third external electrode 92c and the second pad portion 102b is disposed at a portion contacting the second external electrode 92b and the third external electrode 92c. Can be disposed at a portion where the contact portion 92c abuts.

제1 내부 전극(94a) 및 제2 내부 전극(94b) 각각은 제2 방향으로 연장되어 제3 외부 전극(92c) 및 제4 외부 전극(92d)을 연결한다. 제3 내부 전극(94c)은 제3 방향으로 연장되어 제1 외부 전극(92a) 및 제2 외부 전극(92b)을 연결한다.Each of the first internal electrode 94a and the second internal electrode 94b extends in the second direction to connect the third external electrode 92c and the fourth external electrode 92d. The third internal electrode 94c extends in the third direction to connect the first external electrode 92a and the second external electrode 92b.

제3 외부 전극(92c)과 제3 내부 전극(94c) 사이의 거리(L1)는 제4 외부 전극(92d)과 제3 내부 전극(94c) 사이의 거리(L2) 보다 클 수 있다. 또한 제1 외부 전극(92a)과 제1 내부 전극(94a) 사이의 거리(m1), 제1 내부 전극(94a)과 제2 내부 전극(94b) 사이의 거리(m2), 제2 내부 전극(94b)과 제2 외부 전극(92b) 사이의 거리(m3)는 동일할 수 있다.The distance L1 between the third external electrode 92c and the third internal electrode 94c may be greater than the distance L2 between the fourth external electrode 92d and the third internal electrode 94c. The distance m1 between the first external electrode 92a and the first internal electrode 94a, the distance m2 between the first internal electrode 94a and the second internal electrode 94b, 94b and the second outer electrode 92b may be the same.

내부 전극(94a 내지 94c)은 외부 전극(92a 내지 92d)에 의해 둘러싸인 내부 영역을 복수의 영역들(112,114,116,122,124,126)로 구분한다. 복수의 영역들 중 제3 외부 전극(92c)과 접하는 영역들(112 내지 116)은 제4 외부 전극(92d)과 접하는 영역들(122 내지 126)에 비해 면적이 넓을 수 있다.The internal electrodes 94a to 94c divide an internal region surrounded by the external electrodes 92a to 92d into a plurality of regions 112, 114, 116, 122, The regions 112 to 116 in contact with the third external electrode 92c among the plurality of regions may have a larger area than the regions 122 to 126 in contact with the fourth external electrode 92d.

도 3은 다른 실시 예에 따른 발광 소자(200)의 평면도를 나타낸다. 도 3에 도시된 발광 소자(200)의 평면도는 도 1과 동일할 수 있다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.3 is a plan view of a light emitting device 200 according to another embodiment. A plan view of the light emitting device 200 shown in FIG. 3 may be the same as FIG. The same reference numerals as those in FIG. 1 denote the same components, and duplicate contents of the foregoing description will be omitted or briefly explained.

도 3을 참조하면, 발광 소자(200)는 제2 전극층(110), 보호층(120), 전류 차단층(Current Blocking Layer, 130), 발광 구조물(140), 패시베이션층(passivation layer, 150), 및 제1 전극(160)을 포함한다.3, the light emitting device 200 includes a second electrode layer 110, a passivation layer 120, a current blocking layer 130, a light emitting structure 140, a passivation layer 150, , And a first electrode (160).

도 3에 도시된 발광 소자(200)는 도 2에 도시된 발광 소자(100)와 유사한 구조를 갖는다. 다만, 발광 소자(200)는 제2 전극층(110)의 가장 자리 영역 상에 배치되는 보호층(120)을 더 포함한다. 그리고 발광 소자(200)의 오믹층(119-1)은 보호층(120)과 접촉한다. The light emitting device 200 shown in FIG. 3 has a structure similar to that of the light emitting device 100 shown in FIG. However, the light emitting device 200 further includes a protection layer 120 disposed on the edge region of the second electrode layer 110. The ohmic layer 119-1 of the light emitting device 200 is in contact with the protective layer 120.

예컨대, 보호층(120)은 배리어층(116)의 가장 자리 영역 상에 배치될 수 있다. 또는 보호층(120)은 배리어층(116)이 생략될 경우, 접합층(114)의 가장 자리 영역 상에 배치될 수 있다. 또는 보호층(120)은 배리어층(116) 및 접합층(114)이 생략될 경우 지지층(112)의 가장 자리 영역 상에 배치될 수 있다.For example, the protective layer 120 may be disposed on the edge region of the barrier layer 116. Or the protective layer 120 may be disposed on the edge region of the bonding layer 114 when the barrier layer 116 is omitted. Or the protective layer 120 may be disposed on the edge region of the support layer 112 when the barrier layer 116 and the bonding layer 114 are omitted.

보호층(120)은 발광 구조물(140)과 제2 전극층(110) 사이의 계면이 박리되어 발광 소자(100)의 신뢰성이 저하되는 현상을 감소시킬 수 있다. 보호층(120)은 전기 절연성 물질, 예를 들어, ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다. The protective layer 120 can reduce the phenomenon that the interface between the light emitting structure 140 and the second electrode layer 110 is peeled off and the reliability of the light emitting device 100 is deteriorated. The protective layer 120 is an electrically insulating material, e.g., ZnO, SiO 2, Si 3 N 4, TiOx (x is a positive real number), or Al 2 O 3 Or the like.

발광 구조물(140)은 적어도 일부분이 보호층(120)과 제1 방향으로 오버랩될 수 있다. 또한 보호층(120)의 상면의 일부는 아이솔레이션 에칭에 의해 노출될 수 있다. 따라서, 보호층(120)은 일부 영역이 발광 구조물(140)와 제1 방향으로 오버랩되고, 나머지 영역은 발광 구조물(140)과 비오버랩될 수 있다.At least a portion of the light emitting structure 140 may overlap the protective layer 120 in the first direction. Also, a part of the upper surface of the protection layer 120 may be exposed by isolation etching. Accordingly, the protective layer 120 may partially overlap the light emitting structure 140 in the first direction, and the remaining region may overlap the light emitting structure 140.

보호층(120)은 적어도 일부가 제1 방향으로 제1 전극(160)과 오버랩될 수 있다. 예를 들어, 외부 전극(92a 내지 92d)은 보호층(120)과 제1 방향으로 오버랩되고, 내부 전극(94a 내지 94c)은 전류 차단층(130)과 제1 방향으로 오버랩될 수 있다. At least a portion of the passivation layer 120 may overlap the first electrode 160 in the first direction. For example, the external electrodes 92a to 92d may overlap the protection layer 120 in the first direction, and the internal electrodes 94a to 94c may overlap the current blocking layer 130 in the first direction.

보호층(120)의 폭은 외부 전극(92a 내지 92d)의 폭보다 클 수 있고, 전류 차단층(120)의 폭은 내부 전극(94a 내지 94c)의 폭보다 클 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(150)은 보호층(120)의 상면과 접촉할 수 있다.
The width of the protection layer 120 may be greater than the width of the external electrodes 92a to 92d and the width of the current blocking layer 120 may be larger than the width of the internal electrodes 94a to 94c, . The passivation layer 150 may contact the top surface of the passivation layer 120.

도 4 내지 도 9는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다. 도 4에 도시된 바와 같이, 성장 기판(410) 상에 발광 구조물(140)을 성장시킨다. 성장 기판(410)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.4 to 9 show a method of manufacturing the light emitting device according to the embodiment. As shown in FIG. 4, a light emitting structure 140 is grown on a growth substrate 410. The growth substrate 410 may be formed of at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP and Ge.

발광 구조물(140) 및 성장 기판(410) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 질화물층(미도시)을 형성할 수도 있다.A buffer layer (not shown) and / or an undoped nitride layer (not shown) may be formed between the light emitting structure 140 and the growth substrate 410 to mitigate the difference in lattice constant.

성장 기판(810) 상에 제1 도전형의 반도체층(146), 활성층(144) 및 제2 도전형의 반도체층(142)을 순차적으로 성장함으로써 발광 구조물(140)을 형성할 수 있다. 발광 구조물(140)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 140 can be formed by successively growing the first conductive semiconductor layer 146, the active layer 144 and the second conductive semiconductor layer 142 on the growth substrate 810. The light emitting structure 140 may be formed using a metal organic chemical vapor deposition (MOCVD) method, a chemical vapor deposition (CVD) method, a plasma enhanced chemical vapor deposition (PECVD) method, (MBE), hydride vapor phase epitaxy (HVPE), or the like, but the present invention is not limited thereto.

다음으로 도 5에 도시된 바와 같이, 제2 도전형 반도체층(142) 상에 오믹층(119)을 형성한다. 오믹층(119)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성할 수 있다. Next, as shown in FIG. 5, an ohmic layer 119 is formed on the second conductive semiconductor layer 142. The ohmic layer 119 may be formed by, for example, E-beam deposition, sputtering, or plasma enhanced chemical vapor deposition (PECVD).

다음으로 도 6에 도시된 바와 같이, 오믹층(119) 상에 반사 패턴층(118)을 형성한다. 반사 패턴층(118)은 발광 구조물(140)의 제1 영역(S1)에 상응하는 오믹층(119) 부분 상에 배치되고, 제2 영역(S1)에 상응하는 오믹층(119) 부분을 노출할 수 있다.Next, as shown in FIG. 6, a reflection pattern layer 118 is formed on the ohmic layer 119. The reflective pattern layer 118 is disposed on the portion of the ohmic layer 119 corresponding to the first region S1 of the light emitting structure 140 and the portion of the ohmic layer 119 corresponding to the second region S1 is exposed can do.

예컨대, 오믹층(119) 상에 반사 물질층, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 이들의 합금으로 형성한다. 그리고 반사 물질층 상에 마스크를 형성하고, 형성된 마스크를 이용하여 반사 물질층을 식각하여 반사 패턴층(118)을 형성할 수 있다. 이때 마스크는 제1 영역(S1)에 해당하는 반사 물질층은 덮고, 제2 영역(S2)에 해당하는 반사 물질층은 노출할 수 있다.For example, a reflective material layer such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au or Hf is formed on the ohmic layer 119 do. A mask is formed on the reflective material layer, and the reflective material layer is etched using the formed mask to form the reflective pattern layer 118. At this time, the mask covers the reflective material layer corresponding to the first area S1 and the reflective material layer corresponding to the second area S2.

다음으로 도 7에 도시된 바와 같이, 엑시머 레이저(excimer laser)를 조사하고 어닐링(annealing) 공정을 수행하여, 반사 패턴층(118)에 의하여 노출되는 오믹층(119) 아래의 제2 도전형 반도체층(142) 부분을 비정질화시켜, 전류 차단층(130)을 형성한다. 이때 반사 패턴층(118)은 레이저를 차단하는 마스크 역할을 하며, 조사되는 레이저는 노출되는 오믹층(119)을 통과하여 제2 도전형 반도체층(142)을 손상시켜 비정질화시킬 수 있다. 비정질화된 제2 도전형 반도체층(142) 부분은 전기적 절연 특성을 가지며, 전류 차단층(130)으로의 역할을 수행할 수 있다.Next, as shown in FIG. 7, an excimer laser is irradiated and an annealing process is performed to form a second conductivity type semiconductor layer under the ohmic layer 119 exposed by the reflective pattern layer 118, The portion of the layer 142 is amorphized to form the current blocking layer 130. At this time, the reflection pattern layer 118 serves as a mask for blocking the laser, and the laser to be irradiated passes through the exposed ohmic layer 119 to damage the second conductivity type semiconductor layer 142 and amorphous. The amorphized portion of the second conductivity type semiconductor layer 142 has electrical insulation properties and can serve as the current blocking layer 130.

이때 사용되는 레이저 파장은 193nm ~ 2000nm일 수 있고, 레이저의 종류는 고체 레이저, 기체 레이저, 반도체 레이저 등일 수 있다.The laser wavelength used may be 193 nm to 2000 nm, and the laser may be a solid laser, a gas laser, a semiconductor laser, or the like.

도 3에 도시된 실시예는 엑시머 레이저 및 어닐링 공정 이전에 오믹층(119)의 가장 자리 영역에 보호층(120)을 형성한다. 그리고 엑시머 레이저 및 어닐링 공정에 의하여 전류 차단층(130)을 형성할 수 있다.The embodiment shown in FIG. 3 forms the protective layer 120 in the edge region of the ohmic layer 119 before the excimer laser and the annealing process. The current blocking layer 130 may be formed by an excimer laser and an annealing process.

일반적으로 전류 차단층 형성을 위하여 제2 도전형 반도체층의 일부를 노출시키기 위하여 오믹층을 패턴닝하는 공정이 수행된다. 그러나 실시예는 엑시머 레이저를 이용하여 전류 차단층을 형성하기 때문에 오믹층을 별도로 패터닝할 필요가 없다. 따라서 실시예는 전류 차단층 형성을 위한 공정이 단순화될 수 있다.Generally, a process of patterning the ohmic layer is performed to expose a part of the second conductivity type semiconductor layer in order to form a current blocking layer. However, in the embodiment, since the current blocking layer is formed using the excimer laser, it is not necessary to separately pattern the ohmic layer. Therefore, the embodiment can simplify the process for forming the current blocking layer.

다음으로 도 8에 도시된 바와 같이, 반사 패턴층(118) 및 노출되는 오믹층(119) 상에 배리어층(116)을 형성한다. 그리고 배리어층(116) 상에 접합층(114) 및 지지층(112)을 형성한다. 예컨대, 본딩 방식에 따라 접합층(114)에 의하여 지지층(112)을 배리어층(116)에 접합할 수 있다.Next, a barrier layer 116 is formed on the reflective pattern layer 118 and the exposed ohmic layer 119, as shown in FIG. Then, a bonding layer 114 and a supporting layer 112 are formed on the barrier layer 116. For example, the bonding layer 114 can bond the support layer 112 to the barrier layer 116 according to the bonding method.

다음으로 도 9에 도시된 바와 같이, 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법을 이용하여 성장 기판(810)을 발광 구조물(140)로부터 제거한다. 도 9에서는 도 8에 도시된 구조물을 뒤집어서 도시한다.Next, as shown in FIG. 9, the growth substrate 810 is removed from the light emitting structure 140 using a laser lift off method or a chemical lift off method. Fig. 9 shows the structure shown in Fig. 8 in an inverted form.

그리고 아이솔레이션(isolation) 에칭하여 복수 개의 칩 단위의 발광 구조물들로 분리한다. 예를 들어, 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 수행될 수 있다. 아이솔레이션(isolation) 에칭에 의하여 전류 차단층(130)의 일부 또는 보호층(120)의 일부가 노출될 수 있다.Then, isolation etching is performed to separate the light emitting structures into a plurality of chip units. For example, the isolation etch can be performed by a dry etching method such as ICP (Inductively Coupled Plasma). A part of the current blocking layer 130 or a part of the protection layer 120 may be exposed by isolation etching.

이때 노출되는 전류 차단층(130) 부분은 상술한 보호층(120)의 역할을 할 수 있다. 따라서 실시 예의 전류 차단층(130)은 전류 분산의 역할 및 보호층의 역할을 동시에 할 수 있다.The exposed portion of the current blocking layer 130 may serve as the protective layer 120 described above. Therefore, the current blocking layer 130 of the embodiment can simultaneously perform the role of the current dispersion and the protective layer.

그리고 칩 단위의 발광 구조물(140)의 측면을 덮는 패시베이션층(150)을 형성한다. 패시베이션층(150)은 적어도 제2 도전형 반도체층(142) 및 활성층(144)에 해당하는 발광 구조물(130)의 측면을 덮도록 형성될 수 있으나, 이에 한정되는 것은 아니며, 패시베이션층(150)은 제1 도전형 반도체층(146)의 일부 영역을 덮도록 형성될 수도 있다. 그리고 제1 도전형 반도체층(146)의 상면에 러프니스 패턴(170)을 형성한다. 패시베이션층(150)은 아이솔레이션 에칭에 의하여 노출되는 전류 차단층(130) 부분 또는 보호층(120)과 접촉할 수 있다.A passivation layer 150 is formed to cover the side surface of the light emitting structure 140 in the chip unit. The passivation layer 150 may be formed to cover at least the side surfaces of the light emitting structure 130 corresponding to the second conductive semiconductor layer 142 and the active layer 144, May be formed to cover a part of the region of the first conductivity type semiconductor layer 146. A roughness pattern 170 is formed on the upper surface of the first conductive semiconductor layer 146. The passivation layer 150 may contact the portion of the current blocking layer 130 exposed by the isolation etch or the passivation layer 120.

도 10은 실시 예에 따른 발광 소자 패키지(600)를 나타낸다. 도 10을 참조하면, 발광 소자 패키지(600)는 패키지 몸체(610), 제1 금속층(612), 제2 금속층(614), 발광 소자(620), 반사판(625), 와이어(630), 및 수지층(resin layer, 640)을 포함한다.10 shows a light emitting device package 600 according to an embodiment. 10, a light emitting device package 600 includes a package body 610, a first metal layer 612, a second metal layer 614, a light emitting device 620, a reflector 625, a wire 630, And a resin layer (640).

패키지 몸체(610)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(610)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.The package body 610 has a cavity formed in one side region thereof. At this time, the side wall of the cavity may be formed to be inclined. The package body 610 may be formed of a substrate having good insulating or thermal conductivity, such as a silicon-based wafer level package, a silicon substrate, silicon carbide (SiC), aluminum nitride (AlN) Or may be a structure in which a plurality of substrates are stacked. The embodiments are not limited to the material, structure, and shape of the body described above.

제1 금속층(612) 및 제2 금속층(614)은 열 배출이나 발광 소자(620)의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(610)의 표면에 배치된다. 발광 소자(620)는 제1 금속층(612) 및 제2 금속층(614)과 전기적으로 연결되며, 발광 소자(620)로부터 발생하는 열은 제1 금속층(612) 및 제2 금속층(614)을 통하여 방출될 수 있다. 여기서 발광 소자(620)는 제1 및 제2 실시예에 따른 발광 소자(100,200)일 수 있다.The first metal layer 612 and the second metal layer 614 are disposed on the surface of the package body 610 so as to be electrically separated from each other in consideration of heat dissipation or mounting of the light emitting device 620. The light emitting device 620 is electrically connected to the first metal layer 612 and the second metal layer 614 and heat generated from the light emitting device 620 is transmitted through the first metal layer 612 and the second metal layer 614 Can be released. Here, the light emitting device 620 may be the light emitting device 100, 200 according to the first and second embodiments.

발광 소자(100,200)의 지지층(112)은 제1 금속층(612)에 전기적으로 연결된다. 와이어(624)는 제1 전극(90)과 제2 금속층(614)을 전기적으로 연결한다. 예컨대, 와이어(624)는 제1 전극(160)의 제1 패드부(102a)를 제2 금속층(614)에 전기적으로 연결할 수 있다. 제2 패드부(102b)와 제2 금속층(614)은 다른 와이어(미도시)에 의하여 서로 전기적으로 연결될 수 있다.The support layer 112 of the light emitting devices 100 and 200 is electrically connected to the first metal layer 612. The wire 624 electrically connects the first electrode 90 and the second metal layer 614. For example, the wire 624 may electrically connect the first pad portion 102a of the first electrode 160 to the second metal layer 614. The second pad portion 102b and the second metal layer 614 may be electrically connected to each other by another wire (not shown).

반사판(625)은 발광 소자(620)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(610)의 캐버티 측벽에 형성된다. 반사판(625)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.The reflection plate 625 is formed on the cavity side wall of the package body 610 so as to direct the light emitted from the light emitting element 620 in a predetermined direction. The reflector 625 is made of a light reflecting material, for example, a metal coating or a metal flake.

수지층(640)은 패키지 몸체(610)의 캐버티 내에 위치하는 발광 소자(620)를 포위하여 발광 소자(620)를 외부 환경으로부터 보호한다. 수지층(640)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(640)은 발광 소자(620)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.The resin layer 640 surrounds the light emitting element 620 located in the cavity of the package body 610 to protect the light emitting element 620 from the external environment. The resin layer 640 is made of a colorless transparent polymer resin material such as epoxy or silicone. The resin layer 640 may include a phosphor to change the wavelength of light emitted from the light emitting device 620.

실시 예에 따른 발광 소자 패키지(600)는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.A plurality of light emitting device packages 600 according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, or the like may be disposed on the light path of the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit.

또 다른 실시예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.Still another embodiment may be implemented as a display device, an indicating device, and a lighting system including the light emitting device or the light emitting device package described in the above embodiments. For example, the lighting system may include a lamp and a streetlight.

도 11은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 11을 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.11 is an exploded perspective view of a lighting device including a light emitting device package according to an embodiment. 11, a lighting apparatus according to an embodiment includes a light source 750 for projecting light, a housing 700 having a light source 7500, a heat dissipation unit 740 for emitting heat of the light source 750, And a holder 760 coupling the heat sink 750 and the heat dissipating unit 740 to the housing 700.

하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.The housing 700 includes a socket coupling portion 710 coupled to an electric socket (not shown), and a body portion 730 connected to the socket coupling portion 710 and having a light source 750 embedded therein. One air flow hole 720 may be formed through the body portion 730.

하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.A plurality of air flow holes 720 are provided on the body portion 730 of the housing 700 and one or more air flow holes 720 may be provided. The air flow port 720 may be disposed radially or in various forms on the body portion 730.

광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 도 10에 도시된 실시 예에 따른 발광 소자 패키지(600)일 수 있다.The light source 750 includes a plurality of light emitting device packages 752 provided on the substrate 754. [ The substrate 754 may have a shape that can be inserted into the opening of the housing 700 and may be made of a material having a high thermal conductivity to transmit heat to the heat dissipating unit 740 as described later. The plurality of light emitting device packages may be the light emitting device package 600 according to the embodiment shown in FIG.

광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.A holder 760 is provided below the light source 750, and the holder 760 may include a frame and other air flow holes. Although not shown, an optical member may be provided under the light source 750 to diffuse, scatter, or converge light projected from the light emitting device package 752 of the light source 750.

도 12a는 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타내고, 도 12b는 도 12a에 도시된 표시 장치의 광원 부분의 단면도이다.FIG. 12A shows a display device including a light emitting device package according to the embodiment, and FIG. 12B is a sectional view of a light source portion of the display device shown in FIG. 12A.

도 12a 및 도 12b를 참조하면, 표시 장치는 백라이트 유닛 및 액정 표시 패널(860), 탑 커버(Top cover, 870), 고정부재(850)를 포함한다.12A and 12B, the display device includes a backlight unit and a liquid crystal display panel 860, a top cover 870, and a fixing member 850.

백라이트 유닛은 바텀 커버(Bottom cover, 810)와, 바텀 커버(810)의 내부의 일측에 마련되는 발광 모듈(880)과, 바텀 커버(810)의 전면에 배치되는 반사판(820)과, 반사판(820)의 전방에 배치되며 발광 모듈(880)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(830)과, 도광판(30)의 전방에 배치되는 광학 부재(840)를 포함한다. 액정 표시 장치(860)는 광학 부재(840)의 전방에 배치되며, 탑 커버(870)는 액정 표시 패널(860)의 전방에 마련되며, 고정 부재(850)는 바텀 커버(810)와 탑 커버(870) 사이에 배치되어 바텀 커버(810)와 탑 커버(870)를 함께 고정시킨다.The backlight unit includes a bottom cover 810, a light emitting module 880 provided on one side of the bottom cover 810, a reflection plate 820 disposed on the front surface of the bottom cover 810, A light guide plate 830 disposed in front of the light guide plate 820 and guiding light emitted from the light emitting module 880 toward the front of the display device and an optical member 840 disposed in front of the light guide plate 30. The liquid crystal display device 860 is disposed in front of the optical member 840. The top cover 870 is provided in front of the liquid crystal display panel 860 and the fixing member 850 is disposed in the bottom cover 810, (870) to fix the bottom cover 810 and the top cover 870 together.

도광판(830)은 발광 모듈(880)에서 방출되는 광이 면광원 형태로 출사되도록 안내하는 역할을 하고, 도광판(830)의 후방에 배치되는 반사판(820)은 발광 모듈(880)에서 방출된 광이 도광판(830)방향으로 반사되도록 하여 광 효율을 높이는 역할을 한다. 다만, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 도광판(830)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다. 여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.The light guide plate 830 guides the light emitted from the light emitting module 880 to be emitted in the form of a surface light source and the reflection plate 820 disposed behind the light guide plate 830 reflects light emitted from the light emitting module 880 Is reflected in the direction of the light guide plate 830, thereby enhancing light efficiency. However, the reflection plate 820 may be formed as a separate component as shown in the drawing, or may be formed to be coated on the rear surface of the light guide plate 830 or on the front surface of the bottom cover 810 with a highly reflective material . Here, the reflection plate 820 can be made of a material having a high reflectance and can be used in an ultra-thin shape, and polyethylene terephthalate (PET) can be used.

도광판(830)은 발광 모듈(880)에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(830)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.The light guide plate 830 scatters the light emitted from the light emitting module 880 and uniformly distributes the light over the entire screen area of the LCD. Accordingly, the light guide plate 830 is made of a material having a good refractive index and transmittance, and may be formed of polymethyl methacrylate (PMMA), polycarbonate (PC), or polyethylene (PE).

광학 부재(840)가 도광판(830)의 상부에 구비되어 도광판(830)에서 출사되는 빛을 소정 각도로 확산시킨다. 광학 부재(840)는 도광판(830)에 의해 인도된 빛을 액정 표시 패널(860) 방향으로 균일하게 조사되도록 하다. 광학 부재(840)로는 확산 시트, 프리즘 시트 또는 보호 시트 등의 광학 시트가 선택적으로 적층되거나, 마이크로 렌즈 어레이를 사용할 수도 있다. 이때, 복수 개의 광학 시트를 사용할 수도 있으며, 광학 시트는 아크릴 수지, 폴리우레탄 수지 또는 실리콘 수지 등과 같은 투명 수지로 이루어질 수 있다. 그리고, 상술한 프리즘 시트 내에 형광 시트가 포함될 수도 있음은 상술한 바와 동일하다.An optical member 840 is provided at an upper portion of the light guide plate 830 to diffuse the light emitted from the light guide plate 830 at a predetermined angle. The optical member 840 allows the light guided by the light guide plate 830 to be uniformly irradiated toward the liquid crystal display panel 860. As the optical member 840, an optical sheet such as a diffusion sheet, a prism sheet, or a protective sheet may be selectively laminated, or a microlens array may be used. At this time, a plurality of optical sheets may be used, and the optical sheet may be made of a transparent resin such as an acrylic resin, a polyurethane resin, or a silicone resin. It is to be noted that the fluorescent sheet may be included in the prism sheet described above.

광학 부재(840)의 전면에는 액정 표시 패널(860)이 구비될 수 있다. 여기서, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있음은 당연하다. 바텀 커버(810) 상에는 반사판(820)이 놓이게 되고, 반사판(820)의 위에는 도광판(830)이 놓이게 된다. 그리하여 반사판(820)은 방열부재(미도시)와 직접 접촉될 수도 있다. 발광 모듈(880)은 발광 소자 패키지(882) 및 인쇄회로기판(881)을 포함한다. 발광 소자 패키지(882)는 인쇄회로기판(881) 상에 실장된다. 여기서 발광 소자 패키지(881)은 도 10에 도시된 실시 예일 수 있다.A liquid crystal display panel 860 may be provided on the front surface of the optical member 840. Here, it goes without saying that other types of display devices requiring a light source besides the liquid crystal display panel 860 may be provided. A reflection plate 820 is placed on the bottom cover 810 and a light guide plate 830 is placed on the reflection plate 820. Thus, the reflection plate 820 may be in direct contact with the heat radiation member (not shown). The light emitting module 880 includes a light emitting device package 882 and a printed circuit board 881. The light emitting device package 882 is mounted on the printed circuit board 881. Here, the light emitting device package 881 may be the embodiment shown in FIG.

인쇄회로기판(881)은 브라켓(812) 상에 접합될 수 있다. 여기서, 브라켓(812)은 발광 소자 패키지(882)의 고정 외에 열방출을 위하여 열전도율이 높은 물질로 이루어질 있고, 도시되지는 않았으나, 브라켓(812)과 발광 소자 패키지(882) 사이에는 열 패드가 구비되어 열 전달을 용이하게 할 수 있다. 그리고, 브라켓(812)는 도시된 바와 같이 'ㄴ'자 타입으로 구비되어, 가로부(812a)는 바텀 커버(810)에 의하여 지지되고, 세로부(812b)는 인쇄회로기판(881)을 고정할 수 있다.The printed circuit board 881 may be bonded onto the bracket 812. Here, the bracket 812 is made of a material having a high thermal conductivity for dissipating heat in addition to fixing the light emitting device package 882. Although not shown, a heat pad is provided between the bracket 812 and the light emitting device package 882 Thereby facilitating heat transfer. The horizontal portion 812a is supported by the bottom cover 810 and the vertical portion 812b is fixed to the printed circuit board 881 can do.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

110: 제2 전극층, 112: 지지층,
114: 접합층, 116: 배리어층,
118: 반사 패턴층, 119: 오믹층,
120: 보호층, 130: 전류 차단층,
140: 발광 구조물, 142: 제2 도전형 반도체층,
144: 활성층, 146: 제1 도전형 반도체층,
150: 패시베이션층, 160: 제1 전극,
170: 러프니스 패턴, 92a 내지 92d: 외부 전극
94a 내지 94c: 내부 전극.110: second electrode layer, 112: supporting layer,
114: bonding layer, 116: barrier layer,
118: reflection pattern layer, 119: ohmic layer,
120: protection layer, 130: current blocking layer,
140: light emitting structure, 142: second conductivity type semiconductor layer,
144: active layer, 146: first conductivity type semiconductor layer,
150: passivation layer, 160: first electrode,
170: roughness pattern, 92a to 92d: outer electrode
94a to 94c: internal electrodes.

Claims (12)

제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
상기 발광 구조물 아래에 배치되고 상기 제2 도전형 반도체층과 오믹 접촉하는 오믹층;
상기 오믹층 아래에 배치되는 반사 패턴층;
상기 오믹층과 상기 제2 도전형 반도체층 사이에 배치되는 전류 차단층; 및
상기 제1 도전형 반도체층 상에 배치되는 제1 전극을 포함하고,
상기 발광 구조물은 수직 방향으로 서로 오버랩되지 않는 제1 영역 및 제2 영역을 포함하고,
상기 제1 전극은 상기 제2 영역의 발광 구조물 상에 배치되고,
상기 반사 패턴층은 상기 제1 영역의 발광 구조물 아래에 배치되고,
상기 전류 차단층은 상기 제2 영역의 오믹층 상에 배치되고,
상기 제1 전극은 상기 수직 방향으로 상기 전류 차단층과 오버랩되고,
상기 반사 패턴층은 상기 수직 방향으로 상기 전류 차단층과 오버랩되지 않고,
상기 반사 패턴층은 상기 수직 방향으로 상기 제1 전극과 오버랩되지 않고,
상기 수직 방향은 상기 제2 도전형 반도체층으로부터 상기 제1 도전형 반도체층으로 향하는 방향인 발광 소자.A light emitting structure including a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
An ohmic layer disposed under the light emitting structure and in ohmic contact with the second conductive semiconductor layer;
A reflection pattern layer disposed under the ohmic layer;
A current blocking layer disposed between the ohmic layer and the second conductive semiconductor layer; And
And a first electrode disposed on the first conductive type semiconductor layer,
Wherein the light emitting structure includes a first region and a second region that do not overlap each other in a vertical direction,
The first electrode is disposed on the light emitting structure of the second region,
The reflection pattern layer is disposed below the light emitting structure of the first region,
Wherein the current blocking layer is disposed on the ohmic layer of the second region,
The first electrode overlaps with the current blocking layer in the vertical direction,
The reflective pattern layer does not overlap the current blocking layer in the vertical direction,
The reflective pattern layer does not overlap the first electrode in the vertical direction,
And the vertical direction is a direction from the second conductivity type semiconductor layer to the first conductivity type semiconductor layer. 제1항에 있어서,
상기 전류 차단층은 상기 제2 영역의 제2 도전형 반도체층과 상기 제2 영역의 상기 오믹층 사이의 경계면에 인접하는 제2 도전형 반도체층 내에 형성되고,
상기 전류 차단층은 상기 제2 도전형 반도체층의 일 영역이 변환된 비정질층인 발광 소자.The method according to claim 1,
The current blocking layer is formed in the second conductivity type semiconductor layer adjacent to the interface between the second conductivity type semiconductor layer of the second region and the ohmic layer of the second region,
Wherein the current blocking layer is an amorphous layer in which one region of the second conductivity type semiconductor layer is converted. 제1항에 있어서,
상기 반사 패턴층은 상기 오믹층과 접하고, 상기 제2 도전형 반도체층으로부터 이격되는 발광 소자.The method according to claim 1,
Wherein the reflective pattern layer is in contact with the ohmic layer and is spaced apart from the second conductivity type semiconductor layer. 제2항에 있어서, 상기 제1 전극은,
상기 제1 도전형 반도체층의 상면의 가장 자리에 배치되는 외부 전극; 및
상기 외부 전극 내부에 배치되는 내부 전극을 포함하고,
상기 외부 전극과 상기 내부 전극은 상기 전류 차단층과 상기 수직 방향으로 오버랩되는 발광 소자.The plasma display panel of claim 2,
An external electrode disposed on an edge of the upper surface of the first conductive semiconductor layer; And
And an internal electrode disposed inside the external electrode,
Wherein the external electrode and the internal electrode overlap the current blocking layer in the vertical direction. 제4항에 있어서,
상기 반사 패턴층은 상기 제2 영역에 상응하는 상기 오믹층의 하면의 일 부분을 노출하고,
상기 오믹층의 하면의 노출된 일 부분의 폭은 상기 내부 전극의 폭보다 큰 발광 소자.5. The method of claim 4,
Wherein the reflective pattern layer exposes a portion of the lower surface of the ohmic layer corresponding to the second region,
Wherein a width of one exposed portion of the lower surface of the ohmic layer is larger than a width of the internal electrode. 제5항에 있어서,
상기 오믹층의 하면의 노출된 일 부분의 폭은 상기 전류 차단층의 폭과 동일한 발광 소자.6. The method of claim 5,
And a width of a part of the exposed bottom of the ohmic layer is equal to a width of the current blocking layer. 삭제delete 삭제delete 제1항에 있어서,
상기 반사 패턴층 아래에 배치되는 배리어층; 및
상기 배리어층 아래에 배치되는 지지층을 더 포함하고,
상기 반사 패턴층은 상기 배리어층의 상면의 가장 자리와 이격되는 발광 소자.The method according to claim 1,
A barrier layer disposed below the reflective pattern layer; And
Further comprising a support layer disposed below the barrier layer,
Wherein the reflective pattern layer is spaced apart from an edge of an upper surface of the barrier layer. 삭제delete 삭제delete 삭제delete
KR1020110048876A 2011-05-24 2011-05-24 A light emitting device KR101791174B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048876A KR101791174B1 (en) 2011-05-24 2011-05-24 A light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048876A KR101791174B1 (en) 2011-05-24 2011-05-24 A light emitting device

Publications (2)

Publication Number Publication Date
KR20120130854A KR20120130854A (en) 2012-12-04
KR101791174B1 true KR101791174B1 (en) 2017-10-27

Family

ID=47514835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048876A KR101791174B1 (en) 2011-05-24 2011-05-24 A light emitting device

Country Status (1)

Country Link
KR (1) KR101791174B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040761A (en) * 2008-08-05 2010-02-18 Sharp Corp Nitride semiconductor light-emitting element and method of manufacturing the same
KR100999701B1 (en) * 2010-02-03 2010-12-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040761A (en) * 2008-08-05 2010-02-18 Sharp Corp Nitride semiconductor light-emitting element and method of manufacturing the same
KR100999701B1 (en) * 2010-02-03 2010-12-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Also Published As

Publication number Publication date
KR20120130854A (en) 2012-12-04

Similar Documents

Publication Publication Date Title
US8304800B2 (en) Light emitting device, light emitting device package, and lighting device system
KR101799451B1 (en) A light emitting device
KR101868537B1 (en) Light emitting device and light emitting device package including the device
US20120138969A1 (en) Light emitting device, light emitting device package, and lighting device with the same
JP5999884B2 (en) LIGHT EMITTING ELEMENT, LIGHT EMITTING ELEMENT PACKAGE, AND LIGHTING DEVICE
JP2013084878A (en) Light emitting device and lighting apparatus including the same
CN102130265B (en) Luminescent device, the method manufacturing luminescent device and light emitting device package
JP5960452B2 (en) Light emitting element
KR20120070809A (en) A light emitting device and a light emitting device package
KR101663192B1 (en) A light emitting device
KR101791174B1 (en) A light emitting device
KR101762325B1 (en) A light emitting device
KR101838017B1 (en) A light emitting device and a light emitting device package
KR101904323B1 (en) A light emitting device and a light emitting device package
KR101710889B1 (en) Light Emitting Device
KR102076238B1 (en) A light emitting device
KR101983779B1 (en) A light emitting device package
KR20120053189A (en) Light emitting device
KR101874573B1 (en) Light emitting device and method for fabricating the light emitting device
KR20120050089A (en) Light emitting device ant method for manufacturing the same
KR101827977B1 (en) A light emitting device
KR102076237B1 (en) A light emitting device
KR20120138903A (en) A light emitting device
KR20130064250A (en) Light emitting devcie and method of fabricating the same
KR20130025233A (en) A light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant