KR101785563B1 - 외장형 반도체 패키지 제조장치용 지그 조립체 - Google Patents

외장형 반도체 패키지 제조장치용 지그 조립체 Download PDF

Info

Publication number
KR101785563B1
KR101785563B1 KR1020160043546A KR20160043546A KR101785563B1 KR 101785563 B1 KR101785563 B1 KR 101785563B1 KR 1020160043546 A KR1020160043546 A KR 1020160043546A KR 20160043546 A KR20160043546 A KR 20160043546A KR 101785563 B1 KR101785563 B1 KR 101785563B1
Authority
KR
South Korea
Prior art keywords
jig
substrate
mounting portion
semiconductor package
hole
Prior art date
Application number
KR1020160043546A
Other languages
English (en)
Inventor
최지훈
박창용
조완기
Original Assignee
크루셜머신즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크루셜머신즈 주식회사 filed Critical 크루셜머신즈 주식회사
Priority to KR1020160043546A priority Critical patent/KR101785563B1/ko
Application granted granted Critical
Publication of KR101785563B1 publication Critical patent/KR101785563B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 일실시예는 반도체 모듈을 기판에 본딩하여 외장형 반도체 패키지를 제조하기 위한 외장형 반도체 패키지 제조장치용 지그 조립체를 제공한다. 여기서, 외장형 반도체 패키지 제조장치용 지그 조립체는 반도체 모듈의 제1기판 및 제2기판의 실장부를 전기적으로 연결하여 외장형 반도체 패키지를 제조하기 위한 외장형 반도체 패키지 제조장치용 지그 조립체로서, 제1지그 그리고 가압고정부를 포함한다. 제1지그는 실장부 상에 반도체 모듈이 마련되는 제2기판을 지지하고, 제1기판의 제1전극패드 및 실장부의 제2전극패드가 본딩되도록 하기 위한 레이저가 실장부의 하면에 조사되도록 실장부의 하면을 노출시키는 제1관통홀이 형성된다. 그리고, 가압고정부는 제1지그의 상부에 마련되어 제2기판을 가압하여 고정하고, 실장부 상에 마련되는 반도체 모듈을 노출시키는 제2관통홀이 형성된다.

Description

외장형 반도체 패키지 제조장치용 지그 조립체{ZIG ASSEMBLY FOR MANUFACTURING APPARATUS FOR EXTERNAL SEMICONDUCTOR PACKAGE}
본 발명은 외장형 반도체 패키지 제조장치용 지그 조립체에 관한 것으로, 더욱 상세하게는 반도체 모듈을 기판에 본딩하여 외장형 반도체 패키지를 제조하기 위한 외장형 반도체 패키지 제조장치용 지그 조립체에 관한 것이다.
최근 스마트폰(Smartphone)이나 태블릿 피씨(Tablet PC)를 비롯한 휴대용 전자기기에 대하여 대중들의 관심이 집중되면서, 관련 기술분야에 대한 연구개발이 활발히 진행되고 있다.
휴대용 전자기기는, 사용자로부터 특정한 명령을 입력 받기 위한 입력장치의 하나로서 표시장치인 디스플레이와 일체화된 터치스크린(Touch Screen)을 내장하는 경우가 많다. 또한 휴대용 전자기기는 터치스크린 이외의 입력장치로서 각종 기능키(Function Key)나 소프트키(Soft Key)를 구비하기도 한다.
이러한 기능키나 소프트키는 홈 키로서 동작할 수 있는데, 예를 들면, 실행 중인 애플리케이션을 빠져 나와 초기 화면으로 돌아가는 기능을 수행하거나, 유저 인터페이스를 한 단계 전으로 돌아가게 하는 백(BACK)키 또는 자주 쓰는 메뉴를 호출하는 메뉴키로서 동작할 수 있다. 이러한 기능키나 소프트키는 물리적 버튼으로 구현될 수 있다. 또한, 이러한 기능키나 소프트키는 도전체의 정전 용량을 감지하는 방식, 전자기펜의 전자기파를 감지하는 방식 또는 이 두 가지 방식이 모두 구현된 복합 방식으로 구현될 수 있다.
최근에는 휴대용 전자기기의 용도가 보안이 필요한 서비스로 확장됨에 따라, 높은 보안성의 이유로 생체정보를 측정하는 기능을 갖는 생체인식센서(Biometric Sensor)를 휴대용 전자기기에 장착하고 있다. 생체정보로는 지문, 손등의 혈관, 목소리, 홍채 등이 있으며, 생체인식센서로는 지문센서가 많이 사용되고 있다. 생체인식센서는 주변 부품이나 구조를 포함하는 모듈의 형태로 제조될 수 있고, 물리적인 기능키에 일체화되어 구현될 수 있기 때문에, 각종 전자기기에 효과적으로 장착될 수 있다.
도 1은 종래의 외장형 반도체 패키지의 제조예를 설명하기 위한 예시도이다.
도 1에서 보는 바와 같이, 종래에는 외장형 반도체 패키지(10)를 제조하기 위해, 반도체 모듈(20)의 제1기판(21)의 제1단자(22) 및 제2기판(30)의 제2단자(31)의 사이에 솔더 페이스트(Solder Paste)(40)가 마련된 상태에서 리플로우(Reflow) 공정을 거치도록 함으로써, 솔더 페이스트(40)가 용융되면서 제1단자(22) 및 제2단자(31)가 접착되도록 하였다. 일반적으로, 리플로우 공정에서 반도체 모듈(20) 및 제2기판(30)은 약 230~240℃의 온도에 약 5분 정도 노출된다.
한편, 외장형 반도체 패키지의 일부는 장착되는 전자기기의 외측으로 그 상면이 노출이 된다. 따라서, 외부로 노출되는 반도체 모듈(20)의 상부에는 색상을 구현하고, 스크래치 등이 방지되도록 보호층(23)이 마련된다. 그런데, 종래의 리플로우 공정을 거치는 과정에서는, 반도체 모듈(20)의 모든 면에서 솔더 페이스트(40)의 용융온도 이상의 높은 온도의 열이 가해진다. 따라서, 솔더 페이스트(40)가 용융되어 반도체 모듈(20)의 제1단자(22) 및 제2기판(30)의 제2단자(31) 사이에 본딩이 이루어지는 한편, 보호층(23)에도 변형이 발생하게 된다. 일반적으로 이러한 영향으로 보호층(23)의 색상이 변하거나, 황변이 발생할 수 있다. 또는, 보호층(23)이 광택을 가지도록 형성된 경우, 리플로우 공정을 거친 후 보호층(23)의 광택이 없어지거나 나빠지는 등의 문제점이 발생할 수 있다. 따라서, 전자기기의 외측으로 노출되는 부분의 색상 변형이 방지되도록 하면서 반도체 모듈과 기판을 본딩할 수 있는 기술이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 반도체 모듈을 기판에 본딩하여 외장형 반도체 패키지를 제조하기 위한 외장형 반도체 패키지 제조장치용 지그 조립체를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일실시예는 반도체 모듈의 제1기판 및 제2기판의 실장부를 전기적으로 연결하여 외장형 반도체 패키지를 제조하기 위한 외장형 반도체 패키지 제조장치용 지그 조립체로서, 상기 실장부 상에 상기 반도체 모듈이 마련되는 상기 제2기판을 지지하고, 상기 제1기판의 제1전극패드 및 상기 실장부의 제2전극패드가 본딩되도록 하기 위한 레이저가 상기 실장부의 하면에 조사되도록 상기 실장부의 하면을 노출시키는 제1관통홀이 형성되는 제1지그; 그리고 상기 제1지그의 상부에 마련되어 상기 제2기판을 가압하여 고정하고, 상기 실장부 상에 마련되는 상기 반도체 모듈을 노출시키는 제2관통홀이 형성되는 가압고정부를 포함하고, 상기 제1지그의 상면에는 상기 제2기판이 복수개가 결합되어 이루어지는 기판시트의 형상에 대응되도록 형성되어 상기 기판시트의 안착 위치를 얼라인하는 제1조정홈이 형성되며, 상기 제1조정홈에는 상기 제2기판의 커넥터부가 안착되는 안착홈이 형성되는 외장형 반도체 패키지 제조장치용 지그 조립체를 제공한다.
삭제
본 발명의 실시예에 있어서, 상기 제1관통홀은 상기 제1조정홈에 상기 기판시트의 제2기판에 대응되도록 복수로 형성될 수 있다.
본 발명의 실시예에 있어서, 상기 제1조정홈에는 상기 기판시트의 하면에 접촉되어 상기 기판시트의 미끄러짐을 줄이기 위한 패드부가 더 마련될 수 있다.
삭제
본 발명의 실시예에 있어서, 상기 제1지그에는 상기 가압고정부와 결합력을 발생하기 위한 하나 이상의 자성체가 마련될 수 있다.
본 발명의 실시예에 있어서, 상기 가압고정부에는 상기 자성체의 위치에 대응되는 위치로 추가 자성체가 더 마련될 수 있다.
본 발명의 실시예에 있어서, 상기 제1관통홀 및 제2관통홀은 상기 실장부의 형상에 대응되도록 형성될 수 있다.
본 발명의 실시예에 있어서, 상기 제1지그에 형성되는 제1핀홀 및 상기 제1핀홀에 대응되도록 상기 가압고정부에 형성되는 제2핀홀에 결합되는 고정핀이 구비되어 상기 제1지그 및 가압고정부를 정렬시키는 베이스를 포함할 수 있다.
본 발명의 실시예에 있어서, 상기 제1지그의 하부에 구비되고, 상기 제1관통홀에 삽입되어 상기 제1관통홀 상에 위치되는 상기 실장부를 지지하는 지지부를 가지는 제2지그를 더 포함할 수 있다.
본 발명의 실시예에 있어서, 상기 제2지그의 상면에는 상기 제1지그에 대응되는 형상으로 형성되어 상기 제1지그의 안착 위치를 얼라인하는 제2조정홈이 형성될 수 있다.
본 발명의 실시예에 있어서, 상기 제2지그에는 상기 고정핀이 결합되도록 제3핀홀이 형성될 수 있다.
본 발명의 실시예에 따르면, 제1지그의 하측에서 제1관통홀을 통해 실장부의 하면에 레이저가 조사되도록 하여 열을 발생시키고, 이를 통해 솔더 페이스트를 용융시켜 반도체 모듈의 제1기판과 제2기판을 본딩할 수 있다. 여기서, 실장부의 하면에 레이저가 조사되어 열이 발생되도록 함으로써 보호층에는 고온의 열이 전달되지 않을 수 있기 때문에, 보호층의 색상이 변형되거나, 황변이 발생하거나 광택이 없어지거나 나빠지는 등의 문제점이 방지될 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 종래의 외장형 반도체 패키지의 제조예를 설명하기 위한 예시도이다.
도 2는 본 발명의 일실시예에 따른 지그 조립체가 사용되는 제조장치에 적용되는 외장형 반도체 패키지를 나타낸 예시도이다.
도 3은 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체를 나타낸 사시도이다.
도 4는 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체를 나타낸 분해사시도이다.
도 5는 도 3의 A-A선 단면도이다.
도 6은 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체의 제1지그 및 제2지그가 결합된 상태를 나타낸 사시도이다.
도 7은 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체의 제1지그 및 제2지그를 나타낸 분해사시도이다.
도 8은 도 6의 B-B선 단면도이다.
이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면을 참고하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일실시예에 따른 지그 조립체가 사용되는 제조장치에 적용되는 외장형 반도체 패키지를 나타낸 예시도이고, 도 3은 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체를 나타낸 사시도이고, 도 4는 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체를 나타낸 분해사시도이고, 도 5는 도 3의 A-A선 단면도이다.
먼저, 도 2에서 보는 바와 같이, 본 발명에 따른 외장형 반도체 패키지 제조장치용 지그 조립체(100)가 사용되는 제조장치에 적용되는 외장형 반도체 패키지(50)는 제1기판(62)을 가지는 반도체 모듈(60) 및 제2기판(70)을 포함할 수 있다.
그리고, 반도체 모듈(60)은 반도체 칩(61), 제1기판(62), 본딩 와이어(63), 몰딩부(64) 및 보호층(65)을 포함할 수 있다. 반도체 칩(61)에는 집적회로가 형성될 수 있으며, 반도체 칩(61)은 제1기판(62)에 실장될 수 있다. 제1기판(62)은 리드 프레임일 수 있다. 그리고, 본딩 와이어(63)는 반도체 칩(61)의 패드(66) 및 제1기판(62)의 리드(67)를 전기적으로 연결할 수 있다. 제1기판(62)의 하면에는 제1전극패드(68)가 마련될 수 있다. 몰딩부(64)는 반도체 칩(61)을 밀봉할 수 있으며, 에폭시 몰딩 컴파운드(EMC; Epoxy Molding Compound)로 이루어질 수 있다. 보호층(65)은 몰딩부(64)의 상면에 마련될 수 있으며, 보호층(65)에 의해 색상 및 광택 등이 표현될 수 있다.
또한, 반도체 모듈(60)은 제2기판(70)과 전기적으로 연결될 수 있다. 제2기판(70)은 FPCB(Flexible Printed Circuit Board)일 수 있다. 제2기판(70)은 실장부(71) 및 연장부(72)를 가질 수 있으며, 연장부(72)에는 외부 접속부와 전기적으로 연결되는 커넥터부(73)가 마련될 수 있다. 그리고, 반도체 모듈(60)은 제2기판(70)의 실장부(71)에 전기적으로 연결될 수 있다. 구체적으로 실장부(71)에는 제2전극패드(74)가 마련될 수 있으며, 제1기판(62)의 제1전극패드(68)와 솔더 페이스트(80) 등을 통해 전기적으로 연결될 수 있다.
외장형 반도체 패키지(50)가 전자기기에 장착되는 경우, 보호층(65)은 전자기기의 외측으로 노출될 수 있으며, 제2기판(70)은 전자기기의 메인기판(미도시)과 전기적으로 연결될 수 있다. 한편, 앞에서는 반도체 모듈(60)을 본딩 와이어를 이용하는 COB(Chip On Board) 형태를 예로 설명하였으나, 이는 반도체 패키지의 이해를 돕기 위한 예시적인 것이며, 따라서, 반도체 모듈이 반드시 전술한 형태로 한정되는 것은 아니다. 본 발명에 따른 외장형 반도체 패키지 제조장치용 지그 조립체(100)가 사용되는 제조장치에 적용되는 반도체 모듈은 WLP(Wafer Level Package), QFP(Quad Flat Package) 등의 다양한 패키징 방법을 통해 형성되는 반도체 모듈이 모두 적용될 수 있다. 또한, 반도체 모듈은 실리콘 관통 전극(TSV: Through Silicon Via) 등의 표면실장방법 등을 통해 형성되는 반도체 모듈도 모두 적용될 수 있다. 그리고, 외장형 반도체 패키지(50)는 전자기기의 홈키, 지문센서 등의 생체인식센서 등을 포함할 수 있다.
도 3 내지 도 5를 포함하여 보는 바와 같이, 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체(100)는 제1지그(200) 그리고 가압고정부(300)를 포함할 수 있다.
그리고, 제1지그(200)는 평판형으로 형성될 수 있으며, 제2기판(70)을 지지할 수 있다. 상세히, 제1지그(200)의 상면에는 제1조정홈(201)이 형성될 수 있다. 제1조정홈(201)은 제2기판(70)이 복수개가 결합되어 이루어지는 기판시트(90)의 형상에 대응되도록 형성될 수 있다. 기판시트(90)는 복수의 제2기판(70) 및 시트(91)로 구성될 수 있다. 제2기판(70)은 실장부(71), 연장부(72) 및 커넥터부(73)를 모두 포함하는 상태일 수 있다. 기판시트(90)는 제조 공정 상의 편의에 의해 각각의 제2기판(70)의 일부분이 시트(91)와 연결된 상태일 수 있다. 본 발명에서는 편의상 기판시트(90)에 8개의 제2기판(70)이 마련된 것으로 설명하나, 기판시트(90)에 마련되는 제2기판의 개수에 특별한 제한이 있는 것은 아니다.
제1조정홈(201)은 제1지그(200)의 상면에 함몰 형성되고, 기판시트(90)의 형상에 대응되도록 형성될 수 있다. 이를 통해, 기판시트(90)는 제1조정홈(201)에 안착되면서 자동적으로 정위치로 얼라인될 수 있다.
또한, 제1조정홈(201)에는 패드부(202)가 더 마련될 수 있다. 패드부(202)는 기판시트(90)의 하면에 접촉되어 기판시트(90)의 미끄러짐을 줄이거나 방지할 수 있다. 패드부(202)는 고무 등의 재질로 이루어질 수 있으나 이에 한정되는 것은 아니며, 기판시트(90)의 미끄러짐을 줄이기 위한 적절한 소재면 선택될 수 있다. 또한, 패드부(202)는 제1조정홈(201)의 가장자리 부분에 마련될 수 있으나, 이에 한정되는 것은 아니며, 기판시트(90)의 미끄러짐을 줄이기 위한 적절한 위치면 제한이 없이 마련될 수 있다.
그리고, 제1조정홈(201)에는 안착홈(203)이 더 형성될 수 있다. 안착홈(203)은 제2기판(70)의 커넥터부(73)가 안착되도록 형성될 수 있다. 안착홈(203)은 제2기판(70)의 커넥터부(73)가 제2기판(70)에 돌출 형성되는 경우 커넥터부(73)가 안착되도록 함으로써 제2기판(70)의 위치 얼라인이 더욱 정확히 이루어지도록 할 수 있다. 또한, 제2기판(70)에 돌출 형성된 커넥터부(73)가 안착되도록 함으로써 외부에서 가해지는 압력에 의해 커넥터부(73)가 충격을 받거나 파손되는 것이 방지될 수 있다.
또한, 제1지그(200)에는 제1관통홀(205)이 관통 형성될 수 있다. 제1관통홀(205)은 기판시트(90)의 제2기판(70)에 각각 대응되도록 제1조정홈(201)에 복수개가 형성될 수 있다. 구체적으로 제1관통홀(205)은 제1조정홈(201)에 안착된 상태의 기판시트(90)의 실장부(71)의 위치에 대응되도록 형성될 수 있다. 또한 제1관통홀(205)은 제2기판(70)의 실장부(71)의 형상에 대응되도록 관통 형성될 수 있다. 이에 따라서, 기판시트(90)가 제1지그(200)에 안착되었을 때, 제2기판(70)의 실장부(71)의 하면은 제1관통홀(205)을 통해 외부, 구체적으로, 하측으로 노출될 수 있다.
그리고, 제1지그(200)에는 가압고정부(300)와 결합력을 발생하기 위한 자성체(206)가 마련될 수 있다. 자성체(206)는 제1지그(200)의 내부에 마련되거나, 제1지그(200)의 표면 상에 마련될 수 있다. 자성체(206)는 복수개가 마련될 수 있다.
가압고정부(300)는 제1지그(200)의 상부에 마련되어 제1지그(200)에 의해 지지되는 제2기판(70)을 가압하여 고정할 수 있다. 이를 위해, 가압고정부(300)는 기판시트(90)를 덮을 수 있도록 형성될 수 있으며, 바람직하게는 가압고정부(300)는 기판시트(90)를 모두 덮을 수 있도록 기판시트(90)보다 넓게 형성될 수 있다.
또한, 가압고정부(300)는 제1지그(200)에 마련되는 자성체(206)와 결합력이 발생하도록 금속 소재로 이루어질 수 있다. 이를 통해, 가압고정부(300)는 제1조정홈(201)에 안착된 기판시트(90)가 움직이지 않도록 기판시트(90)를 가압 고정할 수 있다. 한편, 가압고정부(300)는 수지 소재 등으로 이루어질 수 있으며, 이 경우, 가압고정부(300)에는 자성체(206)의 위치에 대응되는 위치에 추가 자성체(미도시)가 더 마련될 수 있다.
그리고, 가압고정부(300)에는 제2관통홀(301)이 형성될 수 있으며, 제2관통홀(301)은 기판시트(90) 상의 제2기판(70)의 실장부(71)에 대응되는 위치에, 대응되는 형상으로 형성될 수 있다. 이를 통해, 제1지그(200)에 지지되는 제2기판(70)의 실장부(71) 상에 마련되는 반도체 모듈(60)은 제2관통홀(301)을 통해 노출될 수 있다.
이하에서는 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체를 이용하여 반도체 패키지를 제조하는 공정을 설명한다.
먼저, 제1지그(200) 상에 복수의 제2기판(70)이 결합되어 이루어지는 기판시트(90)를 안착시킨다. 여기서, 기판시트(90)는 제1지그(200)의 제1조정홈(201)에 안착되면서 정위치로 얼라인될 수 있다. 그리고, 제1조정홈(201)에 안착된 제2기판(70)의 실장부(71)의 제2전극패드(74)에 솔더 페이스트(80)를 도포할 수 있다. 솔더 페이스트(80)의 도포 공정과 관련한 내용은 후술하기로 한다. 이후, 반도체 모듈(60)이 제2기판(70)의 실장부(71) 상에 마련될 수 있다. 여기서, 반도체 모듈(60)은 제1기판(62)의 제1전극패드(68)가 제2기판(70)의 실장부(71)의 제2전극패드(74) 상에 위치되도록 마련될 수 있으며, 이를 통해, 솔더 페이스트(80)는 제1전극패드(68) 및 제2전극패드(74)의 사이에 위치될 수 있다. 그리고, 가압고정부(300)로 기판시트(90)를 덮을 수 있으며, 제1지그(200)의 자성체(206)와 가압고정부(300)와의 결합력에 의해 기판시트(90)는 고정될 수 있다. 이때, 반도체 모듈(60)은 가압고정부(300)의 제2관통홀(301)을 통해 외측으로 노출될 수 있다. 한편, 전술한 바와 달리, 가압고정부(300)가 기판시트(90)를 가압하도록 덮은 상태에서, 반도체 모듈(60)이 제2기판(70)의 실장부(71) 상에 마련될 수도 있다. 즉, 반도체 모듈(60)을 제2기판(70)의 실장부(71) 상에 마련하는 공정은 가압고정부(300)로 기판시트(90)를 덮어 고정하기 전, 또는 후에 선택적으로 이루어질 수 있다.
그리고, 제1지그(200)의 하측에서 제1관통홀(205)로 레이저(400)가 조사될 수 있다. 즉, 전술한 바와 같이, 제1조정홈(201)에 얼라인된 제2기판(70)의 실장부(71)의 하면(75)은 제1관통홀(205)을 통해 노출될 수 있기 때문에, 제1관통홀(205)의 하측에 마련되는 레이저광원(401)으로부터 상향으로 조사되는 레이저(400)는 제1관통홀(205)을 통해 실장부(71)의 하면(75)에 조사될 수 있다. 본 발명에서 제1관통홀(205)은 레이저를 통과시키는 마스크 역할을 할 수 있기 때문에, 레이저광원(401)의 정밀한 위치 설정 등을 위한 부담이 줄어들 수 있다. 그리고, 조사된 레이저에 의해 실장부(71)가 가열되면 이 열에 의해 솔더 페이스트(80)가 용융되면서 반도체 모듈(60)의 제1기판(62)의 제1전극패드(68)와 제2기판(70)의 실장부(71)의 제2전극패드(74)는 본딩되어 전기적으로 연결될 수 있다. 본 발명의 실시예에 따르면, 레이저의 조사에 의해 실장부(71)는 솔더 페이스트(80)의 용융온도 범위, 예를 들면, 220~240℃로 가열될 수 있다. 그러나, 반도체 모듈(60)의 상부, 예를 들면, 몰딩부(64)의 상부 및 보호층(65)은 실장부(71)에서 보다 낮은 온도, 예를 들면, 170~180℃ 정도로 가열될 수 있다. 즉, 종래의 리플로우 공정에서와 같이 보호층(65)에까지 고온의 열이 전달되지 않기 때문에, 열화 현상이 억제될 수 있다. 따라서, 보호층(65)의 열변형이 방지되어 색상이 변형되거나, 황변이 발생하거나 광택이 없어지거나 나빠지는 등의 문제점이 방지될 수 있다.
한편, 외장형 반도체 패키지(50)가 반도체 모듈의 측면을 감싸도록 마련되는 베젤(Bezel)을 포함하는 지문센서 패키지인 경우에도, 본 발명에서와 같이 실장부의 하측에서 레이저를 조사함으로써, 반도체 모듈과 상기 베젤을 동시에 본딩이 가능하다. 즉, 종래와 같은 리플로우 공정을 이용하는 경우, 전술한 바와 같이 반도체 모듈의 보호층의 색 변형 등의 문제가 발생할 수 있다. 다른 방법으로, 외장형 반도체 패키지의 상부에서 레이저를 조사하는 방법도 있겠으나, 이 경우, 반도체 모듈의 몰딩부가 EMC 소재이고, 베젤이 스틸(SUS) 소재로 이루어지는 특성상, 몰딩부에서 열손실 등이 발생할 수 있기 때문에, 반도체 모듈과 베젤 부분을 하나의 열 프로파일로 본딩하기가 어려운 문제점이 있다. 그러나, 본 발명에서와 같이 실장부의 하측에서 레이저를 조사하여 가열하는 경우, 충분한 열을 발생할 수 있기 때문에, 하나의 열 프로파일로 반도체 모듈과 베젤의 동시 본딩이 가능하다.
또한, 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체(100)는 베이스(500)를 포함할 수 있다. 베이스(500)는 고정핀(501)을 구비할 수 있으며, 고정핀(501)은 수직방향으로 복수개가 마련될 수 있다. 그리고, 고정핀(501)은 제1지그(200)에 관통 형성되는 제1핀홀(210) 및 제1핀홀(210)에 대응되도록 가압고정부(300)에 형성되는 제2핀홀(305)에 결합될 수 있다. 이를 통해, 베이스(500)는 제1지그(200) 및 가압고정부(300)를 정렬시킬 수 있다. 기판시트(90)에도 고정핀(501)이 결합되도록 핀홀(95)이 더 형성될 수 있다. 그리고, 베이스(500)에는 개구부(502)가 형성될 수 있다. 개구부(502)는 제1지그(200)의 제1관통홀(205)이 노출되도록 하여 제2기판(70)의 실장부(71)의 하면(75)이 노출되도록 할 수 있다.
한편, 도 6은 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체의 제1지그 및 제2지그가 결합된 상태를 나타낸 사시도이고, 도 7은 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체의 제1지그 및 제2지그를 나타낸 분해사시도이고, 도 8은 도 6의 B-B선 단면도이다.
도 6 내지 도 8을 포함하여 보는 바와 같이, 본 발명의 일실시예에 따른 외장형 반도체 패키지 제조장치용 지그 조립체(100)는 제2지그(600)를 더 포함할 수 있다.
제2지그(600)는 제1지그(200)의 하부에 구비될 수 있으며, 제2지그(600)의 상면에는 제1지그(200)에 대응되는 형상의 제2조정홈(601)이 형성될 수 있다. 이에 따라, 제1지그(200)는 제2조정홈(601)에 안착되면서 위치가 얼라인될 수 있다.
그리고, 제2지그(600)는 지지부(602)를 가질 수 있다. 지지부(602)는 제1관통홀(205)의 형상에 대응되도록 형성될 수 있으며, 제1관통홀(205)에 삽입될 수 있다. 제1지그(200)가 제2조정홈(601)에 안착되고, 지지부(602)가 제1관통홀(205)에 삽입된 상태일 때, 지지부(602)의 상면(603)은 제1조정홈(201)의 바닥면(208)과 동일한 높이일 수 있다. 이를 통해, 지지부(602)는 제1관통홀(205) 상에 위치되는 실장부(71)의 하면(75)에 접촉되어 실장부(71)를 지지할 수 있다.
지지부(602)가 실장부(71)를 지지한 상태에서, 실장부(71)의 제2전극패드(74)에 대한 솔더 페이스트(80) 도포 공정이 이루어질 수 있다. 본 실시예에서, 솔더 페이스트(80)의 도포를 위해, 실장부(71)의 상면에는 마스크(미도시)가 더 마련될 수 있다. 그리고, 상기 마스크를 적용한 마스킹 공정에서 지지부(602)는 실장부(71)를 지지하여 마스킹 공정이 안정적으로 진행될 수 있다.
제2지그(600)에는 베이스(500)의 고정핀(501)이 결합되도록 제3핀홀(605)이 형성될 수 있으며, 이를 통해, 베이스(500)에 의해 제1지그(200), 가압고정부(300) 및 제2지그(600)는 위치가 정렬될 수 있다.
제2지그(600)는 실장부(71) 상에 반도체 모듈(60)이 위치된 후에는, 실장부(71)의 하면(75)에 레이저가 조사될 수 있도록, 제1관통홀(205)을 노출시키기 위해 제1지그(200)로부터 분리되어 제거될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
50: 외장형 반도체 패키지 60: 반도체 모듈
70: 제2기판 90: 기판시트
100: 외장형 반도체 패키지 제조장치용 지그 조립체
200: 제1지그 201: 제1조정홈
205: 제1관통홀 300: 가압 고정부
301: 제2관통홀 400: 레이저
500: 베이스 600: 제2지그
601: 제2조정홈 602: 지지부

Claims (12)

  1. 반도체 모듈의 제1기판 및 제2기판의 실장부를 전기적으로 연결하여 외장형 반도체 패키지를 제조하기 위한 외장형 반도체 패키지 제조장치용 지그 조립체로서,
    상기 실장부 상에 상기 반도체 모듈이 마련되는 상기 제2기판을 지지하고, 상기 제1기판의 제1전극패드 및 상기 실장부의 제2전극패드가 본딩되도록 하기 위한 레이저가 상기 실장부의 하면에 조사되도록 상기 실장부의 하면을 노출시키는 제1관통홀이 형성되는 제1지그; 그리고
    상기 제1지그의 상부에 마련되어 상기 제2기판을 가압하여 고정하고, 상기 실장부 상에 마련되는 상기 반도체 모듈을 노출시키는 제2관통홀이 형성되는 가압고정부를 포함하고,
    상기 제1지그의 상면에는 상기 제2기판이 복수개가 결합되어 이루어지는 기판시트의 형상에 대응되도록 형성되어 상기 기판시트의 안착 위치를 얼라인하는 제1조정홈이 형성되며,
    상기 제1조정홈에는 상기 제2기판의 커넥터부가 안착되는 안착홈이 형성되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1관통홀은 상기 제1조정홈에 상기 기판시트의 제2기판에 대응되도록 복수로 형성되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  4. 제3항에 있어서,
    상기 제1조정홈에는 상기 기판시트의 하면에 접촉되어 상기 기판시트의 미끄러짐을 줄이기 위한 패드부가 더 마련되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1지그에는 상기 가압고정부와 결합력을 발생하기 위한 하나 이상의 자성체가 마련되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  7. 제6항에 있어서,
    상기 가압고정부에는 상기 자성체의 위치에 대응되는 위치로 추가 자성체가 더 마련되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  8. 제1항에 있어서,
    상기 제1관통홀 및 제2관통홀은 상기 실장부의 형상에 대응되도록 형성되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  9. 제1항에 있어서,
    상기 제1지그에 형성되는 제1핀홀 및 상기 제1핀홀에 대응되도록 상기 가압고정부에 형성되는 제2핀홀에 결합되는 고정핀이 구비되어 상기 제1지그 및 가압고정부를 정렬시키는 베이스를 포함하는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  10. 제9항에 있어서,
    상기 제1지그의 하부에 구비되고, 상기 제1관통홀에 삽입되어 상기 제1관통홀 상에 위치되는 상기 실장부를 지지하는 지지부를 가지는 제2지그를 더 포함하는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  11. 제10항에 있어서,
    상기 제2지그의 상면에는 상기 제1지그에 대응되는 형상으로 형성되어 상기 제1지그의 안착 위치를 얼라인하는 제2조정홈이 형성되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
  12. 제10항에 있어서,
    상기 제2지그에는 상기 고정핀이 결합되도록 제3핀홀이 형성되는 것인 외장형 반도체 패키지 제조장치용 지그 조립체.
KR1020160043546A 2016-04-08 2016-04-08 외장형 반도체 패키지 제조장치용 지그 조립체 KR101785563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160043546A KR101785563B1 (ko) 2016-04-08 2016-04-08 외장형 반도체 패키지 제조장치용 지그 조립체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160043546A KR101785563B1 (ko) 2016-04-08 2016-04-08 외장형 반도체 패키지 제조장치용 지그 조립체

Publications (1)

Publication Number Publication Date
KR101785563B1 true KR101785563B1 (ko) 2017-10-18

Family

ID=60296624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160043546A KR101785563B1 (ko) 2016-04-08 2016-04-08 외장형 반도체 패키지 제조장치용 지그 조립체

Country Status (1)

Country Link
KR (1) KR101785563B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003213439A (ja) 2002-01-16 2003-07-30 Hitachi Chem Co Ltd 配線基板の無電解めっき方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003213439A (ja) 2002-01-16 2003-07-30 Hitachi Chem Co Ltd 配線基板の無電解めっき方法

Similar Documents

Publication Publication Date Title
US7109574B2 (en) Integrated circuit package with exposed die surfaces and auxiliary attachment
CN101268548B (zh) 微电子封装及其方法
TW548843B (en) Semiconductor device and method for making the same
US9030223B2 (en) Test carrier
US20220102310A1 (en) Semiconductor device and method for producing same
JP2013214964A (ja) ウェハー基板付カメラモジュール及び製造方法
KR102022708B1 (ko) 지문센서 모듈 및 이의 제조방법
JPH05243231A (ja) 電子部品実装接続体およびその製造方法
JP2010230655A (ja) センサ装置およびその製造方法
US10141237B2 (en) Fingerprint recognition module and manufacturing method therefor
KR101896972B1 (ko) 패키지 기판 및 이를 갖는 반도체 패키지
US9576877B2 (en) Electronic component, electronic device, method of manufacturing mounted member, and method of manufacturing electronic component
EP1473775B1 (en) Method for producing solid-state imaging device
US20080073782A1 (en) Semiconductor package comprising alignment members
US6700190B2 (en) Integrated circuit device with exposed upper and lower die surfaces
KR101785563B1 (ko) 외장형 반도체 패키지 제조장치용 지그 조립체
WO2017134972A1 (ja) 撮像素子パッケージ及び撮像装置
JP2001308146A (ja) チップキャリアに半導体チップを取り付けるための装置
JP2003282609A (ja) 指紋認識用半導体装置及びその製造方法
US7378616B2 (en) Heating apparatus and method for semiconductor devices
KR101833991B1 (ko) 지문센서 모듈 및 이의 제조방법
WO1998043290A1 (fr) Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche
JP2002330358A (ja) 光学素子とレンズアセンブリとの位置合わせ方法
JP3235520B2 (ja) 半導体装置の製造方法
TW201723607A (zh) 電子裝置及其製造方法

Legal Events

Date Code Title Description
GRNT Written decision to grant