KR101769868B1 - 결합 신호를 사용하는 검사 및 측정 기구 - Google Patents

결합 신호를 사용하는 검사 및 측정 기구 Download PDF

Info

Publication number
KR101769868B1
KR101769868B1 KR1020100091839A KR20100091839A KR101769868B1 KR 101769868 B1 KR101769868 B1 KR 101769868B1 KR 1020100091839 A KR1020100091839 A KR 1020100091839A KR 20100091839 A KR20100091839 A KR 20100091839A KR 101769868 B1 KR101769868 B1 KR 101769868B1
Authority
KR
South Korea
Prior art keywords
signal
digital signal
combined
digital
signals
Prior art date
Application number
KR1020100091839A
Other languages
English (en)
Other versions
KR20110033060A (ko
Inventor
케네스 피. 도빈스
크리스티 엘. 베이스
테랜스 알. 빌
Original Assignee
텍트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍트로닉스 인코포레이티드 filed Critical 텍트로닉스 인코포레이티드
Publication of KR20110033060A publication Critical patent/KR20110033060A/ko
Application granted granted Critical
Publication of KR101769868B1 publication Critical patent/KR101769868B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

검사 및 측정 기구는, 입력 신호를 디지털화하여 디지털 신호를 생성하도록 각각 구성된 복수의 디지타이저; 상기 디지타이저로부터 출력된 적어도 두 개의 상기 디지털 신호를 결합하여 결합 신호를 생성하도록 구성된 신호 프로세서; 및 상기 결합 신호를 수신하도록 구성된 회로를 포함한다.

Description

결합 신호를 사용하는 검사 및 측정 기구{TEST AND MEASUREMENT INSTRUMENT USING COMBINED SIGNALS}
본 발명은 검사 및 측정 기구에 관한 것이며, 특히 결합 신호를 사용하는 검사 및 측정 기구에 관한 것이다.
오실로스코프, 로직 분석기 등과 같은 검사 및 측정 기구는 입력 신호를 디지털화하여 데이터를 획득할 수 있다. 이러한 입력 신호는 전압, 전류, 온도, 압력 등을 나타낼 수 있다. 디지털화된 입력 신호는 획득 메모리에 저장될 수 있다. 일단 획득이 트리거링되면, 획득 메모리의 데이터를 획득 데이터로서 판독할 수 있다.
이러한 획득 데이터를 다양한 파형 수학 함수를 사용하여 더 처리할 수 있다. 예를 들어, 하나의 파형을 다른 파형으로부터 뺄 수 있다. 그렇지만, 이러한 파형 수학은, 데이터가 획득되고 다양한 메모리 사이에 전송된 후 전체적으로 수행된다.
실시예는 검사 및 측정 기구를 포함하고, 상기 검사 및 측정 기구는, 입력 신호를 디지털화하여 디지털 신호를 생성하도록 각각 구성된 복수의 디지타이저; 상기 디지타이저로부터 출력된 적어도 두 개의 상기 디지털 신호를 결합하여 결합 신호를 생성하도록 구성된 신호 프로세서; 및 상기 결합 신호를 수신하도록 구성된 회로를 포함한다.
다른 실시예는 복수의 입력 신호를 복수의 디지털 신호로 디지털화하는 단계; 적어도 두 개의 상기 디지털 신호를 결합하여 결합 신호를 생성하는 단계; 및 획득과 관련해서 상기 디지털 신호 및 상기 결합 신호 중에서 선택하는 단계를 포함하는 방법을 포함한다.
도 1은 실시예에 따라, 결합 신호를 사용하는 검사 및 측정 기구에 대한 블록도이다.
도 2는 실시예에 따라, 획득 메모리에 결합 신호를 저장하는 다른 검사 및 측정 기구에 대한 블록도이다.
도 3은 실시예에 따라, 결합 신호를 트리거로서 사용하는 다른 검사 및 측정 기구에 대한 블록도이다.
도 4는 실시예에 따라, 결합 신호를 저장하고 이 결합 신호를 트리거로서 사용하는 다른 검사 및 측정 기구에 대한 블록도이다.
도 5는 실시예에 따라, 획득 메모리에 저장되어 있는 데이터로부터 결합 신호를 생성하는 다른 검사 및 측정 기구에 대한 블록도이다.
실시예는 디지털 신호들을 결합하여 결합 신호를 생성하는 검사 및 측정 기구 기술을 포함한다. 실시예에서, 결합 신호는 소스 디지털 신호와 유사하게 사용될 수 있다.
도 1은 실시예에 따라, 결합 신호를 사용하는 검사 및 측정 기구에 대한 블록도이다. 본 실시예에서, 검사 및 측정 기구(10)는 복수의 디지타이저(12)를 포함한다. 본 실시예에서는, 3개 이상의 디지타이저(12)가 도시되어 있다. 그렇지만, 실시예에서는, 하나 이상의 어떠한 개수의 디지타이저도 사용할 수 있다.
각각의 디지타이저(12)를 입력 신호(14)를 디지털화하여 대응하는 디지털 신호(16)를 생성한다. 예를 들어, 입력 신호(14)는 디지털화될 수 있는 임의 종류의 신호일 수 있다. 예를 들어, 입력 신호(14)는 전압, 전류, 온도, 압력, 또는 그외 다른 파라미터일 수 있다. 또한, 입력 신호(14)는 이러한 파라미터를 나타내는 다른 유형의 신호일 수도 있다. 예를 들어, 전압은 변환기(transducer)에 의해 변환된 전류를 나타낼 수 있다. 그럼에도 불구하고, 디지타이저(12)는 이러한 신호를 디지털화하는 적절한 디지타이저일 수 있다. 예를 들어, 디지타이저(12)는 다중 비트 출력을 가진 아날로그/디지털 변환기(ADC)일 수 있다. 이러한 ADC는 전압 입력, 전류 입력 등을 가질 수 있다. 다른 예에서, 디지타이저(12)는 1비트 출력을 제공하도록 구성된 비교기일 수 있다.
검사 및 측정 기구(10)는 신호 프로세서(18)를 포함한다. 신호 프로세서(18)는 디지타이저로부터 출력된 디지털 신호(16) 중 적어도 두 개의 신호를 결합하여 결합 신호(20)를 출력하도록 구성되어 있다. 예를 들어, 신호 프로세서(18)는 각각의 디지타이저(12)에 연결되어 각각의 디지털 신호(16)를 수신하도록 구성되어 있다. 그렇지만, 다른 실시예에서는, 신호 프로세서가 디지타이저(12)에 다른 방식으로 연결될 수도 있다. 예를 들어, 신호 프로세서(18)는 스위치 또는 그외 라우팅 회로를 통해 이 디지털 신호(16) 중에서 선택하여 수신하도록 구성될 수 있다. 그럼에도 불구하고, 신호 프로세서(18)는 적어도 두 개의 디지털 신호(16)에 대한 액세스를 가진다.
신호 프로세서(18)는 디지털 신호(16)를 다양한 방식으로 결합하도록 구성될 수 있다. 일례에서, 신호 프로세서(18)는 디지털 신호(16)를 함께 승산하도록 구성될 수 있다. 하나의 디지털 신호(16)가 전압을 나타내고 다른 디지털 신호(16)가 전류를 나타내는 경우, 결합 신호(20)는 대응하는 전력을 나타낼 수 있다. 다른 예에서, 하나의 디지털 신호(16)가 다른 디지털 신호(16)의 원하는지 않는 부분을 차단하는데 사용될 수 있는 게이팅 신호(gating signal)일 수 있다.
다른 예에서, 신호 프로세서(18)는 하나의 디지털 신호(16)로부터 다른 디지털 신호(16)를 감산하도록 구성될 수 있다. 그러므로 그 결합 신호(16)는 차동 신호를 나타낼 수 있다. 마찬가지로, 신호 프로세서(18)는 하나의 디지털 신호(16)와 다른 디지털 신호(16)를 가산하도록 구성될 수 있으며, 이에 따라 결합 신호는 공통 모드 신호를 나타낼 수 있다.
또한, 이와 같은 승산, 가산, 감산과 같은 동작을 설명하였으나, 어떠한 수학적 결합이라도 사용될 수 있다. 예를 들어, 하나 이상의 디지털 신호(16)를 필터링할 수 있고, 디지털 신호(16)를 사용하여 다른 디지털 신호(16)를 변조 및 복조할 수 있으며, 선형 기술 또는 비선형 기술 등을 사용하여 이 디지털 신호들(16)을 결합할 수 있다. 그러므로 신호 프로세서(18)는 복수의 디지털 신호(16)를 결합하여 원하는 바에 따라 결합 신호(20)를 생성하도록 구성될 수 있다.
신호 프로세서(18)는 임의의 다양한 회로일 수 있다. 예를 들어, 신호 프로세서(18)는 디지털 신호 프로세서, 프로그래머블 게이트 어레이, 주문형 집적회로(application specific integrated circuit), 이산 로직 회로, 또는 이러한 회로들의 조합 등일 수 있다.
실시예에서, 신호 프로세서(18)는, 대응하는 입력 신호들(14)의 디지털화와 실질적으로 동시에, 적어도 두 개의 디지털 신호(16)를 결합하여 결합 신호(20)를 생성한다. 즉, 디지털 신호(16)의 디지털화된 데이터가 그 대응하는 디지타이저(12)로부터 출력될 때, 이 디지털화된 데이터가 신호 프로세서(18)에 입력될 수 있다. 전력을 측정하기 위한 승산의 예를 사용하면, 하나의 디지타이저(12)는 순간 전압(instantaneous voltage)을 나타내는 값을 출력할 수 있다. 다른 디지타이저(12)는 대응하는 순간 전류(instantaneous current)를 나타내는 값을 출력할 수 있다. 이 두 개의 값이 신호 프로세서(18)에서 승산되면, 결합 신호(20)의 출력 값이 순간 전력이 된다. 신호 프로세서(18)를 통한 전파 지연(propagation delay)으로 인해 시간상 결합 신호(20)가 소스 디지털 신호(16)로부터 오프셋하더라도, 이러한 지연을 수용하도록 회로(22)를 구성할 수 있다. 예를 들어, 디지털 신호(16)와 결합 신호(20)가 시간상 정렬되도록, 디지털 신호(16)에 지연이 도입될 수 있다.
실시예에서, 검사 및 측정 기구(10)는 지연 회로(24)를 포함할 수 있다. 지연 회로(24)는 디지털 신호(16)와 결합 신호(20)가 시간-정렬(time-align)되도록 구성될 수 있다. 그러므로 회로(22) 상에 신호들이 입력되면, 이 신호들은 실질적으로 시간-정렬된다.
지연 회로(24)가 디지털 신호(16)에 대해 동작하는 것으로 도시되어 있지만, 지연 회로는 신호 프로세서(18)의 일부, 이러한 회로들의 조합 등을 포함할 수 있다. 디지털 신호(16)와 결합 신호(20) 간의 상대적 시간 오프셋을 도입할 수 있는 어떠한 회로라도 지연 회로(24)로서 사용할 수 있다.
실시예에서, 신호 프로세서(18)의 프로세스는 포스트-프로세스 방식으로 수행되지 않는다. 즉, 결합 신호(20)는 완전한 세트의 디지털 신호(16)가 획득된 후 생성되는 것이 아니라, 실질적으로 동시에 생성될 수 있다. 결합 신호(20)가 디지털 신호(16)인 것처럼 실질적으로 동시에 일어나는 방식으로 결합 신호(20)는 회로(22)에 의해 사용될 수 있다.
실시예에서, 회로(22)는 디지털 신호(16)를 처리할 수 있는 다양한 회로일 수 있다. 상세히 후술되는 바와 같이, 회로(22)는 다른 디지털 신호(16)가 사용될 수 있었던 것과 같이 결합 신호(20)를 사용하도록 구성될 수 있다. 특히, 획득과 관련해서 디지털 신호(16)와 결합 신호(20) 중에서 선택이 이루어질 수 있다.
실시예에서, 검사 및 측정 기구(10)는 복수의 입력 신호를 복수의 디지털 신호로 디지털화하기 위한 수단; 적어도 두 개의 상기 디지털 신호를 결합하여 결합 신호를 생성하기 위한 수단; 및 상기 결합 신호에 응답해서 데이터를 획득하기 위한 수단을 포함할 수 있다.
복수의 입력 신호를 복수의 디지털 신호로 디지털화하기 위한 수단은 전술한 임의의 다양한 디지타이저(12)를 포함할 수 있다. 적어도 두 개의 상기 디지털 신호를 결합하여 결합 신호(20)를 생성하기 위한 수단은 전술한 임의의 다양한 신호 프로세서(18)를 포함할 수 있다. 상기 결합 신호에 응답해서 데이터를 획득하기 위한 수단은 트리거 회로, 획득 메모리, 신호 컨디셔닝 회로, 관련 회로, 또는 전술한 회로(22)와 같이 데이터를 획득하는데 사용되는 그외 다른 회로를 포함할 수 있다.
실시예에서, 디지타이저(12)는 입력 신호(14)를 실질적으로 동시에 디지털화하도록 구성될 수 있다. 따라서, 디지털 신호(16)는 회로(22)에 실질적으로 계속해서 제공될 수 있다. 마찬가지로, 신호 프로세서(18)는 원하는 디지털 신호(16)를 실질적으로 계속해서 결합하도록 구성될 수 있다. 그러므로 결합 신호(20)는 또한, 회로(22)에 실질적으로 계속해서 제공될 수 있다. 회로(22)는 디지털 신호(16) 및 결합 신호(20) 중 임의의 신호를 실질적으로 계속적인 신호로서 사용할 수 있다.
도 2는 실시예에 따라 획득 메모리에 결합 신호를 저장하는 다른 검사 및 측정 기구에 대한 블록도이다. 본 실시예에서, 검사 및 측정 기구(30)는 획득 메모리(32)를 회로(22)의 일부로서 포함한다. 즉, 획득 메모리(32)는 디지털 신호(16) 및 결합 신호(20)를 수신하도록 구성될 수 있다.
여기서 사용되는 바와 같이, 획득 메모리(32)는 인입하는 디지털화된 데이터를 버퍼링하도록 구성된 메모리이다. 예를 들어, 획득 메모리(32)는 새로운 값이 이전의 값을 덮어쓰는 순환 버퍼(circular buffer)로서 구성될 수 있다. 그러므로 획득 메모리(32)에 데이터의 윈도우(window)가 저장될 수 있다. 특히, 디지털 신호 및 결합 신호에 대한 데이터의 윈도우가 저장될 수 있다.
따라서, 트리거가 발생되거나, 데이터가 획득되면, 데이터(34)로 도시되어 있는 바와 같이 저장되어 있는 데이터가 판독될 수 있다. 특히, 결합 데이터(20)는 획득될 임의의 다른 신호로서 취급될 수 있다. 예를 들어, 실시예에서, 트리거가 수신될 수 있다. 이에 응답해서, 디지털 신호(16) 및 결합 신호(20)를 획득 메모리(32)에 저장하는 것이 중지될 수 있으며, 특정한 시간 동안에는 계속해서 저장될 수 있다.
획득 메모리(32)는 임의의 다양한 메모리일 수 있다. 예를 들어, 획득 메모리는 동적 메모리, 정적 메모리, 휘발성 또는 비휘발성 메모리, 대용량 저장 장치 등일 수 있다. 또한, 단일의 메모리가 도시되어 있으나, 임의 개수의 메모리가 사용될 수 있다. 예를 들어, 각각의 디지털 신호(16) 및 각각의 결합 신호(20)가 전용의 획득 메모리(32)를 가질 수 있다.
실시예에서, 검사 및 측정 기구(30)는 결합 신호(20) 및 적어도 하나의 디지털 신호(16)를 저장하기 위한 수단을 포함할 수 있다. 이 저장하기 위한 수단은 전술한 임의의 다양한 획득 메모리(32)를 포함할 수 있다.
도 3은 실시예에 따라 결합 신호를 트리거로서 사용하는 다른 검사 및 측정 기구에 대한 블록도이다. 본 실시예에서, 검사 및 측정 기구(40)는 트리거 회로(42)를 포함한다. 트리거 회로(42)는 적어도 하나의 결합 신호(20) 및 적어도 하나의 디지털 신호(16)에 응답해서 획득을 트리거링하도록 구성되어 있다.
즉, 트리거 회로(42)는 결합 신호(20) 및 하나 이상의 디지털 신호(16)를 수신하도록 구성될 수 있다. 하나 이상의 이러한 신호는 획득을 트리거링하는데 사용될 수 있다. 예를 들어, 결합 신호(20)만이 획득을 트리거링하는데 사용될 수 있다. 다른 예에서는, 디지털 신호(16)가 획득을 트리거링하는데 사용될 수 있다. 또다른 예에서는, 결합 신호(20)가 하나 이상의 디지털 신호(16)와 함께 획득을 트리거링하는데 사용될 수 있다.
특히, 전술한 바와 같이, 결합 신호(20)는 전력, 차동 신호, 공통 모드 신호 등과 같이, 다양한 다른 신호를 나타낼 수 있다. 이러한 신호들을 나타내는 결합 신호(20)가 트리거 회로(42)에 제공되면, 트리거 회로(42)는 이러한 신호들에 응답해서 트리거 신호(44)를 생성할 수 있다. 예를 들어, 전력의 변화에 응답해서 획득이 트리거링될 수 있다. 그러므로 디지털 신호(16) 중 하나의 신호와 비교해서 다른 유형, 캐릭터, 응답 등을 가질 수 있는 신호에 응답해서 획득이 트리거링될 수 있다.
트리거 회로(42)는 디지털 신호(16) 및 결합 신호(20)와 같은 디지털 신호에 응답해서 트리거 신호를 생성할 수 있는 임의의 다양한 회로일 수 있다. 예를 들어, 트리거 회로(42)는 디지털 신호 프로세서, 프로그래머블 게이트 어레이, 주문형 집적회로, 이산 로직 회로, 또는 이러한 신호들의 조합일 수 있다.
실시예에서, 검사 및 측정 기구(40)는 결합 신호에 응답해서 획득을 트리거링하기 위한 수단을 포함할 수 있다. 특히, 검사 및 측정 기구(40)는 결합 신호 및 적어도 하나의 디지털 신호에 응답해서 획득을 트리거링하기 위한 수단을 포함할 수 있다. 이러한 트리거링하기 위한 수단은 전술한 임의의 다양한 트리거 회로(42)를 포함할 수 있다.
도 4는 실시예에 따라, 결합 신호를 저장하고 결합 신호를 사용하는 다른 검사 및 측정 기구에 대한 블록도이다. 본 실시예에서, 검사 및 측정 기구(50)는 획득 메모리(32) 및 트리거 회로(42) 모두를 포함한다. 특히, 획득 메모리(32) 및 트리거 회로(42) 모두는 결합 신호(20)를 수신하도록 구성되어 있다. 본 실시예에서는, 명확하게 하기 위해, 복수의 디지타이저(12), 입력 신호(14), 및 디지털 신호(16)가 결합되고, 이러한 요소들을 N으로 표시하고 있다.
획득 메모리(32)는 트리거 회로(42)로부터 트리거 신호(44)에 응답하도록 구성되어 있다. 특히, 결합 신호(20)에 응답해서 생성된 트리거 신호(44)에 응답해서 결합 신호(20)의 획득 메모리(32)에서 획득이 트리거될 수 있다.
획득 메모리(32)는 디지털 신호(16) 및 결합 신호(20) 모두를 저장하도록 구성될 수 있다. 따라서, 이러한 신호들 중 어느 신호 또는 모든 신호가 획득 신호(52)로서 출력될 수 있다. 또한, 예에서는 하나의 결합 신호(20)가 사용되었으나, 임의 개수 M의 결합 신호(20)가 하나 이상의 신호 프로세서(18)로부터 획득 메모리에 입력될 수 있다. 따라서, N+M개의 획득 신호(52)가 획득 메모리(32)로부터 출력될 수 있다.
결합 신호(20)를 트리거링하고 회득 메모리(32)에 저장하는 것에 대해 위에서 설명하였으나, 결합 신호(20)가 원래의 디지털 신호(16)와 실질적으로 동시에 이용 가능할 때는, 결합 신호(20)를 임의의 목적을 위해 디지털 신호(16)로서 사용할 수 있다.
도 5는 실시예에 따라, 획득 메모리에 저장되어 있는 데이터로부터 결합 신호를 생성하는 다른 검사 및 측정 기구에 대한 블록도이다. 본 실시예에서, 검사 및 측정 기구(60)는 전술한 신호 프로세서(18)와 유사한 신호 프로세서(62)를 포함한다. 그렇지만, 신호 프로세서(62)는 획득 메모리(32)로부터의 획득 신호(52)를 결합하도록 구성되어 있다. 즉, 획득 신호(52) 및 다른 결합 신호(54) 모두는 실질적으로 동시에 후속의 프로세스(56)에 제공될 수 있다.
도시된 바와 같이, N+M개의 획득 신호(52)는 신호 프로세서(62)에 의해 수신될 수 있다. 즉, 획득 메모리(32)에 저장되어 있는 N개의 디지털 신호(16)가 결합될 수 있을 뿐만 아니라, M개의 결합 신호(20)도 신호 프로세서(62)에서 결합될 수 있다.
또한, 실시예에서, 획득 메모리(42)는 전술한 바와 같이 결합 신호(20)를 저장하도록 구성될 필요가 없다. 즉, 실시예에서, 신호 프로세서(62)는 디지털 신호들과 직면한 디지털 신호들을 함께 결합할 수 있는 제1 신호 프로세서일 수 있다. 그렇지만, 신호 프로세서(62)는 디지털 신호(52)가 획득 메모리(32)로부터 출력될 때 실질적으로 동시에 이 디지털 신호(52)를 결합하도록 구성되어 있기 때문에, 결합 신호(54)는 이후에 디지털 신호(52)로서 사용될 수 있다.
그렇지만, 실시예에서, 검사 및 측정 기구는 이러한 신호 프로세서(18 및 62) 모두를 포함할 수 있다. 예를 들어, 신호 프로세서(18)는 획득 메모리(32) 전에 디지털 신호(16)를 임의로 사용하기 위해 결합 신호(20)를 생성하도록 구성될 수 있다. 결합 신호(20)가 획득 메모리(32)에 저장되어 있지 않은 경우, 다른 획득 신호를 위해 추가의 메모리를 이용할 수 있다. 신호 프로세서(62)는 획득 메모리에 저장되어 있는 신호로부터 제2 결합 신호(54)를 생성하도록 구성될 수 있다. 실시예에서, 결합 신호(54)는 신호 프로세서(18)에 의해 생성된 결합 신호(20)와 실질적으로 동일하지만, 다른 실시예에서는 결합 신호(54)가 다를 수 있다.
특정한 실시예를 서술하였으나, 본 발명의 원리는 이러한 실시예에 제한되지 않는다는 것을 이해할 수 있을 것이다. 이하의 청구의 범위에 개시되어 있는 바와 같이 본 발명의 원리를 벗어남이 없이 변형 및 수정이 이루어질 수 있다.

Claims (20)

  1. 검사 기구에 있어서,
    제1 입력 신호를 디지털화하여 상기 제1 입력 신호를 나타내는 제1 디지털 신호를 생성하도록 구성된 제1 디지타이저, 및 제2 입력 신호를 디지털화하여 상기 제2 입력 신호를 나타내는 제2 디지털 신호를 생성하도록 구성된 제2 디지타이저를 포함하는, 복수의 디지타이저;
    상기 복수의 디지타이저로부터 상기 제1 및 제2 디지털 신호를 수신하도록 연결되고, 적어도 상기 제1 디지털 신호를 상기 제2 디지털 신호와 직접 수학적으로 결합하여 결합 디지털 신호를 생성하도록 구성된 신호 프로세서;
    상기 결합 디지털 신호를 수신하도록 구성된 회로; 및
    상기 결합 디지털 신호에 응답해서 획득을 트리거링하도록 구성된 트리거 회로
    를 포함하는 검사 기구.
  2. 제1항에 있어서,
    상기 회로는 또한 상기 제1 및 제2 디지털 신호 중 적어도 하나를 수신하도록 구성된, 검사 기구.
  3. 제1항에 있어서,
    상기 결합 디지털 신호를 저장하도록 구성된 획득 메모리를 더 포함하는 검사 기구.
  4. 제3항에 있어서,
    상기 획득 메모리는 또한 상기 제1 및 제2 디지털 신호를 저장하도록 구성된, 검사 기구.
  5. 제4항에 있어서,
    상기 결합 디지털 신호를 제1 결합 디지털 신호라 하고,
    상기 제1 및 제2 디지털 신호와 상기 획득 메모리에 저장되어 있는 상기 제1 결합 디지털 신호를 결합하여 제2 결합 디지털 신호를 생성하고, 상기 제2 결합 디지털 신호를 상기 획득 메모리로부터의 신호로서 제공하도록 구성된 제2 신호 프로세서를 더 포함하는 검사 기구.
  6. 삭제
  7. 제1항에 있어서,
    상기 결합 디지털 신호 및 상기 제1 및 제2 디지털 신호 중 적어도 하나를 저장하도록 구성된 획득 메모리를 더 포함하는 검사 기구.
  8. 제1항에 있어서,
    상기 신호 프로세서는, 대응하는 입력 신호들의 디지털화와 동시에, 상기 제1 및 제2 디지털 신호를 결합하여 상기 결합 디지털 신호를 생성하도록 구성된, 검사 기구.
  9. 제1항에 있어서,
    상기 제1 및 제2 디지털 신호와 상기 결합 디지털 신호를 시간-정렬(time-align)하도록 구성된 지연 회로를 더 포함하며,
    상기 회로는 시간-정렬된 상기 결합 디지털 신호 및 상기 제1 및 제2 디지털 신호 중 적어도 하나를 수신하도록 구성된, 검사 기구.
  10. 검사 기구에 있어서,
    제1 입력 신호 및 제2 입력 신호를 디지털화하여 상기 제1 입력 신호를 나타내는 제1 디지털 신호 및 상기 제2 입력 신호를 나타내는 제2 디지털 신호를 각각 생성하기 위한 수단;
    상기 제1 및 제2 디지털 신호를 수신하고 적어도 상기 제1 디지털 신호를 상기 제2 디지털 신호와 직접 수학적으로 결합하여 결합 디지털 신호를 생성하기 위한 수단;
    상기 결합 디지털 신호에 응답해서 데이터를 획득하기 위한 수단; 및
    상기 결합 디지털 신호에 응답해서 획득을 트리거링하기 위한 수단
    을 포함하는 검사 기구.
  11. 삭제
  12. 제10항에 있어서,
    상기 결합 디지털 신호에 응답해서 획득을 트리거링하기 위한 수단은, 상기 결합 디지털 신호 및 상기 제1 및 제2 디지털 신호 중 적어도 하나에 응답해서 상기 획득을 트리거링하기 위한 수단을 포함하는, 검사 기구.
  13. 제10항에 있어서,
    상기 결합 디지털 신호 및 상기 제1 및 제2 디지털 신호 중 적어도 하나를 저장하기 위한 수단을 더 포함하는 검사 기구.
  14. 제13항에 있어서,
    적어도 두 개의 상기 결합 디지털 신호와 상기 저장하기 위한 수단에 저장되어 있는 상기 제1 및 제2 디지털 신호 중 적어도 하나를 결합하기 위한 수단을 더 포함하는 검사 기구.
  15. 제1 입력 신호 및 제2 입력 신호를 디지털화하여 상기 제1 입력 신호를 나타내는 제1 디지털 신호 및 상기 제2 입력 신호를 나타내는 제2 디지털 신호를 각각 생성하는 단계;
    상기 제1 및 제2 디지털 신호를 수신하고 적어도 상기 제1 디지털 신호를 상기 제2 디지털 신호와 직접 수학적으로 결합하여 결합 디지털 신호를 생성하는 단계;
    획득과 관련해서 상기 제1 및 제2 디지털 신호 및 상기 결합 디지털 신호 중에서 선택하는 단계; 및
    상기 결합 디지털 신호에 응답해서 획득을 트리거링하는 단계
    를 포함하는 방법.
  16. 삭제
  17. 제15항에 있어서,
    상기 결합 디지털 신호를 획득 메모리에 저장하는 단계를 더 포함하는 방법.
  18. 제15항에 있어서,
    상기 제1 및 제2 입력 신호를 계속해서 디지털화하는 단계를 더 포함하는 방법.
  19. 제15항에 있어서,
    상기 제1 입력 신호를 나타내는 제1 디지털 신호 및 상기 제2 입력 신호를 나타내는 제2 디지털 신호를 각각 생성하는 단계 및 상기 결합 디지털 신호를 생성하는 단계는 동시에 일어나는, 방법.
  20. 제15항에 있어서,
    상기 제1 및 제2 디지털 신호 및 상기 결합 디지털 신호 중에서 선택하기 전에, 상기 제1 및 제2 디지털 신호 및 상기 결합 디지털 신호를 시간-정렬하는 단계를 더 포함하는 방법.
KR1020100091839A 2009-09-22 2010-09-17 결합 신호를 사용하는 검사 및 측정 기구 KR101769868B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/564,800 2009-09-22
US12/564,800 US10107649B2 (en) 2009-09-22 2009-09-22 Test and measurement instrument using combined signals

Publications (2)

Publication Number Publication Date
KR20110033060A KR20110033060A (ko) 2011-03-30
KR101769868B1 true KR101769868B1 (ko) 2017-08-21

Family

ID=43479655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100091839A KR101769868B1 (ko) 2009-09-22 2010-09-17 결합 신호를 사용하는 검사 및 측정 기구

Country Status (5)

Country Link
US (1) US10107649B2 (ko)
EP (1) EP2299246B1 (ko)
JP (1) JP5605834B2 (ko)
KR (1) KR101769868B1 (ko)
CN (1) CN102052938B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568503B2 (en) 2011-05-26 2017-02-14 Tektronix, Inc. Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing
US8742749B2 (en) * 2011-05-26 2014-06-03 Tektronix, Inc. Test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing
EP2928083A1 (en) * 2014-03-28 2015-10-07 Tektronix, Inc. Test and measurement instrument including asynchronous time interleaved digitizer using harmonic mixing
USD947693S1 (en) 2019-09-20 2022-04-05 Tektronix, Inc. Measurement probe head assembly
JP2022012905A (ja) * 2020-07-02 2022-01-17 キオクシア株式会社 メモリシステム及び半導体装置の特性情報の管理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286761A (ja) * 2001-03-26 2002-10-03 Yokogawa Electric Corp 多現象デジタルオシロスコープ
US20050249037A1 (en) 2004-04-28 2005-11-10 Kohn Daniel W Wireless instrument for the remote monitoring of biological parameters and methods thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768208A (en) * 1987-03-09 1988-08-30 Motorola, Inc. Mid-symbol sampling timing estimator
JPH029950U (ko) * 1988-07-05 1990-01-23
JP3088176B2 (ja) 1992-01-24 2000-09-18 日置電機株式会社 波形記録計の波形表示装置
JPH06203677A (ja) 1993-01-06 1994-07-22 Toshiba Corp 絶縁ロッド
US5530454A (en) * 1994-04-13 1996-06-25 Tektronix, Inc. Digital oscilloscope architecture for signal monitoring with enhanced duty cycle
US6201993B1 (en) * 1998-12-09 2001-03-13 Medtronic, Inc. Medical device telemetry receiver having improved noise discrimination
US6892150B2 (en) * 2002-05-24 2005-05-10 Tektronix, Inc. Combined analog and DSP trigger system for a digital storage oscilloscope
ATE484103T1 (de) * 2002-10-24 2010-10-15 Lecroy Corp Echtzeitoszilloskop mit hoher bandbreite
US7398175B2 (en) * 2002-12-18 2008-07-08 Tektronix, Inc. Method and apparatus providing multiple channel multiple instrument triggering
US7184906B2 (en) * 2003-06-26 2007-02-27 Agilent Technologies, Inc. Systems and methods for performing multi-source measurements
US7672797B2 (en) * 2006-07-20 2010-03-02 Ads Llc Flow measurement in partially filled pipes using pulsed peak velocity doppler
US7714566B2 (en) 2007-05-16 2010-05-11 Perez Marcelo A Clamp-on current and voltage module for a power monitoring system
US8046183B2 (en) * 2008-03-04 2011-10-25 Tektronix, Inc. Pre-trigger and post-trigger acquisition for no dead time acquisition system
CN201181323Y (zh) * 2008-03-25 2009-01-14 东莞理工学院 一种逻辑分析仪
CN100588972C (zh) * 2008-05-05 2010-02-10 电子科技大学 双时基数字存储示波器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286761A (ja) * 2001-03-26 2002-10-03 Yokogawa Electric Corp 多現象デジタルオシロスコープ
US20050249037A1 (en) 2004-04-28 2005-11-10 Kohn Daniel W Wireless instrument for the remote monitoring of biological parameters and methods thereof

Also Published As

Publication number Publication date
JP5605834B2 (ja) 2014-10-15
EP2299246A1 (en) 2011-03-23
JP2011069820A (ja) 2011-04-07
EP2299246B1 (en) 2016-11-09
CN102052938A (zh) 2011-05-11
US10107649B2 (en) 2018-10-23
CN102052938B (zh) 2016-01-13
KR20110033060A (ko) 2011-03-30
US20110071795A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
KR101769868B1 (ko) 결합 신호를 사용하는 검사 및 측정 기구
US9410989B2 (en) Oscilloscope with integrated generator and internal trigger
US20130110442A1 (en) Calibrating reconstructed signal using multi-tone calibration signal
JP2014077791A (ja) 複数信号の相互関係を示す方法及び試験測定装置
TW201626727A (zh) 用於執行具有改良類比至數位轉換器線性之相關多重取樣的方法及系統
US4667296A (en) Testing the transfer function linearity of analogue input circuits
Olkkonen et al. Sampling and reconstruction of transient signals by parallel exponential filters
KR102028118B1 (ko) 위성 항법 신호를 효율적으로 조합하기 위한 방법 및 장치
EP3618283B1 (en) Method and system for a subsampling based system integrated scope to enhance sample rate and resolution
JP2005227057A (ja) テスト回路
KR101034546B1 (ko) 신호 처리 장치 및 그 방법
KR100363127B1 (ko) 계측장치
JP5704081B2 (ja) データ収集装置
KR20200028963A (ko) 직류/저주파수 신호 성분을 측정하기 위한 시스템, 디바이스, 및 방법
JP2008256426A (ja) デジタルオシロスコープ
JP2006318482A (ja) 相補累積分布関数（ｃｃｄｆ）曲線を生成する装置及び方法
US6339389B1 (en) Method of testing analog to digital converters
US6725172B2 (en) Systems and methods for tagging measurement values
US10788534B2 (en) Device for dynamic signal generation and analysis
JP5488875B2 (ja) 波形表示装置
JP2000284008A (ja) 周波数測定方法及び周波数測定装置
US20130154860A1 (en) Use of logic circuit embedded into comparator for foreground offset cancellation
Gurko et al. A 64-channel data acquisition system for heterodyne interferometric plasma density diagnostics
KR101770644B1 (ko) 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템
JP3496936B1 (ja) アナログデジタル（ａｄ）コンバータを備えた半導体装置の検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right