KR101770644B1 - 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템 - Google Patents

파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템 Download PDF

Info

Publication number
KR101770644B1
KR101770644B1 KR1020150063614A KR20150063614A KR101770644B1 KR 101770644 B1 KR101770644 B1 KR 101770644B1 KR 1020150063614 A KR1020150063614 A KR 1020150063614A KR 20150063614 A KR20150063614 A KR 20150063614A KR 101770644 B1 KR101770644 B1 KR 101770644B1
Authority
KR
South Korea
Prior art keywords
signal
sensing
line
data
noise
Prior art date
Application number
KR1020150063614A
Other languages
English (en)
Other versions
KR20160132200A (ko
Inventor
이정우
구자혁
Original Assignee
주식회사 센소니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 센소니아 filed Critical 주식회사 센소니아
Priority to KR1020150063614A priority Critical patent/KR101770644B1/ko
Publication of KR20160132200A publication Critical patent/KR20160132200A/ko
Application granted granted Critical
Publication of KR101770644B1 publication Critical patent/KR101770644B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G11C7/1024—Extended data output [EDO] mode, i.e. keeping output buffer enabled during an extended period of time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템이 게시된다. 본 발명의 데이터 판독 회로는 본 발명의 데이터 판독 회로는 제1 게이팅 신호의 활성화에 응답하여 전송되는 제1 센싱 데이터와 제2 게이팅 신호의 활성화에 응답하여 전송되는 제2 센싱 데이터를 수신하는 센싱 라인; 및 제1 홀딩 구간에서, 상기 제1 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제1 신호 집적 전압을 홀딩하며, 상기 제1 리드아웃 구간에서, 상기 제1 신호 집적 전압에 따른 제1 신호 측정 전압을 신호 라인에 리드아웃하는 상기 데이터 측정 블락으로서, 제2 홀딩 구간에서, 상기 제2 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제2 신호 집적 전압을 홀딩하며, 상기 제2 리드아웃 구간에서, 상기 제2 신호 집적 전압에 따른 제2 신호 측정 전압을 상기 신호 라인에 리드아웃하는 상기 데이터 측정 블락을 구비한다. 이때, 상기 제1 리드아웃 구간과 상기 제2 홀딩 구간은 적어도 일부분에서 겹친다. 발명의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템에 의하면, 전체적인 데이터 판독 속도가 향상된다.

Description

파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템{PIPELINE TYPE DATA READOUT CIRCUIT and DATA DETECTION SYSTEM}
본 발명은 데이터 판독 회로에 관한 것으로서, 특히 전체적인 데이터 판독 속도를 향상시키는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템에 관한 것이다.
데이터 판독 회로는 아날로그 성분의 데이터를 감지하여 디지털 성분의 데이터를 제공하는 회로로서, 터치 감지 시스템, 이미지 스캐너 등의 전자제품에 널리 사용되고 있다.
일반적으로, 데이터 판독 회로는, 데이터 감지 시스템의 제어 패널 등으로부터 제공되는 아날로그 성분의 센싱 데이터를 수신하고, 센싱 데이터에 따른 전하를 집적하며, 집적된 전하에 따른 전압 레벨을 가지는 신호를 발생한다. 그리고, 이러한 집적된 전하에 따른 전압 레벨을 가지는 신호는 디지털 데이터로 변환되어 출력됨으로써, 상기 센싱 데이터가 판독된다.
한편, 데이터 판독 회로를 내장하는 최근의 전자제품들에는, 고속 동작이 요구된다. 이에 따라, 전체적으로 판독 속도가 향상되는 데이터 판독 회로가 요구된다.
본 발명의 목적은 파이프라인 방식을 적용하여, 전체적으로 판독 속도가 향상되는 데이터 판독 회로를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상기 데이터 판독 회로를 포함하는 데이터 감지 시스템을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 데이터 판독 회로에 관한 것이다. 본 발명의 데이터 판독 회로는 제1 게이팅 신호의 활성화에 응답하여 전송되는 제1 센싱 데이터와 제2 게이팅 신호의 활성화에 응답하여 전송되는 제2 센싱 데이터를 수신하는 센싱 라인; 및 상기 센싱 라인과 전기적으로 연결되며, 리셋 신호에 응답하여 상기 센싱 라인을 리셋하는 데이터 측정 블락으로서, 제1 홀딩 구간에서, 상기 리셋 신호의 제1 리셋 펄스에 응답되어 리셋된 후에 상기 제1 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제1 신호 집적 전압을 홀딩하며, 상기 제1 리드아웃 구간에서, 홀딩된 상기 제1 신호 집적 전압에 따른 제1 신호 측정 전압을 신호 라인에 리드아웃하는 상기 데이터 측정 블락으로서, 제2 홀딩 구간에서, 상기 리셋 신호의 제2 리셋 펄스에 응답되어 리셋된 후에 상기 제2 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제2 신호 집적 전압을 홀딩하며, 상기 제2 리드아웃 구간에서, 홀딩된 상기 제2 신호 집적 전압에 따른 제2 신호 측정 전압을 상기 신호 라인에 리드아웃하는 상기 데이터 측정 블락을 구비한다. 이때, 상기 제1 리드아웃 구간과 상기 제2 홀딩 구간은 적어도 일부분에서 겹친다.
상기의 목적을 달성하기 위한 본 발명의 다른 일면은 데이터 감지 시스템에 관한 것이다. 본 발명의 데이터 감지 시스템은 게이트 라인들과 센싱 라인들로 이루어지는 매트릭스 상에 배열되는 다수개의 감지 소자들을 포함하는 제어 패널로서, 상기 감지 소자들 각각은 대응하는 상기 게이트 라인의 활성화에 따라 대응하는 상기 센싱 라인으로 센싱 데이터를 제공하되, 상기 센싱 데이터는 외부의 지정 여부에 따라 변화되는 상기 제어 패널; 상기 게이트 라인을 특정하여 구동하는 게이트 드라이버 블락; 및 대응하는 상기 센싱 라인을 통하여 제공되는 상기 센싱 데이터를 판독하는 데이터 판독 회로들을 포함하는 데이터 판독 블락을 구비한다. 이때, 상기 데이터 판독 회로들 각각은 상기 본 발명의 일면에 따른 데이터 판독 회로로 구현된다.
상기와 같은 구성의 본 발명의 데이터 판독 회로에서는, 각 센싱 데이터에 따른 디지털 데이터가 파이프라인 방식으로 출력된다. 그러므로, 본 발명의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템에 의하면, 전체적인 데이터 판독 속도가 향상된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1의 본 발명의 일실시예에 따른 데이터 판독 회로를 나타내는 도면이다.
도 2는 도 1의 데이터 판독 회로의 주요신호의 동작의 예를 나타내는 타이밍도이다.
도 3은 도 1의 데이터 판독 회로의 주요신호의 동작의 다른 예를 나타내는 타이밍도이다.
도 4는 본 발명의 일실시예에 따른 데이터 감지 시스템을 나타내는 도면이다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들을 보다 상세하게 설명하고자 한다. 그러나 본 발명은 여기서 설명되어 지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어 지는 것이다.
도 1은 본 발명의 일실시예에 따른 데이터 판독 회로를 나타내는 도면이다. 도 1에서는, 이해의 편의를 위하여, 본 발명의 데이터 판독 회로가 이용될 수 있는 데이터 감지 시스템의 제어 패널(CONPAN)의 일부가 함께 도시된다.
도 1을 참조하면, 본 발명의 데이터 판독 회로는 센싱 라인(LSEN) 및 데이터 측정 블락(BKDM)을 구비한다.
상기 센싱 라인(LSEN)은, 예로서, 데이터 감지 시스템의 제어 패널(CONPAN)로부터 제1 게이팅 신호(GN<1>)의 활성화에 응답하여 전송되는 아날로그 성분의 제1 센싱 데이터(ADAT<1>)를 수신하며, 제2 게이팅 신호(GN<2>)의 활성화에 응답하여 전송되는 아날로그 성분의 제2 센싱 데이터(ADAT<2>)를 수신한다.
자세히 기술하자면, 상기 제어 패널(CONPAN)에서 특정되는 제1 감지 소자(DSEN<1>)의 제1 게이팅 신호(GN<1>)가 활성화되면, 상기 제1 감지 소자(DSEN<1>)의 전송 트랜지스터가 게이팅된다. 이에 따라, 상기 제1 감지 소자(DESN<1>)의 센싱 셀(SNS<1>)의 상기 제1 센싱 데이터(ADAT<1>)가 센싱 라인(LSEN)에 전송된다.
그리고, 상기 제어 패널(CONPAN)에서 특정되는 제2 감지 소자(DSEN<2>)의 제2 게이팅 신호(GN<2>)가 활성화되면, 상기 제2 감지 소자(DSEN<2>)의 전송 트랜지스터가 게이팅된다. 이에 따라, 상기 제2 감지 소자(DESN<2>)의 센싱 셀(SNS<2>)의 상기 제2 센싱 데이터(ADAT<2>)가 센싱 라인(LSEN)에 전송된다.
여기서, 제1 감지 소자(DSEN<1>)와 제2 감지 소자(DSEN<2>)는, 도시되는 바에서 알 수 있듯이, 서로 상이한 게이팅 신호(GN)에 연결되되, 동일한 센싱 라인(LSEN)에 연결된다.
상기 데이터 측정 블락(BKDM)은 상기 센싱 라인(LSEN)과 전기적으로 연결되며, 리셋 신호(RST)의 활성화에 응답하여 상기 센싱 라인(LSEN)을 리셋한다.
그리고, 상기 데이터 측정 블락(BKDM)은 상기 제1 센싱 데이터(ADAT<1>) 및 상기 제2 센싱 데이터(ADAT<2>)가 수신된 상태에서, 상기 센싱 라인(LSEN)의 전압 레벨에 따른 상기 제1 신호 측정 전압(VSMS<1>) 및 상기 제2 신호 측정 전압(VSMS<2>)을 발생한다.
또한, 바람직하기로는, 상기 데이터 측정 블락(BKDM)은 리셋된 후 상기 제1 센싱 데이터(ADAT<1>) 및 상기 제2 센싱 데이터(ADAT<2>)가 미수신된 상태에서의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 상기 제1 노이즈 측정 전압(VNMS<1>) 및 상기 제2 노이즈 측정 전압(VNMS<2>)을 발생한다.
상기 데이터 측정 블락(BKDM)은 구체적으로 전하 집적부(100), 신호 전하 측정부(200) 및 노이즈 전하 측정부(300)를 구비한다.
상기 전하 집적부(100)는 상기 센싱 라인(LSEN)과 전하 집적 라인(LCA) 사이에 형성되어, 상기 센싱 라인(LSEN)에 수신되는 전하에 따른 전압 레벨을 상기 전하 집적 라인(LCA)에 발생한다. 그리고, 상기 전하 집적부(100)는, 상기 리셋 신호(RST)의 상기 제1 리셋 펄스(RPL<1>) 및 상기 제2 리셋 펄스(RPL<2>)의 활성화에 응답하여, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)을 리셋시키도록 구동된다.
바람직한 실시예에 의하면, 상기 전하 집적부(100)는 축전 캐패시터(110), 리셋 스위치(130) 및 집적 증폭기(150)를 구비한다.
상기 축전 캐패시터(110)는 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA) 사이에 형성된다.
상기 리셋 스위치(130)는 상기 리셋 신호(RST)의 상기 제1 리셋 펄스(RPL<1>) 및 상기 제2 리셋 펄스(RPL<2>) 각각의 활성화에 응답하여 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)을 전기적으로 연결하도록 구동된다. 이때, 상기 센싱 라인(LSEN)과 상기 전하 집적 라인(LCA)은 기준 전압(VREF)으로 리셋된다.
상기 집적 증폭기(150)는 상기 센싱 라인(LSEN)의 전압을 증폭하여 상기 전하 집적 라인(LCA)의 전압으로 발생한다. 바람직하기로는, 상기 집적 증폭기(150)는 반전 입력단(-)에 상기 센싱 라인(LSEN)이 인가되고, 비반전 입력단(+)에 상기 기준 전압(VREF)가 인가되며, 출력단이 상기 전하 집적 라인(LCA)이 연결되는 연산 증폭기이다.
상기 신호 전하 측정부(200)는 상기 제1 센싱 데이터(ADAT<1>) 및 상기 제2 센싱 데이터(ADAT<2>)가 수신된 상태에서, 상기 전하 집적 라인(LCA)의 전압을 측정하여 상기 제1 신호 측정 전압(VSMS<1>) 및 상기 제2 신호 측정 전압(VSMS<2>)을 발생한다.
즉, 상기 신호 전하 측정부(200)는 제1 홀딩 구간(P_HL<1>, 도 2 참조)에서, 상기 리셋 신호(RST)의 제1 리셋 펄스(RPL<1>, 도 2 참조)에 응답되어 리셋된 후에 상기 제1 센싱 데이터(ADAT<1>)가 수신된 상태에서의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 제1 신호 집적 전압(VSIT<1>)을 홀딩한다. 또한, 상기 데이터 측정 블락(BKDM)은, 제1 리드아웃 구간(P_RDUT<1>, 도 2 참조)에서, 홀딩된 상기 제1 신호 집적 전압(VSIT<1>)에 따른 제1 신호 측정 전압(VSMS<1>)을 상기 신호 라인(LSIG)으로 리드아웃(read-out)한다.
그리고, 상기 신호 전하 측정부(200)는 제2 홀딩 구간(P_HL<2>, 도 2 참조)에서, 상기 리셋 신호(RST)의 제2 리셋 펄스(RPL<2>, 도 2 참조)에 응답되어 리셋된 후에 상기 제2 센싱 데이터(ADAT<2>)가 수신된 상태에서의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 제2 신호 집적 전압(VSIT<2>)을 홀딩한다. 또한, 상기 데이터 측정 블락(BKDM)은, 제2 리드아웃 구간(P_RDUT<2>, 도 2 참조)에서, 홀딩된 상기 제2 신호 집적 전압(VSIT<2>)에 따른 제2 신호 측정 전압(VSMS<2>)을 상기 신호 라인(LSIG)으로 리드아웃(read-out)한다.
이때, 상기 제2 홀딩 구간(P_HL<2>)은 제1 리드아웃 구간(P_RDUT<1>)과 적어도 일부분에서 겹친다. 참고로, 도 2에서는, 상기 제2 홀딩 구간(P_HL<2>)은 제1 리드아웃 구간(P_RDUT<1>)과 완전히 겹치는 예가 도시된다.
상기 신호 전하 측정부(200)는 더욱 구체적으로 제1 신호 홀딩 유닛(210), 제2 신호 홀딩 유닛(230) 및 신호 증폭 출력 유닛(250)을 구비한다.
상기 제1 신호 홀딩 유닛(210)은 상기 제1 홀딩 구간(P_HL<1>)에서 활성화되는 제1 신호 홀딩 신호(XSHL<1>)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 제1 신호 집적 전압(VSIT<1>)을 홀딩한다.
바람직하기로는, 상기 제1 신호 홀딩 유닛(210)은 상기 제1 신호 집적 전압(VSIT<1>)을 축전하는 제1 신호 홀딩 캐패시터(211)와, 상기 제1 신호 홀딩 신호(XSHL<1>)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제1 신호 홀딩 캐패시터(211)에 연결하는 제1 신호 홀딩 스위치(213)를 구비한다.
상기 제2 신호 홀딩 유닛(230)은 상기 제2 홀딩 구간(P_HL<2>)에서 활성화되는 제2 신호 홀딩 신호(XSHL<2>)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 제2 신호 집적 전압(VSIT<1>)을 홀딩한다.
바람직하기로는, 상기 제2 신호 홀딩 유닛(230)은 상기 제2 신호 집적 전압(VSIT<2>)을 축전하는 제2 신호 홀딩 캐패시터(231)와, 상기 제2 신호 홀딩 신호(XSHL<2>)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제2 신호 홀딩 캐패시터(231)에 연결하는 제2 신호 홀딩 스위치(233)를 구비한다.
상기 신호 증폭 출력 유닛(250)은 상기 제1 리드아웃 구간(P_RDUT<1>)에서 활성화되는 제1 리드아웃 신호(XRDT<1>)에 응답하여 상기 제1 신호 집적 전압(VSIT<1>)을 증폭하여 상기 제1 신호 측정 전압(VSMS<1>)을 상기 신호 라인(LSIG)에 생성한다.
또한, 상기 신호 증폭 출력 유닛(250)은 상기 제2 리드아웃 구간(P_RDUT<2>)에서 활성화되는 제2 리드아웃 신호(XRDT<2>)에 응답하여 상기 제2 신호 집적 전압(VSIT<2>)을 증폭하여 상기 제2 신호 측정 전압(VSMS<2>)을 상기 신호 라인(LSIG)에 생성한다.
바람직하기로는, 상기 신호 증폭 출력 유닛(250)은 제1 신호 증폭 스위치(251), 제2 신호 증폭 스위치(253) 및 신호 증폭기(255)를 구비한다.
상기 제1 신호 증폭 스위치(251)는 상기 제1 리드아웃 신호(XRDT<1>)에 응답하여 상기 제1 신호 홀딩 유닛(210)에 홀딩된 상기 제1 신호 집적 전압(VSIT<1>)을 상기 신호 증폭기(255)로 제공한다.
상기 제2 신호 증폭 스위치(253)는 상기 제2 리드아웃 신호(XRDT<2>)에 응답하여 상기 제2 신호 홀딩 유닛(230)에 홀딩된 상기 제2 신호 집적 전압(VSIT<2>)을 상기 신호 증폭기(255)로 제공한다.
그리고, 상기 신호 증폭기(255)는 상기 제1 신호 집적 전압(VSIT<1>) 및 상기 제2 신호 집적 전압(VSIT<2>)를 각각 증폭하여, 상기 제1 신호 측정 전압(VSMS<1>) 및 상기 제2 신호 측정 전압(VSMS<2>)을 상기 신호 라인(LSIG)에 생성한다. 이때, 상기 신호 증폭기(255)는 '1'의 이득율(gain)로 구현될 수 있다.
상기 노이즈 전하 측정부(300)는 리셋된 후 상기 제1 센싱 데이터(ADAT<1>) 및 상기 제2 센싱 데이터(ADAT<2>)가 수신되기 이전 상태에서의 상기 전하 집적 라인(LCA)의 전압을 측정하여 상기 제1 노이즈 측정 전압(VNMS<1>) 및 상기 제2 노이즈 측정 전압(VNMS<2>)을 발생한다.
즉, 상기 노이즈 전하 측정부(300)는 제1 홀딩 구간(P_HL<1>)에서, 상기 리셋 신호(RST)의 제1 리셋 펄스(RPL<1>)에 응답되어 리셋된 후에 상기 제1 센싱 데이터(ADAT<1>)가 수신되기 전의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 제1 노이즈 집적 전압(VNIT<1>)을 홀딩한다. 또한, 상기 노이즈 전하 측정부(300)는 제1 리드아웃 구간(P_RDUT<1>)에서, 상기 제1 노이즈 집적 전압(VNIT<1>)에 따른 제1 노이즈 측정 전압(VNMS<1>)을 상기 노이즈 라인(LNIS)으로 리드아웃(read-out)한다.
그리고, 상기 노이즈 전하 측정부(300)는 제2 홀딩 구간(P_HL<2>)에서, 상기 리셋 신호(RST)의 제2 리셋 펄스(RPL<2>)에 응답되어 리셋된 후에 상기 제2 센싱 데이터(ADAT<2>)가 수신되기 전의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 제2 노이즈 집적 전압(VNIT<2>)을 홀딩한다. 또한, 노이즈 전하 측정부(300)는, 제2 리드아웃 구간(P_RDUT<2>)에서, 상기 제2 노이즈 집적 전압(VNIT<2>)에 따른 제2 노이즈 측정 전압(VNMS<2>)을 상기 노이즈 라인(LNIS)으로 리드아웃(read-out)한다.
상기 노이즈 전하 측정부(300)는 더욱 구체적으로 제1 노이즈 홀딩 유닛(310), 제2 노이즈 홀딩 유닛(330) 및 노이즈 증폭 출력 유닛(350)을 구비한다.
상기 제1 노이즈 홀딩 유닛(310)은 상기 제1 홀딩 구간(P_HL<1>)에서 활성화되는 제1 노이즈 홀딩 신호(XNHL<1>)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 제1 노이즈 집적 전압(VNIT<1>)을 홀딩한다.
바람직하기로는, 상기 제1 노이즈 홀딩 유닛(310)은, 상기 제1 노이즈 집적 전압(VNIT<1>)을 축전하는 제1 노이즈 홀딩 캐패시터(311)와, 상기 제1 노이즈 홀딩 신호(XNHL<1>)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제1 노이즈 홀딩 캐패시터(311)에 연결하는 제1 노이즈 홀딩 스위치(313)를 구비한다.
상기 제2 노이즈 홀딩 유닛(330)은 상기 제2 홀딩 구간(P_HL<2>)에서 활성화되는 제2 노이즈 홀딩 신호(XNHL<2>)에 응답하여, 상기 신호 집적 라인(LCA)의 상기 제2 노이즈 집적 전압(VNIT<2>)을 홀딩한다.
바람직하기로는, 상기 제2 노이즈 홀딩 유닛(330)은, 상기 제2 노이즈 집적 전압(VNIT<2>)을 축전하는 제2 노이즈 홀딩 캐패시터(331)와, 상기 제2 노이즈 홀딩 신호(XNHL<2>)의 활성화에 응답하여 상기 신호 집적 라인(LCA)을 제2 노이즈 홀딩 캐패시터(331)에 연결하는 제2 노이즈 홀딩 스위치(333)를 구비한다.
상기 노이즈 증폭 출력 유닛(350)은 상기 제1 리드아웃 구간(P_RDUT<1>)에서 활성화되는 제1 리드아웃 신호(XRDT<1>)에 응답하여 상기 제1 노이즈 집적 전압(VNIT<1>)을 증폭하여 상기 제1 노이즈 측정 전압(VNMS<1>)을 상기 노이즈 라인(LNIS)에 생성한다.
또한, 상기 노이즈 증폭 출력 유닛(350)은 상기 제2 리드아웃 구간(P_RDUT<2>)에서 활성화되는 제2 리드아웃 신호(XRDT<2>)에 응답하여 상기 제2 노이즈 집적 전압(VNIT<2>)을 증폭하여 상기 제2 노이즈 측정 전압(VNMS<2>)을 상기 노이즈 라인(LNIS)에 생성한다.
바람직하기로는, 상기 노이즈 증폭 출력 유닛(350)은 제1 노이즈 증폭 스위치(351), 제2 노이즈 증폭 스위치(353) 및 노이즈 증폭기(355)를 구비한다.
상기 제1 노이즈 증폭 스위치(351)는 상기 제1 리드아웃 신호(XRDT<1>)에 응답하여 상기 제1 노이즈 집적 전압(VNIT<1>)을 상기 노이즈 증폭기(355)로 제공한다.
상기 제2 노이즈 증폭 스위치(353)는 상기 제2 리드아웃 신호(XRDT<2>)에 응답하여 상기 제2 노이즈 집적 전압(VNIT<2>)을 상기 노이즈 증폭기(355)로 제공한다.
그리고, 상기 노이즈 증폭기(355)는 상기 제1 노이즈 집적 전압(VNIT<1>) 및 상기 제2 노이즈 집적 전압(VNIT<2>)를 각각 증폭하여 상기 제1 노이즈 측정 전압(VNMS<1>) 및 상기 제2 노이즈 측정 전압(VNMS<2>)을 상기 노이즈 라인(LNIS)에 생성한다. 이때, 상기 노이즈 증폭기(355)는 '1'의 이득율(gain)로 구현될 수 있다.
계속 도 1을 참조하면, 본 발명의 데이터 판독 회로(NROT)는 디지털 변환 블락(BKCVT)을 더 구비하는 것이 바람직하다.
상기 디지털 변환 블락(BKCVT)은, 상기 제1 리드아웃 구간(P_RDUT<1>)에서, 상기 신호 라인(LSIG)에 생성되는 제1 신호 측정 전압(VSMS<1>)과 상기 노이즈 라인(LNIS)에 생성되는 상기 제1 노이즈 측정 전압(VNMS<1>)의 레벨 차이를 감지하여, 디지털 성분의 제1 디지털 데이터(DDAT<1>)로 변환한다.
또한, 상기 디지털 변환 블락(BKCVT)은, 상기 제2 리드아웃 구간(P_RDUT<2>)에서, 상기 신호 라인(LSIG)에 생성되는 제2 신호 측정 전압(VSMS<2>)과 상기 노이즈 라인(LNIS)에 생성되는 상기 제2 노이즈 측정 전압(VNMS<2>)의 레벨 차이를 감지하여, 디지털 성분의 제2 디지털 데이터(DDAT<2>)로 변환한다.
상기 디지털 변환 블락(BKCVT)은 구체적으로 데이터 증폭부(410) 및 아날로그 디지털 변환부(430)를 구비한다.
상기 데이터 증폭부(410)는 제1 증폭 데이터 전압(VAMP<1>) 및 제2 증폭 데이터 전압(VAMP<2>)을 발생한다. 이때, 상기 제1 증폭 데이터 전압(VAMP<1>)은 상기 제1 노이즈 측정 전압(VNMS<1>)에 대한 상기 제1 신호 측정 전압(VSMS<1>)의 차이에 기반한다. 그리고, 상기 제2 증폭 데이터 전압(VAMP<2>)은 상기 제2 노이즈 측정 전압(VNMS<2>)에 대한 상기 제2 신호 측정 전압(VSMS<2>)의 차이에 기반한다.
상기 아날로그 디지털 변환부(430)는 아날로그 성분의 상기 제1 증폭 데이터 전압(VAMP<1>) 및 상기 제2 증폭 데이터 전압(VAMP<2>)을 디지털 성분의 상기 제1 디지털 데이터(DDAT<1>) 및 상기 제2 디지털 데이터(DDAT<2>)로 변환하여 제공한다.
이러한 상기 데이터 증폭부(410) 및 상기 아날로그 디지털 변환부(430)의 구현은 당업자에게는 자명하므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
도 2는 도 1의 데이터 판독 회로의 주요신호의 동작의 예를 나타내는 타이밍도이다. 본 발명의 데이터 판독 회로는, 도 2에 도시되는 바와 같이, 연속되는 단위 구간(P_UT)들로 구분되어 동작된다.
이때, 제1 단위 구간(P_UT<1>)에서, 본 발명의 데이터 판독 회로의 제1 홀딩 구간(P_HL<1>)이 수행된다.
제2 단위 구간(P_UT<2>)에서, 본 발명의 데이터 판독 회로의 제1 리드아웃 구간(P_RDUT<1>)과 제2 홀딩 구간(P_HL<2>)이 수행된다. 즉, 본 발명의 데이터 판독 회로에서는, 제2 홀딩 구간(P_HL<2>)이 제1 리드아웃 구간(P_RDUT<1>)과 함께 수행된다는 점에 유의한다.
그리고, 제3 단위 구간(P_UT<3>)에서, 본 발명의 데이터 판독 회로의 제2 리드아웃 구간(P_RDUT<2>)이 수행된다
도 1과 함께 도 2를 참조하여, 본 발명의 데이터 판독 회로의 동작이 자세히 기술된다.
먼저, 본 발명의 데이터 판독 회로의 제1 홀딩 구간(P_HL<1>)이 수행되는 상기 제1 단위 구간(P_UT<1>)을 살펴본다.
시점 t11에서, 상기 리셋 신호(RST)의 제1 리셋 펄스(RPL<1>)가 발생된다. 이때, 상기 센싱 라인(LSEN)과 전하 집적 라인(LCA)이 기준 전압(VREF)으로 리셋된다.
시점 t12에서, 제1 노이즈 홀딩 신호(XNHL<1>)가 활성화된다. 그러면, 상기 리셋 신호(RST)의 제1 리셋 펄스(RPL<1>)에 응답되어 리셋된 후에 상기 제1 센싱 데이터(ADAT<1>)가 수신되기 전의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 제1 노이즈 집적 전압(VNIT<1>)이 상기 제1 노이즈 홀딩 유닛(310)의 제1 노이즈 홀딩 캐패시터(311)에 홀딩된다.
시점 t13에서, 제1 게이팅 신호(GN<1>)가 활성화된다. 그러면, 상기 제1 센싱 데이터(ADAT<1>)가 상기 센싱 라인(LSEN)에 전송되며, 이때, 상기 전하 집적 라인(LCA)에 제1 신호 집적 전압(VSIT<1>)이 형성된다.
시점 t14에서, 제1 신호 홀딩 신호(XSHL<1>)가 활성화된다. 그러면, 상기 제1 센싱 데이터(ADAT<1>)가 수신된 상태의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 상기 제1 신호 집적 전압(VSIT<1>)이 상기 제1 신호 홀딩 유닛(210)의 제1 신호 홀딩 캐패시터(211)에 홀딩된다.
이어서, 본 발명의 데이터 판독 회로의 제2 홀딩 구간(P_HL<2>)이 수행되는 상기 제2 단위 구간(P_UT<2>)을 살펴본다.
시점 t21에서, 리셋 신호(RST)의 제2 리셋 펄스(RPL<2>)가 발생된다. 이때, 상기 센싱 라인(LSEN)과 전하 집적 라인(LCA)이 기준 전압(VREF)으로 리셋된다.
시점 t22에서, 제2 노이즈 홀딩 신호(XNHL<2>)가 활성화된다. 그러면, 상기 리셋 신호(RST)의 제2 리셋 펄스(RPL<2>)에 응답되어 리셋된 후에 상기 제2 센싱 데이터(ADAT<2>)가 수신되기 전의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 제2 노이즈 집적 전압(VNIT<2>)이 상기 제2 노이즈 홀딩 유닛(330)의 제2 노이즈 홀딩 캐패시터(331)에 홀딩된다.
시점 t23에서, 제2 게이팅 신호(GN<2>)가 활성화된다. 그러면, 상기 제2 센싱 데이터(ADAT<2>)가 상기 센싱 라인(LSEN)에 전송되며, 이때, 상기 전하 집적 라인(LCA)에 제2 신호 집적 전압(VSIT<2>)이 형성된다.
시점 t24에서, 제2 신호 홀딩 신호(XSHL<2>)가 활성화된다. 그러면, 상기 제2 센싱 데이터(ADAT<2>)가 수신된 상태의 상기 센싱 라인(LSEN)의 전압 레벨에 따른 상기 제2 신호 집적 전압(VSIT<2>)이 상기 제2 신호 홀딩 유닛(230)의 제2 신호 홀딩 캐패시터(231)에 홀딩된다.
한편, 상기 제2 단위 구간(P_UT<2>)에서, 본 발명의 데이터 판독 회로의 제1 리드아웃(P_RDUT<1>) 구간도 동시에 수행된다. 즉, 상기 제2 단위 구간(P_UT<2>)에서는, 상기 제1 홀딩 구간(P_HL<1>)에서 전송된 상기 제1 센싱 데이터(ADAT<1>)에 따라, 제1 디지털 데이터(DDAT<1>)가 출력된다.
자세히 기술하자면, 상기 제2 홀딩 구간(P_HL<2>)의 시점 t25에서, 제1 리드아웃 신호(XRDT<1>)가 활성화된다. 그러면, 상기 신호 라인(LSIG)에는 제1 신호 측정 전압(VSMS<1>)이 전송되고, 상기 노이즈 라인(LNIS)에는 제1 노이즈 측정 전압(VNMS<1>)이 전송된다.
즉, 상기 노이즈 라인(LNIS)에는 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨에 따른 제1 노이즈 측정 전압(VNMS<1>)이 형성된다. 그리고, 상기 신호 라인(LSIG)에는 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨과 상기 제1 센싱 데이터(ADAT<1>)에 따른 레벨의 합에 따른 제1 신호 측정 전압(VSMS<1>)이 형성된다.
이때, 상기 제1 노이즈 측정 전압(VNMS<1>)에 대한 상기 제1 신호 측정 전압(VSMS<1>)의 전압레벨의 차이(Vdif<1>)는 (수학식 1)과 같다.
(수학식 1)
Vdif<1>=Vds<1>-Vns<1>=(Vsen<1>+Vdn)-Vdn=Vsen<1>
여기서, Vds<1>는 상기 제1 신호 측정 전압(VSMS<1>)의 전압 레벨이고, Vns<1>은 상기 제1 노이즈 측정 전압(VNMS<1>)의 전압 레벨이다. 그리고, Vsen<1>은 상기 제1 센싱 데이터(ADAT<1>)에 따른 레벨이며, Vdn은 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨이다.
즉, 상기 제1 노이즈 측정 전압(VNMS<1>)에 대한 상기 제1 신호 측정 전압(VSMS<1>)의 전압레벨의 차이(Vdif<1>)는 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨은 배제되고, 상기 제1 센싱 데이터(ADAT<1>)에 따른 레벨만을 의미하게 된다.
그리고, 제1 노이즈 측정 전압(VNMS<1>)에 대한 제1 신호 측정 전압(VSMS<1>)의 차이에 따른 값을 가지는 제1 디지털 데이터(DDAT<1>)가 출력된다.
한편, 제3 단위 구간(P_UT<3>)에서는, 다른 게이트 신호(GN<3>)에 연결되는 센싱 셀(SNS<3>)의 센싱 데이터에 따른 신호 집적 전압과 노이즈 집적 전압이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 과정이 진행된다.
상기 게이트 신호(GN<3>)에 연결되는 센싱 셀(SNS<3>)의 센싱 데이터에 따른 신호 집적 전압과 노이즈 집적 전압이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 과정은, 상기 제1 단위 구간(P_UT<1>)에서의 상기 제1 게이트 신호 (GN<1>)에 연결되는 제1 센싱 셀(SNS<1>)의 제1 센싱 데이터(ADAT<1>)에 따른 제1 신호 집적 전압(VSIT<1>)과 제1 노이즈 집적 전압(VNIT<1>)이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 과정과 동일하다.
그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적인 기술은 생략된다.
이때, 상기 제2 홀딩 구간(P_HL<2>)에서 전송된 제2 센싱 데이터(ADAT<2>)에 따른 제2 디지털 데이터(DDAT<2>)는 제2 리드아웃 구간(P_RDUT<2>)이 제3 단위 구간(P_UT<3>)에서 진행된다.
즉, 다른 게이트 신호 (GN<3>)에 연결되는 센싱 셀(SNS<3>)의 센싱 데이터에 따른 신호 집적 전압과 노이즈 집적 전압이 제1 신호 홀딩 유닛(211)과 제1 노이즈 홀딩 유닛(231)에 홀딩되는 동안에, 제2 리드아웃 구간(P_RDUT<2>)이 진행된다.
구체적으로 기술하자면, 상기 제3 단위 구간(P_UT<3>)의 시점 t35에서, 제2 리드아웃 신호(XRDT<2>)가 활성화된다. 그러면, 상기 신호 라인(LSIG)에는 제2 신호 측정 전압(VSMS<2>)이 전송되고, 상기 노이즈 라인(LNIS)에는 제2 노이즈 측정 전압(VNMS<2>)이 전송된다.
즉, 상기 노이즈 라인(LNIS)에는 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨에 따른 제2 노이즈 측정 전압(VNMS<2>)이 형성된다. 그리고, 상기 신호 라인(LSIG)에는 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨과 상기 제2 센싱 데이터(ADAT<2>)에 따른 레벨의 합에 따른 제2 신호 측정 전압(VSMS<2>)이 형성된다.
이때, 상기 제2 노이즈 측정 전압(VNMS<1>)에 대한 상기 제2 신호 측정 전압(VSMS<2>)의 전압레벨의 차이(Vdif<2>)는 (수학식 2)와 같다.
(수학식 2)
Vdif<2>=Vds<2>-Vns21>=(Vsen<2>+Vdn)-Vdn=Vsen<2>
여기서, Vds<2>는 상기 제2 신호 측정 전압(VSMS<2>)의 전압 레벨이고, Vns<2>은 상기 제2 노이즈 측정 전압(VNMS<2>)의 전압 레벨이다. 그리고, Vsen<2>은 상기 제2 센싱 데이터(ADAT<2>)에 따른 레벨이며, Vdn은 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨이다.
즉, 상기 제2 노이즈 측정 전압(VNMS<2>)에 대한 상기 제2 신호 측정 전압(VSMS<2>)의 전압레벨의 차이(Vdif<2>)는 상기 센싱 라인(LSEN)의 노이즈에 따른 레벨은 배제되고, 상기 제2 센싱 데이터(ADAT<2>)에 따른 레벨만을 의미하게 된다.
그리고, 제2 노이즈 측정 전압(VNMS<2>)에 대한 제2 신호 측정 전압(VSMS<2>)의 차이에 따른 값을 가지는 제2 디지털 데이터(DDAT<2>)가 출력된다.
정리하면, 상기와 같은 구성의 본 발명의 데이터 판독 회로에서는, 다음 순서의 제2 센싱 데이터(ADAT<2>)에 따른 제2 신호 집적 데이터(VSIT<2>)와 제2 노이즈 집적 데이터(VNIT<2>)가 홀딩되는 동안에, 앞의 순서의 제1 센싱 데이터(ADAT<1>)에 따른 제1 디지털 데이터(DDAT<1>)가 출력된다.
즉, 상기와 같은 구성의 본 발명의 데이터 판독 회로에서는, 각 센싱 데이터에 따른 디지털 데이터가 파이프라인 방식으로 출력된다.
그러므로, 본 발명의 데이터 판독 회로에 의하면, 전체적인 데이터 판독 속도가 크게 향상된다.
한편, 도 2에 도시되는 본 발명의 데이터 판독 회로의 동작 타이밍은 다양한 변형이 가능하다.
도 3은 도 1의 데이터 판독 회로의 주요신호의 동작의 다른 예를 나타내는 타이밍도로서, 도 2의 변형 타이밍도이다. 도 3의 타이밍도에서는, 도 2의 타이밍도와 동일한 참조부호가 사용되되, 차이가 발생되는 부분에 대하여, 새로운 참조부호 또는 첨자(')가 도시된다.
이러한 도 3의 타이밍도는 리셋 범위에서, 도 2의 타이밍도와 차이점을 지닌다.
구체적으로, 도 3의 타이밍도에서는, 상기 리셋 신호(RST)의 리셋 펄스(RPL)가 활성화되는 동안에, 노이즈 홀딩 신호(XNHL), 신호 홀딩 신호(XSHL) 및 리드아웃 신호(XRDT)가 활성화된다(t16 내지 t18, t26 내지 t28).
이에 따라, 도 3의 타이밍도에서는, 상기 센싱 라인(LSEN)과 상기 신호 집적 라인(LCA) 뿐만 아니라, 신호 홀딩 유닛(211, 213), 노이즈 홀딩 유닛(311, 313), 신호 라인(LSIG) 및 노이즈 라인(LNIS)도 리셋된다.
이 경우, 도 2의 타이밍도에 비하여, 상기 신호 홀딩 신호(XSHL) 및 상기 리드아웃 신호(XRDUT)의 동작 마진 및/또는 동작 속도가 향상될 수 있다(t14', t24', t25', t35' 참조).
도 3의 타이밍도의 그 밖의 동작은, 도 2의 타이밍도의 동작과 거의 동일하다. 그러므로, 본 명세서에서는, 설명의 간략화를 위하여, 이에 대한 구체적적인 기술은 생략된다.
한편, 본 발명의 데이터 판독 회로는 다양한 시스템에 적용된다.
도 4는 본 발명의 일실시예에 따른 데이터 감지 시스템을 나타내는 도면으로서, 본 발명의 데이터 판독 회로가 이용된다.
도 4를 참조하면, 본 발명의 데이터 감지 시스템은 제어 패널(CONPAN), 게이트 드라이버(DRGT) 및 데이터 판독 회로(CTRD)을 구비한다.
상기 제어 패널(CONPAN)은 게이팅 신호들(GN<1>~GN<m>)에 의하여 특정되는 게이트 라인들과 센싱 라인들(LSEN<1>~LSEN<n>)로 이루어지는 매트릭스 상에 배열되는 다수개의 감지 소자(DSEN)들을 포함한다. 상기 감지 소자(DSEN)들 각각은 게이트 트랜지스터(TG) 및 센싱 셀(SNS)을 포함하여 구성된다. 그리고, 상기 센싱 셀(SNS)의 데이터는, 대응하는 게이트 신호(GN<1>~GN<m>)의 활성화에 의하여, 상기 센싱 라인들(LSEN<1>~LSEN<n>)에 센싱 데이터(ADAT)로 제공된다.
이때, 상기 센싱 데이터(ADAT)는 외부의 접촉 등과 같은 외부의 지정 여부에 따라 상이한 값을 가지며, 이에 대한 구현은 당업자에게는 자명하다. 그러므로, 이에 대한 구체적인 기술은 생략된다.
상기 게이트 드라이버(DRGT)는 상기 게이트 라인들을 특정하여 구동한다.
상기 데이터 판독 회로(CTRD)는 대응하는 상기 센싱 라인(LSEN<1>~LSEN<n>)을 통하여 제공되는 상기 센싱 데이터(ADAT)를 판독하는 데이터 판독 회로(NROT<1>~NROT<n>)들을 포함한다.
이때, 데이터 판독 회로(NROT1~n)들 각각으로, 도 1 내지 도 3에 기술된 바와 같은 본 발명의 데이터 판독 회로가 적용될 수 있다.
즉, 본 발명의 데이터 감지 시스템에서는, 데이터 판독 회로(NROT<1>~NROT<n>)들 각각이 대응하는 센싱 라인(LSEN)에 전송되는 센싱 데이터(ADAT)를 파이프라인(pipeline) 방식으로 판독한다.
그 결과, 상기와 같은 본 발명의 데이터 감지 시스템에 의하면, 전체적으로 동작 속도가 향상된다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
예를 들면, 본 명세서에서는, 리셋 신호(RST)의 리셋 펄스(RPL)들이 발생한 후의 센싱 라인(LSEN)의 레벨에 따른 노이즈 측정 전압들(VNMS)을 생성하고, 상기 노이즈 측정 전압들(VNMS)에 대한 신호 측정 전압들(VSMS)의 차를 감지하여 센싱 데이터(ADAT)의 값을 판독하는 실시예가 도시되고 기술되었다.
그러나, 상기 노이즈 측정 전압들(VNMS)을 생성하지 않고, 신호 측정 전압들(VSMS)의 레벨을 감지하여 센싱 데이터(ADAT)의 값을 판독하는 실시예에 의해서도, 본 발명의 기술적 사상이 상당부분 구현될 수 있음은 당업자에게는 자명하다. 이 경우, 상기 데이터 증폭부(410)의 반전 단자(-)에는 기준 전압(VREF)이 인가될 수 있다.
그리고, 본 명세서에서는, 상기 제1 리드아웃 구간(P_RDUT<1>)과 상기 제2 홀딩 구간(P_HL<2>)은 완전히 겹치는 실시예가 도시되고 기술되었다. 그러나, 상기 제1 리드아웃 구간(P_RDUT<1>)과 상기 제2 홀딩 구간(P_HL<2>)이 일부분에서만 겹치는 실시예에 의해서도 본 발명의 기술적 사상이 상당부분 구현될 수 있음은 당업자에게는 자명하다.
또한, 본 명세서에서는, 상기 신호 전하 측정부(200)와 상기 노이즈 전하 측정부(300)에 각각 2개의 신호 홀딩 유닛들(210, 230)과 2개의 노이즈 홀딩 유닛들(310, 330)이 포함되어, 2 스텝의 파이프라인 구조를 형성하는 데이터 판독회로의 실시예가 도시되고 기술되었다. 그러나, 상기 신호 전하 측정부(200)와 상기 노이즈 전하 측정부(300)에 각각 3 이상의 신호 홀딩 유닛들과 3 이상의 노이즈 홀딩 유닛들이 포함될 수 있다. 즉, 본 발명의 기술적 사상이 3 이상의 스텝의 파이프라인 구조를 형성하는 데이터 판독회로의 실시예로 확장될 수 있음은 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (7)

  1. 데이터 판독 회로에 있어서,
    제1 게이팅 신호의 활성화에 응답하여 전송되는 제1 센싱 데이터와 제2 게이팅 신호의 활성화에 응답하여 전송되는 제2 센싱 데이터를 수신하는 센싱 라인; 및
    상기 센싱 라인과 전기적으로 연결되며, 리셋 신호에 응답하여 상기 센싱 라인을 리셋하는 데이터 측정 블락으로서, 제1 홀딩 구간에서, 상기 리셋 신호의 제1 리셋 펄스에 응답되어 리셋된 후에 상기 제1 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제1 신호 집적 전압을 홀딩하며, 제1 리드아웃 구간에서, 홀딩된 상기 제1 신호 집적 전압에 따른 제1 신호 측정 전압을 신호 라인에 리드아웃하는 상기 데이터 측정 블락으로서, 제2 홀딩 구간에서, 상기 리셋 신호의 제2 리셋 펄스에 응답되어 리셋된 후에 상기 제2 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제2 신호 집적 전압을 홀딩하며, 제2 리드아웃 구간에서, 홀딩된 상기 제2 신호 집적 전압에 따른 제2 신호 측정 전압을 상기 신호 라인에 리드아웃하는 상기 데이터 측정 블락을 구비하며,
    상기 제1 리드아웃 구간과 상기 제2 홀딩 구간은
    적어도 일부분에서 겹치며,
    상기 데이터 측정 블락은
    상기 센싱 라인과 전하 집적 라인 사이에 형성되어, 상기 센싱 라인에 제공되는 전하에 따른 전압 레벨을 상기 전하 집적 라인에 발생시키는 전하 집적부로서, 상기 리셋 신호의 상기 제1 리셋 펄스 및 상기 제2 리셋 펄스에 응답하여 상기 센싱 라인과 상기 전하 집적 라인을 리셋하는 상기 전하 집적부;
    상기 제1 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제1 센싱 데이터가 수신된 상태의 상기 전하 집적 라인의 전압 레벨에 따른 상기 제1 신호 집적 전압을 홀딩하며, 상기 제1 리드아웃 구간에서 상기 제1 신호 집적 전압에 따른 상기 제1 신호 측정 전압을 상기 신호 라인으로 리드아웃하는 신호 전하 측정부로서, 상기 제2 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제2 센싱 데이터가 수신된 상태의 상기 전하 집적 라인의 전압 레벨에 따른 상기 제2 신호 집적 전압을 홀딩하며, 상기 제2 리드아웃 구간에서 상기 제2 신호 집적 전압에 따른 상기 제2 신호 측정 전압을 상기 신호 라인으로 리드아웃하는 상기 신호 전하 측정부; 및
    상기 제1 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제1 센싱 데이터가 수신되기 이전의 상기 전하 집적 라인의 전압 레벨에 따른 제1 노이즈 집적 전압을 홀딩하며, 상기 제1 리드아웃 구간에서 상기 제1 노이즈 집적 전압에 따른 제1 노이즈 측정 전압을 노이즈 라인으로 리드아웃하는 노이즈 전하 측정부로서, 상기 제2 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제2 센싱 데이터가 수신되기 이전의 상기 전하 집적 라인의 전압 레벨에 따른 제2 노이즈 집적 전압을 홀딩하며, 상기 제2 리드아웃 구간에서 상기 제2 노이즈 집적 전압에 따른 제2 노이즈 측정 전압을 상기 노이즈 라인으로 리드아웃하는 상기 노이즈 전하 측정부를 구비하는 것을 특징으로 하는 데이터 판독 회로.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 신호 전하 측정부는
    제1 신호 홀딩 신호에 응답하여, 상기 제1 신호 집적 전압을 홀딩하는 제1 신호 홀딩 유닛;
    제2 신호 홀딩 신호에 응답하여, 상기 제2 신호 집적 전압을 홀딩하는 제2 신호 홀딩 유닛; 및
    제1 리드아웃 신호에 응답하여 상기 제1 신호 집적 전압을 증폭하여 생성되는 상기 제1 신호 측정 전압을 상기 신호 라인으로 제공하며, 제2 리드아웃 신호에 응답하여 상기 제2 신호 집적 전압을 증폭하여 생성되는 상기 제2 신호 측정 전압을 상기 신호 라인으로 제공하는 신호 증폭 출력 유닛을 구비하는 것을 특징으로 하는 데이터 판독 회로.
  5. 제4항에 있어서, 상기 노이즈 전하 측정부는
    제1 노이즈 홀딩 신호에 응답하여, 상기 제1 노이즈 집적 전압을 홀딩하는 제1 노이즈 홀딩 유닛;
    제2 노이즈 홀딩 신호에 응답하여, 상기 제2 노이즈 집적 전압을 홀딩하는 제2 노이즈 홀딩 유닛; 및
    상기 제1 리드아웃 신호에 응답하여 상기 제1 노이즈 집적 전압에 따른 상기 제1 노이즈 측정 전압을 상기 노이즈 라인으로 제공하며, 제2 리드아웃 신호에 응답하여 상기 제2 노이즈 집적 전압에 따른 상기 제2 노이즈 측정 전압을 상기 노이즈 라인으로 제공하는 노이즈 증폭 출력 유닛을 구비하는 것을 특징으로 하는 데이터 판독 회로.
  6. 제1항에 있어서, 상기 데이터 판독 회로는
    상기 신호 라인으로 제공되는 제1 신호 측정 전압과 상기 노이즈 라인으로 제공되는 상기 제1 노이즈 측정 전압의 레벨 차이를 감지하여, 디지털 성분의 제1 디지털 데이터로 변환하는 디지털 변환 블락으로서, 상기 신호 라인으로 제공되는 제2 신호 측정 전압과 상기 노이즈 라인으로 제공되는 상기 제2 노이즈 측정 전압의 레벨 차이를 감지하여, 디지털 성분의 제2 디지털 데이터로 변환하는 상기 디지털 변환 블락을 더 구비하는 것을 특징으로 하는 데이터 판독 회로.
  7. 데이터 감지 시스템에 있어서,
    게이트 라인들과 센싱 라인들로 이루어지는 매트릭스 상에 배열되는 다수개의 감지 소자들을 포함하는 제어 패널로서, 상기 감지 소자들 각각은 대응하는 상기 게이트 라인의 활성화에 따라 대응하는 상기 센싱 라인으로 센싱 데이터를 제공하되, 상기 센싱 데이터는 외부의 지정 여부에 따라 변화되는 상기 제어 패널;
    상기 게이트 라인을 특정하여 구동하는 게이트 드라이버 블락; 및
    대응하는 상기 센싱 라인을 통하여 제공되는 상기 센싱 데이터를 판독하는 데이터 판독 회로들을 포함하는 데이터 판독 블락을 구비하며,
    상기 데이터 판독 회로들 각각은
    상기 게이트 라인들 중의 어느하나를 선택하는 제1 게이팅 신호의 활성화에 응답하여 전송되는 제1 센싱 데이터와 상기 게이트 라인들 중의 다른 어느하나를 선택하는 제2 게이팅 신호의 활성화에 응답하여 전송되는 제2 센싱 데이터를 수신하는 센싱 라인; 및
    상기 센싱 라인과 전기적으로 연결되며, 리셋 신호에 응답하여 상기 센싱 라인을 리셋하는 데이터 측정 블락으로서, 제1 홀딩 구간에서, 상기 리셋 신호의 제1 리셋 펄스에 응답되어 리셋된 후에 상기 제1 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제1 신호 집적 전압을 홀딩하며, 제1 리드아웃 구간에서, 홀딩된 상기 제1 신호 집적 전압에 따른 제1 신호 측정 전압을 신호 라인에 리드아웃하는 상기 데이터 측정 블락으로서, 제2 홀딩 구간에서, 상기 리셋 신호의 제2 리셋 펄스에 응답되어 리셋된 후에 상기 제2 센싱 데이터가 수신된 상태에서의 상기 센싱 라인의 전압 레벨에 따른 제2 신호 집적 전압을 홀딩하며, 제2 리드아웃 구간에서, 홀딩된 상기 제2 신호 집적 전압에 따른 제2 신호 측정 전압을 상기 신호 라인에 리드아웃하는 상기 데이터 측정 블락을 구비하며,
    상기 제1 리드아웃 구간과 상기 제2 홀딩 구간은
    적어도 일부분에서 겹치며,
    상기 데이터 측정 블락은
    상기 센싱 라인과 전하 집적 라인 사이에 형성되어, 상기 센싱 라인에 제공되는 전하에 따른 전압 레벨을 상기 전하 집적 라인에 발생시키는 전하 집적부로서, 상기 리셋 신호의 상기 제1 리셋 펄스 및 상기 제2 리셋 펄스에 응답하여 상기 센싱 라인과 상기 전하 집적 라인을 리셋하는 상기 전하 집적부;
    상기 제1 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제1 센싱 데이터가 수신된 상태의 상기 전하 집적 라인의 전압 레벨에 따른 상기 제1 신호 집적 전압을 홀딩하며, 상기 제1 리드아웃 구간에서 상기 제1 신호 집적 전압에 따른 상기 제1 신호 측정 전압을 상기 신호 라인으로 리드아웃하는 신호 전하 측정부로서, 상기 제2 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제2 센싱 데이터가 수신된 상태의 상기 전하 집적 라인의 전압 레벨에 따른 상기 제2 신호 집적 전압을 홀딩하며, 상기 제2 리드아웃 구간에서 상기 제2 신호 집적 전압에 따른 상기 제2 신호 측정 전압을 상기 신호 라인으로 리드아웃하는 상기 신호 전하 측정부; 및
    상기 제1 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제1 센싱 데이터가 수신되기 이전의 상기 전하 집적 라인의 전압 레벨에 따른 제1 노이즈 집적 전압을 홀딩하며, 상기 제1 리드아웃 구간에서 상기 제1 노이즈 집적 전압에 따른 제1 노이즈 측정 전압을 노이즈 라인으로 리드아웃하는 노이즈 전하 측정부로서, 상기 제2 홀딩 구간에서, 상기 센싱 라인이 리셋된 후 상기 제2 센싱 데이터가 수신되기 이전의 상기 전하 집적 라인의 전압 레벨에 따른 제2 노이즈 집적 전압을 홀딩하며, 상기 제2 리드아웃 구간에서 상기 제2 노이즈 집적 전압에 따른 제2 노이즈 측정 전압을 상기 노이즈 라인으로 리드아웃하는 상기 노이즈 전하 측정부를 구비하는 것을 특징으로 하는 데이터 감지 시스템.
KR1020150063614A 2015-05-07 2015-05-07 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템 KR101770644B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150063614A KR101770644B1 (ko) 2015-05-07 2015-05-07 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150063614A KR101770644B1 (ko) 2015-05-07 2015-05-07 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템

Publications (2)

Publication Number Publication Date
KR20160132200A KR20160132200A (ko) 2016-11-17
KR101770644B1 true KR101770644B1 (ko) 2017-08-24

Family

ID=57542215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150063614A KR101770644B1 (ko) 2015-05-07 2015-05-07 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템

Country Status (1)

Country Link
KR (1) KR101770644B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102435495B1 (ko) * 2020-10-15 2022-08-23 네메시스 주식회사 센싱 정확도를 향상시키는 캐패시턴스 센싱 디바이스

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285647B1 (ko) * 2012-02-29 2013-07-12 주식회사 티엘아이 센싱 라인의 노이즈를 보상하는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285647B1 (ko) * 2012-02-29 2013-07-12 주식회사 티엘아이 센싱 라인의 노이즈를 보상하는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템

Also Published As

Publication number Publication date
KR20160132200A (ko) 2016-11-17

Similar Documents

Publication Publication Date Title
US10551721B2 (en) Radiation imaging apparatus, control method thereof and radiation imaging system
CN104954705B (zh) 成像装置和成像系统
CN107968658B (zh) 用于lidar系统的模数转换器
EP3574470A1 (en) Imaging array with extended dynamic range
US20130113461A1 (en) Mitigating the effects of signal overload in analog front-end circuits used in image sensing systems
CN104242845B (zh) 增益测距电荷放大器
KR101285647B1 (ko) 센싱 라인의 노이즈를 보상하는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템
US10687005B2 (en) Analog-to-digital converters for phase-detection autofocus image sensors
CN105706361A (zh) 适用于cmos成像传感器的放大器
TWI407129B (zh) 可調式電壓比較電路及可調式電壓檢測裝置
US7948539B2 (en) Signal detection method and apparatus, and radiation image signal detection method and system
KR101770644B1 (ko) 파이프라인 방식의 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템
CN103685986A (zh) 放射线成像装置和放射线成像系统
CN103267579A (zh) 一种红外焦平面读出电路的行控制电路的检测电路
WO2021068156A1 (zh) 光传感器、基于飞行时间的测距系统和电子装置
JP5605834B2 (ja) 試験測定機器
KR101734005B1 (ko) 공통 기준 전압을 공유하는 복수개의 단위칩들을 포함하는 데이터 판독 장치
US8432471B2 (en) CMOS image sensor and image signal detecting method
US10051215B2 (en) Pixel biasing device for canceling ground noise of ramp signal and image sensor including the same
KR101563648B1 (ko) 노이즈 영향을 최소화하면서 향상된 디지털 데이터 변환 성능을 가지는 는 데이터 판독 회로 및 이를 포함하는 데이터 감지 시스템
CN116191696A (zh) 无线充电装置及其异物检测方法、装置、电路及设备
KR101734006B1 (ko) 전력 소모를 감소시키는 데이터 판독 회로
EP2202961A2 (en) X-ray detector and method of driving the same
KR101936032B1 (ko) 터치 입력 정보에 대한 센싱 정확도를 개선하는 터치 감지 시스템 및 이를 이용한 터치 감지 방법
US7541798B2 (en) Semiconductor test apparatus and performance board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant