JP5488875B2 - 波形表示装置 - Google Patents
波形表示装置 Download PDFInfo
- Publication number
- JP5488875B2 JP5488875B2 JP2009183565A JP2009183565A JP5488875B2 JP 5488875 B2 JP5488875 B2 JP 5488875B2 JP 2009183565 A JP2009183565 A JP 2009183565A JP 2009183565 A JP2009183565 A JP 2009183565A JP 5488875 B2 JP5488875 B2 JP 5488875B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- output signal
- signal
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、波形表示装置に関し、詳しくは、測定チャネル間におけるスキュー（時間差）の補正に関するものである。
波形表示装置の一種であるデジタルオシロスコープは、アナログ入力信号をＡ／Ｄ変換器でデジタルデータに変換して波形データとしてデータメモリに格納するとともに、必要に応じてこれら波形データに対して測定目的に応じた演算処理を行い、これら波形データや演算結果をラスタースキャン式の表示部に表示するように構成されている。
一般に、デジタルオシロスコープには、同時に複数系統の信号を測定できるように複数の測定チャネルが設けられていて、これら測定チャネルにそれぞれプローブを接続して測定することが行われる。ここで、各測定チャネルの入力経路における周波数帯域特性に着目すると、異なることが多い。
図３は、デジタルオシロスコープを用いた従来のスキュー測定例を示す説明図である。図３において、たとえば方形波を出力する信号源１の出力端子には、たとえばプローブを含む信号経路２ａ，２ｂを介してＡ／Ｄ変換器３ａ，３ｂが接続されている。
Ａ／Ｄ変換器３ａ，３ｂで変換されたデジタル信号はデータ処理部４に入力され、必要なデータ処理が施された後、表示処理部５に入力される。
表示処理部５は、データ処理部４から入力されるデータ処理結果に対して所望の表示形態で表示するための処理を実行し、その処理結果を表示器６に入力して表示する。
図４は図３の構成における表示例図であり、（Ａ）は測定チャネルの周波数帯域特性が同じ場合を示し、（Ｂ）は測定チャネルの周波数帯域特性が異なる場合を示している。
測定チャネルの周波数帯域特性が同じ場合には、各測定チャネルで測定された方形波の立上がり時間または立下り時間も等しくなる。したがって、波形のＨ／Ｌレベルの範囲内であれば、（Ａ）に示すように、波形Ｗ１，Ｗ２における等しい任意の電圧レベル（たとえば５０％）を横切った点の時間差を、伝播遅延差ｔｐｄとして検出できる。
これに対し、測定チャネルの周波数帯域特性が異なる場合には、各測定チャネルで測定された方形波の立上がり時間または立下り時間も異なってしまう。そこで、（Ｂ）に示すように、波形Ｗ１，Ｗ２の電圧レベルがゼロから上昇を始める変化点を抽出し、これら変化点の時間差を伝播遅延差ｔｐｄとして検出する。
Ｔｅｃｈ−Ｏｎ！「デジタル・オシロスコープ活用入門 第５回 パワー回路とデジタル・オシロ」[online]、２００７年９月２６日、日本テクトロニクス、[２００９年３月２日検索]、インターネット＜ＵＲＬ：http://techon.nikkeibp.co.jp/article/NEWS/20070916/139208/＞
非特許文献１には、スイッチング電源のスイッチングデバイスとして用いられるパワーＭＯＳ ＦＥＴの特性測定方法が記載されている。
非特許文献１の図６にはスキューを含んだ２信号の例が示され、非特許文献１の図７にはデスキューによって補正された２信号の例が示されている。
しかし、図４（Ｂ）に示すような信号の変化点はノイズの影響を受けやすく、伝播遅延差ｔｐｄを精度よく検出することは困難である。
本発明は、このような課題を解決するものであり、その目的は、プローブなどの入力手段を含む信号経路の周波数特性やノイズの影響を受けることなく伝播遅延差を検出でき、測定チャネル間におけるスキューを自動的に補正できる波形表示装置を提供することにある。
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数の測定チャネルを備え、前記各測定チャネルで測定された共通の正弦波信号の振幅に基づき、前記測定チャネル間のスキューを自動的に補正するスキュー補正手段を設けた波形表示装置において、
前記スキュー補正手段は、
前記各測定チャネルで測定された共通の正弦波信号をデジタル信号に変換する第１、第２のＡ／Ｄ変換器と、これらＡ／Ｄ変換器の出力信号をそれぞれ正規化する第１、第２の正規化回路と、これら第１、第２の正規化回路の出力信号を減算する第１の減算器と、前記一方の正規化回路の出力信号に所定の遅延時間を与えるＮサンプル遅延回路と、このＮサンプル遅延回路の出力信号と他方の正規化回路の出力信号を減算する第２の減算器と、これら第１、第２の減算器の出力信号に基づき前記測定チャネル間における遅延差の進み/遅れを判定する遅延進み/遅れ判定回路と、この遅延進み/遅れ判定回路の出力信号と前記第１の減算器の出力信号に基づき前記測定チャネル間における遅延差を求める遅延差検出回路を含むことを特徴とする。
複数の測定チャネルを備え、前記各測定チャネルで測定された共通の正弦波信号の振幅に基づき、前記測定チャネル間のスキューを自動的に補正するスキュー補正手段を設けた波形表示装置において、
前記スキュー補正手段は、
前記各測定チャネルで測定された共通の正弦波信号をデジタル信号に変換する第１、第２のＡ／Ｄ変換器と、これらＡ／Ｄ変換器の出力信号をそれぞれ正規化する第１、第２の正規化回路と、これら第１、第２の正規化回路の出力信号を減算する第１の減算器と、前記一方の正規化回路の出力信号に所定の遅延時間を与えるＮサンプル遅延回路と、このＮサンプル遅延回路の出力信号と他方の正規化回路の出力信号を減算する第２の減算器と、これら第１、第２の減算器の出力信号に基づき前記測定チャネル間における遅延差の進み/遅れを判定する遅延進み/遅れ判定回路と、この遅延進み/遅れ判定回路の出力信号と前記第１の減算器の出力信号に基づき前記測定チャネル間における遅延差を求める遅延差検出回路を含むことを特徴とする。
請求項２記載の発明は、
複数の測定チャネルを備え、前記各測定チャネルで測定された共通の正弦波信号の振幅に基づき、前記測定チャネル間のスキューを自動的に補正するスキュー補正手段を設けた波形表示装置において、
前記スキュー補正手段は、
前記各測定チャネルで測定された共通の正弦波信号をデジタル信号に変換する第１、第２のＡ／Ｄ変換器と、これら第１、第２のＡ／Ｄ変換器の出力信号を比較してその比較結果に基づき前記第１、第２のＡ／Ｄ変換器の基準電圧に反映させてこれらＡ／Ｄ変換器の出力信号を正規化する比較回路と、前記第１、第２のＡ／Ｄ変換器の出力信号を減算する第１の減算器と、前記一方のＡ／Ｄ変換器の出力信号に所定の遅延時間を与えるＮサンプル遅延回路と、このＮサンプル遅延回路の出力信号と他方のＡ／Ｄ変換器の出力信号を減算する第２の減算器と、これら第１、第２の減算器の出力信号に基づき前記測定チャネル間における遅延差の進み/遅れを判定する遅延進み/遅れ判定回路と、この遅延進み/遅れ判定回路の出力信号と前記第１の減算器の出力信号に基づき前記測定チャネル間における遅延差を求める遅延差検出回路を含むことを特徴とする。
複数の測定チャネルを備え、前記各測定チャネルで測定された共通の正弦波信号の振幅に基づき、前記測定チャネル間のスキューを自動的に補正するスキュー補正手段を設けた波形表示装置において、
前記スキュー補正手段は、
前記各測定チャネルで測定された共通の正弦波信号をデジタル信号に変換する第１、第２のＡ／Ｄ変換器と、これら第１、第２のＡ／Ｄ変換器の出力信号を比較してその比較結果に基づき前記第１、第２のＡ／Ｄ変換器の基準電圧に反映させてこれらＡ／Ｄ変換器の出力信号を正規化する比較回路と、前記第１、第２のＡ／Ｄ変換器の出力信号を減算する第１の減算器と、前記一方のＡ／Ｄ変換器の出力信号に所定の遅延時間を与えるＮサンプル遅延回路と、このＮサンプル遅延回路の出力信号と他方のＡ／Ｄ変換器の出力信号を減算する第２の減算器と、これら第１、第２の減算器の出力信号に基づき前記測定チャネル間における遅延差の進み/遅れを判定する遅延進み/遅れ判定回路と、この遅延進み/遅れ判定回路の出力信号と前記第１の減算器の出力信号に基づき前記測定チャネル間における遅延差を求める遅延差検出回路を含むことを特徴とする。
請求項３記載の発明は、請求項１または請求項２記載の波形表示装置において、
前記スキュー補正手段によるスキュー自動補正機能を選択的にオン／オフするように構成されたことを特徴とする。
前記スキュー補正手段によるスキュー自動補正機能を選択的にオン／オフするように構成されたことを特徴とする。
本発明によれば、プローブなどの入力手段を含む信号経路の周波数特性やノイズの影響を受けることなく伝播遅延差を検出でき、測定チャネル間におけるスキューを精度よく自動的に補正できる波形表示装置が得られる。
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図３と共通する部分には同一の符号を付けている。図１と図３との相違点は、信号源１の出力信号と、データ処理部４の具体的な構成にある。
すなわち、図１の信号源１は、正弦波信号を出力する。この正弦波信号は、たとえばプローブを含む信号経路２ａ，２ｂを介してＡ／Ｄ変換器３ａ，３ｂに入力され、デジタル信号に変換される。
Ａ／Ｄ変換器３ａから変換出力されるデジタル信号は第１の実効値変換回路４ａに入力されて第１の実効値信号１に変換され、この第１の実効値信号１は第１の正規化回路４ｂに入力されて１／√２の第１の正規化信号１に正規化される。第１の正規化回路４ｂで正規化された第１の正規化信号１は、第１の減算器４ｃの一方の入力端子に入力されるとともに、第２の減算器４ｄの一方の入力端子に入力される。
一方、Ａ／Ｄ変換器３ｂから変換出力されるデジタル信号は第２の実効値変換回路４ｅに入力されて第２の実効値信号２に変換され、この第２の実効値信号２は第２の正規化回路４ｆに入力されて１／√２の第２の正規化信号２に正規化される。第２の正規化回路４ｆで正規化された第２の正規化信号２は、第１の減算器４ｃの他方の入力端子に入力されるとともに、Ｎサンプル遅延回路４ｇを介して第２の減算器４ｄの他方の入力端子に入力される。
第１の減算器４ｃの出力信号は第３の実効値変換回路４ｈに入力されて第３の実効値信号３に変換され、この第３の実効値信号３は遅延進み／遅れ判定回路４ｉの一方の入力端子に入力されるとともに、遅延差検出回路４ｊの一方の入力端子に入力される。この第３の実効値信号３から遅延差の絶対値を検出できる。
第２の減算器４ｄの出力信号は第４の実効値変換回路４ｋに入力されて第４の実効値信号４に変換され、この第４の実効値信号４は遅延進み／遅れ判定回路４ｉの他方の入力端子に入力される。
遅延進み／遅れ判定回路４ｉの出力信号は、遅延差検出回路４ｊの他方の入力端子に入力される。そして、遅延差検出回路４ｊの出力信号は、表示処理部５に入力される。
図１において、信号源１から出力される正弦波信号をｓｉｎωｔとし、信号経路２ａ，２ｂを介してＡ／Ｄ変換器３ａ，３ｂに入力されてデジタル信号に変換された信号をそれぞれＡｓｉｎωｔ、Ｂｓｉｎ(ωｔ＋θ)とする。ここで、振幅Ａ、Ｂは信号経路２ａ，２ｂ間の周波数帯域の違いによって異なる値になり、θは２つの信号経路２ａ，２ｂを通った信号間の位相差である。
第１の実効値変換回路４ａと第２の実効値変換回路４ｅはそれぞれの信号の実効値Ａ／√２、Ｂ／√２を算出し、第１の正規化回路４ｂと第２の正規化回路４ｆはこれらを１／√２に正規化した後、第１の減算器４ｃおよび第２の減算器４ｄで減算する。
これらの減算に式１に示す三角関数の公式を用いて変形すると、
ｓｉｎα＋ｓｉｎβ＝２×ｓｉｎ((α+β)/２)×ｃｏｓ((α-β)/２) （１）
次に示すような式２が得られる。
ｓｉｎωｔ−ｓｉｎ(ωt+θ)＝−２×ｓｉｎ(θ/２)×ｃｏｓ(ωt＋θ/２) （２）
ｓｉｎα＋ｓｉｎβ＝２×ｓｉｎ((α+β)/２)×ｃｏｓ((α-β)/２) （１）
次に示すような式２が得られる。
ｓｉｎωｔ−ｓｉｎ(ωt+θ)＝−２×ｓｉｎ(θ/２)×ｃｏｓ(ωt＋θ/２) （２）
第３の実効値変換回路４ｈは第３の実効値信号３として第１の減算器４ｃの出力信号の実効値を求め、第４の実効値変換回路４ｋは第４の実効値信号４として第２の減算器４ｄの出力信号の実効値を求める。
そして、このようにして求められた第３の実効値信号３と第４の実効値信号４に基づいて、遅延差の絶対値を求めることができる。
すなわち、式２で表される信号の実効値をＶｒｍｓとすると、次に示すような式３で表すことができる。
Ｖｒｍｓ＝２×ｓｉｎ(θ/２)/√２ （３）
Ｖｒｍｓ＝２×ｓｉｎ(θ/２)/√２ （３）
この式３から、位相差θは、
θ＝２×ｓｉｎ-1（√２×Ｖｒｍｓ/２） （４）
（|θ|＜＝π/２）
となり、遅延差の絶対値は、
|ｔ|＝θ/ω （５）
となる。
θ＝２×ｓｉｎ-1（√２×Ｖｒｍｓ/２） （４）
（|θ|＜＝π/２）
となり、遅延差の絶対値は、
|ｔ|＝θ/ω （５）
となる。
これにより、遅延差の検出にあたって、プローブなどの入力手段と信号経路の周波数特性やノイズの影響を受けることはなく、容易に精度よく測定チャネル間のスキューを測定でき、この測定結果に基づきスキューの自動補正が行える。
また、必要とする演算機能は波形測定装置に既に組み込まれているため、改めて演算機能を追加しなくてもよい。
図２は本発明の他の実施例を示すブロック図であり、図１と共通する部分には同一の符号を付けている。図２の例では、図１の正規化回路４ｂ、４ｆに代えて、第１の実効値信号１と第２の実効値信号２を比較してその比較結果をＡ／Ｄ変換器３ａ，３ｂの基準電圧に反映させる比較回路４ｍを設けている。
すなわち、Ａ／Ｄ変換器３ａ，３ｂは、基準電圧を調整することにより、所望の出力値に正規化できる正規化機能を備えている。そこで、図２の構成では、比較回路４ｍにより第１の実効値信号１と第２の実効値信号２を比較し、その比較結果をＡ／Ｄ変換器３ａ，３ｂの基準電圧に反映させることにより、第１の実効値信号１と第２の実効値信号２の正規化を実現している。
なお、上記実施例では、デジタルオシロスコープの例について説明したが、本発明は時間測定装置などの複数の測定チャネルを備えた他の波形測定装置にも適用できるものである。
また、複数の測定チャネルの任意の測定チャネルを組み合わせてスキューを自動的に補正するように構成したり、スキュー補正手段によるスキュー自動補正機能を選択的にオン／オフするように構成することにより、波形表示装置の測定機能の多様化が図れる。
以上説明したように、本発明によれば、プローブなどの入力手段を含む信号経路の周波数特性やノイズの影響を受けることなく伝播遅延差を検出でき、測定チャネル間におけるスキューを精度よく自動的に補正できる波形表示装置が実現できる。
１ 信号源
２ａ，２ｂ 信号経路
３ａ，３ｂ Ａ／Ｄ変換器
４ データ処理部
４ａ 第１の実効値変換回路
４ｂ 第１の正規化回路
４ｃ 第１の減算器
４ｄ 第２の減算器
４ｅ 第２の実効値変換回路
４ｆ 第２の正規化回路
４ｇ Ｎサンプル遅延回路
４ｈ 第３の実効値変換回路
４ｉ 遅延進み／遅れ判定回路
４ｊ 遅延差検出回路
４ｋ 第４の実効値変換回路
４ｍ 比較回路
５ 表示処理部
６ 表示器
２ａ，２ｂ 信号経路
３ａ，３ｂ Ａ／Ｄ変換器
４ データ処理部
４ａ 第１の実効値変換回路
４ｂ 第１の正規化回路
４ｃ 第１の減算器
４ｄ 第２の減算器
４ｅ 第２の実効値変換回路
４ｆ 第２の正規化回路
４ｇ Ｎサンプル遅延回路
４ｈ 第３の実効値変換回路
４ｉ 遅延進み／遅れ判定回路
４ｊ 遅延差検出回路
４ｋ 第４の実効値変換回路
４ｍ 比較回路
５ 表示処理部
６ 表示器
Claims (3)
- 複数の測定チャネルを備え、前記各測定チャネルで測定された共通の正弦波信号の振幅に基づき、前記測定チャネル間のスキューを自動的に補正するスキュー補正手段を設けた波形表示装置において、
前記スキュー補正手段は、
前記各測定チャネルで測定された共通の正弦波信号をデジタル信号に変換する第１、第２のＡ／Ｄ変換器と、これらＡ／Ｄ変換器の出力信号をそれぞれ正規化する第１、第２の正規化回路と、これら第１、第２の正規化回路の出力信号を減算する第１の減算器と、前記一方の正規化回路の出力信号に所定の遅延時間を与えるＮサンプル遅延回路と、このＮサンプル遅延回路の出力信号と他方の正規化回路の出力信号を減算する第２の減算器と、これら第１、第２の減算器の出力信号に基づき前記測定チャネル間における遅延差の進み/遅れを判定する遅延進み/遅れ判定回路と、この遅延進み/遅れ判定回路の出力信号と前記第１の減算器の出力信号に基づき前記測定チャネル間における遅延差を求める遅延差検出回路を含むことを特徴とする波形表示装置。 - 複数の測定チャネルを備え、前記各測定チャネルで測定された共通の正弦波信号の振幅に基づき、前記測定チャネル間のスキューを自動的に補正するスキュー補正手段を設けた波形表示装置において、
前記スキュー補正手段は、
前記各測定チャネルで測定された共通の正弦波信号をデジタル信号に変換する第１、第２のＡ／Ｄ変換器と、これら第１、第２のＡ／Ｄ変換器の出力信号を比較してその比較結果に基づき前記第１、第２のＡ／Ｄ変換器の基準電圧に反映させてこれらＡ／Ｄ変換器の出力信号を正規化する比較回路と、前記第１、第２のＡ／Ｄ変換器の出力信号を減算する第１の減算器と、前記一方のＡ／Ｄ変換器の出力信号に所定の遅延時間を与えるＮサンプル遅延回路と、このＮサンプル遅延回路の出力信号と他方のＡ／Ｄ変換器の出力信号を減算する第２の減算器と、これら第１、第２の減算器の出力信号に基づき前記測定チャネル間における遅延差の進み/遅れを判定する遅延進み/遅れ判定回路と、この遅延進み/遅れ判定回路の出力信号と前記第１の減算器の出力信号に基づき前記測定チャネル間における遅延差を求める遅延差検出回路を含むことを特徴とする波形表示装置。 - 前記スキュー補正手段によるスキュー自動補正機能を選択的にオン／オフするように構成されたことを特徴とする請求項１または請求項２記載の波形表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009183565A JP5488875B2 (ja) | 2009-08-06 | 2009-08-06 | 波形表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009183565A JP5488875B2 (ja) | 2009-08-06 | 2009-08-06 | 波形表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011038786A JP2011038786A (ja) | 2011-02-24 |
| JP5488875B2 true JP5488875B2 (ja) | 2014-05-14 |
Family
ID=43766731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009183565A Active JP5488875B2 (ja) | 2009-08-06 | 2009-08-06 | 波形表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5488875B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11237190B2 (en) * | 2019-01-21 | 2022-02-01 | Tektronix, Inc. | Automatic detection of logical path segments in a measurement population |
| CN110376539B (zh) * | 2019-06-17 | 2021-07-02 | 中国科学院电工研究所 | 一种校准示波器通道的测量延时方法、装置及校准设备 |
-
2009
- 2009-08-06 JP JP2009183565A patent/JP5488875B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011038786A (ja) | 2011-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101407354B1 (ko) | 기기 채널 내의 하모닉 왜곡에 대한 보상 | |
| US8290032B2 (en) | Distortion identification apparatus, test system, recording medium and distortion identification method | |
| US8280667B2 (en) | Test apparatus, performance board and calibration board | |
| JP2008292192A (ja) | 変成器試験装置 | |
| US8102183B2 (en) | Measuring electrical impedance at various frequencies | |
| JP2014087071A (ja) | 統合型校正装置及びランタイム校正方法 | |
| US7719451B2 (en) | Signal measuring apparatus and semiconductor testing apparatus | |
| US8471599B2 (en) | Adjustable voltage comparing circuit and adjustable voltage examining device | |
| JP5488875B2 (ja) | 波形表示装置 | |
| JP2010117338A (ja) | 信号処理装置、試験システム、歪検出装置、信号補償装置、解析信号生成装置、プログラム、記憶媒体、歪検出方法、信号補償方法、および、解析信号生成方法 | |
| JP2012013588A (ja) | 四端子型インピーダンス測定装置 | |
| US8175824B2 (en) | Circuit testing apparatus | |
| JP2006194703A (ja) | 交流電力測定装置及びプログラム | |
| Sudani et al. | A comparative study of state-of-The-Art high-performance spectral test methods | |
| US20090043522A1 (en) | System and method for distortion analysis | |
| JP2015105928A (ja) | インピーダンス測定装置及びインピーダンス測定方法 | |
| JP2015122701A (ja) | 同期検波回路および抵抗測定装置 | |
| CN113796847B (zh) | 具有校正功能的交流阻抗测量电路 | |
| JP2003315395A (ja) | ベクトル・ネットワーク・アナライザおよびその位相測定方法 | |
| JP2020012721A (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| JP2017203726A (ja) | インピーダンス測定装置およびインピーダンス測定方法 | |
| Barwinek et al. | Input signal conditioning circuits for precision SAR analog to digital converters | |
| Sheng et al. | Exploring dynamics of embedded ADC through adapted digital input stimuli | |
| JP3138315B2 (ja) | 非同期校正回路及び周波数検出回路 | |
| CN114779153A (zh) | 电能表动态误差测量装置、系统及动态误差标定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5488875 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |