KR101756481B1 - 스위치드 커패시터 앰프 - Google Patents

스위치드 커패시터 앰프 Download PDF

Info

Publication number
KR101756481B1
KR101756481B1 KR1020110018382A KR20110018382A KR101756481B1 KR 101756481 B1 KR101756481 B1 KR 101756481B1 KR 1020110018382 A KR1020110018382 A KR 1020110018382A KR 20110018382 A KR20110018382 A KR 20110018382A KR 101756481 B1 KR101756481 B1 KR 101756481B1
Authority
KR
South Korea
Prior art keywords
switch
input
output
capacitance
amplifier
Prior art date
Application number
KR1020110018382A
Other languages
English (en)
Other versions
KR20110101063A (ko
Inventor
도시유키 우치다
Original Assignee
에스아이아이 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스아이아이 세미컨덕터 가부시키가이샤 filed Critical 에스아이아이 세미컨덕터 가부시키가이샤
Publication of KR20110101063A publication Critical patent/KR20110101063A/ko
Application granted granted Critical
Publication of KR101756481B1 publication Critical patent/KR101756481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F11/00—Dielectric amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 안정된 출력 전압을 출력할 수 있는 스위치드 커패시터 앰프를 제공한다.
스위치드 커패시터 앰프는 입력 용량(18)과 출력 용량(19)의 충방전 시간차가 없어지도록 동작할 수 있으므로, 홀드 상태로부터 샘플 상태로의 이행 시, 예를 들면, 출력 용량(19)의 일단의 전압 V2가 출력 전압 VOUT로 급격하게 높아져도, 출력 용량(19)의 타단의 전압 Vs는 급격하게 높아지지 않는다. 즉, 내부 앰프(11)로의 입력 전압은 급격하게 높아지지 않는다. 따라서, 내부 앰프(11)의 출력 전압이 안정되므로, 출력 전압 VOUT도 안정된다.

Description

스위치드 커패시터 앰프{SWITCHED CAPACITOR AMP}
본 발명은, 스위치드 커패시터 앰프에 관한 것이다.
종래의 스위치드 커패시터 앰프에 대해 설명한다. 도 3은, 종래의 스위치드 커패시터 앰프를 도시하는 회로도이다. 도 4는, 종래의 스위치드 커패시터 앰프의 동작을 도시하는 타임 차트이다.
여기에서, 샘플 시, 제어 회로(60)는 클록 신호 Φ1을 로우 레벨로 제어한다. 따라서, 스위치(43) 및 스위치(45∼46)는 오프한다. 제어 회로(60)는 클록 신호 Φ2를 하이 레벨로 제어한다. 따라서, 스위치(42)와 스위치(44)와 스위치(47)는 온한다. 그러면, 입력 전압 VIN이 입력되고, 입력 전압 VIN은 용량(48)에 샘플된다. 여기에서 샘플된 입력 전압 VIN은, 용량(48)과 용량(48)의 용량치보다 작은 용량치의 용량(49)의 용량비에 의해 증폭되고, 내부 앰프(41)는 출력 전압 VOUT를 출력한다. 이 출력 전압 VOUT에 의거한 전하는, 용량(50)에 충전된다.
또, 홀드 시, 제어 회로(60)는 클록 신호 Φ1을 하이 레벨로 제어한다. 따라서, 스위치(43) 및 스위치(45∼46)는 온한다. 제어 회로(60)는 클록 신호 Φ2를 로우 레벨로 제어한다. 따라서, 스위치(42)와 스위치(44)와 스위치(47)는 오프한다. 그러면, 용량(49)을 통한 내부 앰프(41)의 부귀환 경로는 존재하지 않으며, 용량(50)을 통한 내부 앰프(41)의 부귀환 경로가 형성된다. 따라서, 샘플 시에 용량(50)에 충전된 전하에 의거하여, 샘플 시의 출력 전압 VOUT에 의거한 전압이 유지된다.
스위치드 커패시터 앰프는 샘플 상태와 홀드 상태를 교대로 반복하여 동작하고 있으며, 샘플 상태와 홀드 상태에서 내부 앰프(41)의 오프셋 전압에 의거한 전하의 이동은 없으므로, 내부 앰프(41)의 오프셋 전압이 출력 전압 VOUT에 영향을 주기 어렵다(예를 들면, 특허문헌 1 참조).
미국 특허 제4543534호 명세서
홀드 상태로부터 샘플 상태로의 이행 시에 있어서, 입력 전압 VIN은 기준 전압 VREF보다 낮고, 출력 전압 VOUT는 기준 전압 VREF보다 높은 것으로 한다. 상기의 샘플 시와 같이 클록 신호 Φ2가 하이 레벨이 되어, 스위치(42)가 온하면, 전압 V1은 기준 전압 VREF로부터 입력 전압 VIN으로 낮아지므로, 용량(48)은 방전된다. 또, 클록 신호 Φ2가 하이 레벨이 되어, 스위치(44)가 온하면, 전압 V2는 기준 전압 VREF로부터 출력 전압 VOUT로 급격하게 높아지므로, 용량(49)은 급격하게 충전된다.
이 때, 용량(48)의 용량치는 용량(49)의 용량치보다 큼에도 불구하고, 내부 앰프(41)로의 노이즈의 영향을 적게 하기 위해, 용량(48)의 용량치의 크기에 대응하도록 입력 스위치(42)의 사이즈가 커지도록 회로 설계될 수 없으므로, 용량(48)의 방전 스피드 쪽이 용량(49)의 충전 스피드보다 느려져, 용량(48)과 용량(49)의 충방전 시간차가 있다. 따라서, 홀드 상태로부터 샘플 상태로의 이행 시, 전압 V2가 출력 전압 VOUT로 급격하게 높아지면, 용량(49)의 용량 커플링에 의해, 전압 Vs도 급격하게 높아진다. 그러면, 내부 앰프(41)의 반전 입력 단자의 전압 Vs가 급격하게 높아지므로, 도 4에 나타내는 바와 같이, 출력 전압 VOUT가 급격하게 낮아진다. 따라서, 출력 전압 VOUT가 안정되지 않는다.
또한, 입력 전압 VIN이 기준 전압 VREF보다 높고, 출력 전압 VOUT가 기준 전압 VREF보다 낮은 경우도 동일하게, 출력 전압 VOUT는 안정되지 않는다.
본 발명은, 상기 과제를 감안하여 이루어지며, 안정된 출력 전압을 출력할 수 있는 스위치드 커패시터 앰프를 제공한다.
본 발명은, 상기 과제를 해결하기 위해, 스위치드 커패시터 앰프에 있어서, 입력 용량과, 스위치드 커패시터 앰프의 입력 단자와 상기 입력 용량의 사이에 설치되는 입력 스위치와, 상기 입력 용량의 용량치보다 작은 용량치의 출력 용량과, 상기 출력 용량과 스위치드 커패시터 앰프의 출력 단자의 사이에 설치되는 출력 스위치와, 입력 전압을 상기 입력 용량과 상기 출력 용량의 용량비에 의해 증폭하여, 출력 전압을 출력하는 내부 앰프와, 상기 출력 전압에 의거한 전하가 충전되는 유지 용량과, 샘플 시에 상기 입력 스위치가 온하고 나서, 소정 시간이 경과하면, 상기 출력 스위치가 온하도록, 상기 입력 스위치 및 상기 출력 스위치를 제어하는 제어 회로를 구비하는 것을 특징으로 하는 스위치드 커패시터 앰프를 제공한다.
본 발명에서는, 스위치드 커패시터 앰프는 입력 용량과 출력 용량의 충방전 시간차가 없어지도록 동작할 수 있으므로, 홀드 상태로부터 샘플 상태로의 이행 시, 예를 들면, 출력 용량의 일단의 전압이 스위치드 커패시터 앰프의 출력 전압으로 급격하게 높아져도, 출력 용량의 타단의 전압은 급격하게 높아지지 않는다. 즉, 내부 앰프로의 입력 전압은 급격하게 높아지지 않는다. 따라서, 내부 앰프의 출력 전압이 안정되므로, 스위치드 커패시터 앰프의 출력 전압도 안정된다.
도 1은, 본 발명의 스위치드 커패시터 앰프를 도시하는 회로도이다.
도 2는, 본 발명의 스위치드 커패시터 앰프의 동작을 도시하는 타임 차트이다.
도 3은, 종래의 스위치드 커패시터 앰프를 도시하는 회로도이다.
도 4는, 종래의 스위치드 커패시터 앰프의 동작을 도시하는 타임 차트이다.
이하, 본 발명의 실시 형태를, 도면을 참조하여 설명한다.
우선, 스위치드 커패시터 앰프의 구성에 대해 설명한다. 도 1은, 스위치드 커패시터 앰프를 도시하는 회로도이다.
스위치드 커패시터 앰프는, 내부 앰프(11), 입력 스위치(12), 스위치(13), 출력 스위치(14), 스위치(15∼17), 입력 용량(18), 출력 용량(19), 유지 용량(20) 및 제어 회로(30)를 구비한다.
입력 스위치(12) 및 입력 용량(18)은, 스위치드 커패시터 앰프의 입력 단자와 내부 앰프(11)의 반전 입력 단자의 사이에 차례로 설치된다. 스위치(13)는, 입력 스위치(12)와 입력 용량(18)의 접속점과, 스위치드 커패시터 앰프의 기준 전압 입력 단자의 사이에 설치된다. 스위치(16) 및 유지 용량(20)은, 내부 앰프(11)의 반전 입력 단자와 내부 앰프(11)의 출력 단자의 사이에 차례로 설치된다. 스위치(17)는, 스위치(16)와 유지 용량(20)의 접속점과, 스위치드 커패시터 앰프의 기준 전압 입력 단자의 사이에 설치된다. 출력 용량(19) 및 출력 스위치(14)는, 내부 앰프(11)의 반전 입력 단자와 내부 앰프(11)의 출력 단자의 사이에 차례로 설치된다. 스위치(15)는, 출력 용량(19)과 출력 스위치(14)의 접속점과, 스위치드 커패시터 앰프의 기준 전압 입력 단자의 사이에 설치된다. 내부 앰프(11)의 비반전 입력 단자는, 스위치드 커패시터 앰프의 기준 전압 입력 단자에 접속되고, 출력 단자는, 스위치드 커패시터 앰프의 출력 단자에 접속된다.
또, 제어 회로(30)의 제1 출력 단자의 클록 신호 Φ1은, 스위치(13) 및 스위치(15∼16)를 제어하고, 제2 출력 단자의 클록 신호 Φ2는, 입력 스위치(12)를 제어하며, 제3 출력 단자의 클록 신호 Φ3은, 출력 스위치(14) 및 스위치(17)를 제어한다.
다음에, 스위치드 커패시터 앰프의 동작에 대해 설명한다. 도 2는, 각 클록 신호 및 출력 전압을 도시하는 타임 차트이다.
여기에서, 스위치드 커패시터 앰프의 입력 단자의 전압을 VIN으로 하고, 입력 스위치(12)와 입력 용량(18)의 접속점의 전압을 V1로 하며, 내부 앰프(11)의 반전 입력 단자의 전압을 Vs로 하고, 출력 용량(19)과 출력 스위치(14)의 접속점을 V2로 하며, 스위치(16)와 유지 용량(20)의 접속점을 V3으로 하고, 스위치드 커패시터 앰프의 출력 단자의 전압을 VOUT로 하며, 스위치드 커패시터 앰프의 기준 전압 입력 단자의 전압을 VREF로 한다. 또, 입력 용량(18)의 용량치를 C18로 하고, 출력 용량(19)의 용량치를 C19로 하며, 유지 용량(20)의 용량치를 C20으로 한다.
제1 기간(샘플 시)에 있어서, 제어 회로(30)는 클록 신호 Φ1을 로우 레벨로 제어하고 있다. 따라서, 스위치(13) 및 스위치(15∼16)는 오프하고 있다. 제어 회로(30)는 클록 신호 Φ2를 하이 레벨로 제어하고 있다. 따라서, 입력 스위치(12)는 온하고 있다. 제어 회로(30)는 클록 신호 Φ3을 하이 레벨로 제어하고 있다. 따라서, 출력 스위치(14) 및 스위치(17)는 온하고 있다. 그러면, 입력 전압 VIN이 입력되고, 입력 전압 VIN은 입력 용량(18)에 샘플된다. 여기에서 샘플된 입력 전압 VIN은, 입력 용량(18)과 입력 용량(18)의 용량치보다 작은 용량치의 출력 용량(19)의 용량비에 의해 증폭되고, 내부 앰프(11)는 출력 전압 VOUT를 출력한다. 이 출력 전압 VOUT에 의거한 전하는, 유지 용량(20)에 충전된다.
제2 기간(홀드 시)에 있어서, 제어 회로(30)는 클록 신호 Φ1을 하이 레벨로 제어한다. 따라서, 스위치(13) 및 스위치(15∼16)는 온한다. 제어 회로(30)는 클록 신호 Φ2를 로우 레벨로 제어한다. 따라서, 입력 스위치(12)는 오프한다. 제어 회로(30)는 클록 신호 Φ3을 로우 레벨로 제어한다. 따라서, 출력 스위치(14)와 스위치(17)는 오프한다. 그러면, 출력 용량(19)을 통한 내부 앰프(11)의 부귀환 경로는 존재하지 않으며, 유지 용량(20)을 통한 내부 앰프(11)의 부귀환 경로가 형성된다. 따라서, 샘플 시에 유지 용량(20)에 충전된 전하에 의거하여, 샘플 시의 출력 전압 VOUT에 의거한 전압이 유지된다.
제3 기간(샘플 시)에 있어서, 홀드 상태로부터 샘플 상태로의 이행 시에 있어서, 입력 전압 VIN은 기준 전압 VREF보다 낮고, 출력 전압 VOUT는 기준 전압 VREF보다 높은 것으로 한다. 제어 회로(30)는 클록 신호 Φ1을 로우 레벨로 제어한다. 따라서, 스위치(13) 및 스위치(15∼16)는 오프한다. 제어 회로(30)는 클록 신호 Φ2를 하이 레벨로 제어한다. 따라서, 입력 스위치(12)는 온한다. 그러면, 전압 V1은 기준 전압 VREF로부터 입력 전압 VIN으로 낮아지므로, 입력 용량(18)은 방전된다. 샘플 시에 입력 스위치(12)가 온하고 나서 소정 시간이 경과하면, 제어 회로(30)는 클록 신호 Φ3을 하이 레벨로 제어한다. 따라서, 출력 스위치(14) 및 스위치(17)는 온한다. 그러면, 전압 V2는 기준 전압 VREF로부터 출력 전압 VOUT로 급격하게 높아지므로, 출력 용량(19)은 급격하게 충전된다. 이 때, 용량(18)의 용량치는 용량(19)의 용량치보다 큼에도 불구하고, 내부 앰프(11)로의 노이즈의 영향을 적게 하기 위해, 용량(18)의 용량치의 크기에 대응하도록 입력 스위치(12)의 사이즈가 커지도록 회로 설계될 수 없으므로, 입력 용량(18)의 방전 스피드 쪽이 출력 용량(19)의 충전 스피드보다 늦다. 그러나, 입력 스위치(12)가 온하고 나서 소정 시간이 경과하면 스위치(14)는 온하여, 입력 용량(18)의 방전 개시 시의 쪽이 출력 용량(19)의 충전 개시 시보다 소정 시간 빠름으로써, 스위치드 커패시터 앰프는 입력 용량(18)과 출력 용량(19)의 충방전 시간차가 없어지도록 동작할 수 있다.
또한, 입력 전압 VIN이 기준 전압 VREF보다 높고, 출력 전압 VOUT가 기준 전압 VREF보다 낮은 경우도 동일하게, 스위치드 커패시터 앰프는 입력 용량(18)과 출력 용량(19)의 충방전 시간차가 없어지도록 동작할 수 있다.
이와 같이 하면, 스위치드 커패시터 앰프는 입력 용량(18)과 출력 용량(19)의 충방전 시간차가 없어지도록 동작할 수 있으므로, 홀드 상태로부터 샘플 상태로의 이행 시, 예를 들면, 출력 용량(19)의 일단의 전압 V2가 출력 전압 VOUT로 급격하게 높아져도, 출력 용량(19)의 타단의 전압 Vs는 급격하게 높아지지 않는다. 즉, 내부 앰프(11)로의 입력 전압은 급격하게 높아지지 않는다. 따라서, 내부 앰프(11)의 출력 전압이 안정되므로, 출력 전압 VOUT도 안정된다.
또, 용량(18)의 용량치는 용량(19)의 용량치보다 큼에도 불구하고, 용량(18)의 용량치의 크기에 대응하도록 입력 스위치(12)의 사이즈가 커지지 않아도 되므로, 입력 스위치(12)에 의한 내부 앰프(11)로의 노이즈의 영향은 적다.
11 : 내부 앰프
12 : 입력 스위치
13, 15∼17 : 스위치
14 : 출력 스위치
18 : 입력 용량
19 : 출력 용량
20 : 유지 용량
30 : 제어 회로

Claims (3)

  1. 스위치드 커패시터 앰프에 있어서,
    입력 용량과,
    스위치드 커패시터 앰프의 입력 단자와 상기 입력 용량의 사이에 설치되는 입력 스위치와,
    상기 입력 용량과 상기 입력 스위치의 접속점과 스위치드 커패시터 앰프의 기준 전압 입력 단자의 사이에 설치되는 제1 기준 전압 스위치와,
    상기 입력 용량의 용량치보다 작은 용량치의 출력 용량과,
    상기 출력 용량과 스위치드 커패시터 앰프의 출력 단자의 사이에 설치되는 출력 스위치와,
    입력 전압을 상기 입력 용량과 상기 출력 용량의 용량비에 의해 증폭하여, 출력 전압을 출력하는 내부 앰프와,
    상기 출력 전압에 의거한 전하가 충전되는 유지 용량과,
    상기 제1 기준 전압 스위치를 제어하는 제1 클록 신호와, 상기 입력 스위치를 제어하는 제2 클록 신호와, 상기 출력 스위치를 제어하는 제3 클록 신호를 출력하고, 샘플 시에, 상기 제1 기준 전압 스위치를 오프, 상기 입력 스위치가 온하고 나서, 소정 시간이 경과하면, 상기 출력 스위치를 온하도록 제어하는 제어 회로를 구비하는 것을 특징으로 하는 스위치드 커패시터 앰프.
  2. 청구항 1에 있어서,
    제2 기준 전압 스위치와, 제3 기준 전압 스위치와, 제4 기준 전압 스위치를 더 구비하며,
    상기 입력 스위치 및 상기 입력 용량은, 상기 스위치드 커패시터 앰프의 입력 단자와 상기 내부 앰프의 반전 입력 단자의 사이에 차례로 설치되고,
    상기 제1 기준 전압 스위치는, 상기 입력 스위치와 상기 입력 용량의 접속점과, 기준 전압 입력 단자의 사이에 설치되고,
    상기 제3 기준 전압 스위치 및 상기 유지 용량은, 상기 내부 앰프의 반전 입력 단자와 상기 내부 앰프의 출력 단자의 사이에 차례로 설치되고,
    상기 제4 기준 전압 스위치는, 상기 제3 기준 전압 스위치와 상기 유지 용량의 접속점과, 상기 기준 전압 입력 단자의 사이에 설치되고,
    상기 출력 용량 및 상기 출력 스위치는, 상기 내부 앰프의 반전 입력 단자와 상기 내부 앰프의 출력 단자의 사이에 차례로 설치되고,
    상기 제2 기준 전압 스위치는, 상기 출력 용량과 상기 출력 스위치의 접속점과, 상기 기준 전압 입력 단자의 사이에 설치되며,
    상기 내부 앰프의 비반전 입력 단자는, 상기 기준 전압 입력 단자에 접속되고, 출력 단자는, 상기 스위치드 커패시터 앰프의 출력 단자에 접속되는 것을 특징으로 하는 스위치드 커패시터 앰프.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 입력 용량과 상기 출력 용량의 충방전 시간이 같은 것을 특징으로 하는 스위치드 커패시터 앰프.
KR1020110018382A 2010-03-05 2011-03-02 스위치드 커패시터 앰프 KR101756481B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010049873A JP5441765B2 (ja) 2010-03-05 2010-03-05 スイッチトキャパシタアンプ
JPJP-P-2010-049873 2010-03-05

Publications (2)

Publication Number Publication Date
KR20110101063A KR20110101063A (ko) 2011-09-15
KR101756481B1 true KR101756481B1 (ko) 2017-07-10

Family

ID=44530822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110018382A KR101756481B1 (ko) 2010-03-05 2011-03-02 스위치드 커패시터 앰프

Country Status (5)

Country Link
US (1) US8274327B2 (ko)
JP (1) JP5441765B2 (ko)
KR (1) KR101756481B1 (ko)
CN (1) CN102195571B (ko)
TW (1) TWI535197B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI519062B (zh) 2013-02-20 2016-01-21 聯詠科技股份有限公司 運算放大器電路及提高其驅動能力的方法
CN104038166B (zh) * 2013-03-06 2017-07-28 联咏科技股份有限公司 运算放大器电路及提高其驱动能力的方法
US10177781B2 (en) 2013-06-24 2019-01-08 Silicon Laboratories Inc. Circuit including a switched capacitor bridge and method
CN106068539B (zh) * 2014-11-28 2019-07-30 艾尔默斯半导体股份公司 Sc放大器电路
KR101693111B1 (ko) * 2015-05-15 2017-01-04 한양대학교 산학협력단 스위치 커패시터 증폭기 및 그 구동 방법
US10153751B2 (en) * 2017-01-23 2018-12-11 Samsung Display Co., Ltd. Second order switched capacitor filter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555668A (en) * 1983-10-14 1985-11-26 American Microsystems, Inc. Gain amplifier
US4543534A (en) 1984-05-04 1985-09-24 The Regeants Of University Of Calif. Offset compensated switched capacitor circuits
JPS62277821A (ja) * 1986-05-26 1987-12-02 Kenzo Watanabe 電荷平衡型アナログ・デイジタル変換器
US4806874A (en) * 1988-04-01 1989-02-21 National Semiconductor Corporation Switched capacitor amplifier circuit
JP3079368B2 (ja) * 1997-10-24 2000-08-21 セイコーインスツルメンツ株式会社 スイッチトキャパシタ増幅回路
US6194946B1 (en) * 1998-05-07 2001-02-27 Burr-Brown Corporation Method and circuit for compensating the non-linearity of capacitors
US6191648B1 (en) * 1999-04-19 2001-02-20 National Semiconductor Corporation Switched-capacitor cosine filter circuit
US6778121B2 (en) * 2002-06-13 2004-08-17 Engim, Inc. High linearity digital-to-analog converter
JP4314172B2 (ja) * 2004-08-30 2009-08-12 シャープ株式会社 増幅型固体撮像装置
KR100888031B1 (ko) * 2006-10-20 2009-03-09 삼성전자주식회사 두 배의 정밀 이득을 갖는 비율-독립 스위치 커패시터증폭기 및 그 동작 방법
JP2009027281A (ja) * 2007-07-17 2009-02-05 Sony Corp サンプルホールド回路およびパイプラインａｄ変換器
US7795959B2 (en) * 2008-02-01 2010-09-14 Analog Devices, Inc. Switched-capacitor circuit having switch-less feedback path
CN101364800B (zh) * 2008-09-26 2011-09-14 海芯科技(厦门)有限公司 一种带内置放大器的低噪声开关电容电路
US7990209B2 (en) * 2009-06-19 2011-08-02 Allegro Microsystems, Inc. Switched capacitor notch filter

Also Published As

Publication number Publication date
US20110215864A1 (en) 2011-09-08
TWI535197B (zh) 2016-05-21
KR20110101063A (ko) 2011-09-15
JP2011188143A (ja) 2011-09-22
JP5441765B2 (ja) 2014-03-12
TW201212531A (en) 2012-03-16
CN102195571A (zh) 2011-09-21
CN102195571B (zh) 2015-08-05
US8274327B2 (en) 2012-09-25

Similar Documents

Publication Publication Date Title
KR101756481B1 (ko) 스위치드 커패시터 앰프
US10788380B2 (en) Apparatus for detecting capacitance, electronic device and apparatus for detecting force
CN100580463C (zh) 用于电流感测的设备
US9529020B2 (en) Circuit and method for sensing a differential capacitance
WO2008114312A1 (ja) 拡散スイッチを有するサンプルホールド回路及びそれを利用したアナログデジタルコンバータ
US8305075B2 (en) Magnetic sensor circuit
TW201324074A (zh) 最大功率點追蹤控制器、最大功率點追蹤系統和最大功率點追蹤方法
US9267976B2 (en) Circuit and method for sensing a differential capacitance
CN102158180A (zh) 一种低功耗开关型运算放大器
CN102832915A (zh) 可编程上电复位系统
US9461635B2 (en) Signal processing circuit
CN103279162B (zh) 基于流水线adc的低功耗基准电压缓冲器
US20090167362A1 (en) Comparator
JP2011188143A5 (ko)
KR101276439B1 (ko) 샘플링 정확도를 증가시키기 위한 아날로그 리셋 회로를 적용시킨 시그마-델타 아날로그-디지털 컨버터
JP2012037439A (ja) 静電容量検出回路
JP2013015444A (ja) 信号処理装置、信号処理方法、及び信号処理プログラム
KR101397252B1 (ko) 하이브리드 아날로그 디지털 변환 장치 및 이를 이용한 센싱 장치
KR101441324B1 (ko) 경사형 아날로그-디지털 변환기
US8723580B2 (en) Signal processing circuit
JP2012169712A (ja) チャージアンプ
CN107046405B (zh) 使用高级相关的电平移动的增益增强
US8461918B2 (en) Switched capacitor circuit
KR20170049052A (ko) 인버터(inverter) 및 적어도 하나의 스위치드 커패시터(Switched Capacitor)를 이용한 적분기 회로
US8054105B2 (en) Sample hold circuit and method for sampling and holding signal

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant