KR101750002B1 - 플라즈마 처리 장치 및 플라즈마 처리 방법 - Google Patents

플라즈마 처리 장치 및 플라즈마 처리 방법 Download PDF

Info

Publication number
KR101750002B1
KR101750002B1 KR1020150122020A KR20150122020A KR101750002B1 KR 101750002 B1 KR101750002 B1 KR 101750002B1 KR 1020150122020 A KR1020150122020 A KR 1020150122020A KR 20150122020 A KR20150122020 A KR 20150122020A KR 101750002 B1 KR101750002 B1 KR 101750002B1
Authority
KR
South Korea
Prior art keywords
wafer
electrode
frequency power
supplied
etching
Prior art date
Application number
KR1020150122020A
Other languages
English (en)
Other versions
KR20160105272A (ko
Inventor
나나코 다마리
미치카즈 모리모토
나오키 야스이
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160105272A publication Critical patent/KR20160105272A/ko
Application granted granted Critical
Publication of KR101750002B1 publication Critical patent/KR101750002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)

Abstract

시료의 처리의 균일성 및 수율을 향상시킨 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공한다.
진공 용기 내부의 처리실 내에 배치된 시료대와, 당해 시료대의 내측에서 중심 측의 부분과 그 외주 측 부분에 배치되어 고주파 전력이 공급되는 전극을 구비하고, 상기 시료대 상면에 재치한 웨이퍼를 당해 처리실 내에 형성한 플라즈마를 이용하여 처리하는 플라즈마 처리 장치에 있어서, 상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 고주파 전력은 각각의 진폭이 소정의 주기로 대소를 반복하는 것이며, 상기 고주파 전력 각각의 진폭이 큰 기간의 길이 또는 당해 기간의 길이와 그 주기에 대한 비율을 다른 값으로 조절하는 제어 장치를 구비했다.

Description

플라즈마 처리 장치 및 플라즈마 처리 방법{PLASMA PROCESSING DEVICE AND PLASMA PROCESSING METHOD}
본 발명은, 진공 용기 내부의 처리실과 그 내측에 배치되어 반도체 웨이퍼 등의 기판 형상의 시료가 그 상면 상에 재치되는 시료대를 구비하고, 당해 처리실 내에 형성된 플라즈마를 이용하여 시료를 처리하는 플라즈마 처리 장치 또는 플라즈마 처리 방법에 관련된 것이며, 플라즈마를 형성하면서 시료대의 내부에 배치된 전극에 고주파 전력을 공급하여 시료의 처리를 실시하는 플라즈마 처리 장치 또는 플라즈마 처리 방법에 관한 것이다.
반도체 디바이스의 제조 공정에서는, 일반적으로 상기 플라즈마 처리 장치를 이용한 시료의 에칭 처리, 소위 드라이 에칭이 행해지고 있다. 이러한 에칭을 행하기 위한 플라즈마 처리 장치는 여러가지 방식이 사용되고 있다. 종래부터, 이러한 플라즈마 처리 장치는, 진공 용기 내부에 배치된 처리용의 공간인 처리실과, 진공 용기에 접속되어 처리실 내와 연통되어 처리용의 가스 등을 처리실에 공급하는 경로를 포함시킨 가스 공급 장치와, 처리실 내를 배기하여 그 압력을 처리에 적합한 원하는 범위 내의 값으로 조절하는 터보 분자 펌프 등의 진공 펌프를 포함하는 진공 배기 장치와, 반도체 웨이퍼 등의 기판 형상의 시료를 그 상면에 배치된 유전체막 상에 재치하는 시료대인 하부 전극과, 처리실 내에 플라즈마를 발생시키기 위해 공급되는 전계나 자계를 발생하는 수단을 갖는 플라즈마 생성부 등으로 구성되어 있다.
시료대의 상면 위에 시료가 놓여 유지된 상태에서, 당해 발생 수단에 의해 공급된 전계 또는 자계가, 처리실의 천장을 구성하는 샤워 플레이트 등의 가스 공급구로부터 처리실 내에 공급된 처리 가스를 여기(勵起)시켜 플라즈마 상태로 함으로써, 처리실 내의 시료대 상방의 공간에 플라즈마가 형성된다. 이 상태에서, 시료대의 내부에 배치되어 고주파 전원과 전기적으로 접속된 금속제의 원판 또는 원통형의 전극에 고주파 전력(Radio Frequency:RF)이 접속되어, 시료 상방에 플라즈마의 전위에 따른 바이어스 전위가 형성되고, 플라즈마 중의 하전 입자를 시료 상면으로 유인하여 충돌시켜, 시료 상면에 미리 배치된 마스크와 처리 대상의 막층을 포함하는 막 구조의 에칭 처리가 개시된다.
최근의 반도체 제조 공정에 있어서는 광 리소그래피에 의한 미세화 한계가 가까워지고 있고, 다중 노광이나 스페이서 패터닝 등의 프로세스가 주류가 되고 있다. 이러한 다중 노광이나 SADP(Self Aligned Double Patterning)로 대표되는 스페이서 패터닝 프로세스에서는 에칭 공정이 증가되고 있다.
각 에칭 공정에서 생기는 웨이퍼면 내에서의 얼마 안 되는 에칭 성능의 균일성 저하가, 에칭 공정이 증가함으로써 적산(積算)되고, 그 공정수의 증가에 수반하여, 얼마 안 되는 웨이퍼면 내의 균일성 저하도 허용하는 것이 어려워지고 있다. 따라서 최첨단 로직을 대표로 하는 반도체 제조 공정, 특히 FEOL(Front End Of Line) 공정에서는, 에칭 성능의 웨이퍼면 내 균일성의 고(高)정밀도 제어가 요구되고 있다. 구체적으로는, 웨이퍼면 내의 에칭 깊이나 CD의 분포 제어, 볼록 분포로부터 오목 분포로의 제어 등의 자유도가 높은 제어성이 필요해진다.
예를 들면 SiN막의 에칭 프로세스에 있어서는, 웨이퍼의 중심부에 분포되는 고농도의 반응 생성물에 의해 에칭이 저해됨으로써, 웨이퍼 중심부에서 에칭 레이트가 낮고, 웨이퍼 외주부에서는 에칭 레이트가 높아져서, 웨이퍼면 내의 에칭 레이트가 직경 방향에 대하여 오목 분포가 되는 결과가 얻어지는 경우가 있다. 또 Poly-Si막 등의 에칭 프로세스에 있어서는, 플라즈마 밀도가 리액터(reactor)의 중심 근처에서 가장 높고, 리액터 내벽에 가까워짐에 따라 서서히 저하되는 불균일한 분포를 취함으로써, 그것에 기인하여 웨이퍼 중심부에서 에칭 레이트가 높고, 웨이퍼 외주부에서는 에칭 레이트가 낮아져서, 웨이퍼면 내의 에칭 레이트가 직경 방향에 대하여 볼록 분포가 되는 결과가 얻어지는 경우가 있다.
이러한 에칭 레이트의 웨이퍼면 내에서의 균일성 부족을 해결하기 위해, 종래에는 처리 가스의 종류나 압력 등의 에칭 레시피의 조건 검색, 조건 최적화에 따라, 에칭 레이트 균일화가 행해져 왔다. 이것에는 에칭 레시피의 조건 검색에 수반하는 평가 횟수의 증대나 그를 위한 시간이나 비용이 많아지는 것이 과제가 되고 있다.
또, 플라즈마 특성을 변화시키기 위해, 플라즈마를 생성하는 고주파의 전력이나 플라즈마 분포를 제어하는 자기장 조건과 같은 파라미터를 변화시키면, 플라즈마 분포뿐만 아니라 플라즈마 특성 특히, 라디칼 밀도나 분포, 플라즈마 밀도나 분포, 이온량의 변화에 수반하는 웨이퍼 온도 등이 동시에 변화되어버리는 것과 같은 상호 파라미터의 복잡한 상관성이 존재한다. 이 때문에, 종래의 장치에서는, 에칭 재료 선택비와 에칭 레이트의 균일성을 양립하는 프로세스 구축이 종종 곤란해지고 있었다.
이러한 문제에 대하여 에칭 레이트의 균일성을 향상시키는 기술로서는, 종래부터 일본 공개특허 특개2008-244063호 공보(특허문헌 1) 등에 개시된 것이 알려져 있다. 특허문헌 1에는, 시료인 웨이퍼를 재치하는 시료대가, 그 상면 방향에 대하여 분할된 복수의 전극과 RF 바이어스 전원의 사이에 접속된 가변 임피던스에 의해, 웨이퍼면 내의 바이어스 형성용의 RF 전력(RF 바이어스 전력)의 전류의 크기를 조절함으로써, 에칭의 균일성을 실현하는 것이 기재되어 있다.
또, 일본 공개특허 특개2002-141340호 공보(특허문헌 2), 일본 공개특허 특개2001-319920호 공보(특허문헌 3)에도, 웨이퍼면 내(內) 혹은 하부 전극의 상면 방향에 대하여, 바이어스 전위 형성용의 고주파의 전류를 조정하는 기술이 개시되어 있다. 특허문헌 2는, 시료대 내부이며 시료 재치면의 외주 측에서 이것을 둘러싸서 배치되고 가변 임피던스 소자를 개재하여 설치된 전극에 RF 바이어스 전원으로부터 바이어스 전류를 누설시킴으로써, 바이어스 전위에 의해 플라즈마 중의 전자 등 하전 입자가 유인된 것에 의한 시료에의 차징(charging) 데미지의 발생을 억제하여 수율의 저하를 방지하는 것이다. 또, 특허문헌 3에는, 하부 전극을 재치면의 반경 방향으로 복수의 구간으로 분할하여 배치하고, 각각이 가변 임피던스 소자를 그 위에 구비한 바이어스 전력의 공급 회로와 접속된 구성으로서, 시료인 웨이퍼에 입사되는 이온 에너지가 웨이퍼의 면 내 방향에 대하여 균일해지도록 가변 임피던스값을 조절함으로써, 웨이퍼의 차징 데미지의 발생의 억제를 도모하는 것이다.
일본 공개특허 특개2008-244063호 공보 일본 공개특허 특개2002-141340호 공보 일본 공개특허 특개2001-319920호 공보
상기 종래 기술에서는 이하의 점에 대하여, 고려가 불충분했기 때문에 문제가 생기고 있었다. 즉, 상기 특허문헌에서는, 웨이퍼면 내의 에칭 성능을 균일성의 향상에서는 개선이 인정되기는 했지만 불충분한 것을 알 수 있었다.
먼저, 특허문헌 1∼3에 개시의 구성에서는, 가변 임피던스 소자의 값의 조절에 의해 이온 에너지를 원하는 것으로 하는 기술에서는, 에칭 레이트의 시료의 면 내 방향에 대하여 불균일의 억제는 가능하기는 했지만 이온 에너지 그 자체를 조절하고 있기 때문에, 불균일을 억제한 결과 웨이퍼에 입사되는 이온 에너지가 에칭 처리의 진행하는 정도, 예를 들면, 에칭 속도에도 영향을 미쳐버려 이것이 부족해지거나 혹은 과잉으로 되어버리는 경우가 있다. 예를 들면, 이온 에너지가 에칭의 진행이 일으키는 임계값보다 부족한 경우에는, 원하는 깊이까지 에칭이 진행되지 않아 에치 스톱이라고 불리는 문제가 생긴다.
또, 이온 에너지값이 지나치게 큰 경우에는, 적정한 당해 에너지값에서의 처리가 실행된다고 가정되어 미리 설정된 에칭 처리 조건으로 처리해도 소기의 깊이 이상으로 에칭이 진행되어버리거나, 에칭의 선택비가 저하되어 에칭이 하지(下地)까지 누락되거나 마스크 막 두께가 부족하여 지나치게 깎여버리거나 한다. 이 결과, 시료의 처리 후의 CD값이 허용 범위로부터 벗어나 처리의 수율이 저하된다는 문제가 생겨버린다.
이상과 같이, 이온 에너지의 웨이퍼면 내 분포 제어는, 이온 에너지가 에칭 임계값에 대하여 충분하게 높고, 또한 과잉된 에칭 성능으로 되는 임계값을 넘지 않는 범위 내에 있어서는, 웨이퍼면 내 균일성을 얻는 것을 기대할 수 있지만, 그 범위 외에 있어서는 에치 스톱이나 오버코트 에치 등, 오히려 수율의 저하를 일으킬 가능성이 있어, 적용 범위에 한계가 있다.
또, 최근의 다중 노광 등의 멀티 단계 공정의 증가에 의해 그 이온 에너지 제어가 가능한 범위가 해마다 축소되어 있고, 상기 종래 기술에서는 웨이퍼의 면 내 방향에 대하여 처리의 불균일을 요구하는 범위 내로 하는 것이 곤란해지고 있다. 이와 같이, 종래 기술에서는, 내부 파라미터 사이의 상관성 때문에 프로세스 설계가 종종 곤란했다. 또, 특허문헌에 개시된 기술에서는, 상술과 같이 이온 에너지의 부족 혹은 과잉에 의한 에치 스톱이나 오버코트 에치가 생기고, 면 내의 에칭 레이트나 에칭 후의 패턴 형상의 균일성이 저하되어, 수율이 악화되어버리는 과제가 있다.
또, SiN의 에칭 프로세스에서는, 웨이퍼 중심부의 반응 생성물 농도가 높아짐으로써 웨이퍼 중심부의 에칭이 저해되고, 에칭 레이트가 직경 방향에 대하여 오목형이 되며, 에칭 레이트가 면 내에서 불균일해지는 것이나, 과잉된 반응 생성물에 의한 에치 스톱 등의 문제가 생기는 것이 알려져 있다. 특허문헌에서는, 웨이퍼면 내 방향에 대한 이온의 인입 에너지 분포를 제어함으로써 에칭 레이트를 균일하게 하고자 하는 것이지만, 상기 SiN 프로세스와 같은, 반응 생성물에 의해 에칭이 율속(律速)되어 있는 프로세스를 조절하여 소기의 가공 치수와 그 분포를 얻는 것은 곤란한 것을 알 수 있었다. 그리고, 이러한 처리에 있어서 웨이퍼면 내 방향의 에칭 레이트를 균일에 가깝게 하기 위해서는, 웨이퍼의 면 내 방향으로 대한 이온 에너지의 분포를 제어할 뿐만 아니라, 웨이퍼의 면 내 방향에 대하여 반응 생성물 농도의 분포를 제어하는 것이 필요한 것이, 발명자들의 검토에 의해 지견으로서 얻어졌다.
본 발명의 목적은, 시료의 처리의 균일성 및 수율을 향상시킨 플라즈마 처리 장치 및 플라즈마 처리 방법을 제공하는 데에 있다.
상기 목적은, 진공 용기 내부의 처리실 내에 배치된 시료대와, 당해 시료대의 내측에서 중심 측의 부분과 그 외주 측 부분에 배치되어 고주파 전력이 공급되는 전극을 구비하고, 상기 시료대 상면에 재치된 웨이퍼를 상기 처리실 내에 형성된 플라즈마를 이용하여 처리하는 플라즈마 처리 장치에 있어서, 상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 고주파 전력은 각각이 미리 정해진 주기로 진폭이 소정의 값 및 당해 소정의 값보다 큰 값을 반복하는 것이며, 상기 고주파 전력 각각에 대하여, 당해 각각의 고주파 전력이 상기 큰 값의 진폭으로 공급되는 기간의 길이 또는 당해 기간의 길이의 당해 각각의 고주파 전력의 상기 주기에 대한 비율을, 상기 시료대 상에 재치된 상기 웨이퍼의 상기 중심 측 및 외주 측의 전극 각각의 상방에 대응하는 복수의 개소에 있어서의 상기 처리의 속도 또는 처리의 양에 기초하여, 조절하는 제어 장치를 구비한 플라즈마 처리 장치에 의해 달성된다.
본 발명에 의하면, 웨이퍼의 중심부로부터 외주부에서의 에칭 레이트의 균일성이 개선되고, 특히 웨이퍼의 전체 면에 있어서 반도체 디바이스의 전기적 특성이나 성능에 편차가 생기지 않아, 수율을 향상시킨다는 효과가 있다. 또 에칭 형상을 웨이퍼면 내에서 고정밀도로 제어할 수 있고, 웨이퍼면 내에서의 반도체 디바이스의 전기적 특성이나 성능에 편차가 생기지 않아, 수율을 향상시킨다는 효과가 있다.
도 1은 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다.
도 2는 도 1에 나타내는 실시예의 웨이퍼 재치용 전극의 구성을 확대하여 모식적으로 나타내는 도면이다.
도 3은 도 1에 나타내는 실시예의 막 두께 모니터에 의한 막 두께의 검출의 구성을 모식적으로 나타낸다.
도 4는 도 1에 나타내는 플라즈마 처리 장치의 웨이퍼의 면 내 방향에 대한 에칭 레이트의 분포의 일례를 모식적으로 나타내는 그래프이다.
도 5는 도 4에 나타내는 처리의 조건에 있어서의 웨이퍼의 면 내 방향의 에칭 깊이의 에칭 시간 의존성을 모식적으로 나타내는 그래프이다.
도 6은 도 1에 나타내는 실시예에 있어서 웨이퍼 재치용 전극 내의 전극에 공급하는 고주파 전력의 값의 예를 모식적으로 나타내는 그래프이다.
도 7은 도 6에 나타내는 실시예에 있어서 웨이퍼 재치용 전극 내의 전극에 고주파 전력이 공급된 경우의 에칭 처리의 결과를 모식적으로 나타내는 그래프이다.
도 8은 도 1에 나타내는 실시예에 있어서 RF 기판 바이어스 전력을 간헐 출력하는 경우의 RF 기판 바이어스 전력의 Duty의 의존성을 모식적으로 나타내는 그래프이다.
도 9는 도 8에 나타내어지는 Duty의 설정에 의거하여 타이밍 컨트롤러로부터 출력된 펄스 파형 또는 방형 파형과 내측 전극 및 외측 전극에 공급되는 RF 기판 바이어스 전력의 파형의 예를 나타내는 그래프이다.
도 10은 웨이퍼의 반경 방향에 대한 처리의 특성이 오목형이 되는 경우의 웨이퍼면 내의 에칭 레이트의 일례를 모식적으로 나타내는 그래프이다.
도 11은 도 10의 예에 있어서 웨이퍼의 면 내 방향에 대한 에칭 깊이의 값의 RF 기판 바이어스 전력의 값에 대한 상관을 모식적으로 나타내는 그래프이다.
도 12는 도 10에 나타내는 예에 있어서 웨이퍼의 반경 방향에 대한 에칭 레이트와 RF 기판 바이어스 전력의 상관에 의거하여 내측 전극에 공급하는 RF 기판 바이어스 전력의 값과 외측 전극에 공급하는 RF 기판 바이어스 전력의 설정의 예를 나타내는 그래프이다.
도 13은 도 12에 나타내는 설정에 의거하여 처리하는 경우의 에칭 깊이와 에칭 시간의 상관을 모식적으로 나타내는 그래프이다.
도 14는 RF 기판 바이어스 전력을 간헐 전력 출력하는 경우의 RF 기판 바이어스 전력의 시간의 평균값과 Duty의 의존성을 모식적으로 나타내는 그래프이다.
도 15는 도 14에 나타내어지는 Duty의 설정에 의거하여 타이밍 컨트롤러로부터 출력된 펄스 파형 또는 방형 파형과 내측 전극 및 외측 전극에 공급되는 RF 기판 바이어스 전력의 파형의 예를 나타내는 그래프이다.
도 16은 도 1에 나타내는 실시예에 있어서 웨이퍼의 반경 방향에 대한 반응 생성물의 배기량 속도의 분포를 모식적으로 나타내는 그래프이다.
도 17은 도 16에 나타내는 예에 있어서 웨이퍼의 반경 방향에 대한 반응 생성물의 농도의 분포를 모식적으로 나타내는 그래프이다.
도 18은 도 1의 실시예의 플라즈마 처리 장치에 있어서 웨이퍼 재치용 전극의 반경 방향에 대하여 값 및 분포를 조절하여 공급되는 RF 기판 바이어스 전력의 다른 예를 나타내는 그래프이다.
도 19는 도 1에 나타내는 실시예에 있어서 막 두께 모니터로부터의 출력을 이용하여 웨이퍼 재치용 전극의 내측의 영역과 외측의 영역에의 RF 기판 바이어스 전력의 Duty를 조절하는 경우의 웨이퍼의 에칭 레이트와 RF 기판 바이어스 전력의 시간 평균값의 관계를 모식적으로 나타내는 그래프이다.
도 20은 도 19에 나타내는 예에 있어서 에칭 시간의 추이에 대한 에칭 깊이의 변화의 예를 나타내는 그래프이다.
도 21은 도 1에 나타낸 실시예에 있어서 실시되는 도 19, 20에 나타내어진 에칭 처리의 동작의 조절의 흐름을 나타내는 플로우 차트이다.
도 22는 본 발명의 제 2 실시예에 관련된 플라즈마 처리 장치에 있어서, 펄스 플라즈마를 이용하여 웨이퍼의 면 내 방향으로 있어서 다른 위치 또는 영역에 배치된 복수의 전극에 다른 위상의 RF 기판 바이어스 전력을 공급하여 웨이퍼를 처리하는 경우의 플라즈마 형성용의 전력 및 RF 기판 바이어스 전력의 타임 차트 및 당해 처리의 결과를 나타내는 표이다.
도 23은 도 22에 나타내는 실시예의 변형예에 있어서의 플라즈마 형성용의 전력 및 RF 기판 바이어스 전력의 타임 차트 및 당해 처리의 결과를 나타내는 표이다.
도 24는 도 22에 나타내는 실시예의 다른 변형예에 있어서의 플라즈마 형성용의 전력 및 RF 기판 바이어스 전력의 타임 차트 및 당해 처리의 결과를 나타내는 표이다.
도 25는 도 22에 나타내는 실시예의 다른 변형예에 있어서의 플라즈마 형성용의 전력 및 RF 기판 바이어스 전력의 타임 차트이다. 웨이퍼면 내에서의 기판 바이어스 전원 출력 차트
도 26은 도 22에 나타내는 실시예의 다른 변형예에 있어서의 플라즈마 형성용의 전력 및 RF 기판 바이어스 전력의 타임 차트 및 당해 처리의 결과를 나타내는 종단면도이다.
본 발명의 실시형태에 대하여 도면을 이용하여 이하에 설명한다.
[실시예 1]
이하, 본 발명의 실시예를 도 1 내지 21을 이용하여 설명한다. 도 1은, 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다. 본 예의 플라즈마 처리 장치는 진공 용기 내부의 처리실 내에서 그 내부의 시료대 상면 상에 놓여 정전 흡착되어 유지된 반도체 웨이퍼 등의 시료를 처리실 내에 형성한 플라즈마를 이용하여 에칭 처리하는 장치이며, 플라즈마를 형성하는 전계로서 마이크로파를 이용하여 이것과 자계의 상호 작용에 의한 전자 사이클로트론 공명에 의해 처리실 내의 가스를 여기하여 플라즈마화하는 마이크로파 ECR(Electron Cyclotron Resonance) 에칭 장치이다.
본 실시예의 플라즈마 처리 장치는, 내부에 원통 형상의 처리실(106)을 갖고 상부가 개방된 원통 형상을 구비한 진공 용기(101)의 상부 상단(上端) 상방에, 진공 용기(101) 내에 에칭 가스를 봉입하기 위한 유전체창(105)(예를 들면 석영제)이 놓인다. 유전체창(105)의 외주연부 하면과 진공 용기(101)의 원통형의 측벽 상단부의 상면이 대향하여 O링 등의 시일 수단을 사이에 두고 연결함으로써 내측이 외측에 대하여 기밀하게 봉지된 처리실(106)이 형성된다.
진공 용기(101)의 상부의 유전체창(105)의 하방에는, 진공 용기(101) 내의 처리실(106)의 천장면을 구성하여 그 내부에 에칭용의 가스를 도입하기 위한 복수의 관통 구멍이 배치되고 원판 형상을 가지며 전계가 투과 가능한 재료(예를 들면 석영제)로 구성된 샤워 플레이트(104)가 배치된다. 또, 본 실시예에서는, 샤워 플레이트(104)와 유전체창(105)의 사이에는 간극이 배치되고, 당해 간극에는 에칭용의 가스를 흐르게 하기 위한 가스 공급 장치(107)가 연결되며, 여기서부터 공급된 에칭 가스는 간극 내에 도입되어 내부에서 확산한 후 샤워 플레이트(104)의 관통 구멍으로부터 처리실(106) 내에 상방으로부터 도입되도록 구성되어 있다.
또, 진공 용기(101)의 하부에는 처리실(106)의 바닥부와 연통된 진공 배기구가 배치되고, 이것과 연통하도록 터보 분자 펌프 등에 진공 펌프를 포함하는 진공 배기 장치가 진공 용기(101)와 연결되어 있다. 본 예의 플라즈마 처리 장치는, 진공 용기(101) 내의 처리실(106)의 압력은, 샤워 플레이트(104)를 개재하여 공급되는 가스의 유량, 속도와 진공 배기구로부터 배기되는 배기의 유량, 속도와의 밸런스에 의해 조절되는 구성이다.
또한, 플라즈마를 생성하기 위한 전력을 처리실(106)에 전송하기 위해, 본 예의 유전체창(105)의 상방에는 전원으로부터 발생한 플라즈마 형성을 위한 전계가 내부를 전파하는 도파관(108)이 배치되어 있다. 전계의 주파수에 따라서는, 전원과 케이블 등을 개재하여 접속된 원판 형상의 안테나가 배치된다. 도파관(108)(또는 안테나)으로 전송되는 전계는 전계 발생용 전원(109)으로부터 발진시킨다. 전계의 주파수는 특별히 한정되는 것은 아니지만, 본 실시예에서는 2.45㎓의 마이크로파가 이용된다.
또, 본 실시예에서는, 플라즈마를 소정의 주기마다 및 기간으로 간헐적으로 형성하여 시료의 처리를 실시 가능하게 하기 위해, 전계 발생용 전원(109)에는 펄스 변조용 신호 발생기(112)가 접속되어 있다. 또한, 처리실(106)의 외주를 둘러싸는 진공 용기(101)의 측벽의 외측에는 이것을 둘러싸서, 자계를 형성하기 위한 자기장 발생 코일(110)(솔레노이드 코일)이 배치되어 있다.
처리실(106)의 하부에는, 그 상면에 웨이퍼가 재치되어 유지되는 원통 형상을 갖는 웨이퍼 재치용 전극(103)이 유전체창(105) 또는 샤워 플레이트(104)에 그 상면을 대향시켜 설치된다. 웨이퍼 재치용 전극(103)은 내부에 배치되어 원통형을 갖는 금속제의 기재를 갖고 그 상면에는 유전체 재료를 용사(溶射)하여 형성된 유전체제의 막(도시 생략)이 당해 상면을 피복하여 배치되어 있다.
유전체제의 막(유전체막)의 내부에는 금속제의 막 형상의 전극이 내장되어 배치되고, 당해 전극에는 고주파 필터 회로(115)를 개재하여 직류 전원(116)이 접속되어 있다. 또한, 웨이퍼 재치용 전극(103)에는, 후술하는 바와 같이 내부의 전극에 매칭 회로(113)를 개재하여 RF 기판 바이어스 전원(114)이 접속된다.
진공 용기(101)의 측벽에 연결된 도시하지 않은 다른 진공 용기이며 내부의 감압된 공간을 당해 내부에 배치된 반송용의 로봇의 아암 상에 놓여 반송되고, 아암이 신장되어 처리실(106) 내에 반송된 웨이퍼(102)는, 웨이퍼 재치용 전극(103)에 수수(授受)되어 그 상면에 놓인다. 유전체막 내의 전극에 직류 전원(116)으로부터 인가되는 직류 전압에 의해 유전체막 상면과 웨이퍼(102) 하면의 사이에 형성된 정전기력에 의해 웨이퍼(102)가 유전체막 상면에 흡착되어 유지된다.
이 상태에서, 처리실(106) 내에 처리용의 에칭 가스가 샤워 플레이트(104)의 관통 구멍으로부터 공급되고, 내부가 처리에 적합한 소정의 압력으로 된 것이 검출되면, 전계 발생용 전원(109)에 의해 발진된 소정의 주파수의 전계가 도파관(108)을 전파하여 처리실(106) 내에 도입되며, 자기장 발생 코일(110)로부터 공급된 자계와의 상호 작용에 의해 가스가 여기되어 처리실(106) 내에 고밀도의 플라즈마(111)가 형성된다. 웨이퍼 재치용 전극(103)에 접속된 RF 기판 바이어스 전원(114)으로부터 고주파 전력이 인가됨으로써, 플라즈마(111)의 전위에 따라 웨이퍼(102) 상면 상방에 바이어스 전위가 형성되고, 전위차에 의해 플라즈마(111) 내부의 이온 등의 하전 입자가 웨이퍼(102) 상면에 유인되어 상면의 막 구조의 처리 대상의 막이 에칭 처리된다.
도 2를 이용하여, 본 실시예의 웨이퍼 재치용 전극의 구성에 대하여 더 상세하게 설명한다. 도 2는, 도 1에 나타내는 실시예의 웨이퍼 재치용 전극의 구성을 확대하여 모식적으로 나타내는 도면이다.
본 도면에서는, 웨이퍼 재치용 전극(103) 중, 그 상면을 구성하는 유전체막(201)과, 유전체막(201) 내에 배치된 막 형상의 전극이며 중앙 측에 배치된 내측 전극(202) 및 그 외주 측에 배치된 링 형상의 외측 전극(203)과, 이들과 전기적으로 접속되어 웨이퍼(102)에 이온을 인입하는 고주파 전력을 공급하는 RF 기판 바이어스 전원(207) 및 이들에 전기적으로 접속되어 전력의 공급을 조절하는 제어 회로를 추출하여 모식적으로 나타내고 있다.
본 예에 있어서는, RF 기판 바이어스 전원(207)으로부터의 고주파(RF) 전력은 2개로 분기되어 각각이 내측 전극(202) 및 외측 전극(203)에 공급되는 구성을 구비하고 있다. 또, 이들 전극은, 웨이퍼(102)의 상방에서 보아, 그 중앙 측의 영역과 그 외주 측의 링 형상의 영역에 웨이퍼(102)의 반경 방향에 대하여 그 면적이 같거나 이것으로 간주될 정도로 근사한 값을 갖도록 유전체막(201) 내에 배치되어 있다.
또한, 이들 전극은 단일이 아니어도 되고 복수의 막 형상의 전극의 집합으로 구성되어 있어도 된다. 또, 내측 전극(202)과 외측 전극(203)의 각각은 고주파 필터 회로(115)를 개재하여 직류 전원(116)과 전기적으로 접속되어 있고, 이들 각각에 극성의 다른 직류 전압이 인가됨으로써, 유전체막(201) 내에 축적된 전하에 의해 형성된 정전기력에 의해 웨이퍼(102)를 당해 막 상면을 향해 흡착시켜, 웨이퍼 재치용 전극(103) 상에 웨이퍼(102)를 유지하고 있다. 도 2에서는, 내측 전극(202), 외측 전극(203)에 접속되는 각각 2개의 직류 전원에 대해서는 도시를 생략하고 있다.
본 실시예에서는, 제어 장치에 의해 내측 전극(202)에의 전력의 공급이 조절됨으로써 그 상방에 위치하는 웨이퍼(102)의 중심부에서의, 외측 전극(203)에의 전력의 공급이 조절됨으로써 그 상방의 웨이퍼(102)의 외주부에서의 에칭 처리의 특성이 조절된다. 분기시킨 RF 기판 바이어스 전원(207)으로부터의 고주파 전력은, 정합기(도면상 M.B.)를 개재하여, 각각이 내측과 외측의 ESC막에 고주파 전력을 전송시키도록 ON/OFF와의 사이에서 전환이 실시되는 전기식 고속 릴레이(204, 205)에 접속되어 있다.
또, 전기식 고속 릴레이(204, 205)는, 이들을 각각 소정의 주기에서 ON 또는 OFF시키기 위한 방형파 또는 펄스 형상의 신호를 각각에 발신하는 타이밍 컨트롤러(206)와 전기적으로 접속되어 있다. 또, 내측 전극(202), 외측 전극(203)에의 바이어스 전력의 간헐적인 인가를 실시하기 위해, RF 기판 바이어스 전원(207)에는 펄스 변조용 신호 발생기(208)가 접속되어도 된다.
또, 본 실시예의 플라즈마 처리 장치의 진공 용기(101)에는, 원판 형상을 갖는 웨이퍼(102)의 중심과 또 외주 측의 소정의 위치의 막 구조에 있어서의 처리 중의 막의 두께를 검출하기 위한 검출기인 막 두께 모니터(301, 302)가 유전체창(105) 상방에 배치되어 있다. 도 3에, 이들 막 두께 모니터(301, 302)에 의한 막 두께의 검출의 구성을 모식적으로 나타낸다.
본 예에 있어서, 막 두께 모니터(301, 302)는 광학적인 검지기를 갖고, 이들이 웨이퍼(102)의 원형의 중심부(303)의 특정한 개소와 그 외측의 링 형상의 외주부(304)의 특정한 개소로부터의 광을 검지한 결과를 각각 출력한다. 출력의 결과는, 케이블 혹은 통신 회로나 네트워크 등의 통신 수단을 개재하여 접속된 도시하지 않은 제어 장치에 송신되고, 제어 장치가 막 구조의 처리 대상의 나머지 막 두께 혹은 홈 또는 구멍의 깊이를 검출하며, 이것에 의거하여 플라즈마 처리 장치의 동작 혹은 처리의 조건을 조절한다.
본 실시예의 플라즈마 처리 장치는, 웨이퍼(102)의 면 내 방향에 대하여 RF 기판 바이어스 전력을 인가하는 시간의 값을 가변하도록 조절하거나, 또는 RF 기판 바이어스 전원(114 또는 207)의 ON과 OFF의 기간의 주기와 비율(Duty)의 조절 및 막 두께 모니터로부터의 출력에 의거하여 RF 기판 바이어스 전원(114 또는 207)의 Duty를 조절함으로써, 웨이퍼(102)의 면 내 방향에 대한 에칭 처리의 불균일을 억제하고 있다.
본 실시예에서는, RF 기판 바이어스 전력을 내측 전극(202), 외측 전극(203)의 각각에 인가하는 시간은, RF 기판 바이어스 전력의 제어 파라미터인 Duty를 타이밍 컨트롤러(206) 또는 펄스 변조용 신호 발생기(208)를 이용하여 증감함으로써 조절한다. 즉, 타이밍 컨트롤러(206)로부터의 소정의 주기, 기간으로 증감하는 2개의 펄스파 또는 방형파의 신호의 값에 따라 전기식 고속 릴레이(204, 205)의 각각이 바이어스 전력의 급전 경로를 접속(ON)과 비접속(OFF)의 사이에서 전환되거나, 혹은 펄스 변조용 신호 발생기(208)로부터의 소정의 주기, 기간으로 증감하는 2개의 펄스파 또는 방형파의 신호가 중첩되어 그 신호의 값에 따라 RF 기판 바이어스 전원(114 또는 207)의 출력은 고출력값(ON)과 저출력 또는 0(OFF)의 사이에서 전환된다.
이와 같이, 본 실시예의 RF 기판 바이어스 전원(114 또는 207)으로부터 공급되는 전력은, 특정한 주파수의 고주파 전력의 출력에 대하여 타이밍 컨트롤러(206) 또는 펄스 변조용 신호 발생기(208)에 의해 조절된 값의 ON과 OFF의 주기와 기간의 방형파 또는 펄스파가 중첩되어 당해 ON과 OFF의 각각의 시각에 있어서 당해 특정 주파수의 고주파 전력의 진폭이 2개의 값으로 증감하는 것이 된다. 결과적으로 내측 전극(202)과 외측 전극(203)에 공급되는 고주파 전력, 예를 들면 전압의 파형은, RF 기판 바이어스 전원(114 또는 207)이 발생하는 고주파 전력의 주파수와 특정한 큰 진폭을 갖는 ON의 제 1 기간과 이것에 이어지는 동일한 주파수에서 특정한 작은 진폭 또는 진폭이 0이 되는 OFF의 제 2 기간이 소정의 주기로 반복하는 것이 된다. OFF 기간에서 진폭이 0이 되는 경우에는 고주파 전력은 간헐적으로 공급되게 된다.
본 실시예에서는, RF 기판 바이어스 전원(114 또는 207)이 발생하는 고주파 전력의 이러한 파형의 조절을 시간 변조라고 부른다. 또 Duty는, RF 기판 바이어스 전원(114 또는 207)으로부터의 출력을 시간 변조(또는 펄스 변조)할 때에 이용되는 파라미터 지표이다.
타이밍 컨트롤러(206) 또는 펄스 변조용 신호 발생기(208)에 있어서, RF 기판 바이어스 전원(114 또는 207)의 출력이 간헐적으로 되는 경우에는 간헐의 주기인 주파수가 설정된다. 본 실시예에 있어서 Duty는, 타이밍 컨트롤러(206) 또는 펄스 변조용 신호 발생기(208)가 출력하는 방형파 또는 펄스파의 주파수의 1주기에 있어서의 RF 기판 바이어스 전원(114 또는 207)으로부터의 RF 기판 바이어스 전력의 ON이 되는 시간의 비율로서 설정된다.
다음으로, 본 실시예에 있어서의 웨이퍼(102)의 면 내 방향에 대한 에칭 처리의 분포의 조절에 대하여 도 4 내지 15를 이용하여 설명한다. 도 4는, 도 1에 나타내는 플라즈마 처리 장치의 웨이퍼의 면 내 방향에 대한 에칭 레이트의 분포의 일례를 모식적으로 나타내는 그래프이다. 본 도면에서는, 웨이퍼(102)의 중앙부의 영역에서의 에칭 레이트가 외주 측의 영역에서의 것보다 큰 경우, 즉 면 내 방향에 대한 에칭 레이트(처리 속도)가 볼록 분포가 되는 경우가 나타내어져 있고, 이들의 에칭 레이트는 RF 기판 바이어스 전력의 값에 대하여 비례하는 의존성을 나타내고 있다.
도 4에 나타내는 바와 같은 웨이퍼면 내의 에칭 레이트 분포를 갖는 웨이퍼(102)의 처리 대상의 막을 처리하는 프로세스의 조건에 있어서, RF 기판 바이어스 전력을 소정의 값, 예를 들면 X0[W]으로 설정한 경우, 웨이퍼(102)의 면 내 방향의 에칭 깊이의 에칭 시간 의존성을 도 5에 나타낸다. 도 5는, 도 4에 나타내는 처리의 조건에 있어서의 웨이퍼(102)의 면 내 방향의 에칭 깊이의 에칭 시간 의존성을 모식적으로 나타내는 그래프이다.
본 도면에 나타내어지는 바와 같이, RF 기판 바이어스 전력을 X0[W]으로 설정하면, 웨이퍼(102)의 중심부의 에칭 깊이가 깊고, 웨이퍼(102)의 외주부의 에칭 깊이가 얕아져, 웨이퍼면 내의 에칭 깊이 균일성이 부족하다는 문제가 생긴다. 한편, 종래 기술에 의한 플라즈마 처리 장치에서는, 웨이퍼(102)의 면 내 방향에 대하여 웨이퍼(102)에 인가하는 RF 기판 바이어스 전력을 변화시킬 수 없지만, 본 실시예에서는 웨이퍼면 내에서 웨이퍼에 인가하는 RF 기판 바이어스 전력을 제어할 수 있다.
그래서, 도 6에, 본 실시예에 있어서의 웨이퍼(102)의 면 내 방향에 대하여 웨이퍼(102)에 인가하는 RF 기판 바이어스 전력의 분포를 조절한 예를 나타낸다. 도 6은, 도 1에 나타내는 실시예에 있어서 웨이퍼 재치용 전극 내의 전극에 공급하는 고주파 전력의 값의 예를 모식적으로 나타내는 그래프이다.
본 도면에 나타내는 바와 같이, 웨이퍼(102)의 면 내 방향에 대하여 에칭 레이트가 균일해지도록, 내측 전극(202)과 외측 전극(203)에 공급하는 고주파 전력의 값을 웨이퍼의 면 내 방향에 대해 변화시키고 있다. 즉, 제어 장치에 있어서 웨이퍼(102)의 중심부의 RF 기판 바이어스 전력이 X1[W]로 설정되고, 웨이퍼 외주부의 RF 기판 바이어스 전력이 Y1[W]로 설정되며, 각각 내측 전극(202), 외측 전극(203)에 공급된다. 이에 따라 웨이퍼(102)의 중심부와 웨이퍼(102)의 외주부의 에칭 레이트의 차가 저감되어 처리 결과의 불균일함이 억제된다.
도 6에서 설정한 RF 기판 바이어스 전력을 이용하여 에칭한 경우의 웨이퍼면 내의 에칭 깊이의 시간 의존성을 도 7에 나타낸다. 도 7은, 도 6에 나타내는 실시예에 있어서 웨이퍼 재치용 전극 내의 전극에 고주파 전력이 공급된 경우의 에칭 처리의 결과를 모식적으로 나타내는 그래프이다.
본 도면에 나타내는 바와 같이, 도 6과 같이 웨이퍼(102)의 면 내 방향에 대하여 바이어스 전위 형성용의 고주파 전력을 분포시킴으로써, 웨이퍼(102)의 면 내 방향에 대한 에칭 레이트의 불균일함이 억제되어, 에칭 깊이의 균일성이 향상된다. 이와 같이, 웨이퍼(102)의 면 내 방향에 대한 처리의 특성이 볼록 분포가 되도록 한 프로세스에 있어서, 내측 전극(202), 외측 전극(203)의 각각에의 RF 기판 바이어스 전원으로부터의 출력을 조절하여 분포를 원하는 것으로 함으로써, 당해 처리의 특성을 웨이퍼(102)의 면 내 방향에 대하여 소기의 것에 가깝게 할 수 있다.
또한, 제어 장치가, 도 4에 나타내는 바와 같은 미리 취득되어 RF 기판 바이어스 전력의 값과 처리의 특성, 예를 들면 에칭 레이트와의 관계를 기억한 데이터를 참조하고 이것에 의거하여, 웨이퍼(102)의 중심부와 외주부에서 원하는 처리의 특성, 결과, 예를 들면 에칭 레이트가 얻어지도록 한 값으로 당해 중심부와 외주부에 공급하는 RF 기판 바이어스 전력을 조절하여 처리를 행한다. 이에 따라, 예를 들면 도 7과 같이, 웨이퍼(102)의 면 내 방향에 대하여 불균일함이 저감된 에칭 깊이를 얻을 수 있다.
본 예에 있어서는, RF 기판 바이어스 전력은, Duty(ON 및 OFF의 주기와 기간 혹은 그 비율)의 값과 평균 바이어스 전력의 관계에 의거하여, 제어 장치로부터의 지령 신호를 받은 도시되지 않은 타이밍 컨트롤러(206)에 의해 조절된다. 도 8에, RF 기판 바이어스 전력을 간헐 출력하는 경우의 RF 기판 바이어스 전력의 Duty의 의존성을 나타낸다. 도 8은, 도 1에 나타내는 실시예에 있어서 RF 기판 바이어스 전력을 간헐 출력하는 경우의 RF 기판 바이어스 전력의 Duty의 의존성을 모식적으로 나타내는 그래프이다.
본 예에서는, 도 6에서 나타낸 웨이퍼(102)의 RF 기판 바이어스 전력인 웨이퍼(102) 중앙 측 부분에 대응하는 내측 전극(202)에 공급되는 출력 전력 X1[W]과 웨이퍼(102)의 외주부에 대응하는 외측 전극(203)에 공급되는 출력 전력 Y1[W]이, 타이밍 컨트롤러(206)가 발신하는 방형파 또는 펄스파의 ON과 OFF의 비율로 조절되고, 이들에 대응하는 웨이퍼(102)의 면 내 방향에 대한 다른 영역에서의 ON/OFF의 Duty로서 각각 X1[%], Y1[%]로 설정된다. 도 8의 경우의 펄스파의 신호 및 인가되는 RF 기판 바이어스 전력을 도 9에 나타낸다.
도 9는, 도 8에 나타내어지는 Duty의 설정에 의거하여 타이밍 컨트롤러로부터 출력된 펄스 파형 또는 방형 파형과 내측 전극 및 외측 전극에 공급되는 RF 기판 바이어스 전력의 파형의 예를 나타내는 그래프이다. 본 도면에 나타내는 바와 같이, 도 8의 예에서는, 내측 전극(202)에 공급되는 RF 기판 바이어스 전력은, RF 기판 바이어스 전원(114 또는 207)으로부터의 소정의 주파수의 고주파 전력에 타이밍 컨트롤러(206)의 내측 방향의 출력 단부(端部)로부터 공급되는 Duty X1[%]의 방형파 또는 펄스파인 내측 펄스가 중첩되고, 전력의 전압의 파형은 당해 내측 펄스의 ON의 기간만 소정의 진폭 및 주파수의 고주파 전력이 출력되며 OFF의 기간에서는 진폭이 0이 되는 간헐적인 파형을 갖는 것이 된다.
또, 외측 전극(203)에 공급되는 RF 기판 바이어스 전력은, RF 기판 바이어스 전원(114 또는 207)으로부터의 소정의 주파수의 고주파 전력에 타이밍 컨트롤러(206)의 외측 방향의 출력 단부로부터 공급되는 Duty Y1[%]의 방형파 또는 펄스파인 외측 펄스가 중첩되고, 전력의 전압의 파형은 당해 외측 펄스의 ON의 기간만 소정의 진폭 및 주파수의 고주파 전력이 출력되며 OFF의 기간에서는 진폭이 0이 되는 간헐적인 파형을 갖는 것이 된다. 본 예에서는, 도 8에 나타내는 바와 같이 외측 펄스의 Duty Y1의 값이 내측 펄스의 값 X1보다 크게 설정되어 있고, 이것은 도 9에 있어서 이들의 펄스 파형은 외측 펄스 쪽이 공통의 반복의 주기에 대한 ON이 되는 기간의 비율(Duty비)이 내측 펄스의 것보다 커져 있는 것으로부터도 알 수 있다.
이러한 파형의 RF 기판 바이어스 전력을 내측 전극(202), 외측 전극(203)의 각각에 공급함으로써, 각각의 전극 상에 형성되는 RF 기판 바이어스 전압의 파형은, 이들의 RF 기판 바이어스 전력의 것에 준한 것이 됨과 함께, 그 시간적인 평균값은, 공통의 RF 기판 바이어스 전원(114 또는 207)으로부터의 소정의 주파수의 고주파 전력과 펄스 파형의 ON의 기간의 펄스 주기에 대한 비율(Duty비)의 값의 승적(乘積)에 비례한 것이 된다. 결과적으로, 외측 전극(203)에 공급되는 RF 기판 바이어스 전력의 전압의 평균적인 값은 내측 전극(202)에 공급되는 것보다 큰 것이 되고, 플라즈마(111) 중으로부터 유인되는 하전 입자의 시간적으로 평균낸 양은 웨이퍼(102)의 외측 전극(203)에 대응한 외측의 영역 쪽이 내측 전극(202)에 대응한 중앙 측의 영역보다 큰 것이 된다.
이러한 웨이퍼(102) 반경 방향에 대하여 간헐적으로 공급되는 RF 기판 바이어스 전력의 크기를 중앙부의 영역과 외주부의 영역에서 가변하도록 조절함으로써, 웨이퍼(102)의 막 구조의 에칭 레이트나 에칭 깊이 등의 처리의 특성을 웨이퍼(102)의 반경 방향에 대하여 변화시켜 원하는 분포에 가깝게 할 수 있다. 이것에 의해, 웨이퍼(102)의 반경 방향에 대하여 처리의 결과의 불균일성이 억제된 플라즈마 처리를 실현할 수 있다.
특히, 웨이퍼(102)의 중심부로부터 외주부에서의 에칭 레이트의 불균일함이 저감되고, 웨이퍼(102)의 면 내 방향의 전체에 걸쳐 반도체 디바이스의 전기적 특성이나 성능의 편차가 억제되어, 수율이 향상되는 효과를 가질 수 있다. 또, 에칭 후의 처리 형상을 웨이퍼(102)의 반경 방향에 대하여 높은 정밀도로 조절하고, 당해 웨이퍼(102)로부터 제조되는 반도체 디바이스의 전기적 특성이나 성능의 불균일성을 억제하여, 수율을 향상할 수 있다.
웨이퍼(102)의 반경 방향에 대한 처리의 특성이 오목형이 되는 경우에 대한 RF 기판 바이어스 전력의 조절에 대하여 도 10 내지 도 15를 이용하여 설명한다. 도 10은, 웨이퍼(102)의 반경 방향에 대한 처리의 특성이 오목형이 되는 경우의 웨이퍼면 내의 에칭 레이트의 일례를 모식적으로 나타내는 그래프이다.
도 10은, 웨이퍼(102)의 반경 방향에 대한 에칭 레이트가 외주 측의 영역 쪽이 중앙 측의 영역에서의 값보다 큰 오목 분포가 되는 경우이고, 에칭 레이트의 RF 기판 바이어스 전력(바이어스 파워)에 대한 의존성을 나타내고 있는 것이다. 도 10에 나타내는 바와 같은 웨이퍼면 내의 에칭 레이트 분포를 갖는 에칭 프로세스에 있어서, RF 기판 바이어스 전력(바이어스 파워)을 예를 들면 X0[W]으로 설정한 경우, 웨이퍼(102)의 면 내 방향에 대한 에칭 깊이의 값의 RF 기판 바이어스 전력의 값에 대한 의존성은 도 11과 같이 된다.
이 도면과 같이, RF 기판 바이어스 전력을 X0[W]으로 설정한 경우, 웨이퍼(102)의 중심부에서의 에칭 깊이가 얕고, 웨이퍼(102)의 외주부의 에칭 깊이가 큰 분포가 되어, 웨이퍼(102)의 면 내 방향에 대한 에칭 깊이가 불균일하게 되어버린다는 문제가 있다. 이것은, 웨이퍼(102)에 인가하는 RF 기판 바이어스 전력을 웨이퍼(102)의 면 내 방향에 대하여 변화시킬 수 없는 종래 기술의 플라즈마 처리 장치에서는 에칭 깊이의 불균일을 억제할 수 없다는 문제가 생기는 것을 나타내고 있다.
한편, 본 실시예에서는, 도시하지 않은 제어 장치로부터의 지령 신호에 의거하여, 도 12에 나타내는 바와 같이, 웨이퍼(102)의 반경 방향에 대하여 처리의 특성, 예를 들면 에칭 레이트가 균일해지도록, 웨이퍼(102)의 중심부에 대응하는 내측 전극(202)에 공급하는 RF 기판 바이어스 전력(바이어스 전력)의 값을 X2[W]로 설정하고, 웨이퍼(102)의 외주부에 대응하는 외측 전극(203)에 공급하는 RF 기판 바이어스 전력을 Y2[W]로 설정한다. 특히, 웨이퍼(102)의 중심부와 외주부의 에칭 레이트의 불균일성, 차를 저감하도록 각각의 전력의 값을 설정한다.
도 12와 같이 설정된 RF 기판 바이어스 전력을 이용하여 웨이퍼(102)를 에칭한 경우의 웨이퍼면 내의 에칭 깊이의 에칭 시간에 대한 의존성을 도 13에 나타낸다. 이 도면의 예에서는, 도 12에서 설정한 내측 및 외측의 영역의 각각에 설정된 RF 기판 바이어스 전력 X2, Y2[W]가 되도록, 내측 전극(202), 외측 전극(203)의 각각의 Duty를 타이밍 컨트롤러(206)에 의해 조절함으로써, 웨이퍼면 내의 에칭 레이트의 불균일이 저감되고, 에칭 시간에 대한 특성을 동일하거나 또는 이것에 근사시킨 것으로 함으로써, 에칭 깊이의 면 내 방향에 대한 균일성이 향상된다.
본 실시예에서는, 도 10에 나타내는 바와 같은 미리 취득하고 있었던 바이어스 전력과 에칭 레이트의 관계에 의거하여, 도 12에 나타내는 바와 같은 웨이퍼 중심부와 외주부에서 에칭 레이트가 같아지는 RF 기판 바이어스 전력으로 에칭 처리를 행한다. 이에 따라, 예를 들면 도 13과 같이, 웨이퍼면 내에서 균일한 에칭 깊이를 얻을 수 있다는 효과가 있다.
도 14, 15에, 타이밍 컨트롤러(206)를 이용하여, Duty와 평균 바이어스 전력의 관계에 의거하여 RF 기판 바이어스 전력을 제어하는 예에 대하여 설명한다. 도 14는, RF 기판 바이어스 전력을 간헐 전력 출력하는 경우의 RF 기판 바이어스 전력의 시간의 평균값과 Duty의 의존성을 모식적으로 나타내는 그래프이다.
본 예에서는, 내측 전극(202)과 외측 전극(203)의 각각에 공급되는 RF 기판 바이어스 전력의 값이 타이밍 컨트롤러(206)로부터 출력되는 펄스로부터, 도 12에서 나타낸 웨이퍼면 내의 RF 기판 바이어스 전력인 웨이퍼 내측부의 출력 전력 X2[W]와 웨이퍼 외주부의 출력 전력 Y2[W]를 타이밍 컨트롤러(206)로부터의 신호에 따라 ON/OFF의 전환의 Duty로서 각각 X2[%], Y2[%]로 조절된다. 이러한 경우의 타이밍 컨트롤러(206)에 의한 펄스 신호 및 인가되는 고주파 바이어스를 도 15에 나타낸다.
도 15는, 도 14에 나타내어지는 Duty의 설정에 의거하여 타이밍 컨트롤러로부터 출력된 펄스 파형 또는 방형 파형과 내측 전극 및 외측 전극에 공급되는 RF 기판 바이어스 전력의 파형의 예를 나타내는 그래프이다. 본 도면에 나타내는 바와 같이, 도 14의 예에서는, 내측 전극(202)에 공급되는 RF 기판 바이어스 전력은, RF 기판 바이어스 전원(114 또는 207)으로부터의 소정의 주파수의 고주파 전력에 타이밍 컨트롤러(206)의 내측 방향의 출력 단부로부터 공급되는 Duty X2[%]의 방형파 또는 펄스파인 내측 펄스가 중첩되고, 전압의 파형이 당해 내측 펄스의 ON의 기간만 소정의 진폭 및 주파수의 고주파 전력이 출력되는 간헐적인 파형을 갖는 것이 된다.
또, 외측 전극(203)에 공급되는 RF 기판 바이어스 전력은, RF 기판 바이어스 전원(114 또는 207)으로부터의 소정의 주파수의 고주파 전력에 타이밍 컨트롤러(206)의 외측 방향의 출력 단부로부터 공급되는 Duty Y2[%]의 방형파 또는 펄스파인 외측 펄스가 중첩되고, 전력의 전압의 파형은 당해 외측 펄스의 ON의 기간만 소정의 진폭 및 주파수의 고주파 전력이 출력되는 간헐적인 파형을 갖는 것이 되고, 내측 펄스의 Duty X2의 값이 외측 펄스의 값 Y2보다 크게 설정된 것에 대응하여, 내측 펄스 쪽이 Duty비가 외측 펄스의 것보다 커져 있다.
이러한 파형의 RF 기판 바이어스 전력이 내측 전극(202), 외측 전극(203)의 각각에 공급되고, 각각의 전극 상에 형성되는 RF 기판 바이어스 전압의 시간적인 평균값은, 공통의 RF 기판 바이어스 전원(114 또는 207)으로부터의 소정의 주파수의 고주파 전력과 각각의 전압의 Duty비의 값의 승적에 비례하기 때문에, 내측 전극(202)에 공급되는 RF 기판 바이어스 전력의 전압의 평균적인 값을 외측 전극(203)에 공급되는 것보다 커진다. 이와 같이, 웨이퍼(102) 반경 방향에 대하여 간헐적으로 공급되는 RF 기판 바이어스 전력의 크기를 중앙부의 영역과 외주부의 영역에서 가변하도록 조절함으로써, 웨이퍼(102)의 막 구조의 에칭 레이트나 에칭 깊이 등의 처리의 특성을 웨이퍼(102)의 반경 방향에 대하여 변화시켜 원하는 분포에 가깝게 할 수 있다. 이것에 의해, 웨이퍼(102)의 반경 방향에 대하여 처리의 결과의 불균일성이 억제된 플라즈마 처리를 실현된다.
상기 구성에 의해, 웨이퍼(102)의 면 내 방향에 대한 처리의 특성, 예를 들면 에칭 레이트나 에칭 깊이의 값의 균일성이 향상되어, 제조되는 반도체 디바이스의 수율이 향상된다. 또한, 상기 예에서 조절되는 웨이퍼(102)의 반경 방향에 대한 Duty의 값과 그 분포는, 플라즈마(111)의 이온 에너지 및 내부 파라미터의 값으로부터 영향을 받기 어려운, 말하자면 독립된 것이기 때문에, 종래 기술의 과제였던 에치 스톱이나 과잉 에칭에 의한 하지 누락이나 마스크 선택비(比) 부족 등의 문제의 발생을 억제할 수 있다.
다음으로, 상기 실시예의 구성을, 웨이퍼(102)의 중심부의 반응 생성물 농도가 높아짐으로써 에칭 레이트가 현저하게 저하되거나, 혹은 에치 스톱이 생겨서 웨이퍼(102)의 면 내 방향의 에칭 레이트 균일성이 현저하게 저하되는 프로세스(예를들면 SiN 프로세스 등)에 적용한 예를 나타낸다.
반응 생성물 분포에 강하게 의존하는 에칭 프로세스에 있어서의, 단위 시간당의 반응 생성물의 배기량의 웨이퍼의 반경 방향에 대한 의존성을 도 16에 나타낸다. 도 16이 나타내는 바와 같이, 단위 시간당의 반응 생성물 배기량은, 웨이퍼 중심부에서 낮고, 외주부로 갈수록 높아진다. 이것에 의해 생기는 반응 생성물의 웨이퍼면 내에서의 농도 분포를 도 17에 나타낸다. 곡선 1701이 처리 개시 직후에 발생한 반응 생성물의 농도 분포이고, 곡선 1702가 그것으로부터 t초 후의 분포이다. 외주부의 배기량에 비해 중심부의 배기량이 낮기 때문에, 반응 생성물의 분포는 웨이퍼의 직경 방향에 대하여 볼록 분포가 된다. 이러한 프로세스에 있어서는, 반응 생성물의 배기 시간의 면 내 제어가 유효하다.
본 실시예를 이용한 경우, 웨이퍼 중심부 근처의 RF 기판 바이어스의 Duty를 충분히 작게 하도록 제어함으로써, 웨이퍼 중심부의 반응 생성물의 배기 시간을 충분히 길게 할 수 있어, 반응 생성물의 영향을 크게 저감하는 것이 가능해진다. 즉 웨이퍼 중심부 근처의 RF 기판 바이어스의 Duty를 웨이퍼 외주부 근처의 RF 기판 바이어스의 Duty보다 작게 하도록 타이밍 컨트롤러(206)를 제어함으로써, 웨이퍼면 내의 반응 생성물 농도 분포를 균일화 할 수 있어, 웨이퍼면 내의 에칭 패턴의 CD 등의 균일성을 향상시킬 수 있다.
다음으로, 상기 웨이퍼(102)의 반경 방향에 대하여 웨이퍼 재치용 전극(103)에 공급하는 RF 기판 바이어스 전력의 값과 그 분포를 가변하도록 조절하는 구성의 다른 예를 도 18, 19를 이용하여 설명한다. 도 18은, 도 1의 실시예의 플라즈마 처리 장치에 있어서 웨이퍼 재치용 전극의 반경 방향에 대하여 값 및 분포를 조절하여 공급되는 RF 기판 바이어스 전력의 다른 예를 나타내는 그래프이다.
본 도면에 나타내는 바와 같이, 펄스 변조용 신호 발생기(208)로부터의 펄스파 또는 방형파의 신호에 따라 소정의 주기 및 기간으로 간헐적이고 또는 고출력과 저출력이 반복되는 RF 기판 바이어스 전원(114 또는 207)으로부터의 전력은, 타이밍 컨트롤러(206)로부터의 신호에 따른 전기식 고속 릴레이(204, 205)의 동작에 의해, 내측 전극(202)(Center), 외측 전극(203)(Edge)에 공급된다. 이 도면에서는, RF 기판 바이어스 전원으로부터의 출력(본 예에서는 전압)은 주기 τ0에서 펄스 형상으로 반복되는 펄스 파형을 갖고, 이것이 ON인 기간 τ1 중에 있어서 이 ON의 기간이 개시되는 시각으로부터 특정한 시간 τ2만큼 웨이퍼(102) 중심 측의 내측 전극(202)(Center)에 대응하는 전기식 고속 릴레이(204)를 ON의 상태로 하며, RF 기판 바이어스 전력을 당해 전극에 인가시킨다.
그 τ1 경과 후에 계속해서 웨이퍼(102)의 중심 측의 내측 전극(202)에 접속된 전기식 고속 릴레이(204)를 OFF한 시각으로부터 소정의 기간 τ3만큼 웨이퍼(102)의 외측에 대응하는 외측 전극(203)에 접속된 전기식 고속 릴레이(205)를 ON의 상태로 하여 RF 기판 바이어스 전원의 RF 기판 바이어스 전력의 ON의 기간 τ1이 종료되어 OFF의 기간이 개시된 때까지 계속시킨다. 또한, 본 예에서는 타이밍 컨트롤러(206)로부터의 신호에 의한 내측 전극(202), 외측 전극(203)에 대응하는 전기식 고속 릴레이(204, 205)의 각각이 ON/OFF를 반복하는 주기는, 결과적으로 τ0과 같아진다.
이러한 RF 기판 바이어스 전력의 공급을 행함으로써, 웨이퍼(102)의 중심부 혹은 외주부의 OFF 시간 및 인가하는 바이어스 전력의 시간 평균의 값을 임의의 것으로 조절하면서, 중심부와 외주부의 각각이 번갈아 간헐적으로 에칭된다. 이것에 의해, 웨이퍼(102)의 중심부와 외주부의 각각의 에칭의 특성이 독립적으로 조절된다. 또, 웨이퍼(102)의 중심부로부터 탈리된 반응 생성물에 의한 웨이퍼(102)의 외주부의 에칭에의 영향을 저감하거나, 혹은 원하는 것으로 조절할 수 있다. 또는, 그 반대의 효과를 얻을 수 있어 프로세스의 조건을 선택할 수 있는 영역을 크게 할 수 있고, 결과적으로 처리의 수율을 향상시킬 수 있다.
즉, 상기 구성에 의해, 웨이퍼(102)의 면 내 방향에 대한 반응 생성물의 농도와 인가하는 평균 RF 기판 바이어스 전력으로부터 처리의 특성의 조절이 가능해진다. 또, 중심부와 외주부를 동시에 에칭하는 경우와 비교하여, 에칭 중에 웨이퍼 상에 체공(滯空)하고 있는 반응 생성물량도 저감하기 때문에, 에칭에 대한 반응 생성물의 영향이 저감되는 효과도 있다.
본 방식에 의해 웨이퍼면 내에서의 에칭 레이트의 균일성이 향상됨으로써, 에칭 제품의 수율의 향상을 기대할 수 있다. 또한 본 방식에서는, 종래 기술에서는 해결할 수 없었던 반응 생성물에 의한 에칭의 저해에 기인하는 에칭 레이트의 면 내 불균일성의 해소도 가능하다.
또, RF 기판 바이어스 전력과 에칭 레이트의 상관이 미리 알고 있지 않은 프로세스, 혹은 에칭 깊이를 보다 엄밀하게 제어하고 싶은 프로세스에 있어서는, 다음과 같이 막 두께 모니터(301, 302)로부터의 출력을 이용하여 웨이퍼 재치용 전극(103)의 웨이퍼(102)의 반경 방향에 대한 RF 기판 바이어스 전력의 값과 그 분포를 조절함으로써, 처리의 특성의 웨이퍼(102)의 반경 방향에 대한 균일성의 향상을 얻을 수 있다.
도 19 내지 21을 이용하여, 도 1의 실시예에 있어서 처리 중에 막 두께 모니터를 이용하여 검출된 막 두께를 이용하여 처리를 조절하는 예를 나타낸다. 본 예에서는, 막 두께 모니터(301, 302)에 의해 피(被)에칭층의 막 두께를 축차 모니터링하여, 에칭 깊이가 웨이퍼면 내에서 균일해지도록, 웨이퍼의 중심부/외주부에 인가하는 RF 기판 바이어스의 Duty를 자동 제어한다.
도 19는, 본 예에 있어서 막 두께 모니터로부터의 출력을 이용하여 웨이퍼 재치용 전극의 내측의 영역과 외측의 영역에의 RF 기판 바이어스 전력의 Duty를 조절하는 경우의 웨이퍼의 에칭 레이트와 RF 기판 바이어스 전력의 시간 평균값의 관계를 모식적으로 나타내는 그래프이다. 도 20은, 도 19에 나타내는 예에 있어서 에칭 시간의 추이에 대한 에칭 깊이의 변화의 예를 나타내는 그래프이다.
이들 도면에 있어서는, 에칭 처리 중에 있어서 웨이퍼(102)의 중심 측 부분의 특정한 영역과 외주 측의 부분의 특정한 영역에서의 에칭 깊이가 막 두께 모니터(301, 302)를 이용하여 광학적으로 검출된 데이터를 이용하여 도시하지 않은 제어 장치에 있어서 검출된다. 이들의 값의 절대값 차가, 미리 규정한 허용값 (2001) 이상이 된 경우에, 도 19에 나타내는 바와 같이, 미리 규정한 단계 폭 (1901)에서 에칭 레이트가 높다고 검출된 측의 Duty(비)를 작게 한다.
이때, 이 단계 폭 (1901)은, 미리 테스트 웨이퍼에서의 시험 처리 등을 실시한 결과로부터 충분히 작은 값을 설정해 둔다. 이것에 의해, 에칭 레이트를 증감한 값이 헌팅 등 하여 단시간에 정정(整定)하지 않는 것과 같은 것이 억제되어 단계적으로 중심부와 외주부에서의 에칭 레이트를 양호한 정밀도로 원하는 값으로 하는 것이 가능해진다.
이러한 Duty와 에칭 특성의 제어를 행하는 동작의 흐름의 일례를 도 21에 나타낸다. 도 21은, 도 1에 나타낸 실시예에 있어서 실시되는 도 19, 20에 나타내어진 에칭 처리의 동작의 조절의 흐름을 나타내는 플로우 차트이다.
본 예에서는, 플라즈마 처리 장치는, 에칭 처리 개시 후, 처리 종료까지, 규정한 시간 폭 (2002)에서 웨이퍼 중심부와 외주부의 에칭 깊이 차가 막 두께 모니터(301, 302)를 이용하여 모니터링되어 제어 장치에 있어서 검출된다(단계 2101). 단계 2102에 있어서, 제어 장치에 있어서 처리 개시 후의 현재의 시간이 확인되어 미리 설정된 처리 시간이 경과되어 있다고 판정된 경우(도면상 No인 경우)에는 제어 장치로부터의 지령에 따라 처리가 정지된다.
처리 시간을 경과하고 있지 않다고 판정된 경우(도면상 Yes인 경우)에는, 단계 2103으로 이행하여 모니터링하여 얻어진 결과로서의 중심부와 외주부의 에칭 깊이의 차가 허용 범위 외인지의 여부가 제어 장치에 있어서 판정된다. 허용 범위 내라고 판정된 경우에는, 단계 2101로 되돌아가서 처리가 계속된다.
중심부와 외주부의 에칭 깊이의 차가 허용값을 넘었다고 판정된 경우, 단계 2104를 거쳐 단계 2105에 있어서 제어 장치로부터의 지령에 의거하여 에칭 레이트가 높은 측의 Duty를 미리 설정한 단계 폭 (1901)만큼 저감시킨다. 계속해서, 막 두께 모니터(301, 302)를 이용한 에칭 깊이의 검출이 소정의 시간만큼 실시되고, 그 차의 시간에 대한 변화량 즉 기울기를 소정의 시간 간격이 제어 장치에 있어서 검출된다(단계 2106).
다음으로, 단계 2107에 있어서, 단계 2106에 있어서 검출된 깊이 차이의 기울기가, 웨이퍼(102)의 반경 방향에 대하여 다른 검출 위치에서의 에칭 레이트가 같아졌다고 간주될 정도로 충분히 작은 임의의 값의 미리 정해진 기준값(예를 들면 0.1 등)보다 작아졌는지의 여부가 검출되고, 이것이 검출될 때까지 단계 2105 내지 2108에 나타내어지는 바와 같이, 규정한 단계 폭에 의거하여 Duty를 저감하는 공정과 당해 Duty비에서의 처리에 있어서의 에칭 깊이의 차의 변화율의 검출 및 그 기준값의 비교의 공정이 반복된다. 깊이의 차의 변화율이 기준값 미만 즉 웨이퍼(102)의 중심부와 외주부의 에칭 레이트가 같아졌다고 간주된다고 제어 장치에 의해 판정된 경우에는, 현재의 내외의 Duty의 정보를 제어 장치 내에 배치된 RAM, 플래시 메모리 혹은 하드 디스크 등의 기억 장치 혹은 메모리 내에 기억하고(단계 2109), 일단 K이를 해소하기 위해, 당초 에칭 레이트가 높았던 측의 Duty가 0이 되어 당해 측에서의 에칭이 정지된다(단계 2110 및 도 20의 2003).
그 후, 타방의 측의 처리는 계속되고 있고, 제어 장치는 이 타방의 측의 처리 중에도 막 두께 모니터(301, 302)로부터의 출력을 이용하여 에칭 깊이의 차를 검출한다(단계 2111). 미리 Duty의 제어의 타임 래그를 고려하여 적절한 값으로 설정된 완충 영역(도 20의 2004)에 깊이의 차가 도달했는지의 여부가 판정되고(단계 2112), 그 도달이 검출되면(도면상 Yes), 제어 장치에서는 깊이의 차가 해소되었다고 간주하여 단계 2109에서 기억된 Duty를 나타내는 데이터를 독출하며(단계 2113), 단계 2101로 되돌아가 기억된 내측, 외측의 Duty에서 재차 처리를 개시하는 등 에칭 레이트로 처리를 행함으로써 면 내의 에칭 깊이를 균일하게 유지한 상태에서, 에칭 처리를 행한다(도 20의 2005).
또, 웨이퍼의 중심부/외주부 중 어느 것이 먼저 원하는 에칭 깊이에 도달한 것이 막 두께 모니터에서 검지된 경우에도, 웨이퍼면 내의 Duty 제어에 의해, 에칭 레이트 면 내 균일성의 자동 제어도 가능하다.
본 방식에 의해 웨이퍼면 내에서의 에칭 레이트의 균일성이 향상됨으로써, 에칭 제품의 수율의 향상을 기대할 수 있다. 또한 이온 에너지 및 내부 파라미터로부터 독립된 제어 방식이기 때문에, 종래 기술의 과제였던, 에치 스톱이나 오버코트 에치 등의 문제도 해소된다.
[실시예 2]
본 발명의 다른 실시예에 대하여 도 22 내지 26을 이용하여 설명한다. 본 실시예는, 도 1에 나타내는 플라즈마 처리 장치와 실질적으로 동등한 플라즈마 처리 장치에 관련된 것이고, 이 플라즈마 처리 장치에 의해 실시되는 플라즈마 처리 방법에 관한 것이다.
에칭 처리를 고정밀도로 실시하기 위해서는, 플라즈마의 강도나 밀도의 값과 그 분포를 조절하여 라디칼종의 선정이나 이온량을 처리에 적합한 값으로 조절할 필요가 있다. 라디칼이나 이온의 양을 조절하는 수단으로서는, 플라즈마를 형성하는 전계의 공급을 시간 변조하여 실시하여 간헐적으로 혹은 고 및 저밀도의 플라즈마를 소정의 주기로 번갈아 형성하는 펄스 플라즈마가 고려되고 있다. 이러한 펄스 플라즈마에서는, 플라즈마의 온과 오프를 혹은 강도의 고저를 반복하여, 그 주기나 기간을 조절함으로써 플라즈마 중의 입자의 해리를 조절하여, 라디칼의 해리의 상태나 이온 밀도를 처리에 적합한 원하는 범위 내의 것이 된다.
펄스 플라즈마의 온과 오프의 혹은 강도의 고저의 반복의 주파수(이하 펄스 주파수라고 칭함) 및 반복의 1주기에 대한 온(고출력)이 되는 시간의 비(듀티비, Duty비), 나아가서는 온(고출력)이 되는 시간과 오프(OFF)가 되는 시간의 비를 파라미터로 하여, 처리 중 혹은 처리에 앞서 사전에 조절, 설정함으로써, 에칭 처리를 고정밀도로 실시하는 것이 가능해진다. 본 실시예는, 도 1에 나타내는 플라즈마 처리 장치에 있어서, 이러한 펄스 플라즈마를 이용하여 웨이퍼(102)의 면 내 방향에 있어서 다른 위치 또는 영역에 배치된 복수의 전극에 다른 위상의 RF 기판 바이어스 전력을 공급하여 웨이퍼(102)가 처리되는 예이고, 이 경우에 대하여 도 22 내지 26을 이용하여 설명한다.
도 22에 있어서 (S)는 본 예의 플라즈마 처리 장치의 플라즈마를 생성하기 위한 전계를 형성하는 전력의 출력을 나타내는 전계 제어 펄스 출력, (I) 및 (J)는 RF 기판 바이어스 전원(114 또는 207)의 출력(RF 기판 바이어스 전력)의 타임 차트의 예를 나타내는 그래프이다. (S)에서는 반복의 주파수가 1㎑, 듀티비가 50%인 예를 나타내고 있다.
한편, (I) 및 (J)는, 반복 주파수가 1㎑, 듀티비가 20%, RF 기판 바이어스 전력은 100W이다. (J)는 (I)에 대하여 3㎳의 지연 위상을 갖고 있다.
(a)는, 상기 플라즈마 형성의 전계의 공급과 RF 기판 바이어스 전력의 공급 하에 소정의 종류의 막을 갖는 막 구조를 처리한 경우의 결과를 정리한 표이다. (a)의 No.1, No.2는, 웨이퍼(102) 상면의 막 구조로서 폴리 실리콘(이하 Poly라고 함) 및 실리콘 산화막(이하 OX라고 함)의 블랭킷 웨이퍼에서의 에칭 레이트를 측정한 결과이다.
이 표로부터는, 예를 들면, 요구되는 에칭 성능이 Poly 에칭 레이트 균일성:2% 이하, OX 선택비:30 이상인 경우, No.1, No.2의 고주파 바이어스 조건에서는 이들을 충족시킬 수 없는 것을 알 수 있다.
한편, 본 실시예에 의한 처리에서는, 웨이퍼(102)의 중앙부에 대응하는 웨이퍼 재치용 전극(103)의 상면의 재치면을 구성하는 유전체막(201) 내부이며 재치면의 중앙부에 대응하는 위치 또는 영역(센터부)에 배치된 내측 전극(202) 및 재치면의 외주부에 대응하는 위치 또는 영역(에지부)에 배치된 외측 전극(203)에 인가되는 RF 기판 바이어스 전력이 독립적으로 제어되어 그 위상차가 고정밀도로 조절된다. 그 때문에, 센터부에 (I), 에지부에 (J)로 나타내어지는 RF 기판 바이어스 전력을 인가한다.
이러한 처리의 결과로서, No.3에 나타내어지는 에칭 특성이 얻어진다. No.3에서는, 막 구조로서의 Poly 에칭 레이트 균일성:2% 이하, OX 선택비:30 이상을 충족시킬 수 있다. 본 실시예에 있어서, 고정밀도의 에칭 특성의 제어가 가능해지는 것을 알 수 있다
도 23을 이용하여 웨이퍼(102)의 면 내 방향에 대하여 다른 위치 또는 영역에 배치된 전극에 다른 듀티비의 RF 기판 바이어스 전력을 인가하는 경우에 대하여 설명한다. 도 23의 (S)는 전계 제어 펄스 출력, (I) 및 (J)는 RF 기판 바이어스 전원 출력의 타임 차트의 예를 나타내는 그래프이다.
(S)에서는 반복 주파수가 1㎑, 듀티비가 50%이다. (I) 및 (J)는 반복 주파수가 1㎑, 고주파 전원 출력은 80W이다. (I)의 듀티비가 50%이고 (J)의 듀티비는 40%이다.
(a)는, 상기 플라즈마 형성의 전계의 공급과 RF 기판 바이어스 전력의 공급 하에 소정의 종류의 막을 갖는 막 구조를 처리한 경우의 결과를 정리한 표이다. 특히 (a)의 No.1, No.2는 처리 대상의 막 구조로서 실리콘 질화막(이하 SiN이라고 함)의 블랭킷 웨이퍼에서의 에칭 레이트를 측정한 결과이다.
(a)로부터는, 예를 들면, 요구되는 에칭 성능이 SiN 에칭 레이트 균일성:1% 이하인 경우, No.1, No.2의 고주파 바이어스 조건에서는 이들을 충족시킬 수 없는 것을 알 수 있다. 한편, 본 발명의 구성에서는, 센터부 및 에지부에 인가하는 고주파 바이어스 전력을 독립적으로 제어하여 위상차를 고정밀도로 제어하기 위해, 센터부에 (I), 에지부에 (J)의 고주파 전력이 인가되는, No.3의 조건으로 처리가 실시된다. 이 때문에 당해 표에 나타내어지는 에칭 특성이 얻어져, 요구되는 에칭 성능을 달성할 수 있는 것을 알 수 있다.
도 24에서, 웨이퍼(102)의 면 내 방향에 대하여 다른 위치 또는 영역에 배치된 전극에 다른 진폭의 RF 기판 바이어스 전력을 인가하는 예에 대하여 설명한다. 도 24의 (S)는 전계 제어 펄스 출력, (I) 및 (J)는 RF 기판 바이어스 전원 출력의 타임 차트의 예를 나타내는 그래프이다.
(S)는 반복 주파수가 1㎑, 듀티비가 50%이다. (I) 및 (J)는 반복 주파수가 1㎑, 듀티비는 50%이다. (I)는 100W의 출력, (J)는 50W의 출력이다. (a)는, 상기 플라즈마 형성의 전계의 공급과 RF 기판 바이어스 전력의 공급 하에 소정의 종류의 막을 갖는 막 구조를 처리한 경우의 결과를 정리한 표이다.
(a)의 No.1, No.2는 처리 대상의 막 구조로서 Poly의 블랭킷 웨이퍼에서의 에칭 레이트 측정 결과이다. 예를 들면, 요구되는 에칭 성능이 Poly 에칭 레이트 균일성:1% 이하인 경우, No.1, No.2의 고주파 바이어스 조건에서는 이들을 충족시킬 수 없는 것을 알 수 있다. 한편, 본 발명의 구성에서는, 센터부 및 에지부에 공급되는 RF 기판 바이어스 전력의 값이 각각에서 독립적으로 제어되어, No.3의 조건으로 처리가 실시된다. 이 때문에 당해 표에 나타내어지는 에칭 특성이 얻어져, 요구되는 에칭 성능을 달성할 수 있는 것을 알 수 있다.
도 25에서, 웨이퍼(102)의 면 내 방향에 대하여 다른 위치 또는 영역에 배치된 전극에 다른 주파수의 고주파 바이어스를 인가하는 경우에 대하여 설명한다. 일반적으로 진공을 이용한 에칭 장치에서는 배기가 웨이퍼 주변부에서 효과가 강해지기 때문에, 에칭이나 플라즈마의 반응 생성물의 밀도는 센터가 높아진다. 표면에 자연 산화막이 형성되어 있는 에칭 막에 대한 에칭에서는, 이 표면층 제거를 위해 일반적으로 브레이크 스루 단계(이하 BT)가 적용된다. 전계 제어 펄스 출력, (I) 및 (J)는 RF 기판 바이어스 전원 출력의 타임 차트의 예를 나타내는 그래프이다.
BT 단계의 효과는, 웨이퍼의 센터부에서는 반응 생성물의 퇴적이 에지부보다 많기 때문에, 센터부의 BT가 불충분해지는 경우가 있다. 이 경우, 도 25에 나타내는 고주파 바이어스의 출력 파형 (I), (J)과 같이 다른 주파수의 고주파 바이어스를 이용하는 방법이 있다. 센터부에 (I), 에지부에 (J)의 고주파 바이어스를 적용함으로써, 센터부의 BT를 에지부의 2배의 횟수로 행할 수 있다.
상술의 예에서는 1개의 파라미터가 센터부와 에지부에서 다른 예에 대하여 기술했지만, 파라미터는 필요에 따라 조합해도 된다. 도 26에 그 예를 나타낸다. 전계 제어 펄스 출력, (I) 및 (J)는 RF 기판 바이어스 전원 출력의 타임 차트의 예를 나타내는 그래프이다. (S)는 반복 주파수가 1㎑, 듀티비가 50%이다.
(I) 및 (J)는 반복 주파수가 1㎑이다. (I)는 듀티비가 20%, 고주파 전원 출력 50W이다. (J)는 듀티비가 10%, 고주파 전원 출력은 80W이다. (a)는 Poly 게이트의 패턴을 에칭한 가공 결과의 일례를 모식적으로 나타내는 에칭 처리 후의 막 구조의 단면도이다.
(i)는 센터부, 에지부에 (I)의 고주파 바이어스가 인가된 경우의 결과의 일례이다. (j)는 센터부, 에지부에 (J)의 고주파 바이어스가 인가된 경우의 결과의 일례이다.
(I)의 고주파 바이어스가 인가된 경우, 센터가 테이퍼 형상으로 되었다. 이것은 일반적으로 웨이퍼의 센터부는 반응 생성물이 에지부보다 많기 때문에, 조건에 따라서는 센터부의 형상이 테이퍼가 되기 쉽기 때문이다.
테이퍼 형상을 수직하게 하기 위해서는, 반응 생성물의 영향을 적게 하면 된다. 듀티비를 낮춤으로써 반응 생성물의 영향을 적게 할 수 있다. 고주파 바이어스의 듀티비를 낮춘 경우, 오프 시간이 길어지기 때문에, 오프 시간에 반응 생성물이 배기되는 양이 증가하기 때문이다.
듀티비를 낮춘 경우, 이온의 플럭스가 감소되기 때문에 에칭 스톱 마진이 떨어지는 경우가 있다. 따라서 (J)의 경우, (I)의 조건으로부터 듀티비를 10% 낮출 뿐만 아니라, 고주파 바이어스 출력을 80W로 높였다.
(j)가 에칭 결과인데, 센터는 수직화하지만, 에지는 사이드 에지 형상을 이룬다. 에지는 반응 생성물이 적기 때문에 사이드월이 불충분해져 사이드 에지를 야기하고 있다.
이와 같이 센터부와 에지부에서 동일한 고주파 출력, 동일한 듀티비를 인가하는 방법에서는 센터와 에지의 에칭 형상 차이를 없애도록 에칭 성능을 제어하는 것은 곤란하다. 그러나 본 실시예의 형태에서는 센터부와 에지부가 독립적으로 제어 가능하다.
센터부 전극에 (J), 에지부 전극에 (I)의 고주파 바이어스를 인가함으로써 센터부와 에지부 모두 수직 형상이 얻어진다. 센터부와 에지부에 다른 듀티비, 다른 고주파 바이어스 출력을 적용함으로써 에칭 형상을 고정밀도로 제어 가능해진다.
설명한 실시예에서는 에칭 레이트를 웨이퍼면 내에서 균일하게 하는 방법을 예로서 들었지만, 예를 들면 에칭 레이트가 균일해지는 RF 기판 바이어스 전력을 기준으로 하여, 편측의 RF 기판 바이어스 전력을 낮추거나, 혹은 높임으로써 면 내의 에칭 레이트를 플랫 분포로부터 오목으로, 혹은 볼록으로 자유롭게 제어하는 것도 가능하다.
또, 이들 실시예에서는 반도체 디바이스의 전(前)공정을 중심으로 각 효과를 설명했지만, 반도체의 후(後)공정(배선 접속, 슈퍼 커넥트), 마이크로 머신, MEMS 분야(디스플레이 분야, 광 스위치 분야, 통신 분야, 스토리지 분야, 센서 분야, 이미저(imager) 분야, 소형 발전기 분야, 소형 연료 전지 분야, 마이크로 프로버(prober) 분야, 프로세스용 가스 제어 시스템 분야, 의학 바이오 분야의 관계도 포함함) 등의 분야에서의 에칭 가공 기술에 적용해도 동일한 작용 효과가 얻어진다.
또, 상기 실시예에서는 마이크로파 ECR 방전을 이용한 에칭 장치를 이용한 플라즈마 처리 방법의 예로 설명했지만, 다른 방전(유자기장 UHF 방전, 용량 결합형 방전, 유도 결합형 방전, 마그네트론 방전, 표면파 여기 방전, 트랜스퍼·커플드(coupled) 방전)을 이용한 드라이 에칭 장치에 있어서도 동일한 작용 효과가 있다. 다만, ECR 방전을 이용한 경우, 주요한 플라즈마 생성 영역과 웨이퍼의 거리의 제어성, 고해리도의 플라즈마에 의한 반응성 라디칼의 밀도 증가 등에 의해,보다 고정밀도의 효과를 얻을 수 있기 때문에, 보다 최적의 효과를 얻기 위해서는 ECR 방전이 보다 바람직하다.
또한 본 발명은 상기한 실시예에 한정되는 것은 아니고, 여러가지 변형예가 포함된다. 예를 들면, 상기한 실시예는 본 발명을 이해하기 쉽게 설명하기 위해 상세하게 설명한 것이고, 반드시 설명한 모든 구성을 구비하는 것에 한정되는 것은 아니다.
101: 진공 용기 102: 웨이퍼
103: 웨이퍼 재치용 전극 104: 샤워 플레이트
105: 유전체창 106: 처리실
107: 가스 공급 장치 108: 도파관
109: 전계 발생용 전원 110: 자기장 발생 코일
111: 고밀도 플라즈마 112: 펄스 변조용 신호 발생기
113: 매칭 회로 114: 고주파 전원
115: 고주파 필터 116: 직류 전원
201: 유전체막 202: 내측 전극
203: 외측 전극 206: 타이밍 컨트롤러
301, 302: 막 두께 모니터 303: 웨이퍼 중심부
304: 웨이퍼 외주부

Claims (8)

  1. 진공 용기 내부의 처리실 내에 배치된 시료대와, 당해 시료대의 내측에서 중심 측의 부분과 그 외주 측 부분에 배치되어 고주파 전력이 공급되는 전극을 구비하고, 상기 시료대 상면에 재치된 웨이퍼를 상기 처리실 내에 형성된 플라즈마를 이용하여 처리하는 플라즈마 처리 장치에 있어서,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 고주파 전력은 각각이 미리 정해진 주기로 진폭이 소정의 값 및 당해 소정의 값보다 큰 값을 반복하는 것이며, 상기 고주파 전력 각각에 대하여, 당해 각각의 고주파 전력이 상기 큰 값의 진폭으로 공급되는 기간의 길이 또는 당해 기간의 길이의 당해 각각의 고주파 전력의 상기 주기에 대한 비율을, 상기 시료대 상에 재치된 상기 웨이퍼의 상기 중심 측 및 외주 측의 전극 각각의 상방에 대응하는 복수의 개소에 있어서의 상기 처리의 속도 또는 처리의 양에 기초하여, 조절하는 제어 장치를 구비한 플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 고주파 전력 각각은, 일방의 고주파 전력이 상기 큰 값의 진폭으로 공급되는 기간이 종료된 후에 타방의 고주파 전력이 상기 큰 값의 진폭으로 공급되는 기간이 개시되는 플라즈마 처리 장치.
  3. 제 1 항에 있어서,
    상기 고주파 전력을 공급하는 고주파 전원으로부터의 출력이, 상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 상기 고주파 전력 각각의 상기 진폭의 상기 주기와는 다른 미리 정해진 주기로 진폭이 소정의 값 및 당해 소정의 값보다 큰 값을 반복하는 것이며,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 상기 고주파 전력 각각의 상기 큰 값의 진폭으로 공급되는 기간이 상기 고주파 전원으로부터의 출력이 상기 큰 값의 진폭으로 공급되는 기간 내에 포함되는 플라즈마 처리 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 상기 고주파 전력은 각각이 소정의 진폭이 되는 온 상태와 0이 되는 오프 상태를 상기 주기로 반복하는 플라즈마 처리 장치.
  5. 진공 용기 내부의 처리실 내에 배치된 시료대 상에 처리 대상의 웨이퍼를 재치하고, 당해 처리실 내에 플라즈마를 형성하여 상기 시료대의 내측의 중심 측의 부분과 그 외주 측 부분에 배치된 전극에 고주파 전력을 공급하여 상기 웨이퍼를 처리하는 플라즈마 처리 방법에 있어서,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 고주파 전력은 각각이 미리 정해진 주기로 진폭이 소정의 값 및 당해 소정의 값보다 큰 값을 반복하는 것이며, 상기 고주파 전력 각각에 대하여, 당해 각각의 고주파 전력이 상기 큰 값의 진폭으로 공급되는 기간의 길이 또는 당해 기간의 길이의 당해 각각의 고주파 전력의 상기 주기에 대한 비율을, 상기 시료대 상에 재치된 상기 웨이퍼의 상기 중심 측 및 외주 측의 전극 각각의 상방에 대응하는 복수의 개소에 있어서의 상기 처리의 속도 또는 처리의 양에 기초하여, 조절하여 상기 웨이퍼를 처리하는 플라즈마 처리 방법.
  6. 제 5 항에 있어서,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 고주파 전력 각각은, 일방의 고주파 전력이 상기 큰 값의 진폭으로 공급되는 기간이 종료된 후에 타방의 고주파 전력이 상기 큰 값의 진폭으로 공급되는 기간이 개시되는 플라즈마 처리 방법.
  7. 제 5 항에 있어서,
    상기 고주파 전력을 공급하는 고주파 전원으로부터의 출력이, 상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 상기 고주파 전력 각각의 상기 진폭의 상기 주기와는 다른 미리 정해진 주기로 진폭이 소정의 값 및 당해 소정의 값보다 큰 값을 반복하는 것이며,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 상기 고주파 전력 각각의 상기 큰 값의 진폭으로 공급되는 기간이 상기 고주파 전원으로부터의 출력이 상기 큰 값의 진폭으로 공급되는 기간 내에 포함되는 플라즈마 처리 방법.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 중심 측의 전극 및 외주 측의 전극의 각각에 공급되는 상기 고주파 전력은 각각이 소정의 진폭이 되는 온 상태와 0이 되는 오프 상태를 상기 주기로 반복하는 플라즈마 처리 방법.
KR1020150122020A 2015-02-27 2015-08-28 플라즈마 처리 장치 및 플라즈마 처리 방법 KR101750002B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-037624 2015-02-27
JP2015037624A JP6488150B2 (ja) 2015-02-27 2015-02-27 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
KR20160105272A KR20160105272A (ko) 2016-09-06
KR101750002B1 true KR101750002B1 (ko) 2017-06-22

Family

ID=56798381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150122020A KR101750002B1 (ko) 2015-02-27 2015-08-28 플라즈마 처리 장치 및 플라즈마 처리 방법

Country Status (4)

Country Link
US (1) US9741579B2 (ko)
JP (1) JP6488150B2 (ko)
KR (1) KR101750002B1 (ko)
TW (1) TWI603368B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6491888B2 (ja) * 2015-01-19 2019-03-27 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP6703508B2 (ja) * 2017-09-20 2020-06-03 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
JP6997642B2 (ja) * 2018-01-30 2022-01-17 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
US20210313152A1 (en) * 2018-08-17 2021-10-07 Lam Research Corporation Rf power compensation to reduce deposition or etch rate changes in response to substrate bulk resistivity variations
KR20210016946A (ko) * 2019-08-06 2021-02-17 삼성전자주식회사 샤워헤드 및 이를 구비하는 기판 처리장치
KR102258361B1 (ko) * 2019-09-10 2021-05-28 포항공과대학교 산학협력단 펄스형 전력을 사용한 플라즈마 활성종 생성방법
JP7348640B2 (ja) * 2019-11-29 2023-09-21 スピードファム株式会社 エッチング装置、およびエッチング方法
US20220367156A1 (en) * 2020-02-07 2022-11-17 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007429A (ja) * 2013-10-15 2014-01-16 Tokyo Electron Ltd 基板処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124191A (ja) * 1998-10-13 2000-04-28 Hitachi Ltd 表面加工方法
JP4655385B2 (ja) 2000-03-01 2011-03-23 株式会社日立製作所 プラズマ処理装置および処理方法
JP2001244250A (ja) * 2000-03-01 2001-09-07 Hitachi Ltd 表面処理方法および装置
JP2002141340A (ja) 2000-08-25 2002-05-17 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP4557400B2 (ja) * 2000-09-14 2010-10-06 キヤノン株式会社 堆積膜形成方法
JP4433614B2 (ja) * 2001-01-17 2010-03-17 ソニー株式会社 エッチング装置
TWI447802B (zh) * 2004-06-21 2014-08-01 Tokyo Electron Ltd A plasma processing apparatus, a plasma processing method, and a computer-readable recording medium
JP5160802B2 (ja) 2007-03-27 2013-03-13 東京エレクトロン株式会社 プラズマ処理装置
JP5395491B2 (ja) 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP5496568B2 (ja) * 2009-08-04 2014-05-21 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2011228436A (ja) 2010-04-19 2011-11-10 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007429A (ja) * 2013-10-15 2014-01-16 Tokyo Electron Ltd 基板処理装置

Also Published As

Publication number Publication date
US9741579B2 (en) 2017-08-22
JP6488150B2 (ja) 2019-03-20
TWI603368B (zh) 2017-10-21
KR20160105272A (ko) 2016-09-06
TW201631620A (zh) 2016-09-01
US20160254163A1 (en) 2016-09-01
JP2016162795A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
KR101750002B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
KR102346940B1 (ko) 플라즈마 처리 장치
US10115567B2 (en) Plasma processing apparatus
TWI614807B (zh) 電漿處理裝置
EP1323180B1 (en) System, apparatus, and method for processing wafer using single frequency rf power in plasma processing chamber
CN111819664A (zh) 控制方法和等离子体处理装置
US7771608B2 (en) Plasma processing method and apparatus
KR20170101251A (ko) 플라스마 처리 방법 및 플라스마 처리 장치
KR20160113983A (ko) 전원 시스템, 플라즈마 처리 장치 및 전원 제어 방법
KR101764767B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US10460913B2 (en) Plasma processing apparatus and plasma processing method
KR102550393B1 (ko) 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법
KR20200040690A (ko) 플라즈마 처리 장치 및 제어 방법
US20180005803A1 (en) Methods and Systems for Independent Control of Radical Density, Ion Density, and Ion Energy in Pulsed Plasma Semiconductor Device Fabrication
US20170186591A1 (en) Cleaning method of plasma processing apparatus and plasma processing apparatus
TW201911363A (zh) 偏壓調製方法、偏壓調製系統和電漿處理裝置
US20190096636A1 (en) Plasma processing apparatus, plasma processing method and method of manufacturing semiconductor device using the same
US11328903B2 (en) Plasma processing system, method of controlling plasma in the plasma processing system, and method of manufacturing semiconductor device by using the method of controlling the plasma
JP2007103622A (ja) プラズマ処理方法および装置
US20240162007A1 (en) Reducing aspect ratio dependent etch with direct current bias pulsing
JP2012129429A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant