KR101747292B1 - 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱 - Google Patents

단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱 Download PDF

Info

Publication number
KR101747292B1
KR101747292B1 KR1020137022420A KR20137022420A KR101747292B1 KR 101747292 B1 KR101747292 B1 KR 101747292B1 KR 1020137022420 A KR1020137022420 A KR 1020137022420A KR 20137022420 A KR20137022420 A KR 20137022420A KR 101747292 B1 KR101747292 B1 KR 101747292B1
Authority
KR
South Korea
Prior art keywords
data stream
video data
video
data
pixel
Prior art date
Application number
KR1020137022420A
Other languages
English (en)
Other versions
KR20140022001A (ko
Inventor
훈 최
대경 김
우승 양
영일 김
Original Assignee
래티스세미컨덕터코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 래티스세미컨덕터코퍼레이션 filed Critical 래티스세미컨덕터코퍼레이션
Publication of KR20140022001A publication Critical patent/KR20140022001A/ko
Application granted granted Critical
Publication of KR101747292B1 publication Critical patent/KR101747292B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats

Abstract

본 발명의 실시형태들은 일반적으로, 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱에 관한 것이다. 일 방법의 실시형태는 하나 이상의 비디오 데이터 스트림들을 수신하는 단계를 포함하고, 하나 이상의 비디오 데이터 스트림들은 제 1 비디오 데이터 스트림을 포함하고, 제 1 비디오 데이터 스트림은 링크 클록 신호의 주파수에서 클록킹된다. 그 방법은 제 1 비디오 데이터 스트림을, 변경된 데이터 포맷을 갖는 변환된 비디오 데이터 스트림으로 변환하는 단계로서, 변경된 데이터 포맷은 링크 클록 신호의 일 사이클에 있어서의 데이터의 단일 픽셀의 전송 및 변환된 비디오 데이터 스트림의 빈 사이클들을 충진하기 위한 널 데이터의 삽입을 포함하는, 상기 제 1 비디오 데이터 스트림을 변환하는 단계; 및 변환된 비디오 데이터 스트림에 있어서 유효 비디오 데이터와 널 데이터 간을 구별하기 위해 유효 데이터 신호를 생성하는 단계를 더 포함한다. 그 방법은 변환된 비디오 데이터 스트림으로부터 프로세싱된 데이터 스트림을 생성하기 위해, 변환된 비디오 데이터 스트림을 링크 클록 신호의 주파수에 따라 프로세싱하는 단계를 더 포함하고, 여기서, 프로세싱하는 단계는 유효 비디오 데이터를 식별하기 위해 유효 데이터 신호를 사용하는 단계를 포함한다.

Description

단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱{CONVERSION AND PROCESSING OF DEEP COLOR VIDEO IN A SINGLE CLOCK DOMAIN}
관련 출원들
본 출원은 2011년 1월 25일자로 출원된 미국 가특허출원 제61/436,019호와 관련되고 이 가출원을 우선권 주장하며, 그 출원은 본 명세서에 참조로 통합된다.
기술분야
본 발명의 실시형태들은 일반적으로 멀티미디어 프로세싱의 분야에 관한 것으로서, 더 상세하게는, 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱에 관한 것이다.
비디오 데이터의 프로세싱 및 제시 (presentation) 에 있어서, 가변하는 컬러 정확도 레벨들을 제공하는 다수의 표준들이 존재한다. 고 선명 비디오는 더 큰 컬러 밀도 및 향상된 컬러 정확도를 제공한다. 예를 들어, 24비트 컬러는 "트루컬러" 로서 지칭되며, 1670만 컬러들을 제공한다. "딥 컬러" 는 1670만 초과의 컬러들을 포함하는 색영역 (gamut) 을 지칭하고, 일반적으로, 30비트 이상이다 (일반적으로, 30, 36, 및 48비트 컬러).
하지만, 고유의 포맷의 딥 컬러 비디오 데이터는 직접 프로세싱하기 어려울 수도 있다. 따라서, 딥 컬러 비디오를 프로세싱하기 전 및 그 이후로, 딥 컬러에 대한 컬러 심도 (color depth) 변환이 일반적으로 수행된다. 종래의 컬러 심도 변환 방법들은 위상 록킹 루프 (PLL) 를 이용함으로써, "픽셀 클록" 으로서 지칭되는 로컬 클록 도메인을 생성하는 것이 필요하다. 위상 루프의 이용은 칩 면적 요건들, 전력 소비, 및 회로 설계/확인 노력들과 같은 특정한 제조 및 개발 비용들을 발생시킨다.
본 발명의 실시형태들은 첨부 도면들의 도에 있어서 한정으로서가 아닌 예로서 도시되며, 도면들에 있어서, 동일한 참조부호들은 유사한 엘리먼트들을 지칭한다.
도 1 은 딥 컬러 비디오 데이터를 처리하는 시스템의 일 실시형태를 도시한 것이다.
도 2 는 딥 컬러 비디오 데이터에 대한 데이터 채널 및 링크 클록 신호에 대한 타이밍 다이어그램들의 예시이다.
도 3 은 딥 컬러 변환 인터페이스를 도시한 것이다.
도 4 는 딥 컬러 변환 인터페이스의 비디오 데이터 타이밍을 도시한 것이다.
도 5 는 저밀도 (sparse) 비디오 데이터를 갖는 딥 컬러 비디오를 프로세싱하는 일 실시형태를 도시한 것이다.
도 6 은 저밀도 비디오 데이터를 갖는 딥 컬러 비디오를 프로세싱하는 일 실시형태의 비디오 데이터 타이밍을 도시한 것이다.
도 7 은 고밀도 (dense) 데이터로부터 저밀도 데이터로의 컬러 심도 변환을 제공하기 위한 회로의 일 실시형태를 도시한 것이다.
도 8 은 저밀도 데이터로부터 고밀도 데이터로의 컬러 심도 변환을 제공하기 위한 회로의 일 실시형태를 도시한 것이다.
도 9 는 픽처-인-픽처 (PiP) 디스플레이의 생성의 예시이다.
도 10 은 PiP 비디오 프로세싱에 대한 딥 컬러 비디오 데이터를 처리하는 일 예를 도시한 것이다.
도 11 은 PiP 비디오 프로세싱에 대한 딥 컬러 비디오를 처리하는 장치, 시스템, 또는 프로세스의 일 실시형태를 도시한 것이다.
도 12 는 딥 컬러 비디오 데이터를 처리하는 일 실시형태를 나타내기 위한 플로우차트이다.
도 13 은 픽처-인-픽처 디스플레이에 대한 딥 컬러 비디오 데이터를 처리하는 일 실시형태를 나타내기 위한 플로우차트이다.
개요
본 발명의 실시형태들은 일반적으로, 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱에 관한 것이다.
본 발명의 제 1 양태에 있어서, 일 방법은 하나 이상의 비디오 데이터 스트림들을 수신하는 단계를 포함하고, 하나 이상의 비디오 데이터 스트림들은 제 1 비디오 데이터 스트림을 포함하고, 제 1 비디오 데이터 스트림은 제 1 컬러 심도를 갖고 링크 클록 신호의 주파수에서 클록킹된다. 그 방법은 제 1 비디오 데이터 스트림을, 변경된 데이터 포맷을 갖는 변환된 비디오 데이터 스트림으로 변환하는 단계로서, 변경된 데이터 포맷은 링크 클록 신호의 일 사이클에 있어서의 데이터의 단일 픽셀의 전송 및 변환된 비디오 데이터 스트림의 빈 사이클들을 충진하기 위한 널 데이터의 삽입을 포함하는, 상기 제 1 비디오 데이터 스트림을 변환하는 단계; 및 변환된 비디오 데이터 스트림에 있어서 유효 비디오 데이터와 널 데이터 간을 구별하기 위해 유효 데이터 신호를 생성하는 단계를 더 포함한다. 그 방법은 변환된 비디오 데이터 스트림으로부터 프로세싱된 데이터 스트림을 생성하기 위해, 변환된 비디오 데이터 스트림을 링크 클록 신호의 주파수에 따라 프로세싱하는 단계를 더 포함하고, 여기서, 프로세싱하는 단계는 유효 비디오 데이터를 식별하기 위해 유효 데이터 신호를 사용하는 단계를 포함한다.
본 발명의 제 2 양태에 있어서, 일 장치는 제 1 비디오 데이터 스트림의 수신을 위한 포트를 포함하고, 제 1 비디오 데이터 스트림은 제 1 컬러 심도를 갖고 링크 클록 주파수에서 클록킹된다. 그 장치는 제 1 비디오 데이터 스트림을, 변경된 데이터 포맷을 갖는 변환된 비디오 데이터 스트림으로 변환하기 위한 변환 엘리먼트를 더 포함하고, 여기서, 변경된 데이터 포맷은 링크 클록 신호의 일 사이클에 있어서의 데이터의 단일 픽셀의 전송 및 변환된 비디오 데이터 스트림의 빈 사이클들을 충진하기 위한 널 데이터의 삽입을 포함하고, 또한 변환 엘리먼트는 유효 비디오 데이터와 널 데이터 간을 구별하기 위해 유효 데이터 신호를 생성한다. 그 장치는 변환된 데이터 스트림으로부터 프로세싱된 데이터 스트림을 생성하기 위한 프로세싱 엘리먼트를 더 포함하고, 그 프로세싱 엘리먼트는 변환된 비디오 데이터 스트림을 링크 클록 신호의 주파수에 따라 프로세싱하기 위한 것이다.
본 발명의 실시형태들은 일반적으로, 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱에 관한 것이다.
일부 실시형태들에 있어서, 일 방법, 장치, 또는 시스템은 로컬 클록 도메인 또는 픽셀 클록 도메인의 생성 없이 단일의 링크 클록 도메인에 있어서 딥 컬러 비디오의 프로세싱을 제공한다. 일부 실시형태들에 있어서, 일 방법, 장치, 또는 시스템은 픽셀 클록을 생성하기 위해 위상 록 루프 회로의 이용을 요구하지 않고 동작한다.
픽셀의 컬러 데이터를 저장하기 위해 요구된 비트 폭 (또는 컬러 심도) 에서 변하는 수개의 상이한 컬러 표현들이 존재한다. 트루 컬러의 24 bpp (bit per pixel) 표현에 있어서, 각각의 픽셀에 대한 컬러 값들은 24 bpp (bit per pixel) 방식으로 인코딩되며, 여기서, (값 0 내지 255 를 갖는) 8비트 무부호 (unsigned) 정수는 적색, 녹색 및 청색의 강도들 각각을 나타낸다. 이러한 표현은 이미지 파일 및 비디오 포맷들에 있어서 가장 일반적인 컬러 교환 포맷이다.
반면, 딥 컬러는 24비트 트루 컬러 표현보다 더 향상된 컬러 표현을 지칭하는 용어이다. 딥 컬러는 디스플레이 상의 컬러들을 수백만으로부터 수십억으로 확대하며, 이는 더 많은 선명함 및 컬러 정확도를 제공한다. 딥 컬러에 있어서, 30, 36, 및 48 bpp (bit per pixel) 딥 컬러 표현들이 일반적으로 사용된다. 30비트 컬러 표현에 있어서, 컬러들은 3개의 10비트 채널들에 저장되어, 픽셀 당 30비트들의 컬러 데이터를 발생시킨다. 48비트 컬러 표현에 있어서, 고 정밀도 컬러들은 3개의 16비트 채널들에 저장되어, 픽셀 당 48비트들의 컬러 데이터를 발생시킨다.
종래의 시스템에 있어서, 컬러 심도 변환은 일반적으로 딥 컬러 비디오를 프로세싱하기 전 및 그 이후에 수행되며, 로컬 클록 도메인 또는 픽셀 클록 도메인은 위상 록킹 루프 회로를 사용하여 생성된다. 일부 실시형태들에 있어서, 딥 컬러 비디오의 변환 및 프로세싱은 링크 클록 도메인을 활용하여 단일 클록 도메인에서 달성된다. 일부 실시형태들에 있어서, 딥 컬러 비디오로의 및 딥 컬러 비디오로부터의 변환 및 비디오 데이터의 프로세싱은 픽셀 클록 도메인을 생성하기 위한 위상 록 회로의 사용을 요구하지 않고 링크 클록 도메인에서 달성된다. 일부 실시형태들에 있어서, 일 방법, 장치, 또는 시스템은 수신된 비디오 데이터 (그러한 데이터가 널 데이터의 삽입없이 비디오 데이터를 포함함을 나타내기 위해 본 명세서에서 "고밀도 비디오 데이터" 로서 지칭될 수도 있음) 를 변경된 "저밀도 비디오 데이터" 포맷으로 변환하며, 여기서, 저밀도 비디오 데이터는, 픽셀이 링크 클록 신호의 일 사이클에서 전송되도록 및 널 데이터가 링크 클록 신호의 빈 사이클들을 충진하기 위해 삽입되도록 변환된 비디오 데이터이다.
일부 실시형태들에 있어서, 일 방법, 장치, 또는 시스템은 HDMI™ (High-Definition Multimedia Link) 또는 MHL™ (Mobile High-Definition Link) 시스템과 같은 멀티미디어 시스템에서 제공된다. 하지만, 실시형태들은 이들 링크 포맷들로 한정되지 않는다.
도 1 은 딥 컬러 비디오 데이터를 처리하는 시스템의 일 실시형태를 도시한 것이다. 이 예시에 있어서, 하나 이상의 멀티미디어 데이터 스트림들 (150) 이 수신될 수도 있으며, 여기서, 그 데이터는 딥 컬러 비디오를 포함할 수도 있다. 데이터 스트림들 (150) 은, 일 유닛으로 결합될 수도 있거나 결합되지 않을 수도 있는 장치 또는 시스템 (100) 에 의해 수신될 수도 있다. 일부 실시형태들에 있어서, 그 장치 또는 시스템은 비디오 프로세싱 엘리먼트 (105) 를 포함하며, 여기서, 비디오 프로세싱 엘리먼트는 비디오 데이터의 프로세싱을 단순화하기 위해 비디오 프로세싱 이전에 컬러 심도 변환을 위한 로직을 포함한다. 일부 실시형태들에 있어서, 비디오 프로세싱 엘리먼트는 로컬 픽셀 클록 도메인을 생성하기 위해 위상 록 루프 (PLL) 없이 동작하며, 그 변환 및 프로세싱은 수신된 비디오 데이터의 단일의 링크 클록 도메인에서 달성된다.
일부 실시형태들에 있어서, 그 장치 또는 시스템은, 데이터의 수신을 위한 수신기 (110), 프로세싱 및 디스플레이를 위해 필요에 따라 데이터를 버퍼링하기 위한 메모리 (115), 및 프로세싱된 비디오 데이터의 디스플레이를 위한 디스플레이 엘리먼트 (120) 를 포함하여, 비디오 데이터의 처리를 위한 다른 엘리먼트들을 포함한다.
도 2 는 딥 컬러 비디오 데이터에 대한 데이터 채널 및 링크 클록 신호에 대한 타이밍 다이어그램들의 예시이다. 이 예시에 있어서, 다양한 딥 컬러 모드들의 일 데이터 채널 및 링크 클록 신호는, 비디오 데이터가 HDMI 와 같은 물리적 비디오 데이터 링크 상으로 전송될 경우의 상황들에서 도시된다. 24 bpp (bits per pixel) 의 컬러 심도 (205) 에 있어서, 픽셀들은 링크 클록 사이클 당 하나의 픽셀의 레이트로 전송된다. 딥 컬러 심도들 (210-220)(30 bpp (210), 36 bpp (215), 및 48 bpp (220)) 에 있어서, 링크 클록 신호는 부가적인 비트들에 대한 여분의 대역폭을 제공하기 위해 픽셀 클록보다 더 신속하게 구동한다. 이 예시에 있어서, 링크 클록 레이트는 24비트들에 대한 픽셀 사이즈의 비율만큼 증가된다.
예를 들어, 36 bpp (215) 의 경우, 링크 클록 주파수는 24 bpp 의 링크 클록 주파수보다 1.5배 더 높다. 비디오 데이터 경로에 있어서, 픽셀 0 의 첫번째 8비트 데이터는 제 1 링크 클록 사이클에서 전송되고, 그 후, 픽셀 0 의 나머지 4비트 데이터 및 픽셀 1 의 첫번째 4비트 데이터는 함께 팩킹되고 제 2 링크 클록 사이클에서 전송된다.
비디오 데이터 조작에 있어서, 데이터 채널에서의 픽셀들 간의 경계가 샘플링의 시간 및 딥 컬러의 모드에 따라 변하기 때문에 인터페이스를 제공함에 있어서 난점들이 존재할 수도 있다. 이러한 문제를 해결하기 위해, 종래의 비디오 프로세서들은 비디오 프로세싱 코어에 의한 다음 스테이지 비디오 프로세싱을 단순화하기 위해 (링크 클록 신호와 동기화된) 딥 컬러 인터페이스를 픽셀 클록 도메인으로 변환한다. 비디오 프로세싱 코어 스테이지의 기능은 시스템의 메인 기능에 의존하며, 픽처-인-픽처 (PiP) 프로세싱, 이미지 향상, 온-스크린 디스플레이 (OSD), 및 기타 등등과 같은 임의의 비디오 프로세싱 태스크일 수도 있다. 비디오 프로세싱을 종료한 이후, 출력 인터페이스는 통상적으로, 오리지널 링크 클록 도메인으로 다시 변환된다.
도 3 은 딥 컬러 변환 인터페이스를 도시한 것이다. 이들 예시들에 있어서, 36 bpp 딥 컬러 인터페이스를 변환하는 예가 제공된다. 도 3 에 있어서, 비디오 데이터는 소스측 비디오 데이터 버스 (330) 를 통해 수신되고, 그러한 데이터는 링크 클록 신호 (320) 에 의해 클록킹된 링크 클록 도메인 (350) 에서 수신된다. 또한, 수신된 sync 및 제어 신호들 (322) 이 도시된다. 비디오 데이터는 픽셀 클록 신호 (328) 에 의해 클록킹된 픽셀 클록 도메인 (355) 에서의 프로세싱을 위해 변환되고, 링크 클록 도메인 (350) 에 대한 프로세싱 이후 재변환된다. 이 예시에 있어서, 컬러 심도 변환 (링크-픽셀) 모듈 (305) 은 링크 클록 도메인 딥 컬러 비디오를 (링크 클록 신호 (320) 의 레이트에서) 언팩킹하고, 또한 픽셀들이 픽셀 클록 당 하나의 픽셀의 레이트에서 전송되는 픽셀 클록 도메인 인터페이스를 (픽셀 클록 (328) 의 레이트에서) 생성하도록 동작한다. 픽셀 클록 신호 (328) 는, 데이터 비트 폭이 링크 클록 도메인의 데이터 비트 폭보다 더 크기 때문에 링크 클록 신호보다 더 느리게 구동할 수 있다. 데이터는 픽셀 클록 도메인 (355) 에서 비디오 데이터 버스 (335) 를 통해 전송되고 비디오 프로세싱 코어 (310) 에 의해 수신된다.
위상 록 루프 회로를 포함하는 PLL 모듈 (325) 이 링크 클록 신호 (320) 의 주파수를 감소하고 또한 픽셀 클록 신호 (328) 를 생성하기 위해 사용되며, 여기서, 픽셀 클록 레이트는 24비트들에 대한 픽셀 사이즈의 비율에 의해 정의된다. 이 예시에 있어서, 딥 컬러 비디오 데이터 소스측 비디오 데이터 버스 (330; 3개의 8비트 데이터 라인들을 갖는 것으로서 도시됨) 는 비디오 프로세싱을 단순화하기 위한 포맷으로 비디오 프로세싱 코어 (310) 에 비디오 데이터를 제공하기 위해 변환된다.
비디오 프로세싱 코어 (310) 에 의한 비디오 프로세싱의 완료 이후, 프로세싱된 데이터는 비디오 데이터 버스 (340) 를 통해 컬러 심도 변환 (픽셀-링크) 모듈 (315) 로 전송되며, 이 컬러 심도 변환 (픽셀-링크) 모듈 (315) 은 픽셀 클록 도메인 딥 컬러 비디오를 팩킹하고 또한 싱크측 비디오 데이터 버스 (345) 상에 링크 클록 도메인 인터페이스를 생성하여 싱크 디바이스 인터페이스와의 호환성을 제공하도록 동작한다.
도 4 는 딥 컬러 변환 인터페이스의 비디오 데이터 타이밍을 도시한 것이다. 도 4 는 도 3 에 제공된 컬러 변환의 비디오 데이터 타이밍의 예시를 제공한다. 도 4 는 또한, 소스측 비디오 데이터 버스 (330) 그리고 sync 및 제어 신호들 (322), 컬러 심도 변환 (링크-픽셀) 모듈 (305), 비디오 데이터 버스 (335), 비디오 프로세싱 코어 (310), 비디오 데이터 버스 (340), 컬러 심도 변환 (픽셀-링크) 모듈 (315), 및 싱크측 비디오 데이터 버스 (345) 를 도시한다. 도 4 에 도시된 바와 같이, 소스 측 상의 링크 클록 도메인에서의 비디오 데이터 타이밍 (475; 비디오 데이터 비트들 7-0 을 도시함) 은 컬러 심도 변환 모듈 (305) 에 의해 픽셀 클록 도메인에서의 정렬된 비디오 데이터 타이밍 (480) 으로 변환되며, 그 후, 이 픽셀 클록 도메인에서의 정렬된 비디오 데이터 타이밍 (480) 은 컬러 심도 변환 모듈 (315) 에 의해 싱크 측 상의 링크 클록 도메인에서의 비디오 데이터 타이밍 (485) 을 생성하도록 재변환된다.
위상 록킹 루프 (PLL) 회로는, 그 위상이 입력 레퍼런스 클록 신호의 위상과 관련되는 출력 클록을 생성하는 회로이다. PLL 은 또한, 입력 레퍼런스 클록보다 더 낮거나 더 높은 주파수를 갖는 로컬 클록을 합성하는데 사용된다. 종래의 컬러 심도 변환에 있어서, PLL 회로는 입력 링크 클록 신호와 관련하여 원하는 주파수 레이트를 갖는 픽셀 클록 신호를 생성하는데 사용된다.
하지만, PLL 블록들은 설계 및 확인 난제들을 대부분의 고속 칩들 상에 부과한다. 부가적으로, PLL 의 구현 비용은 현저하다. PLL 블록들은 큰 온-칩 면적을 요구하고 큰 전력량을 소비한다.
일부 실시형태들에 있어서, 일 방법, 장치, 또는 시스템은 단일의 클록 도메인, 즉, 링크 클록 도메인 (350) 을 이용하여 딥 컬러 비디오 데이터의 컬러 변환을 제공하며, 따라서, 픽셀 클록 도메인 (355) 에 대한 클록킹을 생성함에 있어서 PLL 모듈에 대한 필요성을 제거한다.
도 5 는 저밀도 비디오 데이터를 갖는 딥 컬러 비디오를 프로세싱하는 일 실시형태를 도시한 것이다. 일부 실시형태들에 있어서, 일 방법, 장치, 또는 시스템은 PLL 모듈의 사용 없이 비디오 프로세싱을 제공하며, 컬러 심도 변환 비디오 데이터 프로세싱은 단일의 클록 도메인을 활용한다.
이 예시에 있어서, 비디오 데이터는 소스 디바이스로부터 소스 비디오 데이터 버스 (530) 상의 포트에서, 링크 클록 신호 (520) 그리고 sync 및 제어 신호들 (522) 과 함께 수신되며, sync 및 제어 신호들은 모듈들 간에 송신된다. 일부 실시형태들에 있어서, 픽셀 클록 신호를 생성하는 것보다는, 소스로부터 딥 컬러 비디오 데이터의 대역폭을 유지하기 위해 저밀도 비디오 데이터가 컬러 심도 변환 모듈 또는 엘리먼트 (505) 에 의해 데이터 버스 (535) 상에 도입된다. 일부 실시형태들에 있어서, 컬러 심도 변환 (고밀도-저밀도) 모듈 (505) 은 링크 클록 도메인 딥 컬러 비디오 데이터 스트림을 언팩킹하고, 또한 픽셀들이 링크 클록 사이클 당 하나의 픽셀의 레이트에서 전송되는 저밀도 비디오 데이터 인터페이스를 생성한다.
일부 실시형태들에 있어서, 비디오 프로세싱 코어 모듈 또는 엘리먼트 (510) 는 클록 주파수의 변경없이 데이터 버스 (535) 상으로 저밀도 비디오 데이터를 수신한다. 일부 실시형태들에 있어서, 비디오 프로세싱 코어 모듈 (510) 은, 비록 데이터 비트 폭이 증가하였더라도, 링크 클록 신호 (520) 를 수신한다. 따라서, 저밀도 비디오 데이터 버스 (535) 의 총 데이터 대역폭은 비디오 데이터를 수신하는 소스 비디오 데이터 버스 (530) 의 대역폭보다 더 크다. 일부 실시형태들에 있어서, 널 데이터가 컬러 심도 변환 모듈 (505) 의 컬러 심도 변환 비율에 따라 저밀도 비디오 데이터 버스 (535) 상에 채워지며, 그 변환 비율은 비디오 데이터의 픽셀 사이즈와 수신된 비디오 데이터의 비트 폭 간의 비율이다. 일부 실시형태들에 있어서, 유효 데이터 신호 (560) 는, 비디오 데이터가 널 데이터와의 간격을 가져서 비디오 데이터와 삽입된 널 데이터를 식별하는 기간들 동안 컬러 심도 변환 모듈 (505) 에 의해 턴오프된다.
일부 실시형태들에 있어서, 비디오 프로세싱 코어 모듈 (510) 은 유효 데이터 신호 (560) 를 활용하여, 비디오 데이터와 삽입된 널 데이터 간을 구별하고, 오직 유효 데이터만을 프로세싱한다. 일부 실시형태들에 있어서, 비디오 프로세싱 코어 모듈 (510) 은, 프로세싱된 비디오 데이터 및 삽입된 널 데이터를 식별하기 위한 유효 데이터 신호 (562) 와 함께, 프로세싱된 비디오 데이터를 저밀도 비디오 데이터 버스 (540) 를 통해 제공한다.
일부 실시형태들에 있어서, 부가적인 컬러 심도 변환 (저밀도-고밀도) 모듈 또는 엘리먼트 (515) 는 프로세싱된 저밀도 비디오 데이터를 수신하고, 유효 데이터와 널 데이터 간을 구별하기 위한 유효 데이터 신호 (562) 를 활용하여, 프로세싱된 저밀도 비디오 데이터를 고밀도 비디오 데이터로 변환하여, 텔레비전 또는 다른 제시 디바이스와 같은 싱크 디바이스와 호환가능한 포맷으로 싱크측 고밀도 비디오 데이터 버스 (545) 상에 제시한다.
도 6 은 저밀도 비디오 데이터를 갖는 딥 컬러 비디오를 프로세싱하는 일 실시형태의 비디오 데이터 타이밍을 도시한 것이다. 상세하게, 도 6 은 36 bpp (채널 당 12비트) 딥 컬러의 프로세싱을 위해 도 5 에 도시된 방법, 장치, 또는 시스템의 일 예를 제공한다. 도 6 은 또한, 소스측 고밀도 비디오 데이터 버스 (530) 그리고 sync 및 제어 신호들 (522), 컬러 심도 변환 (고밀도-저밀도) 모듈 (505), 저밀도 비디오 데이터 버스 (535) 및 유효 데이터 신호 (560), 저밀도 데이터를 활용하는 비디오 프로세싱 코어 모듈 (510), 프로세싱된 저밀도 비디오 데이터 버스 (540) 및 유효 데이터 신호 (562), 컬러 심도 변환 (저밀도-고밀도) 모듈 (515), 및 싱크측 저밀도 비디오 데이터 버스 (545) 를 도시한다. 저밀도 비디오 데이터 버스 (535) 의 비트 폭은 링크 비디오 데이터 버스 (530) 보다 24비트들에 대한 픽셀 사이즈의 비율만큼 더 크다. 따라서, 36 bpp 의 경우에 있어서, 소스 비디오 데이터 버스 (530) 의 비트 폭은 채널 당 8비트이지만, 저밀도 비디오 데이터 버스 (535) 의 비트 폭은 채널 당 12비트이다. 이 예에 있어서, 소스가 6 링크 클록 사이클들에 있어서 4개의 픽셀들을 송신할 경우, 고밀도 데이터 (소스측) 에 대한 비디오 데이터 타이밍 (675) 에 도시된 바와 같이, 저밀도 비디오 데이터 버스 (535) 는 4 링크 클록 사이클들에 대한 동일한 양의 데이터를 전달한다. 나머지 2 링크 클록 사이클들에 있어서, 저밀도 데이터를 갖는 비디오 데이터 타이밍 (680) 에 도시된 바와 같은 기간 동안, 널 데이터가 채워지고 유효 데이터 신호 (560) 가 디-어서트 (de-assert) 된다.
일부 실시형태들에 있어서, 비디오 프로세싱 코어 모듈 (510) 은 유효 데이터 신호를 검출하기 위한 제어 로직을 포함하고, 그러한 신호를 활용하여 저밀도 비디오 데이터의 오직 유효 부분들만을 샘플링한다. 일부 실시형태들에 있어서, 칩 면적, 전력 소비, 회로 설계, 및 확인 노력과 같은 PLL 개발 및 제조 비용들에 비교될 경우에, 그러한 로직을 제공함에 있어서의 오버헤드는 작다.
비디오 프로세싱을 완료한 이후, 비디오 프로세싱 코어 모듈 (510) 은 변환된 비디오 데이터를 저밀도 비디오 버스 (540) 를 통해 컬러 심도 변환 (저밀도-고밀도) 모듈 (515) 에 제공하며, 이 컬러 심도 변환 (저밀도-고밀도) 모듈 (515) 은 고밀도 비디오 데이터 (싱크측) 에 대한 비디오 데이터 타이밍 (685) 에서 도시된 바와 같이 수신된 데이터의 포맷으로 그 후 리턴하는 타이밍으로, 싱크측 고밀도 비디오 데이터 버스 (545) 를 통한 전송을 위해 저밀도 비디오 데이터를 패킹한다.
도 7 은 고밀도 데이터로부터 저밀도 데이터로의 컬러 심도 변환을 제공하기 위한 회로의 일 실시형태를 도시한 것이다. 상세하게, 도 7 은 도 5 및 도 6 의 엘리먼트 (505) 와 같은 컬러 심도 변환 (고밀도-저밀도) 모듈 또는 엘리먼트의 일 예를 제공한다. 이 예시에 있어서, 회로 (700) 는 딥 컬러 비디오 데이터 [7:0] (750) 를 수신한다. 일부 실시형태들에 있어서, 3개의 페이즈들 (0 내지 2) 이, "de" (데이터 인에이블) 신호 (712) 가 하이인 기간들 동안에 카운터 (730) 를 통해 매 링크 클록 사이클마다 회전하고 있으며, 그 출력은 멀티플렉서 (740) 에 의해 선택된다. 현재의 페이즈에 따라, 하나의 픽셀이 링크 클록 사이클마다 전송되는 저밀도 비디오 데이터가 생성되며, 여기서, 각각의 데이터 엘리먼트는 래치들 (720; 사이클 동안에 신호의 8비트들을 유지함) 및 (722; 페이즈 0 에서 지연된 신호의 8비트들 및 현재 신호의 4비트들을 제공하고, 페이즈 1 에서 지연된 신호의 4비트들 및 현재 신호의 8비트들을 제공함) 에 의해 분리되는 바와 같은 비디오 데이터의 현재 부분 및 이전 부분으로 이루어지고, 여기서, 널 데이터 (752) 는 어떠한 비디오 데이터도 존재하지 않는 클록 사이클들 (페이즈 2) 동안에 삽입된다.
따라서, 입력 포트들에 있어서, 8비트 비디오 데이터 (750) 가 매 링크 클록 사이클마다 수신되고, 데이터의 총 24비트들이 3 링크 클록 사이클들 동안에 수신된다. 출력 포트들에 있어서, 24비트 저밀도 비디오 데이터가 2 링크 클록 사이클들 (페이즈들 0 및 1) 동안에 12비트 저밀도 비디오 데이터 출력 버스 (710) 를 통해 송신되고, 널 12비트 데이터 (752) 는 다른 사이클 (페이즈 2) 동안에 송신된다. 일부 실시형태들에 있어서, 0 및 1 페이즈들 (즉, 2 미만의 값을 갖는 페이즈들) 이 유효 데이터 신호 (714) 를 생성하는 엘리먼트 (732) 에 의해 검출되어, 널 데이터가 저밀도 데이터 출력 버스 (710) 상에 제시될 경우에 유효 데이터 신호 (714) 는 디스에이블된다.
도 8 은 저밀도 데이터로부터 고밀도 데이터로의 컬러 심도 변환을 제공하기 위한 회로의 일 실시형태를 도시한 것이다. 상세하게, 도 8 은 도 5 및 도 6 의 엘리먼트 (515) 와 같은 컬러 심도 변환 (저밀도-고밀도) 모듈 또는 엘리먼트의 일 예를 제공한다. 일부 실시형태들에 있어서, 회로 (800) 는 도 7 에 도시된 고밀도-저밀도 컬러 심도 변환의 역 프로세스를 제공한다. 일부 실시형태들에 있어서, 회로 (800) 는 저밀도 비디오 데이터 [11:0] (810) 를, de 신호 (812) 및 유효 데이터 신호 (814) 와 함께 수신하고, 여기서, de 신호 (812) 및 유효 데이터 신호 (814) 는 멀티플렉서 (840) 에 대한 페이즈들 0~2 를 통해 카운트하기 위한 카운터 (830) 에서 수신된다.
일부 실시예들에 있어서, 유효 데이터는 페이즈들 0 및 1 에서 수신되며, 여기서, 래치들 (820; 클록 사이클 동안에 신호의 11비트들을 유지함) 및 (822; 페이즈 0 에서 현재 신호의 8비트들을 제공하고, 페이즈 1 에서 지연된 신호의 4비트들 및 현재 신호의 4비트들을 제공하며, 페이즈 2 에서 현재 신호의 8비트들을 제공함) 이 제공된다. 페이즈 2 에서, 널 데이터가 저밀도 비디오 데이터 포트에서 수신되지만, 래치 (820) 에 저장된 데이터는 그 페이즈에서의 비디오 데이터 출력을 생성하는데 사용된다. 따라서, 저밀도 비디오 데이터 (810) 에 포함된 널 데이터는 제거되고 비디오 데이터 출력 (850) 에 포함되지 않으며, 그 데이터는 고밀도 비디오 데이터 형태로 리턴된다.
도 9 는 픽처-인-픽처 디스플레이의 생성의 예시이다. 도 9 는 비디오 프로세싱을 수반하는 특정 어플리케이션 예를 도시한 것이다. 일부 실시형태들에 있어서, 단일의 클록 도메인에 있어서의 변환 및 프로세싱이 이 예에 적용될 수도 있다. 픽처-인-픽처 (PiP) 는 텔레비전 또는 다른 디스플레이 상으로의 제시를 위한 특정 비디오 송신기들 및 수신기들의 피처이다. 이 예시에 있어서, PiP 프로세싱 장치 또는 시스템 (900) 은 비디오 1 (910), 비디오 2 (912), 및 계속하여 비디오 N (914) 와 같은 다중의 비디오 데이터 스트림들을 수신할 수도 있다. 그러한 시스템에 있어서, 이 예시에서의 비디오 1 과 같은 제 1 채널이 메인 채널 선택부 (920) 에 의해, 디스플레이의 전체 스크린 상으로의 디스플레이를 위한 메인 비디오 (940) 로 선택된다. 부가적으로, 비디오 2 및 비디오 N 과 같은 하나 이상의 다른 채널들이 서브채널 선택부 (922 및 924) 에 의해, 삽입 윈도우들에 디스플레이되는 것으로 선택되며, 삽입 윈도우들은 제 1 채널의 상부에 중첩된다. 선택된 서브 채널들은, 예를 들어, 서브 비디오 1 (942) 을 생성하기 위한 다운 샘플링부 (930) 및 서브 비디오 N (944) 을 생성하기 위한 다운 샘플링부 (932) 에 의해 사이즈가 감소된다. 선택된 비디오들이 비디오 혼합부 (950) 에 제공되어, 메인 비디오 및 그 메인 비디오의 상부 상에 중첩되는 다운 사이징된 서브 비디오들로 이루어진 출력 비디오 (960) 를 생성한다.
도 10 은 PiP 비디오 프로세싱에 대한 딥 컬러 비디오 데이터를 처리하는 일 예를 도시한 것이다. 이 예의 종래의 프로세싱에 있어서, 다중의 클록 도메인들이 비디오 데이터의 변환 및 프로세싱을 위해 요구되며, 이는, 가변하는 포맷들로 도달할 수도 있는 비디오 데이터의 혼합에 의해 더 복잡하게 된다. 일부 동작들에 있어서, 착신 비디오 포트들은 상이한 컬러 표현들을 가질 수도 있다. 다운 샘플링을 수행하고 상이한 컬러 포맷들을 갖는 비디오들을 결합하기 위해, 컬러 심도 변환 프로세스가 PiP 프로세싱에 대해 요구된다. 이 예시에 있어서, PiP 프로세싱부 (1000) 는 비디오 1 (1010) 및 비디오 2 (1012) 를 포함하여 다중의 착신 멀티미디어 데이터 스트림들을 수신할 수도 있다. 이 예에 있어서, 메인 채널 선택부 (1020) 는 비디오 1 을 메인 비디오로서 선택하고, 서브 채널 선택부 (1022) 는 비디오 2 를 서브 채널로서 선택한다.
도시된 바와 같이, 메인 비디오는 메인 비디오 클록 도메인 (1070) 에서의 비디오 혼합부 (1050) 에 제공된다. 메인 비디오를 서브 비디오와 혼합하기 위해, 서브 비디오는 동일한 클록 도메인에 있을 것이 요구될 것이다. 이 예시에 있어서, 서브 비디오는 서브 비디오 클록 도메인 (1072) 에서 수신된다. 서브 비디오 데이터는 상위의 컬러 심도 변환기 (1030) 에 의해 수신되고, 이 상위의 컬러 심도 변환기 (1030) 는 서브 비디오에 대한 컬러 심도 정보를 수신한다. 종래의 장치 또는 시스템에 있어서, 상위의 컬러 심도 변환기 (1030) 는, 이 예에 있어서 다운 샘플링 및 버퍼링 (1032) 과 같은 프로세싱의 용이를 위해 서브 비디오의 포맷을 픽셀 클록 도메인 (1074) 으로 변환한다. PLL 모듈 (1036) 은 서브 비디오와 함께 수신된 링크 클록 신호로부터 픽셀 클록 신호를 생성하는데 이용된다.
다운 샘플링 및 버퍼링 (1032) 의 완료 이후, 메인 비디오에 대한 컬러 심도 정보를 수신하였던 하위의 컬러 심도 변환기 (1034) 는 서브 비디오의 포맷을, 비디오 혼합부 (1050) 에 의해 메인 비디오와 병합하기 전에 호환성을 위해 메인 비디오와 동일한 포맷으로 변환한다. 결과적인 비디오 출력 (1060) 은, 메인 비디오 및 그 메인 비디오의 상부 상에 중첩된 서브 비디오로 이루어진 PiP 디스플레이이다.
하지만, 종래의 장치 또는 시스템에 있어서의 PLL 회로에 대해 요구된 칩 사이즈 및 전력 오버헤드는 제조에 있어서 비용 및 부가된 복잡도를 발생시킨다. 부가적으로, PiP 프로세싱 시스템은 시스템 내에 3개의 클록 도메인들, 즉, 메인 클록 도메인 (1070), 서브 비디오 링크 클록 도메인 (1072), 및 서브 비디오 픽셀 클록 도메인 (1074) 을 요구한다. 다중의 클록 도메인들의 이용은 일반적으로, 어려운 로직 설계 및 확인 문제들을 발생시킨다. 예시에 있어서의 단순화를 위해, 도 10 은 오직 2개의 비디오 입력들을 갖는 PiP 비디오 프로세싱 장치 또는 시스템의 단순한 예를 도시한 것이다. 비디오 입력의 수가 증가함에 따라, PLL 및 클록 도메인들의 수가 또한 증가하고, 이에 의해, 종래의 장치 또는 시스템의 동작을 더 복잡하게 한다.
일부 실시형태들에 있어서, PiP 데이터의 프로세싱이 비디오 데이터의 프로세싱에 대한 단일의 도메인 채널을 활용하여 대신 제공되며, 여기서, 일 장치 또는 시스템은 로컬 픽셀 클록의 생성을 위한 PLL 의 이용을 요구하지 않고 동작할 수도 있다.
도 11 은 PiP 비디오 프로세싱에 대한 딥 컬러 비디오를 처리하는 장치, 시스템, 또는 프로세스의 일 실시형태를 도시한 것이다. 종래의 시스템들과 대조적으로, 일 실시형태는 비디오 변환 및 프로세싱을 위한 픽셀 클록을 생성하기 위해 PLL 회로를 요구하지 않는다. 일부 실시형태들에 있어서, PiP 프로세싱 장치 또는 시스템 (1100) 은 비디오 1 (1110) 및 비디오 2 (1112) 를 포함하여 다중의 멀티미디어 데이터 스트림들을 수신하도록 동작가능하다. 비디오 1 은 메인 채널 선택부 (1120) 에 의해 메인 비디오로 선택되고, 비디오 2 는 서브 채널 선택부 (1122) 에 의해 서브 비디오로 선택된다. 일부 실시형태들에 있어서, 서브 비디오는 서브 비디오 링크 클록 도메인 (1172) 에서 수신되고, 비디오 데이터 변환 및 PiP 프로세싱을 위해 그러한 도메인에 남겨진다. 일부 실시형태들에 있어서, 서브 비디오에 대한 컬러 심도 정보가 상위의 컬러 변환기 (1130) 에 의해 수신된다.
일부 실시형태들에 있어서, 상위의 컬러 심도 변환기 (1130) 는, 코어 비디오 프로세싱의 용이를 위해 예를 들어, 도 5 및 도 6 에 도시된 바와 같이 서브 비디오의 포맷을 저밀도 비디오 포맷으로 변환하며, 여기서, 저밀도 비디오 데이터 포맷은 각각의 링크 클록 사이클에 있어서 데이터의 일 픽셀을 전송하는 것 및 비디오 데이터의 빈 사이클들을 충진하기 위해 널 데이터를 삽입하는 것을 제공한다. 이 예에 있어서, 비디오 프로세싱은 서브 비디오를 감소된 포맷으로 변환하기 위한 다운 샘플링 및 버퍼링 (1132) 을 포함한다. 일부 실시형태들에 있어서, 비디오 프로세싱 (다운 샘플링) 모듈 또는 엘리먼트는, (도 5 및 도 6 에서의 유효 데이터 신호 (560) 와 같은) 유효 데이터 신호가 어서트될 경우에만 비디오 데이터 버스를 샘플링함으로써 저밀도 비디오 데이터와 인터페이스하기 위한 로직을 포함한다. 일부 실시형태들에 있어서, 다운 샘플링 및 버퍼링 (1132) 이 완료된 후, 메인 비디오로부터 컬러 심도 정보를 수신한 하위의 컬러 심도 변환기 (1134) 는 프로세싱된 서브 비디오의 포맷을, 데이터가 비디오 혼합 모듈 또는 엘리먼트 (1150) 에 의해 수신되기 전에 호환성을 위해 메인 비디오와 동일한 딥 컬러 포맷으로 변환한다. 비디오 혼합 모듈 (1150) 은 메인 비디오와 서브 비디오를 병합하여 출력 비디오 디스플레이 (1160) 를 생성하고, 그 출력 디스플레이는 메인 비디오 및 그 메인 비디오의 상부 상에 중첩된 서브 비디오를 포함하고, 메인 비디오 및 서브 비디오는 동일한 컬러 심도를 갖는다.
도 12 는 딥 컬러 비디오 데이터를 처리하는 일 실시형태를 나타내기 위한 플로우차트이다. 일부 실시형태들에 있어서, 비디오 데이터 입력이 수신되며, 여기서, 비디오 데이터는 딥 컬러 데이터이다 (1202). 일부 실시형태들에 있어서, 수신된 비디오 데이터가 데이터의 프로세싱의 용이를 위해 저밀도 비디오 데이터로 변환되며, 여기서, 그 변환은 널 데이터의 비디오 데이터로의 삽입을 포함한다 (1204). 비디오 데이터 타이밍은 예를 들어, 도 6 에 도시된 바와 같은 것일 수도 있다. 일부 실시형태들에 있어서, 유효 데이터 신호가 유효 비디오 데이터와 삽입된 널 데이터 간을 구별하기 위해 생성된다 (1206).
일부 실시형태들에 있어서, 저밀도 비디오 데이터 및 유효 데이터 신호가 비디오 프로세싱 코어 또는 엘리먼트에서 수신되고 (1208), 여기서, 유효 데이터가 분리 및 프로세싱되며 (1210), 여기서, 유효 비디오 데이터의 분리는 수신된 유효 데이터 신호에 기초한다. 일부 실시형태들에 있어서, 비디오 프로세싱 코어 또는 엘리먼트는 프로세싱된 저밀도 비디오 데이터 및 유효 데이터 신호를 출력한다 (1212).
일부 실시형태들에 있어서, 프로세싱된 저밀도 비디오 데이터는, 널 데이터를 구별 및 제거하기 위한 유효 데이터 신호의 사용을 포함하여 고밀도 비디오 데이터로 변환되며 (1214), 변환된 비디오 데이터가 출력으로서 제시된다 (1216). 일부 실시형태들에 있어서, 결과적인 프로세싱된 비디오 데이터의 심도는 입력 데이터와 동일하며, 다른 실시형태들에 있어서, 프로세싱된 비디오 데이터의 심도는, 예를 들어, 프로세싱된 비디오 데이터가 다른 비디오 신호의 심도와 일치할 것이 필요할 경우에 입력 데이터의 심도와는 상이하다.
도 13 은 픽처-인-픽처 디스플레이에 대한 딥 컬러 비디오 데이터를 처리하는 일 실시형태를 나타내기 위한 플로우차트이다. 도 13 은 특정 어플리케이션 예에 있어서 데이터의 처리를 도시한 것이며, 여기서, 다중의 비디오 스트림들이, PiP 디스플레이를 생성하기 위해 그러한 스트림들을 혼합할 목적으로 수신된다. 다른 예들은, 예를 들어, 분할된 스크린을 생성하기 위해 다중의 스트림들의 수신을 포함하여 (여기서, 각각의 이미지는 디스플레이 스크린의 일부에 맞도록 감소됨) 유사한 프로세싱을 활용할 수도 있다.
일부 실시형태들에 있어서, 다중의 비디오 입력들이 수신되며 (1302), 여기서, 비디오 입력들은 가변하는 컬러 심도들을 포함할 수도 있다. 제 1 비디오 입력은 메인 비디오로서 선택되고, 제 2 비디오 입력은 서브 비디오로서 선택된다 (1304). 설명의 단순화를 위해, 오직 단일의 서브 비디오가 설명되지만, 실시형태들은 임의의 특정 수의 서브 비디오 데이터 스트림들의 변환 및 프로세싱에 한정되지 않는다. 이 예에 있어서, 메인 비디오는 제 1 컬러 심도를 가질 수도 있으며, 제 2 비디오는, 제 1 컬러 심도와는 상이할 수도 있는 제 2 컬러 심도를 가질 수도 있다. 일부 실시형태들에 있어서, 메인 비디오는 메인 비디오 클록 도메인에서 수신되고, 제 2 비디오는 서브 비디오 링크 클록 도메인에서 수신된다 (1306).
일부 실시형태들에 있어서, 서브 비디오는 서브 비디오 데이터의 프로세싱을 위해 저밀도 비디오 데이터 포맷으로 변환되며, 여기서, 그 변환은 널 데이터의 서브 비디오 데이터 스트림으로의 삽입을 포함한다 (1308). 비디오 데이터 타이밍은 예를 들어, 도 6 에 도시된 바와 같은 것일 수도 있다. 일부 실시형태들에 있어서, 유효 데이터 신호가 유효 데이터와 널 데이터 간을 구별하기 위해 생성된다 (1310).
일부 실시형태들에 있어서, 저밀도 비디오 데이터 및 유효 데이터 신호가 비디오 프로세싱 코어 또는 엘리먼트에서 수신된다 (1312). 유효 비디오 데이터는 유효 데이터 신호에 기초하여 저밀도 비디오 데이터 스트림으로부터 분리되고, 유효 비디오 데이터는, 예를 들어, 서브 비디오의 다운 샘플링 및 버퍼링을 포함하여 프로세싱된다 (1314). 일부 실시형태들에 있어서, 프로세싱된 저밀도 비디오 데이터 및 유효 비디오 데이터 신호가 비디오 프로세싱 코어 또는 엘리먼트로부터 출력된다 (1316).
일부 실시형태들에 있어서, 프로세싱된 저밀도 비디오 데이터는 고밀도 비디오 데이터로 변환되며, 여기서, 그 변환은 널 데이터를 제거하기 위한 유효 데이터 신호의 사용을 포함하며, 여기서, 그 변환은 메인 비디오의 포맷과 일치하기 위해 비디오 데이터를 변환한다 (1318). 메인 비디오와 서브 비디오가 혼합되어 (1320), 메인 비디오 상에 중첩된 삽입 윈도우에 메인 비디오 및 서브 비디오를 포함한 PiP 디스플레이의 출력을 발생시킨다 (1322).
상기 설명에 있어서, 설명의 목적으로, 다수의 특정 상세들이 본 발명의 철저한 이해를 제공하기 위해 기술된다. 하지만, 본 발명은 이들 특정 상세들 중 일부 없이도 실시될 수도 있음이 당업자에게 명백할 것이다. 다른 경우들에 있어서, 널리 공지된 구조들 및 디바이스들은 블록 다이어그램 형태로 도시된다. 예시된 컴포넌트들 사이의 중간 구조가 존재할 수도 있다. 본 명세서에서 설명되거나 예시된 컴포넌트들은, 예시되거나 설명되지 않은 부가적인 입력들 또는 출력들을 가질 수도 있다. 예시된 엘리먼트들 또는 컴포넌트들은 또한, 임의의 필드들의 재배열 또는 필드 사이즈들의 변경을 포함하여 상이한 배열들 또는 순서들로 배열될 수도 있다.
본 발명은 다양한 프로세스들을 포함할 수도 있다. 본 발명의 프로세스들은 하드웨어 컴포넌트들에 의해 수행될 수도 있거나 또는 컴퓨터 판독가능 명령들로 구현될 수도 있으며, 이 컴퓨터 판독가능 명령들은 그 명령들로 프로그래밍된 범용 또는 특수 목적 프로세서 또는 로직 회로들로 하여금 그 프로세스들을 수행하게 하는데 사용될 수도 있다. 대안적으로, 그 프로세스들은 하드웨어와 소프트웨어의 조합에 의해 수행될 수도 있다.
본 발명의 부분들은, 본 발명에 따른 프로세스를 수행하기 위해 컴퓨터 (또는 다른 전자 디바이스들) 을 프로그래밍하는데 사용될 수도 있는 컴퓨터 프로그램 명령들이 저장된 컴퓨터 판독가능 저장 매체를 포함할 수도 있는 컴퓨터 프로그램 제품으로서 제공될 수도 있다. 컴퓨터 판독가능 저장 매체는 플로피 디스켓들, 광학 디스크들, CD-ROM들 (컴팩트 디스크 판독 전용 메모리) 및 광자기 디스크들, ROM들 (판독 전용 메모리), RAM들 (랜덤 액세스 메모리), EPROM들 (소거가능 프로그래머블 판독 전용 메모리), EEPROM들 (전기적 소거가능 프로그래머블 판독 전용 메모리), 자기 또는 광학 카드들, 플래시 메모리, 또는 전자 명령들을 저장하기에 적절한 다른 타입의 매체/컴퓨터 판독가능 매체를 포함할 수도 있지만 이에 한정되지 않는다. 더욱이, 본 발명은 또한, 컴퓨터 프로그램 제품으로서 다운로드될 수도 있으며, 여기서, 그 프로그램은 원격 컴퓨터로부터 요청하는 컴퓨터로 전송될 수도 있다.
방법들 중 다수가 그 가장 기본적인 형태로 설명되지만, 본 발명의 기본 범위로부터 일탈함없이, 프로세스들이 그 방법들 중 임의의 방법에 부가되거나 그 방법으로부터 삭제될 수도 있으며, 정보가 설명된 메시지들 중 임의의 메시지에 부가되거나 그 메시지로부터 제거될 수도 있다. 다수의 추가적인 변형예들 및 적응예들이 행해질 수도 있음이 당업자에게 명백할 것이다. 특정 실시형태들은 본 발명을 한정하도록 제공되지 않지만 본 발명을 예시하기 위해 제공된다.
엘리먼트 "A" 가 엘리먼트 "B" 에 또는 엘리먼트 "B" 와 커플링된다고 한다면, 엘리먼트 A 는 엘리먼트 B 에 직접 커플링될 수도 있거나 또는 예를 들어 엘리먼트 C 를 통해 간접적으로 커플링될 수도 있다. 명세서에서 컴포넌트, 특징, 구조, 프로세스, 또는 특성 A 가 컴포넌트, 특징, 구조, 프로세스, 또는 특성 B 를 "야기한다"고 기재될 경우, 이는 "A" 는 적어도 "B" 의 부분적인 원인임을 의미하지만, "B" 를 야기하는 것을 돕는 적어도 하나의 다른 컴포넌트, 특징, 구조, 프로세스, 또는 특성이 또한 존재할 수도 있음을 의미한다. 명세서에서 일 컴포넌트, 특징, 구조, 프로세스, 또는 특성이 포함될 "수도 있거나", "수도 있었거나", 또는 "수 있다"고 나타내어지면, 그 특정 컴포넌트, 특징, 구조, 프로세스, 또는 특성이 포함되도록 요구되지는 않는다. 명세서에서 "일" 또는 "하나의" 엘리먼트가 지칭되면, 이는 설명된 엘리먼트들 중 오직 하나만이 존재함을 의미하지는 않는다.
실시형태는 본 발명의 구현 또는 예이다. "실시형태", "일 실시형태", "일부 실시형태들", 또는 "다른 실시형태들" 에 대한 명세서에서의 언급은 실시형태들과 관련하여 설명된 특정 특징, 구조, 또는 특성이 적어도 일부의 실시형태들에 포함되지만 반드시 모든 실시형태들에 포함되는 것은 아님을 의미한다. "실시형태", "일 실시형태", 또는 "일부 실시형태들" 의 다양한 양태들은 반드시 동일한 실시형태들을 모두 지칭할 필요는 없다. 본 발명의 예시적인 실시형태들의 전술한 설명에 있어서, 본 발명의 다양한 특징들은, 종종, 본 개시를 간소화하고 또한 다양한 본 발명의 양태들 중 하나 이상의 이해를 도울 목적으로 그 단일의 실시형태, 도면, 또는 설명에서 함께 그룹핑됨을 인식해야 한다.

Claims (20)

  1. 데이터를 프로세싱하는 방법으로서,
    제 1 비트 폭을 갖고, 제 1 컬러 심도를 갖고, 및 링크 클록 신호(link clock signal)의 주파수에서 클록킹되는 제 1 비디오 데이터 포맷을 갖는 제 1 비디오 데이터 스트림들을 수신하는 단계로서, 픽셀들의 세트를 나타내는 상기 제 1 데이터 포맷내 픽셀 데이터는 제 1 수의 링크 클록 사이클들 상에서 수신되어 상기 픽셀들의 세트내 각각의 픽셀을 나타내는 픽셀 데이터는 복수의 링크 클록 사이클들 상에서 수신되는, 상기 수신하는 단계;
    상기 제 1 비디오 데이터 스트림을, 제 2 비트 폭을 갖고, 상기 제 1 컬러 심도를 갖고, 및 상기 링크 클록 신호의 상기 주파수에서 클록킹되는 변경된 데이터 포맷을 갖는 변환된 비디오 데이터 스트림으로 변환하는 단계로서, 상기 픽셀들의 세트를 나타내는 상기 변경된 데이터 포맷내 픽셀 데이터는 상기 제 1 수의 링크 클록 사이클들상에서 전송되어 상기 픽셀들의 세트내 각각의 픽셀을 나타내는 픽셀 데이터는 하나의 링크 클록 사이클상에서 수신되고, 상기 제 1 컬럼 심도와 상기 제 1 비트 폭간의 비율에 기초하여 상기 변환된 비디오 데이터 스트림으로 널 데이터(null data)가 삽입되는, 상기 변환된 비디오 데이터 스트림으로 변환하는 단계;
    상기 변환된 비디오 데이터 스트림내 유효 비디오 데이터와 상기 널 데이터 간을 구별하기 위한 유효 데이터 신호(valid data signal)를 생성하는 단계; 및
    상기 변환된 비디오 데이터 스트림으로부터 프로세싱된 데이터 스트림을 생성하기 위해, 상기 변환된 비디오 데이터 스트림을 상기 링크 클록 신호의 주파수에서 프로세싱하는 단계를 포함하고,
    상기 프로세싱하는 단계는 유효 비디오 데이터를 식별하기 위해 상기 유효 데이터 신호를 사용하는 단계를 포함하는, 데이터를 프로세싱하는 방법.
  2. 제 1 항에 있어서,
    로컬 픽셀 클록 신호를 생성하지 않고 상기 제 1 비디오 데이터 스트림을 변환하는 단계를 더 포함하는, 데이터를 프로세싱하는 방법.
  3. 제 2 항에 있어서,
    위상 록 루프 (PLL) 엘리먼트 사용 없이 상기 제 1 비디오 데이터 스트림을 변환하는 단계를 더 포함하는, 데이터를 프로세싱하는 방법.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 프로세싱된 데이터 스트림을 출력 데이터 스트림으로 변환하는 단계를 더 포함하고,
    상기 출력 데이터 스트림으로 변환하는 단계는 상기 프로세싱된 데이터 스트림으로부터 널 데이터를 제거하는 단계를 포함하는, 데이터를 프로세싱하는 방법.
  6. 제 5 항에 있어서,
    상기 프로세싱된 데이터 스트림을 변환하는 단계는 상기 출력 데이터 스트림을 수신하는 장치와 호환가능한 포맷으로 상기 프로세싱된 데이터 스트림을 변환하는 단계를 더 포함하는, 데이터를 프로세싱하는 방법.
  7. 제 5 항에 있어서,
    상기 프로세싱된 데이터 스트림을 변환하는 단계는 제 2 비디오 데이터 스트림의 포맷으로 상기 프로세싱된 데이터 스트림을 변환하는 단계를 더 포함하고,
    상기 출력 데이터 스트림을 상기 제 2 비디오 데이터 스트림과 혼합하는 단계를 더 포함하는, 데이터를 프로세싱하는 방법.
  8. 제 1 비트 폭을 갖고, 제 1 컬러 심도를 갖고, 및 링크 클록 신호의 주파수에서 클록킹되는 제 1 데이터 포맷을 갖는 제 1 비디오 데이터 스트림을 수신하기 위한 포트로서, 픽셀들의 세트를 나타내는 상기 제 1 데이터 포맷내 픽셀 데이터는 제 1 수의 링크 클록 사이클들 상에서 수신되어 상기 픽셀들의 세트내 각각의 픽셀을 나타내는 픽셀 데이터는 복수의 링크 클록 사이클들 상에서 수신되는, 상기 포트;
    상기 제 1 비디오 데이터 스트림을, 제 2 비트 폭을 갖고, 상기 제 1 컬럼 심도를 갖고, 및 상기 링크 클록 신호의 상기 주파수에서 클록킹되는 변경된 데이터 포맷을 갖는 변환된 비디오 데이터 스트림으로 변환하기 위한 변환 엘리먼트로서, 상기 픽셀들의 세트를 나타내는 상기 변경된 데이터 포맷내 픽셀 데이터는 상기 제 1 수의 링크 클록 사이클들 상에서 전송되어 상기 픽셀들의 세트내 각각의 픽셀을 나타내는 픽셀 데이터는 하나의 링크 클록 사이클 상에서 수신되고, 상기 제 1 컬러 심도와 상기 제 1 비트 폭 간의 비율에 기초하여 상기 변환된 비디오 데이터 스트림으로 널 데이터(null data)가 삽입되는, 상기 변환 엘리먼트; 및
    상기 변환된 비디오 데이터 스트림으로부터 프로세싱된 데이터 스트림을 생성하기 위한 프로세싱 엘리먼트를 포함하고,
    상기 프로세싱 엘리먼트는 상기 변환된 비디오 데이터 스트림을 상기 링크 클록 신호의 주파수에서 프로세싱하는, 장치.
  9. 제 8 항에 있어서,
    상기 변환 엘리먼트는 로컬 클록 신호를 생성하지 않고 상기 제 1 비디오 데이터 스트림을 변환하도록 구성되는, 장치.
  10. 제 8 항에 있어서,
    상기 변환 엘리먼트는 위상 록 루프 (PLL)를 사용하지 않고 상기 제 1 비디오 데이터 스트림을 변환하도록 구성되는, 장치.
  11. 삭제
  12. 제 8 항에 있어서,
    상기 프로세싱 엘리먼트는 유효 데이터 신호에 기초하여 상기 변환된 비디오 데이터 스트림내 유효 비디오 데이터를 식별하기 위한 로직을 포함하는, 장치.
  13. 제 8 항에 있어서,
    상기 프로세싱된 데이터 스트림을 출력 데이터 스트림으로 변환하기 위한 제 2 변환 엘리먼트를 더 포함하고,
    상기 프로세싱된 데이터 스트림의 변환은 상기 프로세싱된 데이터 스트림으로부터 상기 널 데이터를 제거하는 것을 포함하는, 장치.
  14. 제 13 항에 있어서,
    상기 제 2 변환 엘리먼트는 상기 프로세싱된 데이터 스트림을 상기 출력 데이터 스트림을 수신하는 장치와 호환가능한 포맷으로 추가로 변환하는, 장치.
  15. 제 13 항에 있어서,
    제 2 비디오 데이터 스트림을 수신하기 위한 제 2 포트를 더 포함하고,
    상기 제 2 변환 엘리먼트는 상기 프로세싱된 데이터 스트림을 상기 제 2 비디오 데이터 스트림의 포맷으로 추가로 변환하고,
    상기 출력 데이터 스트림을 상기 제 2 비디오 데이터 스트림과 혼합하기 위한 비디오 혼합기(video mixer)를 더 포함하는, 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020137022420A 2011-01-25 2012-01-09 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱 KR101747292B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161436019P 2011-01-25 2011-01-25
US61/436,019 2011-01-25
US13/217,138 US8379145B2 (en) 2011-01-25 2011-08-24 Conversion and processing of deep color video in a single clock domain
US13/217,138 2011-08-24
PCT/US2012/020613 WO2012102847A2 (en) 2011-01-25 2012-01-09 Conversion and processing of deep color video in a single clock domain

Publications (2)

Publication Number Publication Date
KR20140022001A KR20140022001A (ko) 2014-02-21
KR101747292B1 true KR101747292B1 (ko) 2017-06-14

Family

ID=46543942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022420A KR101747292B1 (ko) 2011-01-25 2012-01-09 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱

Country Status (7)

Country Link
US (1) US8379145B2 (ko)
EP (1) EP2668649A4 (ko)
JP (1) JP5828489B2 (ko)
KR (1) KR101747292B1 (ko)
CN (1) CN103329194B (ko)
TW (1) TWI495348B (ko)
WO (1) WO2012102847A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412330B2 (en) * 2011-03-15 2016-08-09 Lattice Semiconductor Corporation Conversion of multimedia data streams for use by connected devices
US8681170B2 (en) * 2011-05-05 2014-03-25 Ati Technologies Ulc Apparatus and method for multi-streaming for more than three pixel component values
CN103747320B (zh) 2013-12-27 2017-02-22 京东方科技集团股份有限公司 一种双视显示装置以及双视显示方法
KR102441587B1 (ko) * 2015-08-03 2022-09-07 삼성전자주식회사 홀로그래픽 이미지를 처리하는 방법 및 장치
CN110620935B (zh) * 2018-06-19 2022-04-08 杭州海康慧影科技有限公司 图像处理方法及装置
CN111669635B (zh) * 2020-06-15 2022-04-29 武汉精立电子技术有限公司 一种基于视频接口的时钟传输、恢复方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141667B2 (ja) * 1994-01-14 2001-03-05 松下電器産業株式会社 データ変換回路
JP2008109342A (ja) * 2006-10-25 2008-05-08 Sharp Corp 表示装置及び表示システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3096756B2 (ja) * 1994-08-10 2000-10-10 シャープ株式会社 画像変換装置
JPH10285132A (ja) 1997-04-09 1998-10-23 Matsushita Electric Ind Co Ltd 情報転送方法および多重回路
US6466220B1 (en) * 1999-03-05 2002-10-15 Teralogic, Inc. Graphics engine architecture
JP2001332978A (ja) 2000-05-18 2001-11-30 Sony Corp データストリーム変換装置とその方法、可変長符号化データストリーム生成装置とその方法、および、カメラシステム
US7034887B2 (en) * 2002-07-15 2006-04-25 Seiko Epson Corporation Method and apparatus for flicker filtering interlaced display data
US7088741B2 (en) * 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7508448B1 (en) * 2003-05-29 2009-03-24 Nvidia Corporation Method and apparatus for filtering video data using a programmable graphics processor
US7800623B2 (en) * 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7825921B2 (en) * 2004-04-09 2010-11-02 Samsung Electronics Co., Ltd. System and method for improving sub-pixel rendering of image data in non-striped display systems
US20060061517A1 (en) * 2004-09-23 2006-03-23 Jolly Paul A Delivering pixels received at a lower data transfer rate over an interface that operates at a higher data transfer rate
JP2008048137A (ja) * 2006-08-15 2008-02-28 Sony Corp 伝送システム、映像入力装置及び伝送方法
KR101428714B1 (ko) 2006-11-23 2014-08-11 삼성디스플레이 주식회사 데이터 처리장치 및 이를 갖는 표시장치
JP4755657B2 (ja) * 2008-01-18 2011-08-24 三菱電機株式会社 ミリ波送受信モジュール

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141667B2 (ja) * 1994-01-14 2001-03-05 松下電器産業株式会社 データ変換回路
JP2008109342A (ja) * 2006-10-25 2008-05-08 Sharp Corp 表示装置及び表示システム

Also Published As

Publication number Publication date
TWI495348B (zh) 2015-08-01
CN103329194B (zh) 2017-05-31
WO2012102847A2 (en) 2012-08-02
EP2668649A2 (en) 2013-12-04
JP5828489B2 (ja) 2015-12-09
JP2014510331A (ja) 2014-04-24
KR20140022001A (ko) 2014-02-21
EP2668649A4 (en) 2014-06-25
WO2012102847A3 (en) 2012-10-18
US8379145B2 (en) 2013-02-19
US20120188444A1 (en) 2012-07-26
CN103329194A (zh) 2013-09-25
TW201244482A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
KR101747292B1 (ko) 단일 클록 도메인에 있어서 딥 컬러 비디오의 변환 및 프로세싱
JP5736389B2 (ja) 軽減チャンネルフォーマットでの多チャンネル信号の送信及び検出
US9412330B2 (en) Conversion of multimedia data streams for use by connected devices
US9247157B2 (en) Audio and video data multiplexing for multimedia stream switch
TWI527457B (zh) 對來自多個受保護源的內容進行同時預覽之方法、裝置及系統
EP2274739B1 (en) Video multiviewer system with serial digital interface and related methods
EP0964583A2 (en) Reduced resolution video decompression
JP2013538486A (ja) データストリームの部分暗号化のためのメカニズム
US9413985B2 (en) Combining video and audio streams utilizing pixel repetition bandwidth
WO2013042264A1 (ja) 映像処理装置および映像処理方法
CN101778199B (zh) 一种合成多路高清视频图像画面的实现方法
CN110233807B (zh) 一种低压差分信号发送器以及数据传输设备
US8219846B2 (en) Circuit for and method of receiving video data
CN111954070A (zh) 一种基于fpga的视频分辨率转换方法及终端
CN103314599B (zh) 用于通过分组化通信网络传达的流送内容的时钟恢复的机制
CN105516633B (zh) 一种图像处理系统
US6917366B1 (en) System and method for aligning multi-channel coded data over multiple clock periods
US8237721B2 (en) Information handling system and method for using main link data channels
CN201657185U (zh) 一种合成多路高清视频图像画面的装置
CN105657541A (zh) 一种帧处理方法及装置
Feng Implementing a tmds video interface in the spartan-6 fpga
Xiong et al. Research and design of data transmission system based on HDMI
KR101216723B1 (ko) 디스플레이포트일점일에이 기반 복수 영상 출력 장치
US20130155321A1 (en) Timing control apparatus and video processing system

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant