KR101740899B1 - 투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터 - Google Patents

투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터 Download PDF

Info

Publication number
KR101740899B1
KR101740899B1 KR1020150041332A KR20150041332A KR101740899B1 KR 101740899 B1 KR101740899 B1 KR 101740899B1 KR 1020150041332 A KR1020150041332 A KR 1020150041332A KR 20150041332 A KR20150041332 A KR 20150041332A KR 101740899 B1 KR101740899 B1 KR 101740899B1
Authority
KR
South Korea
Prior art keywords
graphene
layer
transparent
graphene layer
polymer layer
Prior art date
Application number
KR1020150041332A
Other languages
English (en)
Other versions
KR20160114876A (ko
Inventor
조경민
김광섭
김상민
이승모
김재현
이학주
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020150041332A priority Critical patent/KR101740899B1/ko
Priority to CN201580078256.7A priority patent/CN107408464B/zh
Priority to PCT/KR2015/009014 priority patent/WO2016153131A1/ko
Publication of KR20160114876A publication Critical patent/KR20160114876A/ko
Application granted granted Critical
Publication of KR101740899B1 publication Critical patent/KR101740899B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

본 발명은 투명기판; 투명기판 상에 형성된 제1그래핀층; 제1그래핀층의 일 표면에서 단량체를 자가중합하여 형성된 고분자층; 및 고분자층 상에 형성된 제2그래핀층;을 포함하는 투명 그래핀 전극에 관한 것이다. 또한, 본 발명은 투명 그래핀 전극을 포함하여 제조된 투명 슈퍼커패시터에 관한 것이다. 또한, 본 발명은 a) 제1그래핀층을 포함하는 제1적층구조체 및 제2그래핀층을 포함하는 제2적층구조체를 준비하는 단계; b) 제1그래핀층의 일 표면에서 단량체를 자가중합하여 고분자층을 형성하는 단계; c) 고분자층과 제2그래핀층이 접하도록 제2적층구조체를 고분자층 상에 적층하여 제3적층구조체를 제조하는 단계; 및 d) 제1그래핀층과 투명기판이 접하도록 제3적층구조체를 투명기판 상에 전사하는 단계;를 포함하는 투명 그래핀 전극의 제조 방법에 관한 것이다.

Description

투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터 {Transparent Graphene Electrode and Method for Manufacture thereof, and Supercapacitor therefrom}
본 발명은 투명 그래핀 전극과 이를 제조하기 위한 방법, 및 이를 이용하여 제조된 슈퍼커패시터에 관한 것이다.
슈퍼커패시터(Supercapacitor)는 전기용량이 대단히 큰 커패시터로, 울트라 커패시터(Ultra capacitor) 또는 전기화학 커패시터(Electrochemical capacitor)라고도 부른다. 슈퍼커패시터는 화학반응을 이용하는 배터리와는 달리 전극과 전해질 계면으로의 단순한 이온의 이동이나 표면화학반응에 의한 충전현상을 이용한다. 이에 따라 급속 충방전이 가능하고 높은 충방전 효율 및 반영구적인 사이클 수명 특성으로 보조배터리나 배터리 대체용으로 사용된다.
최근에는 슈퍼커패시터로써의 고유 성능에 더하여 미적 만족도를 높이기 위해 투명도 및 유연성 등과 같은 물성 향상에 대한 관심이 증가하고 있으며, 이를 구현하기 위한 전극 재료로 높은 전기전도도, 기계적 유연성 및 광학 투과도를 가진 그래핀이 많은 관심을 받고 있다.
전극 재료로 사용되는 그래핀은 그래핀 산화물 (GO; graphene oxide)을 환원 시키거나 화학기상증창법 (CVD; chemical vapor deposition)을 이용하여 촉매 금속 표면에 합성하여 얻을 수 있다.
환원된 그래핀 산화물(r-GO)은 보통 수십~수백나노미터의 두께를 가지며 이를 전극 재료로 이용할 경우 투명도가 떨어지는 단점이 있다. 이에 비해, CVD 법으로 합성한 그래핀은 보통 몇 ~ 몇십층(a few ~ a few tens layers)의 단층 (monolayer) 그래핀이 적층된 구조로 이루어져 있으며 수 나노미터의 두께를 가진다. 또한 CVD 법으로 합성한 그래핀은 r-GO 에 비해 높은 투명도를 가진다. 하지만 CVD 법으로 합성한 그래핀을 이용하여 제조한 슈퍼커패시터는 투명하지 않은 기존의 슈퍼커패시터(전극물질의 두께는 보통 수 마이크로이다)의 면적당 전기용량(area-specific capacitance),~4 mF/㎠)에 비해 매우 낮은 면적당 전기용량(~5 /㎠)을 가진다.(Chen 등, ACS Nano 2014, 8, 1039-1046)
Chen, T.; Xue, Y.; Roy, A. K.; Dai, L. ACS Nano 2014, 8, 1039-1046
상기와 같은 문제점을 해결하기 위하여 본 발명은 우수한 투명도 및 전기용량을 가질 수 있는 투명 그래핀 전극과 이의 제조방법, 및 이를 포함하는 슈퍼커패시터를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은 투명기판; 투명기판 상에 형성된 제1그래핀층; 제1그래핀층의 일 표면에서 단량체를 자가중합하여 형성된 고분자층; 및 고분자층 상에 형성된 제2그래핀층;을 포함하는 투명 그래핀 전극에 관한 것이다.
또한, 본 발명의 또 다른 일 양태는 투명 그래핀 전극을 포함하여 제조된 투명 슈퍼커패시터에 관한 것이다.
또한, 본 발명의 또 다른 일 양태는 a) 제1그래핀층을 포함하는 제1적층구조체 및 제2그래핀층을 포함하는 제2적층구조체를 준비하는 단계; b) 제1그래핀층의 일 표면에서 단량체를 자가중합하여 고분자층을 형성하는 단계; c) 고분자층과 제2그래핀층이 접하도록 제2적층구조체를 고분자층 상에 적층하여 제3적층구조체를 제조하는 단계; 및 d) 제1그래핀층과 투명기판이 접하도록 제3적층구조체를 투명기판 상에 전사하는 단계;를 포함하는 투명 그래핀 전극의 제조 방법에 관한 것이다.
본 발명에 따른 투명 그래핀 전극은 우수한 투명도를 가지며, 커패시터 제조시 매우 우수한 전기용량을 가진 슈퍼커패시터를 수득할 수 있다.
도 1은 본 발명의 일 예에 따른 투명 그래핀 전극의 제조 방법 개략도이다.
도 2는 본 발명의 실시예 및 비교예에 따라 제조된 슈퍼커패시터로부터 측정된 전기용량과 투명도를 나타낸 결과이다.
도 3은 본 발명의 일 예에 따라 제조된 슈퍼커패시터의 유연성을 측정한 자료이다.
도 4는 본 발명의 일 예에 따라 제조된 슈퍼커패시터의 사이클 특성을 측정한 자료이다.
본 발명은 투명기판; 투명기판 상에 형성된 제1그래핀층; 제1그래핀층의 일 표면에서 단량체를 자가중합하여 형성된 고분자층; 및 고분자층 상에 형성된 제2그래핀층;을 포함하는 투명 그래핀 전극에 관한 것이다.
먼저, 그래핀(Gr; graphene)이란 탄소원자가 육각형의 벌집 모양으로 연속 구성되어 2차원 구조를 형성한 것으로, 높은 비표면적 및 뛰어난 전기전도도를 지닌다. 본 발명의 일 예에 따른 그래핀은 특별히 한정되진 않으나, 화학기상증착법(CVD; chemical vapor deposition)을 통해 합성된 것일 수 있다. 화학기상증착법을 이용함으로써 매우 균일한 두께로 단층(monolayer)의 그래핀을 합성할 수 있으며, 합성된 그래핀은 카보닐기 또는 에폭시기 등과 같은 활성 반응기에 포함된 산소가 거의 없기 때문에 후술될 내용과 같이, 고분자층과의 결착력을 더욱 향상시킬 수 있다. 또한, 낮은 적층수를 가짐에도 투명도가 떨어지는 환원된 그래핀 산화물(r-GO; reduced graphene oxide)과는 달리 높은 투명도를 가지는 그래핀을 수득할 수 있다.
이와 같은 그래핀을 이용하여 형성되는 제1그래핀층 및 제2그래핀층은 각각 독립적으로 1~4겹의 그래핀일 수 있으며, 좋게는 1~2겹, 보다 좋게는 1겹(monolayer)의 그래핀일 수 있다. 상기 범위 내에서 제1그래핀층 및 제2그래핀층을 형성하는 것이 높은 투명도를 가진 투명 그래핀 전극을 수득할 수 있으며, 이후 우수한 전기용량 및 투명도를 가지는 슈퍼커패시터를 제조할 수 있다.
본 발명의 일 예에 따른 고분자층은 제1그래핀층과 제2그래핀층의 그래핀 이중층 사이에 형성되어 전기용량을 높여주기 위한 것으로, 산환-환원 활성을 가지는 고분자층의 추가적인 산화-환원 반응으로 인해 보다 향상된 전기 용량을 가질 수 있다.
고분자층은 단량체의 자가중합을 통해 제1그래핀층의 표면에 매우 얇고 균일하게 형성될 수 있으며, 이때 중합된 고분자층은 중량평균 분자량이 500~10,000 g/mol일 수 있다.
본 발명의 일 예에 따른 단량체는 하기 구조식 1을 만족하는 것일 수 있다.
[구조식 1]
Figure 112015029107953-pat00001
이때, A는 탄소수 6~30의 방향족 탄화수소일 수 있으며, 보다 구체적으로 예를 들면, A는 치환 또는 비치환된, 페닐, 비페닐, 나프틸, 터페닐, 안트릴, 페난트릴, 페날레닐, 테트라페닐 및 피레닐 등에서 선택되는 어느 하나일 수 있다. 여기서 “치환” 내지 “치환된”이란, 본 명세서에서 특별한 언급이 없는 한, A의 작용기 중의 하나 이상의 수소 원자가 할로겐원자(-F, -Cl, -Br 또는 -I), 탄소수 1~10의 알킬기, 탄소수 1~10의 알콕시기, 탄소수 1~10의 할로겐화알킬기, 탄소수 3~30의 사이클로알킬기, 하이드록시기, 아민기, 카르복실산기 및 알데히드기 등으로 이루어진 군에서 선택되는 1종 이상의 치환기로 치환된 것을 의미한다.
구조식 1과 같이 본 발명의 일 예에 따른 단량체는 하이드록시기(-OH)와 아민기(-NH2)를 가짐으로써 개시제 등의 첨가물 없이도 자가중합이 가능하도록 하며, 이에 따라 매우 균일하고 얇은 두께로 형성될 수 있으며, 그래핀과의 결착력도 향상시킬 수 있다. 이에 더하여, 방향족 탄화수소와 그래핀과의 π-π 상호작용(π-π interaction) 등으로 인해 결착력을 더욱 향상시킬 수 있다. 이는 앞서 설명한 바와 같이, 화학기상증착법으로 합성된 그래핀은 환원된 그래핀 산화물(r-GO)과는 달리 카보닐기 또는 에폭시기와 같은 활성 반응기에 포함된 산소가 거의 없기 때문에 그래핀의 표면에 더욱 잘 달라붙을 수 있기 때문이다.
본 발명의 일 예에 따른 고분자층의 두께는 2 ㎚ 이하일 수 있으며, 보다 좋게는 1 ㎚ 이하일 수 있다. 고분자층의 두께가 너무 두꺼우면 투명도가 떨어질 수 있으며, 너무 얇으면 전기용량의 향상이 미미할 수 있다.
마지막으로, 본 발명의 일 예에 따른 투명기판은 통상적으로 사용되는 투명한 기판이라면 특별히 제한하지 않고 사용할 수 있으나, 예를 들면 380~1,100 nm의 파장범위에서 85% 이상의 투명도를 가지는 플라스틱 기판일 수 있다. 보다 구체적으로 예를 들면, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리메틸메타아크릴레이트(polymethylmethacrylate, PMMA), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리카보네이트(polycarbonate, PC), 폴리이미드(polyimide, PI), 폴리에테르술폰(polyethersulfone, PES), 폴리아릴라이트(polyarylite) 또는 사이클릭올레핀코폴리머(cyclicolefincopolymer, COC) 등을 사용할 수 있다.
또한, 본 발명의 다른 일 양태는 투명 그래핀 전극의 제조방법에 관한 것이다.
투명 그래핀 전극의 제조방법은, a) 제1그래핀층을 포함하는 제1적층구조체 및 제2그래핀층을 포함하는 제2적층구조체를 준비하는 단계; b) 제1그래핀층의 일 표면에서 단량체를 자가중합하여 고분자층을 형성하는 단계; c) 고분자층과 제2그래핀층이 접하도록 제2적층구조체를 고분자층 상에 적층하여 제3적층구조체를 제조하는 단계; 및 d) 제1그래핀층과 투명기판이 접하도록 제3적층구조체를 투명기판 상에 전사하는 단계;를 포함하여 수행될 수 있다.
보다 구체적으로, a) 단계는
a-1) 제1금속박막 상에 화학기상증착법으로 제1그래핀층을 형성하여 제1적층구조체를 준비하는 단계; 및 a-2) 제2금속박막 상에 화학기상증착법으로 제2그래핀층을 형성하여 제2그래핀층 상에 그래핀지지층을 코팅하고, 제2금속박막을 제거하여 제2적층구조체를 준비하는 단계;를 포함하여 수행될 수 있다. 단, a-1)단계와 a-2)단계는 각각 독립적인 단계로 특정 순서 없이 수행될 수 있다.
이때 화학기상증착법은 통상적으로 사용되는 방법을 이용하여 수행될 수 있다. 구체적으로 예를 들면, 탄소원기체, 비활성기체 및 환원성기체를 포함하는 혼합가스를 반응챔버 내로 주입하여 그래핀을 합성할 수 있다. 이때 탄소원기체는 구체적으로 탄소수 1~4의 포화 또는 불포화 탄화수소일 수 있으며, 예를 들어 에틸렌, 아세틸렌, 메탄, 프로판 등을 사용할 수 있으나 이에 한정되는 것은 아니다. 비활성기체는 예를 들어, 아르곤(Ar), 네온(Ne), 헬륨(He) 등일 수 있으며, 환원성기체는 예를 들어 수소(H2), 암모니아(NH3) 등일 수 있다. 또한, 혼합가스의 유량은 탄소원기체 1 sccm에 대하여 비활성기체 5~15 sccm 및 환원성기체 10~30 sccm을 주입할 수 있다.
일 예에 따른 반응챔버의 온도는 탄소원가스를 잘 분해하여 균일한 두께로 그래핀을 잘 합성할 수 있는 온도라면 특별히 제한하지 않으며, 구체적으로 예를 들면 800~1200℃일 수 있다.
일 예에 따른 금속박막은 그래핀을 성장시키기 위한 촉매로 사용되는 것으로, 통상적으로 사용되는 것이라면 특별히 제한하지 않으며, 구체적으로 예를 들면 Cu, Ru, Ir, Pt, Co, Rh 또는 이들의 합금 등의 박막을 사용할 수 있다.
일 예에 따른 합성시간은 반응온도, 혼합가스의 유량 등에 따라 달라질 수 있으나, 금속박막 상에 그래핀이 단층으로 균일하게 합성될 때까지 수행하는 것이 바람직하며, 구체적으로 예를 들면, 30분~2시간일 수 있으나 이에 한정되는 것은 아니다.
그래핀지지층은 두께가 얇은 그래핀의 핸들링을 용이하게 하기 위한 것으로, 통상적으로 이용되는 물질 및 방법을 통하여 코팅할 수 있다. 구체적으로, 일 예에 따른 그래핀지지층은 아세톤, 메틸아세테이트아마이드, 디메틸설폭사이드 등의 유기용매로 쉽게 용해되어 제거할 수 있는 폴리메틸메타아크릴레이트(polymethylmethacrylate, PMMA), 폴리스티렌(polystyrene; PS) 등의 고분자를 사용하는 것이 바람직하나, 이에 한정되진 않는다. 또한, 그래핀지지층은 스핀 코팅, 스프레이 코팅 등을 이용하여 제2그래핀층의 표면에 코팅될 수 있으나, 이 또한 이에 한정되진 않는다.
제2금속박막의 제거 방법은 어떤 금속을 사용하느냐에 따라 달라질 수 있으며, 통상적으로 사용되는 방법을 이용하여 금속박막을 에칭할 수 있다. 구체적으로 예를 들면, 제2금속박막이 구리박막일 경우, 0.01~1 M의 과황산암모늄에 띄워 구리박막을 에칭할 수 있다.
다음으로, b)단계에 대해서 보다 구체적으로 설명한다.
본 단계는 제1그래핀층의 표면에서 단량체를 자가중합 시켜 고분자층을 형성하기 위한 단계로, 후술되는 것과 같이 제1그래핀층과 제2그래핀층 사이에 고분자층을 형성함으로써 산환-환원 활성을 가지는 고분자층의 추가적인 산화-환원 반응으로 인해 커패시터 제조시 매우 높은 전기용량을 가지도록 할 수 있다.
본 발명의 일 예에 따른 단량체는 하기 구조식 1을 만족하는 것일 수 있다.
[구조식 1]
Figure 112015029107953-pat00002
이때, A는 탄소수 6~30의 방향족 탄화수소일 수 있으며, 보다 구체적으로 예를 들면, A는 치환 또는 비치환된, 페닐, 비페닐, 나프틸, 터페닐, 안트릴, 페난트릴, 페날레닐, 테트라페닐 및 피레닐 등에서 선택되는 어느 하나일 수 있다. 여기서 “치환” 내지 “치환된”이란, 본 명세서에서 특별한 언급이 없는 한, A의 작용기 중의 하나 이상의 수소 원자가 할로겐원자(-F, -Cl, -Br 또는 -I), 탄소수 1~10의 알킬기, 탄소수 1~10의 알콕시기, 탄소수 1~10의 할로겐화알킬기, 탄소수 3~30의 사이클로알킬기, 하이드록시기, 아민기, 카르복실산기 및 알데히드기 등으로 이루어진 군에서 선택되는 1종 이상의 치환기로 치환된 것을 의미한다.
구조식 1과 같이 본 발명의 일 예에 따른 단량체는 하이드록시기(-OH)와 아민기(-NH2)를 가짐으로써 개시제 등의 첨가물 없이도 자가중합이 가능하도록 하며, 이에 따라 매우 균일하고 얇은 두께로 형성될 수 있으며, 그래핀과의 결착력도 향상시킬 수 있다. 이에 더하여, 방향족 탄화수소와 그래핀과의 π-π 상호작용(π-π interaction) 등으로 인해 결착력을 더욱 향상시킬 수 있다. 이는 앞서 설명한 바와 같이, 화학기상증착법으로 합성된 그래핀은 환원된 그래핀 산화물(r-GO)과는 달리 카보닐기 또는 에폭시기와 같은 활성 반응기에 포함된 산소가 거의 없기 때문에 그래핀의 표면에 더욱 잘 달라붙을 수 있기 때문이다.
본 발명의 일 예에 따른 고분자층의 형성 방법은 스핀 코팅, 스프레이 코팅 등의 코팅법을 이용하여 코팅하거나, 또는 단량체 용액에 제1적층구조체를 침지하거나, 제1적층구조체를 특정 용기에 넣은 후 단량체 용액을 부음으로써 고분자층을 형성할 수 있다.
이때, 자가중합은 0.1~5 mM의 단량체 용액을 이용하여 수행될 수 있으며, 보다 좋게는 0.5~2 mM의 단량체 용액을 사용하는 것이 바람직하다. 상기 범위 내에서 사용하는 것이 적절한 두께로 고분자층을 형성할 수 있도록 하여 투명도를 감소시키지 않으면서도 전기용량을 향상시킬 수 있다. 단량체 용액의 농도가 너무 묽으면 자가중합이 잘 일어나지 않을 수 있음으로 좋지 않으며, 농도가 너무 진하면 두께가 너무 두껍게 되거나 두께를 균일하게 제어하기가 어려우므로 좋지 않다.
또한, 자가중합은 1~10시간 동안 수행될 수 있으며, 보다 좋게는 1~3시간 동안 수행되는 것이 바람직하다. 상기 범위 내에서 효과적으로 고분자층을 형성시킬 수 있으며, 적절한 두께로 형성이 가능하다.
구체적으로 바람직한 고분자층의 두께를 예를 들면, 2 ㎚ 이하일 수 있으며, 보다 좋게는 1 ㎚ 이하일 수 있다. 고분자층의 두께가 너무 두꺼우면 투명도 떨어질 수 있으며, 너무 얇으면 전기용량의 향상이 미미할 수 있다.
c)단계는 제1그래핀층과 제2그래핀층 사이에 고분자층을 위치하기 위한 단계로, 앞서 준비한 제2적층구조체를 고분자층 상에 전사하여 제3적층구조체를 제조할 수 있다.
보다 구체적으로 제2금속박막을 에칭한 후 에칭용액 상에 떠있는 제2적층구조체를 조심스럽게 떠내어 3차 증류수로 옮긴 후, 표면에 고분자층을 형성시킨 제1적층구조체를 이용해서 떠내어 제2적층구조체를 고분자층 상에 전사시킬 수 있다.
이후, 제1그래핀층의 하부면에 위치한 제1금속박막을 제거하여 제3적층구조체를 제조할 수 있다. 앞서 상술한 바와 같이, 제1금속박막의 제거 방법은 어떤 금속을 사용하느냐에 따라 달라질 수 있으며, 통상적으로 사용되는 방법을 이용하여 금속박막을 에칭할 수 있다. 구체적으로 예를 들면, 제1금속박막이 구리박막일 경우, 0.01~1 M의 과황산암모늄에 넣어 구리박막을 에칭할 수 있다.
이와 같이 제1그래핀층과 제2그래핀층 사이에 고분자층을 위치시킴으로써 산환-환원 활성을 가지는 고분자층의 추가적인 산화-환원 반응으로 인해 전기용량을 향상시킬 수 있으며, 외부 노출에 대한 고분자층의 안정성이 증가하여 충방전 안정성을 향상시킬 수 있다.
d)단계는 제3적층구조체를 투명기판에 전사하여 투명 그래핀 전극을 제조하기 위한 단계로, 전사 공정은 통상적인 방법을 이용할 수 있다.
보다 구체적으로, 제1금속박막의 에칭과정을 거친 후 에칭 용액 상에 떠 있는 제3적층구조체를 조심스럽게 떠내어 3차 증류수로 옮긴 후, 투명기판을 사용하여 제3적층구조체를 떠내고, 건조 과정을 거치면 투명 그래핀 전극을 얻을 수 있다.
일 예에 따른 투명기판은 앞서 상술한 바와 같이, 통상적으로 사용되는 투명한 기판이라면 특별히 제한하지 않고 사용할 수 있으나, 예를 들면 380~1,100 nm의 파장범위에서 85% 이상의 투명도를 가지는 플라스틱 기판일 수 있다. 보다 구체적으로 예를 들면, 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리메틸메타아크릴레이트(polymethylmethacrylate, PMMA), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리카보네이트(polycarbonate, PC), 폴리이미드(polyimide, PI), 폴리에테르술폰(polyethersulfone, PES), 폴리아릴라이트(polyarylite) 또는 사이클릭올레핀코폴리머(cyclicolefincopolymer, COC) 등을 사용할 수 있다.
또한, 본 발명의 또 다른 일 양태는 투명 그래핀 전극을 포함하여 제조된 투명 슈퍼커패시터에 관한 것으로, 낮은 적층수의 그래핀층을 사용하고, 두 그래핀층 사이에 매우 얇은 두께의 고분자층을 형성하여 전극으로 사용함에 따라 높은 투명도와 매우 우수한 전기용량을 가지는 슈퍼커패시터를 제조할 수 있다.
구체적으로, 일 예에 따른 투명 슈퍼커패시터의 투명도는 70% 이상일 수 있으며, 보다 좋게는 75% 이상일 수 있다. 투명도의 상한선은 특별히 한정하진 않으나 실시 가능한 정도의 선을 상한선으로 잡을 수 있으며, 사용되는 투명기판의 종류에 따라 상한선은 달라질 수 있다. 예를 들어, PET를 사용하는 경우, 그래핀층과 고분자층이 없는 슈퍼커패시터의 투명도가 89%이기 때문에, 이를 상한선으로 볼 수 있다.
일 예에 따른 투명 슈퍼커패시터의 면적당 전기용량은 50 /㎠ 이상일 수 있으며, 보다 좋게는 100 /㎠ 이상 (또는 전극의 두께를 고려했을 때 부피당 전기용량은 500 F/cm3 이상)일 수 있다. 이는 그래핀층의 사이에 위치한 고분자층에 의해서 산환-환원 활성을 가지는 고분자층의 추가적인 산화-환원 반응으로 인해 전기용량이 크게 향상되었기 때문이다.
또한, 본 발명의 투명 슈퍼커패시터는 투명 고체 겔 전해질을 더 포함하여 제조된 것일 수 있다. 투명 고체 겔 전해질은 투명도가 높고, 높은 이온전도도를 유지할 수 있으며, 세퍼레이터(separator)의 역할을 함께 수행할 수 있을 정도의 기계적 물성을 가지면서도 높은 유연성을 가질 수 있다.
일 예에 따른 투명 고체 겔 전해질은 폴리비닐알코올-황산(PVA-H2SO4), 폴리비닐알코올-인산(PVA-H3PO4) 또는 폴리비닐알코올-수산화칼륨(PVA-KOH) 등에서 선택된 어느 하나일 수 있으나, 이에 한정되는 것은 아니다.
이하 실시예를 통해 본 발명에 따른 투명 그래핀 전극, 이의 제조 방법 및 슈퍼커패시터에 대하여 더욱 상세히 설명한다. 다만 하기 실시예는 본 발명을 상세히 설명하기 위한 하나의 참조일 뿐 본 발명이 이에 한정되는 것은 아니며, 여러 형태로 구현될 수 있다.
또한 달리 정의되지 않은 한, 모든 기술적 용어 및 과학적 용어는 본 발명이 속하는 당업자 중 하나에 의해 일반적으로 이해되는 의미와 동일한 의미를 갖는다. 본원에서 설명에 사용되는 용어는 단지 특정 실시예를 효과적으로 기술하기 위함이고 본 발명을 제한하는 것으로 의도되지 않는다.
또한 다음에 소개되는 도면들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 제시되는 도면들에 한정되지 않고 다른 형태로 구체화될 수도 있으며, 이하 제시되는 도면들은 본 발명의 사상을 명확히 하기 위해 과장되어 도시될 수 있다.
또한 명세서 및 첨부된 특허청구범위에서 사용되는 단수 형태는 문맥에서 특별한 지시가 없는 한 복수 형태도 포함하는 것으로 의도할 수 있다.
또한 명세서에서 특별히 기재하지 않은 첨가물의 단위는 중량%일 수 있다.
하기 실시예 및 비교예를 통해 제조된 그래핀 전극 또는 슈퍼커패시터의 물성을 다음과 같이 측정하였다.
(투명도 측정)
투과도(transmittance) 및 흡광도(absorbance)를 확인하기 위하여 분광광도계(Mecasys, OPTIZEN 2120UV)를 이용하여 400~800 ㎚ 파장 구간의 UV/VIS 스펙트럼을 측정하였다.
(전기용량 측정)
슈퍼커패시터의 면적당 전기용량은 전기화학 분석 장비(CH Instruments, CHI 660E)를 이용하였고, 순환전위법(cyclic voltammetry)을 이용하여 얻은 순환전위곡선(Cyclic voltammetry curve)으로부터 계산하였다. 충방전 속도에 따른 전기용량을 평가하기 위해 0.01~1 V/s의 주사속도(scan rate) 범위에서 순환전위 곡선을 얻었다.
(면적당 전기용량 계산방법)
슈퍼커패시터의 면적당 전기용량은 아래의 식을 이용해서 계산하였다.
Figure 112015029107953-pat00003
Carea: 면적당 전기용량 (F)
ΔV: 전압 범위 (V)
A: 전극의 면적 (㎠)
I(V): 순환전위곡선에서 얻은 전류 값 (A)
υ: 주사 속도 (V/s)
[실시예 1]
화학기상증착법(chemical vapor deposition; CVD)을 이용하여 두께 25 ㎛인 구리박막의 일면에 단층(1겹)의 제1그래핀층을 형성하여 제1적층구조체(Cu/Gr)를 제조하였다.
이때, 구리박막을 약 400 mTorr의 낮은 압력 하에서 아르곤(Ar)/수소(H2)의 혼합기체(Ar/H2 유량 = 100 sccm/50 sccm)를 흘려주며 1000℃ 온도에서 45분 동안 어닐링(annealing)한 후, 같은 온도 조건에서 메탄:수소:아르곤의 비율을 4:50:100 sccm으로 혼합하여 약 35분 가량 혼합가스를 흘려주며 그래핀 합성 반응을 진행 하였다. 반응 종료 후 실온(약 25℃)에서 급랭하였다.
이 제1적층구조체를 플라스틱 페트리 디시(petri dish)에 넣고 1 mM p-AP (p-aminophenol) 수용액을 부은 후, 두 시간 동안 제1그래핀층의 표면에서 p-AP 의 자가중합 반응을 진행하여 고분자층을 형성하였다.
다음으로, 상기 방법과 동일하게 단층의 제2그래핀층을 형성한 후, 제2그래핀층의 표면에 4 중량% 농도로 아니솔(anisole)용매에 희석시킨 PMMA [poly(methyl methacrylate), Mw=950,000] 용액을 3000 rpm으로 30초간 스핀 코팅(spin coating)한 후, 120℃에서 30분 동안 베이킹(baking)하였다. 이를 0.1 M 과황산암모늄 ((NH4)2S2O8) 수용액에 띄워 구리박막을 에칭하여 제2적층구조체(PMMA/Gr)를 제조하였다.
다음으로, 상기 고분자층과 제2그래핀층이 접하도록 제2적층구조체를 고분자층 상에 적층하여 제3적층구조체(PMMA/Gr/poly-AP/Gr/Cu)를 제조하였다. 이를 0.1 M 과황산암모늄 ((NH4)2S2O8)에 넣어 구리박막을 에칭한 후, 제1그래핀층과 PET 기판이 접하도록 PET 기판 상에 전사하고, PMMA를 아세톤으로 제거하여 투명 그래핀 전극(Gr/poly-AP/Gr/PET; 2L Gr(R))을 제조하였다.
다음으로, 투명 그래핀 전극을 이용하여 슈퍼커패시터를 제조하였다.
먼저 각각 두 개의 투명 그래핀 전극의 최상면인 제2그래핀층 상에 전기 접속을 위한 비코팅부를 제외한 소정의 전극 표면에 겔 전해질(gel electrolyte)을 떨어뜨려, 전극 표면에 겔이 덮이도록 한 후 대기 중에서 12시간동안 건조하였다. 이때, 겔 전해질 용액은 증류수 10 ㎖에 conc. H2SO4 0.8 g을 혼합한 후, 폴리비닐알코올(PVA, Mw=89,000~98,000) 1 g을 첨가한 후 85℃에서 교반하여 제조하였다.
두 개의 전극에 각각 겔 전해질 코팅 후, 두 전극의 겔 전해질이 마주보도록 두 전극을 적층하여 슈퍼커패시터를 제조하였다.
[비교예 1]
고분자층을 형성한 것을 제외한 모든 공정을 실시예 1과 동일하게 진행하여 2겹의 그래핀층을 가지는 투명 그래핀 전극을 제조하였다.
이를 이용하여 실시예 1과 동일한 방법으로 슈퍼커패시터를 제조하였다.
[비교예 2]
화학기상증착법을 이용하여 두께 25 ㎛인 구리박막의 일면에 10겹의 그래핀층을 형성하여 적층구조체(Cu/Gr(10겹))를 제조하였다.
이 때, 구리박막을 1000℃ 온도에서 메탄:수소:아르곤의 비율이 5:400:60 sccm 으로 혼합된 가스를 약 1분가량 흘려주며 그래핀 합성을 진행하였다. 반응 종료 후 실온(약 25℃)에서 급랭하였다.
다음으로, 상기 방법을 통해 얻은 그래핀 적층구조체의 표면에 PDMS (poly-dimethylsiloxane) 용액을 부어 75℃에서 1시간동안 처리한 후, 이를 0.1 M 과황산암모늄 ((NH4)2S2O8) 수용액에 띄워 구리박막을 에칭하여 그래핀 전극을 제조하였다. 이렇게 제조된 그래핀 전극은 PDMS 투명기판위에 10겹의 그래핀이 전사된 구조를 가진다.
이를 이용하여 실시예 1과 동일한 방법으로 슈퍼커패시터를 제조하였다.
투명도(%) 면적당 전기용량 (/㎠)
실시예 1 75 101
비교예 1 79 4~5
비교예 2 48 4~5
상기 표에 나타난 바와 같이, 비교예 2는 약 10겹의 그래핀을 가지는 전극을 이용하여 슈퍼커패시터를 제조함에 따라 투명도가 50% 이하로 떨어져 투명도가 좋지 않았으며, 이와는 달리 2겹의 그래핀을 가지는 전극으로 제조된 슈퍼커패시터는 75% 이상의 높은 투명도를 보이는 것을 확인 할 수 있다. 그 중 2겹의 그래핀 사이에 고분자층을 형성한 실시예 1의 경우, 고분자층이 없는 비교예 1에 비하여 면적당 전기용량이 약 20배 가량 증가하여 매우 우수한 전기용량을 보이는 것을 확인 할 수 있다.
또한, 실시예 1의 슈퍼커패시터의 유연성 및 사이클 특성을 측정하였다.
유연성은 슈퍼커패시터의 굽힘 반경을 5 mm ~ 25 ㎜로 달리하여 순환전위법(cyclic voltammetry)을 측정하여 순환전위곡선(cyclic voltammetry curve)을 얻었으며, 굽힘에 의한 슈퍼커패시터의 전기화학적 성능 감소 여부를 확인하였다. 그 결과, 도 3과 같이 굽힘 전후에 슈퍼커패시터의 전기화학적 성능의 차이가 거의 없는 것을 확인 할 수 있으며, 이에 따라 유연성이 우수함을 알 수 있다.
굽힘 조건에서 사이클 특성을 평가하기 위해 12.5 ㎜의 굽힘 반경 하에서 순환전위법을 1000회를 반복 (주사속도 = 0.5 V/s) 하며 순환전위곡선을 얻었고, 이로부터 면적당 전기용량을 계산하였다. 그 결과, 도 4와 같이 1000회 반복 후에도 전기용량이 86.5% 정도 밖에 감소하지 않았으며, 이에 따라 사이클 특성 또한 우수함을 확인할 수 있다.

Claims (11)

  1. 투명기판;
    상기 투명기판 상에 형성된 제1그래핀층;
    상기 제1그래핀층의 일 표면에서 단량체를 자가중합하여 형성된 고분자층; 및
    상기 고분자층 상에 형성된 제2그래핀층;
    을 포함하며, 상기 단량체는 하기 구조식 1을 만족하는 투명 그래핀 전극.
    [구조식 1]
    Figure 112016026258082-pat00010

    (이때, A는 탄소수 6~30의 방향족 탄화수소이다.)
  2. 제 1항에 있어서,
    상기 제1그래핀층 및 제2그래핀층은 각각 독립적으로 1~4겹의 그래핀인 투명 그래핀 전극.
  3. 삭제
  4. 제 1항에 있어서,
    상기 A는 치환 또는 비치환된, 페닐, 비페닐, 나프틸, 터페닐, 안트릴, 페난트릴, 페날레닐, 테트라페닐 및 피레닐에서 선택되는 어느 하나인 투명 그래핀 전극.
  5. 제 1항에 있어서,
    상기 고분자층은 중량평균 분자량이 500~10,000 g/mol인 투명 그래핀 전극.
  6. 제 1항, 2항, 4항 및 5항에서 선택되는 어느 한 항의 투명 그래핀 전극을 포함하여 제조된 투명 슈퍼커패시터.
  7. 제 6항에 있어서,
    상기 투명 슈퍼커패시터는 투명 고체 겔 전해질을 더 포함하여 제조된 투명 슈퍼커패시터.
  8. 제 6항에 있어서,
    상기 투명 슈퍼커패시터의 투명도는 70% 이상인 투명 슈퍼커패시터.
  9. a) 제1그래핀층을 포함하는 제1적층구조체 및 제2그래핀층을 포함하는 제2적층구조체를 준비하는 단계;
    b) 상기 제1그래핀층의 일 표면에서 단량체를 자가중합하여 고분자층을 형성하는 단계;
    c) 상기 고분자층과 상기 제2그래핀층이 접하도록 상기 제2적층구조체를 상기 고분자층 상에 적층하여 제3적층구조체를 제조하는 단계; 및
    d) 상기 제1그래핀층과 투명기판이 접하도록 상기 제3적층구조체를 상기 투명기판 상에 전사하는 단계;
    를 포함하며, 상기 단량체는 하기 구조식 1을 만족하는 투명 그래핀 전극의 제조 방법.
    [구조식 1]
    Figure 112016026258082-pat00011

    (이때, A는 탄소수 6~30의 방향족 탄화수소이다.)
  10. 삭제
  11. 제 9항에 있어서,
    상기 자가중합은 0.1~5 mM의 단량체 용액을 이용하여 수행되는 투명 그래핀 전극의 제조 방법.
KR1020150041332A 2015-03-25 2015-03-25 투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터 KR101740899B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150041332A KR101740899B1 (ko) 2015-03-25 2015-03-25 투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터
CN201580078256.7A CN107408464B (zh) 2015-03-25 2015-08-27 石墨烯透明电极及其制造方法和利用它的超级电容器
PCT/KR2015/009014 WO2016153131A1 (ko) 2015-03-25 2015-08-27 투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150041332A KR101740899B1 (ko) 2015-03-25 2015-03-25 투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터

Publications (2)

Publication Number Publication Date
KR20160114876A KR20160114876A (ko) 2016-10-06
KR101740899B1 true KR101740899B1 (ko) 2017-05-29

Family

ID=56977822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150041332A KR101740899B1 (ko) 2015-03-25 2015-03-25 투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터

Country Status (3)

Country Link
KR (1) KR101740899B1 (ko)
CN (1) CN107408464B (ko)
WO (1) WO2016153131A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256809B (zh) * 2017-06-29 2019-01-08 河北工业大学 一种透明柔性超级电容器的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014078423A1 (en) 2012-11-13 2014-05-22 Ndsu Research Foundation Nanostructured materials
KR101455588B1 (ko) 2013-02-08 2014-10-31 신라대학교 산학협력단 적층 캐패시터 및 이를 이용한 전자파차폐막

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753612B1 (ko) * 2001-05-09 2007-08-29 에스케이케미칼주식회사 고체 전해 커패시터 및 그 제조방법
JP4753890B2 (ja) * 2007-01-26 2011-08-24 日本ケミコン株式会社 固体電解コンデンサの製造方法
KR101479830B1 (ko) * 2013-01-22 2015-01-06 인천대학교 산학협력단 슈퍼커패시터용 그래핀/전도성 고분자 필름 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014078423A1 (en) 2012-11-13 2014-05-22 Ndsu Research Foundation Nanostructured materials
KR101455588B1 (ko) 2013-02-08 2014-10-31 신라대학교 산학협력단 적층 캐패시터 및 이를 이용한 전자파차폐막

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. Jung et al., ‘Transparent, flexible supercapacitors from nano-engineered carbon films,’ Scientific Reports, 2012, 2, 773 (2012.10.26.)*
Y. Huang et al., ‘Effect of extended polymer chains on properties of transparent graphene nanosheets conductive film,’ Journal of Materials Chemistry, 2011, 21, 18236-18241 (Published on the web: 2011*

Also Published As

Publication number Publication date
KR20160114876A (ko) 2016-10-06
CN107408464B (zh) 2019-03-26
WO2016153131A1 (ko) 2016-09-29
CN107408464A (zh) 2017-11-28

Similar Documents

Publication Publication Date Title
Ascherl et al. Perylene-based covalent organic frameworks for acid vapor sensing
Islam et al. Recent Progress in Obtaining Semiconducting Single‐Walled Carbon Nanotubes for Transistor Applications
Lohwasser et al. Toward perfect control of end groups and polydispersity in poly (3-hexylthiophene) via catalyst transfer polymerization
TWI325004B (en) Substituted poly(alkylenedioxythiophenes) as solid electrolytes in electrolytic capacitors
Mikkelsen et al. Block copolymer templated synthesis of core–shell PtAu bimetallic nanocatalysts for the methanol oxidation reaction
Lin et al. Molecular or nanoscale structures? The deciding factor of surface properties on functionalized poly (3, 4‐ethylenedioxythiophene) nanorod arrays
KR101747492B1 (ko) 술포네이트계 화합물 및 이를 이용한 고분자 전해질막
CN110574132B (zh) 用于片上超级电容器的蚀刻的硅上的沉积的碳膜
RU2675582C2 (ru) Способ производства пористых металлоуглеродных материалов
CN102249238B (zh) 一种硅纳米线-导电高分子复合物及其制备方法与应用
KR20170031401A (ko) 지지체가 필요 없는 금속 나노선 및 3차원 금속 나노 촉매의 제조방법
Kollek et al. Thiophene-functionalized hybrid perovskite microrods and their application in photodetector devices for investigating charge transport through interfaces in particle-based materials
CN1892938A (zh) 层叠式固体电解电容器
Ejima et al. Morphology-retaining carbonization of honeycomb-patterned hyperbranched poly (phenylene vinylene) film
US20070120112A1 (en) Electrode for energy storage device and process for producing the same
TW200905963A (en) Membrane-electrode bonding agent, proton conducting membrane with bonding layer, membrane-electrode assembly, solid polymer fuel cell, and method for producing membrane-electrode assembly
KR101197986B1 (ko) 전기 방사-기상 증착 중합법을 이용한 폴리비닐알콜/폴리페돗 동축 나노섬유와 폴리페돗 나노튜브의 대량 생산 및 센서로서의 응용
KR101393493B1 (ko) 구형의 탄소 입자, 및 이의 제조 방법
KR101740899B1 (ko) 투명 그래핀 전극과 이의 제조방법, 및 이를 이용한 슈퍼커패시터
CN107431013B (zh) 蚀刻掩模、蚀刻掩模前体、氧化物层的制造方法以及薄膜晶体管的制造方法
Singh et al. Universal method for the fabrication of detachable ultrathin films of several transition metal oxides
Yi et al. Molecular design of diazo compound for carbene-mediated cross-linking of hole-transport polymer in QLED with reduced energy barrier and improved charge balance
KR101832401B1 (ko) 고전도도 폴리(하이드록시메틸-edot) 박막 제조 방법 및 이를 통해 제조된 박막
Wang et al. A new DRAM-type memory devices based on polymethacrylate containing pendant 2-methylbenzothiazole
EP3919560A1 (en) Dispersion liquid, conductive film and method for producing same, electrode, and solar cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 4