KR101729308B1 - 태양전지 및 이의 제조 방법 - Google Patents

태양전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR101729308B1
KR101729308B1 KR1020100095158A KR20100095158A KR101729308B1 KR 101729308 B1 KR101729308 B1 KR 101729308B1 KR 1020100095158 A KR1020100095158 A KR 1020100095158A KR 20100095158 A KR20100095158 A KR 20100095158A KR 101729308 B1 KR101729308 B1 KR 101729308B1
Authority
KR
South Korea
Prior art keywords
epitaxial
substrate
source gas
emitter layer
type
Prior art date
Application number
KR1020100095158A
Other languages
English (en)
Other versions
KR20120033570A (ko
Inventor
양주홍
김진아
남정범
정인도
심승환
정일형
권형진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100095158A priority Critical patent/KR101729308B1/ko
Publication of KR20120033570A publication Critical patent/KR20120033570A/ko
Application granted granted Critical
Publication of KR101729308B1 publication Critical patent/KR101729308B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/028Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Sustainable Energy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 태양 전지 및 그 제조 방법에 관한 것으로 제1 도전성 타입을 갖는 기판 표면의 복수의 요철부 또는 촉매 시드 입자를 시드로 하여 화학 기상 증착법을 이용한 에피택셜 성장(epitaxial growth) 공정을 수행하여 제1 도전성과 반대인 제2 도전성 타입의 에피택셜 에미터부를 형성한다. 에피택셜 성장 공정을 수행하여 에피택셜 에미터부를 형성하므로 별도의 텍스처링 공정이 요구되지 아니하여 제조 공정이 단순화되고 제조 시간이 단축된다. 또한, 확산법에 의해 에미터부를 형성하는 것에 비하여, 불순물의 농도를 제어하는 것이 용이하며, 균일한 불순물 농도를 갖는 에미터부를 형성할 수 있어 높은 효율을 갖는 태양 전지의 제조가 가능하다.

Description

태양전지 및 이의 제조 방법{SOLAR CELL AND MANUFACTURING METHOD THEREOF}
본 발명은 태양전지 및 이의 제조 방법에 관한 것이다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter region), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 광기전력 효과(photovoltaic effect)에 의해 전하인 전자와 정공으로 각각 분리되어 전자와 정공은 n형의 반도체와 p형 반도체쪽으로, 예를 들어 에미터부와 기판쪽으로 각각 이동하고, 기판과 에미터부와 연결된 전극에 의해 수집되며, 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 태양 전지의 제조 공정을 단순하게 하고 제조 시간을 줄이기 위한 것이다.
본 발명의 한 특징에 따른 태양 전지의 제조 방법은 제1 도전성 타입을 갖는 기판에 화학 기상 증착법을 이용한 에피택셜 성장(epitaxial growth) 공정을 수행하여 제1 도전성과 반대인 제2 도전성 타입의 에피택셜 에미터부를 형성하는 단계를 포함한다.
이때, 습식 에천트에 침지하여 기판의 절단(slicing) 과정에서 형성된 손상층(saw damage layer)를 제거하고, 기판의 표면에 복수의 요철부를 형성하는 단계를 더 포함할 수 있으며, 에피택셜 성장 공정은 복수의 요철부를 시드(seed)로 하여 상기 에피택셜 에미터부를 형성하는 것을 특징으로 한다.
기판 표면 요철부 대신, 제1 도전성 타입을 갖는 기판에 촉매를 증착하여 복수의 촉매 시드 입자(catalyst seed particles)를 형성하고 이를 시드로 에피택셜 성장(epitaxial growth) 공정을 수행하여 기판 위에 복수의 돌출부를 구비하는 제1 도전성과 반대인 제2 도전성 타입의 에피택셜 에미터부를 형성할 수 있다.이러한 경우 복수의 촉매 시드 입자를 제거하는 단계를 더 포함한다.
실리콘 소스 가스(silicon source gas) 및 도핑 소스 가스(doping source gas)의 혼합가스를 제공하여 상기 에피택셜 성장 공정을 수행한다.
실리콘 소스 가스는 모노실란(monosilane, SiH4), 디실란(disilane, Si2H6), 디클로로실란(dichlorosilane, SiH2Cl2), 트리클로로실란(trichlorosilane, SiHCl3) 및 사염화실리콘(silicon tetrachloride, SiCl4) 중 어느 하나일 수 있다.
도핑 소스 가스는 기판의 도전성 타입이 p형인 경우 5가 원소의 불순물을 포함하며, 기판의 도전성 타입이 n형인 경우 3가 원소의 불순물을 포함한다.
본 발명의 한 특징에 따른 태양 전지는제1 도전성 타입의 기판, 제1 도전성 타입과 반대인 제2 도전성 타입의 갖고 기판과 p-n 접합을 형성하는 에피택셜 에미터부, 에피택셜 에미터부 위에 위치하는 반사 방지막, 반사 방지막 위에 위치하고, 에피택셜 에미터부에 연결되어 있는 복수의 제1 전극, 그리고 기판과 연결되어 있는 제2 전극을 포함하며, 기판의 표면 거칠기(roughness)는 상기 에피택셜 에미터부의 표면 거칠기(roughness)보다 작다.
에피택셜 에미터부는 기판 위에 위치하고 제2 도전성 타입의 불순물이 제1 농도로 도핑된 제1 에피택셜 에미터층과 제1 에피택셜 에미터층 위에 위치하고 상기 제2 도전성 타입의 불순물이 제1 농도보다 높은 제2 농도로 도핑된 제2 에피택셜 에미터층을 구비할 수 있다.
이때, 제1 에피택셜 에미터층의 표면 거칠기는 기판의 표면 거칠기보다 크고, 제2 에피택셜 에미터층의 표면 거칠기는 제1 에피택셜 에미터층의 표면 거칠기보다 크거나 같을 수 있다.
또한, 본 발명의 다른 특징에 따른 태양 전지는 제1 도전성 타입의 기판, 제1 도전성 타입과 반대인 제2 도전성 타입의 갖고 기판과 p-n 접합을 형성하는 에피택셜 에미터부, 에피택셜 에미터부 위에 위치하는 반사 방지막, 반사 방지막 위에 위치하고, 에피택셜 에미터부에 연결되어 있는 복수의 제1 전극, 그리고 기판과 연결되어 있는 제2 전극을 포함하며, 기판 및 에피택셜 에미터부 각각은 복수의 돌출부를 포함하는 텍스쳐링된 표면을 구비하며, 기판의 복수의 돌출부의 평균 높이는 에피택셜 에미터부의 복수의 돌출부의 평균 높이보다 작을 수 있다.
이러한 특징에 따르면, 에피택셜 성장 공정을 수행하여 에피택셜 에미터부를 형성하므로 별도의 텍스처링 공정이 요구되지 아니하여 제조 공정이 단순화되고 제조 시간이 단축된다. 또한, 확산법에 의해 에미터부를 형성하는 것에 비하여, 불순물의 농도를 제어하는 것이 용이하며, 균일한 불순물 농도를 갖는 에미터부를 형성할 수 있어 높은 효율을 갖는 태양 전지의 제조가 가능하다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이다.
도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 태양 전지의 일부 단면도이다.
도 4는 본 발명의 다른 또 실시예에 따른 태양 전지의 일부 단면도이다.
도 5는 본 발명의 다른 또 실시예에 따른 태양 전지의 일부 단면도이다.
도 6의 (a) 내지 (d)는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다.
도 7의 (a) 내지 (c)는 본 발명의 다른 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다.
도 8의 (a) 내지 (f)는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다.
도 9의 (a) 내지 (d)는 본 발명의 또 다른 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지 및 그 제조 방법에 대하여 설명한다.
먼저, 도 1 내지 도 2를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 사시도이고, 도 2는 도 1에 도시한 태양 전지를 II-II선을 따라 잘라 도시한 단면도이다.
도 1을 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 기판(110), 빛이 입사되는 기판(110)의 면인 입사면[이하, '전면(front surface)' 이라 함]에 위치한 에미터부(120), 에미터부(120) 위에 위치하는 반사 방지막(130), 에미터부(120)와 전기적으로 연결되어 있는 복수의 제1 전극(front electrode)(141), 복수의 제1 전극(141)과 연결되어 있고 복수의 제1 전극(141)과 교차하는 방향으로 뻗어 있는 복수의 제1 집전부(142), 수광면의 반대쪽 면에 위치하고 기판(110)과 전기적으로 연결되어 있는 제2 전극(rear electrode)(150), 제2 전극(150)과 기판(110) 사이에 위치하는 후면 전계부(back surface field, BSF)(170)를 구비한다.
기판(110)은 제1 도전성 타입, 예를 들어 p형 도전성 타입의 실리콘으로 이루어진 반도체 기판이다. 이때, 실리콘은 단결정 실리콘, 다결정 실리콘 기판 또는 비정질 실리콘일 수 있다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만, 이와는 달리, 기판(110)은 n형 도전성 타입일 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.
에미터부(120)는 에피택셜 성장 공정에 의해 형성된 층으로 에피택셜 에미터부(epitaxial emitter)라고도 하며, 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 기판(110)과 p-n 접합을 이룬다.
이러한 p-n 접합에 인한 내부 전위차(built-in potential difference)에 의해, 기판(110)에 입사된 빛에 의해 생성된 전하인 전자-정공 쌍은 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에피택셜 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110) 쪽으로 이동하고 분리된 전자는 에피택셜 에미터부(120) 쪽으로 이동하여, 기판(110)에서 정공은 다수 캐리어가 되며, 에피택셜 에미터부(120)에서 전자는 다수 캐리어가 된다.
에피택셜 에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에피택셜 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110) 쪽으로 이동하고 분리된 정공은 에피택셜 에미터부(120) 쪽으로 이동한다.
에피택셜 에미터부(120)가 n형의 도전성 타입을 가질 경우, 에피택셜 에미터부(120)는 에피택셜 성장 공정에서 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물 제공하여 형성될 수 있고, 반대로 p형의 도전성 타입을 가질 경우, 에피택셜 성장 공정에서 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 제공하여 형성될 수 있다.
에피택셜 성장 공정에서 복수의 돌출부를 성장시켜 텍스처링 표면(texturing surface)을 가지는 에피택셜 에미터부(120)를 형성한다. 이때 에피택셜 성장 공정의 조건을 조절하여 복수의 돌출부의 모양, 너비, 또는 높이 등을 조정할 수 있다.
본 실시예에서 에피택셜 에미터부(120)는 에피택셜 성장 공정에 의하여 형성되므로 기판(110) 표면의 형상에 의한 영향이 적다. 따라서, 에피택셜 성장 공정에 의하여 기판(110)의 텍스처링 표면과는 별개로 에피택셜 에미터부(120)에 텍스처링 표면을 형성할 수 있다.
본 실시예에서, 에피택셜 에미터부(120)의 표면의 거칠기(roughness)는 기판(110)의 표면의 거칠기보다 크다.
또한, 에피텍셜 에미터부(120) 및 기판(110) 각각은 텍스처링된 표면, 즉 수광면에 복수의 돌출부를 구비하며, 이때, 에미터부(120)의 복수의 돌출부의 평균 높이는 기판(110)의 복수의 돌출부의 평균 높이보다 클 수 있다.
에미터부(120) 위에 실리콘 질화막(SiNx), 실리콘 산화막(SiO2), 실리콘산화질화막(SiOxNy) 등으로 이루어진 반사 방지막(130)이 형성되어 있다. 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 줄이고 특정한 파장 영역의 선택성을 증가시켜, 태양 전지(1)의 효율을 높인다. 이러한 반사 방지막(130)은 약 70㎚ 내지 80㎚의 두께를 가질 수 있다. 반사 방지막(130)은 필요에 따라 생략될 수 있다.
복수의 제1 전극(141)은 에미터부(120) 위에 위치하여 에미터부(120)와 전기적으로 연결되어 있고, 서로 이격되게 정해진 방향으로 뻗어있다. 복수의 제1 전극(141)은 에미터부(120) 쪽으로 이동한 전하, 예를 들면, 전자를 수집한다.
복수의 제1 집전부(142)는 에미터부(120) 위에서 복수의 제1 전극(141)과 동일층에 위치하며, 복수의 제1 전극(141)과 교차하는 방향으로 뻗어 있다. 복수의 제1 집전부(142)는 복수의 제1 전극(141)에 의해 수집되어 이동하는 전하를 수집하여 외부 장치로 출력한다.
복수의 제1 전극(141)과 제1 집전부(142)는 적어도 하나의 도전성 물질로 이루어져 있고, 이들 도전성 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
제2 전극(151)과 기판(110) 사이에 형성되는 후면 전계(back surface field, BSF)부(170)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 높은 농도로 도핑된 영역, 예를 들면, p+ 영역이다. 기판(110)과 후면 전계부(170)와의 불순물 농도 차이로 인해 전위 장벽이 형성되고, 이로 인해, 기판(110) 후면쪽으로의 정공 이동이 방해되어 기판(110)의 후면부에서 전자와 정공이 재결합하여 소멸되는 것을 감소시킨다.
기판(110)의 후면에 위치한 제2 전극(151)은 기판(110) 쪽으로 이동하는 전하, 예를 들어 정공을 수집한다.
제2 전극(151)은 적어도 하나의 도전성 물질로 이루어져 있다. 도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 물질로 이루어질 수 있다.
본 실시예에 따른 태양 전지(1)는 기판(110)의 후면에 위치하고 제2 전극(151)과 연결되어 있는 적어도 하나의 제2 집전부를 더 구비할 수 있다. 제2 집전부는 실질적으로 기판(110)을 중심으로 제1 집전부(142)과 대응하는 위치에 위치하고, 이로 인해, 제1 집전부(142)와 동일한 방향으로 뻗어 있다.
제2 집전부 또한 적어도 하나의 도전성 물질로 이루어져 있으며, 이러한 제2 집전부는 제2 전극(151)으로부터 전달되는 전하, 예를 들면 정공을 외부 장치로 출력한다.
제2 집전부를 구성하는 적어도 하나의 도전성 금속 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.
다음, 도 3을 참고로 하여 본 발명의 다른 실시예에 따른 태양 전지에 대하여 설명한다.
도 3은 본 발명의 다른 실시예에 따른 태양 전지의 일부를 잘라 도시한 단면도이다. 도 3에 도시한 것처럼, 본 실시예에 따른 태양 전지(1a)의 에피택셜 에미터부(120)는 기판 위에 위치하고 기판의 도전성 타입과 반대인 도전성 타입의 불순물이 도핑된 제1 에피택셜 에미터층(121)과 제1 에피택셜 에미터층(121) 위에 위치하고 제1 에피택셜 에미터층(121)의 도전성 타입과 동일한 도전성 타입의 불순물이 제1 에피택셜 에미터층(121)보다 높은 농도로 도핑된 제2 에피택셜 에미터층(122)을 구비한다.
본 실시예와 같이, 제1 에피택셜 에미터층(121) 및 제1 에피택셜 에미터층(121)보다 도핑된 불순물의 농도가 높은 제2 에피택셜 에미터층(122)를 형성하는 경우, 제2 에피택셜 에미터층(122)보다 제1 에피택셜 에미터층(121)의 불순물 농도가 낮으므로 단파장광에 의해 발생된 캐리어들의 수집 효율이 증가하여 단락 전류 밀도(Jsc) 및 개방 전압(Voc)은 상승하고 제1 에피택셜 에미터층(121)보다 제2 에피택셜 에미터층(122)의 불순물 농도가 높으므로 전면 전극부(140)와의 접촉 저항이 감소하는 효과가 있다.
본 실시예에서, 제1 에피택셜 에미터층(121)의 표면의 거칠기(roughness)는 기판(110)의 표면의 거칠기보다 크며, 제2 에피택셜 에미터층(121)의 표면 거칠기보다 작거나 같다.
또한, 제1 에피텍셜 에미터층(121) 및 제2 에피택셜 에미터층(122) 각각은 텍스처링된 표면, 즉 수광면에 복수의 돌출부를 구비하며, 이때, 제1 에피택셜 에미터층(121)의 복수의 돌출부의 평균 높이는 기판(110)의 복수의 돌출부의 평균 높이보다 크고 제2 에피택셜 에미터층(122)의 복수의 돌출부의 평균 높이보다 작거나 같을 수 있다.
다음, 도 4 및 도 5를 참고로 하여 본 발명의 또 다른 실시예에 따른 태양 전지에 대하여 설명한다.
도 4 및 도 5는 본 발명의 또 다른 실시예에 따른 태양 전지의 일부를 잘라 도시한 단면도이다. 도 4에 도시한 태양 전지(1b)는 도 1 및 도 2에 도시한 태양 전지(1)와 비교하여 에미터부(120)가 구비하는 복수의 돌출부의 모서리 부분이 도 4에 도시한 태양 전지(1b)는 도 1 및 도 2에 도시한 태양 전지(1)와 비교하여 에미터부(120)에 형성된 요철부의 돌출된 복수의 꼭짓점 부분이 완만하다.
이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1, 1a, 1b, 1c)의 동작은 다음과 같다.
태양 전지(1, 1a, 1b, 1c)로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양이 증가한다.
이들 전자-정공 쌍은 기판(110과 에피택셜 에미터부(120)의 p-n접합에 의해 서로 분리되어 전자와 정공은, 예를 들어, n형의 도전성 타입을 갖는 에피택셜 에미터부(120)과 p형의 도전성 타입을 갖는 기판(110)쪽으로 각각 이동한다. 이처럼, 에피택셜 에미터부(120)쪽으로 이동한 전자는 전면 전극(141)에 의해 수집되어 제1 집전부(142)로 전달되어 수집되고, 기판(110)쪽으로 이동한 정공은 인접한 제2 전극(150)으로 전달된 후 제2 집전부에 의해 수집된다. 이러한 제1 집전부(142)와 제2 집전부를 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.
다음, 도 6 내지 도 9를 참고로 하여 본 발명의 다양한 실시예에 따른 태양 전지의 제조방법에 대하여 설명한다.
먼저, 도 6의 (a) 내지 (d)를 참고로 하여, 도 1 및 도 2에 도시한 태양 전지(1)의 제조 방법을 설명한다.
도 6의 (a) 내지 (d)는 도 1 및 도 2에 도시한 태양 전지(1)의 제조 방법을 순차적으로 나타낸 도면이다.
먼저, 도 6의 (a)에 도시한 것처럼, 기판(110)의 전면 및 후면을 습식 식각하여 기판(110)의 절단(slicing) 과정에서 형성된 손상층(saw damage layer)을 제거한다. 이때, 손상층이 제거되는 동시에 복수의 요철이 형성된다. 손상층 제거를 위한 습식 식각 공정은, HF, H2O2 및 H2O가 혼합된 습식 에천트가 담긴 용기에 소정 시간 동안 기판(110)을 침지시켜 실시할 수 있다.
다음, 도 6의 (b)에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(110)의 전면에 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)을 이용한 에피택셜 성장(epitaxial growth) 공정을 수행하여 기판(110)의 도전성 타입과 반대인 도전성 타입의 에피택셜 에미터부(120, epitaxial emitter)를 형성한다.
이때, 실리콘 소스 가스(silicon source gas) 및 도핑 소스 가스(doping source gas)의 혼합가스를 제공하며, 습식 식각 공정에서 기판(110)에 형성된 복수의 요철을 시드(seed)로 사용하여 에피택셜 에미터부(120)가 형성된다.
본 실시예에서 실리콘 소스 가스로 모노실란(monosilane, SiH4) 가스를 도핑 소스 가스로 불순물 인(P)을 포함하는 도핑 소스 가스를 사용한다. 본 실시예와 달리, 디실란(disilane, Si2H6), 디클로로실란(dichlorosilane, SiH2Cl2), 트리클로로실란(trichlorosilane, SiHCl3) 및 사염화실리콘(silicon tetrachloride, SiCl4) 중 어느 하나의 가스를 사용할 수 있으며, 도핑 소스 가스 역시 인(P) 대신 비소(As), 안티몬(Sb) 등과 같은 5가 원소의 불순물을 포함하는 도핑 소스 가스를 사용할 수 있다.
본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 도핑 소스 가스를 실리콘 소스 가스와 함께 제공하여 기판(110) 전면에 p형의 에피택셜 에미터부(120)를 형성할 수 있다.
본 실시예에서에 따라 형성된 에피택셜 에미터부(120)는 복수의 돌출부를 구비하며, 복수의 돌출부의 형상은 삼각뿔, 사각뿔 또는 육각뿔 모양일 수 있다.
그리고, 에피택셜 성장 공정에서의 온도, 압력, 제공되는 소스의 비율, 제공되는 소스의 양 등을 조절하여 에피택셜 에미터부(120)의 각각의 돌출부의 크기 또는 밀도를 조정할 수 있다.
본 실시예와 같이, 에피택셜 성장 공정을 수행하여 에피택셜 에미터부(120)를 형성하는 경우 에피택셜 에미터부(120) 형성과 동시에 복수의 돌출부를 구비한 텍스처링 표면이 형성되므로 별도의 텍스처링 공정이 요구되지 아니하여 제조 공정이 단순화되고 제조 시간이 단축된다.
또한, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시켜 에미터부(120)를 형성하는 것에 비하여, 에미터부(120)의 불순물의 농도를 제어하는 것이 용이하며, 균일한 불순물 농도를 갖는 에미터부(120)를 형성할 수 있어 높은 효율을 갖는 태양 전지(1)의 제조가 가능하다.
또한, 기판(110)의 전체면에 에미터부(120)가 형성되는 것이 아니라, 기판(110)의 전면에만 에피택셜 에미터부(120)가 형성기 때문에, 별도의 측면 분리 공정 등이 불필요하여, 태양 전지(1)의 제조 공정이 단순화되고 제조 시간이 단축된다.
또한, 에미터부(120)가 형성될 때, 기판(110)의 후면에 불순물부인 에미터부가 형성되지 아니하므로, 에미터부가 후면에 위치할 때 보다 후면 전계부(170)의 불순물의 농도가 낮다.따라서 후면에서의 캐리어의 이동을 저해하는 불순물의 양이 적으므로 캐리어의 후면 재결합 속도(BSRV, back surface recombination velocity)가 감소하며, 태양 전지(1)의 효율이 향상된다.
다음, 도 6의 (c)에 도시한 것처럼, 플라즈마 화학 기상 증착법(PECVD)과 같은 화학 기상 증착법(CVD)을 이용하여 기판(110)의 전면에 반사 방지막(130)을 형성한다.
다음, 도 6의 (d)에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지막(130)의 해당 부분에 전면전극용 페이스트를 인쇄한 후 건조시켜, 전면전극부 패턴(40)을 형성한다. 이때, 전면전극부 패턴(40)은 복수의 전면 전극을 위한 부분(41)과 복수의 전면전극용 집전부를 위한 부분(42)을 구비하고 있다.
다음, 알루미늄(Al)을 함유하는 후면전극용 페이스트를 스크린 인쇄법으로 인쇄한 후 건조시켜 기판(110)의 후면에 후면전극 패턴(50)을 형성한다. 후면전극용 페이스트는 알루미늄(Al) 대신 니켈(Ni), 구리(Cu), 은(Ag), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
이때, 이들 패턴(40, 50)의 건조 온도는 약 120℃ 내지 약 200℃일 수 있고, 패턴(40, 50)의 형성 순서는 변경 가능하다.
그런 다음, 전면전극부 패턴(40)과 후면전극 패턴(50)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 열처리 공정을 시행하여, 에피택셜 에미터부(120)의 일부와 접촉하며 복수의 전면 전극(141)과 복수의 전면전극용 집전부(142)를 구비한 전면 전극부(140), 기판(110)과 전기적으로 연결되는 후면 전극(150), 그리고 후면 전극(150)과 접하는 기판(110)의 부분에 후면 전계부(170)를 형성하여 태양 전지(1)를 완성한다(도 1 및 도 2).
다음, 도 7의 (a) 내지 (d)을 참고하여 도 3에 도시한 태양 전지(1a)의 제조 방법을 설명한다. 도 6과 비교하여 동일한 내용의 설명은 생략한다.
도 7의 (a) 내지 (d)는 본 발명의 도 3에 도시한 태양 전지(1a)의 제조 방법을 순차적으로 나타낸 도면이다.
이미 도 6의 (a)에 도시한 것과 같이, 습식 식각하여 기판(110)의 절단 과정에서 형성된 손상층을 제거한다.
다음, 도 7의 (a)에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(110)의 전면에 플라즈마 화학 기상 증착법(PECVD)과 같은 화학 기상 증착법(CVD)을 이용한 1차 에피택셜 성장 공정을 수행하여 기판(110)의 도전성 타입과 반대인 도전성 타입의 제1 에피택셜 에미터층(121)을 형성한다.
실리콘 소스 가스 및 도핑 소스 가스의 혼합가스를 제공하며, 습식 식각 공정에서 기판(110)에 형성된 복수의 요철을 시드(seed)로 사용하여 제1 에피택셜 에미터층(121)이 형성된다. 본 실시예에서 모노실란(monosilane, SiH4) 가스를 실리콘 소스 가스로, 인(P) 등과 같이 5가 원소의 불순물을 포함하는 가스를 도핑 소스 가스로 사용하나 이에 한정되는 것은 아니다.
본 실시예에서에 따라 형성된 제1 에피택셜 에미터층(121)은 복수의 돌출부를 구비하며, 복수의 돌출부의 형상은 삼각뿔, 사각뿔 또는 육각뿔 모양일 수 있다. 그리고, 이미 설명한 것처럼, 에피택셜 성장 공정에서의 온도, 압력, 제공되는 소스의 비율, 제공되는 소스의 양 등을 조절하여 제1 에피택셜 에미터층(121)의 각각의 돌출부의 크기 또는 밀도를 조정할 수 있다.
다음, 도 7의 (b)에 도시한 것처럼, 제1 에피택셜 에미터층(121)의 전면에 플라즈마 화학 기상 증착법(PECVD)과 같은 화학 기상 증착법(CVD)을 이용한 2차 에피택셜 성장 공정을 수행하여 기판(110)의 도전성 타입과 반대인 도전성 타입의 제2 에피택셜 에미터층(122)을 형성한다.
이때, 제1 에피택셜 에미터층(121) 형성시 사용한 실리콘 소스 가스 및 5가 원소의 불순물을 포함하는 도핑 소스 가스의 혼합가스에 비하여 도핑 소스 가스의 양이 증가된 혼합가스를 제공하며, 제1 에피택셜 에미터층(121)을 시드로 사용하여 제1 에피택셜 에미터층(121)의 형상과 유사한 형상으로 제2 에피택셜 에미터층(122)이 형성된다. 이때, 제1 에피택셜 성장 공정에 비하여 도핑 소스 가스의 양이 많이 제공되므로 제1 에피택셜 에미터층(121)의 불순물의 농도에 비하여 제2 에피택셜 에미터층(121)의 불순물의 농도가 더 높게 형성된다.
본 실시예와는 달리, 챔버 내의 온도, 압력 등을 변화하여 불순물의 농도를 조절할 수 있다.
또한, 2차 에피택셜 성장 공정은 1차 에피택셜 성장 공정을 수행한 동일 챔버 내에서 온도, 압력, 제공되는 소스의 비율, 제공되는 소스의 양 등을 변경하여 인시튜(in-situ)로 진행할 수 있다.
본 실시예와는 달리, 에피택셜 성장 공정 조건을 조절하여 에피택셜 에미터부(120)의 불순물의 농도가 선형적으로 변화하게 하는 것도 가능하다.
다음, 도 7의 (c)에 도시한 것처럼, 기판(110)의 전면에 반사 방지막(130)을 형성하고, 도 7의 (d)에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지막(130)의 위에 전면전극부 패턴(40)을 형성하고, 기판(110)의 후면에 후면전극 패턴(50)을 형성한다.
그런 다음, 전면전극부 패턴(40)과 후면전극 패턴(50)이 형성된 기판(110)을 약 750℃ 내지 약 800℃의 온도에서 열처리 공정을 시행하여, 에피택셜 에미터부(120)의 일부와 접촉하는 전면 전극부(140), 기판(110)과 전기적으로 연결되는 후면 전극(150), 그리고 후면 전극(150)과 접해 있는 후면 전계부(170)를 형성하여 태양 전지(1a)를 완성한다(도 3).
본 실시예와 같이, 1차 에피택셜 성장 공정을 수행하여 제1 에피택셜 에미터층(121)을 형성하고, 2차 에피택셜 성장 공정을 수행하여 제1 에피택셜 에미터층(121)보다 높은 불순물 도핑 농도를 갖는 제2 에피택셜 에미터층(122)을 형성하는 경우 도 6에 따른 실시예에 의하여 얻을 수 있는 효과 외에, 제2 에피택셜 에미터층(122)보다 제1 에피택셜 에미터층(121)의 불순물 농도가 낮으므로 단파장광에 의해 발생된 캐리어(carrier)들의 수집 효율이 증가하여 단락 전류 밀도(Jsc) 및 개방 전압(Voc)은 상승하고 제1 에피택셜 에미터층(121)보다 제2 에피택셜 에미터층(122)의 불순물 농도가 높으므로 전면 전극부(140)와의 접촉 저항이 감소하는 효과가 있다.
다음, 도 8의 (a) 내지 (f)을 참고하여 도 4에 도시한 태양 전지(1b)의 제조 방법을 설명한다. 도 6과 비교하여 동일한 내용의 설명은 생략한다.
도 8의 (a) 내지 (f)는 도 4에 도시한 태양 전지(1b)의 제조 방법을 순차적으로 나타낸 도면이다.
먼저, 도 8의 (a)에 도시한 것과 같이, 기판(110)의 절단 과정에서 형성된 손상층을 습식 식각을 이용하여 제거한다. 이때, 후속 과정에서 촉매를 이용하여 에피택셜 성장을 수행하므로 도 6 및 도 7에 따른 실시예와 비교하여 거칠기가 적은면을 갖도록 습식 식각을 수행한다.
다음, 도 8의 (b)에 도시한 것처럼, 스퍼터링(sputtering), 이온빔 증착법 등의 방법을 이용하여 촉매 재료를 기판(110)의 전면에 증착한다. 촉매가 증착되는 과정에서 열에 의해 복수의 촉매 시드 입자(catalyst seed particles, 80)가 형성된다.
이때 증착되는 촉매의 두께에 따라 에피택셜 성장에 의해 형성되는 에미터부(120)의 모양이 변화한다. 본 실시예에서는 금(Au)을 촉매로 이용하나, 이에 한정되지 아니하며, 백금(Pt), 니켈(Ni) 등을 촉매로 이용할 수 있다.
다음, 도 8의 (c)에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(110)의 전면에 플라즈마 화학 기상 증착법(PECVD)과 같은 화학 기상 증착법(CVD)을 이용한 에피택셜 성장 공정을 수행하여 기판(110)의 도전성 타입과 반대인 도전성 타입의 에피택셜 에미터부(120)를 형성한다.
이때, 실리콘 소스 가스 및 도핑 소스 가스의 혼합가스를 제공하며, 복수의 촉매 시드 입자(80)를 시드로 사용하여 복수의 돌출부를 구비한 에피택셜 에미터부(120)가 형성된다. 본 실시예에서, 에피택셜 에미터부(120)는 VLS(Vapor Liquid Solid) 성장법에 의해, 기체 상태의 혼합 가스가 액체 상태로 변화한 후, 복수의 촉매 시드 입자(80)를 거쳐 고체 상태의 복수의 돌출부로 성장한다.
본 실시예에서 실리콘 소스 가스로 모노실란(SiH4) 가스를 사용하고, 도핑 소스 가스로 5가 원소의 불순물인 인(P)을 포함하는 가스를 사용한다.
본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 도핑 소스 가스를 실리콘 소스 가스와 함께 제공하여 기판(110) 전면에 p형의 에피택셜 에미터부(120)를 형성할 수 있다.
또한, 본 실시예와 달리, 도핑 소스 가스를 사용하지 아니하고, 촉매 자체를 도핑 소스로 사용하여 에피택셜 에미터부(120)를 형성할 수 있다. 다시 말해, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 촉매, 예를 들어 갈륨(Ga)이나 알루미늄(Al)을 도핑 소스로 하여 에피택셜 성장 공정을 수행하여 도전성 타입이 p형인 에피택셜 에미터부(120)를 형성할 수 있다. 이와 반대로, 기판(110)의 도전성 타입이 p형인 경우, 5가 원소의 불순물을 포함하는 촉매를 도핑 소스로 하여 에피택셜 성장 공정을 통해 n형 타입의 에피택셜 에미터부(120)를 형성할 수 있다.
다음, 도 8의 (d)에 도시한 것처럼, 에피택셜 성장 공정을 수행한 후, 잔류하는 촉매 시드 입자(80)를 제거한다. 이때, 요철부의 돌출된 꼭짓점 부분에 잔류하는 촉매 시드 입자(80)가 제거되므로, 본 실시예에 따라 형성된 태양 전지(1b)의돌출 꼭짓점은 도 6 및 도 7에 따른 실시예에 의해 태양 전지(1, 1a)의 돌출 꼭짓점에 비하여 완만하게 형성된다.
다음, 도 8의 (e)에 도시한 것처럼, 기판(110)의 전면에 반사 방지막(130)을 형성하고, 도 8의 (f)에 도시한 것처럼, 스크린 인쇄법을 이용하여, 반사 방지막(130)의 해당 부분에 전면전극부 패턴(40)을 형성하고, 기판(110)의 후면에 후면전극 패턴(50)을 형성한 후, 열처리 공정을 시행하여 에피택셜 에미터부(120)의 일부와 접촉하며 전기적으로 연결되는 전면 전극부(140), 기판(110)과 전기적으로 연결되는 후면 전극(150), 그리고 후면 전극(150)과 접해 있는 후면 전계부(170)를 형성하여 태양 전지(1b)를 완성한다(도 4).
본 실시예와 같이, 촉매를 사용하여 에피택셜 성장 공정을 수행하여 에피택셜 에미터부(120)를 형성하는 경우, 촉매를 사용하지 아니하는 도 6 및 도 7에 따른 실시예에 비하여, 더욱 정교한 에피택셜 성장이 가능하며, 따라서 특성이 좋은 애피택셜 에미터부(120)의 형성이 가능하다.
다음, 도 9의 (a) 내지 (e)을 참고하여 도 5에 도시한 태양 전지(1c)의 제조 방법을 설명한다. 도 7 및 도 8에 따른 실시예와 비교하여 동일한 내용의 설명은 생략한다.
도 9의 (a) 내지 (e)는 도 5에 도시한 태양 전지(1c)의 제조 방법을 순차적으로 나타낸 도면이다.
먼저, 습식 식각을 이용하여 기판(110)의 절단 과정에서 형성된 손상층를 제거한 후, 스퍼터링(sputtering) 등의 방법을 이용하여 촉매 재료를 기판(110)의 전면에 증착하여 복수의 촉매 시드 입자(80)를 형성한다.
다음, 도 9의 (a)에 도시한 것처럼, p형 단결정 또는 다결정 실리콘으로 이루어진 기판(110)의 전면에 플라즈마 화학 기상 증착법(PECVD)과 같은 화학 기상 증착법(CVD)을 이용한 1차 에피택셜 성장 공정을 수행하여 기판(110)의 도전성 타입과 반대인 도전성 타입의 제1 에피택셜 에미터층(121)을 형성한다.
이때, 실리콘 소스 가스 및 5가 원소의 불순물을 포함하는 도핑 소스 가스의 혼합가스를 제공하며, 복수의 촉매 시드 입자(80)를 시드로 사용하여 제1 에피택셜 에미터층(121)을 형성한다.
다음, 도 9의 (b)에 도시한 것처럼, 제1 에피택셜 에미터층(121)의 전면에 플라즈마 화학 기상 증착법(PECVD)을 이용한 2차 에피택셜 성장 공정을 수행하여 제1 에피택셜 에미터층(121)의 도전성 타입과 동일한 도전성 타입의 제2 에피택셜 에미터층(122)을 형성한다.
이때, 제1 에피택셜 에미터층(121) 형성시 사용한 실리콘 소스 가스 및 5가 원소의 불순물을 포함하는 도핑 소스 가스의 혼합가스에 비하여 도핑 소스 가스의 양이 증가된 혼합가스를 제공하며, 제1 에피택셜 에미터층(121)을 시드로 사용하여 제1 에피택셜 에미터층(121)의 형상과 유사한 형상으로 제2 에피택셜 에미터층(122)이 형성된다. 이때, 제1 에피택셜 성장 공정에 비하여 도핑 소스 가스의 양이 많이 제공되므로 제1 에피택셜 에미터층(121)의 불순물의 농도에 비하여 제2 에피택셜 에미터층(121)의 불순물의 농도가 더 높게 형성된다.
본 실시예와는 달리, 챔버 내의 온도, 압력 등을 변화하여 불순물의 농도를 조절할 수 있다.
또한, 2차 에피택셜 성장 공정은 1차 에피택셜 성장 공정을 수행한 동일 챔버 내에서 온도, 압력, 제공되는 소스의 비율, 제공되는 소스의 양 등을 변경하여 인시튜(in-situ)로 진행할 수 있다.
다음, 도 9의 (c)에 도시한 것처럼, 제1 및 제2 에피택셜 성장 공정을 수행한 후, 잔류하는 촉매 시드 입자(80)를 제거한다.
그런 다음, 도 9의 (d)에 도시한 것처럼 반사 방지막(130)을 형성하고, 도 9의 (e)에 도시한 것처럼 스크린 인쇄법을 이용하여 전면전극부 패턴(40) 및 후면전극 패턴(50)을 형성한다. 다음, 기판(110)을 열처리하여, 전면 전극부(140), 후면 전극(150), 그리고 후면 전계부(170)를 형성하여 태양 전지(1c)을 완성한다(도 5).
본 실시예와 같이, 촉매를 사용하여 에피택셜 1차 에피택셜 성장 공정을 수행하여 제1 에피택셜 에미터층(121)을 형성하고, 2차 에피택셜 성장 공정을 수행하여 제1 에피택셜 에미터층(122)을 형성하는 경우, 촉매를 사용하지 아니하는 도 6 및 도 7에 따른 실시예에 비하여, 보다 정교한 에피택셜 성장이 가능하며, 따라서 특성이 좋은 에피택셜 에미터부(120)의 형성이 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
1: 태양 전지
40: 전면 전극부 패턴 50: 후면 전극 패턴
110: 기판 120: 에피택셜 에미터부
121: 제1 에피택셜 에미터층 122: 제2 에피택셜 에미터층
130: 반사 방지막 140: 전면 전극부
150: 후면 전극 170: 후면전계부

Claims (21)

  1. 제1 도전성 타입을 갖는 기판의 표면을 텍스쳐링하여, 제1 높이를 갖는 복수의 제1 돌출부를 포함하는 텍스처링 표면을 형성하는 단계; 그리고,
    상기 기판을 실리콘 소스 가스(silicon source gas)와 도핑 소스 가스(doping source gas)가 혼합된 제1 가스에 노출시켜 1차 에피택셜 성장 공정을 수행하여, 상기 텍스처링 표면 위로 상기 제1 높이보다 큰 제2 높이를 갖는 복수의 제2 돌출부를 에피택셜 성장시킴으로써, 상기 제1 도전성과 반대인 제2 도전성 타입으로 이루어지며 상기 복수의 제2 돌출부를 구비한 제1 에피택셜 에미터층을 형성하는 단계;
    를 포함하고,
    상기 복수의 제2 돌출부의 에피택셜 성장 공정은,
    상기 복수의 제1 돌출부를 시드(seed)로 하여 실시하거나,
    상기 기판의 텍스처링 표면에 형성한 복수의 촉매 시드 입자(catalyst seed particles)를 시드로 하여 실시하는 태양 전지의 제조 방법.
  2. 제1항에 있어서
    상기 촉매 시드 입자를 시드로 상기 복수의 제2 돌출부를 에피택셜 성장(epitaxial growth)시킨 경우, 상기 복수의 촉매 시드 입자를 제거하는 단계를 더 포함하는 태양 전지의 제조 방법..
  3. 삭제
  4. 제1항 또는 제2항에서,
    상기 실리콘 소스 가스는 모노실란(monosilane, SiH4), 디실란(disilane, Si2H6), 디클로로실란(dichlorosilane, SiH2Cl2), 트리클로로실란(trichlorosilane, SiHCl3) 및 사염화실리콘(silicon tetrachloride, SiCl4) 중 어느 하나인 태양 전지의 제조 방법
  5. 제1항 또는 제2항에서,
    상기 도핑 소스 가스는 상기 기판의 도전성 타입이 p형인 경우 5가 원소의 불순물을 포함하는 태양 전지의 제조 방법.
  6. 제1항 또는 제2항에서,
    상기 도핑 소스 가스는 상기 기판의 도전성 타입이 n형인 경우 3가 원소의 불순물을 포함하는 태양 전지의 제조 방법.
  7. 삭제
  8. 제1항 또는 제2항에 있어서,
    상기 제1 에피택셜 에미터층에 실리콘 소스 가스(silicon source gas)와 도핑 소스 가스(doping source gas)가 혼합된 제2 가스를 제공하여 2차 에피택셜 성장 공정을 수행하여 상기 제2 도전성 타입의 제2 에피택셜 에미터층을 형성하는 단계
    를 더 포함하는 태양 전지의 제조 방법.
  9. 제8항에 있어서,
    상기 촉매 시드 입자를 시드로 상기 복수의 제2 돌출부를 에피택셜 성장(epitaxial growth)시킨 경우, 상기 복수의 촉매 시드 입자를 제거하는 단계는 상기 제2 에피택셜 에미터층을 형성한 후에 실시하는 태양 전지의 제조 방법.
  10. 제8항에서,
    상기 제2 가스에 혼합된 제2 도핑 소스 가스의 불순물 농도는 상기 제1 가스에 혼합된 제1 도핑 소스 가스의 불순물 농도보다 높은 태양 전지의 제조 방법.
  11. 제10항에서,
    상기 기판의 도전성 타입이 p형인 경우, 상기 제1 도핑 소스 가스 및 상기 제2 도핑 소스 가스는 5가 원소의 불순물을 포함하는 태양 전지의 제조 방법.
  12. 제10항에서,
    상기 기판의 도전성 타입이 n형인 경우, 상기 제1 도핑 소스 가스 및 상기 제2 도핑 소스 가스는 3가 원소의 불순물을 포함하는 태양 전지의 제조 방법.
  13. 제8항에서,
    상기 1차 에피택셜 성장 공정 및 상기 2차 에피택셜 성장 공정은 인-시튜(in-situ)로 수행하는 태양 전지의 제조 방법.
  14. 삭제
  15. 제1 높이를 갖는 복수의 제1 돌출부를 포함하는 텍스처링 표면을 구비한 제1 도전성 타입의 기판,
    상기 제1 도전성 타입과 반대인 제2 도전성 타입을 가지며, 상기 기판과 p-n 접합을 형성하고, 상기 제1 높이보다 큰 제2 높이를 가지며 에피택셜 성장된 복수의 제2 돌출부를 구비한 제1 에피택셜 에미터층,
    상기 제1 에피택셜 에미터층 위에 위치하는 반사 방지막,
    상기 반사 방지막 위에 위치하고, 상기 제1 에피택셜 에미터층에 연결되어 있는 복수의 제1 전극, 그리고
    상기 기판과 연결되어 있는 제2 전극
    을 포함하며
    상기 텍스처링 표면의 표면 거칠기는 상기 제1 에피택셜 에미터층의 표면 거칠기보다 작은 태양 전지.
  16. 제15항에서,
    상기 제1 에피택셜 에미터층 위에 위치하고, 상기 제2 도전성 타입의 불순물이 상기 제1 에피택셜 에미터층보다 높은 농도로 도핑된 제2 에피택셜 에미터층을 더 구비하는 태양 전지.
  17. 제16항에서,
    상기 제2 에피택셜 에미터층의 표면 거칠기는 상기 제1 에피택셜 에미터층의 표면 거칠기보다 크거나 같은 태양 전지.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제15항 내지 제17항 중 어느 한 항에서,
    상기 제2 전극과 연결되는 후면 전계부를 더 포함하는 태양 전지.
KR1020100095158A 2010-09-30 2010-09-30 태양전지 및 이의 제조 방법 KR101729308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100095158A KR101729308B1 (ko) 2010-09-30 2010-09-30 태양전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100095158A KR101729308B1 (ko) 2010-09-30 2010-09-30 태양전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120033570A KR20120033570A (ko) 2012-04-09
KR101729308B1 true KR101729308B1 (ko) 2017-05-02

Family

ID=46136311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095158A KR101729308B1 (ko) 2010-09-30 2010-09-30 태양전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101729308B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378289A (en) 1992-11-20 1995-01-03 Sanyo Electric Co., Ltd. Method of forming crystalline silicon film and solar cell obtained thereby
JP2002294451A (ja) 2001-03-30 2002-10-09 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
US20080072816A1 (en) 2006-09-26 2008-03-27 Riess Walter H Crystalline structure and method of fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5378289A (en) 1992-11-20 1995-01-03 Sanyo Electric Co., Ltd. Method of forming crystalline silicon film and solar cell obtained thereby
JP2002294451A (ja) 2001-03-30 2002-10-09 Sony Corp 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
US20080072816A1 (en) 2006-09-26 2008-03-27 Riess Walter H Crystalline structure and method of fabrication thereof

Also Published As

Publication number Publication date
KR20120033570A (ko) 2012-04-09

Similar Documents

Publication Publication Date Title
US11538945B2 (en) Solar cell
EP2822041B1 (en) Solar cell and method for manufacturing the same
EP2293351B1 (en) Solar cell
US8552520B2 (en) Semiconductor devices and methods for manufacturing the same
EP2804219B1 (en) Solar cell and method for manufacturing the same
US10680122B2 (en) Solar cell and method for manufacturing the same
JP2013536589A (ja) 選択的表面電界を有する裏面接合型太陽電池
KR101918737B1 (ko) 태양 전지
JP5628952B2 (ja) 太陽電池
KR101838278B1 (ko) 태양 전지
KR101768907B1 (ko) 태양 전지 제조 방법
US9997647B2 (en) Solar cells and manufacturing method thereof
TWI424582B (zh) 太陽能電池的製造方法
KR100990864B1 (ko) 태양전지 및 그 제조 방법
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
JP6687321B2 (ja) 太陽電池及びその製造方法
KR101729308B1 (ko) 태양전지 및 이의 제조 방법
KR20150029203A (ko) 태양 전지
KR101661364B1 (ko) 태양 전지의 제조 방법
KR102132741B1 (ko) 태양 전지 및 이의 제조 방법
KR101082950B1 (ko) 태양 전지 및 그 제조 방법
KR101889774B1 (ko) 태양 전지
KR101850326B1 (ko) 태양 전지 및 이의 제조 방법
KR101149543B1 (ko) 태양 전지 및 그 제조 방법
KR101658677B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant