KR101725464B1 - 방전 회로 - Google Patents

방전 회로 Download PDF

Info

Publication number
KR101725464B1
KR101725464B1 KR1020100103873A KR20100103873A KR101725464B1 KR 101725464 B1 KR101725464 B1 KR 101725464B1 KR 1020100103873 A KR1020100103873 A KR 1020100103873A KR 20100103873 A KR20100103873 A KR 20100103873A KR 101725464 B1 KR101725464 B1 KR 101725464B1
Authority
KR
South Korea
Prior art keywords
voltage
control
control voltage
power supply
diode
Prior art date
Application number
KR1020100103873A
Other languages
English (en)
Other versions
KR20120061118A (ko
Inventor
문정언
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100103873A priority Critical patent/KR101725464B1/ko
Priority to US13/196,258 priority patent/US8780511B2/en
Publication of KR20120061118A publication Critical patent/KR20120061118A/ko
Application granted granted Critical
Publication of KR101725464B1 publication Critical patent/KR101725464B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 방전회로는, 전원전압단과 제어노드 사이에 연결된 다이오드 체인; 상기 다이오드 체인에 흐르는 전류에 의한 제어전압을 생성하는 제어전압 생성부; 및 상기 제어전압에 응답하여 상기 전원전압단에서 기저전압단으로 전류를 흘리는 방전부를 포함하고, 상기 다이오드 체인은 N웰 영역에 형성된 다수의 P웰 영역과 상기 다수의 P웰 영역 각각에 형성된 다이오드와 상기 다이오드 사이에 연결된 저항을 포함한다.

Description

방전 회로{DISCHARGE PROTECTION CIRCUIT}
본 발명은 방전 회로에 관한 것이다.
일반적으로 정전기 방전(ELECTROSTATIC DISCHARGE : ESD)은 상호 절연되어 있던 물체가 접촉할 때 양 물체 간의 매우 큰 전압 차에 따른 전류가 순간적으로 흐르는 현상을 일컫는다.
이러한 ESD 전류로 인한 고전압이 반도체 장치로 유입될 경우 내부 회로가 파괴될 수 있으므로, 대부분의 반도체 장치는 내부회로를 보호하기 위해 입출력 패드와 내부 회로 사이에 방전 회로(DISCHARGE CIRCUIT)를 설치한다.
파워 노이즈(Power Noise)란 컴퓨터 부팅(Booting)이나 실장 테스트(Test)를 하는 경우에 발생할 수 있으며 일반적으로 공급되는 파워에 노이즈가 발생하여 고전압, 고전류가 유도되는 것을 의미한다. 파워 노이즈로 인해 유도된 고전압, 고전류는 파워 핀(Power Pin)을 통하여 반도체 집적 회로의 내부로 유입되어 반도체 집적회로를 손상시키게 된다.
파워 노이즈에 의해 발생하는 파워 노이즈 펄스(Power Noise Pulse)는 정전기 펄스(Electrostatic Pulse)와는 달리 고전압, 고전류가 유도된 라이징 타임(Rising Time)이 수십에서 수백배에 이른다.
도 1은 종래의 방전회로의 구성도이다.
도 1에 도시된 바와 같이, 방전회로는, 전원전압단(101)과 제어노드(A) 사이에 연결된 다이오드 체인(110), 제어노드(A)와 기저전압단(102) 사이에 연결된 제어저항(120), 드레인이 전원전압단(101)에 접속되고, 소스가 기저전압단(102)에 접속되고 제어노드(A)의 전압을 게이트의 입력으로 하는 방전 트랜지스터(130)를 포함한다.
도 1을 참조하여 방전회로의 동작을 설명한다.
전원전압단(101)의 전압에 따라 제어노드(A)의 전압이 결정된다. 반도체 집적회로가 동작하는 전원전압(VDD) 범위에서는 다이오드(111)가 도통되지 않아 전원전압단(101)과 기저전압단(102) 사이에 전류가 흐르지 않는다. 따라서 제어노드(A)의 전압이 기저전압(VSS)와 같다. 다이오드(111)가 도통되는 전압이 약 0.7V라고 할 때 도 1의 경우(다이오드(111) 4개 직렬 연결) 전원전압(VDD)이 약2.8V를 넘기 전에는 다이오드(111)가 도통되지 않는다. 따라서 방전 트랜지스터(130)가 오프되어 전원전압단(101)과 기저전압단(102) 사이에 전류가 흐르지 않는다.
전원전압단(101)의 전압이 정전기 혹은 파워 노이즈로 인해 일정 전압(예를 들어 2.8V)이상으로 높아지면 다이오드(111)들이 도통되어 다이오드(111)를 통하여 전류가 흐른다.
다이오드(111)를 통과한 전류는 제어저항(120)을 흐르므로 제어저항(120) 양단에 전압강하가 생겨서 제어노드(A)의 전압이 올라간다. 제어노드(A)의 전압은 방전 트랜지스터(130)의 게이트의 전압이므로 제어노드(A)와 기저전압단(102)의 전압이 방전 트랜지스터(130)의 문턱전압보다 높아지면 방전 트랜지스터(130)가 턴온된다.
방전 트랜지스터(130)가 턴온되면 방전 트랜지스터(130)를 통해 전원전압단(101)에서 기저전압단(102)으로 전류를 흐르고, 이러한 전류에 의해 전원전압단(101)에 쌓인 과전하가 기저전압단(102)으로 유출되면 전원전압단(101)의 전압이 집적회로의 동작범위로 안정된다. 이를 통해 정전기 혹은 파워 노이즈로부터 집적회로를 보호한다.
도 2는 종래의 방전회로의 단면도이다. 특히 다이오드 체인(110)의 단면을 자세히 나타내었다.
도 2에 도시된 바와 같이, 다이오드 체인(110)은 P형 기판(201)에 형성된 다수의 N웰 영역(202)과 다수의 N웰 영역(202) 각각에 형성된 다이오드(111)와 다이오드 사이에 연결된 저항(112)을 포함한다. 다이오드(111)는 N웰 영역(202)의 상층부의 일부 영역(205)에 P형 불순물을 주입하여 PN접합을 이루어 형성된다.
이하 전압 전달이 잘되게 하기 위해 P형 기판(201)에 P형 불순물을 고농도로 도핑한 부분을 제1영역(203), N웰 영역(202)에 N형 불순물을 고농도로 도핑한 부분을 제2영역(204), PN접합을 위해 N웰 영역(202)에 P형 불순물을 고농도로 도핑한 부분을 제3영역(205)이라 한다. 인접하여 형성된 다이오드(111)를 전기적으로 절연하기 위해 제1영역(203)에는 기저전압(VSS)이 인가된다.
이때 제3영역(205)을 에미터로 하고, N웰 영역(202)을 베이스로 하고, 제1영역(203)을 컬렉터로 하는 기생 PNP 바이폴라 트랜지스터(이하 PNP BJT, 206)가 존재한다. 기생 PNP BJT(206)는 전원전압단(101)의 전압이 올라가면 턴온되어, 도통된 다이오드(111)와 함께 동작하게 된다. 기생 PNP BJT(206)가 턴온되면 제어저항(120)으로 흘러야 하는 전류의 일부가 PNP BJT(206)를 통해 제3영역(205)으로 유출된다. 화살표(207)는 누설전류의 경로를 나타낸다. 이로 인해 제어저항(120)으로 흐르는 전류(208)가 작아져서 제어저항(120) 양단에 유도되는 전압강하가 작아진다. 그렇게 되면 제어전압이 낮아져서 방전 트랜지스터(130)가 턴온되지 않아 집적회로가 손상될 수 있다. 즉 정전기나 파워 노이즈에 의해 전압의 변화가 크지 않으면 방전회로가 동작하지 않아 집적회로가 손상될 수 있다. 특히 파워 노이즈의 경우 정전기 현상보다 전원전압단(101)의 전압변화는 작지만 지속시간이 수백배에 이르러 종래의 방전회로의 경우 파워 노이즈로부터 효과적으로 집적회로를 보호할 수 없다는 문제점이 있다.
또한 이를 방지하기 위해 다이오드(111)의 개수를 줄이는 경우 반도체 집적회로가 동작하는 일반적인 동작 전압에서도 다이오드(111)가 도통되어 방전회로가 오동작 할 수 있다는 문제점이 있다.
본 발명은 전원전압의 작은 변화에도 동작하는 방전회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 방전회로는, 전원전압단과 제어노드 사이에 연결된 다이오드 체인; 상기 다이오드 체인에 흐르는 전류에 의한 제어전압을 생성하는 제어전압 생성부; 및 상기 제어전압에 응답하여 상기 전원전압단에서 기저전압단으로 전류를 흘리는 방전부를 포함할 수 있고, 상기 다이오드 체인은 N웰 영역에 형성된 다수의 P웰 영역과 상기 다수의 P웰 영역 각각에 형성된 다이오드와 상기 다이오드 사이에 연결된 저항을 포함할 수 있다.
상기 다이오드는 상기 P웰 영역의 상층부의 일부 영역에 N형 불순물을 주입하여 PN접합을 이루어 형성될 수 있다. 상기 제어전압 생성부는 상기 제어노드와 상기 기저전압단에 연결된 저항일 수 있다. 상기 방전부는 드레인이 상기 전원전압단에 접속되고, 소스가 상기 기저전압단에 접속되고, 상기 제어전압을 게이트의 입력으로 하는 트랜지스터일 수 있다.
본 발명에 따르면, 전원전압의 작은 변화에도 정전기 방전 회로가 동작하여 집적회로가 파괴되는 것을 방지할 수 있다.
도 1은 종래의 방전회로의 구성도,
도 2는 종래의 방전회로의 단면도,
도 3은 본 발명의 일실시예에 따른 방전회로의 구성도,
도 4는 본 발명의 일실시예에 따른 방전회로의 단면도,
도 5는 종래의 방전회로와 본 발명에 따른 방전회로의 동작 특성을 비교한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 방전회로의 구성도이다. 이하에서 전원전압단(301)의 전압과 전원전압(VDD)은 동일한 의미이다.
도 3에 도시된 바와 같이, 본 발명에 따른 방전회로는, 전원전압단(301)과 제어노드(A) 사이에 연결된 다이오드 체인(310), 다이오드 체인(310)에 흐르는 전류에 의한 제어전압을 생성하는 제어전압 생성부(320), 및 제어전압에 응답하여 전원전압단(301)에서 기저전압단(302)으로 전류를 흘리는 방전부(330)를 포함한다.
도 3을 참조하여 방전회로의 동작을 설명한다.
전원전압단(301)의 전압에 따라 제어전압이 결정된다. 전원전압(VDD)이 일반적인 동작전압 범위인 경우 다수의 다이오드(311)가 도통되지 않아 제어전압 생성부(320)에 전류가 흐르지 않는다. 따라서 제어전압(제어노드(A)의 전압)은 기저전압(VSS)과 같다. 다이오드(311)가 도통되는 전압이 약 0.7V라고 할 때 도 3의 경우(다이오드(311) 4개 직렬 연결) 전원전압(VDD)이 약2.8V를 넘기 전에는 다이오드(311)가 도통되지 않는다. 제어전압은 기저전압(VSS)이 낮으므로 방전부(330)는 활성화되지 않아 전원전압단(301)에서 기저전압단(302)으로 전류를 흘리지 않는다.
전원전압단(301)의 전압이 정전기 혹은 파워 노이즈로 인해 일정 전압(예를 들어 2.8V)이상으로 높아지면 다수의 다이오드(311)가 도통되어 다이오드(311)를 통하여 전류가 흐른다.
제어전압 생성부(320)는 다이오드 체인(310)을 통과한 전류가 제어전압 생성부(320)를 흐르면서 제어전압 생성부(320)의 양단에 발생하는 전압강하를 이용하여 제어전압을 생성한다. 이때 제어전압 생성부(320)는 제어노드(A)와 기저전압단(302)에 사이에 연결된 저항으로 구성될 수 있다. 전류가 제어저항(320)을 흐르면 옴의 법칙에 의해 제어전압 생성부(320)의 양단에 전위차가 생겨서 제어노드(A)의 전압이 올라간다. 제어전압 생성부(320)는 저항 외에도 전류에 의해 양단의 전압차가 발생하는 다른 소자로 구성될 수 있다.
제어전압이 상승하여 일정한 레벨에 이르면 방전부(330)가 활성화되어 전원전압단(301)에서 기저전압단(302)으로 전류를 흘린다. 이러한 과정을 통해 전원전압단(301)에 쌓인 전하가 기저전압단(302)으로 방전되고, 방전과정을 통해 전원전압(301)단의 전압이 집적회로의 동작범위로 안정된다. 방전부(330)는 드레인이 전원전압단(301)에 접속되고, 소스가 기저전압단(302)에 접속되고, 제어노드(A)의 전압을 게이트의 입력으로 하는 트랜지스터로 구성될 수 있다. 방전부(330)는 엔모스 트랜지스터 외에도 제어전압에 응답하여 전원전압단(301)으로부터 기저전압단(302)으로 전류를 흘리는 다른 소자로 구성될 수 있다. 예를 들어 BJT로 구성하는 것도 가능하다.
도 4은 본 발명의 일실시예에 따른 방전회로의 단면도이다. 특히 다이오드 체인(310)의 단면을 자세히 나타내었다.
도 4에 도시된 바와 같이, 다이오드 체인(310)은 N웰 영역(402)에 형성된 다수의 P웰 영역(403)과 다수의 P웰 영역(403) 각각에 형성된 다이오드(311)와 다이오드(311) 사이에 연결된 저항(312)을 포함한다. 다이오드(311)는 P웰 영역(403)의 상층부의 일부 영역(405)에 N형 불순물을 주입하여 PN접합을 이루어 형성된다. N웰 영역(402)은 P형 기판(401) 위에 형성된다.
이하 전압 전달이 잘되게 하기 위해 N웰 영역(402)에 N형 불순물을 고농도로 도핑한 부분을 제1영역(404), P웰 영역(403)에 P형 불순물을 고농도로 도핑한 부분을 제2영역(405), PN접합을 위해 P웰 영역(403)에 N형 불순물을 고농도로 도핑한 부분을 제3영역(406)이라 한다. 인접하여 형성된 다이오드(311)를 전기적으로 절연하기 위해 제1영역(404)에는 전원전압(VDD)이 인가된다. 'P+'와 'N+'는 각각 P형 불순물과 N형 불순물이 주변에 비해 고농도로 도핑 되었음을 나타낸다. 'B'는 베이스, 'E'는 에미터, 'C'는 컬렉터를 나타낸다.
이때 제3영역(406)을 에미터로 하고, P웰 영역(403)을 베이스로 하고, N웰 영역(402)을 컬렉터로 하는 기생 NPN BJT(407)가 존재한다. 그러나 본 발명의 기생 NPN BJT(407)는 전원전압단(301)의 전압이 높아져서 방전회로가 동작하는 경우, 누설전류를 발생시키는 것이 아니다. 오히려 기생 NPN BJT(407)가 턴온되면 제어전압 생성부(420)에 흐르는 전류(408)가 증가한다. 이로 인해 파워노이즈 혹은 정전기로 전워전압단(401)의 전압이 조금만 높아져도 제어전압 생성부(420)의 양단에 발생하는 전압강하는 종래에 비해 커지게 된다. 즉 전원전압단(401)의 전압이 조금만 높아져도 종래보다 큰 제어전압이 유도된다. 따라서 전원전압단(401)의 작은 전압변화에도 제어전압 생성부(420)에 흐르는 전류(408)가 커지게 하여 방전회로가 전원전압단(301)의 작은 전압변화에도 민감하게 반응하도록 한다. 즉 방전회로의 감도 및 전류방전 능력을 향상시킨다(제어전압이 클수록 방전부(330)가 많은 전류를 방전함).
도 5는 종래의 방전회로와 본 발명에 따른 방전회로의 동작 특성을 비교한 도면이다.
제1그래프(510)는 전원전압(VDD)과 제어전압(제어노드(A)의 전압, VA)이 관계를 나타낸다. 가로축은 전원전압(VDD)을 나타내고 세로축은 제어전압(VA)를 나타낸다. 제1라인(511)은 본 발명에 따른 방전회로에서 전원전압(VDD)과 제어전압의 관계를 나타내고, 제2라인(512)은 종래의 방전회로에서 전원전압(VDD)과 제어전압의 관계를 나타낸다. 제1라인(511)과 제2라인(512)을 비교해 볼 때 전원전압단(301)의 전압이 3V이상일 때 본 발명에 따른 방전회로가 제어전압이 종래보다 더 크다. 이것은 본 발명에 따른 방전회로가 종래에 비해 전원전압단(301)의 작은 전압변화에도 민감하게 반응한다는 것을 나타낸다.
제2그래프(520)는 전원전압(VDD)과 방전전류(방전부(330)에 의해 전원전압단(301)에서 기저전압단(302)으로 흐르는 전류, ID)의 관계를 나타낸다. 가로축은 전원전압(VDD)를 나타내고 세로축은 방전전류(ID)를 나타낸다. 제1라인(521)은 본 발명에 따른 방전회로에서 전원전압(VDD)과 방전전류(ID)의 관계를 나타내고, 제2라인(522)은 종래의 방전회로에서 전원전압(VDD)과 방전전류(ID)의 관계를 나타낸다. 제1라인(521)과 제2라인(522)을 비교해 볼 때 전원전압(VDD)이 3V이상일 때 본 발명에 따른 방전회로는 방전능력이 종래에 비해 월등히 향상되었음을 알 수 있다.
일반적으로 집적회로의 동작시에 전원전압(VDD)의 범위는 1.2~3.5V 정도이다. 따라서 3.5V가 넘었을 때 방전회로가 제대로 동작을 하여야 한다. 제2그래프(520)에서 제1라인(521)으로부터 본 발명에 따른 방전회로가 전원전압(VDD)이 3.5V가 넘으면 방전전류(ID)가 종래에 비해 빠르게 증가함을 알 수 있다. 즉 본 발명에 따른 방전회로는 기생 NPN BJT(407)를 이용하여 종래에 비해 전원전압단(301)의 전압변화에 민감하면서 방전능력은 더욱 우수하다는 장점을 가지고 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (10)

  1. 전원전압단과 제어노드 사이에 연결된 다이오드 체인;
    상기 다이오드 체인에 흐르는 전류에 의한 제어전압을 생성하는 제어전압 생성부; 및
    상기 제어전압에 응답하여 상기 전원전압단에서 기저전압단으로 전류를 흘리는 방전부를 포함하고,
    상기 다이오드 체인은 N웰 영역에 형성된 다수의 P웰 영역과 상기 다수의 P웰 영역 각각에 형성된 다이오드와 상기 다이오드 사이에 연결된 저항을 포함하고,
    상기 다이오드는 상기 P웰 영역의 상층부의 일부 영역에 N형 불순물을 주입하여 PN접합을 이루어 형성되고,
    상기 N웰영역에는 상기 P웰 영역의 상층부의 N형 불순물이 주입된 일부 영역을 에미터로 하고, 상기 P웰 영역을 베이스로 하고, 상기 N웰 영역을 콜렉터로 하는 다수의 기생 바이폴라 트랜지스터가 형성되고,
    상기 다수의 기생 바이폴라 트랜지스터는 상기 제어전압 생성부의 전압강하를 증가시키는 방전회로.
  2. 제 1항에 있어서,
    상기 제어전압 생성부는 상기 제어노드와 상기 기저전압단에 연결된 저항인 방전회로.
  3. 제 1항에 있어서,
    상기 제어전압 생성부는 상기 다이오드 체인에 흐르는 전류가 상기 제어전압 생성부를 흐르면서 자신의 양단에 발생하는 전압강하를 이용하여 상기 제어전압을 생성하는 방전회로.
  4. 삭제
  5. 제 1항에 있어서,
    상기 제어전압은 상기 제어노드의 전압인 방전회로.
  6. 제 1항에 있어서,
    상기 방전부는 드레인이 상기 전원전압단에 접속되고, 소스가 상기 기저전압단에 접속되고, 상기 제어전압을 게이트의 입력으로 하는 트랜지스터인 방전회로.
  7. 제 1항에 있어서,
    상기 P웰 영역에서 상기 다이오드 사이에 연결된 저항이 접속되는 부분은 주변보다 P형 불순물의 도핑농도가 높은 방전회로.
  8. 제 1항에 있어서,
    상기 N웰 영역은 P형 기판 위에 형성된 방전회로.
  9. 삭제
  10. 삭제
KR1020100103873A 2010-10-25 2010-10-25 방전 회로 KR101725464B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100103873A KR101725464B1 (ko) 2010-10-25 2010-10-25 방전 회로
US13/196,258 US8780511B2 (en) 2010-10-25 2011-08-02 Electrostatic discharge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100103873A KR101725464B1 (ko) 2010-10-25 2010-10-25 방전 회로

Publications (2)

Publication Number Publication Date
KR20120061118A KR20120061118A (ko) 2012-06-13
KR101725464B1 true KR101725464B1 (ko) 2017-04-12

Family

ID=45972853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100103873A KR101725464B1 (ko) 2010-10-25 2010-10-25 방전 회로

Country Status (2)

Country Link
US (1) US8780511B2 (ko)
KR (1) KR101725464B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455274B (zh) * 2011-11-09 2014-10-01 Via Tech Inc 靜電放電保護裝置
US10861843B2 (en) 2016-12-21 2020-12-08 Texas Instruments Incorporated Electrostatic discharge protection device
US10930650B2 (en) * 2018-06-28 2021-02-23 Stmicroelectronics International N.V. Latch-up immunization techniques for integrated circuits
TWI710096B (zh) * 2019-09-04 2020-11-11 智原科技股份有限公司 靜電放電防護裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268379A (ja) * 2004-03-17 2005-09-29 Nippon Telegr & Teleph Corp <Ntt> 低容量ｅｓｄ保護回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510827A (ja) * 1999-08-06 2003-03-18 サーノフ コーポレイション Ｅｏｓ／ｅｓｄストレスの中のｎｍｏｓ出力ドライバの動的なターンオフのための回路
US7280332B2 (en) * 2002-01-18 2007-10-09 The Regents Of The University Of California On-chip ESD protection circuit for compound semiconductor heterojunction bipolar transistor RF circuits
KR101016964B1 (ko) * 2007-03-14 2011-02-28 주식회사 하이닉스반도체 정전기 방전 보호 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268379A (ja) * 2004-03-17 2005-09-29 Nippon Telegr & Teleph Corp <Ntt> 低容量ｅｓｄ保護回路

Also Published As

Publication number Publication date
US8780511B2 (en) 2014-07-15
US20120099230A1 (en) 2012-04-26
KR20120061118A (ko) 2012-06-13

Similar Documents

Publication Publication Date Title
US7825473B2 (en) Initial-on SCR device for on-chip ESD protection
CN108701693B (zh) 用于静电放电保护的嵌入式pmos触发可控硅整流器
CN107230673B (zh) 使用防护区域的静电放电保护设备和方法
CN103001206B (zh) 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位
US9704850B2 (en) Electrostatic discharge protection device comprising a silicon controlled rectifier
JP2009512217A (ja) トリガ素子を備えた低容量ｓｃｒ
US20050045952A1 (en) Pfet-based esd protection strategy for improved external latch-up robustness
JP2007523476A (ja) 集積半導体回路を保護するための回路装置および方法
US20080123230A1 (en) Electrostatic discharge circuit
US9461032B1 (en) Bipolar ESD protection device with integrated negative strike diode
KR101043737B1 (ko) 정전기 방전 보호 소자
US7256460B2 (en) Body-biased pMOS protection against electrostatic discharge
US7838941B2 (en) Electrostatic discharge protection device having a dual triggered transistor
KR101725464B1 (ko) 방전 회로
US7449751B2 (en) High voltage operating electrostatic discharge protection device
JP2015103605A (ja) Ｅｓｄ保護回路
KR100750588B1 (ko) 정전기 방전 보호회로
US7012305B2 (en) Electro-static discharge protection circuit for dual-polarity input/output pad
US7589359B1 (en) Silicon controlled rectifier
CN111009524A (zh) 经过栅极提升的nmos esd保护装置
CN111199971A (zh) 一种双向触发的esd保护器件
CN107579065B (zh) 一种高维持电压可控硅静电防护器件
US20120313095A1 (en) Electrostatic discharge protection circuit employing polysilicon diode
US8080832B1 (en) Semiconductor device for electrostatic discharge protection
US20080121925A1 (en) Low voltage triggered silicon controlled rectifier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant