KR101723348B1 - 유기 일렉트로 루미네센스 소자의 제조 방법 및 유기 일렉트로 루미네센스 표시 장치 - Google Patents

유기 일렉트로 루미네센스 소자의 제조 방법 및 유기 일렉트로 루미네센스 표시 장치 Download PDF

Info

Publication number
KR101723348B1
KR101723348B1 KR1020167001318A KR20167001318A KR101723348B1 KR 101723348 B1 KR101723348 B1 KR 101723348B1 KR 1020167001318 A KR1020167001318 A KR 1020167001318A KR 20167001318 A KR20167001318 A KR 20167001318A KR 101723348 B1 KR101723348 B1 KR 101723348B1
Authority
KR
South Korea
Prior art keywords
substrate
deposition
organic
discharge ports
film
Prior art date
Application number
KR1020167001318A
Other languages
English (en)
Other versions
KR20160021275A (ko
Inventor
사또시 이노우에
가쯔히로 기꾸찌
신이찌 가와또
다까시 오찌
유끼 고바야시
마사히로 이찌하라
에이이찌 마츠모또
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20160021275A publication Critical patent/KR20160021275A/ko
Application granted granted Critical
Publication of KR101723348B1 publication Critical patent/KR101723348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H01L51/56—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H01L21/203—
    • H01L51/0011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H01L2227/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은, 흐려짐 폭의 증대를 억제하면서, 성막 시간의 단축이 가능한 유기 EL 소자의 제조 방법 및 유기 EL 표시 장치를 제공한다. 본 발명은, 스캔 증착법을 사용한 유기 EL 소자의 제조 방법으로서, 제한판의 각 개구부에 대향하도록, 증착원에 복수의 사출구를 설치하고, 하기 수학식 1로 표시되는 분포의 합이 1 이하가 되도록, 동일한 개구부에 대향하는 복수의 사출구를 서로 이격시켜 배치한다. Ri는, 동일한 개구부에 대향하는 복수의 사출구 중 사출구 i의 최대 성막 레이트를 나타내고, i는, 1 이상, m 이하의 정수를 나타내고, m은, 동일한 개구부에 대향하는 복수의 사출구의 개수를 나타내고, ri는, 증착 공정에서의 사출구 i의 실제의 성막 레이트를 나타내고, ni는, 사출구 i의 n값(0 이상의 수)이며, θi는, 사출구 i와 성막 영역 내의 임의의 점을 연결하는 선분이 주 성막 방향과 이루는 각을 나타낸다.

Description

유기 일렉트로 루미네센스 소자의 제조 방법 및 유기 일렉트로 루미네센스 표시 장치{PROCESS FOR PRODUCING ORGANIC ELECTROLUMINESCENT ELEMENT, AND ORGANIC ELECTROLUMINESCENT DISPLAY DEVICE}
본 발명은, 유기 일렉트로 루미네센스 소자(이하, 유기 EL 소자라고도 함)의 제조 방법 및 유기 일렉트로 루미네센스 표시 장치(이하, 유기 EL 표시 장치라고도 함)에 관한 것이다. 보다 상세하게는, 대형 기판 상에의 유기 EL 소자의 제조에 바람직한 유기 EL 소자의 제조 방법과, 그 제조 방법에 의해 제작된 유기 EL 소자를 구비한 유기 EL 표시 장치에 관한 것이다.
최근, 다양한 상품이나 분야에서 플랫 패널 디스플레이가 활용되고 있고, 플랫 패널 디스플레이가 한층 더한 대형화, 고화질화 및 저소비 전력화가 요구되고 있다.
그와 같은 상황 하에, 유기 재료의 전계 발광(Electro Luminescence, 이하, EL이라고도 약기함)을 이용한 유기 EL 소자를 구비한 유기 EL 표시 장치는, 전체 고체형이고, 저전압 구동, 고속 응답성, 자발광성 등의 점에서 우수한 플랫 패널 디스플레이로서, 높은 주목을 받고 있다.
유기 EL 표시 장치는, 예를 들어, 유리 기판 등의 기판 상에, 박막 트랜지스터(TFT)와, TFT에 접속된 유기 EL 소자를 갖고 있다.
유기 EL 소자는, 저전압 직류 구동에 의한 고휘도 발광이 가능한 발광 소자이며, 제1 전극, 유기 EL층 및 제2 전극이, 이 순서대로 적층된 구조를 갖고 있다. 그 중, 제1 전극은 TFT와 접속되어 있다. 유기 EL층은 정공 주입층, 정공 수송층, 전자 블로킹층, 발광층, 정공 블로킹층, 전자 수송층, 전자 주입층 등의 유기층이 적층된 구조를 갖고 있다.
풀컬러 표시의 유기 EL 표시 장치는, 일반적으로, 적(R), 녹(G) 및 청(B)의 3색의 유기 EL 소자를 서브 화소로서 구비하고, 이들 서브 화소는 기판 상에 매트릭스 형상으로 배열되고, 3색의 서브 화소로 화소가 구성되어 있다. 그리고, 해당 표시 장치는 TFT를 사용해서, 이들 유기 EL 소자를 선택적으로 원하는 휘도로 발광시킴으로써 화상 표시를 행하고 있다.
이와 같은 유기 EL 표시 장치의 제조에 있어서는, 각 색의 서브 화소에 대응시켜, 유기 발광 재료로부터 발광층의 패턴이 형성된다.
발광층 패턴의 형성 방법으로서는, 최근, 기판보다도 소형의 마스크를 사용하고, 기판을 마스크 및 증착원에 대해 상대적으로 이동시키면서 증착을 행함으로써, 마스크보다 대형의 기판 상에 유기 EL 소자를 형성하는 방법이 제안되어 있다(예를 들어, 특허문헌 1, 2 참조).
또한, 그와 같은 방법에 관련된 기술로서, 단독 막이 생성되는 일이 없으며, 농도 불균일도 없어 공증착을 행할 수 있는 인라인식 성막 장치가 개시되어 있다(예를 들어, 특허문헌 3 참조).
국제 공개 제2011/034011호 일본 특허 공개 제2012-193391호 공보 일본 특허 공개 제2009-127066호 공보
도 15 및 도 16은, 본 발명자들이 검토를 행한 스캔 증착법[기판을 이동(주사)시키면서 증착을 행하는 방법]에 있어서의 각 부재의 단면 모식도이다. 또한, 도 15 및 도 16은 기판의 주사 방향에 직교하는 단면을 나타내고 있다.
도 15에 도시하는 바와 같이, 스캔 증착법을 사용해서 유기 EL 소자를 형성하는 경우, 증착원의 노즐(157) 상에, 제한판(152), 마스크(153) 및 기판(170)을 이 순서대로 배치한다. 기판(170)의 주사 중에 기판(170)이 마스크(153)와 접촉하여 손상되는 것을 방지하기 위해, 기판(170)은 마스크(153)와 이격시켜 배치된다. 그로 인해, 기판(170) 상에 형성되는 박막 패턴(171)의 윤곽에 흐려짐이 생기고, 설계상의 폭 w보다도 실제의 폭 W가 커져 버린다. 또한, 막 두께가 일정한 부분의 양측에, 막 두께가 서서히 감소하는 부분(이하, 흐려짐부라고도 함)이 발생하게 된다.
그리고, 본 발명자들은, 성막 레이트를 크게 하면, 도 16에 도시하는 바와 같이, 흐려짐부의 폭(이하, 흐려짐 폭이라고도 함)도 커져 버리는 것을 발견했다. 이 원인은, 성막 레이트를 크게 하면, 증착류가 분출되는 노즐(157) 근방에 있어서 증착 입자의 밀도가 높아지고, 증착 입자의 평균 자유 행정이 국소적으로 짧아지고, 도 16 중에 파선으로 나타내는 바와 같이, 가상적으로 노즐(157)이 커지기 때문이라고 생각된다. 그리고, 흐려짐 폭이 커지면, 고정밀 패널 및 고성능 패널을 제작하는 것이 곤란해진다.
특허문헌 3에 기재된 기술에 있어서도, 성막 레이트를 크게 하면, 마찬가지의 과제가 발생한다고 생각된다.
본 발명은, 상기 현 상황을 감안하여 이루어진 것이며, 흐려짐(blur) 폭의 증대를 억제하면서, 성막 시간의 단축이 가능한 유기 EL 소자의 제조 방법 및 유기 EL 표시 장치를 제공하는 것을 목적으로 하는 것이다.
본 발명의 일 형태는, 유기 일렉트로 루미네센스 소자의 제조 방법이어도 되고, 상기 제조 방법은, 기판을 마스크로부터 이격시킨 상태에서, 1 이상의 증착원, 제한판 및 상기 마스크에 대해 상기 기판을 상대적으로 이동시키면서 상기 기판 상에 증착 입자를 부착시켜, 박막 패턴을 형성하는 증착 공정을 포함해도 되고, 상기 1 이상의 증착원, 상기 제한판, 상기 마스크 및 상기 기판은, 이 순서대로 배치 되어도 되고, 상기 제한판에는, 복수의 개구부가 형성되어도 되고, 상기 1 이상의 증착원에는, 상기 복수의 개구부의 각각에 대향하여 복수의 사출구가 설치되어도 되고, 상기 증착 공정에 있어서, ri<Ri의 조건 하에서 증착이 행해져도 되고, 하기 수학식 1로 표시되는 분포의 합이 1 이하가 되도록, 동일한 개구부에 대향하는 복수의 사출구는, 서로 이격시켜 배치되어도 된다.
Figure 112016005024013-pct00001
단, Ri는, 상기 동일한 개구부에 대향하는 상기 복수의 사출구 중 사출구 i의 최대 성막 레이트를 나타내고, i는, 1 이상, m 이하의 정수를 나타내고, m은, 상기 동일한 개구부에 대향하는 상기 복수의 사출구의 개수를 나타내고, ri는, 상기 증착 공정에서의 상기 사출구 i의 실제의 성막 레이트를 나타내고, ni는, 상기 사출구 i의 n값(0 이상의 수)이며, θi는, 상기 사출구 i와 성막 영역 내의 임의의 점을 연결하는 선분이 주 성막 방향과 이루는 각을 나타낸다.
이하, 이 유기 일렉트로 루미네센스 소자의 제조 방법을 본 발명에 관한 제조 방법이라고도 말한다.
본 발명에 관한 제조 방법에 있어서의 바람직한 실시 형태에 대해 이하에 설명한다. 또한, 이하의 바람직한 실시 형태는, 적절히, 서로 조합되어도 되고, 이하 2 이상의 바람직한 실시 형태를 서로 조합한 실시 형태도, 또한, 바람직한 실시 형태의 하나이다.
상기 동일한 개구부에 대향하는 상기 복수의 사출구는, 상기 기판의 상대적인 이동 방향을 따라서 배치되어도 된다.
상기 동일한 개구부에 대향하는 상기 복수의 사출구의 상기 최대 성막 레이트, 상기 실제의 성막 레이트 및 상기 n값은, 서로 동등해도 된다.
또한, 여기서, 최대 성막 레이트가 서로 동등하다고 함은, 그 차가 0.1Å/sec 이하인 것을 의미하고, 실제의 성막 레이트가 서로 동등하다고 함은, 그 차가 0.1Å/sec 이하인 것을 의미하고, n값이 서로 동등하다고 함은, 그 차가 0.1 이하인 것을 의미한다.
상기 동일한 개구부에 대향하는 상기 복수의 사출구 중 적어도 2개의 사출구에 있어서, 상기 최대 성막 레이트, 상기 실제의 성막 레이트 및 상기 n값 중 적어도 1개는, 서로 달라도 된다.
또한, 여기서, 최대 성막 레이트가 서로 다르다고 함은, 그 차가 0.1Å/sec보다 큰 것을 의미하고, 실제의 성막 레이트가 서로 다르다고 함은, 그 차가 0.1Å/sec보다 큰 것을 의미하고, n값이 서로 다르다고 함은, 그 차가 0.1보다 큰 것을 의미한다.
상기 동일한 개구부에 대향하는 상기 복수의 사출구 중, 가장 이격된 2개의 사출구 사이의 거리를 D로 하고, 상기 기판의 상대적인 이동 방향에 있어서의 상기 마스크의 개구 길이를 A로 하고, 상기 마스크의 두께를 T로 하고, 상기 마스크와, 상기 2개의 사출구의 각각과의 거리를 L로 하면, D≤A×(T＋L)/T의 관계를 만족해도 된다.
본 발명의 다른 형태는, 본 발명에 관한 제조 방법에 의해 제작된 유기 일렉트로 루미네센스 소자를 구비하는 유기 일렉트로 루미네센스 표시 장치이어도 된다.
본 발명의 또 다른 형태는, 1 이상의 증착원, 제한판 및 마스크를 구비하는 증착 장치이며, 상기 증착 장치는 기판을 상기 마스크로부터 이격시킨 상태에서, 상기 1 이상의 증착원, 상기 제한판 및 상기 마스크에 대해 상기 기판을 상대적으로 이동시키면서 증착을 행하고, 상기 1 이상의 증착원, 상기 제한판, 상기 마스크 및 상기 기판은, 이 순서대로 배치되고, 상기 제한판에는, 복수의 개구부가 형성되고, 상기 1 이상의 증착원에는, 상기 복수의 개구부의 각각에 대향하여 복수의 사출구가 설치되고 증착 장치이어도 된다.
본 발명에 따르면, 흐려짐 폭의 증대를 억제하면서, 성막 시간의 단축이 가능한 유기 EL 소자의 제조 방법 및 유기 EL 표시 장치를 실현할 수 있다.
도 1은 실시 형태 1의 유기 EL 소자의 제조 방법에 의해 제작된 유기 EL 소자를 구비하는 유기 EL 표시 장치의 단면 모식도이다.
도 2는 도 1에 도시한 유기 EL 표시 장치의 표시 영역 내의 구성을 도시하는 평면 모식도이다.
도 3은 도 1에 도시한 유기 EL 표시 장치의 TFT 기판의 구성을 도시하는 단면 모식도이며, 도 2 중의 A-B선에 있어서의 단면에 상당한다.
도 4는 실시 형태 1의 유기 EL 표시 장치의 제조 공정을 설명하기 위한 흐름도이다.
도 5는 실시 형태 1의 발광층 증착 공정에서의 각 부재의 사시 모식도이다.
도 6은 실시 형태 1의 발광층 증착 공정에서의 각 부재의 단면 모식도이다.
도 7은 실제로 형성된 박막 패턴과, 그 박막 패턴의 설정상의 패턴과의 X축 방향에 있어서의 막 두께 분포를 나타낸다.
도 8은 예상 막 두께 분포의 합의 계산용의 사출구 및 기판의 모식도이다.
도 9는 기판의 주사 방향에 있어서의 5개의 사출구의 예상 막 두께 분포와, 그들의 합을 나타낸다.
도 10은 기판의 주사 방향에 있어서의 5개의 사출구의 예상 막 두께 분포와, 그들의 합을 나타낸다.
도 11은 실시 형태 1의 발광층 증착 공정에서의 각 부재의 단면 모식도이다.
도 12는 3개의 노즐 (a) 내지 (c)에 대해, 1Å/sec 또는 12Å/sec의 성막 레이트로 박막을 형성했을 때의 막 두께 분포를 나타낸다.
도 13은 n값과 최대 성막 레이트와의 관계를 나타낸 그래프이다.
도 14는 실시예 1 및 비교예 1에 있어서의 성막 레이트와 흐려짐량과의 관계를 나타낸 그래프이다.
도 15는 본 발명자들이 검토를 행한 스캔 증착법[기판을 이동(주사)시키면서 증착을 행하는 방법]에 있어서의 각 부재의 단면 모식도이다.
도 16은 본 발명자들이 검토를 행한 스캔 증착법[기판을 이동(주사)시키면서 증착을 행하는 방법]에 있어서의 각 부재의 단면 모식도이다.
이하에 실시 형태를 들어, 본 발명을 도면에 참조하여 더욱 상세하게 설명하지만, 본 발명은 이들 실시 형태에만 한정되는 것은 아니다.
또한, 이하의 실시 형태에서는, 수평면 내에 X축 및 Y축이 존재하고, 연직 방향으로 Z축이 향하는 직교 좌표를 적절히 사용해서 설명한다.
(실시 형태 1)
본 실시 형태에서는, TFT 기판측으로부터 광을 취출하는 보텀 에미션형으로 RGB 풀컬러 표시의 유기 EL 소자의 제조 방법과, 그 제조 방법에 의해 제작된 유기 EL 소자를 구비하는 유기 EL 표시 장치에 대해 주로 설명하지만, 본 실시 형태는, 다른 타입의 유기 EL 소자의 제조 방법에도 적용 가능하다.
우선, 본 실시 형태에 관한 유기 EL 표시 장치의 전체 구성에 대해 설명한다. 도 1은 실시 형태 1의 유기 EL 소자의 제조 방법에 의해 제작된 유기 EL 소자를 구비하는 유기 EL 표시 장치의 단면 모식도이다. 도 2는, 도 1에 도시한 유기 EL 표시 장치의 표시 영역 내의 구성을 도시하는 평면 모식도이다. 도 3은, 도 1에 도시한 유기 EL 표시 장치의 TFT 기판의 구성을 도시하는 단면 모식도이며, 도 2 중의 A-B선에 있어서의 단면에 상당한다.
도 1에 도시하는 바와 같이, 본 실시 형태에 관한 유기 EL 표시 장치(1)는, TFT(12)(도 3 참조)가 설치된 TFT 기판(10)과, TFT 기판(10) 상에 설치되고, TFT(12)에 접속된 유기 EL 소자(20)와, 유기 EL 소자(20)를 덮는 접착층(30)과, 접착층(30) 상에 배치된 밀봉 기판(40)을 구비하고 있다.
밀봉 기판(40)과, 유기 EL 소자(20)가 적층된 TFT 기판(10)을 접착층(30)을 사용해서 접합함으로써, 이들 한 쌍의 기판(10 및 40) 사이에 유기 EL 소자(20)를 밀봉하고 있다. 이에 의해, 산소 및 수분이 외부로부터 유기 EL 소자(20)에 침입하는 것을 방지하고 있다.
도 3에 도시하는 바와 같이, TFT 기판(10)은 지지 기판으로서, 예를 들어, 유리 기판 등의 투명한 절연 기판(11)을 갖고 있다. 도 2에 도시하는 바와 같이, 절연 기판(11) 상에는, 복수의 배선(14)이 형성되어 있고, 복수의 배선(14)은 수평 방향으로 설치된 복수의 게이트선과, 수직 방향으로 설치되고, 게이트선과 교차하는 복수의 신호선을 포함하고 있다. 게이트선에는, 게이트선을 구동하는 게이트선 구동 회로(도시하지 않음)가 접속되고, 신호선에는, 신호선을 구동하는 신호선 구동 회로(도시하지 않음)가 접속되어 있다.
유기 EL 표시 장치(1)는 RGB 풀컬러 표시의 액티브 매트릭스형의 표시 장치이며, 배선(14)으로 구획된 각 영역에는, 적(R), 녹(G) 또는 청(B)의 서브 화소(도트)(2R, 2G 또는 2B)가 배치되어 있다. 서브 화소(2R, 2G 및 2B)는 매트릭스 형상으로 배열되어 있다. 각 색의 서브 화소(2R, 2G, 2B)에는 대응하는 색의 유기 EL 소자(20) 및 발광 영역이 형성되어 있다.
적색, 녹색 및 청색의 서브 화소(2R, 2G 및 2B)는, 각각, 적색의 광, 녹색의 광 및 청색의 광으로 발광하고, 3개의 서브 화소(2R, 2G 및 2B)로부터 1개의 화소(2)가 구성되어 있다.
서브 화소(2R, 2G 및 2B)에는, 각각, 개구부(15R, 15G 및 15B)가 형성되어 있고, 개구부(15R, 15G 및 15B)는, 각각, 적색, 녹색 및 청색의 발광층(23R, 23G 및 23B)에 의해 덮여져 있다. 발광층(23R, 23G 및 23B)은 수직 방향으로 스트라이프 형상으로 형성되어 있다. 발광층(23R, 23G 및 23B)의 패턴은, 각 색마다, 증착에 의해 형성되어 있다. 또한, 개구부(15R, 15G 및 15B)에 대해서는 후술한다.
각 서브 화소(2R, 2G, 2B)에는, 유기 EL 소자(20)의 제1 전극(21)에 접속된 TFT(12)가 설치되어 있다. 각 서브 화소(2R, 2G, 2B)의 발광 강도는, 배선(14) 및 TFT(12)에 의한 주사 및 선택에 의해 결정된다. 이와 같이, 유기 EL 표시 장치(1)는 TFT(12)를 사용해서, 각 색의 유기 EL 소자(20)를 선택적으로 원하는 휘도로 발광시킴으로써 화상 표시를 실현하고 있다.
다음에, TFT 기판(10) 및 유기 EL 소자(20)의 구성에 대해 상세하게 설명한다. 우선, TFT 기판(10)에 대해 설명한다.
도 3에 도시하는 바와 같이, TFT 기판(10)은 절연 기판(11) 상에 형성된 TFT(12)(스위칭 소자) 및 배선(14)과, 이들을 덮는 층간막(층간 절연막, 평탄화막)(13)과, 층간막(13) 상에 형성된 절연층인 엣지 커버(15)를 갖고 있다.
TFT(12)는, 각 서브 화소(2R, 2G, 2B)에 대응해서 설치되어 있다. 또한, TFT(12)의 구성은, 일반적인 것이어도 되므로, TFT(12)에 있어서의 각 층의 도시 및 설명은 생략한다.
층간막(13)은 절연 기판(11) 상에, 절연 기판(11)의 전체 영역에 걸쳐서 형성되어 있다. 층간막(13) 상에는, 유기 EL 소자(20)의 제1 전극(21)이 형성되어 있다. 또한, 층간막(13)에는, 제1 전극(21)을 TFT(12)에 전기적으로 접속하기 위한 콘택트 홀(13a)이 형성되어 있다. 이에 의해, TFT(12)는 콘택트 홀(13a)을 개재하여, 유기 EL 소자(20)에 전기적으로 접속되어 있다.
엣지 커버(15)는, 제1 전극(21)의 단부에서 유기 EL층이 얇아지거나 전계 집중이 일어나거나 함으로써 유기 EL 소자(20)의 제1 전극(21)과 제2 전극(26)이 단락되는 것을 방지하기 위해 형성되어 있다. 그로 인해, 엣지 커버(15)는, 제1 전극(21)의 단부를 부분적으로 피복하도록 형성되어 있다.
엣지 커버(15)에는, 상술한 개구부(15R, 15G 및 15B)가 형성되어 있다. 이 엣지 커버(15)의 각 개구부(15R, 15G, 15B)가, 서브 화소(2R, 2G, 2B)의 발광 영역이 된다. 바꿔 말하면, 서브 화소(2R, 2G 및 2B)는, 절연성을 갖는 엣지 커버(15)에 의해 구획되어 있다. 엣지 커버(15)는 소자 분리막으로서도 기능한다.
다음에, 유기 EL 소자(20)에 대해 설명한다.
유기 EL 소자(20)는 저전압 직류 구동에 의한 고휘도 발광이 가능한 발광 소자이며, 제1 전극(21), 유기 EL층 및 제2 전극(26)을 포함하고, 이들은, 이 순서대로 적층되어 있다.
제1 전극(21)은, 유기 EL층에 정공을 주입(공급)하는 기능을 갖는 층이다. 제1 전극(21)은, 상술한 바와 같이 콘택트 홀(13a)을 개재하여 TFT(12)와 접속되어 있다.
제1 전극(21)과 제2 전극(26) 사이에는, 도 3에 도시하는 바와 같이, 유기 EL층으로서, 제1 전극(21)측으로부터, 정공 주입층 겸 정공 수송층(22), 발광층(23R, 23G 또는 23B), 전자 수송층(24) 및 전자 주입층(25)이, 이 순서대로 적층되어 있다.
또한, 상기 적층순은, 제1 전극(21)을 양극으로 하고, 제2 전극(26)을 음극으로 한 경우의 것이고, 제1 전극(21)을 음극으로 하고, 제2 전극(26)을 양극으로 하는 경우에는, 유기 EL층의 적층순은 반전된다.
정공 주입층은, 각 발광층(23R, 23G, 23B)에의 정공 주입 효율을 높이는 기능을 갖는 층이다. 또한, 정공 수송층은, 각 발광층(23R, 23G, 23B)에의 정공 수송 효율을 높이는 기능을 갖는 층이다. 정공 주입층 겸 정공 수송층(22)은, 제1 전극(21) 및 엣지 커버(15)를 덮도록, TFT 기판(10)의 표시 영역 전체면에 균일하게 형성되어 있다.
또한, 본 실시 형태에서는, 상술한 바와 같이, 정공 주입층 및 정공 수송층으로서, 정공 주입층과 정공 수송층이 일체화된 정공 주입층 겸 정공 수송층(22)을 형성한 경우를 예로 들어 설명한다. 그러나, 본 실시 형태는, 이 경우에 특별히 한정되지 않는다. 정공 주입층과 정공 수송층은 서로 독립된 층으로서 형성되어 있어도 된다.
정공 주입층 겸 정공 수송층(22) 상에는, 발광층(23R, 23G 및 23B)이, 각각, 엣지 커버(15)의 개구부(15R, 15G 및 15B)를 덮도록, 서브 화소(2R, 2G 및 2B)에 대응해서 형성되어 있다.
각 발광층(23R, 23G, 23B)은, 제1 전극(21)측으로부터 주입된 홀(정공)과 제2 전극(26)측으로부터 주입된 전자를 재결합시켜 광을 출사하는 기능을 갖는 층이다. 각 발광층(23R, 23G, 23B)은 저분자 형광 색소, 금속 착체 등의 발광 효율이 높은 재료로 형성되어 있다.
전자 수송층(24)은, 제2 전극(26)으로부터 각 발광층(23R, 23G, 23B)에의 전자 수송 효율을 높이는 기능을 갖는 층이다. 또한, 전자 주입층(25)은, 제2 전극(26)으로부터 각 발광층(23R, 23G, 23B)에의 전자 주입 효율을 높이는 기능을 갖는 층이다.
전자 수송층(24)은 발광층(23R, 23G 및 23B)과 정공 주입층 겸 정공 수송층(22)을 덮도록, TFT 기판(10)의 표시 영역 전체면에 균일하게 형성되어 있다. 또한, 전자 주입층(25)은 전자 수송층(24)을 덮도록, TFT 기판(10)의 표시 영역 전체면에 균일하게 형성되어 있다.
또한, 전자 수송층(24)과 전자 주입층(25)은, 상술한 바와 같이 서로 독립된 층으로서 형성되어 있어도 되고, 서로 일체화되어 형성되어 있어도 된다. 즉, 유기 EL 표시 장치(1)는 전자 수송층(24) 및 전자 주입층(25) 대신에, 전자 수송층 겸 전자 주입층을 구비하고 있어도 된다.
제2 전극(26)은, 유기 EL층에 전자를 주입하는 기능을 갖는 층이다. 제2 전극(26)은 전자 주입층(25)을 덮도록, TFT 기판(10)의 표시 영역 전체면에 균일하게 형성되어 있다.
또한, 발광층(23R, 23G 및 23B) 이외의 유기층은, 유기 EL층으로서 필수적인 층이 아니며, 요구되는 유기 EL 소자(20)의 특성에 따라서 적절히 형성할 수 있다. 또한, 유기 EL층에는, 필요에 따라서, 캐리어 블로킹층을 추가할 수도 있다. 예를 들어, 발광층(23R, 23G 및 23B)과 전자 수송층(24) 사이에 캐리어 블로킹층으로서 정공 블로킹층을 추가해도 되고, 이에 의해, 정공이 전자 수송층(24)에 도달하는 것을 억제할 수 있어, 발광 효율을 향상시킬 수 있다.
유기 EL 소자(20)의 구성으로서는, 예를 들어, 하기 (1) 내지 (8)에 도시하는 바와 같은 층 구성을 채용할 수 있다.
(1) 제1 전극/발광층/제2 전극
(2) 제1 전극/정공 수송층/발광층/전자 수송층/제2 전극
(3) 제1 전극/정공 수송층/발광층/정공 블로킹층/전자 수송층/제2 전극
(4) 제1 전극/정공 수송층/발광층/정공 블로킹층/전자 수송층/전자 주입층/제2 전극
(5) 제1 전극/정공 주입층/정공 수송층/발광층/전자 수송층/전자 주입층/제2 전극
(6) 제1 전극/정공 주입층/정공 수송층/발광층/정공 블로킹층/전자 수송층/제2 전극
(7) 제1 전극/정공 주입층/정공 수송층/발광층/정공 블로킹층/전자 수송층/전자 주입층/제2 전극
(8) 제1 전극/정공 주입층/정공 수송층/전자 블로킹층(캐리어 블로킹층)/발광층/정공 블로킹층/전자 수송층/전자 주입층/제2 전극
또한, 상술한 바와 같이, 정공 주입층과 정공 수송층은 일체화되어 있어도 된다. 또한, 전자 수송층과 전자 주입층은 일체화되어 있어도 된다.
또한, 유기 EL 소자(20)의 구성은 상기 (1) 내지 (8)의 층 구성에 특별히 한정되지 않고, 요구되는 유기 EL 소자(20)의 특성에 따라서 원하는 층 구성을 채용할 수 있다.
다음에, 유기 EL 표시 장치(1)의 제조 방법에 대해 설명한다.
도 4는 실시 형태 1의 유기 EL 표시 장치의 제조 공정을 설명하기 위한 흐름도이다.
도 4에 도시하는 바와 같이, 본 실시 형태에 관한 유기 EL 표시 장치의 제조 방법은, 예를 들어, TFT 기판ㆍ제1 전극의 제작 공정 S1, 정공 주입층ㆍ정공 수송층 증착 공정 S2, 발광층 증착 공정 S3, 전자 수송층 증착 공정 S4, 전자 주입층 증착 공정 S5, 제2 전극 증착 공정 S6 및 밀봉 공정 S7을 포함하고 있다.
이하에, 도 4에 도시하는 흐름도에 따라서, 도 1 내지 도 3을 참조하여 설명한 각 구성 요소의 제조 공정에 대해 설명한다. 단, 본 실시 형태에 기재되어 있는 각 구성 요소의 치수, 재질, 형상 등은 어디까지나 일례에 지나지 않고, 이에 의해 본 발명의 범위가 한정 해석되는 것은 아니다.
또한, 상술한 바와 같이, 본 실시 형태에 기재된 적층순은, 제1 전극(21)을 양극, 제2 전극(26)을 음극으로 한 경우의 것이고, 반대로 제1 전극(21)을 음극으로 하고, 제2 전극(26)을 양극으로 하는 경우에는, 유기 EL층의 적층순은 반전된다. 마찬가지로, 제1 전극(21) 및 제2 전극(26)을 구성하는 재료도 반전된다.
우선, 도 3에 도시하는 바와 같이, 일반적인 방법에 의해 TFT(12), 배선(14) 등이 형성된 절연 기판(11) 상에 감광성 수지를 도포하고, 포토 리소그래피 기술에 의해 감광성 수지의 패터닝을 행함으로써, 절연 기판(11) 상에 층간막(13)을 형성한다.
절연 기판(11)으로서는, 예를 들어, 두께가 0.7 내지 1.1㎜이며, Y축 방향의 길이(세로 길이)가 400 내지 500㎜이며, X축 방향의 길이(가로 길이)가 300 내지 400㎜의 유리 기판 또는 플라스틱 기판을 들 수 있다.
층간막(13)의 재료로서는, 예를 들어, 아크릴 수지나 폴리이미드 수지 등의 수지를 사용할 수 있다. 아크릴 수지로서는, 예를 들어, JSR 가부시끼가이샤제의 옵트머 시리즈를 들 수 있다. 또한, 폴리이미드 수지로서는, 예를 들어, 도레이 가부시끼가이샤제의 포토니스 시리즈를 들 수 있다. 단, 폴리이미드 수지는, 일반적으로 투명하지 않고, 유색이다. 이로 인해, 도 3에 도시하는 바와 같이 유기 EL 표시 장치(1)로서 보텀 에미션형의 유기 EL 표시 장치를 제조하는 경우에는, 층간막(13)으로서는, 아크릴 수지 등의 투명성 수지가, 보다 적합하게 사용된다.
층간막(13)의 막 두께는, TFT(12)에 의한 단차를 보상할 수 있는 정도인 한에, 특별히 한정되는 것은 아니다. 예를 들어, 대략 2㎛로 해도 된다.
다음에, 층간막(13)에, 제1 전극(21)을 TFT(12)에 전기적으로 접속하기 위한 콘택트 홀(13a)을 형성한다.
다음에, 도전막(전극막)으로서, 예를 들어, ITO(Indium Tin Oxide:인듐 주석 산화물)막을, 스퍼터법 등에 의해, 100㎚의 두께로 성막한다.
계속해서, ITO막 상에 포토 레지스트를 도포하고, 포토 리소그래피 기술을 사용해서 포토 레지스트의 패터닝을 행한 후, 염화 제2철을 에칭액으로서, ITO막을 에칭한다. 그 후, 레지스트 박리액을 사용해서 포토 레지스트를 박리하고, 또한 기판 세정을 행한다. 이에 의해, 층간막(13) 상에 제1 전극(21)을 매트릭스 형상으로 형성한다.
또한, 제1 전극(21)에 사용되는 도전막 재료로서는, 예를 들어, ITO, IZO(Indium Zinc Oxide:인듐 아연 산화물), 갈륨 첨가 산화아연(GZO) 등의 투명 도전 재료;금(Au), 니켈(Ni), 백금(Pt) 등의 금속 재료를 사용할 수 있다.
또한, 도전막의 적층 방법으로서는, 스퍼터법 이외에, 진공 증착법, CVD(Chemical Vapor Deposition, 화학 증착)법, 플라즈마 CVD법, 인쇄법 등을 사용할 수 있다.
제1 전극(21)의 두께는 특별히 한정되는 것은 아니지만, 상술한 바와 같이, 예를 들어, 100㎚로 할 수 있다.
다음에, 층간막(13)과 마찬가지의 방법에 의해, 엣지 커버(15)를, 예를 들어, 대략 1㎛의 막 두께로 형성한다. 엣지 커버(15)의 재료로서는, 층간막(13)과 마찬가지의 절연 재료를 사용할 수 있다.
이상의 공정에 의해, TFT 기판(10) 및 제1 전극(21)이 제작된다(S1).
다음에, 상기 공정을 거친 TFT 기판(10)에 대해, 탈수를 위한 감압 베이크와, 제1 전극(21)의 표면 세정을 위한 산소 플라즈마 처리를 실시한다.
계속해서, 일반적인 증착 장치를 사용해서, TFT 기판(10) 상에, 정공 주입층 및 정공 수송층[본 실시 형태에서는 정공 주입층 겸 정공 수송층(22)]을, TFT 기판(10)의 표시 영역 전체면에 증착한다(S2).
구체적으로는, 표시 영역 전체면에 대응해서 개구한 오픈 마스크를, TFT 기판(10)에 대해 얼라인먼트 조정을 행한 후에 밀착시켜 접합한다. 그리고, TFT 기판(10)과 오픈 마스크를 함께 회전시키면서, 증착원으로부터 비산한 증착 입자를, 오픈 마스크의 개구부를 통해서 표시 영역 전체면에 균일하게 증착한다.
또한, 표시 영역 전체면에의 증착이란, 인접한 색이 다른 서브 화소간에 걸쳐서 도중에 끊어지는 일 없이 증착하는 것을 의미한다.
정공 주입층 및 정공 수송층의 재료로서는, 예를 들어, 벤진, 스티릴아민, 트리페닐아민, 포르피린, 트리아졸, 이미다졸, 옥사디아졸, 폴리아릴알칸, 페닐렌디아민, 아릴아민, 옥사졸, 안트라센, 플루오레논, 히드라존, 스틸벤, 트리페닐렌, 아자트리페닐렌 및 이들의 유도체;폴리실란계 화합물;비닐카르바졸계 화합물;티오펜계 화합물, 아닐린계 화합물 등의, 복소환식 공액계의 단량체, 올리고머, 또는, 중합체 등을 들 수 있다.
정공 주입층과 정공 수송층은, 상술한 바와 같이 일체화되어 있어도 되고, 독립된 층으로서 형성되어 있어도 된다. 각각의 막 두께는, 예를 들어, 10 내지 100㎚이다.
정공 주입층 및 정공 수송층으로서, 정공 주입층 겸 정공 수송층(22)을 형성하는 경우, 정공 주입층 겸 정공 수송층(22)의 재료로서, 예를 들어, 4, 4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(α-NPD)을 사용할 수 있다. 또한, 정공 주입층 겸 정공 수송층(22)의 막 두께는, 예를 들어 30㎚로 할 수 있다.
다음에, 정공 주입층 겸 정공 수송층(22) 상에, 엣지 커버(15)의 개구부(15R, 15G 및 15B)를 덮도록, 서브 화소(2R, 2G 및 2B)에 대응해서 발광층(23R, 23G 및 23B)을 각각 별도로 형성(패턴 형성)한다(S3).
상술한 바와 같이, 각 발광층(23R, 23G, 23B)에는, 저분자 형광 색소, 금속 착체 등의 발광 효율이 높은 재료가 사용된다.
발광층(23R, 23G 및 23B)의 재료로서는, 예를 들어, 안트라센, 나프탈렌, 인덴, 페난트렌, 피렌, 나프타센, 트리페닐렌, 안트라센, 페릴렌, 피센, 플루오란텐, 아세페난트릴렌, 펜타펜, 펜타센, 코로넨, 부타디엔, 쿠마린, 아크리딘, 스틸벤 및 이들의 유도체;트리스(8-퀴놀리놀라토)알루미늄 착체;비스(벤조 퀴놀리놀라토)베릴륨착체;트리(디벤조일메틸)페난트롤린 유로퓸 착체;디톨루일비닐비페닐 등을 들 수 있다.
각 발광층(23R, 23G, 23B)의 막 두께는, 예를 들어, 10 내지 100㎚이다.
본 발명에 관한 제조 방법은, 이와 같은 발광층(23R, 23G 및 23B)의 형성에 특히 바람직하게 사용할 수 있다.
본 발명에 관한 제조 방법을 사용한 각 발광층(23R, 23G, 23B)의 패턴의 형성 방법에 대해서는, 이후에 상세히 설명한다.
다음에, 상기 정공 주입층ㆍ정공 수송층 증착 공정 S2와 마찬가지의 방법에 의해, 전자 수송층(24)을, 정공 주입층 겸 정공 수송층(22)과 발광층(23R, 23G 및 23B)을 덮도록, TFT 기판(10)의 표시 영역 전체면에 증착한다(S4).
계속해서, 상기 정공 주입층ㆍ정공 수송층 증착 공정 S2와 마찬가지의 방법에 의해, 전자 주입층(25)을, 전자 수송층(24)을 덮도록, TFT 기판(10)의 표시 영역 전체면에 증착한다(S5).
전자 수송층(24) 및 전자 주입층(25)의 재료로서는, 예를 들어, 퀴놀린, 페릴렌, 페난트롤린, 비스스티릴, 피라진, 트리아졸, 옥사졸, 옥사디아졸, 플루오레논 및 이들의 유도체나 금속 착체;LiF(불화 리튬) 등을 들 수 있다.
보다 구체적으로는, Alq3(트리스(8-히드록시퀴놀린)알루미늄), 안트라센, 나프탈렌, 페난트렌, 피렌, 안트라센, 페릴렌, 부타디엔, 쿠마린, 아크리딘, 스틸벤, 1, 10-페난트롤린 및 이들의 유도체나 금속 착체;LiF 등을 들 수 있다.
상술한 바와 같이, 전자 수송층(24)과 전자 주입층(25)은, 일체화되어 있어도 독립된 층으로서 형성되어 있어도 된다. 각각의 막 두께는, 예를 들어 1 내지 100㎚이며, 바람직하게는 10 내지 100㎚이다. 또한, 전자 수송층(24) 및 전자 주입층(25)의 합계의 막 두께는, 예를 들어 20 내지 200㎚이다.
대표적으로는, 전자 수송층(24)의 재료에 Alq3을 사용하고, 전자 주입층(25)의 재료에는 LiF를 사용한다. 또한, 예를 들어, 전자 수송층(24)의 막 두께는 30㎚로 하고, 전자 주입층(25)의 막 두께는 1㎚로 한다.
다음에, 상기 정공 주입층ㆍ정공 수송층 증착 공정(S2)과 마찬가지의 방법에 의해, 제2 전극(26)을, 전자 주입층(25)을 덮도록, TFT 기판(10)의 표시 영역 전체면에 증착한다(S6). 이 결과, TFT 기판(10) 상에, 유기 EL층, 제1 전극(21) 및 제2 전극(26)을 포함하는 유기 EL 소자(20)가 형성된다.
제2 전극(26)의 재료(전극 재료)로서는, 일함수가 작은 금속 등이 바람직하게 사용된다. 이와 같은 전극 재료로서는, 예를 들어, 마그네슘 합금(MgAg 등), 알루미늄 합금(AlLi, AlCa, AlMg 등), 금속 칼슘 등을 들 수 있다. 제2 전극(26)의 두께는, 예를 들어 50 내지 100㎚이다.
대표적으로는, 제2 전극(26)은 두께 50㎚의 알루미늄 박막으로 형성된다.
계속해서, 도 1에 도시하는 바와 같이, 유기 EL 소자(20)가 형성된 TFT 기판(10)과, 밀봉 기판(40)을, 접착층(30)을 사용해서 접합하여, 유기 EL 소자(20)의 봉입을 행한다.
밀봉 기판(40)으로서는, 예를 들어, 두께가 0.4 내지 1.1㎜의 유리 기판 또는 플라스틱 기판 등의 절연 기판이 사용된다.
또한, 밀봉 기판(40)의 세로 길이 및 가로 길이는, 목적으로 하는 유기 EL 표시 장치(1)의 사이즈에 의해 적절히 조정해도 되고, TFT 기판(10)의 절연 기판(11)과 대략 동일한 사이즈의 절연 기판을 사용하고, 유기 EL 소자(20)를 밀봉한 후에, 목적으로 하는 유기 EL 표시 장치(1)의 크기에 따라서 분단해도 된다.
또한, 유기 EL 소자(20)의 밀봉 방법은, 상술한 방법에 특별히 한정되지 않고, 다른 다양한 밀봉 방법을 채용하는 것이 가능하다. 다른 밀봉 방식으로서는, 예를 들어, 음각 유리(engraved glass)를 밀봉 기판(40)으로서 사용하고, 밀봉 수지나 프릿 유리 등에 의해 프레임 형상으로 밀봉을 행하는 방법이나, TFT 기판(10)과 밀봉 기판(40) 사이에 수지를 충전하는 방법 등을 들 수 있다.
또한, 제2 전극(26) 상에는, 제2 전극(26)을 덮도록, 산소나 수분이 외부로부터 유기 EL 소자(20) 내에 침입하는 것을 저지하기 위해, 보호막(도시하지 않음)이 형성되어 있어도 된다.
보호막은, 절연성 또는 도전성의 재료로 형성할 수 있다. 이와 같은 재료로서는, 예를 들어, 질화 실리콘이나 산화 실리콘 등을 들 수 있다. 보호막의 두께는, 예를 들어 100 내지 1000㎚이다.
상기 공정의 결과, 유기 EL 표시 장치(1)가 완성된다.
이 유기 EL 표시 장치(1)에 있어서는, 배선(14)으로부터의 신호 입력에 의해 TFT(12)를 ON(온)시키면, 제1 전극(21)으로부터 유기 EL층에 홀(정공)이 주입된다. 한편, 제2 전극(26)으로부터 유기 EL층에 전자가 주입되고, 정공과 전자가 각 발광층(23R, 23G, 23B) 내에서 재결합한다. 정공 및 전자의 재결합에 의한 에너지에 의해 발광 재료가 여기되고, 그 여기 상태가 기저 상태로 복귀될 때에 광이 출사된다. 각 서브 화소(2R, 2G, 2B)의 발광 휘도를 제어함으로써, 소정의 화상이 표시된다.
다음에, 발광층 증착 공정 S3에 대해 설명한다. 발광층 증착 공정 S3은, 본 발명에 관한 제조 방법의 상기 증착 공정에 대응한다.
도 5는 실시 형태 1의 발광층 증착 공정에서의 각 부재의 사시 모식도이다. 도 6은 실시 형태 1의 발광층 증착 공정에서의 각 부재의 단면 모식도이다. 또한, 도 6은 기판의 주사 방향에 직교하는 단면, 즉 XZ 평면을 나타내고 있다.
도 5 및 도 6에 도시하는 바와 같이, 발광층 증착 공정 S3은, 증착 장치(50)를 사용해서 행해진다. 증착 장치(50)는 진공 챔버(도시하지 않음)와, 진공 챔버에 접속된 진공 펌프(도시하지 않음)를 구비하고 있다. 또한, 진공 챔버 내에, 복수의 증착원(51)과, 증착원(51) 상에 배치된 제한판(52)과, 제한판(52) 상에 배치된 마스크(증착 마스크)(53)와, 셔터(54)와, 기판(피성막 기판)(70)을 보유 지지하는 기판 보유 지지 기구(도시하지 않음)와, 기판(70)을 XY면 내에서, 즉 수평 방향으로 이동시키는 기판 이동 기구(도시하지 않음)와, 얼라인먼트 기구(도시하지 않음)를 구비하고 있다.
증착원(51), 제한판(52) 및 마스크(53)는, 하나의 유닛으로서 일체화되어 있다. 기판 보유 지지 기구로서는, 예를 들어, 정전 척을 사용할 수 있고, 기판 이동 기구는, 예를 들어, 구동용 모터를 포함하고 있다. 얼라인먼트 기구는, 증착원(51) 등을 포함하는 유닛에 대한 기판(70)의 상대적인 위치를 제어하기 위한 것이고, 예를 들어, CCD 카메라 등의 위치 검출 수단과, 상기 위치 검출 수단에 접속된 제어 회로를 포함하고 있다.
기판(70)은, 본 발명에 관한 제조 방법에 있어서의 상기 기판에 대응한다. 기판(70)은 TFT 기판ㆍ제1 전극의 제작 공정 S1 및 정공 주입층ㆍ정공 수송층 증착 공정 S2를 거쳐서 제작된 기판이며, 상술한 바와 같이, 절연 기판(11) 상에, TFT(12), 배선(14), 층간막(13), 제1 전극(21), 엣지 커버(15) 및 정공 주입층 겸 정공 수송층(22)이 형성된 것이다.
증착원(51)은 Y축 방향으로 m개(m은, 2 이상의 정수) 배치되어 있다. 증착원(51)은 내부에 증착 재료를 수용하는 용기이며, 증착 재료를 가열하는 가열 기구(도시하지 않음)를 갖고 있다. 각 증착원(51)의 제한판(52)에 대향하는 부분, 즉 상부에는, 개구인 사출구(55)가 X축 방향으로 k개(k는, 2 이상의 정수)씩 주기적으로 설치되어 있다. 따라서, 사출구(55)는 X축 방향으로 k개, Y축 방향으로 m개, 합계 (k×m)개 배치되어 있다. 또한, k 및 m의 상한은 특별히 한정되지 않고, 적절히 설정할 수 있다. 증착 재료는 가열 기구에 의해 가열되어 증기가 되고, 이 증기가 증착원(51) 내를 확산하고, 그리고, 사출구(55)로부터 상방을 향하여 분출한다. 그 결과, 각 사출구(55)로부터는, 증착 입자의 흐름인 증착류(56)가 발생한다.
각 사출구(55)의 평면 형상은, 특별히 한정되지 않고, 적절히 설정할 수 있다. 예를 들어, 원형, 타원형, 직사각형 등을 들 수 있지만, 그 중에서도 원형이 바람직하다. 원형에서는, 증착류(51)가 사출구(55)로부터 등방적으로 분출되게 되므로, 형성되는 박막의 막 두께 분포는 기판(70)의 주사 방향과, 해당 방향에 직교하는 방향에 있어서 마찬가지의 분포를 나타낸다. 따라서, 증착 장치(50)의 설계가 용이하게 된다. 한편, 각 사출구(55)의 평면 형상을 타원형 또는 직사각형으로 하고, 그 길이 방향이 기판(70)의 주사 방향을 따르도록 각 사출구(55)를 배치한 경우, 기판(70)의 주사 방향에 있어서 인접하는 증착류(56) 사이에, 증착 입자의 산란이 커질 가능성이 있다. 또한, 각 사출구(55)의 평면 형상을 타원형 또는 직사각형으로 하고, 그 길이 방향이 기판(70)의 주사 방향과 직교하는 방향을 따르도록 각 사출구(55)를 배치한 경우는, 형성되는 박막 패턴의 흐려짐 폭이 커지기 쉽다.
사출구(55)의 평면 형상으로서는, 대표적으로는, X축 방향의 폭이 4㎜, Y축 방향의 폭이 50㎜의 직사각형, 또는, 직경 2㎜ 혹은 4㎜의 원형을 들 수 있다. 사출구(55)의 평면 형상은, 서로 독립적으로 설정 가능하지만, 통상, 모든 사출구(55)는, 동일한 평면 형상으로 설정된다.
각 사출구(55)의 크기(면적)도 특별히 한정되지 않고, 적절히 설정할 수 있지만, 0.1㎟ 내지 1000㎟인 것이 바람직하다. 0.1㎟ 미만이면, 증착 재료에 의한 사출구(55)의 막힘을 발생시킬 우려가 있다. 한편, 1000㎟를 초과하면, 증착 입자의 산란이 커져, 증착 재료의 이용 효율이 크게 저하될 우려가 있다. 유기 EL 소자용의 증착 재료는 고가이므로, 증착 재료의 이용 효율이 크게 저하되면 생산성이 저하되게 된다. 사출구(55)의 크기(면적)는, 서로 독립적으로 설정 가능하지만, 통상, 모든 사출구(55)는, 동일한 크기로 설정된다.
각 사출구(55)는, 도 5 및 도 6에 도시되는 바와 같이, 증착원(51)의 상부에 설치된 노즐(57)의 선단에 형성되어 있어도 된다.
제한판(52)은 사출구(55)로부터 분출된 증착류(56)로부터 불필요한 성분(증착 입자)을 배제하기 위한 부재이다. 제한판(52)에는 사출구(55)의 X축 방향의 피치와 대략 동일한 피치로 k개의 개구부(58)가 형성되어 있다. 각 개구부(58)의 하방에는 m개의 사출구(55)가 위치하고 있고, 각 개구부(58)를 향하여 하방으로부터 복수의 증착류(56)가 상승해 오게 된다. 각 증착류(56)에 포함되는 증착 입자 중, 일부가 대응하는 개구부(58) 내를 통과할 수 있고, 나머지는 제한판(52)의 벽면부(59) 또는 저면부(60)에 부착되어 개구부(58) 내를 통과할 수 없다. 또한, 제한판(52)은, 각 증착류(56)가 인접한 개구부(58) 내를 통과하는 것을 방지하고 있다. 제한판(52)을 설치함으로써, 기판(70)에 대한 증착류(56)의 입사각이 필요 이상으로 커지는 것을 억제할 수 있다. 따라서, 형성되는 패턴의 흐려짐 폭의 크기를 억제할 수 있다. 또한, 1개의 개구부(58)에 대해 m개, 즉 복수의 사출구(55)를 배치하고 있기 때문에, 1개의 개구부에 대해 1개의 사출구를 배치한 경우에 비해, 성막 레이트를 크게 할 수 있다. 동일한 개구부(58)에 대향하는 m개의 사출구(55)는, 기판(70)의 상대적인 이동 방향, 즉 Y축 방향과 평행한 동일 직선 상에 설치되어 있다.
마스크(53)에는 개구부(58)의 X축 방향의 피치와 대략 동일한 피치로 복수의 개구군(61)이 형성되어 있다. 각 개구부(58)에 대해 1개씩 개구군(61)이 형성되어 있다. 각 개구군(61)은, 대응하는 개구부(58)와, 그 아래의 m개의 사출구(57)에 대향하여 배치되어 있다. 각 개구군(61)은 띠 형상(슬릿 형상)의 복수의 개구(62)를 포함하고 있다. 각 개구(62)는 Y축 방향으로 길고, X축 방향으로 짧은 형상(예를 들어 직사각 형상)으로 형성되어 있고, Y축 방향과 대략 평행하게 배치되어 있다. 마스크(53)에 비래한 증착류(56)의 일부는 개구(62)를 통과해서 기판(70)에 도달하고, 나머지는 마스크(53)에 의해 차폐된다. 그로 인해, 마스크(53)의 개구(62)에 대응한 패턴으로 기판(70) 상에 증착 입자가 퇴적된다.
마스크(53)는 기판(70)보다 작고, 마스크(53) 중 적어도 한 변은, 기판(70)의 증착 영역의 대응하는 변보다도 짧다. 이에 의해, 마스크(53)를 용이하게 제조하는 것이 가능하게 되고, 또한, 마스크(53) 자신의 자중에 의한 휨의 발생을 억제하고 있다. 기판(70)의 주사 중에 기판(70)이 손상되는 것을 방지하기 위해, 마스크(53)는 기판(70)과 이격시켜, 즉 이격시켜 배치되어 있고, 마스크(53)와 기판(70) 사이에는 소정의 크기의 간극(갭)이 형성되어 있다. 이 갭은 0.05㎜ 이상, 5㎜ 이하인 것이 바람직하다. 이 갭이 지나치게 넓으면, 형성되는 박막 패턴의 흐려짐 폭이 커지므로, 5㎜보다도 큰 값은 현실적이지 않다. 또한, 상기 갭은 작으면 작을수록 좋지만, 마스크(53)와 기판(70) 사이가 너무 가까우면, 기판(70)의 주사 시의 진동이나 기판(70)의 요철, 마스크(53)의 변형 등에 기인하여 증착 중에 마스크(53)와 기판(70)이 서로 접촉하게 될 우려가 있다. 그로 인해, 0.05㎜보다도 작은 값은 현실적이지 않다.
또한, 증착 중에 있어서, 마스크(53)와, 각 사출구(55)의 형성면 사이의 간격도 소정의 크기로 유지되어 있다. 해당 간격은, 50㎜ 이상, 2000㎜ 이하인 것이 바람직하다. 이들 거리가 너무 가까우면, 흐려짐 폭이 지나치게 커지므로, 50㎜보다 작은 값은 현실적이지 않다. 또한, 마스크(53)와 사출구(55) 사이에는, 증착류(56)를 가로막는 셔터(54)나, 증착 입자의 비래 범위를 제한(제어)하는 제한판(52)이 배치되므로, 50㎜보다 작은 값은 증착 장치(50)의 구조상도 현실적이지 않다. 한편, 2000㎜보다 큰 값에서는, 사출구(55) 및 마스크(53) 사이의 거리와, 사출구(55) 및 기판(70) 사이의 거리가 모두 지나치게 길어, 증착 재료의 이용 효율이 지나치게 저하되므로 현실적이지 않다.
그리고, 발광층 증착 공정 S3에서는, 증착을 3회 행하고, 3색의 발광층(23R, 23G 및 23B)을 순서대로 형성해 간다. 각 증착에서는, 증착원(51) 등을 포함하는 유닛에 대해 기판(70)을 상대적으로 이동(주사)시키면서 기판(70) 상에 증착 입자를 부착시켜, 발광층(23R, 23G 또는 23B)으로서, 스트라이프 형상의 박막 패턴(71)을 형성한다.
증착 중, 기판(70)은 Y축 방향으로 주사되지만, 증착원(51), 제한판(52) 및 마스크(53)는 일체화되어 있으므로, 이들의 상대적인 위치 관계는, 항상 고정되어 있다. 또한, 기판(70)과, 증착원(51) 등을 포함하는 유닛은 양쪽을 이동시켜도 되고, 기판(70)을 고정하고, 유닛을 이동시켜도 된다. 또한, 주사의 속도나 횟수를 변경함으로써 막 두께를 적절히 변경할 수 있다. 증착 중에 있어서의 진공 챔버 내의 기압은, 1×10-5 내지 1×10-1㎩ 정도로 설정된다.
셔터(54)는 증착원(51) 및 제한판(52) 사이에 삽입 가능한 상태로 설치되어 있다. 셔터(54)가 이들 사이에 삽입됨으로써 제한판(52)의 개구부(58)가 폐쇄된다. 이와 같이, 증착원(51) 및 제한판(52) 사이에 셔터(54)를 적절히 삽입함으로써, 불필요한 부분(비증착 영역)에의 증착을 방지할 수 있다.
성막 시간을 단축하는 관점에서는, 각 사출구(55)에 의한 성막 레이트를 크게 하여, 각 증착류(56)에 있어서의 증착 입자의 밀도를 크게 하는 것이 바람직하지만, 지나치게 크게 하면 상술한 바와 같이 흐려짐 폭의 증대라고 하는 과제가 발생하게 된다. 따라서, 본 실시 형태에서는, 성막 시간의 단축과 흐려짐 폭의 증대 방지를 양립시키는 관점에서, 각 사출구(55)의 배치 장소를 결정함과 함께 각 사출구(55)의 성막 레이트를 제어하고 있다. 이하, 그들의 방법에 대해 상세하게 설명한다.
우선, 사출구(55)마다 n값을 산출한다. 일반적으로, 진공 증착법에 의해 형성되는 박막의 막 두께는, 소위 코사인 n승칙에 의한 분포를 나타내는 것이 알려져 있다. 즉, 사출구(통상은, 그 중심)와, 그 사출구로부터의 증착류에 의해 박막이 형성되는 영역(성막 영역) 내의 임의의 점을 연결하는 선분이 주 성막 방향과 이루는 각을 θ로 하면, 형성되는 박막의 막 두께 분포는, cos(n＋3)θ로 표시된다. 여기서, n(n값)은, 0 이상의 수이며, 사출구에 고유의 값을 취한다. 또한, 주 성막 방향이란, 사출구(통상은, 그 중심)로부터 막 두께가 최대가 되는 점을 향하는 방향이다.
구체적으로는, 각 사출구(55)로부터 개별로 증착류를 발생시키고, 별도의 시험용 기판(예를 들어 유리 기판) 상에 증착 입자를 증착시켜 박막을 형성한다. 이때, 각 시험용 기판은 고정하고, 마스크(53)는 배치하지 않는다. 그로 인해, 형성된 박막은 패턴화되어 있지 않다. 그리고, 어느 방향(예를 들어 Y축 방향)에 있어서의 각 박막의 막 두께 분포를 실측하고, n을 변화시키면서 cos(n＋3)θ의 그래프와 피팅을 행함으로써 각 사출구(55)의 n값을 산출한다.
다음에, 각 사출구(55)의 최대 성막 레이트 R을 구한다. 구체적으로는, 복수의 성막 레이트로, 각 사출구(55)로부터 개별로 증착류를 발생시켜, 마스크(53)를 통하여 별도의 시험용 기판(예를 들어 유리 기판) 상에 증착 입자를 증착시켜 복수의 박막 패턴을 형성한다. 환언하면, 다양한 성막 레이트로 사출구(55)마다 별개로 박막 패턴을 형성하는 것 이외는 발광층 증착 공정 S3과 동일 조건에서 박막 패턴을 형성한다. 계속해서, 기판(70)의 주사 방향과 직교하는 방향, 즉 X축 방향에 있어서, 형성된 각 박막 패턴의 막 두께 분포(단면 형상)를 측정하고, 그리고, 그 분포를, 당해 박막 패턴의 설정상의 막 두께 분포(단면 형상)와 비교함으로써 흐려짐량을 산출한다. 이하, 도 7을 이용해서, 흐려짐량의 산출 방법을 설명한다.
도 7은, 실제로 형성된 박막 패턴과, 그 설정상의 패턴과의 X축 방향에 있어서의 막 두께 분포를 나타낸다.
도 7에 있어서는, 실제의 막 두께 분포가 실선으로 나타내어지고, 설계상의 막 두께 분포가 파선으로 나타내어지고 있다. 실제의 막 두께 분포는, 단차계에 의해 측정할 수 있다. 또한, 단차계로서는, 예를 들어, KLA-Tencor사제의 TENCOR P-11을 사용할 수 있다. 각 막 두께 분포는, 최대 막 두께가 1이 되도록 규격화된다. 설계상의 막 두께 분포는, 사출구(55)의 형상이나 마스크(53)의 개구 형상, 각 부재의 배치 관계 등, 기하학적인 조건에 의해 결정한다. 여기서, 최대 막 두께(100％)에 대해 막 두께가 3％ 내지 97％가 되는 폭을 흐려짐량이라고 정의한다. 도 7에 도시하는 바와 같이, 실제의 단면 형상은, 설정상의 단면 형상에 비교해서 둥그스름해지고, 실제의 막 두께 분포에 있어서의 흐려짐량은, 설정상의 막 두께 분포에 있어서의 흐려짐량보다도 커진다. 그리고, 설계상의 막 두께 분포에 있어서의 흐려짐량에 대해 실제의 막 두께 분포에 있어서의 흐려짐량이 1.3배 이하로 되는 범위를 허용 범위로 하고, 이 허용 범위 내에서 최대의 성막 레이트를 최대 성막 레이트 R로 한다.
또한, 흐려짐량의 정의에 있어서, 막 두께의 하한을 3％로 규정한 것은, 3％ 미만에서는 측정 오차가 커지기 때문이다. 또한, 실제의 막 두께 분포에는, 3％ 정도의 면 내 편차가 생기므로, 이 영향을 제외하므로, 흐려짐량의 정의에 있어서 막 두께의 상한을 97％로 규정했다. 또한, 흐려짐량의 허용 범위를 1.3배 이하로 규정한 것은, 이것을 초과하면, 표시 영역 내에 있어서 무효 영역(비발광 영역)이 증대되기 때문이다.
또한, 본 명세서에 있어서, 성막 레이트는, 단위 시간당 형성되는 박막의 막 두께로 나타내어지고, 그 단위는, 예를 들어, Å/초(sec)이다. 또한, 성막 레이트는, 형성되는 박막의 막 두께가 최대가 되는 점에서 측정된다.
또한, 평면 형상 및 크기가 실질적으로 동일한 복수의 사출구(55)에 대해서는, 그 1개의 사출구만에 대해 n값 및 최대 성막 레이트를 측정하고, 그들을 다른 사출구(55)의 n값 및 최대 성막 레이트로 간주해서 사용해도 된다. 평면 형상 및 크기가 동일하면, n값 및 최대 성막 레이트는 거의 동일하기 때문이다.
그리고, 이상의 결과를 근거로 하여, 발광층 증착 공정 S3에 있어서, ri<Ri의 조건 하에서 증착이 행해지도록 각 사출구(55)의 성막 레이트를 제어하고 있다. 여기서, Ri는, 동일한 개구부(58)에 대향하는 m개의 사출구(55) 중 사출구 i(i는, 1 이상, m 이하의 정수)의 최대 성막 레이트를 나타내고, ri는, 발광층 증착 공정 S3에 있어서의 사출구 i의 실제의 성막 레이트를 나타내고 있다. 즉, 각 사출구(55)에 있어서, 실제의 성막 레이트 r이 최대 성막 레이트 R을 초과하지 않도록 제어되어 있다. 이에 의해, 상술한 바와 같은 사출구(55) 근방에 있어서의 증착 입자의 밀도 증가에 기인한다고 생각되는 흐려짐 폭의 증대를 억제할 수 있다.
한편, 예를 들어 증착 입자의 밀도 증가에 기인하는 흐려짐 폭의 증대를 억제할 수 있었다고 해도, 동일한 개구부(58)에 대향하는 m개의 사출구(55)끼리의 간격이 지나치게 좁으면, 그들로부터의 증착류(56)끼리가 교차되는 확률이 증가하고, 그들 증착류(56)에 포함되는 증착 입자가 서로 충돌하는 확률이 증가한다고 생각된다. 그리고, 이에 기인해서 증착 입자의 평균 자유 행정이 국소적으로 짧아져, 흐려짐 폭이 증대된다고 생각된다.
따라서, 본 실시 형태에서는, 각 사출구(55)에 대해, 하기 수학식 2에 기초하여, 박막의 막 두께 분포에 관한 분포를 산출하고, 산출한 모든 사출구(55)의 해당 분포를 합계한다.
Figure 112016005024013-pct00002
그리고, 얻어진 합(하기 수학식 3)이 1 이하가 되도록, 동일한 개구부(58)에 대향하는 m개의 사출구(55)를 서로 이격시켜, 즉 이격시켜 배치한다.
Figure 112016005024013-pct00003
상기 수학식 2로 표시되는 분포는, 코사인 n승칙에 기초하는 각 사출구(55)에 의한 막 두께 분포에, 각 사출구(55)의 최대 성막 레이트에 대한 그 사출구(55)의 실제의 성막 레이트의 비를 곱한 것이며, 실제의 성막 레이트로 성막되는 박막의 막 두께 분포를 예상한 분포라고 생각할 수 있다. 이하, 상기 수학식 2로 표시되는 분포를 예상 막 두께 분포라고도 한다.
이와 같이 사출구(55)를 배치함으로써, 박막 패턴(71)이 형성되는 전체 영역 내에 있어서, 최대 성막 레이트를 초과하는 성막 레이트로 박막 패턴(71)이 형성되는 것을 방지할 수 있다. 따라서, 예를 들어 다른 사출구(55)로부터의 증착류(56)끼리가 교차되고, 그들 증착류(56)에 포함되는 증착 입자가 서로 충돌되었다고 해도, 흐려짐 폭에 대한 영향을, 최대 성막 레이트를 초과해서 박막 패턴을 형성한 경우에 비해, 작게 할 수 있다. 그로 인해, 흐려짐 폭이 커지는 것을 억제할 수 있다.
이상과 같이, 본 실시 형태에 있어서는, 각 개구부(58)의 하방에 복수(m개)의 사출구(55)가 배치되고, 발광층 증착 공정 S3에 있어서, ri<Ri의 조건 하에서 증착이 행해지고, 상기 수학식 2로 표시되는 분포의 합이 1 이하가 되도록, 동일한 개구부(58)에 대향하는 복수(m개)의 사출구(55)는, 서로 이격시켜 배치되어 있다. 따라서, 발광층 증착 공정 S3에 있어서, 흐려짐 폭의 증대를 억제하면서, 성막 시간의 단축이 가능하게 된다.
또한, 동일한 개구부(58)에 대향하는 m개의 사출구(55)는, 기판(70)의 상대적인 이동 방향, 즉 Y축 방향을 따라서 배치되어 있다. 그로 인해, 이들 복수의 사출구(55)로부터 증착 입자가 기판(70)의 상대적인 이동 방향과 평행하도록, 기판(70) 상에 비래한다. 따라서, 1개의 개구부(58)에 대해 1개의 사출구(55)만을 배치한 경우나, 동일한 개구부(58)에 대향하는 m개의 사출구(55)를 Y축 방향을 따라서 배치하지 않는 경우에 비해, 성막 레이트를 효과적으로 증가시키는 것이 가능하게 되어, 생산성을 크게 향상시킬 수 있다.
본 실시 형태에 있어서, 동일한 개구부(58)에 대향하는 m개의 사출구(55)의 최대 성막 레이트는, 서로 동등해도 되고, 또한, 그들 실제의 성막 레이트는, 서로 동등해도 되고, 또한, 그들 n값은, 서로 동등해도 된다. 이에 의해, 성막 레이트를 높여 스루풋을 올리기 위해 증착원(51) 및／또는 사출구(55)를 증가시키는 경우에, 제어 파라미터수를 삭감할 수 있어, 증착 장치(50)의 시스템 제어를 용이하게 행하는 것이 가능하게 된다.
또한, 본 실시 형태에 있어서, 동일한 개구부(58)에 대향하는 m개의 사출구(55) 중 적어도 2개의 사출구(55)에 있어서, 최대 성막 레이트, 실제의 성막 레이트 및 n값 중 적어도 1개는, 서로 달라도 된다. 이에 의해, 증착 장치(50)의 구성, 사용 재료, 증착원(51) 및 증착원(51)의 특성에 대한 선택 자유도가 증가되므로, 증착 장치(50)의 생산성을 보다 높게 할 수 있어, 보다 생산성이 높은 제조 방법을 실현하는 것이 가능하게 된다.
이와 같이, 동일한 개구부(58)에 대향하는 m개의 사출구(55) 중 적어도 2개의 사출구(55)에 있어서, (1) 최대 성막 레이트는, 서로 다르지만, 실제의 성막 레이트는, 서로 동등하고, n값은, 서로 동등해도 되고, (2) 실제의 성막 레이트는, 서로 다르지만, 최대 성막 레이트는, 서로 동등하고, n값은, 서로 동등해도 되고, (3) n값은, 서로 다르지만, 최대 성막 레이트는, 서로 동등하고, 실제의 성막 레이트는, 서로 동등해도 되고, (4) 최대 성막 레이트는, 서로 다르고, 실제의 성막 레이트는, 서로 다르지만, n값은, 서로 동등해도 되고, (5) 최대 성막 레이트는, 서로 다르고, n값은, 서로 다르지만, 실제의 성막 레이트는, 서로 동등해도 되고, (6) 실제의 성막 레이트는, 서로 다르고, n값은, 서로 다르지만, 최대 성막 레이트는, 서로 동등해도 되고, (7) 최대 성막 레이트는, 서로 다르고, 실제의 성막 레이트는, 서로 다르고, n값은, 서로 달라도 된다.
또한, 최대 성막 레이트가 서로 동등하다고 함은, 그 차가 0.1Å/sec 이하인 것을 의미하고, 실제의 성막 레이트가 서로 동등하다고 함은, 그 차가 0.1Å/sec 이하인 것을 의미하고, n값이 서로 동등하다고 함은, 그 차가 0.1 이하인 것을 의미한다.
또한, 최대 성막 레이트가 서로 다르다고 함은, 그 차가 0.1Å/sec보다 큰 것을 의미하고, 실제의 성막 레이트가 서로 다르다고 함은, 그 차가 0.1Å/sec보다 큰 것을 의미하고, n값이 서로 다르다고 함은, 그 차가 0.1보다 큰 것을 의미한다.
여기서, 예상 막 두께 분포의 합을 계산한 결과에 대해 설명한다.
도 8은 예상 막 두께 분포의 합의 계산용의 사출구 및 기판의 모식도이다.
도 8에 도시하는 바와 같이, 5개의 사출구 (1) 내지 (5)를 기판(70)의 주사 방향과 평행하게 배치했다. 각 사출구 및 기판(70) 사이의 간격은, 250㎜로 설정했다. 각 사출구의 형상은 서로 동일하는 것을 상정하고, 각 사출구의 n값은 50으로 했다. 인접하는 사출구 사이의 간격은, 모두 100㎜로 했다. 각 사출구의 최대 성막 레이트에 대한 그 사출구의 실제의 성막 레이트의 비(ri/Ri)는, 모두 0.96으로 했다.
도 9는 기판의 주사 방향에 있어서의 5개의 사출구의 예상 막 두께 분포와, 그들의 합을 나타낸다.
도 9에 도시하는 바와 같이, 모든 사출구 (1) 내지 (5)의 예상 막 두께 분포의 합은, 1 이하가 되고, 그 최대값은 0.998이었다.
계속해서, 별도의 계산 결과를 나타낸다. 여기서는, 사출구 (1) 내지 (5)의 형상이 서로 다른 것을 상정하고, 각 사출구의 n값과, 각 사출구의 최대 성막 레이트에 대한 그 사출구의 실제의 성막 레이트의 비(ri/Ri)는, 하기 표 1과 같이 설정했다. 각 사출구 및 기판(70) 사이의 간격은, 250㎜로 설정했다. 인접하는 사출구(55) 사이의 간격은, 모두 100㎜로 했다.
Figure 112016005024013-pct00004
도 10에, 기판의 주사 방향에 있어서의 5개의 사출구의 예상 막 두께 분포와, 그들의 합을 나타낸다.
도 10에 도시하는 바와 같이, 모든 사출구 (1) 내지 (5)의 예상 막 두께 분포의 합은, 1 이하가 되고, 그 최대값은 0.896이었다.
다음에, 동일한 개구부(58)의 하방에 존재하는 복수의 사출구(55) 사이의 간격의 바람직한 상한에 대해 설명한다. 도 11은 실시 형태 1의 발광층 증착 공정에서의 각 부재의 단면 모식도이다. 또한, 도 11은 기판의 주사 방향과 평행한 단면, 즉 YZ 평면을 나타내고 있다.
본 실시 형태는, 동일한 개구부(58)의 하방에 존재하는 복수의 사출구(55)로부터 마스크(53)의 개구(62)에 증착 입자가 비래함으로써 성막 레이트의 개선을 도모하고 있다. 따라서, 성막 시간의 단축 관점에서는, 이들의 증착 입자가 마스크(53)의 개구(62)를 통과할 수 있는 한계의 배치로부터, 사출구(55) 사이의 간격의 상한값을 결정하는 것이 바람직하다. 여기서, 도 11에 도시하는 바와 같이, 기판(70)의 주사 방향, 즉 Y축 방향에 있어서의 마스크(53)의 개구(62)의 길이를 A로 하고, 마스크(53)의 두께를 T로 하고, 각 사출구(55)와 마스크(53)의 거리를 L로 하고, 동일한 개구부(58)의 하방에 배치하는 사출구(55)의 개수를 J로 하고, 이들 사출구(55)를 배치할 수 있는 최대의 범위, 즉 양단부의 사출구(55)(통상은, 그 중심) 사이의 거리를 D로 하면, 상술한 배치를 만족시키기 위해서는, D는 A/T≥D/(T＋L)로부터 D≤A×(T＋L)/T의 관계를 만족하는 것이 바람직하다.
또한, 이 거리 D 사이에 J개의 사출구(55)를 등간격으로 배열하는 경우, 인접하는 사출구(55) 사이의 간격 d는, d≤A×(T＋L)/T/(J-1)의 관계를 만족하는 것이 바람직하다.
예를 들어, A를 0.3㎜로 하고, T를 0.1㎜로 하고, L을 250㎜로 하고, J를 5개로 하고, 5개의 사출구를 등간격으로 배치하는 경우, 인접하는 사출구 사이의 간격은, 대략 188㎜ 이하로 설정하는 것이 바람직하다. 또한, 이들 5개의 사출구를 등간격으로 배치하지 않는 경우는, 모든 사출구가 대략 750㎜의 범위 내에 설치되어 있는 것이 바람직하다. 즉, 양단부의 사출구 사이의 간격은, 대략 750㎜ 이하로 설정하는 것이 바람직하다.
또한, 동일한 개구부(58)에 대향하는 복수의 개구(62), 즉 동일한 개구군(61)에 포함되는 복수의 개구(62)의 길이가 Y축 방향에 있어서 불균일한 경우는, 그 중 가장 짧은 개구(62)의 길이를 A로 하여, 상기 관계식을 만족하도록 사출구(55)를 배치하는 것이 바람직하다.
다음에, 성막 레이트와 n값의 관계에 대해서 조사한 결과를 나타낸다.
도 12는 3개의 노즐 (a) 내지 (c)에 대해, 1Å/sec 또는 12Å/sec의 성막 레이트로 박막을 형성했을 때의 막 두께 분포를 나타낸다. 여기서는, 증착 재료로서는, Alq3(트리스(8-퀴놀리놀라토)알루미늄)을 사용하고, 어느 쪽의 노즐의 형상도 내경 4㎜이고 길이 6㎜의 원통 형상이며, 각 사출구의 평면 형상은 직경 4㎜의 원형이었다. 도 12에 도시되는 바와 같이, 성막 레이트가 변동되어도, 막 두께 분포의 형상은 대략 일치하고, n값도 대략 2.5로 동일한 결과로 되었다. 이 결과에 기초하면, n값을 측정할 때의 성막 레이트는, 특별히 한정되지 않고, 적절히 설정할 수 있지만, 통상, 1.0Å/sec 내지 2.0Å/sec로 설정하면 된다.
또한, 다양한 형상의 노즐을 사용해서, n값과 최대 성막 레이트와의 관계를 조사한 결과, 도 13 및 하기 표 2에 나타내는 바와 같은 결과로 되었다. 도 13은 n값과 최대 성막 레이트와의 관계를 나타낸 그래프이다.
Figure 112016005024013-pct00005
여기서, 사출구 및 기판 사이의 간격은 250㎜로 하고, 마스크 및 기판 사이의 간격은 1㎜로 했다. 또한, 최대 성막 레이트는, 도 7을 이용해서 설명한 상술한 방법에 의해 결정했다. 도 13 및 상기 표 2에 나타내어지는 바와 같이, n값이 커짐에 따라서 최대 성막 레이트도 증가하지만, 최대 성막 레이트는, 서서히 포화하는 것을 알 수 있었다.
이하, 본 실시 형태에 있어서의 다른 변형예에 대해 설명한다.
복수의 증착원(51)에 사용하는 증착 재료는, 독립적으로 적절히 선택할 수 있다. 따라서, 그들 재료는, 서로 동일한 것이어도 되고, 서로 다른 것이어도 된다. 즉, 본 실시 형태에서는, 공증착을 행해도 된다.
또한, 증착원(51)의 수는, 특별히 한정되지 않고, 예를 들어, 1개이어도 된다. 이 경우, 1개의 증착원에 대해, Y축 방향으로 복수의 사출구를 설치하면 된다.
또한, 증착원(51), 제한판(52), 마스크(53) 및 기판(70)은, 이 순서대로 배치되는 한, 그 방향은 특별히 한정되지 않는다. 예를 들어, 상술한 구조를 상하 반전시켜, 증착원(51), 제한판(52), 마스크(53) 및 기판(70)을 위로부터 이 순서대로 배치해도 된다. 또한, 상술한 구조를 Y축을 중심으로 90° 회전시켜, 증착원(51), 제한판(52), 마스크(53) 및 기판(70)을 옆으로 배열하여 배치해도 된다.
또한, 유기 EL 표시 장치(1)는 모노크롬 표시의 표시 장치이어도 되고, 각 화소는 복수의 서브 화소로 분할되어 있지 않아도 된다. 이 경우, 발광층 증착 공정 S3에서는, 증착을 한번만 행하고, 1색의 발광층만을 형성해도 된다.
또한, 발광층 증착 공정 S3 이외의 증착 공정에 있어서, 발광층 증착 공정 S3과 마찬가지로 하여, 박막 패턴을 형성해도 된다. 예를 들어, 전자 수송층(24)을 각 색의 서브 화소(2R, 2G, 2B)마다 형성해도 된다.
이하, 실시예 및 비교예에 대해 설명한다.
(실시예 1)
본 실시예에서는, Y축 방향, 즉 기판의 주사 방향으로 3개의 증착원을 배치하고, 각 증착원에 복수의 사출구를 X축 방향과 평행하도록, 즉 기판의 주사 방향과 직교하도록 배치했다. 따라서, 사출구는, Y축 방향에는 3개 배치되어 있다. 모든 증착원에는 동일한 증착 재료, 구체적으로는 Alq3을 사용했다. 각 사출구의 평면 형상은 직경 2㎜의 원형으로 하고, 기판과 사출구의 거리는 220㎜로 하고, Y축 방향에 있어서 인접하는 사출구 사이의 간격은, 모두 40㎜로 했다. 각 사출구의 n값은 250이며, 각 사출구의 최대 성막 레이트는 1Å/sec이었다. 각 사출구의 실제의 성막 레이트는 0.95Å/sec 이하로 하고, 모든 사출구의 성막 레이트는 서로 동일한 값으로 설정했다. 마스크의 두께는 0.1㎜로 하고, 마스크에는 복수의 직사각 형상(슬릿 형상)의 개구를 형성했다. 각 개구의 Y축 방향의 길이는, 0.3㎜로 하고, 각 개구의 X축 방향의 길이(폭)는 0.1㎜로 했다. 복수의 성막 레이트로 증착 공정을 복수회 행하고, 최대 막 두께가 150㎚인 박막 패턴을 복수 형성했다. 본 실시예에 있어서, 실제의 성막 레이트를 0.95Å/sec로 했을 때, 상기 수학식 3으로 표시되는 예상 막 두께 분포의 합은, 1 이하가 되고, 그 최대값은 0.966이었다. 또한, 상기 수학식 3 대신에, 하기 수학식 4를 사용해도 된다.
Figure 112016005024013-pct00006
여기서, X, Z 및 TS는, 각각, 위치, Y축 방향에 있어서 인접하는 사출구 사이의 간격 및 기판과 사출구 사이의 거리를 나타낸다.
(비교예 1)
본 비교예에서는, 증착원의 개수를 1개로 변경하고, 각 사출구의 실제의 성막 레이트를 3Å/sec 이하로 한 것을 제외하고, 실시예 1과 마찬가지로 하여, 복수의 성막 레이트로 증착 공정을 복수회 행하고, 최대 막 두께가 150㎚인 박막 패턴을 복수 형성했다. 본 비교예에서는, 사출구는 Y축 방향으로는 1개만 배치되어 있다.
도 14는 실시예 1 및 비교예 1에 있어서의 성막 레이트와 흐려짐량과의 관계를 나타낸 그래프이다. 또한, 하기 표 3에, 실시예 1 및 비교예 1에 있어서의 성막 레이트 및 흐려짐량을 나타낸다. 또한, 실시예 1의 성막 레이트는 Y축 방향으로 배열하는 3개의 사출구의 합계의 성막 레이트를 나타내고 있다.
Figure 112016005024013-pct00007
도 14 및 표 3에 나타내는 바와 같이, 비교예 1에서는, 성막 레이트를 높이면 흐려짐량이 증가했지만, 실시예 1에서는 성막 레이트를 높여도 흐려짐량은 커지지 않았다. 따라서, 실시예 1에 의하면, 고정밀도이면서 높은 생산성으로 유기 EL 소자를 형성하는 것이 가능했다.
(비교예 2)
본 비교예에서는, 각 사출구의 실제의 성막 레이트를 1.5Å/sec로 한 것을 제외하고, 실시예 1과 마찬가지로 하여, 최대 막 두께가 150㎚인 박막 패턴을 형성했다. 또한, 본 비교예에서는, 상기 성막 레이트로 증착 공정을 1회만 행하고, 1개의 박막 패턴을 형성했다. 본 비교예에서는, 사출구는 Y축 방향으로는 3개 배치되어 있다.
본 비교예에 있어서, 상기 수학식 3으로 표시되는 예상 막 두께 분포의 합은, 1보다 커지고, 그 최대값은 1.549이었다. 또한, 본 비교예에 있어서, 형성된 박막 패턴의 흐려짐량은 14㎛이며, 실시예 1의 경우의 10㎛에 비해 커졌다.
1 : 유기 EL 표시 장치
2 : 화소
2R, 2G, 2B : 서브 화소
10 : TFT 기판
11 : 절연 기판
12 : TFT
13 : 층간막
13a : 콘택트 홀
14 : 배선
15 : 엣지 커버
15R, 15G, 15B : 개구부
20 : 유기 EL 소자
21 : 제1 전극
22 : 정공 주입층 겸 정공 수송층(유기층)
23R, 23G, 23B : 발광층(유기층)
24 : 전자 수송층(유기층)
25 : 전자 주입층(유기층)
26 : 제2 전극
30 : 접착층
40 : 밀봉 기판
50 : 증착 장치
51 : 증착원
52, 152 : 제한판
53, 153 : 마스크(증착 마스크)
54 : 셔터
55 : 사출구
56 : 증착류
57, 157 : 노즐
58 : 개구부
59 : 벽면부
60 : 저면부
61 : 개구군
62 : 개구
70, 170 : 기판(피성막 기판)
71, 171 : 박막 패턴

Claims (6)

  1. 유기 일렉트로 루미네센스 소자의 제조 방법으로서,
    상기 제조 방법은, 기판을 마스크로부터 이격시킨 상태에서, 1 이상의 증착원, 제한판 및 상기 마스크에 대해 상기 기판을 상대적으로 이동시키면서 상기 기판 상에 증착 입자를 부착시켜, 박막 패턴을 형성하는 증착 공정을 포함하고,
    상기 1 이상의 증착원, 상기 제한판, 상기 마스크 및 상기 기판은, 이 순서대로 배치되고,
    상기 제한판에는, 복수의 개구부가 형성되고,
    상기 1 이상의 증착원에는, 상기 복수의 개구부의 각각에 대향하여 복수의 사출구가 설치되고,
    상기 증착 공정에 있어서, ri<Ri의 조건 하에서 증착이 행해지고,
    하기 수학식 1로 표시되는 분포의 합이 1 이하가 되도록, 동일한 개구부에 대향하는 복수의 사출구는, 서로 이격시켜 배치되는 유기 일렉트로 루미네센스 소자의 제조 방법.
    [수학식 1]
    Figure 112016005024013-pct00008

    단, Ri는, 상기 동일한 개구부에 대향하는 상기 복수의 사출구 중 사출구 i의 최대 성막 레이트를 나타내고,
    i는, 1 이상, m 이하의 정수를 나타내고,
    m은, 상기 동일한 개구부에 대향하는 상기 복수의 사출구의 개수를 나타내고,
    ri는, 상기 증착 공정에서의 상기 사출구 i의 실제의 성막 레이트를 나타내고,
    ni는, 상기 사출구 i의 n값(0 이상의 수)이며,
    θi는, 상기 사출구 i와 성막 영역 내의 임의의 점을 연결하는 선분이 주 성막 방향과 이루는 각을 나타낸다.
  2. 제1항에 있어서,
    상기 동일한 개구부에 대향하는 상기 복수의 사출구는, 상기 기판의 상대적인 이동 방향을 따라서 배치되는 유기 일렉트로 루미네센스 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 동일한 개구부에 대향하는 상기 복수의 사출구의 상기 최대 성막 레이트, 상기 실제의 성막 레이트 및 상기 n값은, 서로 동등한 유기 일렉트로 루미네센스 소자의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 동일한 개구부에 대향하는 상기 복수의 사출구 중 적어도 2개의 사출구에 있어서, 상기 최대 성막 레이트, 상기 실제의 성막 레이트 및 상기 n값 중 적어도 1개는, 서로 다른 유기 일렉트로 루미네센스 소자의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 동일한 개구부에 대향하는 상기 복수의 사출구 중, 가장 이격된 2개의 사출구 사이의 거리를 D로 하고,
    상기 기판의 상대적인 이동 방향에 있어서의 상기 마스크의 개구 길이를 A로 하고,
    상기 마스크의 두께를 T로 하고,
    상기 마스크와, 상기 2개의 사출구의 각각과의 거리를 L로 하면,
    D≤A×(T＋L)/T의 관계를 만족시키는 유기 일렉트로 루미네센스 소자의 제조 방법.
  6. 삭제
KR1020167001318A 2013-06-21 2014-05-01 유기 일렉트로 루미네센스 소자의 제조 방법 및 유기 일렉트로 루미네센스 표시 장치 KR101723348B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013131120 2013-06-21
JPJP-P-2013-131120 2013-06-21
PCT/JP2014/062081 WO2014203632A1 (ja) 2013-06-21 2014-05-01 有機エレクトロルミネッセンス素子の製造方法及び有機エレクトロルミネッセンス表示装置

Publications (2)

Publication Number Publication Date
KR20160021275A KR20160021275A (ko) 2016-02-24
KR101723348B1 true KR101723348B1 (ko) 2017-04-05

Family

ID=52104375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167001318A KR101723348B1 (ko) 2013-06-21 2014-05-01 유기 일렉트로 루미네센스 소자의 제조 방법 및 유기 일렉트로 루미네센스 표시 장치

Country Status (6)

Country Link
US (1) US9537096B2 (ko)
JP (1) JP6199967B2 (ko)
KR (1) KR101723348B1 (ko)
CN (1) CN105324511B (ko)
TW (1) TWI606131B (ko)
WO (1) WO2014203632A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305899B (zh) * 2016-04-22 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法和电子装置
CN106019819A (zh) 2016-07-22 2016-10-12 京东方科技集团股份有限公司 掩膜板及其制作方法
US20220006051A1 (en) * 2018-09-27 2022-01-06 Sharp Kabushiki Kaisha Display device
CN109536888A (zh) * 2018-12-28 2019-03-29 湖畔光电科技（江苏）有限公司 一种改进的oled蒸镀装置及其改善蒸镀阴影效应的方法
CN111684100B (zh) * 2019-01-10 2022-09-27 株式会社爱发科 蒸镀装置
KR20220004893A (ko) * 2020-07-03 2022-01-12 삼성디스플레이 주식회사 표시 장치의 제조 장치 및 표시 장치의 제조 방법
CN113174561A (zh) * 2021-04-26 2021-07-27 睿馨（珠海）投资发展有限公司 一种掩膜导向板、掩膜系统及蒸镀掩膜方法
CN117660888A (zh) * 2022-08-29 2024-03-08 京东方科技集团股份有限公司 蒸镀掩膜板、蒸镀装置及蒸镀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004225058A (ja) * 2002-11-29 2004-08-12 Sony Corp 成膜装置および表示パネルの製造装置とその方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325986A (en) * 1979-05-29 1982-04-20 University Of Delaware Method for continuous deposition by vacuum evaporation
JP2000068055A (ja) * 1998-08-26 2000-03-03 Tdk Corp 有機ｅｌ素子用蒸発源、この有機ｅｌ素子用蒸発源を用いた有機ｅｌ素子の製造装置および製造方法
US6310281B1 (en) * 2000-03-16 2001-10-30 Global Solar Energy, Inc. Thin-film, flexible photovoltaic module
SG125069A1 (en) * 2001-05-17 2006-09-29 Sumitomo Chemical Co Method and system for manufacturing III-V group compound semiconductor and III-V group compound semiconductor
US20040060514A1 (en) * 2002-01-25 2004-04-01 Applied Materials, Inc. A Delaware Corporation Gas distribution showerhead
JP2004238663A (ja) * 2003-02-05 2004-08-26 Sony Corp 蒸着装置
JP2007332458A (ja) * 2006-05-18 2007-12-27 Sony Corp 蒸着装置および蒸着源ならびに表示装置の製造方法
US20080131587A1 (en) * 2006-11-30 2008-06-05 Boroson Michael L Depositing organic material onto an oled substrate
JP5046882B2 (ja) 2007-11-21 2012-10-10 三菱重工業株式会社 インライン式成膜装置
TWI472639B (zh) * 2009-05-22 2015-02-11 Samsung Display Co Ltd 薄膜沉積設備
WO2011034011A1 (ja) 2009-09-15 2011-03-24 シャープ株式会社 蒸着方法および蒸着装置
US8894458B2 (en) * 2010-04-28 2014-11-25 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
US8669192B2 (en) * 2011-01-18 2014-03-11 Sharp Kabushiki Kaisha Vapor deposition device, vapor deposition method, organic EL element and organic EL display device
JP5616812B2 (ja) * 2011-02-10 2014-10-29 キヤノントッキ株式会社 蒸着装置並びに蒸着方法
JP5883230B2 (ja) 2011-03-14 2016-03-09 キヤノントッキ株式会社 蒸着装置並びに蒸着方法
JP5745895B2 (ja) * 2011-03-18 2015-07-08 キヤノントッキ株式会社 蒸着装置並びに蒸着方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004225058A (ja) * 2002-11-29 2004-08-12 Sony Corp 成膜装置および表示パネルの製造装置とその方法

Also Published As

Publication number Publication date
JPWO2014203632A1 (ja) 2017-02-23
CN105324511B (zh) 2017-09-05
KR20160021275A (ko) 2016-02-24
CN105324511A (zh) 2016-02-10
WO2014203632A1 (ja) 2014-12-24
TWI606131B (zh) 2017-11-21
US20160149134A1 (en) 2016-05-26
TW201506178A (zh) 2015-02-16
JP6199967B2 (ja) 2017-09-20
US9537096B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
KR101723348B1 (ko) 유기 일렉트로 루미네센스 소자의 제조 방법 및 유기 일렉트로 루미네센스 표시 장치
JP5350547B2 (ja) 被成膜基板および有機ｅｌ表示装置
JP5766239B2 (ja) 蒸着装置及び蒸着方法
JP5259886B2 (ja) 蒸着方法及び蒸着装置
JP5384755B2 (ja) 被成膜基板、有機ｅｌ表示装置
US8907445B2 (en) Substrate to which film is formed, organic EL display device, and vapor deposition method
WO2015186796A1 (ja) 蒸着方法及び蒸着装置
JP6567349B2 (ja) 蒸着方法及び蒸着装置
US9893283B2 (en) Vapor deposition device, vapor deposition method, and organic electroluminescence element manufacturing method
KR101765018B1 (ko) 증착 장치, 증착 방법 및 유기 일렉트로 루미네센스 소자의 제조 방법
KR101399729B1 (ko) 피성막 기판, 유기 el 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant