KR101721618B1 - Memory device - Google Patents

Memory device Download PDF

Info

Publication number
KR101721618B1
KR101721618B1 KR1020150045173A KR20150045173A KR101721618B1 KR 101721618 B1 KR101721618 B1 KR 101721618B1 KR 1020150045173 A KR1020150045173 A KR 1020150045173A KR 20150045173 A KR20150045173 A KR 20150045173A KR 101721618 B1 KR101721618 B1 KR 101721618B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
free
magnetization
tunnel junction
Prior art date
Application number
KR1020150045173A
Other languages
Korean (ko)
Other versions
KR20160112889A (en
Inventor
박재근
홍송화
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to PCT/KR2016/001135 priority Critical patent/WO2016148394A1/en
Priority to CN201680016542.5A priority patent/CN107454986B/en
Publication of KR20160112889A publication Critical patent/KR20160112889A/en
Application granted granted Critical
Publication of KR101721618B1 publication Critical patent/KR101721618B1/en
Priority to US15/707,491 priority patent/US10580964B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 기판 상에 하부 전극, 버퍼층, 시드층, 합성 교환 반자성층, 캐핑층, 자기 터널 접합 및 상부 전극이 순서대로 적층 형성된 메모리 소자가 제시된다.The present invention discloses a memory device in which a lower electrode, a buffer layer, a seed layer, a composite exchange ferromagnetic layer, a capping layer, a magnetic tunnel junction and an upper electrode are laminated in this order on a substrate.

Description

메모리 소자{Memory device}[0001]

본 발명은 메모리 소자에 관한 것으로, 특히 자기 터널 접합(Magnetic Tunnel Junction; MTJ)을 이용하는 자기 메모리 소자에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device, and more particularly, to a magnetic memory device using a magnetic tunnel junction (MTJ).

플래쉬 메모리 소자에 비해 소비 전력이 적고 집적도가 높은 차세대 비휘발성 메모리 소자에 대한 연구가 진행되고 있다. 이러한 차세대 비휘발성 메모리 소자로는 칼코게나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화를 이용하는 상변화 메모리(Phase change RAM; PRAM), 강자성체의 자화 상태에 따른 자기 터널 접합(Magnetic Tunnel Junction; MTJ)의 저항 변화를 이용하는 자기 메모리(Magnetic RAM; MRAM), 강유전체 물질의 분극 현상을 이용하는 강유전체 메모리(Ferroelectric RAM), 가변 저항 물질의 저항 변화를 이용하는 저항 변화 메모리(Resistance change RAM; ReRAM) 등이 있다.Studies are being made on a next generation nonvolatile memory device having a lower power consumption and higher integration than a flash memory device. These next generation non-volatile memory devices include a phase change memory (PRAM) that utilizes a state change of a phase change material such as a chalcogenide alloy, a magnetic tunnel junction (PMR) according to a magnetization state of a ferromagnetic material, (MRAM) using resistance change of MTJ, ferroelectric RAM using polarization of ferroelectric material, resistance change RAM (ReRAM) using resistance change of variable resistance material, etc. .

자기 메모리로서 전자 주입에 의한 스핀 전달 토크(Spin-Transfer Torque; STT) 현상을 이용하여 자화를 반전시키고, 자화 반전 전후의 저항차를 판별하는 STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory) 소자가 있다. STT-MRAM 소자는 각각 강자성체로 형성된 고정층(pinned layer) 및 자유층(free layer)과, 이들 사이에 터널 배리어(tunnel barrier)가 형성된 자기 터널 접합을 포함한다. 자기 터널 접합은 자유층과 고정층의 자화 방향이 동일(즉 평행(parallel))하면 전류 흐름이 용이하여 저저항 상태를 갖고, 자화 방향이 다르면(즉 반평행(anti parallel)) 전류가 감소하여 고저항 상태를 나타낸다. 또한, 자기 터널 접합은 자화 방향이 기판에 수직 방향으로만 변화하여야 하기 때문에 자유층 및 고정층이 수직 자화값을 가져야 한다. 자기장의 세기 및 방향에 따라 수직 자화값이 0을 기준으로 대칭이 되고 스퀘어니스(squareness; S)의 모양이 뚜렷이 나오게 되면(S=1) 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)이 우수하다고 할 수 있다. 이러한 STT-MRAM 소자는 이론적으로 1015 이상의 사이클링(cycling)이 가능하고, 나노초(ns) 정도의 빠른 속도로 스위칭이 가능하다. 특히, 수직 자화형 STT-MRAM 소자는 이론상 스케일링 한계(Scaling Limit)가 없고, 스케일링이 진행될수록 구동 전류의 전류 밀도를 낮출 수 있다는 장점으로 인해 DRAM 소자를 대체할 수 있는 차세대 메모리 소자로 연구가 활발하게 진행되고 있다. 한편, STT-MRAM 소자의 예가 한국등록특허 제10-1040163호에 제시되어 있다.An STT-MRAM (Spin-Transfer Torque Magnetic Random Access Memory) device for inverting magnetization by using a spin transfer torque (STT) phenomenon by electron injection as a magnetic memory and discriminating the difference in resistance before and after magnetization inversion . The STT-MRAM devices each include a pinned layer and a free layer formed of a ferromagnetic material, and a magnetic tunnel junction formed with a tunnel barrier therebetween. If the magnetization directions of the free layer and the pinned layer are the same (i.e., parallel), the magnetic tunnel junction has a low resistance state due to easy current flow, and if the magnetization directions are different (i.e., anti parallel) Resistance state. In addition, since the magnetization direction of the magnetic tunnel junction must change only in the direction perpendicular to the substrate, the free layer and the pinned layer must have perpendicular magnetization values. The vertical magnetic anisotropy (PMA) is superior when the vertical magnetization value is symmetrical with respect to zero according to the intensity and direction of the magnetic field and the shape of the squareness (S) becomes clear (S = 1) . These STT-MRAM devices can theoretically be cycled at 10 15 or more, and can be switched at a speed as high as nanoseconds (ns). In particular, the vertical magnetization type STT-MRAM device has no scaling limit in theory, and the current density of the driving current can be lowered as the scaling progresses. Therefore, the research is being actively conducted as a next generation memory device that can replace the DRAM device . On the other hand, an example of an STT-MRAM device is disclosed in Korean Patent No. 10-1040163.

또한, STT-MRAM 소자는 자유층 하부에 시드층이 형성되고, 고정층 상부에 캐핑층이 형성되며, 캐핑층 상부에 합성 교환 반자성층 및 상부 전극이 형성된다. 그리고, STT-MRAM 소자는 실리콘 기판 상에 실리콘 산화막이 형성된 후 그 상부에 시드층 및 자기 터널 접합이 형성된다. 또한, 실리콘 기판 상에는 트랜지스터 등의 선택 소자가 형성될 수 있고, 실리콘 산화막은 선택 소자를 덮도록 형성될 수 있다. 따라서, STT-MRAM 소자는 선택 소자가 형성된 실리콘 기판 상에 실리콘 산화막, 시드층, 자유층, 터널 배리어, 고정층, 캐핑층, 합성 교환 반자성층 및 상부 전극의 적층 구조를 갖는다. 여기서, 시드층 및 캐핑층은 탄탈륨(Ta)를 이용하여 형성하고, 합성 교환 반자성층은 자성 금속과 비자성 금속이 교대로 적층된 하부 자성층 및 상부 자성층과, 이들 사이에 비자성층이 형성된 구조를 갖는다. 즉, 기판을 중심으로 자기 터널 접합이 하측에 형성되고 합성 교환 반자성층이 상측에 형성된다.In the STT-MRAM device, a seed layer is formed under the free layer, a capping layer is formed on the fixed layer, and a synthetic exchangeable semi-magnetic layer and an upper electrode are formed on the capping layer. In the STT-MRAM device, a silicon oxide film is formed on a silicon substrate, and then a seed layer and a magnetic tunnel junction are formed thereon. A selection element such as a transistor may be formed on the silicon substrate, and a silicon oxide film may be formed so as to cover the selection element. Therefore, the STT-MRAM device has a stacked structure of a silicon oxide film, a seed layer, a free layer, a tunnel barrier, a fixed layer, a capping layer, a synthetic exchange ferromagnetic layer and an upper electrode on a silicon substrate on which a selection element is formed. Here, the seed layer and the capping layer are formed using tantalum (Ta). The synthetic exchange ferromagnetic layer includes a lower magnetic layer and an upper magnetic layer in which magnetic metal and non-magnetic metal are alternately stacked, and a structure in which a non- . That is, a magnetic tunnel junction is formed on the lower side of the substrate, and a composite exchangeable semi-magnetic layer is formed on the upper side.

그런데, bcc(100) 방향으로 텍스처링되는 자기 터널 접합 상측에 fcc(111)의 합성 교환 반자성층이 형성되므로 합성 교환 반자성층을 형성할 때 fcc(111) 구조가 자기 터널 접합으로 확산되어 bcc(100) 결정을 악화시킬 수 있다. 즉, 합성 교환 반자성층을 형성할 때 그 물질의 일부가 자기 터널 접합으로 확산되어 자기 터널 접합의 결정성을 악화시킬 수 있다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화될 수 없어 메모리의 동작 속도가 저하되거나 동작하지 않는 문제가 발생될 수 있다.
However, since the synthetic exchange ferromagnetic layer of fcc (111) is formed on the magnetic tunnel junction textured in the bcc (100) direction, the fcc (111) structure diffuses into the magnetic tunnel junction when forming the synthetic exchange ferromagnetic layer, ) Decision. That is, when forming the composite exchangeable semi-magnetic layer, a part of the material diffuses into the magnetic tunnel junction, which may deteriorate the crystallinity of the magnetic tunnel junction. Therefore, the magnetization direction of the magnetic tunnel junction can not be changed suddenly, so that the operation speed of the memory may decrease or the operation may not be performed.

본 발명은 자기 터널 접합의 결정성을 향상시킬 수 있고, 그에 따라 자화 방향의 변화를 급격하게 할 수 있는 메모리 소자를 제공한다.The present invention provides a memory device capable of improving the crystallinity of a magnetic tunnel junction, thereby rapidly changing the magnetization direction.

본 발명은 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지 않도록 함으로써 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다.
The present invention provides a memory device capable of enhancing the crystallinity of a magnetic tunnel junction by preventing the material of the synthetic exchange ferromagnetic layer from diffusing into the magnetic tunnel junction.

본 발명의 일 양태에 따른 메모리 소자는 기판 상에 하부 전극, 버퍼층, 시드층, 합성 교환 반자성층, 캐핑층, 자기 터널 접합 및 상부 전극이 순서대로 적층 형성된다.A memory device according to an embodiment of the present invention includes a lower electrode, a buffer layer, a seed layer, a composite exchange ferromagnetic layer, a capping layer, a magnetic tunnel junction, and an upper electrode laminated in this order on a substrate.

상기 하부 전극은 다결정의 도전 물질로 형성된다.The lower electrode is formed of a polycrystalline conductive material.

상기 하부 전극과 상기 시드층 사이에 형성되며, 탄탈륨을 포함하는 물질로 형성된 버퍼층을 더 포함한다.And a buffer layer formed between the lower electrode and the seed layer and formed of a material containing tantalum.

상기 합성 교환 반자성층은 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되고, 상기 제 1 및 제 2 자성층은 Pt를 포함하는 물질로 형성된다.The synthetic exchange ferromagnetic layer is formed in a laminated structure of a first magnetic layer, a non-magnetic layer and a second magnetic layer, and the first and second magnetic layers are formed of a material containing Pt.

상기 제 1 자성층은 Co/Pt가 적어도 2회 이상 적층된 다층 구조로 형성되고, 제 2 자성층은 Co/Pt의 단일층만으로 형성된다.The first magnetic layer is formed in a multilayer structure in which Co / Pt is laminated at least twice, and the second magnetic layer is formed in a single layer of Co / Pt.

상기 캐핑층은 bcc 구조의 물질로 형성된다.The capping layer is formed of a material having a bcc structure.

상기 자유층은 수직 자화를 갖는 제 1 자화층, 자화를 갖지 않는 분리층 및 수직 자화를 갖는 제 2 자화층을 포함하며, 상기 제 1 자화층이 상기 고정층에 인접하여 형성된다.The free layer includes a first magnetization layer having vertical magnetization, a separation layer having no magnetization, and a second magnetization layer having perpendicular magnetization, and the first magnetization layer is formed adjacent to the pinning layer.

상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 상기 제 2 자유층보다 얇게 형성된다.
The first and second free layers are formed of a material including CoFeB, and the first free layer is formed to be thinner than the second free layer.

본 발명은 기판 상에 합성 교환 반자성층이 형성된 후 자기 터널 접합이 형성된다. 따라서, 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다.
The present invention forms a magnetic tunnel junction after a composite exchangeable semi-magnetic layer is formed on a substrate. Thus, the bcc (100) crystal of the magnetic tunnel junction can be preserved since the material of the synthetic exchange-semiconductive layer is not diffused into the magnetic tunnel junction. Therefore, the magnetization direction of the magnetic tunnel junction can be rapidly changed, and the operating speed of the memory can be improved.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 2 및 도 3는 종래 예 및 본 발명 예에 따른 메모리 소자의 수직 자기 특성을 도시한 그래프.1 is a cross-sectional view of a memory device according to one embodiment of the present invention.
FIG. 2 and FIG. 3 are graphs showing the perpendicular magnetic properties of the memory device according to the conventional example and the present invention example. FIG.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.1 is a cross-sectional view of a memory device according to an embodiment of the present invention, and is a cross-sectional view of an STT-MRAM device.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 제 1 버퍼층(120), 시드층(130), 합성 교환 반자성층(140), 캐핑층(150), 고정층(160), 터널 배리어(170), 자유층(180), 제 2 버퍼층(190) 및 상부 전극(200)을 포함한다. 즉, 기판(100) 상에 하부 전극(110)으로부터 상부 전극(200)이 순서대로 적층 형성된다. 여기서, 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)의 적층 구조로 형성되며, 고정층(160), 터널 배리어(170) 및 자유층(180)은 자기 터널 접합을 이룬다.1, a memory device according to an embodiment of the present invention includes a lower electrode 110 formed on a substrate 100, a first buffer layer 120, a seed layer 130, a synthetic exchange ferromagnetic layer 140, A capping layer 150, a pinned layer 160, a tunnel barrier 170, a free layer 180, a second buffer layer 190, and an upper electrode 200. That is, the lower electrode 110 to the upper electrode 200 are sequentially stacked on the substrate 100. Here, the composite exchangeable semi-magnetic layer 140 is formed in a laminated structure of the first magnetic layer 141, the non-magnetic layer 142, and the second magnetic layer 143, and has the fixed layer 160, the tunnel barrier 170, 180 form a magnetic tunnel junction.

기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 이러한 기판(100) 상에는 절연층(105)이 형성될 수 있다. 즉, 절연층(105)은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층(105)에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층(105)은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다.The substrate 100 may be a semiconductor substrate. For example, the substrate 100 may be a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide film substrate, or the like. In this embodiment, a silicon substrate is used. Further, on the substrate 100, a selection device including a transistor may be formed. An insulating layer 105 may be formed on the substrate 100. That is, the insulating layer 105 may be formed to cover a predetermined structure such as a selection element, and the insulating layer 105 may be provided with a contact hole exposing at least a part of the selection element. The insulating layer 105 can be formed using an amorphous silicon oxide film (SiO 2 ) or the like.

하부 전극(110)은 절연층(105) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성될 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 예를 들어, 하부 전극(110)은 제 1 및 제 2 하부 전극의 이중 구조로 형성될 수 있다. 여기서, 제 1 하부 전극은 절연층(105) 상에 형성되고, 제 2 하부 전극은 제 1 하부 전극 상에 형성될 수 있다. 또한, 제 1 하부 전극은 절연층(105) 내부에 형성될 수 있고, 그에 따라 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 도전 물질로 형성될 수 있다. 즉, 제 1 및 제 2 하부 전극는 bcc 구조의 도전 물질로 형성될 수 있다. 예를 들어, 제 1 하부 전극은 텅스텐(W) 등의 금속으로 형성될 수 있고, 제 2 하부 전극은 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다.The lower electrode 110 is formed on the insulating layer 105. The lower electrode 110 may be formed using a conductive material such as a metal, a metal nitride, or the like. In addition, the lower electrode 110 of the present invention may be formed of at least one layer. For example, the lower electrode 110 may be formed as a double structure of the first and second lower electrodes. Here, the first lower electrode may be formed on the insulating layer 105, and the second lower electrode may be formed on the first lower electrode. In addition, the first lower electrode may be formed inside the insulating layer 105, and thus may be connected to the selection element formed on the substrate 100. The lower electrode 110 may be formed of polycrystalline conductive material. That is, the first and second lower electrodes may be formed of a conductive material having a bcc structure. For example, the first lower electrode may be formed of a metal such as tungsten (W), and the second lower electrode may be formed of a metal nitride such as a titanium nitride film (TiN).

제 1 버퍼층(120)은 하부 전극(110) 상부에 형성된다. 제 1 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 제 1 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 제 1 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 제 1 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.The first buffer layer 120 is formed on the lower electrode 110. The first buffer layer 120 may be formed of a material having excellent compatibility with the lower electrode 110 to eliminate lattice constant mismatch between the lower electrode 110 and the seed layer 130. For example, when the lower electrode 110 or the second lower electrode is formed of TiN, the first buffer layer 120 may be formed using tantalum (Ta) excellent in lattice matching with TiN. Since Ta is amorphous, since the lower electrode 110 is polycrystalline, the amorphous first buffer layer 120 can be grown along the crystal direction of the polycrystalline lower electrode 110, and then the crystallinity is improved by the heat treatment . Meanwhile, the first buffer layer 120 may be formed to a thickness of 2 nm to 10 nm, for example.

시드층(130)은 제 1 버퍼층(120) 상에 형성된다. 시드층(130)은 합성 교환 반자성층(140)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 시드층(130)은 합성 교환 반자성층(140)의 제 1 및 제 2 자성층(141, 143)이 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 시드층(130)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 시드층(130)은 백금(Pt)으로 형성할 수 있고, 1㎚∼3㎚의 두께로 형성할 수 있다.A seed layer (130) is formed on the first buffer layer (120). The seed layer 130 may be formed of a material that allows the synthetic exchangeable semiconductive layer 140 to undergo crystal growth. That is, the seed layer 130 allows the first and second magnetic layers 141 and 143 of the synthetic exchangeable semiconductive layer 140 to grow in a desired crystal orientation. For example, it may be formed of a metal that facilitates crystal growth in a (111) direction of a face centered cubic (FCC) or a (001) direction of a hexagonal close-packed structure have. The seed layer 130 may be formed of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt ), Or an alloy thereof. Preferably, the seed layer 130 may be formed of platinum (Pt), and may be formed to a thickness of 1 nm to 3 nm.

합성 교환 반자성층(140)은 시드층(130) 상에 형성된다. 합성 교환 반자성층(140)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)을 포함한다. 즉, 합성 교환 반자성층(140)은 제 1 자성층(141)과 제 2 자성층(143)이 비자성층(142)을 매개로 반강자성적으로 결합된다. 이때, 제 1 자성층(141)과 제 2 자성층(143)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 또한, 제 1 및 제 2 자성층(141, 143)의 자화 방향은 반평행하게 배열되는데, 예를 들어 제 1 자성층(141)은 상측 방향(즉, 상부 전극(190) 방향)으로 자화되고, 제 2 자성층(143)은 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 제 1 자성층(141) 및 제 2 자성층(143)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 자성층(141) 및 제 2 자성층(143)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이때, 제 1 자성층(141)이 제 2 자성층(143)보다 두껍게 형성될 수 있다. 또한, 제 1 자성층(141)은 복수의 층으로 형성되고, 제 2 자성층(143)은 단일층으로 형성될 수 있다. 즉, 제 1 자성층(141)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있고, 제 2 자성층(143)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있다. 비자성층(142)은 제 1 자성층(141)과 제 1 자성층(143)의 사이에 형성되며, 제 1 자성층(141) 및 제 2 자성층(143)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 비자성층(142)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다. 한편, 제 2 자성층(143)이 단일 적층 구조, 즉 단일층으로 형성될 경우 제 1 자성층(141)의 두께도 줄일 수 있고, 그에 따라 전체적인 메모리 소자의 두께를 줄일 수 있다. 즉, 비자성층(142)를 중심으로 제 1 자성층(183)의 자화값과 제 2 자성층(143) 및 고정층(160)의 자화값의 합이 동일해야 한다. 그런데, 제 2 자성층(143)을 복수 적층 구조로 형성하는 경우 제 2 자성층(143) 및 고정층(160)의 자화값의 합과 제 1 자성층(141)의 자화값이 동일하도록 하기 위해 제 1 자성층(141)은 제 2 자성층(143)보다 반복 회수를 더 증가시켜 형성한다. 그러나, 본 발명은 제 2 자성층(143)을 단일 구조로 형성함으로써 제 1 자성층(141)의 적층 회수를 종래보다 줄일 수 있고, 그에 따라 메모리 소자의 전체적인 두께를 줄일 수 있다.A composite exchangeable semi-magnetic layer 140 is formed on the seed layer 130. The composite exchangeable semi-magnetic layer 140 serves to fix the magnetization of the pinned layer 160. The synthetic exchange semiconductive layer 140 includes a first magnetic layer 141, a nonmagnetic layer 142, and a second magnetic layer 143. That is, the first magnetic layer 141 and the second magnetic layer 143 are antiferromagnetically coupled to each other through the non-magnetic layer 142 in the synthetic exchange magnetic layer 140. At this time, the first magnetic layer 141 and the second magnetic layer 143 may have crystals in the FCC 111 direction or the HCP (001) direction. The magnetization directions of the first and second magnetic layers 141 and 143 are arranged antiparallel to each other. For example, the first magnetic layer 141 is magnetized upward (i.e., in the direction of the upper electrode 190) 2 The magnetic layer 143 can be magnetized in the downward direction (i.e., in the direction of the substrate 100). The first magnetic layer 141 and the second magnetic layer 143 may be formed by alternately stacking a magnetic metal and a non-magnetic metal. As the magnetic metal, a single metal selected from the group consisting of iron (Fe), cobalt (Co) and nickel (Ni), or an alloy thereof may be used. As the nonmagnetic metal, chromium (Cr), platinum A single metal selected from the group consisting of palladium (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) Can be used. For example, the first magnetic layer 141 and the second magnetic layer 143 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n . At this time, the first magnetic layer 141 may be formed thicker than the second magnetic layer 143. In addition, the first magnetic layer 141 may be formed of a plurality of layers, and the second magnetic layer 143 may be formed of a single layer. That is, the first magnetic layer 141 may have a structure in which a magnetic metal and a non-magnetic metal are repeatedly laminated a plurality of times, and the second magnetic layer 143 may have a structure in which a magnetic metal and a non- As shown in FIG. The nonmagnetic layer 142 is formed between the first magnetic layer 141 and the first magnetic layer 143 and is made of a nonmagnetic material that allows the first magnetic layer 141 and the second magnetic layer 143 to perform a non- . For example, the nonmagnetic layer 142 may be formed of a single material selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re), and chromium (Cr) Preferably, it may be formed of ruthenium (Ru). On the other hand, when the second magnetic layer 143 is formed as a single layered structure, that is, a single layer, the thickness of the first magnetic layer 141 can be reduced, thereby reducing the thickness of the entire memory device. That is, the sum of the magnetization value of the first magnetic layer 183 and the magnetization value of the second magnetic layer 143 and the fixed layer 160 should be the same with respect to the non-magnetic layer 142. In order to make the sum of the magnetization values of the second magnetic layer 143 and the pinned layer 160 equal to the magnetization value of the first magnetic layer 141 when the second magnetic layer 143 is formed in a plurality of laminated structures, (141) is formed by further increasing the number of repetitions than the second magnetic layer (143). However, according to the present invention, the number of times of stacking of the first magnetic layer 141 can be reduced compared to the conventional one by forming the second magnetic layer 143 in a single structure, thereby reducing the overall thickness of the memory element.

캐핑층(150)은 합성 교환 반자성층(140) 상부에 형성된다. 캐핑층(150)이 형성됨으로써 합성 교환 반자성층(140)과 고정층(160)의 자화는 서로 독립적으로 발생된다. 또한, 캐핑층(150)은 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있는 물질로 형성된다. 이를 위해 캐핑층(150)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성될 수 있는데, 텅스텐(W)으로 형성될 수 있다. 이렇게 캐핑층(150)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 캐핑층(150)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 캐핑층(150)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 캐핑층(150)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(170) 안으로의 이종 물질의 확산을 억제하고 더 나아가 고정층(160) 및 자유층(180)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 캐핑층(150)은 예를 들어 0.4㎚∼0.8㎚의 두께로 형성될 수 있다. 여기서, 합성 교환 반자성층(140)의 제 2 자성층(143)과 고정층(160)이 페로커플링(ferro coupling)되어야 고정층(160)의 자화 방향이 고정되지만, W를 이용한 캐핑층(150)이 0.8㎚ 이상의 두께로 형성되면 캐핑층(150)의 두께 증가로 인하여 고정층(160)의 자화 방향이 고정되지 않고 자유층(180)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.The capping layer 150 is formed on the synthetic exchange-semiconductive layer 140. By forming the capping layer 150, the magnetization of the composite exchange-forming semiconductive layer 140 and the pinned layer 160 are generated independently of each other. The capping layer 150 is also formed of a material that can enhance the crystallinity of the magnetic tunnel junction including the pinned layer 160, the tunnel barrier 170 and the free layer 180. To this end, the capping layer 150 may be formed of a polycrystalline material, for example, a conductive material having a bcc structure, and may be formed of tungsten (W). The crystallinity of the magnetic tunnel junction including the pinned layer 160, the tunnel barrier 170, and the free layer 180 formed on the capping layer 150 formed of a polycrystalline material can be improved. That is, when the polycrystalline capping layer 150 is formed, an amorphous magnetic tunnel junction formed on the polycrystalline capping layer 150 is grown along the crystallization direction of the capping layer 150. Then, when heat treatment is performed for perpendicular magnetic anisotropy, The crystallinity can be improved as compared with the conventional method. Particularly, when W is used as the capping layer 150, it is crystallized after a high-temperature heat treatment at 400 ° C or higher, for example, 400 ° C to 500 ° C, thereby suppressing diffusion of dissimilar materials into the tunnel barrier 170, And the free layer 180 can be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction. That is, when the crystallinity of the magnetic tunnel junction is improved, the magnetization becomes larger when the magnetic field is applied, and the current flowing through the magnetic tunnel junction becomes larger in the parallel state. Therefore, application of such a magnetic tunnel junction to a memory device can improve the operating speed and reliability of the device. Meanwhile, the capping layer 150 may be formed to a thickness of 0.4 nm to 0.8 nm, for example. Here, the magnetization direction of the pinned layer 160 is fixed until the second magnetic layer 143 and the pinned layer 160 of the synthetic exchange magnetic layer 140 are ferro-coupled, but the capping layer 150 using W The magnetization direction of the pinned layer 160 is not fixed due to the increase of the thickness of the capping layer 150 and the magnetization direction of the free layer 180 is the same as that of the free layer 180, And does not operate as a memory.

고정층(160)은 캐핑층(150) 상에 형성되고, 강자성체 물질로 형성된다. 고정층(160)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(160)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(160)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다.The pinned layer 160 is formed on the capping layer 150 and is formed of a ferromagnetic material. The pinned layer 160 is fixed in one direction in a magnetic field in a predetermined range, and may be formed of a ferromagnetic material. For example, the magnetization may be fixed in the direction from the top to the bottom. The pinned layer 160 may be formed of, for example, a full-Heusler semimetal alloy, an amorphous rare earth element alloy, a multi-layered structure in which a ferromagnetic metal and a nonmagnetic metal are alternately stacked A thin film, an alloy having an L10 type crystal structure, or a cobalt-based alloy. Examples of the alloys of the full-Hoesler semi-metal series include CoFeAl and CoFeAlSi, and amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo and GdTbCo. Co / Pt, Co / Ru, Co / Os, Co / Au, Ni / Cu, CoFeAl / Pd, and CoFeAl as the multilayered thin film in which the nonmagnetic metal and the magnetic metal are alternately stacked. / Pt, CoFeB / Pd, CoFeB / Pt, and the like. Examples of alloys having an L10 type crystal structure include Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50, and the like. Examples of the cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb and CoFeB. Among these materials, the CoFeB single layer can be formed thicker than the multi-layer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio. In addition, since CoFeB is easier to etch than metals such as Pt or Pd, the CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd. In addition, CoFeB can have horizontal magnetization as well as vertical magnetization by controlling the thickness. Thus, an embodiment of the present invention forms a pinned layer 160 using a CoFeB single layer, and the CoFeB is formed into amorphous and then textured into the BCC 100 by heat treatment.

터널 배리어(170)는 고정층(160) 상에 형성되어 고정층(160)과 자유층(180)을 분리한다. 터널 배리어(170)는 고정층(160)과 자유층(180) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(170)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(170)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다.The tunnel barrier 170 is formed on the pinned layer 160 to separate the pinned layer 160 and the free layer 180. The tunnel barrier 170 enables quantum mechanical tunneling between the pinned layer 160 and the free layer 180. The tunnel barrier 170 may be formed of a material such as magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 5 ), silicon nitride (SiNx) As shown in FIG. In the embodiment of the present invention, polycrystalline magnesium oxide is used as the tunnel barrier 170. The magnesium oxide is then textured to the BCC 100 by heat treatment.

자유층(180)은 터널 배리어(170) 상에 형성된다. 이러한 자유층(180)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(180)은 고정층(160)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(180)과 고정층(160)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(180)의 자화 방향이 고정층(160)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(180)의 자화 방향이 고정층(160)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(180)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 한편, 자유층(180)은 제 1 자유층, 분리층 및 제 2 자유층의 적층 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층은 수직 자화를 각각 가질 수 있고, 제 1 자유층이 수직 자화를 갖고 제 2 자유층이 수평 자화를 가질 수 있다. 또한, 분리층은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층이 수직으로 자화되고, 분리층이 자화되지 않으며, 제 2 자유층이 수직 또는 수평으로 자화될 수 있다. 이렇게 분리층을 사이에 두고 제 1 자유층이 수직 자화를 갖고 제 2 자유층이 수평 자화를 가질 경우 제 1 및 제 2 자유층의 자기 공명을 통해 스위칭 에너지를 낮출 수 있다. 즉, 수직 자화의 제 1 자유층의 스핀 방향이 수평 방향을 지나 반대 수직 방향으로 변화될 때 수평 자화의 제 2 자유층과 자기 공명을 하여 자유층(180)의 스위칭 에너지를 낮출 수 있다. 이때, 제 1 및 제 2 자유층은 각각 CoFeB로 형성되며, 제 1 자유층이 제 2 자유층보다 얇게 형성된다. 예를 들어, 제 1 자유층이 CoFeB를 이용하여 0.8㎚∼1.2㎚의 두께로 형성하고, 제 2 자유층이 CoFeB를 이용하여 1㎚∼4㎚의 두께로 형성하며, 분리층은 bcc 구조의 물질을 0.4㎚∼2㎚의 두께로 형성할 수 있다.The free layer 180 is formed on the tunnel barrier 170. This free layer 180 can be changed in one direction and in the opposite direction in which magnetization is not fixed in one direction. That is, the free layer 180 may have the same (i.e., parallel) magnetization direction as the pinned layer 160 and vice versa (i.e., antiparallel). The magnetic tunnel junction can be utilized as a memory element by mapping information of '0' or '1' to a resistance value varying according to the magnetization arrangement of the free layer 180 and the pinned layer 160. For example, when the magnetization direction of the free layer 180 is parallel to the fixed layer 160, the resistance value of the magnetic tunnel junction becomes small, and this case can be defined as data '0'. In addition, when the magnetization direction of the free layer 180 is antiparallel to the pinned layer 160, the resistance value of the magnetic tunnel junction becomes large, and this case can be defined as data '1'. The free layer 180 may be formed of, for example, a Full-Heusler semi-metal series alloy, an amorphous rare earth element alloy, a multilayer thin film in which a magnetic metal and a nonmagnetic metal are alternately stacked, or an L10 type crystal structure Or a ferromagnetic material, e.g. On the other hand, the free layer 180 may be formed as a laminated structure of a first free layer, a separation layer, and a second free layer. Here, the first and second free layers may have magnetizations in the same direction and may have magnetizations in different directions. For example, the first and second free layers may each have vertical magnetization, the first free layer may have vertical magnetization, and the second free layer may have horizontal magnetization. Further, the separation layer can be formed of a material having a bcc structure without magnetization. That is, the first free layer is vertically magnetized, the separation layer is not magnetized, and the second free layer can be magnetized vertically or horizontally. If the first free layer has vertical magnetization and the second free layer has horizontal magnetization with the separation layer interposed therebetween, the switching energy can be lowered through magnetic resonance of the first and second free layers. That is, when the spin direction of the first free layer of the vertical magnetization changes in the opposite vertical direction beyond the horizontal direction, the switching energy of the free layer 180 can be lowered by magnetic resonance with the second free layer of the horizontal magnetization. At this time, the first and second free layers are each formed of CoFeB, and the first free layer is formed thinner than the second free layer. For example, the first free layer may be formed to a thickness of 0.8 nm to 1.2 nm using CoFeB, the second free layer may be formed to a thickness of 1 nm to 4 nm using CoFeB, The material can be formed to a thickness of 0.4 nm to 2 nm.

제 2 버퍼층(190)은 자유층(180) 상에 형성된다. 제 2 버퍼층(190)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 제 2 버퍼층(190)은 텅스텐(W)으로 형성될 수 있다. 이렇게 제 2 버퍼층(190)이 다결정 물질로 형성됨으로써 그 하부의 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, bcc 구조의 캐핑층(150) 상에 비정질의 자기 터널 접합이 형성되면 비정질의 자기 터널 접합이 캐핑층(150)의 결정 방향을 따라 성장되고, 자기 터널 접합 상에 bcc 구조의 제 2 버퍼층(190)이 형성되어 이후 열처리를 하게 되면 자기 터널 접합의 결정성이 더욱 향상될 수 있다. 한편, 제 2 버퍼층(190)은 예를 들어 1㎚∼4㎚의 두께로 형성될 수 있다.A second buffer layer 190 is formed on the free layer 180. The second buffer layer 190 is formed of a polycrystalline material, for example, a conductive material having a bcc structure. For example, the second buffer layer 190 may be formed of tungsten (W). Since the second buffer layer 190 is formed of a polycrystalline material, the crystallinity of the magnetic tunnel junction under the second buffer layer 190 can be improved. That is, when an amorphous magnetic tunnel junction is formed on the capping layer 150 having the bcc structure, an amorphous magnetic tunnel junction is grown along the crystal direction of the capping layer 150, and a second buffer layer The crystallinity of the magnetic tunnel junction can be further improved by performing heat treatment thereafter. Meanwhile, the second buffer layer 190 may be formed to a thickness of 1 nm to 4 nm, for example.

상부 전극(200)은 제 2 버퍼층(190) 상에 형성된다. 이러한 상부 전극(200)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(200)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
The upper electrode 200 is formed on the second buffer layer 190. The upper electrode 200 may be formed using a conductive material, such as a metal, a metal oxide, a metal nitride, or the like. For example, the upper electrode 200 may be a single electrode selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) Metal, or an alloy thereof.

상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층(140)을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층(140)의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다.
As described above, in the memory device according to the embodiments of the present invention, the lower electrode 110 is formed of a polycrystalline material, and a synthetic exchangeable semi-magnetic layer 140 is formed thereon, and then a magnetic tunnel junction is formed. Thus, since the fcc (111) structure of the composite exchange antiferromagnetic layer 140 is not diffused into the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction and thus the magnetization direction of the magnetic tunnel junction rapidly changes So that the operating speed of the memory can be improved.

종래 예 및 발명 예의 비교Comparison of Conventional Example and Inventive Example

도 2는 종래의 기판 상에 자기 터널 접합 및 합성 교환 반자성층이 적층된 메모리 소자(도 2(a))와 본 발명의 기판 상에 합성 교환 반자성층 및 자기 터널 접합이 적층된 메모리 소자(도 2(b))의 -4kOe∼4kOe의 수직 자화 특성을 도시한 도면이다. 도시된 바와 같이 종래의 경우 및 본 발명의 경우 거의 동일한 스퀘어니스(Squareness)와 800uemu의 마그네틱 모멘트(Magnetic moment)를 가지고 있어 두 구조에서 수직 특성이 거의 동일하다고 할 수 있다. 그러나, 도 2(a)에 도시된 바와 같이 종래의 경우 -1.5kOe∼1.5kOe의 범위에서 고정층의 수직 자기 특성이 악화되어 제대로 된 자기 터널 접합의 정보 저장 역할을 할 수가 없다. 그러나, 본 발명이 경우 합성 교환 반자성층의 fcc(111)의 확산 효과를 억제하여 도 2(b)에 도시된 바와 같이 고정층의 수직 자기 특성이 열화되지 않았다.
FIG. 2 shows a memory device (FIG. 2 (a)) in which a magnetic tunnel junction and a composite exchange ferromagnetic layer are stacked on a conventional substrate and a memory element 2 (b)) showing the vertical magnetization characteristics of -4 kOe to 4 kOe. As shown in the figures, since the conventional case and the present invention have substantially the same squareness and a magnetic moment of 800 uemu, the vertical characteristics are almost the same in both structures. However, as shown in FIG. 2 (a), in the conventional case, the perpendicular magnetic properties of the pinned layer are deteriorated in the range of -1.5 kOe to 1.5 kOe, failing to serve as information storage for a proper magnetic tunnel junction. However, according to the present invention, the diffusion effect of fcc (111) in the composite exchange ferromagnetic layer is suppressed, and the perpendicular magnetic properties of the pinned layer are not deteriorated as shown in Fig. 2 (b).

도 3은 종래의 기판 상에 자기 터널 접합 및 합성 교환 반자성층이 적층된 메모리 소자(도 3(a))와 본 발명의 기판 상에 합성 교환 반자성층 및 자기 터널 접합이 적층된 메모리 소자(도 3(b))의 -500Oe∼500Oe의 수직 자화 특성을 도시한 도면이다. 특히, 이 범위에서는 자유층, 즉 정보 저장층의 수직 자기 특성이 나타난다. 도시된 바와 같이 종래 및 본 발명의 경우 거의 동일한 스퀘어니스(Squareness)와 100uemu의 마그네틱 모멘트(Magnetic moment)를 가지고 있어 두 구조에서 수직 특성이 거의 동일하다고 할 수 있다.
FIG. 3 shows a memory device (FIG. 3 (a)) in which a magnetic tunnel junction and a synthetic exchange ferromagnetic layer are laminated on a conventional substrate and a memory element 3 (b)) of -500 Oe to 500 Oe. In particular, in this range, the perpendicular magnetic properties of the free layer, that is, the information storage layer, appear. As shown in the drawings, the conventional and the present invention have substantially the same squareness and a magnetic moment of 100 uemu, so that the vertical characteristics of the two structures are almost the same.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 기판 110 : 하부 전극
120 : 버퍼층 130 : 시드층
140 : 합성 교환 반자성층 150 : 캐핑층
160 : 고정층 170 : 터널 배리어
180 : 자유층 190 : 상부 전극100: substrate 110: lower electrode
120: buffer layer 130: seed layer
140: Synthetic exchanged semi-magnetic layer 150: capping layer
160: Fixed layer 170: Tunnel barrier
180: free layer 190: upper electrode

Claims (8)

기판 상에 하부 전극, 버퍼층, 시드층, 합성 교환 반자성층, 캐핑층, 자기 터널 접합 및 상부 전극이 적층 형성되며,
상기 합성 교환 반자성층은 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되고 상기 제 1 및 제 2 자성층의 자화 방향이 반평행하게 배열되고,
상기 자기 터널 접합은 고정층, 터널 배리어 및 자유층의 적층 구조로 형성되고 상기 고정층은 자화 방향이 고정되고 상기 자유층은 자화 방향이 변경 가능하며,
상기 캐핑층의 일면에 상기 제 2자성층이 접촉 형성되고, 상기 캐핑층의 타면에 상기 고정층이 접촉 형성된 메모리 소자.
A lower electrode, a buffer layer, a seed layer, a synthetic exchange ferromagnetic layer, a capping layer, a magnetic tunnel junction and an upper electrode are laminated on a substrate,
The synthetic exchange ferromagnetic layer is formed in a laminated structure of a first magnetic layer, a non-magnetic layer and a second magnetic layer, and the magnetization directions of the first and second magnetic layers are arranged antiparallel,
Wherein the magnetic tunnel junction is formed by a stacked structure of a fixed layer, a tunnel barrier and a free layer, the fixed layer has a fixed magnetization direction and the free layer has a changeable magnetization direction,
Wherein the capping layer is in contact with the second magnetic layer, and the fixed layer is in contact with the other surface of the capping layer.
청구항 1에 있어서, 상기 하부 전극은 다결정의 도전 물질로 형성되는 메모리 소자.
The memory element of claim 1, wherein the lower electrode is formed of a polycrystalline conductive material.
청구항 2에 있어서, 상기 하부 전극과 상기 시드층 사이에 형성되며, 탄탈륨을 포함하는 물질로 형성된 버퍼층을 더 포함하는 메모리 소자.
The memory device of claim 2, further comprising a buffer layer formed between the lower electrode and the seed layer and formed of a material containing tantalum.
청구항 1에 있어서, 상기 제 1 및 제 2 자성층은 Pt를 포함하는 물질로 형성된 메모리 소자.
The memory element according to claim 1, wherein the first and second magnetic layers are formed of a material containing Pt.
청구항 4에 있어서, 상기 제 1 자성층은 Co/Pt가 적어도 2회 이상 적층된 다층 구조로 형성되고, 제 2 자성층은 Co/Pt의 단일층으로 형성된 메모리 소자.
5. The memory element according to claim 4, wherein the first magnetic layer is formed in a multilayer structure in which Co / Pt is laminated at least twice, and the second magnetic layer is formed in a single layer of Co / Pt.
청구항 1에 있어서, 상기 캐핑층은 bcc 구조의 물질로 형성된 메모리 소자.
The memory element of claim 1, wherein the capping layer is formed of a material having a bcc structure.
청구항 1에 있어서, 상기 자유층은 수직 자화를 갖는 제 1 자유층, 자화를 갖지 않는 분리층 및 수직 자화를 갖는 제 2 자유층을 포함하며, 상기 제 1 자유층이 상기 고정층에 인접하여 형성된 메모리 소자.
The memory device of claim 1, wherein the free layer comprises a first free layer with perpendicular magnetization, a free layer with no magnetization and a second free layer with perpendicular magnetization, wherein the first free layer is a memory device.
청구항 7에 있어서, 상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 상기 제 2 자유층보다 얇게 형성된 메모리 소자.The memory element of claim 7, wherein the first and second free layers are formed of a material including CoFeB, and the first free layer is thinner than the second free layer.
KR1020150045173A 2015-03-18 2015-03-31 Memory device KR101721618B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2016/001135 WO2016148394A1 (en) 2015-03-18 2016-02-02 Memory device
CN201680016542.5A CN107454986B (en) 2015-03-18 2016-02-02 Memory device
US15/707,491 US10580964B2 (en) 2015-03-18 2017-09-18 Memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150037233 2015-03-18
KR1020150037233 2015-03-18

Publications (2)

Publication Number Publication Date
KR20160112889A KR20160112889A (en) 2016-09-28
KR101721618B1 true KR101721618B1 (en) 2017-03-30

Family

ID=57101925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150045173A KR101721618B1 (en) 2015-03-18 2015-03-31 Memory device

Country Status (2)

Country Link
KR (1) KR101721618B1 (en)
CN (1) CN107454986B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651234B2 (en) * 2018-04-03 2020-05-12 Samsung Electronics Co., Ltd. Templating layers for forming highly textured thin films of heusler compounds switchable by application of spin transfer torque
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
KR102251766B1 (en) * 2018-12-19 2021-05-14 한양대학교 산학협력단 Neuron, neuromorphic system including the same
US10937953B2 (en) * 2019-01-28 2021-03-02 Samsung Electronics Co., Ltd. Tunable tetragonal ferrimagnetic heusler compound with PMA and high TMR
CN111816762B (en) * 2019-04-11 2024-04-23 上海磁宇信息科技有限公司 Magnetic memory cell of magnetic random access memory and forming method thereof
TWI724968B (en) * 2020-09-07 2021-04-11 光洋應用材料科技股份有限公司 Non-ferromagnetic spacing composite layer, its method, synthetic antiferromagnetic laminated structure, and magnetoresistive random access memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195041B1 (en) * 2011-05-12 2012-10-31 고려대학교 산학협력단 Spin-transfer-torque magnetic random access memory using current-induced self-resonant switching

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101446338B1 (en) * 2012-07-17 2014-10-01 삼성전자주식회사 Magnetic device and method of manufacturing the same
KR20140025165A (en) * 2012-08-21 2014-03-04 삼성전자주식회사 Method of fabricating a magnetic memory device
KR20150015602A (en) * 2013-07-31 2015-02-11 한양대학교 산학협력단 Memory device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195041B1 (en) * 2011-05-12 2012-10-31 고려대학교 산학협력단 Spin-transfer-torque magnetic random access memory using current-induced self-resonant switching

Also Published As

Publication number Publication date
CN107454986B (en) 2021-01-15
CN107454986A (en) 2017-12-08
KR20160112889A (en) 2016-09-28

Similar Documents

Publication Publication Date Title
US10783945B2 (en) Memory device
US10580964B2 (en) Memory device
KR101721618B1 (en) Memory device
KR101661275B1 (en) Memory device
US11296276B2 (en) Memory device based on multi-bit perpendicular magnetic tunnel junction
KR101636492B1 (en) Memory device
KR20190087943A (en) Memory device
KR20150015602A (en) Memory device
US10586919B2 (en) Memory device
KR101549625B1 (en) Memory device
KR20200060090A (en) Memory device
KR101956975B1 (en) Memory device
CN107735874B (en) Memory device
WO2016148394A1 (en) Memory device
WO2016148392A1 (en) Memory device
KR101583783B1 (en) Memory device
KR101698532B1 (en) Memory device
KR101756883B1 (en) Memory device
KR101956976B1 (en) Memory device
KR101933268B1 (en) Memory device
KR101956977B1 (en) Memory device
WO2016148395A1 (en) Memory device
WO2016148393A1 (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4