KR101956975B1

KR101956975B1 - Memory device

Info

Publication number: KR101956975B1
Application number: KR1020160015086A
Authority: KR
Inventors: 박재근; 이승은
Original assignee: 한양대학교 산학협력단
Priority date: 2016-02-05
Filing date: 2016-02-05
Publication date: 2019-03-11
Also published as: KR20170093546A

Abstract

본 발명은 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 자기 터널 접합과 캐핑층 사이에 확산 배리어가 형성된 메모리 소자를 제시한다.The present invention discloses a memory device in which a lower electrode, a seed layer, a synthetic exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction, a capping layer, and an upper electrode are laminated on a substrate and a diffusion barrier is formed between the magnetic tunnel junction and the capping layer do.

Description

[0001]

본 발명은 메모리 소자에 관한 것으로, 특히 자기 터널 접합(Magnetic Tunnel Junction; MTJ)을 이용하는 자기 메모리 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device, and more particularly, to a magnetic memory device using a magnetic tunnel junction (MTJ).

플래쉬 메모리 소자에 비해 소비 전력이 적고 집적도가 높은 차세대 비휘발성 메모리 소자에 대한 연구가 진행되고 있다. 이러한 차세대 비휘발성 메모리 소자로는 칼코게나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화를 이용하는 상변화 메모리(Phase change RAM; PRAM), 강자성체의 자화 상태에 따른 자기 터널 접합(Magnetic Tunnel Junction; MTJ)의 저항 변화를 이용하는 자기 메모리(Magnetic RAM; MRAM), 강유전체 물질의 분극 현상을 이용하는 강유전체 메모리(Ferroelectric RAM), 가변 저항 물질의 저항 변화를 이용하는 저항 변화 메모리(Resistance change RAM; ReRAM) 등이 있다.Studies are being made on a next generation nonvolatile memory device having a lower power consumption and higher integration than a flash memory device. These next generation non-volatile memory devices include a phase change memory (PRAM) that utilizes a state change of a phase change material such as a chalcogenide alloy, a magnetic tunnel junction (PMR) according to a magnetization state of a ferromagnetic material, (MRAM) using resistance change of MTJ, ferroelectric RAM using polarization of ferroelectric material, resistance change RAM (ReRAM) using resistance change of variable resistance material, etc. .

자기 메모리로서 전자 주입에 의한 스핀 전달 토크(Spin-Transfer Torque; STT) 현상을 이용하여 자화를 반전시키고, 자화 반전 전후의 저항차를 판별하는 STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory) 소자가 있다. STT-MRAM 소자는 각각 강자성체로 형성된 고정층(pinned layer) 및 자유층(free layer)과, 이들 사이에 터널 배리어(tunnel barrier)가 형성된 자기 터널 접합을 포함한다. 자기 터널 접합은 자유층과 고정층의 자화 방향이 동일(즉 평행(parallel))하면 전류 흐름이 용이하여 저저항 상태를 갖고, 자화 방향이 다르면(즉 반평행(anti parallel)) 전류가 감소하여 고저항 상태를 나타낸다. 또한, 자기 터널 접합은 자화 방향이 기판에 수직 방향으로만 변화하여야 하기 때문에 자유층 및 고정층이 수직 자화값을 가져야 한다. 자기장의 세기 및 방향에 따라 수직 자화값이 0을 기준으로 대칭이 되고 스퀘어니스(squareness; S)의 모양이 뚜렷이 나오게 되면(S=1) 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)이 우수하다고 할 수 있다. 이러한 STT-MRAM 소자는 이론적으로 10¹⁵ 이상의 사이클링(cycling)이 가능하고, 나노초(ns) 정도의 빠른 속도로 스위칭이 가능하다. 특히, 수직 자화형 STT-MRAM 소자는 이론상 스케일링 한계(Scaling Limit)가 없고, 스케일링이 진행될수록 구동 전류의 전류 밀도를 낮출 수 있다는 장점으로 인해 DRAM 소자를 대체할 수 있는 차세대 메모리 소자로 연구가 활발하게 진행되고 있다. 한편, STT-MRAM 소자의 예가 한국등록특허 제10-1040163호에 제시되어 있다.An STT-MRAM (Spin-Transfer Torque Magnetic Random Access Memory) device for inverting magnetization by using a spin transfer torque (STT) phenomenon by electron injection as a magnetic memory and discriminating the difference in resistance before and after magnetization inversion . The STT-MRAM devices each include a pinned layer and a free layer formed of a ferromagnetic material, and a magnetic tunnel junction formed with a tunnel barrier therebetween. If the magnetization directions of the free layer and the pinned layer are the same (i.e., parallel), the magnetic tunnel junction has a low resistance state due to easy current flow, and if the magnetization directions are different (i.e., anti parallel) Resistance state. In addition, since the magnetization direction of the magnetic tunnel junction must change only in the direction perpendicular to the substrate, the free layer and the pinned layer must have perpendicular magnetization values. The vertical magnetic anisotropy (PMA) is superior when the vertical magnetization value is symmetrical with respect to zero according to the intensity and direction of the magnetic field and the shape of the squareness (S) becomes clear (S = 1) . These STT-MRAM devices can theoretically be cycled at 10 ¹⁵ or more, and can be switched at a speed as high as nanoseconds (ns). In particular, the vertical magnetization type STT-MRAM device has no scaling limit in theory, and the current density of the driving current can be lowered as the scaling progresses. Therefore, the research is being conducted as a next generation memory device that can replace the DRAM device . On the other hand, an example of an STT-MRAM device is disclosed in Korean Patent No. 10-1040163.

일반적으로, STT-MRAM 소자는 자유층 하부에 시드층이 형성되고, 고정층 상부에 분리층이 형성되며, 분리층 상부에 합성 교환 반자성층 및 상부 전극이 형성된다. 그리고, STT-MRAM 소자는 실리콘 기판 상에 실리콘 산화막이 형성된 후 그 상부에 시드층 및 자기 터널 접합이 형성된다. 또한, 실리콘 기판 상에는 트랜지스터 등의 선택 소자가 형성될 수 있고, 실리콘 산화막은 선택 소자를 덮도록 형성될 수 있다. 따라서, STT-MRAM 소자는 선택 소자가 형성된 실리콘 기판 상에 실리콘 산화막, 시드층, 자유층, 터널 배리어, 고정층, 분리층, 합성 교환 반자성층 및 상부 전극의 적층 구조를 갖는다. 여기서, 시드층 및 분리층은 탄탈륨(Ta)를 이용하여 형성하고, 합성 교환 반자성층은 자성 금속과 비자성 금속이 교대로 적층된 하부 자성층 및 상부 자성층과, 이들 사이에 비자성층이 형성된 구조를 갖는다. 즉, 기판을 중심으로 자기 터널 접합이 하측에 형성되고 합성 교환 반자성층이 상측에 형성된다.Generally, the STT-MRAM element has a seed layer formed under the free layer, a separation layer formed on the fixed layer, and a synthetic exchangeable semiconductive layer and an upper electrode formed on the separation layer. In the STT-MRAM device, a silicon oxide film is formed on a silicon substrate, and then a seed layer and a magnetic tunnel junction are formed thereon. A selection element such as a transistor may be formed on the silicon substrate, and a silicon oxide film may be formed so as to cover the selection element. Therefore, the STT-MRAM device has a stacked structure of a silicon oxide film, a seed layer, a free layer, a tunnel barrier, a fixed layer, a separation layer, a synthetic exchange ferromagnetic layer and an upper electrode on a silicon substrate on which a selection element is formed. Here, the seed layer and the isolation layer are formed using tantalum (Ta), and the synthetic exchange ferromagnetic layer includes a lower magnetic layer and an upper magnetic layer in which magnetic metal and nonmagnetic metal are alternately stacked, and a structure in which a non- . That is, a magnetic tunnel junction is formed on the lower side of the substrate, and a composite exchangeable semi-magnetic layer is formed on the upper side.

그런데, bcc(100) 방향으로 텍스처링되는 자기 터널 접합 상측에 fcc(111)의 합성 교환 반자성층이 형성되므로 합성 교환 반자성층을 형성할 때 fcc(111) 구조가 자기 터널 접합으로 확산되어 bcc(100) 결정을 악화시킬 수 있다. 즉, 합성 교환 반자성층을 형성할 때 그 물질의 일부가 자기 터널 접합으로 확산되어 자기 터널 접합의 결정성을 악화시킬 수 있다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화될 수 없어 메모리의 동작 속도가 저하되거나 동작하지 않는 문제가 발생될 수 있다.However, since the synthetic exchange ferromagnetic layer of fcc (111) is formed on the magnetic tunnel junction textured in the bcc (100) direction, the fcc (111) structure diffuses into the magnetic tunnel junction when forming the synthetic exchange ferromagnetic layer, ) Decision. That is, when forming the composite exchangeable semi-magnetic layer, a part of the material diffuses into the magnetic tunnel junction, which may deteriorate the crystallinity of the magnetic tunnel junction. Therefore, the magnetization direction of the magnetic tunnel junction can not be changed suddenly, so that the operation speed of the memory may decrease or the operation may not be performed.

이러한 문제를 해결하기 위해 기판 상에 합성 교환 반자성층을 먼저 형성한 후 그 상부에 자기 터널 접합을 형성할 수 있다. 또한, 자기 터널 접합 상에 상부 전극의 확산을 방지하기 위해 텅스텐을 이용하여 캐핑층을 형성한다. 따라서, 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있다. 그런데, 패시베이션 공정 및 금속 배선 공정 등의 공정을 거치면서 자기 터널 접합 상에 형성된 캐핑층, 즉 텅스텐이 자기 터널 접합으로 확산된다. 따라서, 자기 터널 접합의 동작에 문제가 발생되어 소자의 특성이 열화될 수 있다.To overcome this problem, a composite exchangeable semi-magnetic layer may first be formed on a substrate and then a magnetic tunnel junction may be formed thereon. Further, a capping layer is formed using tungsten to prevent diffusion of the upper electrode on the magnetic tunnel junction. Thus, the bcc (100) crystal of the magnetic tunnel junction can be preserved since the material of the synthetic exchange-semiconductive layer is not diffused into the magnetic tunnel junction. However, the capping layer formed on the magnetic tunnel junction, that is, tungsten is diffused into the magnetic tunnel junction through the processes such as the passivation process and the metal wiring process. Therefore, there arises a problem in the operation of the magnetic tunnel junction, and the characteristics of the device may deteriorate.

한국등록특허 제10-1040163호Korean Patent No. 10-1040163

본 발명은 기판 상에 합성 교환 반자성층 및 자기 터널 접합이 적층된 메모리 소자를 제공한다.The present invention provides a memory element in which a composite exchangeable semi-magnetic layer and a magnetic tunnel junction are laminated on a substrate.

본 발명은 자기 터널 접합 상에 형성된 캐핑층 물질의 확산을 방지할 수 있는 메모리 소자를 제공한다.The present invention provides a memory device capable of preventing the diffusion of capping layer material formed on a magnetic tunnel junction.

본 발명의 일 양태에 따른 메모리 소자는 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합, 캐핑층 및 상부 전극이 적층 형성되며, 상기 자기 터널 접합과 캐핑층 사이에 확산 배리어가 형성된다.A memory device according to an aspect of the present invention includes a lower electrode, a seed layer, a composite exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction, a capping layer, and an upper electrode laminated on a substrate, A diffusion barrier is formed.

상기 자기 터널 접합과 상기 확산 배리어 사이에 형성된 산화물층을 더 포함한다.And an oxide layer formed between the magnetic tunnel junction and the diffusion barrier.

상기 자기 터널 접합은 고정층, 터널 배리어 및 자유층이 적층되고, 상기 자유층은 제 1 자화층, 자화를 갖지 않는 삽입층 및 제 2 자화층을 포함한다.The magnetic tunnel junction includes a pinned layer, a tunnel barrier, and a free layer stacked, and the free layer includes a first magnetization layer, an insertion layer having no magnetization, and a second magnetization layer.

상기 자유층은 수직 자기 이방성을 가진다.The free layer has perpendicular magnetic anisotropy.

상기 캐핑층은 bcc 구조를 갖는 물질로 형성되며, W를 포함하는 물질로 형성된다.The capping layer is formed of a material having a bcc structure, and is formed of a material containing W.

상기 확산 배리어는 상기 캐핑층 물질보다 원자 사이즈가 작은 물질로 형성된다.The diffusion barrier is formed of a material having a smaller atomic size than the capping layer material.

상기 확산 배리어는 Fe, Cr, Mo, V 중 적어도 하나로 형성된다.The diffusion barrier is formed of at least one of Fe, Cr, Mo, and V.

상기 확산 배리어는 0.1㎚ 내지 0.7㎚의 두께로 형성된다.The diffusion barrier is formed to a thickness of 0.1 nm to 0.7 nm.

본 발명의 다른 양태에 따른 메모리 소자는 기판 상에 하부 전극, 시드층, 합성 교환 반자성층, 분리층, 자기 터널 접합 및 상부 전극이 적층 형성되며, 상기 자기 터널 접합은 이중 자유층을 포함하고, 상기 자기 터널 접합과 상부 전극 사이에 산화물층, 확산 배리어 및 캐핑층이 적층 형성되며, 상기 확산 배리어가 상기 캐핑층 물질의 적어도 상기 산화물층으로의 확산을 방지한다.A memory device according to another aspect of the present invention includes a lower electrode, a seed layer, a composite exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction and an upper electrode laminated on a substrate, the magnetic tunnel junction including a double free layer, An oxide layer, a diffusion barrier and a capping layer are laminated between the magnetic tunnel junction and the upper electrode, and the diffusion barrier prevents diffusion of the capping layer material to at least the oxide layer.

상기 산화물층은 MgO를 포함하고, 상기 확산 배리어는 Fe를 포함하며, 상기 캐핑층은 W를 포함한다.Wherein the oxide layer comprises MgO, the diffusion barrier comprises Fe, and the capping layer comprises W.

상기 Fe는 0.1㎚ 내지 0.7㎚의 두께로 형성된다.The Fe is formed to a thickness of 0.1 nm to 0.7 nm.

본 발명은 하부 전극을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다.In the present invention, the lower electrode is formed of a polycrystalline material, and a synthetic exchange ferromagnetic layer is formed on the lower electrode, followed by formation of a magnetic tunnel junction. Therefore, since the fcc (111) structure of the composite exchange ferromagnetic layer is not diffused into the magnetic tunnel junction, the bcc (100) crystal of the magnetic tunnel junction can be conserved and the magnetization direction of the magnetic tunnel junction can be rapidly changed The operating speed of the memory can be improved.

또한, 자기 터널 접합과 캐핑층 사이에 확산 배리어를 형성함으로써 캐핑층 물질의 자기 터널 접합으로의 확산을 방지할 수 있다. 따라서, 자기 터널 접합의 정상 동작을 확보할 수 있어 메모리 소자의 동작 신뢰성을 향상시킬 수 있다.It is also possible to prevent diffusion of the capping layer material into the magnetic tunnel junction by forming a diffusion barrier between the magnetic tunnel junction and the capping layer. Therefore, the normal operation of the magnetic tunnel junction can be ensured, and the operation reliability of the memory device can be improved.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 2는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 확산 배리어의 두께에 따른 터널 자기 저항비를 도시한 도면.
도 3 및 도 4는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 자성 특성을 도시한 도면.
도 5 및 도 6은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 TEM 사진.
도 7 및 도 8은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 이온 확산 분포를 도시한 도면.1 is a cross-sectional view of a memory device according to one embodiment of the present invention.
2 is a diagram showing tunnel magnetoresistance ratio according to the thickness of the diffusion barrier of the memory device according to the comparative example and the embodiment of the present invention.
FIGS. 3 and 4 are diagrams showing the magnetic characteristics of the memory device according to the comparative example and the embodiment of the present invention. FIG.
Figures 5 and 6 are TEM photographs of memory devices according to comparative examples and embodiments of the present invention.
7 and 8 are diagrams showing the ion diffusion distribution of the memory device according to the comparative example and the embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.1 is a cross-sectional view of a memory device according to an embodiment of the present invention, and is a cross-sectional view of an STT-MRAM device.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 제 1 버퍼층(120), 시드층(130), 합성 교환 반자성층(140), 분리층(150), 고정층(160), 터널 배리어(170), 자유층(180), 제 2 버퍼층(190), 확산 배리어(200), 캐핑층(210) 및 상부 전극(220)을 포함한다. 여기서, 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)의 적층 구조로 형성되며, 고정층(160), 터널 배리어(170) 및 자유층(180)은 자기 터널 접합을 이룬다. 즉, 기판(100) 상에 하부 전극(110)으로부터 상부 전극(220)이 순서대로 적층 형성되며, 본 발명의 일 실시 예는 기판(100) 상에 합성 교환 반자성층(140)이 먼저 형성된 후 자기 터널 접합이 형성된다.1, a memory device according to an embodiment of the present invention includes a lower electrode 110 formed on a substrate 100, a first buffer layer 120, a seed layer 130, a synthetic exchange ferromagnetic layer 140, An isolation layer 150, a pinned layer 160, a tunnel barrier 170, a free layer 180, a second buffer layer 190, a diffusion barrier 200, a capping layer 210 and an upper electrode 220 do. Here, the composite exchangeable semi-magnetic layer 140 is formed in a laminated structure of the first magnetic layer 141, the non-magnetic layer 142, and the second magnetic layer 143, and has the fixed layer 160, the tunnel barrier 170, 180 form a magnetic tunnel junction. That is, a lower electrode 110 to an upper electrode 220 are stacked in this order on a substrate 100. In an embodiment of the present invention, a composite exchangeable semi-magnetic layer 140 is first formed on a substrate 100 A magnetic tunnel junction is formed.

기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 한편, 기판(100) 상에는 절연층(미도시)이 형성될 수 있다. 즉, 절연층은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층은 비정질 구조의 실리콘 산화막(SiO₂) 등을 이용하여 형성할 수 있다.The substrate 100 may be a semiconductor substrate. For example, the substrate 100 may be a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide film substrate, or the like. In this embodiment, a silicon substrate is used. Further, on the substrate 100, a selection device including a transistor may be formed. On the other hand, an insulating layer (not shown) may be formed on the substrate 100. That is, the insulating layer may be formed to cover a predetermined structure such as a selection element, and the insulating layer may be provided with a contact hole exposing at least a part of the selection element. Such an insulating layer can be formed using an amorphous silicon oxide (SiO ₂ ) film or the like.

하부 전극(110)은 기판(100) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성될 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 즉, 하부 전극(110)은 단일층으로 형성될 수도 있고, 둘 이상의 복수의 층으로 형성될 수도 있다. 하부 전극(110)이 단일층으로 형성되는 경우 예를 들어 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다. 또한, 하부 전극(110)은 예를 들어 제 1 및 제 2 하부 전극의 이중 구조로 형성될 수 있다. 여기서, 제 1 하부 전극은 기판(100) 상에 형성될 수 있고, 제 2 하부 전극은 제 1 하부 전극 상에 형성될 수 있다. 한편, 기판(100) 상에 절연층이 형성되는 경우 제 1 하부 전극은 절연층 상에 형성될 수 있고, 절연층 내부에 형성될 수 있으며, 그에 따라 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 도전 물질로 형성될 수 있다. 즉, 제 1 및 제 2 하부 전극는 bcc 구조의 도전 물질로 형성될 수 있다. 예를 들어, 제 1 하부 전극은 텅스텐(W) 등의 금속으로 형성될 수 있고, 제 2 하부 전극은 티타늄 질화막(TiN) 등의 금속 질화물로 형성될 수 있다.A lower electrode 110 is formed on the substrate 100. The lower electrode 110 may be formed using a conductive material such as a metal, a metal nitride, or the like. In addition, the lower electrode 110 of the present invention may be formed of at least one layer. That is, the lower electrode 110 may be formed as a single layer or may be formed of two or more layers. When the lower electrode 110 is formed as a single layer, it may be formed of a metal nitride such as a titanium nitride (TiN) film. In addition, the lower electrode 110 may be formed as a double structure of, for example, first and second lower electrodes. Here, the first lower electrode may be formed on the substrate 100, and the second lower electrode may be formed on the first lower electrode. On the other hand, when an insulating layer is formed on the substrate 100, the first lower electrode may be formed on the insulating layer, and may be formed in the insulating layer, thereby being connected to the selection element formed on the substrate 100 It is possible. The lower electrode 110 may be formed of polycrystalline conductive material. That is, the first and second lower electrodes may be formed of a conductive material having a bcc structure. For example, the first lower electrode may be formed of a metal such as tungsten (W), and the second lower electrode may be formed of a metal nitride such as a titanium nitride film (TiN).

제 1 버퍼층(120)은 하부 전극(110) 상부에 형성된다. 제 1 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 제 1 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 제 1 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 제 1 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.The first buffer layer 120 is formed on the lower electrode 110. The first buffer layer 120 may be formed of a material having excellent compatibility with the lower electrode 110 to eliminate lattice constant mismatch between the lower electrode 110 and the seed layer 130. For example, when the lower electrode 110 or the second lower electrode is formed of TiN, the first buffer layer 120 may be formed using tantalum (Ta) excellent in lattice matching with TiN. Since Ta is amorphous, since the lower electrode 110 is polycrystalline, the amorphous first buffer layer 120 can be grown along the crystal direction of the polycrystalline lower electrode 110, and then the crystallinity is improved by the heat treatment . Meanwhile, the first buffer layer 120 may be formed to a thickness of 2 nm to 10 nm, for example.

시드층(130)은 제 1 버퍼층(120) 상에 형성된다. 시드층(130)은 합성 교환 반자성층(140)이 결정 성장할 수 있도록 하는 물질로 형성될 수 있다. 즉, 시드층(130)은 합성 교환 반자성층(140)의 제 1 및 제 2 자성층(141, 143)이 원하는 결정 방향으로 성장할 수 있도록 한다. 예를 들어, 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하는 금속으로 형성될 수 있다. 이러한 시드층(130)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co), 알루미늄(Al) 및 텅스텐(W)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있다. 바람직하게, 시드층(130)은 백금(Pt)으로 형성할 수 있고, 1㎚∼3㎚의 두께로 형성할 수 있다.A seed layer (130) is formed on the first buffer layer (120). The seed layer 130 may be formed of a material that allows the synthetic exchangeable semiconductive layer 140 to undergo crystal growth. That is, the seed layer 130 allows the first and second magnetic layers 141 and 143 of the synthetic exchangeable semiconductive layer 140 to grow in a desired crystal orientation. For example, it may be formed of a metal that facilitates crystal growth in a (111) direction of a face centered cubic (FCC) or a (001) direction of a hexagonal close-packed structure have. The seed layer 130 may be formed of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt ), Or an alloy thereof. Preferably, the seed layer 130 may be formed of platinum (Pt), and may be formed to a thickness of 1 nm to 3 nm.

합성 교환 반자성층(140)은 시드층(130) 상에 형성된다. 합성 교환 반자성층(140)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(140)은 제 1 자성층(141), 비자성층(142) 및 제 2 자성층(143)을 포함한다. 즉, 합성 교환 반자성층(140)은 제 1 자성층(141)과 제 2 자성층(143)이 비자성층(142)을 매개로 반강자성적으로 결합된다. 이때, 제 1 자성층(141)과 제 2 자성층(143)은 FCC(111) 방향 또는 HCP(001) 방향의 결정을 가질 수 있다. 또한, 제 1 및 제 2 자성층(141, 143)의 자화 방향은 반평행하게 배열되는데, 예를 들어 제 1 자성층(141)은 상측 방향(즉, 상부 전극(220) 방향)으로 자화되고, 제 2 자성층(143)은 하측 방향(즉, 기판(100) 방향)으로 자화될 수 있다. 이와 반대로, 제 1 자성층(141)은 하측 방향으로 자화되고, 제 2 자성층(143)은 상측 방향으로 자화될 수도 있다. 제 1 자성층(141) 및 제 2 자성층(143)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 자성층(141) 및 제 2 자성층(143)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이때, 제 1 자성층(141)이 제 2 자성층(143)보다 두껍게 형성될 수 있다. 또한, 제 1 자성층(141)은 복수의 층으로 형성되고, 제 2 자성층(143)은 단일층으로 형성될 수 있다. 즉, 제 1 자성층(141)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있고, 제 2 자성층(143)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자성층(141, 143)이 동일 물질이 동일 두께로 복수 적층될 수 있는데, 제 1 자성층(141)이 제 2 자성층(143)보다 많은 적층 수로 형성될 수 있다. 예를 들어, 제 1 자성층(141)은 Co 및 Pt가 6회 반복 적층된 [Co/Pt]6으로 형성될 수 있고, 제 2 자성층(143)은 Co 및 Pt가 3회 반복 적층된 [Co/Pt]3으로 형성될 수 있다. 이때, Co는 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있고, Pt는 Co보다 얇거나 같은 두께, 예를 들어 0.2㎚∼0.4㎚의 두께로 형성될 수 있다. 또한, 제 1 자성층(141)은 반복 적층된 Co/Pt, 즉 [Co/Pt]6 상에 Co가 더 형성될 수 있다. 즉, 제 1 자성층(141)은 Co가 Pt보다 한층 더 형성될 수 있고, 최상층의 Co는 그 하측의 Co보다 두껍게 형성될 수 있는데, 예를 들어, 0.5㎚∼0.7㎚의 두께로 형성될 수 있다. 그리고, 제 2 자성층(143)은 [Co/Pt]3 하측에 Co 및 Pt가 더 형성되고, 상측 Co가 더 형성될 수 있다. 즉, 비자성층(142) 상에 Co, Pt, [Co/Pt]3 및 Co가 적층되어 제 2 자성층(143)이 형성될 수 있다. 이때, [Co/Pt]3 하측의 Co는 [Co/Pt]3의 Co보다 같거나 두꺼운 두께, 예를 들어 0.5㎚∼0.7㎚의 두께로 형성될 수 있고, [Co/Pt]3 하측의 Pt는 [Co/Pt]3의 Pt와 동일 두께로 형성될 수 있으며, 상측의 Co는 [Co/Pt]3의 Co와 동일 두께로 형성될 수 있다. 비자성층(142)은 제 1 자성층(141)과 제 1 자성층(143)의 사이에 형성되며, 제 1 자성층(141) 및 제 2 자성층(143)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 비자성층(142)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있는데, 바람직하게는 루테늄(Ru)으로 형성될 수 있다. 한편, 제 2 자성층(143)이 단일 적층 구조, 즉 단일층으로 형성될 경우 제 1 자성층(141)의 두께도 줄일 수 있고, 그에 따라 전체적인 메모리 소자의 두께를 줄일 수 있다. 즉, 비자성층(142)를 중심으로 제 1 자성층(183)의 자화값과 제 2 자성층(143) 및 고정층(160)의 자화값의 합이 동일해야 한다. 그런데, 제 2 자성층(143)을 복수 적층 구조로 형성하는 경우 제 2 자성층(143) 및 고정층(160)의 자화값의 합과 제 1 자성층(141)의 자화값이 동일하도록 하기 위해 제 1 자성층(141)은 제 2 자성층(143)보다 반복 회수를 더 증가시켜 형성한다. 그러나, 본 발명은 제 2 자성층(143)을 단일 구조로 형성함으로써 제 1 자성층(141)의 적층 회수를 종래보다 줄일 수 있고, 그에 따라 메모리 소자의 전체적인 두께를 줄일 수 있다.A composite exchangeable semi-magnetic layer 140 is formed on the seed layer 130. The composite exchangeable semi-magnetic layer 140 serves to fix the magnetization of the pinned layer 160. The synthetic exchange semiconductive layer 140 includes a first magnetic layer 141, a nonmagnetic layer 142, and a second magnetic layer 143. That is, the first magnetic layer 141 and the second magnetic layer 143 are antiferromagnetically coupled to each other through the non-magnetic layer 142 in the synthetic exchange magnetic layer 140. At this time, the first magnetic layer 141 and the second magnetic layer 143 may have crystals in the FCC 111 direction or the HCP (001) direction. The magnetization directions of the first and second magnetic layers 141 and 143 are arranged antiparallel to each other. For example, the first magnetic layer 141 is magnetized upward (i.e., in the direction of the upper electrode 220) 2 The magnetic layer 143 can be magnetized in the downward direction (i.e., in the direction of the substrate 100). Conversely, the first magnetic layer 141 may be magnetized in the downward direction and the second magnetic layer 143 may be magnetized in the upward direction. The first magnetic layer 141 and the second magnetic layer 143 may be formed by alternately stacking a magnetic metal and a non-magnetic metal. As the magnetic metal, a single metal selected from the group consisting of iron (Fe), cobalt (Co) and nickel (Ni), or an alloy thereof may be used. As the nonmagnetic metal, chromium (Cr), platinum A single metal selected from the group consisting of palladium (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) Can be used. For example, the first magnetic layer 141 and the second magnetic layer 143 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n . At this time, the first magnetic layer 141 may be formed thicker than the second magnetic layer 143. In addition, the first magnetic layer 141 may be formed of a plurality of layers, and the second magnetic layer 143 may be formed of a single layer. That is, the first magnetic layer 141 may have a structure in which a magnetic metal and a non-magnetic metal are repeatedly laminated a plurality of times, and the second magnetic layer 143 may have a structure in which a magnetic metal and a non- As shown in FIG. For example, the first and second magnetic layers 141 and 143 may be formed by stacking a plurality of the same materials having the same thickness, but the first magnetic layer 141 may be formed in a larger number of layers than the second magnetic layer 143. For example, the first magnetic layer 141 may be formed of [Co / Pt] 6 in which Co and Pt are repeatedly laminated six times, and the second magnetic layer 143 may be formed of Co / Pt] < 3 > At this time, Co may be formed to a thickness of 0.3 nm to 0.5 nm, for example, and Pt may be formed to be thinner or equal to Co, for example, a thickness of 0.2 nm to 0.4 nm. In addition, the first magnetic layer 141 may be further formed with Co on the repetitively stacked Co / Pt, that is, [Co / Pt] 6 phase. In other words, the first magnetic layer 141 can be formed with Co more than Pt, and the Co of the uppermost layer can be formed thicker than the Co below the Co. For example, the first magnetic layer 141 can be formed with a thickness of 0.5 nm to 0.7 nm have. Co and Pt are further formed on the lower side of [Co / Pt] 3 in the second magnetic layer 143, and the upper side Co can be further formed. That is, Co, Pt, [Co / Pt] 3 and Co may be stacked on the non-magnetic layer 142 to form the second magnetic layer 143. At this time, the Co on the lower side of [Co / Pt] 3 may be formed to have a thickness equal to or thicker than that of [Co / Pt] 3, for example, 0.5 nm to 0.7 nm, Pt may be formed to have the same thickness as Pt of [Co / Pt] 3, and Co on the upper side may be formed to have the same thickness as Co of [Co / Pt] 3. The nonmagnetic layer 142 is formed between the first magnetic layer 141 and the first magnetic layer 143 and is made of a nonmagnetic material that allows the first magnetic layer 141 and the second magnetic layer 143 to perform a non- . For example, the nonmagnetic layer 142 may be formed of a single material selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re), and chromium (Cr) Preferably, it may be formed of ruthenium (Ru). On the other hand, when the second magnetic layer 143 is formed as a single layered structure, that is, a single layer, the thickness of the first magnetic layer 141 can be reduced, thereby reducing the thickness of the entire memory device. That is, the sum of the magnetization value of the first magnetic layer 183 and the magnetization value of the second magnetic layer 143 and the fixed layer 160 should be the same with respect to the non-magnetic layer 142. In order to make the sum of the magnetization values of the second magnetic layer 143 and the pinned layer 160 equal to the magnetization value of the first magnetic layer 141 when the second magnetic layer 143 is formed in a plurality of laminated structures, (141) is formed by further increasing the number of repetitions than the second magnetic layer (143). However, according to the present invention, the number of times of stacking of the first magnetic layer 141 can be reduced compared to the conventional one by forming the second magnetic layer 143 in a single structure, thereby reducing the overall thickness of the memory element.

분리층(150)은 합성 교환 반자성층(140) 상부에 형성된다. 분리층(150)이 형성됨으로써 합성 교환 반자성층(140)과 고정층(160)의 자화는 서로 독립적으로 발생된다. 또한, 분리층(150)은 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있는 물질로 형성된다. 이를 위해 분리층(150)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성될 수 있는데, 텅스텐(W)으로 형성될 수 있다. 이렇게 분리층(150)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 고정층(160), 터널 배리어(170) 및 자유층(180)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 분리층(150)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 분리층(150)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 분리층(150)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(170) 안으로의 이종 물질의 확산을 억제하고 더 나아가 고정층(160) 및 자유층(180)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 분리층(150)은 예를 들어 0.2㎚∼0.5㎚의 두께로 형성될 수 있다. 여기서, 합성 교환 반자성층(140)의 제 2 자성층(143)과 고정층(160)이 페로커플링(ferro coupling)되어야 고정층(160)의 자화 방향이 고정되지만, W를 이용한 분리층(150)이 0.5㎚를 초과하는 두께로 형성되면 분리층(150)의 두께 증가로 인하여 고정층(160)의 자화 방향이 고정되지 않고 자유층(180)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.An isolation layer 150 is formed over the synthetic exchange-semiconductive layer 140. The separation layer 150 is formed so that the magnetization of the composite exchangeable semiconductive layer 140 and the pinned layer 160 are generated independently of each other. The isolation layer 150 is also formed of a material capable of improving the crystallinity of the magnetic tunnel junction including the pinned layer 160, the tunnel barrier 170 and the free layer 180. For this, the isolation layer 150 may be formed of a polycrystalline material, for example, a conductive material having a bcc structure, and may be formed of tungsten (W). The isolation layer 150 is formed of a polycrystalline material, so that the crystallinity of the magnetic tunnel junction including the pinned layer 160, the tunnel barrier 170, and the free layer 180 formed thereon can be improved. That is, when the polycrystalline separation layer 150 is formed, an amorphous magnetic tunnel junction formed on the polycrystalline separation layer 150 is grown along the crystal direction of the separation layer 150. Then, when heat treatment is performed for vertical magnetic anisotropy, The crystallinity can be improved as compared with the conventional method. Particularly, when W is used as the separation layer 150, it is crystallized after a high-temperature heat treatment at 400 ° C or higher, for example, 400 ° C to 500 ° C, thereby suppressing diffusion of dissimilar materials into the tunnel barrier 170, And the free layer 180 can be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction. That is, when the crystallinity of the magnetic tunnel junction is improved, the magnetization becomes larger when the magnetic field is applied, and the current flowing through the magnetic tunnel junction becomes larger in the parallel state. Therefore, application of such a magnetic tunnel junction to a memory device can improve the operating speed and reliability of the device. Meanwhile, the separation layer 150 may be formed to a thickness of 0.2 nm to 0.5 nm, for example. Here, the magnetization direction of the pinned layer 160 is fixed until the second magnetic layer 143 and the pinned layer 160 of the synthetic exchange ferromagnetic layer 140 are ferro-coupled, but the separation layer 150 using W The magnetization direction of the pinned layer 160 is not fixed due to the increase in the thickness of the isolation layer 150 and the same magnetization direction as that of the free layer 180 is required, The magnetization direction does not occur and the memory does not operate.

고정층(160)은 분리층(150) 상에 형성되고, 강자성체 물질로 형성된다. 고정층(160)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(160)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(160)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다. 한편, 고정층(160)은 예를 들어 0.5㎚∼1.5㎚의 두께로 형성될 수 있다.The pinned layer 160 is formed on the isolation layer 150 and is formed of a ferromagnetic material. The pinned layer 160 is fixed in one direction in a magnetic field in a predetermined range, and may be formed of a ferromagnetic material. For example, the magnetization may be fixed in the direction from the top to the bottom. The pinned layer 160 may be formed of, for example, a full-Heusler semimetal alloy, an amorphous rare earth element alloy, a multi-layered structure in which a ferromagnetic metal and a nonmagnetic metal are alternately stacked A thin film, an alloy having an L10 type crystal structure, or a cobalt-based alloy. Examples of the alloys of the full-Hoesler semi-metal series include CoFeAl and CoFeAlSi, and amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo and GdTbCo. Co / Pt, Co / Ru, Co / Os, Co / Au, Ni / Cu, CoFeAl / Pd, and CoFeAl as the multilayered thin film in which the nonmagnetic metal and the magnetic metal are alternately stacked. / Pt, CoFeB / Pd, CoFeB / Pt, and the like. Examples of alloys having an L10 type crystal structure include Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50, and the like. Examples of the cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb and CoFeB. Among these materials, the CoFeB single layer can be formed thicker than the multi-layer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio. In addition, since CoFeB is easier to etch than metals such as Pt or Pd, the CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd. In addition, CoFeB can have horizontal magnetization as well as vertical magnetization by controlling the thickness. Thus, an embodiment of the present invention forms a pinned layer 160 using a CoFeB single layer, and the CoFeB is formed into amorphous and then textured into the BCC 100 by heat treatment. On the other hand, the pinned layer 160 may be formed to have a thickness of 0.5 nm to 1.5 nm, for example.

터널 배리어(170)는 고정층(160) 상에 형성되어 고정층(160)과 자유층(180)을 분리한다. 터널 배리어(170)는 고정층(160)과 자유층(180) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(170)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al₂O₃), 실리콘 산화물(SiO₂), 탄탈륨산화물(Ta₂O₅), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(170)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 BCC(100)으로 텍스처링된다. 한편, 터널 배리어(170)는 고정층(160)과 동일하거나 두껍게 형성될 수 있는데, 예를 들어 0.5㎚∼1.5㎚의 두께로 형성될 수 있다.The tunnel barrier 170 is formed on the pinned layer 160 to separate the pinned layer 160 and the free layer 180. The tunnel barrier 170 enables quantum mechanical tunneling between the pinned layer 160 and the free layer 180. The tunnel barrier 170 may be formed of a material such as magnesium oxide (MgO), aluminum oxide (Al ₂ O ₃ ), silicon oxide (SiO ₂ ), tantalum oxide (Ta ₂ O ₅ ), silicon nitride (SiNx) As shown in FIG. In the embodiment of the present invention, polycrystalline magnesium oxide is used as the tunnel barrier 170. The magnesium oxide is then textured to the BCC 100 by heat treatment. On the other hand, the tunnel barrier 170 may be formed to be equal to or thicker than the fixed layer 160, and may be formed to a thickness of 0.5 nm to 1.5 nm, for example.

자유층(180)은 터널 배리어(170) 상에 형성된다. 이러한 자유층(180)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(180)은 고정층(160)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(180)과 고정층(160)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(180)의 자화 방향이 고정층(160)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(180)의 자화 방향이 고정층(160)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(180)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 한편, 자유층(180)은 제 1 자유층(181), 삽입층(182) 및 제 2 자유층(183)의 적층 구조로 형성될 수 있다. 즉, 자유층(180)은 삽입층(182)에 의해 상하 분리된 제 1 및 제 2 자유층(181, 183)의 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층(181, 183)은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층(181, 183)은 수직 자화를 각각 가질 수 있고, 제 1 자유층(181)이 수직 자화를 갖고 제 2 자유층(183)이 수평 자화를 가질 수 있다. 또한, 삽입층(182)은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층(181)이 수직으로 자화되고, 삽입층(182)이 자화되지 않으며, 제 2 자유층(183)이 수직 또는 수평으로 자화될 수 있다. 이때, 제 1 및 제 2 자유층(181, 183)은 각각 CoFeB로 형성되며, 제 1 자유층(181)이 제 2 자유층(183)보다 얇거나 같은 두께로 형성될 수 있다. 또한, 삽압층(182)은 제 1 및 제 2 자유층(183)보다 얇은 두께로 형성될 수 있다. 예를 들어, 제 1 및 제 2 자유층(181, 183)은 CoFeB를 이용하여 0.5㎚∼1.5㎚의 두께로 형성하고, 삽입층(182)은 bcc 구조의 물질, 예를 들어 W을 0.2㎚∼0.5㎚의 두께로 형성할 수 있다. 여기서, 제 1 및 제 2 자유층(181, 182)은 고정층(160)과 동일하거나 얇은 두께로 형성될 수 있고, 자유층(180) 전체 두께는 고정층(160)의 두께보다 두꺼울 수 있다. 한편, 제 1 자유층(181)은 수직 자화를 더 증대시키기 위해 Fe를 더 포함하여 형성될 수 있다. 즉, 제 1 자유층(181)은 Fe 및 CoFeB가 적층되어 형성될 수 있다. 이때, Fe는 CoFeB보다 얇은 두께로 형성될 수 있는데, 예를 들어 0.3㎚∼0.5㎚의 두께로 형성될 수 있다.The free layer 180 is formed on the tunnel barrier 170. This free layer 180 can be changed in one direction and in the opposite direction in which magnetization is not fixed in one direction. That is, the free layer 180 may have the same (i.e., parallel) magnetization direction as the pinned layer 160 and vice versa (i.e., antiparallel). The magnetic tunnel junction can be utilized as a memory element by mapping information of '0' or '1' to a resistance value varying according to the magnetization arrangement of the free layer 180 and the pinned layer 160. For example, when the magnetization direction of the free layer 180 is parallel to the fixed layer 160, the resistance value of the magnetic tunnel junction becomes small, and this case can be defined as data '0'. In addition, when the magnetization direction of the free layer 180 is antiparallel to the pinned layer 160, the resistance value of the magnetic tunnel junction becomes large, and this case can be defined as data '1'. The free layer 180 may be formed of, for example, a Full-Heusler semi-metal series alloy, an amorphous rare earth element alloy, a multilayer thin film in which a magnetic metal and a nonmagnetic metal are alternately stacked, or an L10 type crystal structure Or a ferromagnetic material, e.g. On the other hand, the free layer 180 may be formed as a laminated structure of the first free layer 181, the insertion layer 182, and the second free layer 183. That is, the free layer 180 may be formed by the structure of the first and second free layers 181 and 183, which are vertically separated by the insertion layer 182. Here, the first and second free layers 181 and 183 may have magnetizations in the same direction and may have magnetizations in different directions. For example, the first and second free layers 181 and 183 may each have perpendicular magnetization, and the first free layer 181 may have vertical magnetization and the second free layer 183 may have horizontal magnetization have. Further, the insertion layer 182 can be formed of a material having a bcc structure without magnetization. That is, the first free layer 181 is vertically magnetized, the insertion layer 182 is not magnetized, and the second free layer 183 can be magnetized vertically or horizontally. The first and second free layers 181 and 183 may be formed of CoFeB and the first free layer 181 may be formed to be thinner or the same thickness as the second free layer 183. In addition, the embedding layer 182 may be formed to be thinner than the first and second free layers 183. For example, the first and second free layers 181 and 183 are formed to a thickness of 0.5 nm to 1.5 nm by using CoFeB, and the insertion layer 182 is formed of a material having a bcc structure, for example, To 0.5 nm in thickness. The first and second free layers 181 and 182 may have a thickness equal to or thinner than that of the pinned layer 160 and the entire thickness of the free layer 180 may be thicker than the thickness of the pinned layer 160. On the other hand, the first free layer 181 may further include Fe to further increase the perpendicular magnetization. That is, the first free layer 181 may be formed by stacking Fe and CoFeB. At this time, Fe may be formed to have a thickness smaller than that of CoFeB, for example, a thickness of 0.3 nm to 0.5 nm.

제 2 버퍼층(190)은 자유층(180) 상에 형성된다. 이러한 제 2 버퍼층(190)은 마그네슘 산화물(MgO), 알루미늄 산화물(Al₂O₃), 실리콘 산화물(SiO₂), 탄탈륨산화물(Ta₂O₅) 등으로 형성될 수 있다. 즉, 제 2 버퍼층(190)은 산화물로 형성될 수 있다. 본 발명의 실시 예에서는 제 2 버퍼층(190)로 다결정의 마그네슘 산화물을 이용한다. 이러한 제 2 버퍼층(190)은 자유층(180)이 수직 자기 특성을 갖도록 하기 위해 형성된다. 즉, 제 2 버퍼층(190)의 산소가 자유층(180)으로 확산하여 자유층(180) 내의 물질과 결합함으로써 자유층(180)이 수직 자기 특성을 갖도록 한다. 한편, 제 2 버퍼층(190)은 예를 들어, 0.8㎚∼1.2㎚의 두께로 형성할 수 있다.A second buffer layer 190 is formed on the free layer 180. The second buffer layer 190 may be formed of magnesium oxide (MgO), aluminum oxide (Al ₂ O ₃ ), silicon oxide (SiO ₂ ), tantalum oxide (Ta ₂ O ₅ ), or the like. That is, the second buffer layer 190 may be formed of an oxide. In the embodiment of the present invention, polycrystalline magnesium oxide is used for the second buffer layer 190. [ This second buffer layer 190 is formed so that the free layer 180 has vertical magnetic properties. That is, the oxygen in the second buffer layer 190 diffuses into the free layer 180 and bonds with the material in the free layer 180 so that the free layer 180 has perpendicular magnetic properties. On the other hand, the second buffer layer 190 can be formed to a thickness of 0.8 nm to 1.2 nm, for example.

확산 배리어(200)는 제 2 버퍼층(190) 상에 형성된다. 이러한 확산 배리어(200)는 확산 배리어(200) 상에 형성되는 캐핑층(210) 구성 물질의 확산을 방지하기 위해 형성된다. 즉, 패시베이션 공정 및 배선 공정 등의 후속 공정을 실시할 때 캐핑층(210), 예를 들어 텅스텐이 하측의 자기 터널 접합으로 확산할 수 있다. 텅스텐이 자기 터널 접합으로 확산되면 자기 터널 접합의 수직 자기 특성에 문제를 발생시켜 소자의 특성을 열화시키게 된다. 이러한 캐핑층(210) 물질의 확산을 방지하기 위해 제 2 버퍼층(190)과 캐핑층(210) 사이에 확산 배리어(200)를 형성한다. 확산 배리어(200)는 텅스텐보다 원자 사이즈가 작은 물질로 형성될 수 있다. 예를 들어 확산 배리어(200)는 Fe, Cr, Mo, V 등의 물질로 형성될 수 있고, 바람직하게는 Fe로 형성될 수 있다. 또한, 확산 배리어(200)는 예를 들어 0.1㎚∼0.7㎚의 두께로 형성될 수 있다. 그런데, 확산 배리어(200), 예를 들어 Fe를 0.7㎚를 초과하여 두껍게 형성할 경우 Fe가 자기 특성을 갖기 때문에 수평 자기 특성을 나타낸다. 즉, Fe가 두껍게 형성되면 자기 터널 접합의 자유층(180)이 수직 자기 특성을 갖지 않고 수평 자기 특성을 가질 수 있다. 또한, 확산 배리어(200)를 얇게 형성할 경우 캐핑층(210) 물질의 확산 방지 효과가 크지 않을 수 있다. 따라서, 확산 배리어(200)는 캐핑층(210)의 확산을 방지하고 자기 터널 접합이 수평 자기 특성이 나타나지 않을 정도의 두께로 형성할 수 있는데, 예를 들어 0.1㎚∼0.7㎚로 형성할 수 있다.A diffusion barrier 200 is formed on the second buffer layer 190. This diffusion barrier 200 is formed to prevent diffusion of the capping layer 210 constituent material formed on the diffusion barrier 200. That is, the capping layer 210, for example tungsten, can diffuse into the lower magnetic tunnel junction when performing subsequent processes such as passivation and wiring processes. When tungsten is diffused into the magnetic tunnel junction, the vertical magnetic properties of the magnetic tunnel junction are deteriorated and the characteristics of the device are deteriorated. A diffusion barrier 200 is formed between the second buffer layer 190 and the capping layer 210 to prevent diffusion of the capping layer 210 material. The diffusion barrier 200 may be formed of a material having a smaller atomic size than tungsten. For example, the diffusion barrier 200 may be formed of a material such as Fe, Cr, Mo, or V, and may be formed of Fe. Further, the diffusion barrier 200 may be formed to a thickness of, for example, 0.1 nm to 0.7 nm. However, when the diffusion barrier 200, for example, Fe is formed thicker than 0.7 nm, Fe exhibits horizontal magnetic properties because it has magnetic properties. That is, when Fe is thickly formed, the free layer 180 of the magnetic tunnel junction can have a horizontal magnetic property without vertical magnetic properties. In addition, when the diffusion barrier 200 is formed thin, the diffusion preventing effect of the capping layer 210 material may not be large. Thus, the diffusion barrier 200 can be formed to a thickness such that diffusion of the capping layer 210 is prevented and magnetic tunnel junctions do not exhibit horizontal magnetic properties, for example, 0.1 nm to 0.7 nm .

캐핑층(210)은 확산 배리어(200) 상에 형성된다. 이러한 캐핑층(210)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 캐핑층(210)은 텅스텐(W)으로 형성될 수 있다. 이렇게 캐핑층(210)이 다결정 물질로 형성됨으로써 그 하부의 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, bcc 구조의 분리층(150) 상에 비정질의 자기 터널 접합이 형성되면 비정질의 자기 터널 접합이 분리층(150)의 결정 방향을 따라 성장되고, 자기 터널 접합 상에 bcc 구조의 캐핑층(210)이 형성되어 이후 열처리를 하게 되면 자기 터널 접합의 결정성이 더욱 향상될 수 있다. 또한, 캐핑층(210)은 상부 전극(220)의 확산을 방지하는 역할을 한다. 이러한 캐핑층(210)은 예를 들어 1㎚∼4㎚의 두께로 형성될 수 있다. The capping layer 210 is formed on the diffusion barrier 200. The capping layer 210 is formed of a polycrystalline material, for example, a conductive material having a bcc structure. For example, the capping layer 210 may be formed of tungsten (W). As the capping layer 210 is formed of a polycrystalline material, the crystallinity of the magnetic tunnel junction below the capping layer 210 can be improved. That is, when an amorphous magnetic tunnel junction is formed on the isolation layer 150 having the bcc structure, an amorphous magnetic tunnel junction is grown along the crystal direction of the isolation layer 150, and a bcc structure capping layer 210 are formed and then heat treatment is performed, the crystallinity of the magnetic tunnel junction can be further improved. In addition, the capping layer 210 serves to prevent diffusion of the upper electrode 220. The capping layer 210 may be formed to a thickness of 1 nm to 4 nm, for example.

상부 전극(220)은 캐핑층(210) 상에 형성된다. 이러한 상부 전극(220)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(220)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.The upper electrode 220 is formed on the capping layer 210. The upper electrode 220 may be formed of a conductive material, such as a metal, a metal oxide, a metal nitride, or the like. For example, the upper electrode 220 may be a single electrode selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) Metal, or an alloy thereof.

상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정 물질로 형성하고, 그 상부에 합성 교환 반자성층(140)을 형성한 후 자기 터널 접합을 형성한다. 따라서, 합성 교환 반자성층(140)의 fcc(111) 구조가 자기 터널 접합으로 확산되지 않으므로 자기 터널 접합의 bcc(100) 결정을 보존할 수 있고, 그에 따라 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다. 또한, 자기 터널 접합 상의 제 2 버퍼층(190)과 캐핑층(210) 사이에 확산 배리어(200)를 형성함으로써 캐핑층(210)의 확산을 방지할 수 있다. 즉, 자기 터널 접합과 캐핑층(210) 사이에 확산 배리어(200)가 형성됨으로써 후속 공정에서 캐핑층(210)의 구성 물질이 자기 터널 접합 측으로 확산되는 것을 방지할 수 있고, 그에 따라 자기 터널 접합의 정상 동작을 확보할 수 있어 메모리 소자의 동작 신뢰성을 향상시킬 수 있다.As described above, in the memory device according to the embodiments of the present invention, the lower electrode 110 is formed of a polycrystalline material, and a synthetic exchangeable semi-magnetic layer 140 is formed thereon, and then a magnetic tunnel junction is formed. Thus, since the fcc (111) structure of the composite exchange antiferromagnetic layer 140 is not diffused into the magnetic tunnel junction, it is possible to preserve the bcc (100) crystal of the magnetic tunnel junction and thus the magnetization direction of the magnetic tunnel junction rapidly changes So that the operating speed of the memory can be improved. In addition, the diffusion barrier 200 can be formed between the second buffer layer 190 and the capping layer 210 on the magnetic tunnel junction to prevent diffusion of the capping layer 210. That is, since the diffusion barrier 200 is formed between the magnetic tunnel junction and the capping layer 210, it is possible to prevent the constituent material of the capping layer 210 from diffusing to the magnetic tunnel junction side in a subsequent process, The normal operation of the memory element can be ensured, and the operation reliability of the memory element can be improved.

도 2는 확산 배리어의 두께에 따른 자기 저항(Tunnel Magnetic Resistance; TMR)비를 도시한 도면이다. 즉, 도 2는 확산 배리어를 형성하지 않은 비교 예의 메모리 소자와, 확산 배리어를 0.2㎚∼0.7㎚의 두께로 형성한 본 발명의 실시 예에 따른 메모리 소자의 자기 저항비를 측정한 그래프이다. 이때, 종래 예 및 본 발명의 실시 예는 구조 및 두께를 동일하게 형성하고 본 발명의 실시 예는 종래 예에 비해 확산 배리어를 더 형성하였다. 도 2에 도시된 바와 같이 확산 배리어를 형성하고 확산 배리어의 두께가 0.3㎚까지는 자기 저항비가 상승하다가 0.3㎚를 초과하여 0.7㎚까지는 감소하였다. 자기 저항비는 확산 배리어가 0.3㎚일 때 153%으로 최대인 것을 확인할 수 있다. 그러나, 확산 배리어의 두께가 0.2㎚ 이상 0.3㎚ 미만인 경우나 0.3㎚ 초과 0.7㎚ 이하인 경우에도 자기 저항비가 확산 배리어를 형성하지 않은 비교 예에 비해 증가하게 된다. 한편, 터널 자기 저항비는 CiPT(current in plane tunneling method) 방식의 장비를 통해 측정되었다. CiPT 측정 방식은 얇은 상부 전극 위에 두개의 프로브를 접합시켜 수 ㎛씩 간격을 차별화하여 측정하게 되며, 이때 수 ㎛ 간격씩 측정된 얇은 상부 전극과 두꺼운 하부 전극 사이의 저항들을 피팅하여 장비 자체에서 터널 자기 저항비를 산출하게 된다.2 is a view showing a tunneling magnetic resistance (TMR) ratio according to a thickness of a diffusion barrier. That is, FIG. 2 is a graph showing a magnetoresistance ratio of a memory device according to an embodiment of the present invention formed with a diffusion barrier of 0.2 nm to 0.7 nm, and a memory device of a comparative example in which no diffusion barrier is formed. At this time, the conventional example and the embodiment of the present invention have the same structure and thickness, and the embodiment of the present invention further formed a diffusion barrier as compared with the conventional example. As shown in Fig. 2, when a diffusion barrier was formed and the thickness of the diffusion barrier increased to 0.3 nm, the magnetoresistance ratio increased, but decreased to 0.3 nm and decreased to 0.7 nm. It can be seen that the MR ratio is maximized to 153% when the diffusion barrier is 0.3 nm. However, even when the thickness of the diffusion barrier is 0.2 nm or more and less than 0.3 nm or 0.3 nm or more and 0.7 nm or less, the magnetoresistance ratio is increased as compared with the comparative example in which no diffusion barrier is formed. On the other hand, the tunnel magnetoresistance ratio was measured by a current in plane tunneling method (CiPT) method. In the CiPT measurement method, two probes are bonded on a thin upper electrode to measure the distance by several micrometers. By fitting the resistances between the thin upper electrode and the thick lower electrode measured at intervals of several micrometers, The resistance ratio is calculated.

도 3 및 도 4는 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 자성 특성을 도시한 도면이다. 즉, 도 3(a) 및 도 4(a)는 확산 배리어를 형성하지 않은 비교 예의 자기 터널 접합 및 자유층의 자성 특성을 도시한 도면이고, 도 3(b) 및 도 4(b)는 확산 배리어를 형성한 본 발명의 일 실시 예에 따른 자기 터널 접합 및 자유층의 자성 특성을 도시한 도면이다. 여기서, 도 3(a) 및 도 4(a) 내의 화살표는 하측으로부터 상측으로 합성 교환 반자성층의 제 1 자성층 및 제 2 자성층, 고정층 및 자유층의 자기 방향을 나타내며, 도 3(b) 및 도 4(b)은 수직 자기 이방성과 수평 자기 이방성을 나타낸다. 도 4(a)에 도시된 바와 같이 본 발명의 실시 예는 도 3(a)에 도시된 비교 예와 마찬가지로 자유층이 보자력과 스퀘어니스를 잘 유지함을 알 수 있다. 또한, 도 3(b)에 도시된 바와 같이 비교 예의 자유층은 수직 자화도가 165μemu이며 수평 자화도는 73μemu로서 수직 및 수평 자기 이방성이 모두 나타난다. 그러나, 도 4(b)에 도시된 바와 같이 본 발명의 실시 예의 자유층은 수직 자화도가 217μemu이며 수평 자화도는 수평 자기 이방성이 없이 자화도만 29μemu를 가지고 있다. 따라서, Fe를 이용하여 확산 배리어를 형성하면 수직 자기 이방성이 향상되며 수직 자기 이방성의 방해가 되는 수평 자기 이방성이 사라진 것을 확인할 수 있다.FIGS. 3 and 4 are views showing magnetic characteristics of the memory device according to the comparative example and the embodiment of the present invention. 3 (a) and 4 (a) show magnetic characteristics of a magnetic tunnel junction and a free layer of a comparative example in which no diffusion barrier is formed, and FIGS. 3 (b) and 4 FIG. 4 is a diagram illustrating magnetic characteristics of a magnetic tunnel junction and a free layer according to an embodiment of the present invention in which a barrier is formed. FIG. Arrows in FIG. 3A and FIG. 4A indicate the magnetic directions of the first magnetic layer, the second magnetic layer, the pinned layer and the free layer of the synthetic exchange ferromagnetic layer from the lower side to the upper side, and FIG. 3B and FIG. 4 (b) shows vertical magnetic anisotropy and horizontal magnetic anisotropy. As shown in FIG. 4 (a), the embodiment of the present invention shows that the free layer maintains coercivity and squareness well as in the comparative example shown in FIG. 3 (a). In addition, as shown in Fig. 3 (b), the free layer of the comparative example exhibits both vertical and horizontal magnetic anisotropy with a vertical magnetization of 165 mu em and a horizontal magnetization of 73 mu emu. However, as shown in FIG. 4 (b), the free layer of the embodiment of the present invention has a vertical magnetization of 217 占 u mu and a horizontal magnetization degree of 29 占 u mu without magnetization anisotropy. Therefore, it can be seen that when a diffusion barrier is formed using Fe, the perpendicular magnetic anisotropy is improved and the horizontal magnetic anisotropy, which is a disturbance of perpendicular magnetic anisotropy, disappears.

도 5 및 도 6은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 TEM 사진이다. 즉, 도 5는 확산 배리어를 형성하지 않은 비교 예에 따른 메모리 소자의 TEM 사진이고, 도 6은 0.3㎚의 확산 배리어를 형성한 본 발명의 실시 예에 따른 메모리 소자의 TEM 사진이다. 도 5의 비교 예에 따른 메모리 소자는 하측으로부터 상측으로 합성 교환 반자성층(SyAF), W 분리층, CoFeB 고정층, MgO 터널 배리어, CoFeB 제 1 자유층, W 삽입층, CoFeB 제 2 자유층, MgO 버퍼층 및 W 캐핑층이 적층 형성되고, 도 6의 본 발명의 실시 예에 따른 메모리 소자는 도 5의 메모리 소자에 MgO 버퍼층과 W 캐핑층 사이에 Fe 확산 배리어가 더 형성된다. 도 5에 도시된 바와 같이 Fe 확산 배리어를 형성하지 않은 비교 예의 경우 MgO 버퍼층이 비정질화되어 있는 것을 확인할 수 있다. 그러나, 도 6에 도시된 바와 같이 0.3㎚의 Fe가 확산 배리어로 형성된 경우 MgO 버퍼층이 고르게 결정화된 것을 확인할 수 있다.5 and 6 are TEM photographs of memory devices according to comparative examples and embodiments of the present invention. That is, FIG. 5 is a TEM photograph of a memory device according to a comparative example in which no diffusion barrier is formed, and FIG. 6 is a TEM photograph of a memory device according to an embodiment of the present invention in which a diffusion barrier of 0.3 nm is formed. A memory element according to a comparative example of FIG. 5 includes a synthetic exchange semiconductive layer (SyAF), a W isolation layer, a CoFeB pinned layer, a MgO tunnel barrier, a CoFeB first free layer, a W insertion layer, a CoFeB second free layer, A buffer layer and a W capping layer are laminated, and a memory element according to the embodiment of the present invention in Fig. 6 further includes an Fe diffusion barrier between the MgO buffer layer and the W capping layer in the memory element of Fig. As shown in Fig. 5, it can be confirmed that the MgO buffer layer is amorphized in the comparative example in which the Fe diffusion barrier is not formed. However, as shown in FIG. 6, when Fe of 0.3 nm is formed as a diffusion barrier, it can be confirmed that the MgO buffer layer is uniformly crystallized.

도 7 및 도 8은 비교 예 및 본 발명의 실시 예에 따른 메모리 소자의 이온 확산 분포를 각각 도시한 SIMS(Secondary ion mass spectroscopy) 결과이다. 도 7에 도시된 바와 같이 확산 배리어를 형성하지 않은 경우 캐핑층의 W 원자가 자기 터널 접합까지 확산된 것을 확인할 수 있고, 도 8에 도시된 바와 같이 Fe 확산 배리어를 형성한 경우 캐핑층의 W가 자기 터널 접합으로 확산되는 것을 확산 배리어가 방지하는 것을 확인할 수 있다. 따라서, 본 발명의 메모리 소자는 비교 예의 메모리 소자에 비해 캐핑층 형성 물질의 확산을 방지할 수 있고, 그에 따라 터널 자기 저항비를 향상시킬 수 있다.7 and 8 are secondary ion mass spectroscopy (SIMS) results showing the ion diffusion distribution of the memory device according to the comparative example and the embodiment of the present invention, respectively. As shown in FIG. 7, when the diffusion barrier is not formed, it can be seen that the W atom of the capping layer is diffused to the magnetic tunnel junction. When the Fe diffusion barrier is formed as shown in FIG. 8, It can be seen that the diffusion barrier prevents diffusion to the tunnel junction. Therefore, the memory device of the present invention can prevent the diffusion of the capping layer forming material as compared with the memory device of the comparative example, and thereby can improve the tunnel magnetoresistance ratio.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 기판 110 : 하부 전극
120 : 제 1 버퍼층 130 : 시드층
140 : 합성 교환 반자성층 150 : 분리층
160 : 고정층 170 : 터널 배리어
180 : 자유층 190 : 제 2 버퍼층
200 : 확산 배리어 210 : 캐핑층
220 : 상부 전극100: substrate 110: lower electrode
120: first buffer layer 130: seed layer
140: Synthetic exchanged semi-magnetic layer 150: Separation layer
160: Fixed layer 170: Tunnel barrier
180: free layer 190: second buffer layer
200: diffusion barrier 210: capping layer
220: upper electrode

Claims

A lower electrode, a seed layer, a synthetic exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction, a capping layer and an upper electrode are laminated on a substrate,
A diffusion barrier is formed between the magnetic tunnel junction and the capping layer,
Wherein the diffusion barrier prevents diffusion of the capping layer material from the capping layer to the magnetic tunnel junction.

The memory element of claim 1, further comprising an oxide layer formed between the magnetic tunnel junction and the diffusion barrier.

The magnetic tunnel junction according to claim 1 or 2, wherein the magnetic tunnel junction is formed by stacking a fixed layer, a tunnel barrier and a free layer,
Wherein the free layer includes a first magnetization layer, an insertion layer having no magnetization, and a second magnetization layer.

4. The memory element of claim 3, wherein the free layer has vertical magnetic anisotropy.

4. The memory element of claim 3, wherein the capping layer is formed of a material having a bcc structure.

6. The memory element of claim 5, wherein the capping layer is formed of a material comprising W.

7. The memory element of claim 6, wherein the diffusion barrier is formed of a material having a smaller atomic size than the capping layer material.

The memory element according to claim 7, wherein the diffusion barrier is formed of at least one of Fe, Cr, Mo, and V.

The memory element according to claim 8, wherein the diffusion barrier is formed with a thickness of 0.1 nm to 0.7 nm.

A lower electrode, a seed layer, a composite exchange ferromagnetic layer, a separation layer, a magnetic tunnel junction and an upper electrode are laminated on a substrate,
Wherein the magnetic tunnel junction comprises a double free layer,
An oxide layer, a diffusion barrier, and a capping layer are formed between the magnetic tunnel junction and the upper electrode,
Wherein the diffusion barrier prevents diffusion of the capping layer material into the oxide layer.

11. The memory element of claim 10, wherein the oxide layer comprises MgO, the diffusion barrier comprises Fe, and the capping layer comprises W.

12. The memory element according to claim 11, wherein the Fe is formed to a thickness of 0.1 nm to 0.7 nm.