KR101698532B1 - Memory device - Google Patents

Memory device Download PDF

Info

Publication number
KR101698532B1
KR101698532B1 KR1020150045174A KR20150045174A KR101698532B1 KR 101698532 B1 KR101698532 B1 KR 101698532B1 KR 1020150045174 A KR1020150045174 A KR 1020150045174A KR 20150045174 A KR20150045174 A KR 20150045174A KR 101698532 B1 KR101698532 B1 KR 101698532B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetization
free
tunnel junction
Prior art date
Application number
KR1020150045174A
Other languages
Korean (ko)
Other versions
KR20160112890A (en
Inventor
박재근
이두영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to PCT/KR2016/001137 priority Critical patent/WO2016148395A1/en
Priority to CN201680016463.4A priority patent/CN107710433B/en
Publication of KR20160112890A publication Critical patent/KR20160112890A/en
Application granted granted Critical
Publication of KR101698532B1 publication Critical patent/KR101698532B1/en
Priority to US15/707,491 priority patent/US10580964B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 기판 상에 하부 전극, 버퍼층, 시드층, 자기 터널 접합, 캐핑층, 합성 교환 반자성층 및 상부 전극이 적층 형성되고, 상기 캐핑층은 적어도 두개의 층으로 형성된 메모리 소자가 제시된다.The present invention discloses a memory device in which a lower electrode, a buffer layer, a seed layer, a magnetic tunnel junction, a capping layer, a synthetic exchange ferromagnetic layer and an upper electrode are laminated on a substrate, and the capping layer is formed of at least two layers.

Description

메모리 소자{Memory device}[0001]

본 발명은 메모리 소자에 관한 것으로, 특히 자기 터널 접합(Magnetic Tunnel Junction; MTJ)을 이용하는 자기 메모리 소자에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device, and more particularly, to a magnetic memory device using a magnetic tunnel junction (MTJ).

플래쉬 메모리 소자에 비해 소비 전력이 적고 집적도가 높은 차세대 비휘발성 메모리 소자에 대한 연구가 진행되고 있다. 이러한 차세대 비휘발성 메모리 소자로는 칼코게나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화를 이용하는 상변화 메모리(Phase change RAM; PRAM), 강자성체의 자화 상태에 따른 자기 터널 접합(Magnetic Tunnel Junction; MTJ)의 저항 변화를 이용하는 자기 메모리(Magnetic RAM; MRAM), 강유전체 물질의 분극 현상을 이용하는 강유전체 메모리(Ferroelectric RAM), 가변 저항 물질의 저항 변화를 이용하는 저항 변화 메모리(Resistance change RAM; ReRAM) 등이 있다.Studies are being made on a next generation nonvolatile memory device having a lower power consumption and higher integration than a flash memory device. These next generation non-volatile memory devices include a phase change memory (PRAM) that utilizes a state change of a phase change material such as a chalcogenide alloy, a magnetic tunnel junction (PMR) according to a magnetization state of a ferromagnetic material, (MRAM) using resistance change of MTJ, ferroelectric RAM using polarization of ferroelectric material, resistance change RAM (ReRAM) using resistance change of variable resistance material, etc. .

자기 메모리로서 전자 주입에 의한 스핀 전달 토크(Spin-Transfer Torque; STT) 현상을 이용하여 자화를 반전시키고, 자화 반전 전후의 저항차를 판별하는 STT-MRAM(Spin-Transfer Torque Magnetic Random Access Memory) 소자가 있다. STT-MRAM 소자는 각각 강자성체로 형성된 고정층(pinned layer) 및 자유층(free layer)과, 이들 사이에 터널 배리어(tunnel barrier)가 형성된 자기 터널 접합을 포함한다. 자기 터널 접합은 자유층과 고정층의 자화 방향이 동일(즉 평행(parallel))하면 전류 흐름이 용이하여 저저항 상태를 갖고, 자화 방향이 다르면(즉 반평행(anti parallel)) 전류가 감소하여 고저항 상태를 나타낸다. 또한, 자기 터널 접합은 자화 방향이 기판에 수직 방향으로만 변화하여야 하기 때문에 자유층 및 고정층이 수직 자화값을 가져야 한다. 자기장의 세기 및 방향에 따라 수직 자화값이 0을 기준으로 대칭이 되고 스퀘어니스(squareness; S)의 모양이 뚜렷이 나오게 되면(S=1) 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)이 우수하다고 할 수 있다. 이러한 STT-MRAM 소자는 이론적으로 1015 이상의 사이클링(cycling)이 가능하고, 나노초(ns) 정도의 빠른 속도로 스위칭이 가능하다. 특히, 수직 자화형 STT-MRAM 소자는 이론상 스케일링 한계(Scaling Limit)가 없고, 스케일링이 진행될수록 구동 전류의 전류 밀도를 낮출 수 있다는 장점으로 인해 DRAM 소자를 대체할 수 있는 차세대 메모리 소자로 연구가 활발하게 진행되고 있다. 한편, STT-MRAM 소자의 예가 한국등록특허 제10-1040163호에 제시되어 있다.An STT-MRAM (Spin-Transfer Torque Magnetic Random Access Memory) device for inverting magnetization by using a spin transfer torque (STT) phenomenon by electron injection as a magnetic memory and discriminating the difference in resistance before and after magnetization inversion . The STT-MRAM devices each include a pinned layer and a free layer formed of a ferromagnetic material, and a magnetic tunnel junction formed with a tunnel barrier therebetween. If the magnetization directions of the free layer and the pinned layer are the same (i.e., parallel), the magnetic tunnel junction has a low resistance state due to easy current flow, and if the magnetization directions are different (i.e., anti parallel) Resistance state. In addition, since the magnetization direction of the magnetic tunnel junction must change only in the direction perpendicular to the substrate, the free layer and the pinned layer must have perpendicular magnetization values. The vertical magnetic anisotropy (PMA) is superior when the vertical magnetization value is symmetrical with respect to zero according to the intensity and direction of the magnetic field and the shape of the squareness (S) becomes clear (S = 1) . These STT-MRAM devices can theoretically be cycled at 10 15 or more, and can be switched at a speed as high as nanoseconds (ns). In particular, the vertical magnetization type STT-MRAM device has no scaling limit in theory, and the current density of the driving current can be lowered as the scaling progresses. Therefore, the research is being actively conducted as a next generation memory device that can replace the DRAM device . On the other hand, an example of an STT-MRAM device is disclosed in Korean Patent No. 10-1040163.

또한, STT-MRAM 소자는 자유층 하부에 시드층이 형성되고, 고정층 상부에 캐핑층이 형성되며, 캐핑층 상부에 합성 교환 반자성층 및 상부 전극이 형성된다. 그리고, STT-MRAM 소자는 실리콘 기판 상에 실리콘 산화막이 형성된 후 그 상부에 시드층 및 자기 터널 접합이 형성된다. 또한, 실리콘 기판 상에는 트랜지스터 등의 선택 소자가 형성될 수 있고, 실리콘 산화막은 선택 소자를 덮도록 형성될 수 있다. 따라서, STT-MRAM 소자는 선택 소자가 형성된 실리콘 기판 상에 실리콘 산화막, 시드층, 자유층, 터널 배리어, 고정층, 캐핑층, 합성 교환 반자성층 및 상부 전극의 적층 구조를 갖는다. 여기서, 시드층 및 캐핑층은 탄탈륨(Ta)를 이용하여 형성하고, 합성 교환 반자성층은 자성 금속과 비자성 금속이 교대로 적층된 하부 자성층 및 상부 자성층과, 이들 사이에 비자성층이 형성된 구조를 갖는다.In the STT-MRAM device, a seed layer is formed under the free layer, a capping layer is formed on the fixed layer, and a synthetic exchangeable semi-magnetic layer and an upper electrode are formed on the capping layer. In the STT-MRAM device, a silicon oxide film is formed on a silicon substrate, and then a seed layer and a magnetic tunnel junction are formed thereon. A selection element such as a transistor may be formed on the silicon substrate, and a silicon oxide film may be formed so as to cover the selection element. Therefore, the STT-MRAM device has a stacked structure of a silicon oxide film, a seed layer, a free layer, a tunnel barrier, a fixed layer, a capping layer, a synthetic exchange ferromagnetic layer and an upper electrode on a silicon substrate on which a selection element is formed. Here, the seed layer and the capping layer are formed using tantalum (Ta). The synthetic exchange ferromagnetic layer includes a lower magnetic layer and an upper magnetic layer in which magnetic metal and non-magnetic metal are alternately stacked, and a structure in which a non- .

그런데, 현재 보고되는 자기 터널 접합은 SiO2 또는 MgO 기판을 기반으로, 하부 전극이 없거나, Ta/Ru 하부 전극을 이용한 구조가 주를 이룬다. 그런데, STT-MRAM 소자를 구현하기 위해 기존 DRAM의 1T1C 구조에서 캐패시터를 자기 터널 접합으로 대체해야 하며, 이때 트랜지스터의 저항 감소와 금속의 확산 방지를 위한 재료를 이용하여 하부 전극을 형성해야 한다. 그러나, 기존의 SiO2 또는 MgO 기판을 이용하여 제조한 자기 터널 접합의 경우 실제 셀 트랜지스터와의 접목을 고려할 때 메모리 제조에 바로 적용이 불가능하다.However, the currently reported magnetic tunnel junction is based on a SiO 2 or MgO substrate, without a bottom electrode, or a structure using a Ta / Ru bottom electrode. However, in order to implement STT-MRAM devices, the capacitors must be replaced with magnetic tunnel junctions in the 1T1C structure of conventional DRAMs. At this time, the lower electrode must be formed by using the materials for reducing the resistance of the transistors and preventing diffusion of the metals. However, in the case of a magnetic tunnel junction fabricated using a conventional SiO 2 or MgO substrate, it is impossible to directly apply the present invention to a memory fabrication considering the connection with an actual cell transistor.

또한, STT-MRAM의 자기 터널 접합의 후속 공정을 위한 400℃의 열처리 공정에서 합성 교환 반자성층의 물질이 자기 터널 접합의 터널 배리어로 확산되어 자기 터널 접합의 bcc(100) 결정을 악화시킬 수 있다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화될 수 없어 메모리의 동작 속도가 저하되거나 동작하지 않는 문제가 발생될 수 있다.
In addition, in the heat treatment process of 400 캜 for the subsequent process of the magnetic tunnel junction of the STT-MRAM, the material of the synthetic exchange ferromagnetic layer diffuses into the tunnel barrier of the magnetic tunnel junction, which may exacerbate the bcc (100) determination of the magnetic tunnel junction . Therefore, the magnetization direction of the magnetic tunnel junction can not be changed suddenly, so that the operation speed of the memory may decrease or the operation may not be performed.

본 발명은 자기 터널 접합의 결정성을 향상시킬 수 있고, 그에 따라 자화 방향의 변화를 급격하게 할 수 있는 메모리 소자를 제공한다.The present invention provides a memory device capable of improving the crystallinity of a magnetic tunnel junction, thereby rapidly changing the magnetization direction.

본 발명은 합성 교환 반자성층의 물질이 자기 터널 접합으로 확산되지 않도록 함으로써 자기 터널 접합의 결정성을 향상시킬 수 있는 메모리 소자를 제공한다.
The present invention provides a memory device capable of enhancing the crystallinity of a magnetic tunnel junction by preventing the material of the synthetic exchange ferromagnetic layer from diffusing into the magnetic tunnel junction.

본 발명의 일 양태에 따른 메모리 소자는 기판 상에 하부 전극, 버퍼층, 시드층, 자기 터널 접합, 캐핑층, 합성 교환 반자성층 및 상부 전극이 적층 형성되고, 상기 캐핑층은 적어도 두개의 층으로 형성된다.A memory device according to an embodiment of the present invention includes a lower electrode, a buffer layer, a seed layer, a magnetic tunnel junction, a capping layer, a synthetic exchange semiconductive layer, and an upper electrode laminated on a substrate, and the capping layer is formed into at least two layers do.

상기 하부 전극은 다결정의 도전 물질로 형성된다.The lower electrode is formed of a polycrystalline conductive material.

상기 하부 전극과 상기 시드층 사이에 형성되며, 탄탈륨을 포함하는 물질로 형성된 버퍼층을 더 포함한다.And a buffer layer formed between the lower electrode and the seed layer and formed of a material containing tantalum.

상기 자유층은 수평 자화를 갖는 제 1 자화층, 자화를 갖지 않는 분리층 및 수직 자화를 갖는 제 2 자화층을 포함한다.The free layer includes a first magnetization layer having a horizontal magnetization, a separation layer having no magnetization and a second magnetization layer having a perpendicular magnetization.

상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 상기 제 2 자유층보다 두껍게 형성된다.The first and second free layers are formed of a material including CoFeB, and the first free layer is formed thicker than the second free layer.

상기 캐핑층은 상기 자기 터널 접합에 인접한 제 1 캐핑층이 bcc 구조의 물질로 형성되고, 상기 합성 교환 반자성층에 인접한 제 2 캐핑층이 상기 합성 교환 반자성층 물질의 하부 확산을 방지하는 물질로 형성된다.Wherein the capping layer is formed of a material wherein the first capping layer adjacent to the magnetic tunnel junction is formed of a material having a bcc structure and a second capping layer adjacent the composite switching semi- do.

상기 제 1 캐핑층은 W로 형성되고, 상기 제 2 캐핑층은 Ta로 형성된다.The first capping layer is formed of W, and the second capping layer is formed of Ta.

상기 합성 교환 반자성층은 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되고, 상기 제 1 및 제 2 자성층은 Pt를 포함하는 물질로 형성된다.The synthetic exchange ferromagnetic layer is formed in a laminated structure of a first magnetic layer, a non-magnetic layer and a second magnetic layer, and the first and second magnetic layers are formed of a material containing Pt.

상기 제 1 자성층은 Co/Pt의 단일층으로 형성되고, 제 2 자성층은 Co/Pt가 적어도 2회 이상 적층된 다층 구조로 형성된다.
The first magnetic layer is formed of a single layer of Co / Pt, and the second magnetic layer is formed of a multilayer structure of Co / Pt laminated at least twice.

본 발명의 실시 예는 다결정의 도전 물질을 이용하여 하부 전극을 이용하여 STT-MRAM의 기본 구조인 1T1M(1 트랜지스터 및 1 MTJ)로 실제 메모리 공정에 적용이 가능하다. 또한, 하부 전극 상에 다결정의 시드층을 형성함으로써 그 상부에 형성되는 비정질의 자기 터널 접합이 시드층의 결정 구조를 따라 형성되고, 이후 열처리에 의해 종래보다 더욱 향상된 결정 구조를 갖게 된다. 따라서, 자기 터널 접합의 자화 방향의 변화를 급격하게 할 수 있어 동작 속도를 빠르게 할 수 있다. The embodiment of the present invention can be applied to an actual memory process with a basic structure of STT-MRAM, 1T1M (1 transistor and 1 MTJ) using a lower electrode using a polycrystalline conductive material. Further, by forming a polycrystalline seed layer on the lower electrode, an amorphous magnetic tunnel junction formed on the seed layer is formed along the crystal structure of the seed layer, and then the crystal structure is further improved by heat treatment. Therefore, the change of the magnetization direction of the magnetic tunnel junction can be abruptly made, and the operation speed can be increased.

그리고, 자기 터널 접합과 합성 교환 반자성층 사이의 캐핑층을 적어도 이중 구조로 형성함으로써 합성 교환 반자성층의 확산을 방지함과 동시에 고정층의 bcc를 유지할 수 있어 후속 열처리 공정 후에도 특성이 열화되지 않는다. 따라서, 자기 터널 접합의 자화 방향이 급격하게 변화시킬 수 있어 메모리의 동작 속도를 향상시킬 수 있다.
By forming the capping layer between the magnetic tunnel junction and the synthetic exchangeable semiconductive layer at least in a double structure, diffusion of the synthetic exchangeable semiconductive layer can be prevented, and the bcc of the fixed layer can be maintained, so that the characteristics are not deteriorated even after the subsequent heat treatment step. Therefore, the magnetization direction of the magnetic tunnel junction can be rapidly changed, and the operating speed of the memory can be improved.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도.
도 2는 종래 예에 따른 메모리 소자의 온도에 따른 자기 특성 그래프.
도 3은 본 발명 예에 따른 메모리 소자의 온도에 따른 자기 특성 그래프.1 is a cross-sectional view of a memory device according to one embodiment of the present invention.
FIG. 2 is a graph showing a temperature dependence of a memory device according to a conventional example.
FIG. 3 is a graph showing a temperature dependence of a memory device according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely.

도 1은 본 발명의 일 실시 예에 따른 메모리 소자의 단면도로서, STT-MRAM 소자의 단면도이다.1 is a cross-sectional view of a memory device according to an embodiment of the present invention, and is a cross-sectional view of an STT-MRAM device.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 메모리 소자는 기판(100) 상에 형성된 하부 전극(110), 버퍼층(120), 시드층(130), 자유층(140), 터널 배리어(150), 고정층(160), 캐핑층(170), 합성 교환 반자성층(180) 및 상부 전극(190)을 포함한다. 여기서, 자유층(140), 터널 배리어(150) 및 고정층(160)은 자기 터널 접합을 이룬다. 여기서, 자유층(140), 터널 배리어(150) 및 고정층(160)은 자기 터널 접합을 이루고, 캐핑층(170)은 제 1 및 제 2 캐핑층(172, 174)를 포함할 수 있다.Referring to FIG. 1, a memory device according to an embodiment of the present invention includes a lower electrode 110 formed on a substrate 100, a buffer layer 120, a seed layer 130, a free layer 140, a tunnel barrier 150, a pinned layer 160, a capping layer 170, a composite exchangeable magnetic layer 180, and an upper electrode 190. Here, the free layer 140, the tunnel barrier 150, and the pinned layer 160 form a magnetic tunnel junction. Here, the free layer 140, the tunnel barrier 150, and the pinned layer 160 form a magnetic tunnel junction, and the capping layer 170 may include first and second capping layers 172 and 174.

기판(100)은 반도체 기판을 이용할 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 실리콘 산화막 기판 등을 이용할 수 있는데, 본 실시 예에서는 실리콘 기판을 이용한다. 또한, 기판(100) 상에는 트랜지스터를 포함하는 선택 소자가 형성될 수 있다. 이러한 기판(100) 상에는 절연층(105)이 형성될 수 있다. 즉, 절연층(105)은 선택 소자 등의 소정의 구조물을 덮도록 형성될 수 있고, 절연층(105)에는 선택 소자의 적어도 일부를 노출시키는 콘택홀이 형성될 수 있다. 이러한 절연층(105)은 비정질 구조의 실리콘 산화막(SiO2) 등을 이용하여 형성할 수 있다.The substrate 100 may be a semiconductor substrate. For example, the substrate 100 may be a silicon substrate, a gallium arsenide substrate, a silicon germanium substrate, a silicon oxide film substrate, or the like. In this embodiment, a silicon substrate is used. Further, on the substrate 100, a selection device including a transistor may be formed. An insulating layer 105 may be formed on the substrate 100. That is, the insulating layer 105 may be formed to cover a predetermined structure such as a selection element, and the insulating layer 105 may be provided with a contact hole exposing at least a part of the selection element. The insulating layer 105 can be formed using an amorphous silicon oxide film (SiO 2 ) or the like.

하부 전극(110)은 절연층(105) 상에 형성된다. 이러한 하부 전극(110)은 금속, 금속 질화물 등의 도전 물질을 이용하여 형성할 수 있다. 또한, 본 발명의 하부 전극(110)은 적어도 하나의 층으로 형성될 수 있다. 여기서, 하부 전극(110)은 절연층(105) 상에 형성될 수 있고, 절연층(105) 내부에 형성될 수도 있다. 하부 전극(110)이 절연층(105) 내부 또는 상부에 형성되어 기판(100) 상에 형성된 선택 소자와 연결될 수도 있다. 이러한 하부 전극(110)은 다결정(polycrystal)의 물질로 형성될 수 있다. 즉, 하부 전극(110)은 bcc 구조의 도전 물질로 형성될 수 있는데, 예를 들어 티타늄 질화물(TiN) 등의 금속 질화물로 형성될 수 있다. 물론, 하부 전극(110)은 티타늄 질화물을 포함하는 적어도 두층으로 형성될 수 있는데, 예를 들어 텅스텐(W) 등의 금속과 티타늄 질화물 등의 금속 질화물의 적층 구조로 형성될 수 있다. 즉, 하부 전극(110)이 이중 구조로 형성되는 경우 텅스텐이 절연층(105) 상에 형성되고, 티타늄 질화물이 텅스텐 상에 형성될 수 있다.The lower electrode 110 is formed on the insulating layer 105. The lower electrode 110 may be formed using a conductive material such as a metal or a metal nitride. In addition, the lower electrode 110 of the present invention may be formed of at least one layer. Here, the lower electrode 110 may be formed on the insulating layer 105 and may be formed in the insulating layer 105. A lower electrode 110 may be formed in or on the insulating layer 105 and may be connected to a selection device formed on the substrate 100. The lower electrode 110 may be formed of a polycrystal material. That is, the lower electrode 110 may be formed of a conductive material having a bcc structure, for example, a metal nitride such as titanium nitride (TiN). Of course, the lower electrode 110 may be formed of at least two layers including titanium nitride, for example, a layered structure of a metal such as tungsten (W) and a metal nitride such as titanium nitride. That is, when the lower electrode 110 is formed as a double structure, tungsten may be formed on the insulating layer 105, and titanium nitride may be formed on the tungsten.

버퍼층(120)은 하부 전극(110) 상부에 형성된다. 버퍼층(120)은 하부 전극(110)과 시드층(130)의 격자 상수 불일치를 해소하기 위해 하부 전극(110)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들어, 하부 전극(110) 또는 제 2 하부 전극이 TiN으로 형성되는 경우 버퍼층(120)은 TiN과 격자 정합성이 우수한 탄탈륨(Ta)을 이용하여 형성할 수 있다. 여기서, Ta는 비정질이지만, 하부 전극(110)이 다결정이기 때문에 비정질의 버퍼층(120)은 다결정의 하부 전극(110)의 결정 방향을 따라 성장될 수 있고, 이후 열처리에 의해 결정성이 향상될 수 있다. 한편, 버퍼층(120)은 예를 들어 2㎚∼10㎚의 두께로 형성될 수 있다.The buffer layer 120 is formed on the lower electrode 110. The buffer layer 120 may be formed of a material having excellent compatibility with the lower electrode 110 to eliminate lattice constant mismatch between the lower electrode 110 and the seed layer 130. For example, when the lower electrode 110 or the second lower electrode is formed of TiN, the buffer layer 120 may be formed using tantalum (Ta) excellent in lattice matching with TiN. Since Ta is amorphous, since the lower electrode 110 is polycrystalline, the amorphous buffer layer 120 can be grown along the crystal direction of the polycrystalline lower electrode 110, and the crystallinity can be improved by the heat treatment have. On the other hand, the buffer layer 120 may be formed to a thickness of, for example, 2 nm to 10 nm.

시드층(130)은 버퍼층(120) 상부에 형성된다. 시드층(130)은 다결정 물질, 예를 들어 bcc 구조의 도전 물질로 형성된다. 예를 들어, 시드층(130)은 텅스텐(W)으로 형성될 수 있다. 이렇게 시드층(130)이 다결정 물질로 형성됨으로써 그 상부에 형성되는 자유층(140), 터널 배리어(150) 및 고정층(160)을 포함하는 자기 터널 접합의 결정성을 향상시킬 수 있다. 즉, 다결정의 시드층(130)이 형성되면 그 상부에 형성되는 비정질의 자기 터널 접합이 시드층(130)의 결정 방향을 따라 성장되고, 이후 수직 자기 이방성을 위해 열처리를 하게 되면 자기 터널 접합이 결정성이 종래보다 향상될 수 있다. 특히, W을 시드층(130)으로 이용하게 되면 400℃ 이상, 예를 들어 400℃∼500℃의 고온 열처리 후에 결정화됨으로써 터널 배리어(150) 안으로의 버퍼층 물질, 캐핑층 물질 또는 합성 교환 반자성층 물질의 확산을 억제하고 더 나아가 자유층(140) 및 고정층(160)을 결정화시켜 자기 터널 접합의 수직 자기 이방성을 유지할 수 있다. 즉, 종래에는 비정질의 절연층 상에 비정질의 시드층 및 비정질의 자기 터널 접합이 형성되므로 이후 열처리를 하더라도 결정성이 향상되지 않았다. 그런데, 본 발명에 의해 자기 터널 접합의 결정성이 향상되면 자기장을 인가했을 때 자화가 더 크게 발생되고, 평행 상태에서 자기 터널 접합을 통해 흐르는 전류가 더 많아진다. 따라서, 이러한 자기 터널 접합을 메모리 소자에 적용하면 소자의 동작 속도 및 신뢰성을 향상시킬 수 있다. 한편, 시드층(130)은 예를 들어 1㎚∼3㎚의 두께로 형성될 수 있다.A seed layer (130) is formed on the buffer layer (120). The seed layer 130 is formed of a polycrystalline material, for example, a conductive material having a bcc structure. For example, the seed layer 130 may be formed of tungsten (W). The crystallinity of the magnetic tunnel junction including the free layer 140, the tunnel barrier 150, and the pinned layer 160 formed on the seed layer 130 is improved by forming the seed layer 130 from a polycrystalline material. That is, when the polycrystalline seed layer 130 is formed, an amorphous magnetic tunnel junction formed on the polycrystalline seed layer 130 is grown along the crystal direction of the seed layer 130. Then, when annealing is performed for perpendicular magnetic anisotropy, The crystallinity can be improved as compared with the conventional method. Particularly, when W is used as the seed layer 130, crystallization after a high-temperature heat treatment at 400 ° C or higher, for example, 400 ° C to 500 ° C, may cause crystallization of the buffer layer material, the capping layer material or the composite exchangeable semi- The free layer 140 and the pinned layer 160 can be crystallized to maintain the perpendicular magnetic anisotropy of the magnetic tunnel junction. That is, since the amorphous seed layer and the amorphous magnetic tunnel junction are formed on the amorphous insulating layer in the past, the crystallinity is not improved even after the heat treatment. However, according to the present invention, when the crystallinity of the magnetic tunnel junction is improved, the magnetization becomes larger when the magnetic field is applied, and the current flowing through the magnetic tunnel junction becomes larger in the parallel state. Therefore, application of such a magnetic tunnel junction to a memory device can improve the operating speed and reliability of the device. On the other hand, the seed layer 130 may be formed to a thickness of 1 nm to 3 nm, for example.

자유층(140)은 시드층(130) 상에 형성되고, 강자성체 물질로 형성된다. 이러한 자유층(140)은 자화가 한 방향으로 고정되지 않고 일 방향에서 이와 대향되는 타 방향으로 변화될 수 있다. 즉, 자유층(140)은 고정층(160)과 자화 방향이 동일(즉 평행)할 수 있고, 반대(즉 반평행)일 수도 있다. 자기 터널 접합은 자유층(140)과 고정층(160)의 자화 배열에 따라 변하는 저항값에 '0' 또는 '1'의 정보를 대응시킴으로써 메모리 소자로 활용될 수 있다. 예를 들어, 자유층(140)의 자화 방향이 고정층(160)과 평행일 때, 자기 터널 접합의 저항값은 작아지고, 이 경우를 데이터 '0' 이라 규정할 수 있다. 또한, 자유층(140)의 자화 방향이 고정층(160)과 반평행일 때, 자기 터널 접합의 저항값은 커지고, 이 경우를 데이터 '1'이라 규정할 수 있다. 이러한 자유층(140)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속(ferromagnetic metal)과 비자성 금속(nonmagnetic matal)이 교대로 적층된 다층 박막, L10형 결정 구조를 갖는 합금 또는 코발트계 합금 등의 강자성체 물질을 이용하여 형성할 수 있다. 풀-호이슬러 반금속 계열의 합금으로는 CoFeAl, CoFeAlSi 등이 있고, 비정질계 희토류 원소 합금으로는 TbFe, TbCo, TbFeCo, DyTbFeCo, GdTbCo 등의 합금이 있다. 또한, 비자성 금속과 자성 금속이 교대로 적층된 다층 박막으로는 Co/Pt, Co/Pd, CoCr/Pt, Co/Ru, Co/Os, Co/Au, Ni/Cu, CoFeAl/Pd, CoFeAl/Pt, CoFeB/Pd, CoFeB/Pt 등이 있다. 그리고, L10형 결정 구조를 갖는 합금으로는 Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50 등이 있다. 또한, 코발트계 합금으로는 CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb, CoFeB 등이 있다. 이러한 물질들 중에서 CoFeB 단일층은 CoFeB와 Co/Pt 또는 Co/Pd의 다층 구조에 비해 두껍게 형성될 수 있어 자기 저항비를 증가시킬 수 있다. 또한, CoFeB는 Pt 또는 Pd 등과 같은 금속보다 식각이 용이하므로 CoFeB 단일층은 Pt 또는 Pd 등이 함유된 다층 구조에 비해 제조 공정이 용이하다. 뿐만 아니라 CoFeB는 두께를 조절함으로써 수직 자화 뿐만 아니라 수평 자화를 가질 수 있다. 따라서, 본 발명의 실시 예는 CoFeB 단일층을 이용하여 고정층(160)을 형성하며, CoFeB는 비정질로 형성된 후 열처리에 의해 BCC(100)으로 텍스처링(texturing)된다. 한편, 자유층(140)은 제 1 자유층, 분리층 및 제 2 자유층의 적층 구조로 형성될 수 있다. 여기서, 제 1 및 제 2 자유층은 동일 방향의 자화를 가질 수 있고, 서로 다른 방향의 자화를 가질 수 있다. 예를 들어, 제 1 및 제 2 자유층은 수직 자화를 각각 가질 수 있고, 제 1 자유층이 수평 자화를 갖고 제 2 자유층이 수직 자화를 가질 수 있다. 또한, 분리층은 자화를 갖지 않는 bcc 구조의 물질로 형성할 수 있다. 즉, 제 1 자유층이 수직으로 자화되고 분리층이 자화되지 않으며 제 2 자유층이 수직 또는 수평으로 자화될 수 있다. 이렇게 분리층을 사이에 두고 제 1 자유층이 수평 자화를 갖고 제 2 자유층이 수직 자화를 가질 경우 제 1 및 제 2 자유층의 자기 공명을 통해 스위칭 에너지를 낮출 수 있다. 즉, 수직 자화의 제 2 자유층의 스핀 방향이 수평 방향을 지나 반대 수직 방향으로 변화될 때 수평 자화의 제 1 자유층과 자기 공명을 하여 자유층(140)의 스위칭 에너지를 낮출 수 있다. 이때, 제 1 및 제 2 자유층은 각각 CoFeB로 형성되며, 제 1 자유층이 제 2 자유층보다 두껍게 형성된다. 예를 들어, 제 1 자유층이 CoFeB를 이용하여 1㎚∼4㎚의 두께로 형성하고, 제 2 자유층이 CoFeB를 이용하여 0.8㎚∼1.2㎚의 두께로 형성하며, 분리층은 bcc 구조의 물질을 0.4㎚∼2㎚의 두께로 형성할 수 있다.The free layer 140 is formed on the seed layer 130 and is formed of a ferromagnetic material. This free layer 140 can be changed from one direction to the opposite direction in which magnetization is not fixed in one direction. That is, the free layer 140 may have the same (i.e., parallel) magnetization direction as the pinned layer 160 and vice versa (i.e., antiparallel). The magnetic tunnel junction can be utilized as a memory element by mapping information of '0' or '1' to a resistance value which changes according to the magnetization arrangement of the free layer 140 and the pinned layer 160. For example, when the magnetization direction of the free layer 140 is parallel to the fixed layer 160, the resistance value of the magnetic tunnel junction becomes small, and this case can be defined as data '0'. In addition, when the magnetization direction of the free layer 140 is antiparallel to the fixed layer 160, the resistance value of the magnetic tunnel junction becomes large, and this case can be defined as data '1'. The free layer 140 may be formed of, for example, a full-Heusler semimetal alloy, an amorphous rare-earth element alloy, a ferromagnetic metal and a nonmagnetic matal alternately stacked A multi-layer thin film, an alloy having an L10 type crystal structure, or a cobalt-based alloy. Examples of the alloys of the full-Hoesler semi-metal series include CoFeAl and CoFeAlSi, and amorphous rare earth element alloys include alloys such as TbFe, TbCo, TbFeCo, DyTbFeCo and GdTbCo. Co / Pt, Co / Ru, Co / Os, Co / Au, Ni / Cu, CoFeAl / Pd, and CoFeAl as the multilayered thin film in which the nonmagnetic metal and the magnetic metal are alternately stacked. / Pt, CoFeB / Pd, CoFeB / Pt, and the like. Examples of alloys having an L10 type crystal structure include Fe50Pt50, Fe50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Ni20Pt50, and the like. Examples of the cobalt-based alloys include CoCr, CoPt, CoCrPt, CoCrTa, CoCrPtTa, CoCrNb and CoFeB. Among these materials, the CoFeB single layer can be formed thicker than the multi-layer structure of CoFeB and Co / Pt or Co / Pd, thereby increasing the magnetoresistance ratio. In addition, since CoFeB is easier to etch than metals such as Pt or Pd, the CoFeB single layer is easier to manufacture than a multilayer structure containing Pt or Pd. In addition, CoFeB can have horizontal magnetization as well as vertical magnetization by controlling the thickness. Thus, an embodiment of the present invention forms a pinned layer 160 using a CoFeB single layer, and the CoFeB is formed into amorphous and then textured into the BCC 100 by heat treatment. Meanwhile, the free layer 140 may be formed as a laminated structure of a first free layer, a separation layer, and a second free layer. Here, the first and second free layers may have magnetizations in the same direction and may have magnetizations in different directions. For example, the first and second free layers may each have perpendicular magnetization, the first free layer may have horizontal magnetization, and the second free layer may have perpendicular magnetization. Further, the separation layer can be formed of a material having a bcc structure without magnetization. That is, the first free layer is vertically magnetized, the separation layer is not magnetized, and the second free layer can be magnetized vertically or horizontally. If the first free layer has horizontal magnetization and the second free layer has perpendicular magnetization with the separation layer interposed therebetween, the switching energy can be lowered through magnetic resonance of the first and second free layers. That is, when the spin direction of the second free layer of vertical magnetization is changed in the opposite vertical direction beyond the horizontal direction, the switching energy of the free layer 140 can be lowered by magnetic resonance with the first free layer of the horizontal magnetization. At this time, the first and second free layers are each formed of CoFeB, and the first free layer is formed thicker than the second free layer. For example, the first free layer may be formed to a thickness of 1 nm to 4 nm using CoFeB, the second free layer may be formed to a thickness of 0.8 nm to 1.2 nm using CoFeB, The material can be formed to a thickness of 0.4 nm to 2 nm.

터널 배리어(150)는 자유층(140) 상에 형성되어 자유층(140)과 고정층(160)을 분리한다. 터널 배리어(150)는 자유층(140)과 고정층(160) 사이에 양자 기계적 터널링(quantum mechanical tunneling)이 가능하게 한다. 이러한 터널 배리어(150)는 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3), 실리콘 산화물(SiO2), 탄탈륨산화물(Ta2O5), 실리콘 질화물(SiNx) 또는 알루미늄 질화물(AlNx) 등으로 형성될 수 있다. 본 발명의 실시 예에서는 터널 배리어(150)로 다결정의 마그네슘 산화물을 이용한다. 마그네슘 산화물은 이후 열처리에 의해 bcc(100)으로 텍스처링된다.The tunnel barrier 150 is formed on the free layer 140 to separate the free layer 140 and the pinned layer 160. The tunnel barrier 150 enables quantum mechanical tunneling between the free layer 140 and the pinned layer 160. The tunnel barrier 150 is magnesium oxide (MgO), aluminum oxide (Al 2 O 3), silicon oxide (SiO 2), tantalum oxide (Ta 2 O 5), silicon nitride (SiNx) or aluminum nitride (AlNx), etc. As shown in FIG. In the embodiment of the present invention, polycrystalline magnesium oxide is used as the tunnel barrier 150. [ The magnesium oxide is then textured to bcc (100) by heat treatment.

고정층(160)은 터널 배리어(150) 상에 형성된다. 고정층(160)은 소정 범위 내의 자기장에서 자화가 한 방향으로 고정되며, 강자성체 물질로 형성될 수 있다. 예를 들어, 상부에서 하부로 향하는 방향으로 자화가 고정될 수 있다. 이러한 고정층(160)은 예를 들어 풀-호이슬러(Full-Heusler) 반금속 계열의 합금, 비정질계 희토류 원소 합금, 자성 금속과 비자성 금속이 교대로 적층된 다층 박막 또는 L10형 결정 구조를 갖는 합금 등의 강자성체 물질로 형성될 수 있다. 이때, 고정층(160)은 자유층(140)과 동일한 강자성체로 형성될 수 있다.The pinned layer 160 is formed on the tunnel barrier 150. The pinned layer 160 is fixed in one direction in a magnetic field in a predetermined range, and may be formed of a ferromagnetic material. For example, the magnetization may be fixed in the direction from the top to the bottom. The pinned layer 160 may be formed of, for example, a full-Heusler semimetal alloy, an amorphous rare earth element alloy, a multilayer thin film in which magnetic metal and non-magnetic metal are alternately stacked, Alloy or the like. At this time, the pinned layer 160 may be formed of the same ferromagnetic material as the free layer 140.

캐핑층(170)은 고정층(160) 상에 형성되어 고정층(160)과 합성 교환 반자성층(180)을 자기적으로 상호 분리시킨다. 캐핑층(170)이 형성됨으로써 합성 교환 반자성층(180)과 고정층(160)의 자화는 서로 독립적으로 발생된다. 또한, 캐핑층(170)은 자기 터널 접합의 동작을 위해 자유층(140)과 고정층(160)의 자기 저항비를 고려하여 형성할 수 있다. 이러한 캐핑층(170)은 시드층(130)으로부터 고정층(160)까지가 bcc 결정 구조를 유지할 수 있도록 하는 동시에 합성 교환 반자성층(180)이 결정 성장할 수 있도록 하고 합성 교환 반자성층(180)의 물질이 확산되는 것을 방지하는 물질로 형성될 수 있다. 즉, 캐핑층(170)은 캐핑층(170) 하측이 bcc 결정 구조를 유지하도록 하는 제 1 캐핑층(172)와, 합성 교환 반자성층(180)의 제 1 및 제 2 자성층(181, 183)이 원하는 결정 방향으로 성장할 수 있도록 하고 합성 교환 반자성층(180)의 물질이 확산되는 것을 방지하는 제 2 캐핑층(174)을 포함한다. 여기서, 제 1 캐핑층(172)는 bcc 구조의 도전 물질로 형성할 수 있는데, 예를 들어 텅스텐(W)을 이용할 수 있다. 또한, 제 2 캐핑층(174)은 합성 교환 반자성층(180)의 제 1 및 제 2 자성층(181, 183)이 예를 들어 면심 입방 격자(Face Centered Cubic: FCC)의 (111) 방향 또는 육방 밀집 구조(Hexagonal Close-Packed Structure: HCP)의 (001) 방향으로 결정의 성장을 용이하게 하도록 하는 물질로 형성될 수 있다. 예를 들어, 제 2 캐핑층(174)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg), 코발트(Co) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 금속 또는 이들의 합금을 포함할 수 있으며, 바람직하게는 탄탈륨을 이용할 수 있다. 한편, 이러한 제 1 캐핑층(172)은 0.2㎚∼0.5㎚의 두께로 형성할 수 있고, 제 2 캐핑층(174)은 0.2㎚∼1㎚의 두께로 형성할 수 있다. 여기서, 고정층(160)과 합성 교환 반자성층(180)의 제 1 자성층(181)이 페로커플링(ferro coupling)되어야 고정층(160)의 자화 방향이 고정되지만, 제 2 캐핑층(174)이 1㎚ 이상의 두께로 형성되면 캐핑층(170)의 두께 증가로 인하여 고정층(160)의 자화 방향이 고정되지 않고 자유층(150)과 동일한 자화 방향을 가져 MRAM 소자에서 필요한 동일 자화 방향 및 다른 자화 방향이 발생하지 않아 메모리로 동작하지 않는다.The capping layer 170 is formed on the pinned layer 160 to magnetically separate the pinned layer 160 and the composite exchangeable magnetic layer 180. By forming the capping layer 170, the magnetization of the composite exchangeable semi-magnetic layer 180 and the pinned layer 160 is generated independently of each other. The capping layer 170 may be formed in consideration of the magnetoresistance ratio of the free layer 140 and the pinned layer 160 for the operation of the magnetic tunnel junction. This capping layer 170 allows the bcc crystal structure to be maintained from the seed layer 130 to the pinned layer 160 while at the same time allowing the synthetic exchangeable semi- May be formed of a material that prevents diffusion. That is, the capping layer 170 includes a first capping layer 172 for keeping the bcc crystal structure under the capping layer 170, a first capping layer 172 for maintaining the bcc crystal structure under the capping layer 170, first and second magnetic layers 181 and 183 of the synthetic exchange- A second capping layer 174 to allow the material to grow in the desired crystal orientation and to prevent diffusion of the material of the composite exchangeable semiconductive layer 180. Here, the first capping layer 172 may be formed of a conductive material having a bcc structure, for example, tungsten (W) may be used. The second capping layer 174 may also be formed such that the first and second magnetic layers 181 and 183 of the synthetic exchangeable semi-magnetic layer 180 are aligned in the (111) direction of the face centered cubic (FCC) (001) direction of a Hexagonal Close-Packed Structure (HCP). For example, the second capping layer 174 may be formed of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg), cobalt ), Or an alloy thereof, and tantalum may be preferably used. Meanwhile, the first capping layer 172 may be formed to a thickness of 0.2 nm to 0.5 nm, and the second capping layer 174 may be formed to a thickness of 0.2 nm to 1 nm. Here, the magnetization direction of the pinned layer 160 is fixed when the pinned layer 160 and the first magnetic layer 181 of the composite exchangeable magnetic layer 180 are ferro-coupled, Nm or more, the magnetization direction of the pinned layer 160 is not fixed due to the increase of the thickness of the capping layer 170 and the magnetization direction of the free layer 150 is the same as that of the free layer 150, And does not operate as a memory.

합성 교환 반자성층(180)은 캐핑층(170) 상에 형성된다. 합성 교환 반자성층(180)은 고정층(160)의 자화를 고정시키는 역할을 한다. 합성 교환 반자성층(180)은 제 1 자성층(181), 비자성층(182) 및 제 2 자성층(183)을 포함한다. 즉, 합성 교환 반자성층(180)은 제 1 자성층(181)과 제 2 자성층(183)이 비자성층(182)을 매개로 반강자성적으로 결합된다. 이때, 제 1 자성층(181)과 제 2 자성층(183)의 자화 방향은 반평행하게 배열된다. 예를 들어, 제 1 자성층(181)은 상측 방향(즉, 상부 전극(190) 방향)으로 자화되고, 제 2 자성층(183)은 하측 방향(즉, 자기 터널 접합 방향)으로 자화될 수 있다. 제 1 자성층(181) 및 제 2 자성층(183)은 자성 금속과 비자성 금속이 교대로 적층된 구조로 형성될 수 있다. 자성 금속으로 철(Fe), 코발트(Co) 및 니켈(Ni) 등으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있고, 비자성 금속으로 크롬(Cr), 백금(Pt), 팔라듐(Pd), 이리듐(Ir), 로듐(Rh), 루테늄(Ru), 오스뮴(Os), 레늄(Re), 금(Au) 및 구리(Cu)로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금이 이용될 수 있다. 예를 들어, 제 1 자성층(181) 및 제 2 자성층(183)은 [Co/Pd]n, [Co/Pt]n 또는 [CoFe/Pt]n (여기서, n은 1 이상의 정수)로 형성될 수 있다. 이때, 제 2 자성층(183)이 제 1 자성층(181)보다 두껍게 형성될 수 있다. 또한, 제 1 자성층(181)이 복수의 층으로 형성되는 경우 캐핑층(170)과 제 1 자성층(181) 사이에 제 2 버퍼층(미도시)이 형성될 수 있다. 제 2 버퍼층은 캐핑층(170)과 제 1 자성층(181)의 격자 상수 불일치를 해소하기 위해 형성되며, 예를 들어 제 1 자성층(181)과 동일 물질로 형성할 수 있다. 예를 들어, 제 2 버퍼층은 Co 및 Pt가 적층된 단일층으로 형성될 수 있다. 또한, 제 1 자성층(181)은 단일층으로 형성되고, 제 2 자성층(183)이 복수의 층으로 형성될 수 있다. 즉, 제 1 자성층(181)은 자성 금속과 비자성 금속이 한번 적층된, 즉 단일 적층 구조로 형성될 수 있고, 제 2 자성층(183)은 자성 금속과 비자성 금속이 복수회 반복 적층된 구조로 형성될 수 있다. 비자성층(182)은 제 1 자성층(181)과 제 1 자성층(183)의 사이에 형성되며, 제 1 자성층(181) 및 제 2 자성층(183)이 반자성 결합을 할 수 있도록 하는 비자성 물질로 형성된다. 예를 들어, 비자성층(182)은 루테늄(Ru), 로듐(Rh), 오스뮴(Os), 레늄(Re) 및 크롬(Cr)으로 이루어진 군으로부터 선택된 단독 또는 이들의 합금으로 형성될 수 있다.A composite exchangeable semiconductive layer 180 is formed on the capping layer 170. The composite exchangeable semi-magnetic layer 180 serves to fix the magnetization of the pinned layer 160. The synthetic exchange semiconductive layer 180 includes a first magnetic layer 181, a non-magnetic layer 182, and a second magnetic layer 183. That is, the first magnetic layer 181 and the second magnetic layer 183 are anti-ferromagnetically coupled via the nonmagnetic layer 182 in the composite exchangeable magnetic layer 180. At this time, the magnetization directions of the first magnetic layer 181 and the second magnetic layer 183 are arranged antiparallel. For example, the first magnetic layer 181 may be magnetized in an upward direction (that is, the direction of the upper electrode 190), and the second magnetic layer 183 may be magnetized in a downward direction (i.e., magnetic tunnel junction direction). The first magnetic layer 181 and the second magnetic layer 183 may be formed by alternately stacking a magnetic metal and a non-magnetic metal. As the magnetic metal, a single metal selected from the group consisting of iron (Fe), cobalt (Co) and nickel (Ni), or an alloy thereof may be used. As the nonmagnetic metal, chromium (Cr), platinum A single metal selected from the group consisting of palladium (Pd), iridium (Ir), rhodium (Rh), ruthenium (Ru), osmium (Os), rhenium (Re), gold (Au) Can be used. For example, the first magnetic layer 181 and the second magnetic layer 183 may be formed of [Co / Pd] n, [Co / Pt] n or [CoFe / Pt] n . At this time, the second magnetic layer 183 may be formed thicker than the first magnetic layer 181. Also, when the first magnetic layer 181 is formed of a plurality of layers, a second buffer layer (not shown) may be formed between the capping layer 170 and the first magnetic layer 181. The second buffer layer is formed to eliminate lattice constant mismatch between the capping layer 170 and the first magnetic layer 181, and may be formed of the same material as the first magnetic layer 181, for example. For example, the second buffer layer may be formed of a single layer of Co and Pt stacked. Also, the first magnetic layer 181 may be formed as a single layer, and the second magnetic layer 183 may be formed as a plurality of layers. That is, the first magnetic layer 181 may be formed by laminating a magnetic metal and a non-magnetic metal once, that is, by a single laminated structure, and the second magnetic layer 183 may be formed by repeatedly laminating a magnetic metal and a non- As shown in FIG. The nonmagnetic layer 182 is formed between the first magnetic layer 181 and the first magnetic layer 183 and is made of a nonmagnetic material that allows the first magnetic layer 181 and the second magnetic layer 183 to perform the half- . For example, the nonmagnetic layer 182 may be formed of a single material selected from the group consisting of ruthenium (Ru), rhodium (Rh), osmium (Os), rhenium (Re), and chromium (Cr) or an alloy thereof.

상부 전극(190)은 합성 교환 반자성층(180) 상에 형성된다.이러한 상부 전극(180)은 도전 물질을 이용하여 형성할 수 있는데, 금속, 금속 산화물, 금속 질화물 등으로 형성될 수 있다. 예를 들어, 상부 전극(170)은 탄탈륨(Ta), 루테늄(Ru), 티타늄(Ti), 팔라듐(Pd), 백금(Pt), 마그네슘(Mg) 및 알루미늄(Al)으로 이루어진 군으로부터 선택된 단일 금속 또는 이들의 합금으로 형성될 수 있다.
The upper electrode 190 is formed on the composite exchangeable semi-magnetic layer 180. The upper electrode 180 may be formed using a conductive material, such as a metal, a metal oxide, a metal nitride, or the like. For example, the upper electrode 170 may be a single electrode selected from the group consisting of tantalum (Ta), ruthenium (Ru), titanium (Ti), palladium (Pd), platinum (Pt), magnesium (Mg) Metal, or an alloy thereof.

상기한 바와 같이 본 발명의 실시 예들에 따른 메모리 소자는 하부 전극(110)을 다결정의 도전 물질, 예를 들어 TiN을 이용하여 형성함으로써 STT-MRAM의 기본 구조인 1T1M(1 트랜지스터 및 1 MTJ)로 실제 메모리 공정에 적용되는 것이 가능하다. 또한, 자기 터널 접합과 합성 교환 반자성층(180) 사이의 캐핑층(170)을 적어도 이중 구조로 형성하고, 하측의 제 1 캐핑층(172)을 bcc 구조의 물질로 형성함으로써 자기 터널 접합이 bcc 구조를 유지할 수 있도록 하며, 상측의 제 2 캐핑층(174)을 합성 교환 반자성층(180)의 물질의 확산을 방지하는 물질로 형성한다. 따라서, 후속 열처리 공정 후에도 합성 교환 반자성층 물질의 자기 터널 접합으로의 확산을 방지할 수 있으므로 자기 터널 접합이 bcc 구조를 유지할 수 있어 메모리 소자의 특성을 유지할 수 있다.
As described above, in the memory device according to the embodiments of the present invention, the lower electrode 110 is formed using a polycrystalline conductive material, for example, TiN, so that the basic structure of the STT-MRAM is 1T1M (1 transistor and 1 MTJ) It is possible to apply it to an actual memory process. It is also possible to form the capping layer 170 between the magnetic tunnel junction and the synthetic exchange semiconductive layer 180 at least in a dual structure and the lower first capping layer 172 in a bcc structure material, Structure, and the upper second capping layer 174 is formed of a material that prevents the diffusion of the material of the synthetic exchangeable semi-magnetic layer 180. [ Therefore, diffusion of the synthetic exchange-type semiconductive layer material to the magnetic tunnel junction can be prevented even after the subsequent heat treatment process, so that the magnetic tunnel junction can maintain the bcc structure, and the characteristics of the memory device can be maintained.

종래 예 및 발명 예의 비교Comparison of Conventional Example and Inventive Example

도 2는 종래의 단일 캐핑층을 이용한 자기 터널 접합의 자화 그래프이고, 도 3은 본 발명의 이중 캐핑층을 이용한 자기 터널 접합의 자화 그래프이다. 또한, 도 2 및 도 3의 (a)는 350℃ 열처리 후의 자기 터널 접합의 자화 그래프이고, 도 2 및 도 3의 (b)는 400℃ 열처리 후의 자기 터널 접합의 자화 그래프이다. 즉, 실리콘 기판 상에 SiO2 절연층, TiN 하부 전극, Ta 버퍼층, W 시드층, CoFeB 자유층, MgO 터널 배리어, CoFeB 고정층을 적층 형성하고, 종래의 경우 bcc 캐핑층을 단일층으로 형성하였으며, 본 발명의 경우 bcc 제 1 캐핑층 및 Ta 제 2 캐핑층의 이중 구조로 형성하였다. 그리고, 350℃ 및 400℃에서 열처리한 후 각각의 자화 특성을 특정하였다.FIG. 2 is a magnetization graph of a conventional magnetic tunnel junction using a single capping layer, and FIG. 3 is a magnetization graph of a magnetic tunnel junction using a dual capping layer of the present invention. 2 and 3 (a) are magnetization graphs of the magnetic tunnel junction after the heat treatment at 350 ° C., and FIGS. 2 and 3 (b) are magnetization graphs of the magnetic tunnel junction after the heat treatment at 400 ° C. That is, an SiO 2 insulating layer, a TiN bottom electrode, a Ta buffer layer, a W seed layer, a CoFeB free layer, a MgO tunnel barrier, and a CoFeB pinning layer are laminated on a silicon substrate, and a bcc capping layer in the conventional case is formed as a single layer, The bcc first capping layer and the Ta second capping layer. After annealing at 350 ° C and 400 ° C, the respective magnetization characteristics were specified.

고정층 및 제 1 자성층의 자화도의 합과 제 2 자성층의 자화도의 차이가 도 2(a) 및 도 3(a)에 도시된 바와 같이 350℃의 열처리 후에는 80uemu로서 유사한 것을 알 수 있다. 그러나, 400℃의 열처리 후에는 고정층 및 제 1 자성층의 자화도의 합과 제 2 자성층의 자화도의 차이가 도 2(b)에 도시된 바와 같이 종래에는 -30uemu이고 도 3(b)에 도시된 바와 같이 본 발명은 60uemu이다. 도 2(a) 및 도 2(b), 그리고 도 3(a) 및 도 3(b)에 도시된 바와 같은 자화도의 차이는 고정층의 자화가 합성 교환 반자장층의 물질 확산에 의해 열화되는 정도를 나타낸다. 단일 캐핑층을 이용한 종래의 경우 350℃와 400℃의 차이가 110uemu 정도로 고정층의 자화도와 비슷한 값이 열화된 것을 알 수 있으며, 이중 캐핑층을 이용한 본 발명의 경우 350℃와 400℃의 차이가 20uemu 정도로 단일 캐핑층을 이용하는 경우에 비해 적게 열화된 것을 확인할 수 있다. 따라서, 본 발명의 경우 열처리 온도가 높아지더라도 합성 교환 반자성층 물질이 자기 터널 접합으로의 확산을 방지할 수 있어 메모리 소자의 특성 열화를 방지할 수 있음을 알 수 있다.
It can be seen that the difference between the sum of the magnetizations of the pinned layer and the first magnetic layer and the difference in magnetization of the second magnetic layer is similar to 80 uemu after the heat treatment at 350 ° C as shown in Figs. 2 (a) and 3 (a). However, after the heat treatment at 400 ° C, the difference between the sum of the magnetizations of the pinned layer and the first magnetic layer and the magnetization of the second magnetic layer is -30 uemu as shown in Fig. 2 (b) As noted, the present invention is 60 uemu. The difference in magnetization as shown in Figs. 2 (a) and 2 (b) and Figs. 3 (a) and 3 (b) is that the magnetization of the pinned layer is deteriorated by the material diffusion of the synthetic exchange semi- . It can be seen that the difference of 350 ° C. and 400 ° C. using a single capping layer is about 110 uemu, which is similar to the magnetization of the fixed layer. In the present invention using the capping layer, the difference between 350 ° C. and 400 ° C. is 20 uemu , Which is lower than that in the case of using a single capping layer. Accordingly, it can be seen that, in the case of the present invention, even if the annealing temperature is increased, diffusion of the compound-exchanged semi-magnetic layer material into the magnetic tunnel junction can be prevented, and deterioration of the characteristics of the memory device can be prevented.

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

100 : 기판 110 : 하부 전극
120 : 버퍼층 130 : 시드층
140 : 자유층 150 : 터널 배리어
160 : 고정층 170 : 캐핑층
172 : 제 1 캐핑층 174 : 제 2 캐핑층
180 : 합성 교환 반자성층 190 : 상부 전극100: substrate 110: lower electrode
120: buffer layer 130: seed layer
140: free layer 150: tunnel barrier
160: fixed layer 170: capping layer
172: first capping layer 174: second capping layer
180: composite exchange-type semi-magnetic layer 190: upper electrode

Claims (9)

기판 상에 하부 전극, 버퍼층, 시드층, 자기 터널 접합, 캐핑층, 합성 교환 반자성층 및 상부 전극이 적층 형성되고,
상기 캐핑층은 적어도 두개의 층으로 형성되며,
상기 캐핑층은 상기 자기 터널 접합에 인접한 제 1 캐핑층이 bcc 구조의 물질로 형성되고, 상기 합성 교환 반자성층에 인접한 제 2 캐핑층이 상기 합성 교환 반자성층 물질의 하부 확산을 방지하는 물질로 형성된 메모리 소자.
A lower electrode, a buffer layer, a seed layer, a magnetic tunnel junction, a capping layer, a synthetic exchange ferromagnetic layer and an upper electrode are laminated on a substrate,
Wherein the capping layer is formed of at least two layers,
Wherein the capping layer is formed such that the first capping layer adjacent to the magnetic tunnel junction is formed of a material having a bcc structure and a second capping layer adjacent the composite switching semiconductive layer is formed of a material that prevents undersubstance diffusion Memory element.
청구항 1에 있어서, 상기 하부 전극은 다결정의 도전 물질로 형성되는 메모리 소자.
The memory element of claim 1, wherein the lower electrode is formed of a polycrystalline conductive material.
청구항 2에 있어서, 상기 버퍼층은 탄탈륨을 포함하는 물질로 형성된 메모리 소자.
The memory element of claim 2, wherein the buffer layer is formed of a material comprising tantalum.
청구항 1에 있어서, 상기 자기 터널 접합은 자유층, 터널 배리어 및 고정층을 포함하고,
상기 자유층은 수평 자화를 갖는 제 1 자유층, 자화를 갖지 않는 분리층 및 수직 자화를 갖는 제 2 자유층을 포함하는 메모리 소자.
The magnetic tunnel junction of claim 1, wherein the magnetic tunnel junction comprises a free layer, a tunnel barrier,
Wherein the free layer comprises a first free layer with horizontal magnetization, a separation layer without magnetization and a second free layer with perpendicular magnetization.
청구항 4에 있어서, 상기 제 1 및 제 2 자유층은 CoFeB를 포함하는 물질로 형성되며, 상기 제 1 자유층이 상기 제 2 자유층보다 두껍게 형성된 메모리 소자.
5. The memory device of claim 4, wherein the first and second free layers are formed of a material including CoFeB, and the first free layer is thicker than the second free layer.
삭제delete 청구항 1에 있어서, 상기 제 1 캐핑층은 W로 형성되고, 상기 제 2 캐핑층은 Ta로 형성된 메모리 소자.
The memory element of claim 1, wherein the first capping layer is formed of W and the second capping layer is formed of Ta.
청구항 1에 있어서, 상기 합성 교환 반자성층은 제 1 자성층, 비자성층 및 제 2 자성층의 적층 구조로 형성되고, 상기 제 1 및 제 2 자성층은 Pt를 포함하는 물질로 형성된 메모리 소자.
The memory element according to claim 1, wherein the synthetic exchange ferromagnetic layer is formed of a laminated structure of a first magnetic layer, a nonmagnetic layer and a second magnetic layer, and the first and second magnetic layers are formed of a material containing Pt.
청구항 8에 있어서, 상기 제 1 자성층은 Co/Pt의 단일층으로 형성되고, 제 2 자성층은 Co/Pt가 적어도 2회 이상 적층된 다층 구조로 형성된 메모리 소자.9. The memory element according to claim 8, wherein the first magnetic layer is formed of a single layer of Co / Pt, and the second magnetic layer is formed of a multilayer structure in which Co / Pt is laminated at least twice.
KR1020150045174A 2015-03-18 2015-03-31 Memory device KR101698532B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2016/001137 WO2016148395A1 (en) 2015-03-18 2016-02-02 Memory device
CN201680016463.4A CN107710433B (en) 2015-03-18 2016-02-02 Memory device
US15/707,491 US10580964B2 (en) 2015-03-18 2017-09-18 Memory device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150037234 2015-03-18
KR20150037234 2015-03-18

Publications (2)

Publication Number Publication Date
KR20160112890A KR20160112890A (en) 2016-09-28
KR101698532B1 true KR101698532B1 (en) 2017-01-20

Family

ID=57101932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150045174A KR101698532B1 (en) 2015-03-18 2015-03-31 Memory device

Country Status (2)

Country Link
KR (1) KR101698532B1 (en)
CN (1) CN107710433B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101897916B1 (en) * 2017-06-20 2018-10-31 고려대학교 산학협력단 Magnetic Tunnel Junction Device with a magnetic layer of easy-cone state
CN112635655A (en) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 Magnetic tunnel junction covering layer and manufacturing process thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089858A (en) 2011-11-28 2012-05-10 Toshiba Corp Magnetoresistance effect element, magnetic memory, magnetoresistance effect head, and magnetic recording and reproducing device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101195041B1 (en) * 2011-05-12 2012-10-31 고려대학교 산학협력단 Spin-transfer-torque magnetic random access memory using current-induced self-resonant switching
CN102709467A (en) * 2012-06-04 2012-10-03 清华大学 High-sensitivity CoFeB based magnetic tunnel junction
KR101446338B1 (en) * 2012-07-17 2014-10-01 삼성전자주식회사 Magnetic device and method of manufacturing the same
KR20140025165A (en) * 2012-08-21 2014-03-04 삼성전자주식회사 Method of fabricating a magnetic memory device
KR102153559B1 (en) * 2013-08-02 2020-09-08 삼성전자주식회사 Magnetic memory devices having perpendicular magnetic tunnel junction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012089858A (en) 2011-11-28 2012-05-10 Toshiba Corp Magnetoresistance effect element, magnetic memory, magnetoresistance effect head, and magnetic recording and reproducing device

Also Published As

Publication number Publication date
KR20160112890A (en) 2016-09-28
CN107710433A (en) 2018-02-16
CN107710433B (en) 2020-08-04

Similar Documents

Publication Publication Date Title
US10783945B2 (en) Memory device
US10580964B2 (en) Memory device
KR101661275B1 (en) Memory device
KR102169622B1 (en) Memory device
KR20150015602A (en) Memory device
KR101721618B1 (en) Memory device
KR101537715B1 (en) Memory device
KR101549625B1 (en) Memory device
KR101636492B1 (en) Memory device
KR20200060090A (en) Memory device
KR101705125B1 (en) Memory device
KR101956975B1 (en) Memory device
WO2016148394A1 (en) Memory device
KR101698532B1 (en) Memory device
WO2016148392A1 (en) Memory device
KR101756883B1 (en) Memory device
KR101583783B1 (en) Memory device
KR101956976B1 (en) Memory device
WO2016148395A1 (en) Memory device
KR101933268B1 (en) Memory device
KR101956977B1 (en) Memory device
WO2016148393A1 (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4