KR101719699B1 - 메모리 모듈 및 이의 제조 방법 - Google Patents

메모리 모듈 및 이의 제조 방법 Download PDF

Info

Publication number
KR101719699B1
KR101719699B1 KR1020100096695A KR20100096695A KR101719699B1 KR 101719699 B1 KR101719699 B1 KR 101719699B1 KR 1020100096695 A KR1020100096695 A KR 1020100096695A KR 20100096695 A KR20100096695 A KR 20100096695A KR 101719699 B1 KR101719699 B1 KR 101719699B1
Authority
KR
South Korea
Prior art keywords
memory module
height
pad
module
connection
Prior art date
Application number
KR1020100096695A
Other languages
English (en)
Other versions
KR20120035289A (ko
Inventor
정진산
조중찬
최현석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100096695A priority Critical patent/KR101719699B1/ko
Priority to US13/213,394 priority patent/US8641453B2/en
Publication of KR20120035289A publication Critical patent/KR20120035289A/ko
Application granted granted Critical
Publication of KR101719699B1 publication Critical patent/KR101719699B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Abstract

메모리 모듈은 모듈 기판, 다수개의 접속 패드들 및 적어도 하나의 반도체 패키지를 포함한다. 상기 모듈 기판은 메인 보드의 소켓에 삽입되는 일측부를 갖는다. 상기 접속 패드들은 상기 모듈 기판의 상기 일측부를 따라 배열되며, 상기 접속 패드는 상기 일측부의 일면으로부터 제1 높이를 갖는 단차부 및 상기 제1 높이보다 큰 제2 높이를 갖는 접촉부를 갖는다. 상기 반도체 패키는 상기 모듈 기판의 적어도 일면에 실장되며, 상기 접속 패드들과 전기적으로 연결된다.

Description

메모리 모듈 및 이의 제조 방법{MEMORY MODULE AND METHOD OF MANUFACTURING THE MEMORY MODULE}
본 발명은 메모리 모듈 및 이의 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 메인 보드의 소켓에 삽입되어 전기적 연결을 제공하는 접속 패드들을 갖는 메모리 모듈 및 이의 제조 방법에 관한 것이다.
일반적으로, 메모리 모듈은 모듈 기판 상에 다수 개의 반도체 패키지들이 장착된다. 특히, 상기 반도체 패키지는 인쇄회로기판과 같은 모듈 기판의 적어도 일면에 평면적으로 실장되는 메모리 모듈 형태로 제공되고 있다.
이와 같이 제조된 메모리 모듈은 메인 보드(main board)의 소켓에 삽입 실장되고, 상기 메모리 모듈은 접속 패드인 탭들을 통해 상기 메인 보드와 전기적으로 연결될 수 있다.
한편, 상기 메모리 모듈의 상기 접속 패드들은 상기 모듈 기판으로부터 소정의 높이를 가지도록 형성되며, 상기 메모리 모듈이 상기 소켓에 삽입될 때 상기 소켓의 커넥터 핀들에 의한 삽입력이 요구된다. 그러나, 상기 접속 패드의 높이는 상기 모듈 기판의 삽입시의 삽입력을 증가시키고, 이에 따라 상기 메모리 모듈에 손상을 입히거나 상기 접속 패드들 간의 쇼트를 유발시키는 문제점이 있다.
본 발명의 일 목적은 메모리 모듈이 메인 보드의 소켓에 삽입될 때의 삽입력을 감소시킬 수 있는 구조를 갖는 접속 패드들을 구비하는 메모리 모듈을 제공하는 데 있다.
본 발명의 다른 목적은 상술한 메모리 모듈을 제조하기 위한 방법을 제공하는 데 있다.
다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 본 발명의 일 목적을 달성하기 위해 본 발명의 실시예들에 따른 메모리 모듈은 모듈 기판, 다수개의 접속 패드들 및 적어도 하나의 반도체 패키지를 포함한다. 상기 모듈 기판은 메인 보드의 소켓에 삽입되는 일측부를 갖는다. 상기 접속 패드들은 상기 모듈 기판의 상기 일측부를 따라 배열되며, 상기 접속 패드는 상기 일측부의 일면으로부터 제1 높이를 갖는 단차부 및 상기 제1 높이보다 큰 제2 높이를 갖는 접촉부를 갖는다. 상기 반도체 패키는 상기 모듈 기판의 적어도 일면에 실장되며, 상기 접속 패드들과 전기적으로 연결된다.
예시적인 실시예들에 있어서, 상기 접속 패드의 상기 단차부와 상기 접촉부는 상기 모듈 기판의 상기 일측부로부터 순차적으로 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드는 상기 단차부와 상기 접촉부 사이에서 완만한 경사를 갖는 연결부를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드의 상기 단차부는 계단 형상의 다단 구조를 가질 수 있다. 상기 단차부는 상기 제1 높이를 갖는 제1 단차부 및 상기 제1 높이보다 크고 상기 제2 높이보다 작은 제3 높이를 갖는 제2 단차부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드는 상기 일측부를 따라 교호적으로 배열되는 다수개의 제1 및 제2 패드들을 포함하고, 상기 제1 패드의 접촉부는 상기 일측부로부터 제1 거리만큼 이격되고, 상기 제2 패드의 접촉부는 상기 일측부로부터 상기 제1 거리보다 더 큰 제2 거리만큼 이격될 수 있다.
예시적인 실시예들에 있어서, 상기 모듈 기판의 일측부는 상기 메인 보드의 상기 소켓 내에 억지끼움 방식에 의해 삽입되고, 상기 소켓의 커넥터 핀은 순차적으로 상기 접속 패드의 상기 단차부를 거쳐 상기 접촉부 상에 안착할 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드는 직사각형 형상을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 단차부 및 상기 접촉부는 일체로 형성될 수 있다.
상기 본 발명의 다른 목적을 달성하기 위해 본 발명의 다른 실시예들에 따른 메모리 모듈의 제조 방법에 있어서, 메인 보드의 소켓에 삽입되는 일측부를 갖는 기판을 마련한다. 상기 기판의 상기 일측부를 따라 제1 패드 패턴들을 형성한다. 상기 제1 패드 패턴들 상에, 상기 제1 패드 패턴들의 일단부들을 커버하는 마스크 패턴을 형성한다. 상기 마스크 패턴에 의해 노출되는 상기 제1 패드 패턴들 상에 제2 패드 패턴들을 형성한다. 상기 마스크 패턴을 제거하여, 상기 기판의 상기 일측부의 일면으로부터 제1 높이를 갖는 단차부 및 상기 제1 높이보다 큰 제2 높이를 갖는 접촉부를 갖는 다수개의 접속 패드들을 형성한다. 상기 모듈 기판의 적어도 일면 상에 상기 접속 패드들과 전기적으로 연결되는 적어도 하나의 반도체 패키지를 실장시킨다.
예시적인 실시예들에 있어서, 상기 제2 패드 패턴들을 형성하는 단계는 도금 공정을 이용하여 상기 제1 패드 패턴들 상에 상기 제2 패드 패턴들을 형성하는 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 패드 패턴들은 도금 배선과 연결되는 시드층일 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드의 상기 단차부와 상기 접촉부는 상기 모듈 기판의 상기 일측부로부터 순차적으로 배열될 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드는 상기 단차부와 상기 접촉부 사이에서 완만한 경사를 갖는 연결부를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드의 상기 단차부는 계단 형상의 다단 구조를 가질 수 있다. 상기 단차부는 상기 제1 높이를 갖는 제1 단차부 및 상기 제1 높이보다 크고 상기 제2 높이보다 작은 제3 높이를 갖는 제2 단차부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드는 상기 일측부를 따라 교호적으로 배열되는 다수개의 제1 및 제2 패드들을 포함하고, 상기 제1 패드의 접촉부는 상기 일측부로부터 제1 거리만큼 이격되고, 상기 제2 패드의 접촉부는 상기 일측부로부터 상기 제1 거리보다 더 큰 제2 거리만큼 이격될 수 있다.
예시적인 실시예들에 있어서, 상기 접속 패드는 직사각형 형상을 가질 수 있다.
이와 같이 구성된 발명에 따른 메모리 모듈은 모듈 기판의 일측부를 따라 배열되며, 상기 일측부의 일면으로부터 제1 높이를 갖는 단차부 및 상기 제1 높이보다 큰 제2 높이를 갖는 접촉부를 갖는 다수개의 접속 패드들을 포함할 수 있다. 상기 단차부는 계단 형상의 적어도 하나의 단차를 가질 수 있다.
따라서, 상기 모듈 기판을 메인 보드의 소켓에 삽입할 때 상기 소켓의 커넥터 핀에 발생하는 삽입력을 감소시켜, 상기 메모리 모듈의 손상을 방지할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 모듈의 일부를 나타내는 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ' 라인을 따라 절단한 단면도이다.
도 3은 도 1의 메모리 모듈의 접속 패드들을 나타내는 사시도이다.
도 4는 메인 보드의 소켓에 삽입되도록 정렬된 메모리 모듈을 나타내는 단면도이다.
도 5는 메모리 모듈이 삽입될 때 소켓의 커넥터 핀에 발생하는 변위에 따른 삽입력를 나타내는 그래프이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 메모리 모듈의 제조 방법을 나타내는 단면도들이다.
도 10 내지 도 12는 본 발명의 다른 실시예들에 따른 메모리 모듈을 나타내는 사시도들이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 메모리 모듈의 일부를 나타내는 평면도이며, 도 2는 도 1의 Ⅱ-Ⅱ' 라인을 따라 절단한 단면도이고, 도 3은 도 1의 메모리 모듈의 접속 패드들을 나타내는 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 메모리 모듈(100)은 모듈 기판, 상기 모듈 기판의 일측부를 따라 형성된 다수개의 접속 패드들(120) 및 상기 모듈 기판 상에 실장되는 다수개의 반도체 패키지들을 포함한다.
본 발명의 일 실시예에 있어서, 상기 모듈 기판은 소정의 패턴을 갖는 회로 배선(도시되지 않음)이 형성된 인쇄회로기판을 포함할 수 있다. 또한, 상기 모듈 기판은 후술하는 메인 보드의 소켓에 삽입되는 삽입부로서의 일측부(110)를 가질 수 있다.
상기 모듈 기판의 일측부(110)를 따라 다수개의 접속 패드들(120)이 배열될 수 있다. 접속 패드들(120)은 상기 모듈 기판의 일측부(110)를 따라 서로 이격 배치될 수 있다. 상기 모듈 기판은 서로 마주보는 제1 면 및 제2 면을 가질 수 있다. 상기 접속 패드들은 일측부(110)를 따라 상기 제1 면 및 상기 제2 면에 각각 배열될 수 있다. 접속 패드들(120)은 상기 회로 배선과 각각 전기적으로 연결될 수 있다. 또한, 상기 모듈 기판에는 상기 모듈 기판의 삽입 정렬 등을 위한 슬롯들(102)이 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 모듈 기판은 상기 메인 보드의 소켓에 삽입될 수 있으며, 상기 소켓은 암형 커넥터를 포함할 수 있다. 이에 따라, 메모리 모듈(100)은 접속 패드들(120)에 의해 상기 메인 보드와 전기적으로 연결될 수 있다.
상기 모듈 기판의 상기 제1 면 또는 상기 제2 면 상에는 다수개의 반도체 패키지들(200)들이 배치될 수 있다. 반도체 패키지(200)는 상기 회로 배선을 통해 접속 패드들(120)에 전기적으로 연결될 수 있다. 예를 들면, 반도체 패키지(200)는 칩 스케일 패키지, 보드 온 칩 패키지 또는 이들의 적층 패키지들 중 어느 하나일 수 있다. 또한, 반도체 패키지(200)는 솔더 접합 방식으로 상기 모듈 기판 상에 실장될 수 있다.
도 2 및 도 3에 도시된 바와 같이, 상기 모듈 기판의 일측부(110)에 형성된 접속 패드(120)는 단차부(122) 및 접촉부(124)를 포함할 수 있다. 접속 패드(120)는 일측부(110)로부터 소정 거리만큼 이격되어 형성될 수 있다. 도면에 도시되지는 않았지만, 접속 패드(120)의 일단부는 접속 패드(120)를 형성하기 위한 도금 공정에 사용된 내부 도금 배선과 연결될 수 있다.
본 발명의 일 실시예에 있어서, 접속 패드(120)의 단차부(122)와 접촉부(124)는 상기 모듈 기판의 일측부(110)로부터 순차적으로 배열될 수 있다. 접속 패드(120)의 단차부(122)는 계단 형상의 적어도 하나의 단차를 가질 수 있다. 또한, 접속 패드(120)의 단차부(122)와 접촉부(124)는 일체로 형성될 수 있다.
구체적으로, 접속 패드(120)의 단차부(122)는 상기 모듈 기판의 일측부(110)의 일면으로부터 제1 높이(H1)를 가질 수 있고, 접속 패드(120)의 접촉부(124)는 일측부(110)의 일면으로부터 제1 높이(H1)보다 큰 제2 높이(H2)를 가질 수 있다. 이에 따라, 단차부(122)는 일측부(110)의 표면과 접촉부(124)의 표면 사이에 계단 형상의 단차를 형성할 수 있다. 이와 다르게, 도면에 도시되지는 않았지만, 상기 접속 패드의 상기 단차부는 일측부(110)의 일면으로부터 접촉부(124)를 향하여 점차적으로 커지는 두께를 가질 수 있다. 이 경우에 있어서, 상기 단차부는 삼각형 또는 사다리꼴의 단면 형상을 가질 수 있다.
예를 들면, 상기 모듈 기판의 일측부(110)는 1mm 내지 1.5mm의 두께를 가질 수 있다. 접속 패드(120)의 접촉부(124)는 40㎛ 내지 50㎛의 제2 높이(H2)를 가질 수 있다. 단차부(122)의 제1 높이(H1)는 접촉부(124)의 제2 높이(H2)의 1/4 내지 3/4 범위 이내일 수 있다. 또한, 접속 패드(120)는 직사각형 형상을 가질 수 있다.
도 4는 메인 보드의 소켓에 삽입되도록 정렬된 메모리 모듈을 나타내는 단면도이고, 도 5는 메모리 모듈이 삽입될 때 소켓의 커넥터 핀에 발생하는 변위에 따른 삽입력을 나타내는 그래프이다.
도 4를 참조하면, 상기 모듈 기판의 일측부(110)는 메인 보드(10)의 소켓(20)에 삽입될 수 있다. 구체적으로, 소켓(20)의 개구부(22)는 일측부(110)를 수용할 수 있는 폭을 가질 수 있고, 소켓(20) 내에는 상기 모듈 기판의 접속 패드들(120)과의 전기적 접촉을 위한 커넥터 핀들(30)이 접속 패드들(120)과 대응되도록 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 모듈 기판의 일측부(110)는 메인 보드(10)의 소켓(20) 내에 억지끼움 방식에 의해 삽입되고, 소켓(20)의 커넥터 핀(30)은 순차적으로 접속 패드(120)의 단차부(122)를 거쳐 접촉부(124) 상에 안착될 수 있다.
도 5를 참조하면, 하나의 커넥터 핀(30)은 I 구간에서 상기 모듈 기판의 일측부(110)의 측면과 상부면을 따라 변형되고, Ⅱ 구간에서 접속 패드(120)의 단차부(122)를 따라 변형되고, Ⅲ 구간에서 접속 패드(120)의 접촉부(124)를 따라 변형되며, Ⅳ 구간에서 접속 패드(120)의 접촉부(124) 상에 안착된다.
도 5에 있어서, 종래 기술에 따른 커넥터 핀의 삽입력은 점선으로 도시되어 있다. 종래 기술과 비교할 때, 본 발명의 일 실시예에 따른 메모리 모듈의 삽입시에 발생된 커넥터 핀의 삽입력은 다단 형태로 증가하며, 삽입을 위해 요구되는 총 힘은 감소될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 메모리 모듈은 계단 형상의 적어도 하나의 단차를 갖는 단차부(122)를 구비하는 접속 패드(120)를 포함할 수 있다. 이에 따라, 상기 모듈 기판의 삽입시의 초기 삽입력을 감소시켜, 상기 메모리 모듈의 손상을 방지할 수 있다.
이하에서는, 도 1의 메모리 모듈을 제조하는 방법에 대하여 설명하기로 한다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 메모리 모듈의 제조 방법을 나타내는 단면도들이다.
도 6을 참조하면, 메인 보드의 소켓에 삽입되는 일측부(110)를 갖는 기판을 마련한다. 상기 기판은 서로 마주보는 제1 면 및 제2 면을 가질 수 있다. 이어서, 상기 기판의 일측부(110)를 따라 제1 패드 패턴들(112)을 형성한다.
본 발명의 일 실시예에 있어서, 상기 기판의 상기 제1 면 상에 소정의 패턴을 갖는 회로 배선(도시되지 않음)을 형성할 수 있다. 상기 기판의 제1 면 상에 구리 호일과 같은 도전막을 형성한 후, 상기 도전막을 패터닝하여 상기 회로 배선을 형성할 수 있다. 상기 회로 배선이 형성될 때, 상기 기판의 일측부(110)를 따라 상기 회로 배선과 전기적으로 연결되는 제1 패드 패턴들(112)이 함께 형성될 수 있다. 이 경우에 있어서, 제1 패드 패턴들(112)은 후술하는 도금 공정을 위한 도금 배선과 연결되는 시드층일 수 있다. 도면에 도시되지는 않았지만, 상기 제1 패드 패턴의 일단부는 도 1의 접속 패드를 형성하기 위한 이후의 도금 공정에 사용되는 도금 배선과 연결될 수 있다. 예를 들면, 상기 시드층은 구리(Cu)를 포함할 수 있다.
도 7을 참조하면, 제1 패드 패턴들(112) 상에, 제1 패드 패턴들(112)의 일단부들을 커버하는 마스크 패턴(114)을 형성한다. 예를 들면, 마스크 패턴(114)은 실리콘 산화물 또는 폴리머와 같은 절연 물질을 이용하여 형성할 수 있다. 이에 따라, 제1 패드 패턴들(112)의 일단부들은 마스크 패턴(114)에 의해 커버될 수 있다.
도 8을 참조하면, 제1 패드 패턴들(112) 상에 제1 패드 패턴(112)의 일단부를 노출시키는 제2 패드 패턴들(116)을 형성한다.
예를 들면, 상기 도금 배선과 연결된 제1 패드 패턴들(112)을 전극으로 이용하여 도금 공정을 수행하여 제2 패드 패턴들(116)을 형성할 수 있다.
도 9를 참조하면, 마스크 패턴(114)을 상기 기판으로부터 제거하여 상기 기판의 일측부(110)를 따라 단차부(122) 및 접촉부(124)를 갖는 다수개의 접속 패드들(120)을 형성한다.
구체적으로, 마스크 패턴(114)을 상기 기판으로부터 제거한 후, 제1 및 제2 패드 패턴들(112, 116) 상에 추가 도전막을 형성한다. 이어서, 제1 및 제2 패드 패턴들(112, 116)을 패터닝하여 상기 기판의 일측부(110)를 따라 단차부(122) 및 접촉부(124)를 갖는 다수개의 접속 패드들(120)을 형성한다.
예를 들면, 추가 도전막은 금(Au) 또는 니켈(Ni) 등을 이용하여 형성할 수 있다. 상기 추가 도전막은 단일층 또는 복합층으로 구성될 수 있다. 또한, 상기 추가 도전막을 형성하는 공정 또는 상기 제1 및 제2 패드 패턴들을 패터닝하는 공정은 선택적으로 수행될 수 있으며, 공정의 단순화를 위하여 생략될 수 있다.
이 후, 상기 기판의 제2 측면에 상술한 공정들을 수행하여 상기 기판의 일측부(110)를 따라 상기 접속 패드들을 형성할 수 있다.
이어서, 상기 기판의 적어도 일면 상에 접속 패드들(120)과 전기적으로 연결되는 적어도 하나의 반도체 패키지를 실장시켜 도 1의 메모리 모듈(100)을 완성한다.
도 10 내지 도 12는 본 발명의 다른 실시예들에 따른 메모리 모듈을 나타내는 사시도들이다.
도 10을 참조하면, 접속 패드(120)는 단차부(122)와 접촉부(124) 사이에 연결부(123)를 더 포함할 수 있다. 연결부(123)는 완만한 경사면을 가질 수 있다.
이에 따라, 커넥터 핀이 접속 패드(120)의 단차부(122)로부터 접촉부(124)로 이동할 때, 상기 커넥터 핀에 발생하는 삽입력은 더욱 부드럽게 변화되어 상기 메모리 모듈의 삽입을 더욱 용이하게 할 수 있다.
상술한 접속 패드의 연결부(123)를 형성하기 위하여, 도 8의 마스크 패턴(114)을 형성하는 공정에 있어서 추가적인 공정들이 수행될 수 있다.
예를 들면, 제1 패드 패턴(112)의 일단부를 커버하도록 식각 선택비가 다른 제1 및 제2 마스크 패턴들을 형성할 수 있다. 상기 제1 마스크 패턴은 제1 패드 패턴(112)의 일단부 상에 형성되며 연결부(123)를 정의하도록 완만한 경사면을 가질 수 있다. 상기 제2 마스크 패턴은 상기 제1 마스크 패턴 및 상기 모듈 기판의 일측부(110) 상에 형성될 수 있다. 이어서, 상기 제1 마스크 패턴만을 제거하고 상기 제2 마스크 패턴에 의해 노출된 부분 상에 제2 패드 패턴을 형성함으로써, 도 10의 연결부(123) 및 접촉부(124)를 동시에 형성할 수 있다.
이와 다르게, 제1 패드 패턴(112) 상에 제2 패드 패턴(116)을 형성한 후에, 제2 패드 패턴(116)을 부분적으로 제거하여, 도 10의 연결부(123) 및 접촉부(124)를 동시에 형성할 수 있다.
도 11을 참조하면, 접속 패드(120)의 단차부(122)는 계단 형상의 다단 구조를 가질 수 있다. 구체적으로, 단차부(122)는 제1 높이(H1)를 갖는 제1 단차부(122a) 및 제1 높이(H1)보다 큰 제2 높이(H2)를 갖는 제2 단차부(122b)를 포함할 수 있다. 이 경우에 있어서, 접속 패드(120)의 접촉부(124)는 제2 높이(H2)보다 큰 제3 높이(H3)를 가질 수 있다.
따라서, 다단 구조를 갖는 단차부(122)에 의해 커넥터 핀들은 일측부(110)로부터 접촉부(124)까지 좀더 완만하게 이동하여 상기 메모리 모듈의 삽입을 더욱 용이하게 할 수 있다.
상술한 접속 패드의 단차부(122)를 형성하기 위하여, 도 7 및 도 8에 도시된 공정들과 유사한 공정들을 반복적으로 수행함으로써, 계단 형상의 다단 구조를 갖는 단차부(122)를 형성할 수 있다.
도 12를 참조하면, 접속 패드(120)는 모듈 기판의 일측부(110)를 따라 교호적으로 배열되는 다수개의 제1 및 제2 패드들(120a, 120b)을 포함할 수 있다. 제1 패드(120a)의 접촉부(124a)는 일측부(110)로부터 제1 거리(D1)만큼 이격되고, 제2 패드(120b)의 접촉부(124b)는 일측부(110)로부터 제1 거리(D1)보다 더 큰 제2 거리(D2)만큼 이격될 수 있다.
도 12에 도시된 바와 같이, 제1 및 제2 패드들(120a, 120b)이 서로 교호적으로 배열될 수 있다. 이와 다르게, 제1 그룹의 서로 인접한 제1 패드들(120a)과 제2 그룹의 서로 인접한 제2 패드들(120b)이 서로 교호적으로 배열될 수 있다.
따라서, 전체 커넥터 핀들 중 일부 커넥터 핀들은 제1 패드들(120a)의 접촉부들(124a) 상에 먼저 접촉하고, 나머지 커넥터 핀들은 제2 패드들(120b)의 접촉부들(124b) 상에 나중에 접촉하게 된다. 이에 따라, 전체 커넥터 핀들에 작용하는 삽입력들은 메모리 모듈이 삽입되는 구간별로 시간적으로 분할되어 발생되므로, 상기 모듈 기판의 삽입시의 초기 삽입력을 감소시킬 수 있다.
상술한 제1 및 제2 패드들을 형성하기 위하여, 도 7의 마스크 패턴(114)을 형성하는 공정에 있어서, 마스크 패턴(114)이 요철 구조를 갖도록 형성될 수 있다. 요철 구조의 마스크 패턴(114)에 의해 커버되는 제1 패드 패턴들(112)의 일단부들을 일측부(110)로부터 서로 다른 거리를 가질 수 있다.
상술한 바와 같이, 본 발명에 따른 메모리 모듈은 모듈 기판의 일측부를 따라 배열되며, 상기 일측부의 일면으로부터 제1 높이를 갖는 단차부 및 상기 제1 높이보다 큰 제2 높이를 갖는 접촉부를 갖는 다수개의 접속 패드들을 포함할 수 있다. 상기 단차부는 계단 형상의 적어도 하나의 단차를 가질 수 있다.
따라서, 상기 모듈 기판을 메인 보드의 소켓에 삽입할 때 상기 소켓의 커넥터 핀에 발생하는 삽입력을 감소시켜, 상기 메모리 모듈의 손상을 방지할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 메인 보드 20 : 소켓
22 : 개구부 30 : 커넥터 핀
100 : 메모리 모듈 110 : 삽입부
112 : 제1 패드 패턴 114 : 마스크 패턴
116 : 제2 패드 패턴 120 : 접속 패드
122 : 단차부 123 : 연결부
124 : 접촉부 200 : 반도체 패키지

Claims (9)

  1. 메인 보드의 소켓에 삽입되는 일측부를 갖는 모듈 기판;
    상기 모듈 기판의 상기 일측부를 따라 배열되며, 상기 일측부의 일면으로부터 제1 높이를 갖는 단차부 및 상기 제1 높이보다 큰 제2 높이를 갖는 접촉부를 갖는 다수개의 접속 패드들; 및
    상기 모듈 기판의 적어도 일면에 실장되며, 상기 접속 패드들과 전기적으로 연결되는 적어도 하나의 반도체 패키지를 포함하고,
    다수개의 상기 접속 패드들은 상기 일측부를 따라 교호적으로 배열되는 다수개의 제1 및 제2 패드들을 포함하고,
    상기 제1 패드의 접촉부는 상기 일측부로부터 제1 거리만큼 이격되고, 상기 제2 패드의 접촉부는 상기 일측부로부터 상기 제1 거리보다 더 큰 제2 거리만큼 이격되는 것을 특징으로 하는 메모리 모듈.
  2. 제 1 항에 있어서, 상기 접속 패드의 상기 단차부와 상기 접촉부는 상기 모듈 기판의 상기 일측부로부터 순차적으로 배열되는 것을 특징으로 하는 메모리 모듈.
  3. 제 1 항에 있어서, 상기 접속 패드는 상기 단차부와 상기 접촉부 사이에서 완만한 경사를 갖는 연결부를 더 포함하는 것을 특징으로 하는 메모리 모듈.
  4. 제 1 항에 있어서, 상기 접속 패드의 상기 단차부는 계단 형상의 다단 구조를 갖는 것을 특징으로 하는 메모리 모듈.
  5. 제 4 항에 있어서, 상기 단차부는 상기 제1 높이를 갖는 제1 단차부 및 상기 제1 높이보다 크고 상기 제2 높이보다 작은 제3 높이를 갖는 제2 단차부를 포함하는 것을 특징으로 하는 메모리 모듈.
  6. 삭제
  7. 제 1 항에 있어서, 상기 모듈 기판의 일측부는 상기 메인 보드의 상기 소켓 내에 억지끼움 방식에 의해 삽입되고, 상기 소켓의 커넥터 핀은 순차적으로 상기 접속 패드의 상기 단차부를 거쳐 상기 접촉부 상에 안착하는 것을 특징으로 하는 메모리 모듈.
  8. 제 1 항에 있어서, 상기 접속 패드는 직사각형 형상을 갖는 것을 특징으로 하는 메모리 모듈.
  9. 제 1 항에 있어서, 상기 단차부 및 상기 접촉부는 일체로 형성되는 것을 특징으로 하는 메모리 모듈.
KR1020100096695A 2010-10-05 2010-10-05 메모리 모듈 및 이의 제조 방법 KR101719699B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100096695A KR101719699B1 (ko) 2010-10-05 2010-10-05 메모리 모듈 및 이의 제조 방법
US13/213,394 US8641453B2 (en) 2010-10-05 2011-08-19 Memory module and method of manufacturing a memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096695A KR101719699B1 (ko) 2010-10-05 2010-10-05 메모리 모듈 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120035289A KR20120035289A (ko) 2012-04-16
KR101719699B1 true KR101719699B1 (ko) 2017-03-27

Family

ID=45890187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096695A KR101719699B1 (ko) 2010-10-05 2010-10-05 메모리 모듈 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8641453B2 (ko)
KR (1) KR101719699B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000352U (ko) 2020-07-31 2022-02-08 주식회사 엔바이오 분리편이 구비된 환제 내장용 음료 용기 마개

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2431388T3 (es) * 2005-11-08 2013-11-26 Vertex Pharmaceuticals Incorporated Compuesto heterocíclico útil como un modulador de transportadores de casete de unión a ATP
CN201657501U (zh) * 2010-01-29 2010-11-24 比亚迪股份有限公司 一种线路板金手指
WO2012151371A2 (en) * 2011-05-03 2012-11-08 Cardioinsight Technologies, Inc. High-voltage resistance for a connector attached to a circuit board
JP5930069B2 (ja) * 2012-12-18 2016-06-08 日本電気株式会社 電子基板及びそのコネクタ接続構造
US10026630B2 (en) * 2014-05-27 2018-07-17 Applied Materials, Inc. Retention and insulation features for lamp
US10263352B2 (en) * 2016-06-10 2019-04-16 Te Connectivity Corporation Electrical contact pad for electrically contacting a connector
US20200083623A1 (en) * 2016-12-30 2020-03-12 Intel Corporation Dual in-line memory modules and connectors for increased system performance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010600A (ja) * 2008-06-30 2010-01-14 Canon Inc 回路基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2959758A (en) * 1955-12-29 1960-11-08 Western Electric Co Printed circuit board
US3109958A (en) * 1961-06-22 1963-11-05 Sylvania Electric Prod Electroluminescent devices with overload protection
US4095866A (en) * 1977-05-19 1978-06-20 Ncr Corporation High density printed circuit board and edge connector assembly
US4464832A (en) * 1981-05-14 1984-08-14 Amp Incorporated Method of making cartridge connector system
US5236372A (en) * 1991-02-20 1993-08-17 Nec Corporation No-insertion force connector assembly
US5205738A (en) * 1992-04-03 1993-04-27 International Business Machines Corporation High density connector system
JP3166460B2 (ja) * 1993-12-24 2001-05-14 松下電器産業株式会社 コネクタの実装方法
US5468920A (en) * 1994-07-22 1995-11-21 Apple Computer, Inc. Printed circuit board having raised conductor pads
US5865631A (en) * 1997-04-10 1999-02-02 International Business Machines Corporation Method for reducing shorts on a printed circuit board edge connector
US6296499B1 (en) * 1998-03-13 2001-10-02 The Whitaker Corporation Contact for error resistant coupling of electrical signals
US6102742A (en) * 1998-06-30 2000-08-15 Methode Electronics, Inc. Electrical connector having variable resistance contacts
JP2000113920A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp モジュール
US6634561B1 (en) * 1999-06-24 2003-10-21 Sandisk Corporation Memory card electrical contact structure
KR200206611Y1 (ko) 2000-07-22 2000-12-01 이진호 안전밸브 장치
JP3894774B2 (ja) * 2001-10-31 2007-03-22 富士通株式会社 カードエッジコネクタ及びその製造方法、電子カードならびに電子機器
US7758351B2 (en) * 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7303400B2 (en) * 2004-01-27 2007-12-04 United Microelectronics Corp. Package of a semiconductor device with a flexible wiring substrate and method for the same
KR100564620B1 (ko) * 2004-03-31 2006-03-29 삼성전자주식회사 열방출 특성을 개선한 메모리 모듈, 메모리 모듈용 소켓및 이를 이용한 메모리 모듈용 소켓 사용방법
WO2006059412A1 (ja) * 2004-11-30 2006-06-08 Sharp Kabushiki Kaisha 配線基板、接続構造及び装置
CN2773936Y (zh) * 2004-12-30 2006-04-19 富士康(昆山)电脑接插件有限公司 电连接器
JP2006236657A (ja) * 2005-02-23 2006-09-07 Nec Corp コネクタ装置
TWI313716B (en) * 2005-06-07 2009-08-21 Phoenix Prec Technology Corp Metal electroplating process of electrically connecting pad structure on circuit board and structure thereof
TWM290311U (en) * 2005-10-28 2006-05-01 Chicony Electronics Co Ltd Flexible PCB
TWM314988U (en) * 2006-12-29 2007-07-01 Innolux Display Corp Flexible printed circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010600A (ja) * 2008-06-30 2010-01-14 Canon Inc 回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000352U (ko) 2020-07-31 2022-02-08 주식회사 엔바이오 분리편이 구비된 환제 내장용 음료 용기 마개

Also Published As

Publication number Publication date
KR20120035289A (ko) 2012-04-16
US20120083139A1 (en) 2012-04-05
US8641453B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
KR101719699B1 (ko) 메모리 모듈 및 이의 제조 방법
US7645147B2 (en) Electrical connector having a flexible sheet and one or more conductive connectors
CN103109367B (zh) 可堆叠的模塑微电子封装
JP4577905B2 (ja) 金属コンタクトｌｇａソケット
JP4294078B1 (ja) 両面接続型コネクタ
US8167644B2 (en) Electrical connector for an electronic module
US7022552B2 (en) Semiconductor device and method for fabricating semiconductor device
US20090215287A1 (en) Substrate Connecting Member and Connecting Structure
US10573614B2 (en) Process for fabricating a circuit substrate
US20090308641A1 (en) Chip having side protection terminal and package using the chip
EP1665379B1 (en) Electronic package having a folded flexible substrate and method of manufacturing the same
US8172615B2 (en) Electrical connector for an electronic module
US6848936B2 (en) Electronic assembly having a socket with features that ensure alignment in X- and Y-directions of a component held thereby
US20140335705A1 (en) Electrical connector
EP1611644B1 (en) An electronic assembly having angled spring portions
JP4359196B2 (ja) 凸型スパイラル状接触子、それを用いた電子部品用接続端子、コネクタ、および、その製造方法
KR20100093359A (ko) 반도체 모듈의 제조 방법
CN100542385C (zh) 金属触点接点栅格阵列插座
US20050227510A1 (en) Small array contact with precision working range
KR100649865B1 (ko) 반도체 패키지 제조용 부재
KR100375248B1 (ko) 기판에 반도체 칩을 실장하기 위한 방법, 및 기판에실장하기에 적합한 반도체 장치
KR20170031828A (ko) 패키지 기판
CN116722420A (zh) 连接器及其制造方法
US9832887B2 (en) Micro mechanical anchor for 3D architecture
KR100675703B1 (ko) 커넥터 세트

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 4