KR101715633B1 - 흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법 - Google Patents

흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법 Download PDF

Info

Publication number
KR101715633B1
KR101715633B1 KR1020150082030A KR20150082030A KR101715633B1 KR 101715633 B1 KR101715633 B1 KR 101715633B1 KR 1020150082030 A KR1020150082030 A KR 1020150082030A KR 20150082030 A KR20150082030 A KR 20150082030A KR 101715633 B1 KR101715633 B1 KR 101715633B1
Authority
KR
South Korea
Prior art keywords
black
transition metal
effect transistor
field effect
phosphorus
Prior art date
Application number
KR1020150082030A
Other languages
English (en)
Other versions
KR20160145903A (ko
Inventor
박배호
이상익
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to KR1020150082030A priority Critical patent/KR101715633B1/ko
Publication of KR20160145903A publication Critical patent/KR20160145903A/ko
Application granted granted Critical
Publication of KR101715633B1 publication Critical patent/KR101715633B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/16Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide
    • H01L21/161Preparation of the foundation plate, preliminary treatment oxidation of the foundation plate, reduction treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전이금속을 이용하여 흑린(black phosphorus) 표면에 형성된 산화층을 환원시키는 방법에 관한 것으로서, 흑린 파편을 박리하는 단계; 및 상기 박리된 흑린 표면에 전이금속을 증착하는 단계;를 포함한다.
상기와 같은 본 발명에 따르면, 산화층이 형성된 흑린(black phosphorus)표면에 전이금속을 증착함으로써, 간단한 방법으로 흑린(black phosphorus)의 산화로 인한 전기적 성능 저하를 개선하고 저차원 고성능 반도체 소재로 응용 가능한 효과가 있다.

Description

흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법{FIELD EFFECT TRANSISTOR COMPRISING BLACK PHOSPHORUSBLACK AND PHOSPHORUS REDUCTION AND PASSIVATION METHOD BY TRANSITION METAL}
본 발명은 흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용하여 흑린(black phosphorus) 표면에 형성된 산화층을 환원시키는 방법에 관한 것으로서, 더욱 상세하게는 산소와의 높은 반응성에 의해 표면이 산화된 흑린(black phosphorus)에 전이금속을 이용하여 환원하는 것이다.
흑린(black phosphorus)은 인과 원소는 같지만 모양과 성질이 다른 동소체이다. 흑린은 그래핀처럼 층상구조를 가짐으로써 박리법을 이용하여 2차원 구조로의 제작이 가능하다. 또한 밴드갭(band gap)이 없어서 반도체로 응용되기 어려운 그래핀과 달리 흑린은 열린 밴드갭 구조를 가지므로 뛰어난 전기적성질을 지닌다. 따라서, 2차원 구조로 제작된 흑린(blakc phosphorus)의 전기적 특성이 우수하여 그래핀, 이황화몰리브덴(MoS2) 및 이황화텅스텐(WS2)과 함께 실리콘 기반의 반도체 소자의 한계를 뛰어넘을 수 있는 미래소자의 재료로써 많은 연구가 이루어지고 있다.
하지만 흑린(black phosphorus)은 산소와의 높은 반응성으로 인해 대기중에서 쉽게 산화되어 전기적 특성이 저하되는 문제가 있다. 이러한 문제를 해결하기 위해 소자 제작간에 산소와의 접촉을 차단하고 보호층을 증착하는 방법으로 산화가 되는 것을 줄일 수 있으나 소자제작에 어려움이 있다.
본 발명의 목적은, 대기 중에서의 산소와의 높은 반응성에 의해 흑린(black phosphorus) 표면에 형성된 산화층을 전이금속을 이용하여 환원시킴으로써, 고성능 흑린(black phosphorus) 소자제작에 응용 가능한 간단하면서도 새로운 환원방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예를 따른 흑린을 포함하는 전계효과 트랜지스터는 기판; 상기 기판 위에 형성되는 흑린 층; 및 상기 흑린 층 위에 형성되는 전이금속 층을 포함한다.
또한, 상기 전이금속 층은 상기 전이금속 층은 Al, Ti, Cr, Cu, Ag, Ni, Fe, Co, V, Zn, Zr, Y, Nb, Mo, Ta, Hf, 및 La로 이루어진 군에서 선택되는 1이상을 포함하는 것일 수 있다.
본 발명의 다른 실시예에 따른 전이금속을 이용한 흑린 환원 및 산화 방지 방법은 (1) 흑린 파편을 박리하는 단계; 및 (2) 상기 박리된 흑린 표면에 전이금속을 증착하는 단계를 포함한다.
또한, 상기 (1) 단계는 기계적 박리법을 이용하여 흑린 파편을 박리할 수 있다.
또한, 상기 (2) 단계에서 전이금속은 Al, Ti, Cr, Cu, Ag, Ni, Fe, Co, V, Zn, Zr, Y, Nb, Mo, Ta, Hf, 및 La로 이루어진 군에서 선택되는 1이상인 것일 수 있다.
또한, 상기 (2) 단계는 전자빔 증착기, 열 증착기, ALD 중 어느 하나를 이용하여 전이금속을 증착할 수 있다.
상기와 같은 본 발명에 따르면, 산화층이 형성된 흑린(black phosphorus)표면에 전이금속을 증착함으로써, 간단한 방법으로 흑린(black phosphorus)의 산화로 인한 전기적 성능 저하를 개선하고 저차원 고성능 반도체 소재로 응용 가능한 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 흑린을 포함하는 전계효과 트랜지스터의 구조도이다.
도 2(a) 내지 도 2(f)는 금(Au)을 산화층에 형성된 흑린 표면에 증착한 후 이를 대기에 노출시켜 시간의 경과에 따른 변화를 나타내는 AFM 표면지형도(topography) 이미지이다.
도 3(a) 내지 도 3(f)는 알루미늄(Al)을 산화층에 형성된 흑린 표면에 증착한 후 이를 대기에 노출시켜 시간의 경과에 따른 변화를 나타내는 AFM 표면지형도(topography) 이미지이다.
도 4(a) 및 도 4(b)는 박리법을 이용하여 이산화규소(SiO2) 기판 위에 제작된 흑린의 표면에 각각 금과 알루미늄을 증착 후 대기 노출시간에 따른 라만 측정결과를 도시한 것이다.
도 5(a) 및 도 5(b)는 흑린 전계효과 트랜지스터 소자에 금(Au)과 알루미늄(Al)을 증착 후 대기 노출시간에 따른 전기적 특성 측정결과이다.
이하, 본 발명을 상세히 설명한다.
도 1를 참조하면, 본 발명의 일 측면에 따른 흑린을 포함하는 전계효과 트랜지스터(100)는 기판(110), 기판(110) 위에 형성되는 흑린 층(120) 및 흑린 층(120) 위에 형성되는 전이금속 층(130)을 포함한다.
기판(110)은 이산화규소(SiO2) 기판일 수 있다. 이산화규소는 절연체로서 전계효과 트랜지스터 소자에서 게이트 부도체로 이용이 가능하다. 이산화규소 기판위에 흑린을 박리함으로써 전계효과 트랜지스터 소자 제작이 가능하다.
흑린 층(120)은 기판(110) 위에서 흑린을 박리하여 흑린 층(120)을 형성할 수 있다.
전이금속 층(130)은 전자빔 증착기, 열 증착기, ALD 중 어느 하나를 이용하여 전이금속을 증착할 수 있다. 전이금속 층(130)은 2 내지 8nm의 두께로 증착할 수 있다. 바람직하게 전이금속 층(130)의 두께는 2 내지 4nm일 수 있다. 전이금속 층(130)의 두께가 4nm를 초과하면, 흑린을 통하여 흘러야하는 전류가 전이금속을 통하여 흐르게 되어, 흑린만을 통하여 전류가 흐를 때 보다 전계효과 트랜지스터의 성능이 저하될 수 있다.
전이금속 층(130)은상기 전이금속 층은 Al, Ti, Cr, Cu, Ag, Ni, Fe, Co, V, Zn, Zr, Y, Nb, Mo, Ta, Hf, 및 La로 이루어진 군에서 선택되는 1이상을 포함하는 것일 수 있다. 흑린보다 산소와의 반응성이 큰 것으로 이온화 에너지가 낮은 전이금속을 포함할 수 있다. 바람직하게 전이금속은 알루미늄(Al) 또는 티타늄(Ti)일 수 있다. 알루미늄 또는 티타늄은 전이금속 중에서 이온화 에너지가 낮은 금속으로써, 환원력이 강하며, 이를 이용하여 흑린 표면에 형성된 산화물을 환원시키는 것이 가능하다.
본 발명의 다른 측면에 따른 전이금속을 이용한 흑린 환원 및 산화 방지 방법은 흑린 파편을 박리하는 단계; 및 박리된 흑린 표면에 전이금속을 증착하는 단계를 포함한다.
흑린 파면을 박리하는 단계는 기판위에서 박리할 수 있다. 기판은 이산화규소(SiO2) 기판일 수 있다. 이산화규소는 절연체로서 전계효과 트랜지스터 소자에서 게이트 부도체로 이용이 가능하다. 이산화규소 기판위에 흑린을 박리함으로써 전계효과 트랜지스터 소자 제작이 가능하다.
흑린의 파편을 박리하는 단계는 박리법을 이용할 수 있다. 바람직하게는 기계적 박리법을 이용할 수 있다. 박리법은 흑린 파편을 함유하는 물질로부터 기계적 수단인 접착 테이프를 이용하여 흑린 파편을 2차원 구조로 박리할 수 있다.
상기 전이금속은 Al, Ti, Cr, Cu, Ag, Ni, Fe, Co, V, Zn, Zr, Y, Nb, Mo, Ta, Hf, 및 La로 이루어진 군에서 선택되는 1이상인 것일 수 있다. 흑린보다 산소와의 반응성이 큰 것으로 이온화 에너지가 낮은 전이금속일 수 있다. 바람직하게 알루미늄(Al) 또는 티타늄(Ti)일 수 있다. 알루미늄 또는 티타늄은 전이금속 중에서 이온화에너지가 낮은 금속들로써, 환원력이 강하며, 이를 이용하여 흑린 표면에 형성된 산화물을 환원시키는 것이 가능하다.
상기 박리된 흑린 표면에 전이금속을 증착하는 단계는 전자빔 증착기, 열 증착기, ALD 중 어느 하나를 이용하여 전이금속을 증착할 수 있다. 전자빔 증착기는 전자빔소스(electron beam source)에 전류를 공급하여 나오는 전자를 증착재료에 위치시켜 증착재료가 전자의 충돌로 가열되고 증발함으로써 증착이 가능하고, 전이금속을 흑린표면에 증착할 때 10-5 내지 10-7Torr의 압력 하에서 전이금속을 흑린 표면에 증착할 수 있다. 전이금속은 2 내지 8nm의 두께로 증착할 수 있다. 전이금속 층(130)의 두께가 4nm를 초과하면, 흑린을 통하여 흘러야하는 전류가 전이금속을 통하여 흐르게 되어, 흑린만을 통하여 전류가 흐를 때 보다 전계효과 트랜지스터의 성능이 저하될 수 있다.
금속박막을 증착하는 대표적인 방법은 플라즈마를 이용한 스퍼터(sputter) 방법과 전자빔 및 열을 이용한 증발(evaporation)방법이 있다. 스퍼터 방법은 박막형성간에 높은 운동에너지로 인해 그래핀, 이황화몰리브덴(MoS2), 이황화텅스텐(WS2) 및 인화붕소(BP) 등과 같은 2차원 물질에 결함을 유발한다. 반면, 증발 방법은 흡착에 의해 박막이 형성되기 때문에 2차원 물질에 금속박막을 성장시킬 경우 2차원 물질에 결함을 최소화할 수 있다. 따라서, 전자빔 증착기를 이용하여 전이금속을 증착하는 것이 바람직하다. 또한 본 발명에서와 같이 수 nm 두께의 얇은 전이금속을 증착하는 경우에는 증발 방법뿐만 아니라 원자층 증착(atomic layer deposition, ALD) 방법 또한 흡착에 의한 박막 증착법이므로 전이금속을 흑린 표면에 증착하는데 이용할 수 있다.
본 발명의 또 다른 측면에 따른 전이금속을 이용한 흑린 환원 및 산화 방지 방법에 의하여 흑린의 환원 정도를 확인하기 위하여 다음의 단계들을 포함할 수 있다.
흑린 파편을 박리법을 이용하여 이산화규소(SiO2)기판위에 박리하는 단계; 원자간력 현미경(atomic force microscopy, AFM)을 이용하여 박리된 흑린의 표면 산화상태를 확인하는 단계; 각각 금(Au), 알루미늄(Al) 전이금속을 박리된 흑린 표면에 증착하는 단계; 전이금속 증착 후 AFM을 이용하여 대기 노출시간에 따른 표면 산화상태를 확인하는 단계; 전이금속 증착 후 대기 노출시간에 따른 라만 강도(intensity) 변화를 확인하는 단계; 흑린 트랜지스터를 제작하는 단계; 및 전이금속 증착 후 전류-전압(current-voltage) 측정을 통한 대기 노출기산에 따른 전기적특성 변화를 확인하는 단계를 포함할 수 있다.
도 2(a) 내지 도 2(f)는 금(Au)을 산화층에 형성된 흑린 표면에 증착한 후 이를 대기에 노출시켜 시간의 경과에 따른 변화를 나타내는 AFM 표면지형도(topography) 이미지이다. 도 2(a)를 참조하면, 대기 중에서 박리법을 이용하여 이산화규소(SiO2) 기판위에 제작된 흑린 시료 표면에 구형의 산화층이 형성되었음을 확인할 수 있다. 대기 중에서 박리된 흑린 시료 표면에 산화반응이 적은 금(Au) 박막을 전자빔 증착기를 이용하여 약 8nm 두께로 증착 후 AFM 표면지형도 측정 결과 도 2(b)에서와 같이 산화층의 크기가 증가한 것을 확인할 수 있다. 도 2(c), (d), (e), (f) 각각은 금(Au) 박막 증착 후 대기 노출시간 (각각 1일, 5일, 10일, 15일)에 따른 AFM 표면지형도 측정 결과로써 대기 노출 시간이 지남에 따라 구형의 산화층의 크기가 증가하며 대기 노출 시간이 10일 경과 후 (도 2(e)) 흑린 표면에 전체에 산화층이 형성됨을 확인할 수 있다.
도 3(a) 내지 도 3(f)는 알루미늄(Al)을 산화층에 형성된 흑린 표면에 증착한 후 이를 대기에 노출시켜 시간의 경과에 따른 변화를 나타내는 AFM 표면지형도(topography) 이미지이다. 도 3(a)를 참조하면, 대기중에서 박리법을 이용하여 이산화규소(SiO2) 기판위에 제작된 흑린 시료 표면에 구형의 산화층이 형성되었음을 확인 할 수 있다. 대기 중에서 박리된 흑린 시료 표면에 산화반응이 큰 알루미늄(Al) 박막을 전자빔 증착기를 이용하여 약 8nm 두께로 증착 후 AFM 표면지형도 측정 결과 도 3(b)에서와 같이 산화층의 크기 및 분포가 크게 감소한 것을 확인할 수 있다. 도 3(c), (d), (e), (f) 각각은 알루미늄(Al) 박막 증착 후 대기 노출시간 (각각 1일, 5일, 10일, 15일)에 따른 AFM 표면지형도 측정 결과로써 대기 노출 시간이 지남에 따른 산화층의 변화를 보이지 않는다. 도 2의 결과와 비교하였을 때 산화반응이 큰 알루미늄(Al)을 증착시 흑린 표면에 형성된 산화층을 환원시킬 수 있으며 대기 노출시간에 따른 산소 및 습기에 의한 흑린 표면 산화를 예방할 수 있음을 확인할 수 있다.
도 4(a) 및 도 4(b)는 박리법을 이용하여 이산화규소(SiO2) 기판 위에 제작된 흑린의 표면에 각각 금(도 4(a))과 알루미늄(도 4(b))을 증착 후 대기 노출시간에 따른 라만 측정결과를 도시한 것이다. 도 4(a)을 참조하면, 검정색 선은 흑린을 SiO2 기판 위에 박리 후 라만 측정결과로써 흑린 결정에서의 A1 g, B2g, A2 g 포논 모드(phono mode)를 확인할 수 있다. 도 4(a)의 빨강색 선은 산화반응이 적은 금(Au) 박막을 전자빔 증착기를 이용하여 8nm 두께로 증착후 라만 측정결과로써 증착된 금(Au) 박막에 의해 라만 피크(peak)의 크기는 줄었으나 흑린 결정에서의 A1 g, B2g, A2 g 포논 모드(phono mode)를 확인할 수 있다. 도 4(a)의 파랑색 선은 대기 노출시간 15일 경과 후 라만 측정결과로써 흑린 결정에서의 A1 g, B2g, A2 g 포논 모드 피크(phono mode peak)가 현저히 줄어들었음을 확인할 수 있다. 이 결과를 토대로 대기에 노출된 흑린이 산소 및 습기에 의해 산화되어 흑린 결정성이 저하되었음을 예상할 수 있다. 도 4(b)을 참조하면, 검정색 선은 흑린을 SiO2 기판 위에 박리 후 라만 측정결과로써 흑린 결정에서의 A1 g, B2g, A2 g 포논 모드(phono mode)를 확인할 수 있다. 도 4(b)의 빨강색 선은 산화반응이 큰 알루미늄(Al) 박막을 전자빔 증착기를 이용하여 8nm 두께로 증착 후 라만 측정결과로써 증착된 알루미늄(Al) 박막에 의해 라만 피크(peak)의 크기는 줄었으나 흑린 결정에서의 A1 g, B2g, A2 g 포논 모드(phono mode)를 확인할 수 있다. 도 4(b)의 파랑색 선은 대기 노출시간 15일 경과 후 라만 측정결과로써 흑린 결정에서의 A1 g, B2g, A2 g 포논 모드(phono mode)의 피크(peak)가 크게 변하지 않음을 확인 할 수 있다. 이 결과를 토대로 산화반응이 큰 알루미늄(Al)을 증착시 대기 노출시간에 따른 산소 및 습기에 의한 흑린 표면 산화를 예방할 수 있음을 확인할 수 있다.
도 5(a) 및 도 5(b)는 흑린 전계효과 트랜지스터 소자에 금(Au)과 알루미늄(Al)을 증착후 대기 노출시간에 따른 전기적 특성 측정결과이다. 도 5(a)는 제작된 전계효과 트랜지스터 소자에 산화반응이 적은 금(Au) 박막 증착 후 대기노출 시간에 따른 전기적 특성 변화를 나타낸다. 금(Au) 박막을 증착하기 전(검정색 선)의 전류-게이트(current-gate) 측정결과 P-type 트랜지스터 특성을 보이며 금(Au) 박막 증착 후(빨강색 선)의 전류-게이트(current-gate) 특성이 크게 변하지 않았음을 확인할 수 있다. 하지만 대기 노출시간 5일 경과 후 (초록색 선) 전기적 특성이 크게 감소함을 확인 할 수 있다. 이는 산화에 의한 흑린 전계효과 트랜지스터 소자의 성능저하로 이해할 수 있다.
도 5(b)는 제작된 전계효과 트랜지스터 소자에 산화반응이 큰 알루미늄 박막 증착 후 대기노출 시간에 따른 전기적 특성 변화를 나타낸다. 알루미늄 박막을 증착하기 전(검정색 선)의 전류-게이트(current-gate) 측정결과 P-type 트랜지스터 특성을 보이며 알루미늄 박막 증착 후(빨간색 선)의 전류-게이트(current-gate) 측정결과 흑린 표면에 형성된 산화층의 환원에 의한 전자(electron) 도핑효과로 전하 중립점(charge nuetral ponit)이 음전압 쪽으로 이동함을 확인할 수 있다. 뿐만 아니라 대기 노출시간 15일 경과 후 (하늘색 선)에도 전기적 특성이 저하되기는 하나 도 5(a)와 비교하였을 때 특성저하가 현저히 줄어들었음을 확인 할 수 있다.
이상, 본 발명내용의 특정한 부분을 상세히 기술하였는바, 당업계의 통상의 지식을 가진 자에게 있어서, 이러한 구체적인 기술은 단지 바람직한 실시양태일 뿐이며, 이에 의해 본 발명의 범위가 제한되는 것이 아닌 점은 명백할 것이다. 따라서 본 발명의 실질적인 범위는 첨부된 청구항들과 그것들의 등가물에 의해 정의된다고 할 것이다.

Claims (6)

  1. 기판;
    상기 기판 위에 형성되는 흑린 층; 및
    상기 흑린 층 위의 전체에 적층되어 형성되는 전이금속 층을 포함하며,
    상기 전이금속은 Al, Ti, Cr, Cu, Ag, Ni, Fe, Co, V, Zn, Zr, Y, Nb, Mo, Ta, Hf, 및 La로 이루어진 군에서 선택되는 1 종 인 것을 특징으로 하는 전계효과 트랜지스터.
  2. 삭제
  3. (1) 기판 위에 흑린 파편을 2차원 구조로 박리하는 단계; 및
    (2) 상기 박리된 흑린 표면의 전체에 적층되어 형성되는 전이금속을 증발 또는 흡착에 의한 박막 증착법으로 증착하는 단계를 포함하며,
    상기 전이금속은 Al, Ti, Cr, Cu, Ag, Ni, Fe, Co, V, Zn, Zr, Y, Nb, Mo, Ta, Hf, 및 La로 이루어진 군에서 선택되는 1종 인 것을 특징으로 하는 전계효과 트랜지스터의 제조방법.
  4. 제 3 항에 있어서,
    상기 (1) 단계는
    기계적 박리법을 이용하여 흑린 파편을 박리하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법.
  5. 삭제
  6. 제 3 항에 있어서,
    상기 (2)단계의 증발 또는 흡착에 의한 박막 증착법은
    전자빔 증착기, 열 증착기, 원자층 증착 방법(atomic layer deposition, ALD)중 어느 하나를 이용하여 전이금속을 증착하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법.
KR1020150082030A 2015-06-10 2015-06-10 흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법 KR101715633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150082030A KR101715633B1 (ko) 2015-06-10 2015-06-10 흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150082030A KR101715633B1 (ko) 2015-06-10 2015-06-10 흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법

Publications (2)

Publication Number Publication Date
KR20160145903A KR20160145903A (ko) 2016-12-21
KR101715633B1 true KR101715633B1 (ko) 2017-03-14

Family

ID=57735080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150082030A KR101715633B1 (ko) 2015-06-10 2015-06-10 흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법

Country Status (1)

Country Link
KR (1) KR101715633B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108622865B (zh) * 2017-03-17 2021-07-13 天津大学 一种化学保护黑磷的方法
US10418490B2 (en) 2017-07-04 2019-09-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Field effect transistor and manufacturing method thereof
CN107342228B (zh) * 2017-07-04 2019-07-12 深圳市华星光电半导体显示技术有限公司 一种场效应晶体管及其制备方法
KR102465663B1 (ko) * 2020-08-11 2022-11-14 한국생산기술연구원 입자 크기 제어를 통한 금속 나노입자층 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허문헌*

Also Published As

Publication number Publication date
KR20160145903A (ko) 2016-12-21

Similar Documents

Publication Publication Date Title
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
JP6043244B2 (ja) 薄膜トランジスタ
JP6002088B2 (ja) 薄膜トランジスタ
US9640391B2 (en) Direct and pre-patterned synthesis of two-dimensional heterostructures
TWI430451B (zh) A laminated structure having an oxide semiconductor thin film layer, a method for producing a laminated structure, a thin film transistor, and a display device
JP6810783B2 (ja) 半導体装置
JP6068327B2 (ja) 薄膜トランジスタおよびその製造方法
KR101715633B1 (ko) 흑린을 포함하는 전계효과 트랜지스터 및 전이금속을 이용한 흑린 환원 및 산화 방지 방법
US10636654B2 (en) Wafer-scale synthesis of large-area black phosphorus material heterostructures
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN103077963B (zh) 一种欧姆接触电极、其制备方法及包含该欧姆接触电极的半导体元件
US10811254B2 (en) Method for fabricating metal chalcogenide thin films
TW201137989A (en) Semiconductor device and method for manufacturing the same
TW201244084A (en) Oxide semiconductor layer and semiconductor device
WO2014061638A1 (ja) 薄膜トランジスタ
WO2018025188A1 (en) Solar cells and methods of making solar cells
KR20200028451A (ko) 플라즈마-강화 화학 기상 증착에 의해 제조되는 단층 및 다층 실리신
KR20170056388A (ko) 육방정계 질화붕소 및 그래핀의 이종접합구조 제조방법 및 이를 이용한 박막 트랜지스터
CN203026510U (zh) 一种欧姆接触电极及包含该欧姆接触电极的半导体元件
US20240040937A1 (en) Method of producing an electronic device precursor
Mukherjee Thin film deposition from dual ion beam sputtering system
KR102270354B1 (ko) 단결정 이종 2차원 물질의 애피택셜 성장 방법 및 적층 구조체
TWI785993B (zh) 原子級調制人造二維材料之設備及方法
Maximenko et al. Crystallinity Control in Low-Temperature Growth of Poly-Crystalline Ge by Ion Beam Deposition
Brath et al. Study of sputtered ZnO thin films on SiO_2 and GaP substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant