KR20200028451A - 플라즈마-강화 화학 기상 증착에 의해 제조되는 단층 및 다층 실리신 - Google Patents

플라즈마-강화 화학 기상 증착에 의해 제조되는 단층 및 다층 실리신 Download PDF

Info

Publication number
KR20200028451A
KR20200028451A KR1020207004335A KR20207004335A KR20200028451A KR 20200028451 A KR20200028451 A KR 20200028451A KR 1020207004335 A KR1020207004335 A KR 1020207004335A KR 20207004335 A KR20207004335 A KR 20207004335A KR 20200028451 A KR20200028451 A KR 20200028451A
Authority
KR
South Korea
Prior art keywords
silysine
pecvd
substrate
deposition
film
Prior art date
Application number
KR1020207004335A
Other languages
English (en)
Inventor
샤오 리우
바토그토크 주그더수렌
Original Assignee
더 거버먼트 오브 더 유나이트 스테이츠 오브 아메리카 애즈 레프리젠티드 바이 더 씨크리터리 오브 더 네이비
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 거버먼트 오브 더 유나이트 스테이츠 오브 아메리카 애즈 레프리젠티드 바이 더 씨크리터리 오브 더 네이비 filed Critical 더 거버먼트 오브 더 유나이트 스테이츠 오브 아메리카 애즈 레프리젠티드 바이 더 씨크리터리 오브 더 네이비
Publication of KR20200028451A publication Critical patent/KR20200028451A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Silicon Compounds (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 플라즈마-강화 화학 기상 증착(plasma-enhanced chemicalvapor deposition; PECVD)에 의해 촉매 금속 표면들 상에 다층 및 단층 실리신을 제조하기 위한 프로세스들에 관한 것이다. 실리신은 20℃와 290℃ 사이의 기판 온도를 갖는 Ag(111) 기판 상에 100 내지 400의 H2:SiH4 비를 갖는 H2 및 SiH4의 개시 혼합물로부터 PECVD에 의해 성장되며, 증착은 10W와 500W의 RF 전력에서 그리고 약 100 mTorr와 1300 mTorr 사이의 챔버 압력 하에서 약 10-25분 동안 수행된다. 대부분의 경우들에서, 기판은 용융 실리카 기판 상에 스퍼터링되는 Ag(111) 필름의 형태일 것이다. 다층 실리신 필름은 증착 시간을 25분 연장함으로써 형성될 수 있다.

Description

플라즈마-강화 화학 기상 증착에 의해 제조되는 단층 및 다층 실리신
교차 참조
이 출원은 2017년 8월 4일자로 출원된 미국 가특허 출원 번호 제62/541,125호에 기초하여 35　U.S.C. §　119에 따른 우선권의 이익을 주장한다.
본 개시는 실리신(silicene)의 제조에 관한 것으로서, 특히 촉매 금속 표면들 상에서의 다층 및 단층 실시신의 제조에 관한 것이다.
최첨단 고효율 마이크로일렉트로닉스는 광범위한 상업용 및 군사용 응용들에서 필수적이다. 어느 정도까지, 그것은 현재 반도체 기술의 추진력이다. 우리가 제조에서 10 nm 이하 스케일에 접근함에 따라, 혁신적인 기술은 고밀도, 고처리량, 게다가 고 에너지 효율 차세대 마이크로일렉트로닉스의 궁극적인 소형화에 도달하기 위해 요구된다.
이와 관련하여, 그래핀은 매우 높은 캐리어 이동도와 같은 그것의 고유한 전자적 특성들 때문에 가장 많이 연구된 2D 재료이다. 그러나, 그래핀은 현대 전자장치에 대한 전제 조건인 에너지 밴드 갭이 없고, 트랜지스터들을 제조하기에 부적합하다. 과학자들은 구조적 및 화학적 변형들에 의해 그래핀-기반 트랜지스터를 설계하기 위해 여전히 노력하고 있다.
실리신 - 그래핀의 실리콘 대응물 -은 그래핀과 많은 예외적인(exceptional) 전자적 특성들을 공유한다. 도 1a(상단도) 및 도 1b(측면도)의 개략도들은 실리신의 구조를 예시한다. 실리신 및 그래핀 둘 다는 Γ 포인트 주위에 디랙 콘(Dirac cone) 및 선형 전자 분산을 소유하고, 둘 다는 전하를 운반하는 무질량 디랙 페르미온들(massless Dirac fermions)을 포함한다. 둘 다는 육각형 구조들을 형성하지만, 그래핀은 완전히 평탄한 반면, 도 1a 및 도 1b에 도시된 개략도들에 예시된 바와 같이, 실리신은 외부 전기장 하에 쉽게 튜닝가능한 밴드 갭을 가질 것으로 예상되는 sp2/sp3-형 혼성 실리콘 원자들의 저-버클형 허니컴(honeycomb) 원자 배열을 갖는다.
그래핀과 실리신 사이의 유사성들에도 불구하고, 가장 주목할 만한 차이들 중 하나는 실리신이 쉽게 튜닝가능한 밴드 갭을 갖고 현재 실시콘-기반 마이크로일렉트로닉스와 완전히 호환된다는 것이다. 하나의 잠재적으로 중요한 발전에 있어서, 실리신 전계-효과 트랜지스터가 최근에 입증되었다. Li Tao 등의 "Silicene field-effect transistors operating at room temperature", Nature Nanotech. 10, 227 (2015)를 참조한다. 그러한 실리신-기반 트랜지스터들 및 다른 실리신-기반 장치들의 잠재적인 응용들은 자율 시스템들, 통신, 감지, 및 감시와 같은 많은 기술적 영역들을 혁신시킬 수 있을 것이다.
현재, 자연적인 실리신의 존재에 대한 증거가 없으며, 탄소의 자연 발생 흑연 형태와 유사한 실리콘의 임의의 고체상도 존재하지 않는다. 실리신의 성장 메커니즘이 여전히 잘 이해되고 있지 않지만, 현재 공지된 가장 정교한 필름(film) 성장 방법들 중 하나인 분자 빔 에피탁시(molecular beam epitaxy; MBE)는 실리신을 성장시키기 위해 사용되는 유일한 기술이다.
지금까지, 실리신의 구조적 및 전자적 특성들의 모든 실험적 특성화는 그러한 MBE 실리신 재료들 상에서 수행되었다. Lok C. Lew Yan Voon, Silicene, Springer International Publishing Switzerland 2016 M.J.S. Spencer and T.　Morishita (eds.), at pp. 3-33을 참조한다. MBE를 사용하여, 실리신은 200-250℃의 기판 온도에서 Ag(111), Ir(111), 및 ZrB2(111) 표면들 상에 증착되었다. Baojie Feng 등의 "Evidence of Silicene in Honeycomb Structures of Silicon on Ag(111)," Nano Letters 12, 3507, (2012); Lei Meng 등의 "Buckled Silicene Formation on Ir(111)", Nano Letters 13, 685 (2013); 및 Antoine Fleurence 등의 "Experimental Evidence for Epitaxial Silicene on Diboride Thin Films", Phys. Rev. Lett. 108, 245501 (2012)를 참조한다.
그러나, 실리신의 MBE 형성은 엄중하게 유지되는 초고(ultrahigh) 진공 환경에서 다수의 처리 단계들을 요구한다. MBE 동안 실리신 내로의 Si 원자들의 핵생성(nucleation)의 제어는 심지어 단일의 단층(monolayer)의 증착이 수 시간만큼 긴 시간이 걸리게 할 수 있다. 결과적으로, 대안적인 성장 방법들이 잠재적인 대규모 합성 및 응용을 위해 요구된다.
플라즈마-강화 화학 기상 증착(Plasma-enhanced chemical vapor deposition; PECVD)은 라디오-주파수-구동 플라즈마 환경에서 분해되는 반응물 가스들(reactant gases)을 사용한다. 그것은 산업 규모로 다양한 박막 재료들을 증착시키기 위한 다목적이고 비용-효율적인 방법이다.
PECVD는 비결정 실시콘(a-Si), 실리콘 질화물(SiNx), 및 실시콘 이산화물(a-SiO2)과 같은 비결정 박막들을 증착시키기 위해 광범위하게 사용되었다. 실란 가스(SiH4)를 희석시키기 위해 수소 가스(H2)를 도입함으로써, 그것은 H2 대 SiH4 비가 30을 초과할 때 nc-Si를 증착시키는 것이 가능하다. J.Koh 등의 "Optimization of hydrogenated amorphous silicon p-i-n solar cells with two-step i layers guided by real-time spectroscopic ellipsometry", Appl . Phys. Lett . 73, 1526 (1998)을 참조한다.
본 발명의 발명자들은 나노결정 실시콘(nc-Si)을 성장시키기 위해 이전에 CVD를 사용하였다. 발명의 명칭이 "CVD Nanocrystalline Silicon Thermoelectric Material" (PECVD)인, Liu 등에 대한, 미국 특허 제9,577,174호 및 발명의 명칭이 "CVD Nanocrystalline Silicon Thermoelectric Material"(hot-wire CVD, 또는 "HWCVD")인, Liu 등에 대한, 미국 특허 제9,472,745호를 참조한다. 발명자들의 선행 발명들에 따라 생산되는 nc-Si는 임의의 유형의 비다공성 실시콘 재료 중에서 미증유(record-breaking)의 낮은 열 전도성을 입증하였으며, 실시콘의 최소 열 전도성보다 3배 아래의 실온의 열 전도성을 갖는다. 이온 주입에 의해 도핑될 때, nc-Si는 또한 실온에서 유망한 열전 성능을 나타낸다.
본 발명의 발명자들은 초미세 그레인 크기들(grain sizes)(2-3 nm)을 갖는 nc-Si를 증착시키기 위해 PECVD를 사용하였다. 3 nm의 평균 그레인 크기들 및 5 nm의 개별 층 두께가, 고 해상도 TEM 및 X-선 회절 연구들 둘 다에 의해 확인되는 바와 같이, 획득되었다. RF 전력, 챔버 가스 압력, 기판 온도, 및 H2:SiH4 희석비를 제어함으로써, 본 발명의 발명자들은 그레인 크기들이 제어될 수 있어서 각각의 층이 그 자신의 별개의 그레인 크기를 갖는 다층(multi-layer) nc-Si 필름이 증착될 수도 있다는 것을 발견하였다. 위의 '174 특허를 참조한다.
이 요약은 상세한 설명에서 추가로 설명되는 엄선된 개념들을 단순한 형태로 설명하기 위해 의도된다. 이 요약은 청구된 발명 대상의 중요한 또는 본질적인 특징들을 식별하도록 의도되지 않았으며, 그것은 청구된 발명 대상의 범위를 결정하기 위한 원조로서 사용되도록 의도되지 않는다. 그 대신, 그것은 단지 본원에서 설명되고 청구되는 발명 대사의 간략한 개요로서 제시된다.
본 발명은 플라즈마-강화 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD)에 의해 촉매 금속 표면들 상에 다층 및 단층 실리신을 제조하기 위한 프로세스들을 제공한다.
본 발명에 따르면, 실리신은 20℃와 290℃ 사이의 기판 온도를 갖는 기판 상에서 100 내지 400의 H2:SiH4 비를 갖는 H2 및 SiH4의 개시 혼합물(starting mixture)로부터 PECVD에 의해 성장될 수 있으며, 증착은 10W와 500W 사이의 RF 전력에서 그리고 약 10 mTorr와 1300 mTorr 사이의 챔버 압력 하에서 약 10-25분 동안 수행된다. 다층 실리신 필름은 증착 시간을 25분 연장함으로써 형성될 수 있다.
대부분의 경우들에서, 기판은 용융 실리카 기판 상에 스퍼터링되거나 전자-빔 증발되는 Ag(111) 필름의 형태일 것이다.
본 발명에 따른 PECVD 프로세스는 종래의 분자 빔 에피탁시(molecular beam epitaxy; MBE) 프로세스들에 의해 제조되는 실리신의 구조적 특성들과 유사한 구조적 특성들을 갖는 실리신을 생산하지만, 대규모 생산 및 응용 개발에 보다 순응하는 훨씬 더 단순한 프로세스를 사용하여 그렇게 행한다. 더욱이, 본 발명의 PECVD 프로세스는 종래의 MBE 실리신보다 더 안정적이고 산화를 덜 당하는 자연 수소화된 실리신을 생성한다.
본 발명에 따라 실리신을 성장시키기 위한 PECVD의 사용은 나노스케일 전자장치에서의 적용들을 위한 이 매력적인 재료의 연구 및 개발을 유사하게 촉진시킬 것으로 예상된다.
도 1a 및 도 1b는 실리신의 2차원 단층의 격자 구조를 예시하는 상면도 및 측면도이다.
도　2는 종래 기술에 따른 기판 상에서의 3차원 나노결정 실시콘(nc-Si)의 일 예시적 증착의 양태들을 개략적으로 예시하는 블록도이다.
도　3은 본 발명에 따른 Ag(111) 필름 상에서의 2차원 실리신의 일 예시적 증착의 양태들을 개략적으로 예시하는 블록도이다.
도 4는 본 발명에 따라 생산되는 20nm-두께의 Al2O3 캡(cap)을 갖는 PECVD 실리신 샘플의 엑스- 시튜 (ex-situ) 라만 스펙트럼들(Raman spectra)의 결과들을 예시하는 플롯이다.
도 5a 및 도 5b는 본 발명에 따라 생산되는 PECVD 실리신 샘플의 수소화된 성질(hydrogenated nature)을 도시하는 라만 스펙트럼들의 결과를 예시하는 플롯들이다.
도　6은 PECVD 실리신이 본 발명에 따라 증착된 Ag 필름의 면외(out-of-plane) XRD 연구의 결과들을 도시하고 Ag(111)가 용융 실리카 기판 상에 스퍼터링되는 Ag 필름의 지배적인 배향이라는 것을 도시한다.
약한 Si(111) 피크는 실리신의 부분적인 층간 산란(interlayer scattering)으로부터 비롯된다.
도　7은 본 발명에 따라 생산되는 PECVD 실리신 샘플의 면내(in-plane) XRD 연구의 결과들을 도시하며, 여기서, 약한 Si(111) 피크는 도　6에 도시된 것과 동일한 기원(origin)을 갖고 H-Si(11-20) 피크는 허니컴 실리신 구조에서 생겨난다.
도 8a 및 도 8b는 본 발명에 따라 생산되는 4-인치 웨이퍼-스케일 PECVD 실리신 샘플의 4개의 상이한 위치들 상에 수집되는 라만 스펙트럼들의 양태들을 예시한다.
도　9는 실리신 샘플의 표면 상에서 탄소 원자들에 의한 오염의 부재(absence)를 도시하는 PECVD 실리신 샘플 상에 수집되는 라만 스펙트럼들의 양태들을 예시한다.
도　10은 본 발명에 따라 생산되는 PECVD 실리신 샘플 상에 수행되는 탄소 1s 스캔의 XPS 스펙트럼들의 결과들을 예시하는 플롯이다.
도 11a 및 도 11b는 본 발명에 따라 생산되는 PECVD 실리신 샘플의 XPS 스펙트럼 검사의 결과들을 도시하는 플롯들이다.
발명을 수행하기 위한 모드들
위에 요약된 본 발명의 양태들 및 특징들은 다양한 형태들로 구현될 수 있다. 이하의 설명은 예로서, 양태들 및 특징들이 실행될 수 있는 조합들 및 구성들을 도시한다. 설명된 양태들, 특징들, 및/또는 실시예들이 단지 예들이고, 당업자가 다른 양태들, 특징들, 및/또는 실시예들을 이용하거나 본 개시의 범위로부터 벗어나는 것 없이 구조적 및 기능적 변형들을 행할 수 있다는 것이 이해된다.
본 발명은 플라즈마-강화 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD)을 사용하여 실리신을 성장시키기 위한 방법을 제공하고 본원에 설명되는 방법들에 따라 PECVD에 의해 생산되는 수소화된 실리신을 추가적으로 제공한다.
실리신을 성장시키기 위한 PECVD의 사용은 그것이 상당히 더 적은 처리 단계들 및 더 짧은 전체 합성 시간으로, 덜-엄중한 진공 환경에서 증착을 달성할 수 있다는 점에서 종래의 MBE 방법들에 비해 많은 장점을 갖는다.
CVD는 그래핀을 성장시키기 위한 점점 더 인기있는 방법이었다. CVD 그래핀은 MBE 그래핀 및 다른 그래핀 증착 기술들을 그래핀 합성을 위한 바람직한 방법으로 대체하였고 전자 및 다른 응용들을 위한 그래핀의 개발을 가능하게 하고 있다. 본 발명에 따른 실리신을 성장시키기 위한 PECVD의 사용은 나노스케일의 전자장치에서의 응용들을 위한 이 매력적인 재료의 연구 및 개발을 유사하게 촉진시킬 것으로 예상된다.
본 발명은 Ag 또는 다른 촉매 금속 및 반도체 표면들 상에 실리신으로서 실리콘 원자들의 단층 또는 다층의 PECVD 증착을 가능하게 하기 위해, 위의 미국 특허 제9,577,174호에 설명되는 다층(multi-layer) nc-Si를 생산하기 위한 PECVD 프로세스를 수정한다.
도 2 및 도 3은 '174 특허에 따른 PECVD에 의해 생산되는 nc-Si와 본 발명에 따른 PECVD에 의해 생산되는 실리신 필름들 사이의 차이들을 예시한다.
도　2에 도시된 바와 같이, '174 특허의 방법에 따른 PECVD에 의해 생산되는 nc-Si는 용융 실리카 또는 단결정 Al2O3　<0001> 기판(202) 상에 직접 증착되는 3차원 필름(201)이다. '174 특허에서 상세히 설명되는 바와 같이, 출원인의 선행 기술에 따른 PECVD nc-Si 필름은 H2:SiH4 = 100:1인 수소(H2) 및 실란(SiH4)의 개시 혼합물(starting mixture)을 사용하여 생산된다. 처리 온도를 250℃에 그리고 압력을 700 mTorr에 고정시킴으로써, nc-Si는 약 500nm 이상의 균일한 두께로 성장될 수 있다.
대조적으로, 아래에서 보다 상세히 설명되는 바와 같이, 본 발명은 2차원 실리신 층(301)을 제공하며, 여기서, 실리신 층은 용융 실리카 기판(302) 상에 위치되는 Ag(111) 필름(303) 상에 증착된다. 실리신 층(301)은 주변 대기에 대한 장기 노출에 의해 야기되는 산화 손상으로부터 그것을 보호하기 위해 Al2O3 층(304)에 의해 캡핑된다.
'174 특허에 따른 3차원 PECVD nc-Si와 같이, 본 발명에 따른 2차원 PECVD 실리신 필름은 H2 및 SiH4의 개시 혼합물로부터 생산된다. 그러나, 본 발명에 따른 실리신은 nc-Si의 생산을 위해 사용되는 H2보다 두 배 많이, 즉, H2:SiH4 = 200:1을 사용하여 생산된다. 이는 nc-Si를 생산하기 위해 사용되는 것보다 훨씬 더 높은 수소 레벨이다.
결과적으로, 본 발명의 프로세스는 자연적으로 수소화된 2차원 실리신을 생산한다. 수소는 MBE에 의한 실리신의 합성에 수반되지 않고, 따라서 종종 "실리칸(silicane)"으로 언급되는 수소화된 실리신은 MBE를 사용하여 직접 생산될 수 없지만, 그 대신 실리신 상으로 분자 수소의 증착 후(post-deposition) 분해에 의해 생산된다. 예를 들어, J. Qiu 등의 "Ordered and Reversible Hydrogenation of Silicene," Phys. Rev. Lett . 114, 126101 (2015)를 참조한다. 대조적으로, 본 발명에 따라 생산되는 실리칸은 자연적으로 수소화되고 따라서 종래의 MBE 처리에 의해 생산되는 실리칸보다 더 안정적이고 산화에 덜 영향을 받는다. 수소는 각각의 실리콘 원자의 여분의 표면 결합을 종결시키고 주변 환경에서 산화로부터 재료를 보호하여, 아래에 설명되는 바와 같은 a-As2O3에 의한 실리신의 엑스- 시튜 (ex-situ) 갭핑을 가능하게 한다. 실리칸은 밴드 갭 ~3-4 eV 뿐만 아니라 높은 캐리어 이동도를 갖는 반도체인 것으로 예측되었으며, 이는 2D 전계-효과 트랜지스터로서 큰 후보이고 또한 광전자 및 감지 응용들에 대해 큰 가능성을 갖는다. L. C. Lew Yan Voon 등의 "Hydrogen compounds of group-IV nanosheets", Appl . Phys. Lett . 97, 163114 (2010)을 참조하며; 또한 R. Zhang 등의 "Silicane as an Inert Substrate of Silicene: A Promising Candidate for FET", J. Phys. Chem . C 2014, 118, 25278-25283을 참조한다.
실리칸은 또한 가역 수소화를 겪는 그것의 능력으로 인해 미래 수소 저장 매체를 위한 중요한 후보 재료이다. J. Wang 등의 "Hydrogen storage by metalized silicene and silicane", Journal of Applied Physics 114, 124309 (2013)을 참조한다.
그것은 또한 실리칸이 강자성(ferromagnetism)을 나타낸다는 것이 이론적으로 예측되었으며, 이는 스핀트로닉스(spintronics)를 위한 매우 흥미있는 재료일 수 있을 것이다. C. Zhang 등의 "First-Principles Study of Ferromagnetism in Two-Dimensional Silicene with Hydrogenation," J. Phys. Chem . C,　2012,　116　(6), pp 4163-4166을 참조한다. 대조적으로, MBE-성장 비-수소화된 실리신은 전혀 임의의 자성(magnetism)을 나타내지 않는다.
따라서, 본 발명에 따른 PECVD에 의해 실리신을 생산하기 위한 프로세스는 현재 사용되는 종래의 MBE 프로세스들보다 더 간단하고 덜 비쌀뿐만 아니라, 그것은 종래의 MBE 처리에 의해 생산되는 실리신과 비교하여 우수한 특성들을 갖는 자연적으로 수소화된 실리신을 생산한다.
실리신은 현재 사용중인 Nanofab 및 Plasma Pro-100 시스템들을 포함하는, 임의의 적합한 PECVD 시스템을 사용하여 본원에 설명되는 프로세스에 따라 형성될 수 있다. 따라서, 아래에서 보다 상세히 설명되는 바와 같이, 본 발명에 따라, 실리신은 100 내지 400의 H2:SiH4 비를 갖는 H2 및 SiH4의 개시 혼합물로부터 PECVD에 의해 성장될 수 있으며, 약 100 mTorr와 1300 mTorr 사이의 챔버 압력 하에서, 증착은 20℃와 290℃ 사이의 기판 온도를 갖는 기판 상에서 수행되며, 증착은 10W와 500W 사이의 RF 전력에서 약 10-25분 동안 수행된다. PECVD 증착 프로세스의 시간을 연장함으로써, 예를 들어, 25분 연장함으로써, 다수의 층들은 다층(multi-layer) 실리신 필름을 형성하기 위해 증착될 수 있다. 더 높은 H2:SiH4 비율들이 더 양호한 구조적 순서(structural order)를 초래하지만, 그들은 또한 필름에서 높은 응력을 초래함으로써, 200에 가까운 H2:SiH4 비가 바람직하고 더 긴 증착 시간이 최상 품질 실리신 필름을 획득하기 위해 본 발명의 프로세스에서 바람직하다.
기판 온도 및 RF 전력은 매우 상호의존적이고, 결과적인 실리신 구조 품질 및 하나의 단층을 생산하기 위해 요구되는 시간은 온도 및/또는 전력에서의 변화들에 의해 민감하게 영향을 받을 수 있다. 따라서, 그것은 더 낮은 온도들 및 더 낮은 전력들이 일반적으로 비결정 또는 매우 무질서한 구조를 초래하는 반면, 너무 높은 파워 또는 온도들이 결함이 있는 실리신을 초래할 수 있으므로 기판 온도를 200℃와 290℃ 사이로 그리고 파워를 50W에 가까이 유지시키는 것이 매우 바람직하다.
게다가, 안정적이고 균일한 플라즈마가 요구되며, 이는 주로 챔버 압력에 의해 결정된다. 본 발명에 사용되는 시스템들의 경우, 100 mTorr와 1300 mTorr 사이의 압력이 사용될 수 있으며, 900 mTorr가 최상의 결과들을 제공한다.
본 발명에 따른 PECVD 실리신은 Ag(111) 표면 상에 증착될 수 있다. Ag(111)은 그것이 양호한 격자 정합 및 허니컴 실리신 성장의 형성을 지원할 수 있는 6배 상층 대칭(six-fold top-layer symmetry)을 갖기 때문에 실리신의 증착에 적합하다.
Ag는 필름 두께가 50-60 nm 아래일 때 (111) 바람직한 방향들로 성장하고, 따라서 PECVD 실리신이 용융 실리카(SiO2) 또는 운모(mica)와 같은 기판 상에 또는 또는 벌크 Ag(111) 단일 결정의 표면 상에 성장되는 Ag(111) 필름 상에 증착될 수 있다는 것이 잘 알려져 있다. Ag(111)-코팅된 기판들의 경우에서, Ag(111)는 임의의 적합한 방법, 예를 들어, 스퍼터링, 전자-빔 증발, 또는 원자 층 증착에 의해 임의의 적합한 두께로 증착될 수 있다. 게다가, 표면 격자 정합 요건들을 충족시키는, Ir(111) 및 ZrB2(0001), Si(111), 및 MoS2와 같은, 다른 통상 사용된 금속 및 반도체 표면들이 또한 실리신의 성장을 위해 사용될 수도 있고, 그러한 경우들에서, 그들의 반도체 또는 절연 표면들이 실리신-기반 장치들의 즉각적인 응용을 용이하게 할 수 있다는 것이 예상된다.
Ag(111)-코팅된 기판들 또는 벌크 Ag(111) 단일 결정들은 미리 제조되거나 상업적으로 획득되고 그 다음 세정 및 어닐링을 위해 반응 챔버로 이송될 수 있다.
예를 들어, 본 발명의 프로세스들을 입증하기 위해 본 발명자들에 의해 사용된 Ag(111)-코팅된 기판들은 워싱턴, DC의 해군 연구소(Naval Research Laboratory)에서 제조되었으며, 필름들 중 일부는 스퍼터링에 의해 제조되었고 다른 필름들은 전자-빔 증착에 의해 제조되었다. 스퍼터링된 Ag(111) 필름들은 백스퍼터(backsputter) 단계, 프리스퍼터(presputter) 단계, 및 스퍼터링 단계를 포함하는 3-단계 스퍼터링 프로세스를 사용하여 증착되었다. 백스퍼터링 단계에서, 챔버 베이스 압력이 7.4　Х　10-8 Torr에 도달하였고 용융 실리카 기판이 실온이었으며, 기판은 25 sccm의 아르곤 가스 흐름, 25W의 RF 전력 및 20 mTorr의 압력을 사용하여 5분 동안 세정되었다. 그 다음, 기판은 5분 동안 200W의 RF 전력 및 2 mTorr의 압력 하에서 25 sccm에서의 아르곤 가스 흐름의 프리스퍼터링을 받았고, 그 다음, 최종적으로, 스퍼터는 기판이 위에 설명된 프리스퍼터링 단계와 관련하여 동일한 조건들 하에서 20 rpm으로 회전됨에 따라 은(silver) 필름을 스퍼터링하기 위해 10초 동안 개방되었다.
전자-빔 증착에 의해 제조된 Ag(111) 필름들은 또한 실온에서 용융 실리카 기판으로 제조되었으며, 2×10-7 Torr의 기본 압력 및 0.1 nm/sec의 증착 속도에서 수행되는 증착은 20 nm의 필름 두께를 생산하였다.
예들
Ag(111) 필름 상에서의 PECVD에 의한 실리신의 형성에 관한 개념 증거로서, 발명자들은 본 발명에 따른 PECVD에 의한 실리신의 형성이 아래에 설명되는 2개의 상이한 PECVD 프로세스들 중 하나에 따라 달성될 수 있었다는 것을 입증하였다. 이들 프로세스들은 2개의 상이한 PECVD 시스템들, 영국 옥스포드 인스트루먼트들의 Nanofab 및 Plasma Pro-100 PECVD 시스템들에서 입증되었으며, 처리 파라미터들에서의 변화들은 각각의 그러한 시스템의 조건들을 반영한다.
Nanofab 시스템의 기판 온도는 1200℃까지 올라갈 수 있는 반면, Plasma Pro-100 시스템의 기판 온도는 단지 400℃로 제한된다. 두 시스템들은 본 발명의 프로세스에 따라 실시신을 제조하기 위해 사용될 수 있지만, 아래에서 보다 상세히 설명되는 바와 같이, 실리신 필름들의 라만 이미지들(Raman images)은 더 높은 품질의 실리신이 Nanofab 시스템에 의해 제조된 샘플들에서 형성되었다는 것을 나타내는, Nanofab에 의한 것보다 Plasma Pro-100에 의해 제조되는 필림들에서, 완벽한 실리신에서 보이지 않는, 더 현저한 결함 피크들을 도시한다.
예 1 - Nanofab
Nanofab 시스템을 사용한 실리신의 증착 전에, Ag(111) 필름은 단계들을 따라 그리고 아래에 진술되는 처리 조건들 하에서, Nanofab 챔버의 500-600℃에서 인-시츄(in-situ)로 세정 및 어닐링된다:
단계 1: Ag(111)-코팅된 용융 실리카 기판은 Nanofab 시스템으로 배치되었다. 그 다음, 시스템은 10분 동안 2x10-7 Torr의 압력에 이르기까지 펌핑되었다. 챔버로의 AnN2　흐름은 1500 mTorr의 챔버 압력에서 1000 sccm의 흐름 속도로 설정되었으며, 기판은 250℃의 온도로 30분 동안 가열되었다. 그 다음, N2를 챔버로부터 퍼지한다.
단계 2: N2 가스가 퍼지된 후, Ar은 Ar 플라즈마의 제조를 위해 2분 동안 1000 sccm의 흐름 속도, 900 mTorr의 압력, 및 0W의 전력에서 챔버로 도입되었다.
단계 3: RF 전력은 1000 sccm의 Ar 흐름 속도, 900 mTorr의 압력, 및 250℃의 온도에서 15분 동안 기판에 대한 Ar 플라즈마 처리를 생성하기 위해 500W에 설정되었다.
단계 4: 전력 및 가스 흐름이 턴 오프되어, Ar　흐름을 0 sccm에 그리고 압력을 0　mTorr에 설정하였으며, 기판 온도는　250℃에서 1분 동안 유지되었다.
단계 5: 고온에서 기판을 어닐링하기 위해, 기판 온도는 550℃로 증가되었고 1000　sccm의 Ar 흐름 속도, 0W의 전력 및 900 sccm의 챔버 압력 하의 불활성 조건에서 30분 동안 유지되었다.
단계 6: 90W의 RF 전력으로 플라즈마를 시작한다. 기판은 90W의 RF 전력, 550℃의 기판 온도 및 900 mTorr의 챔버 압력 하에서 25분 동안 Ar 플라즈마로 처리되었다.
단계 7: 그 다음, 전력 및 Ar 가스 흐름은 턴 오프되었고 기판은 550℃에서 1분 동안 유지되었다.
단계 8: 그 다음, 챔버는 3x10-7 Torr의 진공 하에 250℃로 냉각되었고 기판은 온도 안정화를 위해 35분 동안 챔버에 유지되었다.
Ag(111) 기판이 위에 진술된 바와 같이 세정/어닐링되었으면, 그 다음, 실리신은 200:1의 H2:SiH4의 비를 갖는 수소 및 실리신의 혼합물을 사용하여, 표준 PECVD 처리에 의해 기판 상에 증착되었으며, 증착은 50W RF 전력, 900 mTorr의 챔버 압력, 250℃의 증착 온도 및 10-20분의 증착 시간에서 수행되었다. 위에 언급된 바와 같이, Nanofab 시스템에서 PECVD 증착 프로세스의 시간을 20분 이상 연장함으로써, 실리신의 다수의 층들이 다층 실리신 필름을 형성하기 위해 증착될 수 있다.
예 2 - Plasma Pro-100
제2 예에서, Ag(111) 웨이퍼는 어닐링되었고 실리신은 Plasma Pro-100 PECVD 챔버에서 증착되었다. Nanofab 시스템과 달리, Plasma Pro-100은 400℃의 최대 가열 온도를 가지며; 결과적으로, 400℃에서의 Ag(111)의 어닐링은 가능하지만, 그것은 표면 세정, 산화 제거 및 (111) 구조 순서 개선의 관점에서 바람직하지 않을 수 있고, 따라서 그것은 Plasma Pro-100과 같은 시스템에서 실리신의 증착이 수행될 경우 사전-세정된/어닐링된 Ag(111) 웨이퍼들을 사용하는 것이 바람직할 수 있다.
Plasma Pro-100 시스템에서 Ag(111) 웨이퍼들의 세정/어닐링이 요구되는 경우, 그것은 단계들을 따라서 그리고 아래에 진술되는 처리 조건들 하에서 Plasma Pro-100 챔버에서 인-시츄(in-situ)로 달성될 수 있다:
단계 1: Ag(111)-코팅된 용융 실리카 기판이 Plasma Pro-100 시스템으로 배치되었다. 그 다음, 시스템은 10분 동안 5x10-7 Torr의 압력에 이르기까지 펌핑되었다. 챔버로의 AnN2　흐름은 1500 mTorr의 챔버 압력에서 1000 sccm의 흐름 속도로 설정되었으며, 기판은 250℃의 온도에서 30분 동안 가열되었다. 그 다음, 챔버로부터 N2를 퍼지한다.
단계 2: N2 가스가 퍼지된 후, Ar은 Ar 플라즈마의 제조를 위해 2분 동안 1000 sccm의 흐름 속도, 900 mTorr의 압력, 및 0W의 전력에서 챔버로 도입되었다.
단계 3: RF 전력은 15분 동안 1000 sccm의 Ar 흐름 속도, 900 mTorr의 압력, 및 250℃의 온도에서 기판에 대한 Ar 플라즈마 처리를 생성하기 위해 500W로 설정되었다.
단계 4: 파워 및 가스 흐름이 턴 오프되어, Ar　흐름을 0 sccm에 그리고 압력을 0　mTorr에 설정하였으며, 기판 온도는　250℃에서 1분 동안 유지되었다.
단계 5: 고온에서 기판을 어닐링하기 위해, 기판 온도는 1000　sccm의 Ar 흐름 속도, 0W의 전력 및 900 sccm의 챔버 압력 하의 불활성 조건에서 30분 동안 390℃로 증가되었다.
단계 6: 90W의 RF 전력으로 플라즈마를 시작한다. 기판은 90W의 RF 전력, 390℃의 기판 온도, 및 900 mTorr의 챔버 압력 하에서 25분 동안 Ar 플라즈마로 처리되었다.
단계 7: 그 다음, 전력 및 Ar 가스 흐름은 턴 오프되었고 기판은 390℃에서 1분 동안 유지되었다.
단계 8: 그 다음, 챔버는 3x10-7 Torr의 진공 하에 250℃로 냉각되었고 기판은 온도 안정화를 위해 35분 동안 챔버에 유지되었다.
Ag(111) 기판이 위에 진술된 바와 같이 세정/어닐링되었으면, 그 다음, 실리신은 200:1의 H2:SiH4의 비를 갖는 수소 및 실리신의 혼합물을 사용하여, 표준 PECVD 처리에 의해 Plasma Pro-100 챔버에서의 기판 상에 증착되었으며, 증착은 90W RF 전력, 700 mTorr의 챔버 압력, 250℃의 증착 온도, 및 10-25분의 증착 시간에서 수행되었다. 위에 언급된 바와 같이, Plasma Pro-100 시스템에서 PECVD 증착 프로세스의 시간을 25분 이상 연장함으로써, 실리신의 다수의 층들이 다층 실리신 필름을 형성하기 위해 증착될 수 있다.
증착 조건들과 관계없이, 실리신은 장기간 동안 공기에 노출될 때 쉽게 산화될 수 있다. 연구들은 24시간 동안 공기에 대한 노출은 단층 실리신의 거의 완전 산화를 야기했다는 것을 나타낸다. Yi Du 등의 "Tuning the Band Gap in Silicene by Oxidation", ACS Nano 8, 10019 (2014)를 참조한다. 결과적으로, 캡슐화 또는 캡핑은 단층 실리신이 증착 챔버 외부에서 검사 또는 사용될 수 있기 전에 요구된다. 제1 보고된 MBE-실리신-기반 전계 효과 트랜지스터의 경우, 2극성 이송 거동(ambipolar transport behavior)은 약 40초 동안 지속되었으며, 그 다음, 그것은 공기에 노출될 때 2분 내에 열화되며, Li Tao 등의 보충 정보, "Silicene field-effect transistors operating at room temperature," Nature Nanotech 10, 227 (2015)를 참조한다.
실리신 필름을 보호하는 이상적인 방법은 실리신 증착 직후에 Al2O3 캡핑 층의 인- 시츄 (in-situ) 증착일 수도 있다. 그러나, 이것은 발명자들에 의해 사용되는 Nanofab 및 Plasma Pro-100 시스템들을 포함하는, 대부분의 PECVD 시스템들에서 Al 전구체(precursor)의 부재 때문에 대부분의 PECVD 시스템들에서 가능하지 않고, 결과적으로, 그것은 종종 PECVD 챔버로부터 실리신으로 새로 증착되었던 Ag(111) 또는 다른 기판 웨이퍼들을 제거하고 그들을 전형적으로 ALD 챔버에서 Al2O3 증착된, 캡핑 층의 엑스 시튜(ex situ)를 위한 다른 증착 시스템으로 이송하는 것이 필요할 것이다. 실리신 상의 캡핑 층의 ALD 증착이 또한 MBE에 의해 생산되는 실리신 필름들에 대해 사용되었지만, Alessandro Molle 등의 "Hindering the Oxidation of Silicene with Non-Reactive Encapsulation", Adv . Func . Mater. 23, 4340 (2013)을 참조하면, 그러한 캡핑은 단지 인- 시츄(in-situ)로 수행되었고, 본 발명의 프로세스에서와 같이 결코 엑스 시츄(ex situ)로 수행되지 않는다. 그러나, 위에 언급된 바와 같이, 본 발명에 따른 PECVD 프로세스에 의해 생산되는 수소화된 실리신은 보다 안정적이고 따라서 유해한 산화없이 더 긴 기간 동안 대기에 노출될 수 있어서, 캡핑 층의 엑스 시튜(ex situ) 증착을 가능하게 한다.
따라서, 본 발명의 발명자들에 의해 검사된 예시적 경우들에서, 실리신-코팅된 웨이퍼들은 실리신이 실리신 필름의 Al2O3 캡핑을 위해 별도의 원자 층 증착(atomic layer deposition; ALD) 시스템에 증착된 PECVD 시스템들로부터 이송되었다. 이 이송 프로세스 동안, 새로 증착된 실리신 필름들은 약 4-6분 동안 주변 대기에 노출되었다. ALD Al2O3 캡핑 층은 사용되는 ALD 시스템에 적합한 임의의 표준 레시피(recipe)를 사용하여 증착될 수 있으며; 본 발명자들에 의해 검사된 예들에서, Al2O3 캡핑 층은 약 20 nm의 두께로 증착되었으며, 캡핑 절차는 약 20분 걸렸다. 아래에서 보다 상세히 설명되는 바와 같이, 본 발명에 따라 생산되는 Al2O3-캡핑된 PECVD 실리신 필름들은 이 엑스 시튜 (ex situ) 캡핑 절차 동안 공기에 대한 그들의 노출로부터 임의의 부정적 효과를 나타내지 않았다.
본 발명의 PECVD 프로세스는 MBE 시스템이 가능한 것보다 상업적 처리에 사용하기에 적합한 큰 웨이퍼-크기 실리신-코팅된 기판들을 생산하기 위해 보다 쉽고 덜 비싸게 업스케일링될 수 있다. 이는 종래의 MBE 처리에 비해 상당한 이점을 나타낸다. 게다가, PECVD는, 표준 웨이퍼-스케일 반도체 프로세스 도구로서, 증착을 위한 UHV 조건을 요구하지 않고 MBE 시스템들에서 UHV에 도달하기 위해 요구될 처리 시간을 절약한다.
도　4는 위에 설명되는 방식에서 엑스 시튜(ex situ)로 a-Al2O3 의 층으로 캡핑되었던 20nm-두께 Ag(111) 표면 상에 성장되는 PECVD 실리신의 샘플의 라만 스펙트럼(Raman spectrum)이다. 도면으로부터 볼 수 있는 있는 바와 같이, 이 샘플의 라만 스펙트럼은 516 cm-1에서 시그니처 G 피크를 도시하며, 이는 실리신의 허니컴 격자에서 신장되는 Si-Si 결합으로부터 비롯되는 E2g 모드를 이중으로 퇴화시키기 위해 기여된다. 그것은 실리신의 특색(characteristic feature)으로 간주된다. "D"로 라벨링되는 피크는 완벽한 실리신에서 보이지 않는 결함 피크(defect peak)이며, 이는 재료의 구조 품질에 따라 크기 및 형상에서 다르다. MBE 실리신의 라만 스펙트럼은 형상 및 피크 위치들에서 다르다. PECVD 실리신의 라만 스펙트럼들은 MBE 실리신의 그것들과 매우 유사하고 그것들의 범위에 있다.
도 5a 및 도 5b는 또한 G 및 D 피크들 이상의 스펙트럼들에 초점을 맞춘 위에 설명된 방식으로 성장되는 PECVD 실리신의 샘플의 라만 스펙트럼들을 제시한다. 도 5a 및 도 5b 각각에서 "Si-H"로 라벨링되는 피크들 각각은 1차 및 2차 Si-H 웨깅 모드들(wagging modes)이다. 그들은 통상 수소화된 비결정 및 나노결정 실시콘에서 보여진다. PECVD 실리신 필름의 Si-H 피크들은 그들이 수소화의 확실한 증거임에 따라 MBE 실리신에 존재하지 않는다는 점을 주목한다.
도　6 및 도 7은 PECVD 실리신이 본 발명에 따라 형성되고 PECVD 실리신 층 자체의 Ag 필름의 X-선 회절(X-ray diffraction; XRD) 연구들의 결과들을 도시한다.
따라서, 도 6의 XRD 플롯은 용융 실리카 기판 상에 스퍼터링된 20nm-두께의 은 필름 상에 그레이징 입사(grazing incidence)를 갖는 면외(out-of-plane) X-선에 의해 생산되는 회절의 결과들을 도시하고, Ag(111) 평면이 그러한 필름에서 지배적인 평면인 것을 도시한다. 약한 Si(111)은 실리신의 층간 산란에서 생겨난다.
도　7은 본 발명에 따라 생산되는 PECVD 실리신 샘플의 면내(in-plane) XRD 연구의 결과들을 도시하며, 여기서, 약한 Si(111) 피크는 도　6에 도시된 것과 동일한 기원을 갖고 H-Si 피크는 허니컴 실리신 구조에서 생겨난다. 도 7의 XRD 플롯은 본 발명에 따라 Ag(111) 은 실버 상에 생산되는 PECVD 실리신의 샘플 상에 입사되는 면내 X-선에 의해 생산되는 회절의 결과들을 도시한다. 도 7에 도시된 XRD 플롯으로부터 볼 수 있는 바와 같이, 실리신 샘플의 면내 XRD 연구는 샘플이 계층화된 실리신을 나타내는, 육각형 구조와 연관되는 강한 (H-Si(11-20)) 신호 및 3D 구조와 연관되는 더 약한(그러한 여전히 보이는) Si(111) 신호를 갖는다는 것을 드러낸다. Si(111) 신호가 또한 도　6에서 보인다는 점을 주목한다. 실리신에 대한 c-축 격자 상수는 6.9 옹스토롬(Angstrom)으로 추정되고, 본 기술에 잘 알려진 셰러 방정식(Sherrer equation)을 사용하여, 우리는 PECVD 실리신의 이 샘플의 d-간격이 그것이 대부분 단층이라는 것을 입증하는, 대략 1.3 층들을 갖는 것을 추정하였다.
도 8a 내지 도 8b는 본 발명에 따라 생산되는 PECVD 실리신의 균일성(uniformity)을 예시한다. 위에 언급된 바와 같이, 본 발명에 따른 PECVD 프로세스는 크기 비교를 위해 미국 페니(penny) 옆의 PECVD 실리신 웨이퍼를 도시하는, 도 8a에 도시된 이미지에 의해 예시되는 바와 같이, 직경 4 인치 이상의 스케일로 실리신-코팅된 웨이퍼들을 생산할 수 있다. 도　8b는 도　8a에 도시된 4-인치 PECVD 실리신 웨이퍼 샘플 상의 4개의 상이한 위치들(1, 2, 3, 4)에서 획득되는 라만 스펙트럼들의 결과들을 예시한다. 웨이퍼 상의 4개의 위치들 각각에 대해 동일한 피크를 도시하는 도　8b에 도시된 라만 스펙트럼들로부터 볼 수 있는 바와 같이, 모든 4개의 위치들에서 실리신의 두께 및 위상은 동일하며, 실리신이 웨이퍼의 전체 표면에 걸쳐 균일하다는 것을 도시한다.
게다가, 본 발명의 발명자들은 그것이 탄소 오염이 없었다는 것을 확인하기 위해 샘플에 대한 라만 분석(Raman analysis)을 수행하였다. 이 분석의 결과들은 도　9에 도시된다. 위에 논의된 도 6 및 7에 예시되는 것들과 같은 XRD 데이터가 샘플의 결정 구조를 도시하지만, 즉, 은 필름이 Ag(111) 배향을 갖거나 PECVD 실리신이 6각형(H-Si(11-20) 구조를 갖는 것을 도시하지만, 그러한 분석은 어떤 원자들이 그러한 육각형 구조를 도시하는지 화학적으로 알려주지 않는다. 그래핀에 대해, 각각 D 및 G 밴드들로 공지되는, ~1350 cm-1 및 1582 cm-1에서의 라만 피크들은 샘플에서 탄소의 존재를 도시한다. L.M. Malard, M.A. Pimenta, G.　Dresselhaus, 및 M.S. Dresselhaus의 "Raman spectroscopy in graphene", Physics Reports 473 (2009)를 참조한다. 도　9에 대해 수행된 라만 분석은 ~1350 cm-1 또는 ~1587 cm-1에서 C-C 밴드들의 활성 1차 라만 신호를 도시하지 않으며, 따라서 관측된 H-Si(11-20) 피크에 기여할 수 있는 탄소 원자들의 오염을 도시하지 않는다.
탄소 원자들의 부재를 추가적으로 확인하기 위해, 발명자들은 또한 실리신 샘플 상에 X-선 광전자 분광법(X-ray photoelectron spectroscopy; XPS)　분석을 수행하였다.
도　10은 본 발명에 따라 제조되는 PECVD 실리신 샘플 상에 수행되는 XPS의 탄소 1s 스캔의 결과들을 제시한다. 샘플에서의 1s C-C, C-O, 및 C-O=O 결합들의 결합 에너지들(binding energies)은 각각 284.8 eV, ~286 eV 및 288.5 eV에 위치된다. 도 10에서 볼 수 있는 바와 같이, 기술의 해상도 내에 탄소의 징후(sign)가 존재하지 않는다. 이 결과는 우리가 C-C 결합 진동들을 관찰하지 않았던 라만 스펙트럼 결과들과 일치한다.
도 11a 및 도 11b는 본 발명에 따라 생산되는 a-Al2O3-캡핑된 PECVD 실리신의 바람직한 특성들을 추가적으로 예시하며, 도　11a는 에칭 시간 의존 스펙트럼을 도시하고 도　11b는 30초의 에칭 시간에서의 스펙트럼을 도시한다. 둘 다는 실시콘 신호에 초점을 맞춘다.
위에 설명된 바와 같이, 실리신이 캡핑되기 전에 대기에 노출되는 것 없이, a-Al2O3 갭이 인- 시츄(in-situ)로 적용되는, 종래의 MBE-기반 실리신 증착 프로세스들과 대조적으로, 본 발명의 방법에서, Al2O3 캡은 엑스 시츄(ex situ)로 적용된다. 도 11a 및 도 11b에 대해 검사되는 예에서, PECVD 실리신 샘플은 20nm-두께의 Al2O3 캡의 증착을 위해 PECVD 챔버로부터 ALD 챔버로의 이송 동안에 약 4-6분 동안 공기에 노출되었다. 도 11a 및 도 11b의 XPS 스펙트럼들에 의해 도시된 바와 같이, 캡핑된 PECVD 샘플은 실리신의 산화의 징후를 도시하지 않는다. 98.8 eV의 결합 에너지(binding energy; BE)에서의 피크는 원소 실리신(elemental silicene)과 관련되는 Si 2p 라인에서 생겨난다. 산화가 발생하면, BE-102.3 eV에서의 Si-O 결합 요소(bonding component)에서 생겨나는 피크는 관측가능하게 되어야 한다. 이들 실험들의 결과로서, 본 발명의 PECVD 방법에 의해 생산되는 수소화된 실리신은 그러한 실리신이 공기에 노출될 때 2분 내에 산화되므로, 종래의 MBE 방법들에 의해 생산되는 실리신보다 더 내산성(oxygen-resistant)일 수도 있다고 믿어진다.
장점들 및 새로운 특징들
본 발명은 종래의 MBE 처리에 의해 생산되는 것과 필적하는 구조 품질을 갖는 고품질 실리신을 생산하지만, PECVD 프로세스에서 그것은 MBE보다 더 단순하고 덜 제한적이다. 본 발명에 따른 PECVD 프로세스는 MBE보다 보다 효율적이고 비용 효과적일 뿐만 아니라, 또한 MBE 성장 프로세스보다 웨이퍼 스케일 마이크로일렉트로닉스 생산에 더 호환된다. 본 개시에서 입증된 PECVD에 의한 단층 실시신을 증착시키는 능력은 이 2-차원 재료를 저렴하게 대규모로 생산하는 기회를 열어 줄 것이며, 이는 실리신 기반 기술의 적용을 산업적 규모로 촉진시킬 수 있을 것이다. 궁극적인 고밀도, 고효율 및 저전력 소비를 갖는 PECVD 실리신-기반 나노/마이크로일렉트로닉스는 많은 기술 분야들에서 혁명을 일으킬 수 있을 것이다. 더 많은 구조적 및 전자적 특성의 특성화들은 PECVD 실리신과 종래의 MBE 실리신을 비교하고 그것의 품질을 개선시키기 위해 수행될 것이다.
대안들
다른 증착 시스템들 또는 증착 파라미터들은 원하는 구조적 및 전자적 특성의 특성화들을 갖는 실리신 필름들을 생산하기 위해 사용될 수 있다. 게다가, 그것은 또한 하부 기판(underlying substrate) 상에 증착되는 Ir(111) 및 ZrB2(0001), Si(111), 및 MoS2 필름들과 같은 다른 금속 또는 반도체 재료들 상에 실리신을 형성하는 것이 가능하다. 게다가, AlN과 같은 다른 캡핑 층들이 또한 가능할 수 있을 것이다. 그것은 또한 그래핀의 경우와 유사하게, 실리신이 다른 CVD 기술들에 의해 성장되는 것이 가능하다. 위에 언급된 것들을 커버하기 위한 이 작업의 연장은 향후 응용들을 위한 다양한 장치 제작 요건들을 수용하는 것을 도울 것이다.
특정 실시예들, 양태들, 및 특징들이 설명되고 예시되었지만, 당업자는 본원에 설명되는 발명이 그들 실시예들, 양태들, 및 특징들에만 제한되지 않고, 또한 본원에 설명되고 청구되는 기본 발명의 사상 및 범위 내에 있는 임의의 및 모든 수정들 및 대안 실시예들을 고려한다는 점을 쉽게 이해할 것이다. 본 출원은 본원에 설명되고 청구되는 기본 발명의 사상 및 범위 내에서 임의의 및 모든 수정들을 고려하고, 모든 그러한 수정들 및 대안 실시예들은 본 개시의 범위 및 사상 내에 있는 것으로 간주된다.

Claims (13)

  1. 자연적으로 수소화된 실리신 필름의 제조 방법에 있어서,
    기판을 플라즈마-강화 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 챔버로 배치하는 단계;
    상기 기판을 약 20℃ 내지 약 290℃의 온도로 설정하는 단계;
    100:1과 400:1 사이의 H2:SiH4 비를 갖는 H2 및 SiH4의 혼합물을 갖는 개시 재료(starting material)를 제공하는 단계; 및
    PECVD에 의해 상기 H2:SiH4 개시 재료로부터 상기 기판 상에 2차원 실리신 필름을 증착시키는 단계를 포함하며, 증착은 약 10W 내지 약 90W의 RF 전력 및 약 100 mTorr 내지 약 1300 mTorr의 챔버 압력에서 약 10분 내지 25분 동안 발생하는, 방법.
  2. 제1항에 있어서,
    상기 개시 재료는 200:1의 H2:SiH4 비를 갖는, 방법.
  3. 제1항에 있어서,
    상기 기판은 기판 상에 Ag(111) 필름을 포함하는, 방법.
  4. 제1항에 있어서,
    상기 기판은 용융 실리카 기판 상에 스퍼터링된 또는 전자-빔 증발된 Ag(111) 필름을 포함하는, 방법.
  5. 제1항에 있어서,
    상기 기판은 Ir(111), ZrB2(0001), Si(111), 또는 MoS2 필름을 포함하는, 방법.
  6. 제1항에 있어서,
    상기 개시 혼합물은 200:1의 H2:SiH4 비를 갖고 상기 증착은 50W의 RF 전력, 900　mTorr의 챔버 압력, 250℃의 증착 온도, 및 10-20분의 증착 시간에서 수행되는, 방법.
  7. 제1항에 있어서,
    상기 개시 혼합물은 200:1의 H2:SiH4 비를 갖고 상기 증착은 90W의 RF 전력, 700 mTorr의 챔버 압력, 250℃의 증착 온도, 및 10-25분의 증착 시간에서 수행되는, 방법.
  8. 제1항에 있어서,
    상기 PECVD 챔버에서 상기 기판을 세정하는 단계; 및
    약 390℃ 내지 약 550℃의 온도에서 상기 PECVD 챔버에서의 상기 기판을 어닐링하는 단계를 더 포함하는, 방법.
  9. 제1항에 있어서,
    상기 증착된 실리신 필름을 갖는 상기 기판을 상기 PECVD 챔버로부터 제거하고 이를 원자 층 증착(atomic layer deposition; ALD) 챔버로 이송하는 단계; 및
    상기 ALD 챔버에서 ALD에 의해 상기 실리신 필름의 상부 표면 상에 캡핑 층(capping layer)을 증착시키는 단계를 더 포함하는, 방법.
  10. 제8항에 있어서,
    상기 캡핑 층은 Al2O3를 포함하는, 방법.
  11. 제8항에 있어서,
    상기 캡핑 층은 AlN을 포함하는, 방법.
  12. 제1항의 방법에 이해 생산되는 자연적으로 수소화된 실리신 필름.
  13. 200:1 내지 400:1의 H2:SiH4 비를 포함하는 개시 혼합물(starting mixture)로부터 실시신의 PECVD 증착에 의해 생산되는 자연적으로 수소화된 2차원 실리신 필름.
KR1020207004335A 2017-08-04 2018-07-12 플라즈마-강화 화학 기상 증착에 의해 제조되는 단층 및 다층 실리신 KR20200028451A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762541125P 2017-08-04 2017-08-04
US62/541,125 2017-08-04
PCT/US2018/041749 WO2019027645A1 (en) 2017-08-04 2018-07-12 MONO- AND MULTI-LAYER SILICENE PREPARED BY PLASMA ASSISTED CHEMICAL VAPOR DEPOSITION

Publications (1)

Publication Number Publication Date
KR20200028451A true KR20200028451A (ko) 2020-03-16

Family

ID=65230300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207004335A KR20200028451A (ko) 2017-08-04 2018-07-12 플라즈마-강화 화학 기상 증착에 의해 제조되는 단층 및 다층 실리신

Country Status (5)

Country Link
US (1) US10600644B2 (ko)
EP (1) EP3662505B1 (ko)
JP (1) JP2020531682A (ko)
KR (1) KR20200028451A (ko)
WO (1) WO2019027645A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112209335B (zh) * 2020-10-19 2022-08-12 华北水利水电大学 一种提高纳米材料储氢性能的方法
CN112406477A (zh) * 2020-11-20 2021-02-26 佛山市佳汇科技有限公司 新能源车的出风口
CN113353939B (zh) * 2021-05-25 2023-09-08 中国科学院上海硅酸盐研究所 一种带隙可调、降解性可控的二维氢硅烯纳米材料及其制备方法和应用

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200863B2 (ja) * 1991-04-23 2001-08-20 セイコーエプソン株式会社 半導体装置の製造方法
JP5496500B2 (ja) * 2007-12-18 2014-05-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2016134198A1 (en) 2015-02-20 2016-08-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Cvd nanocrystalline silicon thermoelectric material
GB201514542D0 (en) * 2015-08-14 2015-09-30 Thomas Simon C S A method of producing graphene

Also Published As

Publication number Publication date
EP3662505B1 (en) 2023-10-18
EP3662505A1 (en) 2020-06-10
US10600644B2 (en) 2020-03-24
US20190043718A1 (en) 2019-02-07
EP3662505A4 (en) 2021-04-07
WO2019027645A1 (en) 2019-02-07
JP2020531682A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
KR102645979B1 (ko) 주기적 증착에 의해 기판 상에 금속 칼코지나이드를 증착하는 방법
Huang et al. Large‐area 2D layered MoTe2 by physical vapor deposition and solid‐phase crystallization in a tellurium‐free atmosphere
US10811254B2 (en) Method for fabricating metal chalcogenide thin films
Ngo et al. Epitaxial growth of LaAlO3 on SrTiO3-buffered Si (001) substrates by atomic layer deposition
EP3662505B1 (en) Mono- and multilayer silicene prepared by plasma-enhanced chemical vapor deposition
JP2022105014A (ja) Ｉｉｉａ族窒化物成長システムおよび方法
US11869768B2 (en) Method of forming transition metal dichalcogenide thin film
US20200357635A1 (en) Large-scale synthesis of 2d semiconductors by epitaxial phase conversion
Leone et al. Metal‐Organic Chemical Vapor Deposition of Aluminum Yttrium Nitride
Ullah et al. Continuous large area few layers MoS2 films by pulsed laser deposition and effect of annealing in sulfur environment
Khan et al. Growth of epitaxial strontium titanate films on germanium substrates using pulsed laser deposition
US11887849B2 (en) Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same
US10354868B2 (en) Method for formation of a transition metal dichalcogenide (TMDC) material layer
Tao et al. A novel method for in situ growing Ge-rich polycrystalline SiGe thin films on glass at low temperature
Mohsin Graphene synthesis and characterization on copper
Lin et al. Synthesis and Properties of 2D Semiconductors
Biyikli et al. Hollow-cathode plasma-assisted atomic layer deposition: A novel route for low-temperature synthesis of crystalline III-nitride thin films and nanostructures
KR102497077B1 (ko) 결정질 층상흑연의 저온 성장 방법
Panwar et al. Synthesis of multilayer graphene by filtered cathodic vacuum arc technique
US20240166521A1 (en) A method of forming a graphene layer structure and a graphene substrate
US20210249331A1 (en) Low-Temperature Deposition of High-Quality Aluminum Nitride Films for Heat Spreading Applications
KR102576569B1 (ko) 전이금속 디칼코게나이드의 제조 방법
Kumar et al. Growth of Different Microstructure of MoS 2 through Controlled Processing Parameters of Chemical Vapor Deposition Method
TW202314024A (zh) 石墨烯基板及其形成方法
WO2024104626A1 (en) A method of forming a graphene layer structure and a graphene substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application