JP2020531682A - プラズマ化学気相成長法によって調製した単層および多層シリセン - Google Patents

プラズマ化学気相成長法によって調製した単層および多層シリセン Download PDF

Info

Publication number
JP2020531682A
JP2020531682A JP2020505907A JP2020505907A JP2020531682A JP 2020531682 A JP2020531682 A JP 2020531682A JP 2020505907 A JP2020505907 A JP 2020505907A JP 2020505907 A JP2020505907 A JP 2020505907A JP 2020531682 A JP2020531682 A JP 2020531682A
Authority
JP
Japan
Prior art keywords
silicene
film
pecvd
substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020505907A
Other languages
English (en)
Inventor
リウ シャオ
リウ シャオ
ジュグデルスレン バトトゴトフ
ジュグデルスレン バトトゴトフ
Original Assignee
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー, ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー filed Critical ザ ガバメント オブ ザ ユナイテッド ステイツ オブ アメリカ， アズ リプレゼンテッド バイ ザ セクレタリー オブ ザ ネイビー
Publication of JP2020531682A publication Critical patent/JP2020531682A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Ceramic Engineering (AREA)
  • Silicon Compounds (AREA)

Abstract

［課題］ プラズマ化学気相成長法（ＰＥＣＶＤ）により触媒金属表面上に多層および単層シリセンを製造するための方法を提供する。［解決手段］シリセンは、２０℃から２９０℃の間の基材温度を有するＡｇ（１１１）基材上に、１００〜４００のＨ２：ＳｉＨ４比を有するＨ２とＳｉＨ４の出発混合物からＰＥＣＶＤにより成長させ、堆積は、１０Ｗから５００Ｗの間のＲＦパワーで約１００ｍＴｏｒｒから１３００ｍＴｏｒｒの間のチャンバー圧力下、約１０〜２５分間行われる。多くの場合、基材は、溶融シリカ基材上にスパッタしたＡｇ（１１１）膜の形態をとることになる。堆積時間を２５分間を超えて延長することにより、多層シリセン膜を形成することができる。

Description

関連出願の相互参照
本出願は、２０１７年８月４日に出願された米国仮特許出願第６２／５４１，１２５号に基づき、米国特許法第１１９条に従って優先権の利益を主張する。
本開示は、シリセンの製造、特に触媒金属表面上の多層および単層シリセンの製造に関する。
最先端の高効率マイクロエレクトロニクスは、広範な商業用および軍事用の用途で重要である。それは、ある程度は、現状の半導体技術の推進力である。製造がサブ１０ｎｍスケールに近づくにつれて、高密度、ハイスループットで、かつ高エネルギー効率の次世代マイクロエレクトロニクスの究極的小型化を達成するために、革新的技術が必要になる。
これに関して、グラフェンは、その独自の電子特性、例えば、非常に高いキャリア移動度のため、最も研究されている２Ｄ材料である。しかし、グラフェンは、最近のエレクトロニクスの必須条件である、エネルギーバンドギャップを欠き、トランジスタの作製に適していない。科学者らは、構造および化学的改質により、グラフェン系トランジスタの設計を依然として試みている。
シリセン（グラフェンのケイ素対応物質）は、グラフェンと多くの例外的な電子特性を共有する。図１Ａ（上面図）および１Ｂ（側面図）の模式図は、シリセンの構造を示す。シリセンとグラフェンのどちらもディラック・コーンおよびΓ点周辺の直線性電子分散を有し、どちらも電荷を運ぶ質量の無いディラック・フェルミオンを含む。どちらも六方構造を形成するが、グラフェンは、完全に平坦であり、他方、図１Ａおよび１Ｂの模式図に例示するように、シリセンは、外部電場下で容易に調整可能なバンドギャップを有すると期待される、ｓｐ２／ｓｐ３−様混成ケイ素原子の低座屈（ｌｏｗ−ｂｕｃｋｌｅｄ）ハニカム原子配列を有する。
グラフェンとシリセンに類似性はあるが、最も顕著な違いのうちの１つは、シリセンが、容易に調整可能なバンドギャップを有し、現状のケイ素系マイクロエレクトロニクスに完全に適合することである。１つの潜在的に重要な開発では、シリセン電界効果トランジスタが最近実証された。Ｌｉ Ｔａｏら、「Ｓｉｌｉｃｅｎｅ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ ｏｐｅｒａｔｉｎｇ ａｔ ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ」、Ｎａｔｕｒｅ Ｎａｎｏｔｅｃｈ．１０、２２７（２０１５）を参照のこと。そのようなシリセン系トランジスタおよび他のシリセン系デバイスの潜在的用途は、多くの技術領域、例えば、自律システム、コミュニケーション、センシング、およびサーベイランスに大変革をもたらし得る。
現在、天然のシリセンが存在する証拠はなく、炭素の自然由来のグラファイト形態に類似するケイ素の固相もない。シリセンの成長機構はまだ十分にわかっていないが、現在知られている最も精巧な膜成長法のうちの１つである分子線エピタキシー（ＭＢＥ）が、シリセンの成長で用いられる唯一の技術である。
これまでシリセンの構造および電子特性のすべての実験的物性評価をそのようなＭＢＥシリセン材料上で実施した。Ｌｏｋ Ｃ． Ｌｅｗ Ｙａｎ Ｖｏｏｎ、Ｓｉｌｉｃｅｎｅ、Ｓｐｒｉｎｇｅｒ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｐｕｂｌｉｓｈｉｎｇ Ｓｗｉｔｚｅｒｌａｎｄ ２０１６ Ｍ．Ｊ．Ｓ． Ｓｐｅｎｃｅｒ ａｎｄ Ｔ．Ｍｏｒｉｓｈｉｔａ（ｅｄｓ．）、ａｔ ｐｐ．３−３３を参照のこと。ＭＢＥを使用して、２００〜２５０℃の基材温度で、Ａｇ（１１１）、Ｉｒ（１１１）、およびＺｒＢ２（１１１）の表面上にシリセンを堆積した。Ｂａｏｊｉｅ Ｆｅｎｇら、「Ｅｖｉｄｅｎｃｅ ｏｆ Ｓｉｌｉｃｅｎｅ ｉｎ Ｈｏｎｅｙｃｏｍｂ Ｓｔｒｕｃｔｕｒｅｓ ｏｆ Ｓｉｌｉｃｏｎ ｏｎ Ａｇ（１１１）」、Ｎａｎｏ Ｌｅｔｔｅｒｓ １２、３５０７、（２０１２）；Ｌｅｉ Ｍｅｎｇら、「Ｂｕｃｋｌｅｄ Ｓｉｌｉｃｅｎｅ Ｆｏｒｍａｔｉｏｎ ｏｎ Ｉｒ（１１１）」、Ｎａｎｏ Ｌｅｔｔｅｒｓ １３、６８５（２０１３）；およびＡｎｔｏｉｎｅ Ｆｌｅｕｒｅｎｃｅら、「Ｅｘｐｅｒｉｍｅｎｔａｌ Ｅｖｉｄｅｎｃｅ ｆｏｒ Ｅｐｉｔａｘｉａｌ Ｓｉｌｉｃｅｎｅ ｏｎ Ｄｉｂｏｒｉｄｅ Ｔｈｉｎ Ｆｉｌｍｓ」、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．１０８、２４５５０１（２０１２）を参照のこと。
しかし、シリセンのＭＢＥ形成では、厳しく維持された超高真空環境での複数の処理ステップが必要である。ＭＢＥ中にＳｉ原子のシリセンへの核生成を制御するためには、１つの単層の堆積にも数時間の長時間を要する場合がある。したがって、潜在的な大規模合成および応用のために、代替の成長法が必要である。
プラズマ化学気相成長法（ＰＥＣＶＤ）は、高周波プラズマ環境で分解する反応ガスを使用する。それは、工業規模で様々な薄膜材料を堆積するための、多用途で費用効率が高い方法である。
ＰＥＣＶＤは、アモルファス薄膜、例えば、アモルファスシリコン（ａ−Ｓｉ）、窒化ケイ素（ＳｉＮｘ）、および二酸化ケイ素（ａ−ＳｉＯ２）を堆積するために広く用いられてきた。水素ガス（Ｈ２）を導入してシランガス（ＳｉＨ４）を希釈することにより、Ｈ２のＳｉＨ４に対する比が３０を超える場合、ｎｃ−Ｓｉを堆積することができる。Ｊ．Ｋｏｈら、「Ｏｐｔｉｍｉｚａｔｉｏｎ ｏｆ ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ ｐ−ｉ−ｎ ｓｏｌａｒ ｃｅｌｌｓ ｗｉｔｈ ｔｗｏ−ｓｔｅｐ ｉ ｌａｙｅｒｓ ｇｕｉｄｅｄ ｂｙ ｒｅａｌ−ｔｉｍｅ ｓｐｅｃｔｒｏｓｃｏｐｉｃ ｅｌｌｉｐｓｏｍｅｔｒｙ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７３、１５２６（１９９８）を参照のこと。
本発明者らは、ナノ結晶シリコン（ｎｃ−Ｓｉ）を成長させるためにＣＶＤを以前に使用した。「ＣＶＤ Ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ Ｍａｔｅｒｉａｌ」（ＰＥＣＶＤ）と題するＬｉｕらによる米国特許第９，５７７，１７４号、および「ＣＶＤ Ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ Ｍａｔｅｒｉａｌ」（ホットワイヤＣＶＤ、または「ＨＷＣＶＤ」）と題するＬｉｕらによる米国特許第９，４７２，７４５号を参照のこと。本発明者らの以前の発明により製造したｎｃ−Ｓｉは、あらゆる種類の非多孔性ケイ素材料の中で記録的に低い熱伝導性を示し、室温での熱伝導率はケイ素の最小熱伝導率の３分の１であった。イオン注入によりドープした場合、ｎｃ−Ｓｉは、室温で有望な熱電性能も示す。
本発明者らは、ＰＥＣＶＤを使用して、超微細な粒度（２〜３ｎｍ）のｎｃ−Ｓｉを堆積した。高解像度ＴＥＭおよびＸ線回折試験の両方で確認したが、平均粒度３ｎｍおよび個々の層厚５ｎｍが得られた。本発明者らは、ＲＦパワー、チャンバーガス圧力、基材温度、およびＨ２：ＳｉＨ４希釈比を制御することにより、粒度を制御することができ、そのため、各層がそれ自体特有の粒度を有する多層ｎｃ−Ｓｉ膜を堆積できることを見出した。前掲の‘１７４特許を参照のこと。
本概要は、発明を実施するための形態においてさらに記載される概念のうちの選択されたものを、簡易化した形式で紹介することを意図するものである。本概要は、主張する主題の重要なまたは不可欠な特徴を特定することを意図しないし、主張する主題の範囲を決定する助けとして使用することも意図しない。代わりに、本概要は、本明細書で記載し主張する主題の簡潔な概要として単に提示される。
本発明は、プラズマ化学気相成長法（ＰＥＣＶＤ）によって触媒金属表面上に多層および単層シリセンを製造するための方法を提供する。
本発明においては、シリセンは、１００：１から４００：１の間のＨ２：ＳｉＨ４比を有するＨ２とＳｉＨ４の出発混合物からＰＥＣＶＤにより、２０℃から２９０℃の間の基材温度を有する基材上に成長させることができ、堆積は、１０Ｗから５００Ｗの間のＲＦパワーおよび約１００ｍＴｏｒｒから１３００ｍＴｏｒｒの間のチャンバー圧力で約１０〜２５分間実施する。堆積時間を２５分間を超えて延長することにより多層シリセン膜を形成することができる。
多くの場合、基材は、溶融シリカ基材上にスパッタしたまたは電子線蒸着したＡｇ（１１１）膜の形態をとることになる。
本発明によるＰＥＣＶＤプロセスは、従来の分子線エピタキシー（ＭＢＥ）プロセスによって調製されたシリセンのものに類似した構造特性を有するシリセンを製造するが、大規模の製造および応用開発により適したかなり簡便なプロセスを使用して製造する。さらに、本発明のＰＥＣＶＤプロセスは、自然に水素化したシリセンを製造し、これは、従来のＭＢＥシリセンより安定であり、酸化しにくい。
本発明によりシリセンを成長させるＰＥＣＶＤの使用は、ナノスケールエレクトロニクスでの用途用のこの魅力的な材料の研究開発を同様に促進すると期待される。
シリセンの２次元単層の格子構造を示す上面図および側面図である。 シリセンの２次元単層の格子構造を示す上面図および側面図である。 従来技術による基材上の３次元ナノ結晶シリコン（ｎｃ−Ｓｉ）の例示的な堆積の態様を示すブロック模式図である。 本発明によるＡｇ（１１１）膜上の２次元シリセンの例示的な堆積の態様を示すブロック模式図である。 本発明により製造した厚さ２０ｎｍのＡｌ２Ｏ３キャップを有するＰＥＣＶＤシリセン試料のエクスサイチュのラマンスペクトルの結果を示すプロットである。 本発明により製造したＰＥＣＶＤシリセン試料の水素化の性質を示すラマンスペクトルの結果を示すプロットである。 本発明により製造したＰＥＣＶＤシリセン試料の水素化の性質を示すラマンスペクトルの結果を示すプロットである。 ＰＥＣＶＤシリセンが本発明により堆積したＡｇ膜の面外ＸＲＤ試験の結果を示し、Ａｇ（１１１）が、溶融シリカ基材上にスパッタしたＡｇ膜の主要な配向であることを示す図である。弱いＳｉ（１１１）ピークは、シリセンの部分的層間散乱に由来する。 本発明により製造したＰＥＣＶＤシリセン試料の面内ＸＲＤ試験の結果を示する図であり、ここで、弱いＳｉ（１１１）ピークは、図６で見られるものと同じ由来を有し、Ｈ−Ｓｉ（１１−２０）ピークは、ハニカムシリセン構造に由来する。 本発明により製造した４インチのウエハスケールＰＥＣＶＤシリセン試料の４つの異なる位置で収集したラマンスペクトルの態様を示す図である。 本発明により製造した４インチのウエハスケールＰＥＣＶＤシリセン試料の４つの異なる位置で収集したラマンスペクトルの態様を示す図である。 ＰＥＣＶＤシリセン試料上で収集したラマンスペクトルの態様を示す図であり、シリセン試料の表面に炭素原子による汚染がないことを示す。 本発明により製造したＰＥＣＶＤシリセン試料上で実施した炭素１ｓスキャンのＸＰＳスペクトルの結果を示すプロットである。 本発明により製造したＰＥＣＶＤシリセン試料のＸＰＳスペクトル試験の結果を示すプロットである。 本発明により製造したＰＥＣＶＤシリセン試料のＸＰＳスペクトル試験の結果を示すプロットである。
上記で概説した本発明の態様および特徴は、様々な形態で具体化することができる。以下の記述は、例示として、態様および特徴を実施することができる組み合わせおよび構成を示す。記載の態様、特徴、および／または実施形態が単に例であり、当業者は、他の態様、特徴、および／または実施形態を利用することができ、または本開示の範囲から逸脱することなく構造および機能の変更を行うことができることを理解されたい。
本発明は、プラズマ化学気相成長法（ＰＥＣＶＤ）を使用してシリセンを成長させるための方法を提供し、さらに、本明細書に記載される方法によるＰＥＣＶＤにより製造した水素化シリセンを提供する。
シリセンを成長させるＰＥＣＶＤの使用は、従来技術のＭＢＥ方法と比べて多くの利点を有し、あまり厳しくない真空環境、かなり少ない処理ステップ、およびより短い全体の合成時間で堆積を実現できる。
ＣＶＤは、グラフェンを成長させるために広く採用されている方法である。ＣＶＤグラフェンは、グラフェン合成用の好ましい方法としてＭＢＥグラフェンおよび他のグラフェン堆積技術に取ってかわり、エレクトロニクスおよび他の用途用のグラフェンの開発を可能にしている。本発明によりシリセンを成長させるＰＥＣＶＤの使用は、ナノスケールエレクトロニクスでの用途用のこの魅力的な材料の研究開発を同様に促進すると期待される。
本発明は、前掲の米国特許第９，５７７，１７４号に記載される多層ｎｃ−Ｓｉを製造するためのＰＥＣＶＤ法を修正して、Ａｇまたは他の触媒金属および半導体表面上へのシリセンとしての単層または多層のケイ素原子のＰＥＣＶＤ堆積を可能にする。
図２および３は、‘１７４特許によるＰＥＣＶＤにより製造したｎｃ−Ｓｉと本発明によるＰＥＣＶＤにより製造したシリセン膜の違いを示す。
図２に示すように、‘１７４特許の方法によるＰＥＣＶＤにより製造したｎｃ−Ｓｉは、溶融シリカまたは単結晶Ａｌ２Ｏ３＜０００１＞基材２０２上に直接堆積した３次元膜２０１である。‘１７４特許に詳細に記載するように、本出願人の以前の発明によるＰＥＣＶＤ ｎｃ−Ｓｉ膜は、Ｈ２：ＳｉＨ４＝１００：１の水素（Ｈ２）とシラン（ＳｉＨ４）の出発混合物を使用して製造される。処理温度を２５０℃および圧力を７００ｍＴｏｒｒに固定することにより、ｎｃ−Ｓｉを約５００ｎｍ以上の均一な厚さに成長させることができる。
対照的に、以下でより詳細に記載するように、本発明は、２次元シリセン層３０１を提供し、シリセン層は、溶融シリカ基材３０２上に位置するＡｇ（１１１）膜３０３上に堆積する。シリセン層３０１は、Ａｌ２Ｏ３層３０４によりキャップ化されて、周囲の雰囲気に長時間曝されることにより引き起こされる酸化損傷から保護される。
‘１７４特許による３次元ＰＥＣＶＤ ｎｃ−Ｓｉと同様に、本発明による２次元ＰＥＣＶＤシリセン膜は、Ｈ２とＳｉＨ４の出発混合物から製造される。しかし、本発明によるシリセンは、ｎｃ−Ｓｉの製造で使用したＨ２量、すなわち、Ｈ２：ＳｉＨ４＝２００：１の２倍量を使用して製造される。これは、ｎｃ−Ｓｉを製造するために使用する水素濃度よりかなり高い。
その結果、本発明のプロセスは、自然に水素化した２次元シリセンを製造する。ＭＢＥによるシリセンの合成では、水素は関与せず、それで、しばしば「シリカン」と称される、水素化したシリセンは、ＭＢＥを使用して直接製造することができないが、その代わりに、シリセンでの分子状水素の堆積後分解により製造される。例えば、Ｊ．Ｑｉｕ、ら、「Ｏｒｄｅｒｅｄ ａｎｄ Ｒｅｖｅｒｓｉｂｌｅ Ｈｙｄｒｏｇｅｎａｔｉｏｎ ｏｆ Ｓｉｌｉｃｅｎｅ」、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．１１４、１２６１０１（２０１５）を参照のこと。対照的に、本発明により製造したシリカンは、自然に水素化し、したがって、従来のＭＢＥ処理により製造したシリカンよりもより安定であり、酸化を受けにくい。水素は、各ケイ素原子の余分な表面結合を終結し、材料が周囲の環境で酸化されるのを防ぎ、下記のａ−Ａｓ２Ｏ3によるシリセンのエクスサイチュでのキャッピングを可能にする。シリカンは、バンドギャップ〜３−４ｅＶならびに高いキャリア移動度を有する半導体であると予想されており、２Ｄ電界効果トランジスタとして素晴らしい候補であり、オプトエレクトロニクスおよびセンサーの用途用として大きな可能性も有する。Ｌ．Ｃ．Ｌｅｗ Ｙａｎ Ｖｏｏｎら、「Ｈｙｄｒｏｇｅｎ ｃｏｍｐｏｕｎｄｓ ｏｆ ｇｒｏｕｐ−ＩＶ ｎａｎｏｓｈｅｅｔｓ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９７、１６３１１４（２０１０）を参照のこと；またＲ．Ｚｈａｎｇら、「Ｓｉｌｉｃａｎｅ ａｓ ａｎ Ｉｎｅｒｔ Ｓｕｂｓｔｒａｔｅ ｏｆ Ｓｉｌｉｃｅｎｅ：Ａ Ｐｒｏｍｉｓｉｎｇ Ｃａｎｄｉｄａｔｅ ｆｏｒ ＦＥＴ」、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｃ２０１４、１１８、２５２７８−２５２８３を参照のこと。
シリカンは、可逆的水素化を行うその能力のため、将来の水素貯蔵媒体用の重要な候補材料でもある。Ｊ．Ｗａｎｇら、「Ｈｙｄｒｏｇｅｎ ｓｔｏｒａｇｅ ｂｙ ｍｅｔａｌｉｚｅｄ ｓｉｌｉｃｅｎｅ ａｎｄ ｓｉｌｉｃａｎｅ」、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １１４、１２４３０９（２０１３）を参照のこと。
シリカンが、強磁性を示し、スピントロニクス用の非常に興味深い材料となり得ることも理論的に予測されてきた。Ｃ．Ｚｈａｎｇら、「Ｆｉｒｓｔ−Ｐｒｉｎｃｉｐｌｅｓ Ｓｔｕｄｙ ｏｆ Ｆｅｒｒｏｍａｇｎｅｔｉｓｍ ｉｎ Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ Ｓｉｌｉｃｅｎｅ ｗｉｔｈ Ｈｙｄｒｏｇｅｎａｔｉｏｎ」、Ｊ．Ｐｈｙｓ．Ｃｈｅｍ．Ｃ、２０１２、１１６（６）、ｐｐ４１６３−４１６６を参照のこと。対照的に、ＭＢＥで成長した非水素化シリセンは、磁性を全く示さない。
したがって、本発明のＰＥＣＶＤによるシリセンの製造方法は、現在用いられている従来のＭＢＥプロセスより、簡便で安価であるだけでなく、従来のＭＢＥ処理により製造したシリセンと比較して優れた特性を有する自然に水素化したシリセンを製造する。
本明細書に記載されるプロセスに従い、現在使用中のＮａｎｏｆａｂおよびＰｌａｓｍａ Ｐｒｏ−１００システムを含めて、任意の適切なＰＥＣＶＤシステムを使用して、シリセンを形成することができる。したがって、以下でより詳細に記載するように、本発明により、１００〜４００のＨ２：ＳｉＨ４比を有するＨ２とＳｉＨ４の出発混合物からＰＥＣＶＤによりシリセンを成長させることができ、堆積は、２０℃から２９０℃の間の基材温度を有する基材上で実施され、堆積は、１０Ｗから５００Ｗの間のＲＦパワー、約１００ｍＴｏｒｒから１３００ｍＴｏｒｒの間のチャンバー圧力で約１０〜２５分間行われる。ＰＥＣＶＤ堆積プロセスの時間を、例えば、２５分間を超えて延長することにより、多層を堆積させて、多層シリセン膜を形成することができる。より高いＨ２：ＳｉＨ４比は、より良い構造秩序を生じるが、膜に高い応力も生じ、そのため、２００に近いＨ２：ＳｉＨ４比が好ましく、最高品質のシリセン膜を得るためには本発明のプロセスでより長い堆積時間が好ましい。
基材温度およびＲＦパワーは、相互依存の関係が強く、得られるシリセン構造品質および１つの単層を製造するために必要な時間は、温度および／またはパワーの変化により敏感に影響され得る。したがって、高すぎるパワーまたは温度は、欠陥のあるシリセンを生じ得る一方、より低い温度およびより低いパワーは、一般にアモルファスまたは非常に無秩序な構造を生じるので、基材温度を２００〜２９０℃におよびパワーを５０Ｗ付近に保つことが非常に好ましい。
さらに、安定で均一なプラズマが求められるが、これは主にチャンバー圧力により決定される。本発明で使用するシステムでは、１００ｍＴｏｒｒから１３００ｍＴｏｒｒの間の圧力を使用することができ、９００ｍＴｏｒｒが最良の結果を生じる。
本発明によるＰＥＣＶＤシリセンをＡｇ（１１１）表面上に堆積させることができる。Ａｇ（１１１）は、ハニカムシリセン成長の形成を支持し得る良好な格子整合およびトップ層の６倍対称を有するので、シリセンの堆積に適している。
膜厚が５０〜６０ｎｍ未満である場合、Ａｇが（１１１）好ましい方向に成長し、そのため、溶融シリカ（ＳｉＯ２）やマイカなどの基材上に成長したＡｇ（１１１）膜上またはバルクのＡｇ（１１１）単結晶の表面上にＰＥＣＶＤシリセンを堆積できることがよく知られている。Ａｇ（１１１）被覆基板の場合に、任意の適切な方法、例えば、スパッタリング、電子線蒸着、または原子層堆積により、任意の適切な厚さにＡｇ（１１１）を堆積できる。さらに、表面格子整合要件を満たす、他の一般的に用いられる金属および半導体表面、例えば、Ｉｒ（１１１）およびＺｒＢ２（０００１）、Ｓｉ（１１１）、およびＭｏＳ２は、シリセンの成長のためにも用いることができ、そのような場合、それらの半導体または絶縁表面は、シリセン系デバイスの直接の応用を促進し得ることが期待される。
Ａｇ（１１１）被覆基板またはバルクのＡｇ（１１１）単結晶を事前に調製し、または商業的に入手し、次いで洗浄およびアニールのため反応チャンバーに移すことができる。
例えば、本発明の方法を示すために本発明者らが使用したＡｇ（１１１）被覆基板は、Ｎａｖａｌ Ｒｅｓｅａｒｃｈ Ｌａｂｏｒａｔｏｒｙ（Ｗａｓｈｉｎｇｔｏｎ，ＤＣ）で調製したが、いくつかの膜はスパッタリングによって調製し、他の膜は電子線堆積によって調製した。バックスパッタステップ、プレスパッタステップ、およびスパッタリングステップを含む３段階スパッタリング法を使用して、スパッタしたＡｇ（１１１）膜を堆積した。バックスパッタリングステップでは、チャンバーベース圧力が、７．４×１０−８Ｔｏｒｒに達し、溶融シリカ基材が室温である時点で、アルゴンガス流２５ｓｃｃｍ、ＲＦパワー２５Ｗおよび圧力２０ｍＴｏｒｒを使用して基材を５分間洗浄した。次いで、ＲＦパワー２００Ｗおよび圧力２ｍＴｏｒｒでアルゴンガス流２５ｓｃｃｍのプレスパッタリングを基材に５分間行い、次いで最後に、上述のプレスパッタリングステップと同一条件で基材が２０ｒｐｍで回転しながら銀膜をスパッタするためにシャッターを１０秒間開いた。
電子線堆積によって調製したＡｇ（１１１）膜は、また、溶融シリカ基材を用いて室温で調製し、堆積は、ベース圧力２×１０−７Ｔｏｒｒおよび堆積速度０．１ｎｍ／秒で行い、２０ｎｍの膜厚を製造した。
Ａｇ（１１１）膜上へのＰＥＣＶＤによるシリセンの形成に関する概念実証として、発明者らは、本発明のＰＥＣＶＤによるシリセンの形成が、以下に記載する２種の異なるＰＥＣＶＤプロセスのうちの１つにより実施できることを示した。これらのプロセスは、２種の異なるＰＥＣＶＤシステム、Ｏｘｆｏｒｄ Ｉｎｓｔｒｕｍｅｎｔｓ（英国）製のＮａｎｏｆａｂおよびＰｌａｓｍａ Ｐｒｏ−１００ ＰＥＣＶＤシステムで実証し、そのような各システムの条件を反映する処理パラメーターが異なる。
Ｐｌａｓｍａ Ｐｒｏ−１００システムの基材温度は、わずか４００℃に制限されるが、Ｎａｎｏｆａｂシステムの基材温度は、１２００℃まで上げることができる。以下でより詳細に議論するように、どちらのシステムも本発明のプロセスによるシリセンを調製するために使用することができるが、シリセン膜のラマン像は、ＮａｎｏｆａｂよりはＰｌａｓｍａ Ｐｒｏ−１００によって調製された膜で、完全なシリセンでは見られない、より顕著な欠陥ピークを示し、このことは、Ｎａｎｏｆａｂシステムによって調製された試料で、より高品質のシリセンが形成されたことを示唆する。
実施例１−Ｎａｎｏｆａｂ
Ｎａｎｏｆａｂシステムを使用してシリセンを堆積する前に、以下に記載するステップおよび処理条件に従い、Ｎａｎｏｆａｂチャンバー内において５００〜６００℃でＡｇ（１１１）膜をインサイチュで洗浄およびアニールする。
ステップ１：Ａｇ（１１１）被覆溶融シリカ基材をＮａｎｏｆａｂシステムに置いた。次いで、システムの圧力を１０分間で２×１０−７Ｔｏｒｒまでポンプ引きして下げた。チャンバーへのＮ２の流れは、流速１０００ｓｃｃｍ、チャンバー圧力１５００ｍＴｏｒｒに設定し、基材を２５０℃の温度に３０分間加熱した。次いで、Ｎ２をチャンバーから取り除いた。
ステップ２：Ｎ２ガスを取り除いた後、Ａｒプラズマの調製のために流速１０００ｓｃｃｍ、圧力９００ｍＴｏｒｒ、およびパワー０Ｗで２分間、Ａｒをチャンバーに導入した。
ステップ３：ＲＦパワーを５００Ｗに設定して、Ａｒプラズマ処理を基材にＡｒ流速１０００ｓｃｃｍ、圧力９００ｍＴｏｒｒ、および温度２５０℃で１５分間実施した。
ステップ４：パワーおよびガス流をオフにし、Ａｒ流を０ｓｃｃｍおよび圧力を０ｍＴｏｒｒに設定し、基材温度を２５０℃で１分間保った。
ステップ５：高温で基材をアニールするため、Ａｒ流速１０００ｓｃｃｍ、パワー０Ｗ、およびチャンバー圧力９００ｓｃｃｍの不活性条件で基材温度を５５０℃に上げ３０分間保った。
ステップ６：ＲＦパワー９０Ｗでプラズマを開始する。ＲＦパワー９０Ｗ、基材温度５５０℃、およびチャンバー圧力９００ｍＴｏｒｒで、基材を２５分間Ａｒプラズマで処理した。
ステップ７：次いで、パワーおよびＡｒガス流をオフにし、基材を５５０℃で１分間保った。
ステップ８：次いで、３×１０−７Ｔｏｒｒの真空下でチャンバーを２５０℃に冷却し、温度安定化のため基材をチャンバー内で３５分間保った。
Ａｇ（１１１）基材を上記のように洗浄／アニールした時点で、次いで、標準ＰＥＣＶＤ処理により、２００：１のＨ２：ＳｉＨ４比を有する水素とシリセンの混合物を使用してシリセンを基材上に堆積した。堆積は、ＲＦパワー５０Ｗ、チャンバー圧力９００ｍＴｏｒｒ、堆積温度２５０℃、および堆積時間１０〜２０分間で実施した。上記のように、ＮａｎｏｆａｂシステムでのＰＥＣＶＤ堆積プロセスの時間を２０分間を超えて延長することにより、多層のシリセンを堆積して、多層シリセン膜を形成することができる。
実施例２−Ｐｌａｓｍａ Ｐｒｏ−１００
実施例２では、Ｐｌａｓｍａ Ｐｒｏ−１００ＰＥＣＶＤチャンバー内でＡｇ（１１１）ウエハをアニールし、シリセンを堆積した。Ｎａｎｏｆａｂシステムと違い、Ｐｌａｓｍａ Ｐｒｏ−１００は、４００℃の最高加熱温度を有する。その結果、４００℃でのＡｇ（１１１）のアニールが可能であるが、表面洗浄、酸化除去および（１１１）構造秩序の改善に関して、理想的でない可能性があり、それで、Ｐｌａｓｍａ Ｐｒｏ−１００などのシステム内でのシリセンの堆積が行われることになる場合、予備洗浄／アニールしたＡｇ（１１１）ウエハを使用することが好ましいかもしれない。
Ｐｌａｓｍａ Ｐｒｏ−１００システムでのＡｇ（１１１）ウエハの洗浄／アニールが望ましい場合は、以下に記載するステップおよび処理条件に従い、Ｐｌａｓｍａ Ｐｒｏ−１００チャンバー内でインサイチュで実施することができる。
ステップ１：Ａｇ（１１１）被覆溶融シリカ基材をＰｌａｓｍａ Ｐｒｏ−１００システムに置いた。次いで、システムの圧力を１０分間で５×１０−７Ｔｏｒｒまでポンプ引きして下げた。チャンバーへのＮ２の流れは、流速１０００ｓｃｃｍ、チャンバー圧力１５００ｍＴｏｒｒに設定し、基材を２５０℃の温度に３０分間加熱した。次いで、Ｎ２をチャンバーから取り除いた。
ステップ２：Ｎ２ガスを取り除いた後、Ａｒプラズマの調製のために流速１０００ｓｃｃｍ、圧力９００ｍＴｏｒｒ、およびパワー０Ｗで２分間、Ａｒをチャンバーに導入した。
ステップ３：ＲＦパワーを５００Ｗに設定して、Ａｒプラズマ処理を基材にＡｒ流速１０００ｓｃｃｍ、圧力９００ｍＴｏｒｒ、および温度２５０℃で１５分間実施した。
ステップ４：パワーおよびガス流をオフにし、Ａｒ流を０ｓｃｃｍおよび圧力を０ｍＴｏｒｒに設定し、基材温度を２５０℃で１分間保った。
ステップ５：高温で基材をアニールするため、Ａｒ流速１０００ｓｃｃｍ、パワー０Ｗ、およびチャンバー圧力９００ｍＴｏｒｒの不活性条件で基材温度を３９０℃に上げ３０分間保った。
ステップ６：ＲＦパワー９０Ｗでプラズマを開始する。ＲＦパワー９０Ｗ、基材温度３９０℃、およびチャンバー圧力９００ｍＴｏｒｒで、基材を２５分間Ａｒプラズマで処理した。
ステップ７：次いで、パワーおよびＡｒガス流をオフにし、基材を３９０℃で１分間保った。
ステップ８：次いで、３×１０−６Ｔｏｒｒの真空下でチャンバーを２５０℃に冷却し、温度安定化のため基材をチャンバー内で３５分間保った。
Ａｇ（１１１）基材を上記のように洗浄／アニールした時点で、次いで、標準ＰＥＣＶＤ処理により、２００：１のＨ２：ＳｉＨ４比を有する水素とシリセンの混合物を使用してシリセンをＰｌａｓｍａ Ｐｒｏ−１００チャンバー内の基材上に堆積した。堆積は、ＲＦパワー９０Ｗ、チャンバー圧力７００ｍＴｏｒｒ、堆積温度２５０℃、および堆積時間１０〜２５分間で実施した。上記のように、Ｐｌａｓｍａ Ｐｒｏ−１００システムでのＰＥＣＶＤプロセスの時間を初期の２５分間を超えて延長することにより、多層のシリセンを堆積して、多層シリセン膜を形成することができる。
堆積条件にかかわらず、シリセンは、空気に長時間曝された時に容易に酸化され得る。空気に２４時間曝されると、単層シリセンのほぼ完全な酸化が生じることが示された。Ｙｉ Ｄｕらによる、「Ｔｕｎｉｎｇ ｔｈｅ Ｂａｎｄ Ｇａｐ ｉｎ Ｓｉｌｉｃｅｎｅ ｂｙ Ｏｘｉｄａｔｉｏｎ」、ＡＣＳ Ｎａｎｏ ８、１００１９（２０１４）を参照のこと。したがって、単層シリセンを堆積チャンバー外で検討または使用できる前に、カプセル化またはキャッピングが必要である。最初に報告されたＭＢＥシリセン系電界効果トランジスタでは、両極性輸送挙動が約４０秒間続き、次いで空気に曝されて２分以内に分解する。Ｌｉ Ｔａｏら、「Ｓｉｌｉｃｅｎｅ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒｓ ｏｐｅｒａｔｉｎｇ ａｔ ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ」、Ｎａｔｕｒｅ Ｎａｎｏｔｅｃｈ １０、２２７（２０１５）の補足情報を参照のこと。
シリセン膜を保護する理想の方法は、シリセン堆積直後のＡｌ２Ｏ３キャッピング層のインサイチュでの堆積であろう。しかし、これは、発明者らが使用したＮａｎｏｆａｂおよびＰｌａｓｍａ Ｐｒｏ−１００システムを含めて大部分のＰＥＣＶＤシステムでＡｌ前駆体がないため、大部分のＰＥＣＶＤシステムで不可能であり、したがって、シリセンを用いて新しく堆積したＡｇ（１１１）または他の基材ウエハをＰＥＣＶＤチャンバーから取り出し、それを、キャッピング層、通常、ＡＬＤチャンバーで堆積するＡｌ２Ｏ３のエクスサイチュでの堆積のために別の堆積システムに移すことがしばしば必要であろう。シリセン上のキャッピング層のＡＬＤ堆積は、ＭＢＥにより製造したシリセン膜でも使用されており、Ａｌｅｓｓａｎｄｒｏ Ｍｏｌｌｅら、「Ｈｉｎｄｅｒｉｎｇ ｔｈｅ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｅｎｅ ｗｉｔｈ Ｎｏｎ−Ｒｅａｃｔｉｖｅ Ｅｎｃａｐｓｕｌａｔｉｏｎ」、Ａｄｖ．Ｆｕｎｃ．Ｍａｔｅｒ．２３、４３４０（２０１３）を参照のこと。そのようなキャッピングは、インサイチュでのみ行われ、本発明の方法でのエクスサイチュでは決して行われなかった。しかし、上記のように、本発明のＰＥＣＶＤプロセスにより製造した水素化シリセンは、より安定であり、有害な酸化を起こさずにより長い期間周囲環境に曝されることができ、キャッピング層のエクスサイチュでの堆積が可能になる。
したがって、本発明者らが検討した例示的な場合では、シリセン被覆ウエハを、シリセンが堆積したＰＥＣＶＤシステムから、シリセン膜のＡｌ２Ｏ３キャッピングのために別の原子層堆積（ＡＬＤ）システムに移した。この移動プロセス時に、新しく堆積したシリセン膜は、約４〜６分間周囲の雰囲気に曝された。用いるＡＬＤシステムに適した任意の標準処方を使用して、ＡＬＤ Ａｌ２Ｏ３キャッピング層を堆積させることができる。本発明者らが検討した例では、約２０分間かかるキャッピング手順を用い、Ａｌ２Ｏ３キャッピング層を厚さ約２０ｎｍに堆積した。以下でより詳細に記載するように、本発明により製造したＡｌ２Ｏ３キャップ化ＰＥＣＶＤシリセン膜は、このエクスサイチュでのキャッピング手順時に空気への暴露による悪影響を何も示さなかった。
本発明のＰＥＣＶＤプロセスは、ＭＢＥシステムよりも、より容易に、およびより安価にスケールアップして、商業的処理での使用に適した大きなウエハサイズのシリセン被覆基板を製造することができる。これは、従来のＭＢＥ処理に比べて大きな利点である。さらに、ＰＥＣＶＤは、標準ウエハスケール半導体プロセスツールとして、堆積用のＵＨＶ条件を必要とせず、ＭＢＥシステムでＵＨＶに到達するのに必要となる処理時間を節約する。
図４は、上記の方法でエクスサイチュにてａ−Ａｌ２Ｏ３の層を用いキャップ化した厚さ２０ｎｍのＡｇ（１１１）表面上に成長したＰＥＣＶＤシリセンの試料のラマンスペクトルである。図からわかるように、この試料のラマンスペクトルは、５１６ｃｍ−１でのシグニチャーピークＧを示し、これはシリセンのハニカム格子中のＳｉ−Ｓｉ結合伸縮に由来する二重縮退Ｅ２ｇモードに帰属する。これはシリセンの特性と考えられる。「Ｄ」と表示されるピークは、完全なシリセンに見られない欠陥ピークであり、これは材料の構造品質に依存してサイズおよび形状が変化する。ＭＢＥシリセンのラマンスペクトルは、形状およびピーク位置が変化する。ＰＥＣＶＤシリセンのラマンスペクトルは、ＭＢＥシリセンのものとよく似ており、その範囲内にある。
図５Ａおよび５Ｂは、ピークＧおよびＤより上のスペクトルに注目して、上記の方法で成長したＰＥＣＶＤシリセンの試料のラマンスペクトルも表す。図５Ａおよび５Ｂで「Ｓｉ−Ｈ」と表示されるピークは、それぞれ、第１次および第２次Ｓｉ−Ｈ振動モードである。それらは、一般に水素化した非晶質およびナノ結晶シリコンで見られる。ＰＥＣＶＤシリセン膜のＳｉ−Ｈピークは水素化の説得力のある証拠であるが、ＭＢＥシリセンに存在しないことに留意されたい。
図６〜７は、その上にＰＥＣＶＤシリセンが本発明により形成されるＡｇ膜の、およびＰＥＣＶＤシリセン層それ自体のＸ線回折（ＸＲＤ）の結果を示す。
したがって、図６のＸＲＤプロットは、溶融シリカ基材上にスパッタした厚さ２０ｎｍの銀膜上にグレージング入射角を有する面外Ｘ線により発生した回折の結果を示し、Ａｇ（１１１）面がそのような膜の主要な面であることを示す。弱いＳｉ（１１１）は、シリセンの層間散乱に由来する。
図７は、本発明により製造したＰＥＣＶＤシリセン試料の面内ＸＲＤ試験の結果を示し、弱いＳｉ（１１１）ピークは、図６で見られるものと同じ由来を有し、Ｈ−Ｓｉピークはハニカムシリセン構造に由来する。図７のＸＲＤプロットは、本発明によるＡｇ（１１１）銀膜上に製造されたＰＥＣＶＤシリセンの試料上に入射した面内Ｘ線により発生した回折の結果を示す。図７に示すＸＲＤプロットからわかるように、シリセン試料の面内ＸＲＤ試験により、試料が、六方構造に関連する強い（Ｈ−Ｓｉ（１１−２０））シグナル、および層状のシリセンを表す３Ｄ構造に関連するより弱い（しかしまだ見える）Ｓｉ（１１１）シグナルを有することがわかる。Ｓｉ（１１１）シグナルは、図６でも見られることに留意されたい。シリセンのｃ軸格子定数は、６．９オングストロームと推定され、当技術分野において広く知られているシェラーの式を使用して、我々は、ＰＥＣＶＤシリセンのこの試料のｄ間隔が、約１．３層を有すると推定したが、これはほぼ単層であることを示している。
図８Ａ〜８Ｂは、本発明により製造したＰＥＣＶＤシリセンの均一性を示す。上記のように、本発明によるＰＥＣＶＤプロセスは、サイズ比較のため米国１セント銅貨に隣接するＰＥＣＶＤシリセンウエハを示す図８Ａの像で図示するように直径４インチ以上のスケールのシリセン被覆ウエハを製造することができる。図８Ｂは、図８Ａに示す４インチのＰＥＣＶＤシリセンウエハ試料上の４つの異なる位置（１、２、３、４）で得られたラマンスペクトルの結果を示す。ウエハ上の４つの位置の各々で同一のピークを示す図８Ｂに示すラマンスペクトルからわかるように、４つすべての位置でのシリセンの厚さおよび相は同一であり、ウエハの表面全体でシリセンが均一であることを示す。
さらに、本発明者らは、炭素汚染がないことを確認するため、試料上でラマン分析を実施した。この分析の結果を図９に示す。ＸＲＤデータ、例えば、上記で議論した図６〜７に示すものは、試料の結晶構造、すなわち、銀膜がＡｇ（１１１）配向を有する、またはＰＥＣＶＤシリセンが六方（Ｈ−Ｓｉ（１１−２０）構造を有することを示すが、そのような分析は、そのような六方構造を示す原子が何なのかを化学的に示さない。〜１３５０ｃｍ−１および１５８２ｃｍ−１のラマンピークは、それぞれグラフェンのＤおよびＧバンドとしても知られているが、試料中の炭素の存在を示す。Ｌ．Ｍ．Ｍａｌａｒｄ、Ｍ．Ａ．Ｐｉｍｅｎｔａ、Ｇ．Ｄｒｅｓｓｅｌｈａｕｓ、およびＭ．Ｓ．Ｄｒｅｓｓｅｌｈａｕｓ、「Ｒａｍａｎ ｓｐｅｃｔｒｏｓｃｏｐｙ ｉｎ ｇｒａｐｈｅｎｅ」、Ｐｈｙｓｉｃｓ Ｒｅｐｏｒｔｓ ４７３（２００９）を参照のこと。図９で実施したラマン分析は、〜１３５０ｃｍ−１または〜１５８７ｃｍ−１のＣ−Ｃ結合の活性な１次ラマンシグナルがないことを示し、したがって、観察されたＨ−Ｓｉ（１１−２０）ピークをもたらしうる炭素原子の汚染がないことを示す。
炭素原子の欠如をさらに確認するため、発明者らは、シリセン試料上でＸ線光電子分光（ＸＰＳ）分析も実施した。
図１０は、本発明により調製したＰＥＣＶＤシリセン試料上に実施したＸＰＳの炭素１ｓスキャンの結果を表す。試料中の１ｓＣ−Ｃ、Ｃ−Ｏ、およびＣ−Ｏ＝Ｏ結合の結合エネルギーは、それぞれ２８４．８ｅＶ、〜２８６ｅＶおよび２８８．５ｅＶの位置にある。図１０でわかるように、技術の解像度内で炭素の兆候はない。この結果は、Ｃ−Ｃ結合振動が観察されなかったラマンスペクトルの結果と一致する。
図１１Ａおよび１１Ｂは、本発明により製造したａ−Ａｌ２Ｏ３キャップ化ＰＥＣＶＤシリセンの望ましい特性をさらに示し、図１１Ａは、エッチング時間に依存するスペクトルを示し、図１１Ｂは、エッチング時間３０秒間でのスペクトルを示す。どちらもケイ素シグナルを見ている。
上記のように、キャップ化される前に雰囲気に曝されるシリセンがなく、ａ−Ａｌ２Ｏ３キャップがインサイチュで塗布される、従来のＭＢＥ系シリセン堆積プロセスと対照的に、本発明の方法では、Ａｌ２Ｏ３キャップがエクスサイチュで塗布される。図１１Ａおよび１１Ｂ用に検討した例では、厚さ２０ｎｍのＡｌ２Ｏ３キャップの堆積のためにＰＥＣＶＤチャンバーからＡＬＤチャンバーに移動しながら、ＰＥＣＶＤシリセン試料を空気に約４〜６分間曝した。図１１Ａおよび１１ＢのＸＰＳスペクトルに示されるように、キャップ化ＰＥＣＶＤ試料は、シリセンの酸化の兆候を示さない。９８．８ｅＶのエネルギー結合（ＢＥ）のピークは、元素のシリセンに関連するＳｉ２ｐ線に由来する。酸化が起こる場合、ＢＥ−１０２．３ｅＶのＳｉ−Ｏ結合成分に由来するピークは、観察可能になるはずである。これらの実験の結果として、従来のＭＢＥ法により製造したシリセンは空気に曝された場合２分以内に酸化するので、そのようなシリセンよりも本発明のＰＥＣＶＤ法により製造した水素化シリセンは、より耐酸素性が強い可能性があると考えられる。
利点および新規な特徴
本発明は、従来のＭＢＥ処理により製造したものと同等の構造品質を有する高品質シリセンを製造するが、ＰＥＣＶＤプロセスでは、ＭＢＥよりも簡便で、制限が少ない。本発明によるＰＥＣＶＤプロセスは、ＭＢＥより効率が高く、費用効率が高いだけではなく、ＭＢＥ成長プロセスよりもウエハスケールのマイクロエレクトロニクス製造に適する。本開示で示されるＰＥＣＶＤによって単層シリセンを堆積する能力は、この２次元材料を大規模に安価で製造する機会を開き、工業規模でのシリセン系技術の応用を促進できるであろう。究極の高密度、高効率および低い消費電力を有するＰＥＣＶＤシリセン系ナノ／マイクロエレクトロニクスは、技術領域の多くに大変革をもたらすことができる。ＰＥＣＶＤシリセンを従来のＭＢＥシリセンと比較し、その品質を改善するために、より多くの構造および電子特性の物性評価を実施することになる。
代替
他の堆積システムまたは堆積パラメーターは、所望の構造および電子特性物性評価を有するシリセン膜を製造するために使用することができる。さらに、基礎となる基材上に堆積する他の金属または半導体材料、例えば、Ｉｒ（１１１）およびＺｒＢ２（０００１）、Ｓｉ（１１１）、およびＭｏＳ２膜上にシリセンを形成することも可能である。さらに、他のキャッピング層、例えば、ＡｌＮも、可能であろう。グラフェンの場合と同様に他のＣＶＤ技法により、シリセンを成長させることも可能である。上記で挙げるものを網羅するために本件を拡張することは、将来の用途用の様々なデバイス製造要件に適合する助けとなるであろう。
特定の実施形態、態様、および特徴を、記載し、例示したが、当業者は、本明細書に記載される本発明が、それらの実施形態、態様、および特徴に限定されないだけでなく、本明細書で記載され、主張される基礎をなす発明の趣旨および範囲内にある任意およびすべての改変および代替の実施形態を検討することを容易に理解するであろう。本出願は、本明細書で記載され、主張される基礎をなす発明の趣旨および範囲内の任意およびすべての改変を検討し、すべてのそのような改変および代替の実施形態は、本開示の範囲および趣旨内にあると考えられる。

Claims (13)

  1. 基材をプラズマ化学気相成長法（ＰＥＣＶＤ）チャンバー内に置くステップ；
    前記基材を約２０〜約２９０℃の温度にするステップ；
    １００：１から４００：１の間のＨ２：ＳｉＨ４比を有するＨ２とＳｉＨ４の混合物を含む出発材料を供給するステップ；および
    ＰＥＣＶＤによって前記Ｈ２：ＳｉＨ４出発材料から前記基材上に２次元シリセン膜を堆積するステップであって、堆積が、ＲＦパワー約１０Ｗ〜約９０Ｗおよびチャンバー圧力約１００ｍＴｏｒｒ〜約１３００ｍＴｏｒｒで約１０〜２５分間生じる、堆積するステップ
    を含む、自然に水素化したシリセン膜を作製するための方法。
  2. 前記出発材料が、２００：１のＨ２：ＳｉＨ４比を有する、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  3. 前記基材が、基材上にＡｇ（１１１）膜を含む、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  4. 前記基材が、溶融シリカ基材上にスパッタしたまたは電子線蒸着したＡｇ（１１１）膜を含む、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  5. 前記基材が、Ｉｒ（１１１）、ＺｒＢ２（０００１）、Ｓｉ（１１１）、またはＭｏＳ２膜を含む、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  6. 前記出発混合物が、２００：１のＨ２：ＳｉＨ４比を有し、前記堆積が、ＲＦパワー５０Ｗ、チャンバー圧力９００ｍＴｏｒｒ、堆積温度２５０℃、および堆積時間１０〜２０分間で行われる、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  7. 前記出発混合物が、２００：１のＨ２：ＳｉＨ４比を有し、前記堆積が、ＲＦパワー９０Ｗ、チャンバー圧力７００ｍＴｏｒｒ、堆積温度２５０℃、および堆積時間１０〜２５分間で行われる、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  8. 前記ＰＥＣＶＤチャンバー中の前記基材を洗浄するステップ；および
    約３９０℃〜約５５０℃の温度で前記ＰＥＣＶＤチャンバー中の前記基材をアニールするステップ
    をさらに含む、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  9. 前記堆積したシリセン膜を有する前記基材を前記ＰＥＣＶＤチャンバーから取り出し、それを原子層堆積（ＡＬＤ）チャンバーに移すこと；および
    前記ＡＬＤチャンバー中でＡＬＤによって前記シリセン膜の上面にキャッピング層を堆積すること
    をさらに含む、請求項１に記載の自然に水素化したシリセン膜を作製するための方法。
  10. 前記キャッピング層が、Ａｌ２Ｏ３を含む、請求項８に記載の自然に水素化したシリセン膜を作製するための方法。
  11. 前記キャッピング層が、ＡｌＮを含む、請求項８に記載の自然に水素化したシリセン膜を作製するための方法。
  12. 請求項１に記載の方法により製造した自然に水素化したシリセン膜。
  13. ２００：１〜４００：１のＨ２：ＳｉＨ４比を有するＨ２とＳｉＨ４を含む出発混合物から、シリセンのＰＥＣＶＤ堆積により製造した、自然に水素化した２次元シリセン膜。


JP2020505907A 2017-08-04 2018-07-12 プラズマ化学気相成長法によって調製した単層および多層シリセン Pending JP2020531682A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762541125P 2017-08-04 2017-08-04
US62/541,125 2017-08-04
PCT/US2018/041749 WO2019027645A1 (en) 2017-08-04 2018-07-12 MONO- AND MULTI-LAYER SILICENE PREPARED BY PLASMA ASSISTED CHEMICAL VAPOR DEPOSITION

Publications (1)

Publication Number Publication Date
JP2020531682A true JP2020531682A (ja) 2020-11-05

Family

ID=65230300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505907A Pending JP2020531682A (ja) 2017-08-04 2018-07-12 プラズマ化学気相成長法によって調製した単層および多層シリセン

Country Status (5)

Country Link
US (1) US10600644B2 (ja)
EP (1) EP3662505B1 (ja)
JP (1) JP2020531682A (ja)
KR (1) KR20200028451A (ja)
WO (1) WO2019027645A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112209335B (zh) * 2020-10-19 2022-08-12 华北水利水电大学 一种提高纳米材料储氢性能的方法
CN112406477A (zh) * 2020-11-20 2021-02-26 佛山市佳汇科技有限公司 新能源车的出风口
CN113353939B (zh) * 2021-05-25 2023-09-08 中国科学院上海硅酸盐研究所 一种带隙可调、降解性可控的二维氢硅烯纳米材料及其制备方法和应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04323834A (ja) * 1991-04-23 1992-11-13 Seiko Epson Corp 半導体装置の製造方法
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US20160247997A1 (en) * 2015-02-20 2016-08-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy CVD Nanocrystalline Silicon as Thermoelectric Material
WO2017029470A1 (en) * 2015-08-14 2017-02-23 Simon Charles Stewart Thomas A method of producing a two-dimensional material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04323834A (ja) * 1991-04-23 1992-11-13 Seiko Epson Corp 半導体装置の製造方法
JP2009170896A (ja) * 2007-12-18 2009-07-30 Semiconductor Energy Lab Co Ltd 半導体装置、および半導体装置の作製方法
US20160247997A1 (en) * 2015-02-20 2016-08-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy CVD Nanocrystalline Silicon as Thermoelectric Material
WO2017029470A1 (en) * 2015-08-14 2017-02-23 Simon Charles Stewart Thomas A method of producing a two-dimensional material

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"Band structure of hydrogenated silicene on Ag(111): Evidence for half-silicane", PHYS. REV., JPN7022001946, 31 December 2016 (2016-12-31), ISSN: 0004925909 *
"Epitaxial growth of silicene on ultra-thin Ag(111) films", NEW JOURNAL OF PHYSICS, JPN7022001947, 17 September 2014 (2014-09-17), ISSN: 0004925911 *
"Evidence of Silicene in Honeycomb Structures of Silicon on Ag(111)", NANO LETTERS, JPN7022001945, 11 July 2012 (2012-07-11), ISSN: 0004925910 *

Also Published As

Publication number Publication date
EP3662505A4 (en) 2021-04-07
US10600644B2 (en) 2020-03-24
US20190043718A1 (en) 2019-02-07
EP3662505A1 (en) 2020-06-10
KR20200028451A (ko) 2020-03-16
WO2019027645A1 (en) 2019-02-07
EP3662505B1 (en) 2023-10-18

Similar Documents

Publication Publication Date Title
Shih et al. Low-temperature atomic layer epitaxy of AlN ultrathin films by layer-by-layer, in-situ atomic layer annealing
US8470400B2 (en) Graphene synthesis by chemical vapor deposition
JP2018525516A (ja) ２次元遷移金属ジカルコゲナイド薄膜の製造方法
US11339499B2 (en) Method for epitaxial growth of single crystalline heterogeneous 2D materials and stacked structure
Ngo et al. Epitaxial growth of LaAlO3 on SrTiO3-buffered Si (001) substrates by atomic layer deposition
CN109868454B (zh) 一种二维硫化铬材料的制备方法
EP3662505B1 (en) Mono- and multilayer silicene prepared by plasma-enhanced chemical vapor deposition
Kawamoto et al. Micrometer-scale monolayer SnS growth by physical vapor deposition
CN113832432B (zh) 一种二维化合物半导体薄膜的制备方法
US11869768B2 (en) Method of forming transition metal dichalcogenide thin film
Xu et al. Enhanced Quality of Wafer‐Scale MoS2 Films by a Capping Layer Annealing Process
Leone et al. Metal‐Organic Chemical Vapor Deposition of Aluminum Yttrium Nitride
US10686041B2 (en) Solid phase epitaxy of 3C-SiC on Si(001)
JP2014043372A (ja) グラフェンの成長方法
Mohsin Graphene synthesis and characterization on copper
Tao et al. A novel method for in situ growing Ge-rich polycrystalline SiGe thin films on glass at low temperature
KR102576569B1 (ko) 전이금속 디칼코게나이드의 제조 방법
KR20200040169A (ko) 단결정 이종 2차원 물질의 애피택셜 성장 방법 및 적층 구조체
Lin et al. Synthesis and Properties of 2D Semiconductors
CN114381806B (zh) 二维氮化铝晶体的制备方法
KR102497077B1 (ko) 결정질 층상흑연의 저온 성장 방법
JP5666984B2 (ja) 炭素薄膜の作製方法
TW202314024A (zh) 石墨烯基板及其形成方法
Jen et al. Atomic Layer Processing of MoS 2
Biyikli et al. Hollow-cathode plasma-assisted atomic layer deposition: A novel route for low-temperature synthesis of crystalline III-nitride thin films and nanostructures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221122