KR101709591B1 - 표면실장형 슈퍼커패시터 및 그의 제조방법 - Google Patents
표면실장형 슈퍼커패시터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101709591B1 KR101709591B1 KR1020150107996A KR20150107996A KR101709591B1 KR 101709591 B1 KR101709591 B1 KR 101709591B1 KR 1020150107996 A KR1020150107996 A KR 1020150107996A KR 20150107996 A KR20150107996 A KR 20150107996A KR 101709591 B1 KR101709591 B1 KR 101709591B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- active material
- active
- insulating
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 314
- 239000011149 active material Substances 0.000 claims description 157
- 239000002356 single layer Substances 0.000 claims description 23
- 239000007772 electrode material Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 239000012528 membrane Substances 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 239000007773 negative electrode material Substances 0.000 claims description 11
- 239000007774 positive electrode material Substances 0.000 claims description 10
- WEVYAHXRMPXWCK-UHFFFAOYSA-N Acetonitrile Chemical compound CC#N WEVYAHXRMPXWCK-UHFFFAOYSA-N 0.000 claims description 9
- 239000008151 electrolyte solution Substances 0.000 claims description 9
- TZIHFWKZFHZASV-UHFFFAOYSA-N methyl formate Chemical compound COC=O TZIHFWKZFHZASV-UHFFFAOYSA-N 0.000 claims description 8
- 239000002994 raw material Substances 0.000 claims description 8
- -1 LiCF 3 SO 3 Inorganic materials 0.000 claims description 7
- 239000006183 anode active material Substances 0.000 claims description 7
- 239000011230 binding agent Substances 0.000 claims description 7
- 239000003792 electrolyte Substances 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 7
- XTHFKEDIFFGKHM-UHFFFAOYSA-N Dimethoxyethane Chemical compound COCCOC XTHFKEDIFFGKHM-UHFFFAOYSA-N 0.000 claims description 6
- 229910003002 lithium salt Inorganic materials 0.000 claims description 6
- 159000000002 lithium salts Chemical class 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- KMTRUDSVKNLOMY-UHFFFAOYSA-N Ethylene carbonate Chemical compound O=C1OCCO1 KMTRUDSVKNLOMY-UHFFFAOYSA-N 0.000 claims description 5
- SBLRHMKNNHXPHG-UHFFFAOYSA-N 4-fluoro-1,3-dioxolan-2-one Chemical compound FC1COC(=O)O1 SBLRHMKNNHXPHG-UHFFFAOYSA-N 0.000 claims description 4
- RJUFJBKOKNCXHH-UHFFFAOYSA-N Methyl propionate Chemical compound CCC(=O)OC RJUFJBKOKNCXHH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000006182 cathode active material Substances 0.000 claims description 4
- 229940017219 methyl propionate Drugs 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- RUOJZAUFBMNUDX-UHFFFAOYSA-N propylene carbonate Chemical compound CC1COC(=O)O1 RUOJZAUFBMNUDX-UHFFFAOYSA-N 0.000 claims description 4
- 150000003839 salts Chemical class 0.000 claims description 4
- VAYTZRYEBVHVLE-UHFFFAOYSA-N 1,3-dioxol-2-one Chemical compound O=C1OC=CO1 VAYTZRYEBVHVLE-UHFFFAOYSA-N 0.000 claims description 3
- 230000000712 assembly Effects 0.000 claims description 3
- 238000000429 assembly Methods 0.000 claims description 3
- 229920002678 cellulose Polymers 0.000 claims description 3
- 239000001913 cellulose Substances 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 229910004186 Li(NiCoMn)1/3O2 Inorganic materials 0.000 claims description 2
- 229910010238 LiAlCl 4 Inorganic materials 0.000 claims description 2
- 229910015015 LiAsF 6 Inorganic materials 0.000 claims description 2
- 229910013063 LiBF 4 Inorganic materials 0.000 claims description 2
- 229910013188 LiBOB Inorganic materials 0.000 claims description 2
- 229910013684 LiClO 4 Inorganic materials 0.000 claims description 2
- 229910012851 LiCoO 2 Inorganic materials 0.000 claims description 2
- 229910010707 LiFePO 4 Inorganic materials 0.000 claims description 2
- 229910015643 LiMn 2 O 4 Inorganic materials 0.000 claims description 2
- 229910013528 LiN(SO2 CF3)2 Inorganic materials 0.000 claims description 2
- 229910002991 LiNi0.5Co0.2Mn0.3O2 Inorganic materials 0.000 claims description 2
- 229910002995 LiNi0.8Co0.15Al0.05O2 Inorganic materials 0.000 claims description 2
- 229910013870 LiPF 6 Inorganic materials 0.000 claims description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000654 additive Substances 0.000 claims description 2
- 238000009421 internal insulation Methods 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229910052744 lithium Inorganic materials 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 claims 2
- JBTWLSYIZRCDFO-UHFFFAOYSA-N ethyl methyl carbonate Chemical compound CCOC(=O)OC JBTWLSYIZRCDFO-UHFFFAOYSA-N 0.000 claims 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 2
- BTBUEUYNUDRHOZ-UHFFFAOYSA-N Borate Chemical compound [O-]B([O-])[O-] BTBUEUYNUDRHOZ-UHFFFAOYSA-N 0.000 claims 1
- 230000000996 additive effect Effects 0.000 claims 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 claims 1
- 239000005486 organic electrolyte Substances 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 239000000853 adhesive Substances 0.000 description 21
- 230000001070 adhesive effect Effects 0.000 description 17
- 239000011810 insulating material Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 239000010406 cathode material Substances 0.000 description 4
- 239000004698 Polyethylene Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- BJWMSGRKJIOCNR-UHFFFAOYSA-N 4-ethenyl-1,3-dioxolan-2-one Chemical compound C=CC1COC(=O)O1 BJWMSGRKJIOCNR-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002003 electrode paste Substances 0.000 description 2
- 238000005470 impregnation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- OIFBSDVPJOWBCH-UHFFFAOYSA-N Diethyl carbonate Chemical compound CCOC(=O)OCC OIFBSDVPJOWBCH-UHFFFAOYSA-N 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- IEJIGPNLZYLLBP-UHFFFAOYSA-N dimethyl carbonate Chemical compound COC(=O)OC IEJIGPNLZYLLBP-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/74—Terminals, e.g. extensions of current collectors
- H01G11/76—Terminals, e.g. extensions of current collectors specially adapted for integration in multiple or stacked hybrid or EDL capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/22—Electrodes
- H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/22—Electrodes
- H01G11/30—Electrodes characterised by their material
- H01G11/32—Carbon-based
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/52—Separators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Abstract
본 발명은 표면실장형 슈퍼커패시터 및 그의 제조방법에 관한 것으로, 일측에 제1비아홀 도전성부재가 삽입되어 배치되는 제1외부 절연층과; 제1외부 절연층과 이격되어 배치되며 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재가 삽입되어 배치되는 제2외부 절연층과; 제1외부 절연층과 제2외부 절연층 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재와 제2비아홀 도전성부재와 연결되도록 배치되는 활성전극체와; 제1비아홀 도전성부재와 연결되며 활성전극체의 일측의 끝단을 감싸도록 형성되는 제1외부전극과; 제2비아홀 도전성부재와 연결되며 활성전극체의 타측의 끝단을 감싸도록 형성되는 제2외부전극으로 구성되는 것을 특징으로 한다.
Description
본 발명은 표면실장형 슈퍼커패시터 및 그의 제조방법에 관한 것으로, 특히 인쇄회로기판에 표면실장이 가능하도록 한 표면실장형 슈퍼커패시터 및 그의 제조방법에 관한 것이다.
슈퍼 커패시터는 전기이중층 커패시터(EDLC; Electric Double Layer Capacitor), 유사 커패시터(pseudocapacitor) 및 하이브리드 커패시터(hybrid capacitor)등이 있다. 이러한 슈퍼 커패시터의 일 실시예의 구성이 한국등록특허 제1069606호(특허문헌 1)에 공개되어 있다.
한국등록특허 제1069606호는 고압 및 고전력 슈퍼 커패시터에 관한 것으로, 다수개의 전극부재, 세퍼레이터(separator), 전해질층, 가스켓, 제1극성 리드부재, 제2극성 리드부재 및 패킹부재로 구성된다.
다수개의 전극부재는 각각 바이폴라로 이루어지며 순차적으로 적층된다. 즉, 다수개의 전극부재는 각각 집전부재의 일면과 타면에 각각 서로 다른 극성을 갖는 제1활물질층과 제2활물질층이 형성된다. 세퍼레이터는 다수개의 전극부재 사이에 배치되며, 전해질층은 전극부재와 세퍼레이터 사이에 배치된다. 가스켓은 다수개의 전극부재 사이에 형성되며, 제1극성 리드부재는 다수개의 전극부재 중 상측에 위치한 전극부재에 형성된다. 제2극성 리드부재는 다수개의 전극부재 중 하측에 위치한 전극부재에 형성되며, 패킹부재는 제1극성 리드부재와 제2극성 리드부재와 전극부재와 가스켓을 밀봉시킨다.
한국등록특허 제1069606호에 공개된 종래의 슈퍼 커패시터는 부피를 작게 제조하는 경우에도 파우치형으로 제조되며 제1극성 리드부재와 제2극성 리드부재가 구비됨으로 인해 표면실장이 어려운 문제점이 있다.
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 인쇄회로기판에 표면실장이 가능하도록 한 표면실장형 슈퍼커패시터 및 그의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 일측과 타측의 끝단에 각각 외부전극을 형성하여 인쇄회로기판에 표면실장이 가능하도록 함으로써 제조가 용이한 표면실장형 슈퍼커패시터 및 그의 제조방법을 제공함에 있다.
본 발명은 표면실장형 슈퍼커패시터는 일측에 제1비아홀 도전성부재가 삽입되어 배치되는 제1외부 절연층과; 상기 제1외부 절연층과 이격되어 배치되며 상기 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재가 삽입되어 배치되는 제2외부 절연층과; 상기 제1외부 절연층과 상기 제2외부 절연층 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재와 제2비아홀 도전성부재와 연결되도록 배치되는 활성전극체와; 상기 제1비아홀 도전성부재와 연결되며 상기 활성전극체의 일측의 끝단을 감싸도록 형성되는 제1외부전극과; 상기 제2비아홀 도전성부재와 연결되며 상기 활성전극체의 타측의 끝단을 감싸도록 형성되는 제2외부전극으로 구성되는 것을 특징으로 한다.
본 발명의 표면실장형 슈퍼커패시터의 제조방법은 제1외부 절연시트, 제1집전체 시트, 제1활물질 전극시트, 분리막 시트, 제2활물질 전극시트, 제2집전체 시트 및 제2외부 절연시트를 순차적으로 적층하여 압착하여 활성전극체 시트를 형성하는 단계와; 상기 활성전극체 시트가 형성되면 활성전극체 시트를 절단하여 활성전극체로 분리하는 단계와; 상기 활성전극체로 분리되면 활성전극체의 일측과 타측을 각각 감싸도록 제1외부전극과 제2외부전극을 형성하는 단계와; 상기 제1외부전극과 제2외부전극이 형성되면 상기 활성전극체를 진공합침하여 활성전극체에 전해액을 주입하는 단계로 구성되는 것을 특징으로 한다.
본 발명은 표면실장형 슈퍼커패시터 및 그의 제조방법은 일측과 타측의 끝단에 각각 외부전극을 형성하여 인쇄회로기판에 표면실장이 가능하도록 함으로써 제조가 용이한 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 2는 도 1에 도시된 활성전극체의 분해 조립 사시도,
도 3은 본 발명의 다른 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 4는 본 발명의 또 다른 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 5는 본 발명의 일 실시예에 따른 표면실장형 슈퍼커패시터의 제조방법을 나타낸 도,
도 6은 도 5에 도시된 활성전극체 시트의 분해 조립 사시도.
도 2는 도 1에 도시된 활성전극체의 분해 조립 사시도,
도 3은 본 발명의 다른 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 4는 본 발명의 또 다른 실시예에 따른 표면실장형 슈퍼커패시터의 단면도,
도 5는 본 발명의 일 실시예에 따른 표면실장형 슈퍼커패시터의 제조방법을 나타낸 도,
도 6은 도 5에 도시된 활성전극체 시트의 분해 조립 사시도.
이하, 본 발명의 표면실장형 슈퍼커패시터 및 그의 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 및 도 2에서와 같이 본 발명의 표면실장형 슈퍼커패시터는 제1외부 절연층(10), 제2외부 절연층(20), 활성전극체(30), 제1외부전극(40) 및 제2외부전극(50)으로 구성된다.
제1외부 절연층(10)은 일측에 제1비아홀 도전성부재(12)가 삽입되어 배치된다. 제2외부 절연층(20)은 제1외부 절연층(10)과 이격되어 배치되며, 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재(22)가 삽입되어 배치된다. 활성전극체(30: 도 6에 도시됨)는 제1외부 절연층(10)과 제2외부 절연층(20) 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)와 연결되도록 배치된다. 제1외부전극(40)은 제1비아홀 도전성부재(12)와 연결되며, 활성전극체(30)의 일측의 끝단을 감싸도록 형성된다. 제2외부전극(50)은 제2비아홀 도전성부재(22)와 연결되며, 활성전극체(30)의 타측의 끝단을 감싸도록 형성된다.
본 발명의 표면실장형 슈퍼커패시터의 구성을 보다 상세히 설명하면 다음과 같다.
제1외부 절연층(10)과 제2외부 절연층(20)은 각각 도 1 및 도 2에서와 같이 활성전극체(30: 도 6에 도시됨)의 상부면과 하부면이 모두 제1외부전극(40)이나 제2외부전극(50)과 연결되어 전기적으로 도통되는 것을 방지한다. 즉, 제1외부 절연층(10)은 활성전극체(30)의 하부면에 형성되어 활성전극체(30)의 하부면 즉, 제1집전체층(31)이 제1비아홀 도전성부재(12)를 통해 제1외부전극(40)과 전기적으로 연결되도록 하며, 제2외부 절연층(20)은 활성전극체(30)의 상부면 즉, 제2집전체층(35)이 제2비아홀 도전성부재(22)를 통해 제2외부전극(50)과 전기적으로 연결되도록 한다. 이러한 제1외부 절연층(10)과 제2외부 절연층(20)은 각각 공지된 절연성 재질로 형성되며, 일측이나 타측에 장공(11,21)이 형성된다. 장공(11,21)은 각각 제1비아홀 도전성부재(12)나 제2비아홀 도전성부재(22)가 삽입되며, 두께(T1)가 10 내지 100㎛가 되도록 형성된다.
제1외부 절연층(10)과 제2외부 절연층(20)의 상부면이나 하부면의 표면적은 서로 동일하게 형성되어 제1집전체층(31)이 제1외부전극(40)과 전기적으로 연결되거나 제2집전체층(35)이 제2외부전극(50)과 전기적으로 연결되는 것을 방지한다. 제1외부 절연층(10)과 제2외부 절연층(20)은 또한, 각각에 장공(11,21)을 형성함으로써 제1비아홀 도전성부재(12)나 제2비아홀 도전성부재(22)의 상부면이나 하부면의 표면적을 넓게 형성할 수 있어 제1집전체층(31)와 제1외부전극(40)의 사이나 제2집전체층(35)와 제2외부전극(50) 사이의 접촉 면적을 증가시켜 등가직렬저항 특성을 개선시킨다.
활성전극체(30: 도 6에 도시됨)는 도 1 및 도 2에서와 같이 단층 활성전극체(30a)가 사용된다. 단층 활성전극체(30a)는 제1집전체층(31), 제1활물질 전극층(32), 분리막(33), 제2활물질 전극층(34) 및 제2집전체층(35)으로 이루어진다.
제1집전체층(31)은 제1비아홀 도전성부재(12)와 전기적으로 연결되도록 제1외부 절연층(10)에 적층되며, 일측의 끝단이 제1외부전극(40)과 전기적으로 연결되도록 테두리를 따라 절연부재(31a)가 형성된다. 제1집전체층(31)은 알루미늄과 같은 금속재질로 형성되고, 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면의 표면적과 동일하도록 형성되며, 두께(T2)는 10 내지 50㎛가 되도록 형성된다.
절연부재(31a)는 제1집전체층(31)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제1집전체층(31)은 절연부재(31a)에 제1집전체층(31)이 형성될 영역만큼 홀(hole)(31b)을 형성한 후 홀(31b)의 내측에 금속재질의 페이스트를 매립하여 형성되거나 접착제를 이용해 미리 금속재질을 이용해 형성된 제1집전체층(31)을 삽입하여 고정시킴에 의해 형성된다. 여기서, 홀(31b)은 일측이 개방되도록 형성함으로써 제1집전체층(31)의 일측의 끝단이 제1외부전극(40)과 연결되도록 한다. 절연부재(31a)의 두께(T3)는 제1집전체층(31)의 두께(T2)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.
제1활물질 전극층(32)은 제1집전체층(31) 즉, 제1집전체층(31)의 상부면에 도전성 접착제를 이용해 접착되거나 열압착에 의해 접착되어 적층되며, 테두리를 따라 절연부재(32a)가 형성된다. 제1활물질 전극층(32)은 제2활물질 전극층(34)이 음극 활물질 재질로 형성되는 경우에 양극 활물질 전극재질로 형성되며, 제2활물질 전극층(34)이 양극 활물질 재질로 형성되는 경우에 음극 활물질 전극재질로 형성된다. 제1활물질 전극층(32)의 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 각각의 상부면이나 하부면과 동일하도록 형성되고, 두께(T4)는 10 내지 100㎛가 되도록 형성된다.
절연부재(32a)는 제1활물질 전극층(32)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제1활물질 전극층(32)은 절연부재(32a)에 제1활물질 전극층(32)이 삽입될 영역에 홀(32b)을 형성한 후 홀(32b)에 양극이나 음극 활물질 전극재질을 페이스트 상태로 매립하여 형성되거나 접착제를 이용해 미리 양극이나 음극 활물질 전극재질을 이용해 제조된 제1활물질 전극층(32)을 삽입하여 고정시킴에 의해 형성된다. 절연부재(32a)의 두께(T5)는 제1활물질 전극층(32)의 두께(T4)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.
분리막(33)은 세퍼레이터 원료, 바인더, 용제 및 전해액을 혼합하여 형성되며, 상기 세퍼레이터 원료는 다공성 고분자가 사용되며, 상기 다공성 고분자는 셀루로스(cellulose), PE(polyethylene), PP(polypropylene) 중 둘이상을 혼합하여 형성되며, 상부면과 하부면의 가장자리를 따라 비도전성 접착제를 도포한 후 제1활물질 전극층(32)의 절연부재(32a)에 접착되거나 제2활물질 전극층(34)의 절연부재(34a)에 접착되어 적층된다. 이러한 분리막(33)은 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면과 동일하도록 형성되어 가장자리의 끝단 즉, 테두리가 외부로 노출되도록 적층되어 진공함침을 통해 분리막(33)이 함침되도록 한다. 분리막(33)은 또한, 페이스트 상태로 제조되는 경우에 미리 전해액을 포함하거나 미리 제조된 상태인 경우에 함침된 상태로 제1활물질 전극층(32)과 제2활물질 전극층(34) 사이에 적층됨으로써 전해액이 보다 고르게 분포되어 함침될 수 있도록 한다. 분리막(33)의 두께(T6)는 10 내지 50㎛가 되도록 형성된다.
제2활물질 전극층(34)은 분리막(33)의 가장자리에 도포된 비도전성 접착제에 의해 접착되어 분리막(33)에 적층되며, 테두리를 따라 절연부재(34a)가 형성된다. 제2활물질 전극층(34)은 제1활물질 전극층(32)이 음극 활물질 재질로 형성되는 경우에 양극 활물질 전극재질로 형성되며, 제1활물질 전극층(32)이 양극 활물질 재질로 형성되는 경우에 음극 활물질 전극재질로 형성된다. 제2활물질 전극층(34)의 상부면이나 하부면의 표면적은 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면의 표면적과 동일하도록 형성되고, 두께(T7)는 각각 10 내지 100㎛가 되도록 형성된다.
절연부재(34a)는 제2활물질 전극층(34)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제2활물질 전극층(34)은 절연부재(34a)에 홀(34b)을 형성한 후 홀(34b)에 양극이나 음극 활물질 전극재질을 페이스트 상태로 매립하여 형성되거나 접착제를 이용해 미리 양극이나 음극 활물질 전극재질을 이용해 제조된 제2활물질 전극층(34)을 삽입하여 고정시킴에 의해 형성된다. 이러한 절연부재(34a)는 분리막(33)의 가장자리에 도포된 비도전성 접착제에 접착되어 제2활물질 전극층(34)이 분리막(33)에 적층되도록 한다. 절연부재(34a)의 두께(T8)는 제2활물질 전극층(34)의 두께(T7)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.
제2집전체층(35)은 제2활물질 전극층(34) 즉, 제2활물질 전극층(34)의 상부면에 도전성 접착제를 이용해 접착되거나 열압착에 의해 적층되어 제2비아홀 도전성부재와 전기적으로 연결되며, 타측의 끝단이 제2외부전극(50)과 전기적으로 연결되도록 테두리를 따라 절연부재(35a)가 형성된다. 제2집전체층(35)은 알루미늄과 같은 금속재질로 형성되고, 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면의 표면적과 동일하도록 형성되며, 두께(T9)는 10 내지 50㎛가 되도록 형성된다.
절연부재(35a)는 제1집전체층(31)의 가장자리의 끝단 즉, 테두리를 따라 형성된다. 즉, 제2집전체층(35)은 절연부재(35a)에 제2집전체층(35)이 형성될 영역만큼 홀(hole)(35b)을 형성한 후 홀(35b)의 내측에 금속재질의 페이스트를 매립하여 형성되거나 접착제를 이용해 미리 금속재질을 이용해 형성된 제2집전체층(35)을 삽입하여 고정시킴에 의해 형성된다. 여기서, 홀(35b)은 타측이 개방되도록 형성함으로써 제2집전체층(35)의 타측의 끝단이 제2외부전극(50)과 연결되도록 한다. 절연부재(35a)의 두께(T10)는 제2집전체층(35)의 두께(T9)와 동일하도록 형성되며, 10 내지 100㎛가 되도록 형성된다.
전술한 제1집전체층(31), 제1활물질 전극층(32), 분리막(33), 제2활물질 전극층(34) 및 제2집전체층(35)의 각각의 상부면이나 하부면의 표면적이 제1외부 절연층(10)이나 제2외부 절연층(20)의 상부면이나 하부면과 동일하도록 형성되며, 제1집전체층(31), 제1활물질 전극층(32), 제2활물질 전극층(34) 및 제2집전체층(35)에 각각 구비되는 절연부재(31a,32a,34a,35a)의 폭(W1,W2,W3,W4)은 서로 동일하게 형성되어 각각의 절연부재(31a,32a,34a,35a)에 비도전성 접착제를 도포하여 각각 순차적으로 적층되도록 한다.
활성전극체(30)의 다른 실시예는 도 3에 도시된 병렬연결 적층 활성전극체(30b)가 있다. 병렬연결 적층 활성전극체(30b)는 다수개의 제1집전체층(31), 다수개의 제1활물질 전극층(32), 다수개의 분리막(33), 다수개의 제2활물질 전극층(34) 및 다수개의 제2집전체층(35)으로 이루어진다.
다수개의 제1집전체층(31)은 각각 서로 이격되어 배치되어 제1외부 절연층(10)에 적층되며, 일측의 끝단이 제1외부전극(40)과 전기적으로 연결되도록 테두리를 따라 절연부재(31a)가 형성된다. 다수개의 제1집전체층(31) 중 하나 즉, 최하측에 위치되는 제1집전체층(31)의 하부면은 제1비아홀 도전성부재(11)와 도전성 접착제를 이용해 접착되어 전기적으로 연결된다.
다수개의 제1활물질 전극층(32)은 각각 제1집전체층(31)에 적층되도록 서로 이격되어 배치되며, 테두리를 따라 절연부재(32a)가 형성된다. 다수개의 분리막(33)은 각각 제1활물질 전극층(32)에 적층되도록 서로 이격되어 배치된다. 다수개의 제2활물질 전극층(34)은 각각 분리막(33)에 적층되도록 서로 이격되어 배치되며, 테두리를 따라 절연부재(34a)가 형성된다.
다수개의 제2집전체층(35)은 각각 제2활물질 전극층(34)에 적층되도록 서로 이격되어 배치되며, 타측의 끝단이 제2외부전극(50)과 전기적으로 연결되도록 테두리를 따라 절연부재(35a)가 형성된다. 다수개의 제2집전체층(35) 중 하나 즉, 다수개의 제2집전체층(35) 중 최상부에 위치된 제2집전체층(35)의 상부면은 도전성 접착제를 이용해 제2비아홀 도전성부재(21)와 전기적으로 연결된다.
병렬연결 적층 활성전극체(30b)는 전술한 구성과 같이 다수개의 제1집전체층(31)가 각각 제1외부전극(40)에 접촉되어 전기적으로 연결되며, 다수개의 제2집전체층(35)이 각각 제2외부전극(50)에 접촉되어 전기적으로 연결됨으로써 병렬 연결된다. 즉, 병렬연결 적층 활성전극체(30b)는 제1집전체층(31)와 제2집전체층(35) 사이에 제1활물질 전극층(32), 분리막(33) 및 제2활물질 전극층(34)이 순차적으로 적층되어 하나의 슈퍼 커패시터가 구성되며, 각각의 슈퍼 커패시터에 구비되는 제1집전체층(31)이 제1외부전극(40)과 전기적으로 도통되도록 연결되고 제2집전체층(35)이 제2외부전극(50)과 전기적으로 도통되도록 연결됨으로써 서로 병렬 연결된다.
활성전극체(30)의 또 다른 실시예는 도 4에 도시된 직렬연결 적층 활성전극체(30c)가 있다. 직렬 연결 적층 활성전극체(30c)는 다수개의 단층 활성전극체(30a)와 다수개의 내부 절연층(30d)으로 구성된다.
다수개의 단층 활성전극체(30a)는 각각 서로 이격되어 배치되며, 다수개의 내부 절연층(30d)은 각각 다수개의 단층 활성전극체(30a) 사이에 위치되도록 배치되어 적층된다.
다수개의 단층 활성전극체(30a)는 각각 제1집전체층(31), 제1활물질 전극층(32), 분리막(33), 제2활물질 전극층(34) 및 제2집전체층(35)으로 이루어진다. 제1집전체층(31)은 다수개의 내부 절연층 중 하나에 적층되며 테두리를 따라 절연부재(31a)가 형성되며, 제1활물질 전극층(32)은 제1집전체층(31)에 적층되며 테두리를 따라 절연부재(32a)가 형성된다. 분리막(33)은 제1활물질 전극층(32)에 적층되어 제1활물질 전극층(32)과 제2활물질 전극층(34)이 서로 전기적으로 쇼트되는 것을 방지한다. 제2활물질 전극층(34)은 분리막(33)에 적층되며, 테두리를 따라 절연부재(34a)가 형성된다. 제2집전체층(35)은 제2활물질 전극층(34)에 적층되며, 테두리를 따라 절연부재(35a)가 형성된다.
다수개의 단층 활성전극체(30a) 중 최하측에 배치되는 단층 활성전극체(30a)는 제1집전체층(31)이 제1비아홀 도전성부재(11)와 전기적으로 연결되도록 제1외부 절연부재(10)에 적층되며, 다수개의 단층 활성전극체(30a) 중 최상측에 배치되는 단층 활성전극체(30a)는 제2집전체층(35)이 제2비아홀 도전성부재(22)와 전기적으로 연결되도록 제2외부 절연부재(20)가 적층된다.
다수개의 내부 절연층(30d)은 제1외부 절연부재(10)나 제2외부 절연부재(20)에 장공(12,22)이 형성되며, 각각에는 내부 비아홀 도전성부재(30e)가 형성된다. 다수개의 내부 절연층(30d)에 각각 형성된 내부 비아홀 도전성부재(30e)는 서로 수평방향으로 교차되도록 형성되어 내부 절연층(30d)의 상부면에 형성된 제1집전체층(31)와 하부면에 형성된 제2집전체층(35) 사이에 흐르는 전류가 고르게 분포되어 통하도록 함으로써 등가직렬저항 특성을 개선시킨다.
전술한 구성을 갖는 직렬연결 적층 활성전극체(30c)는 다수개의 단층 활성전극체(30a)에 각각 구비되는 제1집전체층(31)와 제2집전체층(35)의 일측이나 타측의 끝단이 외부로 노출되지 않도록 각각의 가장자리의 테두리를 따라 형성되어 제1집전체층(31)와 제2집전체층(35)의 각각의 끝단이 제1외부전극(40)이나 제2외부전극(50)과 전기적으로 절연되도록 함으로써 제1비아홀 도전성부재(11)와 제2비아홀 도전성부재(22)를 통해 다수개의 단층 활성전극체(30a)가 서로 직렬로 연결된다.
병렬연결 적층 활성전극체(30b)와 직렬연결 적층 활성전극체(30c)에 각각 사용된 제1활물질 전극층(32)은 제2활물질 전극층(34)이 양극 활물질이 사용되면 음극 활물질이 사용되며, 제2활물질 전극층(34)이 음극 활물질이 사용되면 양극 활물질이 사용된다.
제1외부전극(40)과 제2외부전극(50)은 각각 도전성 재질를 도금이나 증착하여 형성되며, 도 1, 도 3 및 도 4에서와 같이 제1비아홀 도전성부재(12)나 제2비아홀 도전성부재(22)와 전기적으로 연결되도록 형성된다. 이러한 제1외부전극(40)과 제2외부전극(50)을 인쇄회로기판(도시 않음)에 솔더링 함으로써 본 발명의 표면실장형 슈퍼커패시터를 표면실장 부품으로 사용한다.
본 발명의 표면실장형 슈퍼커패시터는 또한, 도 5에서와 같이 단층 활성전극체(30a), 병렬연결 적층 활성전극체(30b) 및 직렬연결 적층 활성전극체(30c)를 감싸는 절연필름(60)으로 밀봉된다. 절연필름(60)은 분리막(33)에 전해액을 함침한 후 전해액이 분리막(33)에 유지되도록 함으로써 본 발명의 슈퍼커패시터가 안정적으로 동작되도록 한다.
전술한 본 발명의 표면실장형 슈퍼커패시터의 제조방법을 첨부된 도 5 및 도 6을 참조하여 설명하면 다음과 같다.
도 5에서와 같이 본 발명의 표면실장형 슈퍼커패시터의 제조방법은 제1외부 절연시트(110), 제1집전체 시트(120), 제1활물질 전극시트(130), 분리막 시트(140), 제2활물질 전극시트(150), 제2집전체 시트(160) 및 제2외부 절연시트(170)가 준비되면 각각을 순차적으로 적층하여 활성전극체 시트(100)를 형성한다(S10).
활성전극체 시트(100)를 형성하기 위한 제1외부 절연시트(110), 제1집전체 시트(120), 제1활물질 전극시트(130), 분리막 시트(140), 제2활물질 전극시트(150), 제2집전체 시트(160) 및 제2외부 절연시트(170)의 준비방법을 첨부된 도 6을 참조하여 설명하면 다음과 같다.
제1외부 절연시트(110)는 절연시트(111)와 다수개의 제1비아홀 도전성부재(12)로 이루어진다. 절연시트(111)는 절연성 재질로 형성되며, 다수개의 장공(11)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제1비아홀 도전성부재(12)는 장공(11)에 각각 삽입되어 형성된다. 제2외부 절연시트(170)는 절연시트(171)와 다수개의 제2비아홀 도전성부재(22)로 이루어진다. 절연시트(171)는 절연성 재질로 형성되며, 다수개의 장공(21)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제2비아홀 도전성부재(22)는 장공(21)에 각각 삽입되어 형성된다.
제1외부 절연시트(110)와 제2외부 절연시트(170)에 각각 형성된 다수개의 장공(11)은 절단선(L1,L2)을 기준으로 절단하여 활성전극체(30)으로 개별적으로 분리 시 절단선(L1)을 기준으로 일측이나 타측에 위치되어 이격되도록 형성되어 장공(11,21)에 각각 삽입되는 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)가 수평방향으로 서로 이격되도록 형성된다. 즉, 제1외부 절연시트(110)와 제2외부 절연시트(170)는 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)가 수평방향으로 서로 이격되도록 형성된다. 여기서, 제1외부 절연시트(110)와 제2외부 절연시트(170)는 각각 절연성 재질로 형성되는 절연시트(111,171)에 다수개의 장공(11,21)을 일정한 간격으로 배열되도록 형성한 후 각각의 장공(11,21)에 도전성 재질 즉, 금속 페이스트를 장공(11,21)에 매립하여 형성하거나 장공(11,21)의 내측면에 도전성이나 비도전성 접착제를 도포한 후 접착제를 이용해 도전성 재질로 미리 제조된 제1비아홀 도전성부재(12)와 제2비아홀 도전성부재(22)를 접착시켜 제조한다.
제1집전체 시트(120)는 절연시트(121)와 다수개의 제1집전체층 패턴(122)으로 이루어진다. 절연시트(121)는 절연성 재질로 형성되며 다수개의 제1집전체층 패턴홀(121a)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제1집전체층 패턴(122)은 각각 제1집전체층 패턴홀(121a)에 각각 삽입되어 형성된다. 제2집전체 시트(160)는 절연시트(161)와 다수개의 제2집전체층 패턴(162)으로 이루어진다. 절연시트(161)는 절연성 재질로 형성되며, 다수개의 제2집전체층 패턴홀(161a)이 일정한 간격으로 서로 이격되어 배열되도록 형성된다. 다수개의 제2집전체층 패턴(162)은 각각 제2집전체층 패턴홀(161a)에 각각 삽입되어 형성된다.
제1집전체 시트(120)와 제2집전체 시트(160)의 절연시트(121,161)는 절연성 재질로 형성되며, 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)이 형성되어 절단선(L3,L4)을 기준으로 절단하여 활성전극체(30)으로 개별적으로 분리 시 도 2에 도시된 일측의 끝단이 홀(31b)에 의해 개방되는 절연부재(31a)나 타측의 끝단이 홀(35b)에 의해 개방되는 절연부재(35a)로 형성된다. 다수개의 제1집전체층 패턴(122)과 다수개의 제2집전체층 패턴(162)은 각각 절단선(L3,L4)을 기준으로 절단 시 제1집전체층(31)으로 제2집전체층(35)으로 형성된다. 이러한 제1집전체 시트(120)와 제2집전체 시트(160)는 제1집전체층 패턴(122)과 제2집전체층 패턴(162)이 수평방향으로 간격을 두고 이격되어 형성되며, 제1집전체층 패턴(122)과 제2집전체층 패턴(162)은 각각 도전성 부재로 형성된다.
제1집전체층 패턴(122)과 제2집전체층 패턴(162)을 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)에 형성하는 방법은 절연시트(121,161)에 형성된 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)에 도전성 재질인 금속재질을 페이스트 상태로 매립하여 제조하거나 제1집전체층 패턴홀(121a)이나 제2집전체층 패턴홀(161a)의 내주면에 도전성이나 비도전성 접착제를 도포한 후 미리 도전성 재질인 금속재질로 제조된 제1집전체층 패턴(122)과 제2집전체층 패턴(162)을 삽입한 후 접착제로 접착시켜 제조한다.
제1활물질 전극시트(130)는 절연시트(131)와 다수개의 제1활물질 전극층 패턴(132)으로 이루어진다. 절연시트(131)는 다수개의 제1활물질 전극층 패턴홀(131a)이 일정한 간격으로 서로 이격되어 배열되도록 형성되며, 다수개의 제1활물질 전극층 패턴(132)은 각각 제1활물질 전극층 패턴홀(131a)에 각각 삽입되어 형성된다. 제2활물질 전극시트(150)는 절연시트(151)와 다수개의 제2활물질 전극층 패턴(152)으로 이루어진다. 절연시트(151)는 다수개의 제2활물질 전극층 패턴홀(151a)이 일정한 간격으로 서로 이격되어 배열되도록 형성되며, 다수개의 제2활물질 전극층 패턴(152)은 각각 제2활물질 전극층 패턴홀(151a)에 각각 삽입되어 형성된다.
제1활물질 전극시트(130)와 제2활물질 전극시트(150)의 제조방법의 절연시트(131,151)는 절연성 재질로 형성되며, 다수개의 제1활물질 전극층 패턴(132)이나 다수개의 제2활물질 전극층 패턴(152)은 제1활물질 전극층 패턴홀(131a)이나 제2활물질 전극층 패턴홀(151a)에 양극이나 음극 활물질 전극재질을 페이스트 상태로 매립하여 형성되거나 접착제를 이용해 미리 양극이나 음극 활물질 전극재질을 이용해 제조된 제1활물질 전극층 패턴(132)이나 제2활물질 전극층 패턴(152)을 삽입하여 고정시킴에 의해 형성된다. 이와 같이 제조된 제1활물질 전극시트(130)와 제2활물질 전극시트(150)는 각각 절단선(L5,L6)을 기준으로 절단되어 도 2에 도시된 제1활물질 전극층(32)이나 제2활물질 전극층(34)으로 형성되며, 절연시트(131,151)는 절연부재(32a,34a)를 형성한다. 여기서, 제1활물질 전극시트(130), 제2활물질 전극시트(150), 제1활물질 전극층(32) 및 제2활물질 전극층(34)은 각각 제1활물질 전극시트(130)이나 제1활물질 전극층(32)이 음극 활물질 전극재질로 형성되면 제2활물질 전극시트(150)이나 제2활물질 전극층(34)은 양극 활물질 전극재질로 형성되고, 제1활물질 전극시트(130)이나 제1활물질 전극층(32)이 양극 활물질 전극재질로 형성되면 제2활물질 전극시트(150)이나 제2활물질 전극층(34)은 음극 활물질 전극재질로 형성된다. 여기서, 양극 활물질 전극재질은 양극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 양극원료는 활성탄, LiCoO2, LiMn2O4, Li(NiCoMn)1/3O2, LiNi0.5Co0.2Mn0.3O2, LiNi0.8Co0.15Al0.05O2, LiFePO4 중 하나가 선택되어 사용되며, 음극 활물질 전극재질은 음극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 음극 원료는 활성탄, Li4Ti5O12, H2Ti12O25, 그래파이트(Graphite) 및 실리콘(Si) 중 하나가 선택되어 사용된다.
분리막 시트(140)는 세퍼레이터 원료, 바인더, 용제 및 전해액을 혼합하여 형성되며, 상기 세퍼레이터 원료는 다공성 고분자가 사용되며, 상기 다공성 고분자는 셀루로스(cellulose), PE(polyethylene), PP(polypropylene) 중 둘이상을 혼합하여 형성되며, 절단선(L7,L8)을 기준으로 절단되어 다수개의 분리막(141)으로 분리된다. 이와 같이 분리막 시트(140)까지 준비되면 각각을 적층하여 압착하여 활성전극체 시트(100)를 형성한다. 활성전극체 시트(100)를 형성하기 위한 압착 시 각각이 서로 분리되지 않도록 비도전성이나 도전성 접착제를 이용하여 적층한 후 압착한다.
예를 들어, 제1외부 절연시트(110)는 제1비아홀 도전성부재(12)를 제외한 절연시트(111)의 상부면에 비도전성 접착제를 도포하여 제1집전체 시트(120)의 절연시트(121)가 접착되어 적층되도록 한다. 제1집전체 시트(120)가 적층되면 다수개의 제1집전체층 패턴(122)을 제외한 절연시트(121)의 상부면에 비도전성 접착제를 도포한 후 제1활물질 전극시트(130)를 적층시켜 제1활물질 전극시트(130)를 적층한다. 여기서, 제1집전체 시트(120)에 제1활물질 전극시트(130)의 적층 시 제1활물질 전극시트(130)의 다수개의 제1활물질 전극층 패턴(132)의 하부면에 도전성 접착제를 도포하여 다수개의 제1활물질 전극층 패턴(132)과 다수개의 제1집전체층 패턴(122)이 서로 전기적으로 도통되도록 접착시킨다.
제1활물질 전극시트(130)가 적층되면 제1활물질 전극시트(130)의 다수개의 제1활물질 전극층 패턴(132)을 제외한 절연시트(131)의 상부면에 비도전성 접착제를 도포한 후 분리막 시트(140)를 접착시켜 적층한다. 분리막 시트(140)가 적층되면 제2활물질 전극시트(150)를 적층한다. 제2활물질 전극시트(150)는 다수개의 제2활물질 전극층 패턴(152)을 제외한 절연시트(151)의 하부면에 비도전성 접착제를 도포하여 분리막 시트(140)에 접착되어 적층되도록 한다. 제2활물질 전극시트(150)가 적층되면 다수개의 제2활물질 전극층 패턴(152)을 제외한 절연시트(151)의 상부면에 비도전성 접착제를 도포하여 제2집전체 시트(160)가 접착되어 적층되도록 한다.
제2집전체 시트(160)가 적층되면 제2외부 절연시트(170)의 절연시트(171)에서 다수개의 제2비아홀 도전성부재(22)를 제외한 절연시트(171)의 하부면에 비도전성 접착제를 도포한 후 이를 이용하여 제2집전체 시트(160)에 제2외부 절연시트(170)를 접착시켜 적층한다. 제2외부 절연시트(170)의 적층이 완료되면 제1외부 절연시트(110)의 제1비아홀 도전성부재(12)와 제2외부 절연시트(170)의 다수개의 제2비아홀 도전성부재(22)를 각각 제1집전체 시트(120)의 다수개의 제1집전체층 패턴(122)과 제2집전체 시트(160)의 다수개의 제1집전체층 패턴(162)에 레이저 용접이나 열융착 방법을 이용하여 서로 전기적으로 도통되도록 연결한다.
전술한 제1외부 절연시트(110), 제1집전체 시트(120), 제1활물질 전극시트(130), 분리막 시트(140), 제2활물질 전극시트(150), 제2집전체 시트(160) 및 제2외부 절연시트(170)가 적층되어 활성전극체 시트(100)가 형성되면 활성전극체 시트(100)를 절단하여 다수개의 활성전극체(30)로 분리한다(S20). 다수개의 활성전극체(30)의 분리방법을 레이저나 소잉(sawing) 장비(도시 않음)를 이용해 분리한다. 여기서, 활성전극체(30)는 도 1, 도 3 및 도 4에 도시된 단층 활성전극체(30a), 병렬연결 적층 활성전극체(30b) 및 직렬연결 적층 활성전극체(30c) 중 하나가 적용된다. 도 5 및 도 6에 도시된 활성전극체(30)는 단층 활성전극체(30a)를 도시하였다.
활성전극체 시트(100)가 다수개의 활성전극체(30)로 분리되면 활성전극체(30)의 일측과 타측을 각각 감싸도록 제1외부전극(40)과 제2외부전극(50)을 형성한다(S30). 제1외부전극(40)과 제2외부전극(50)은 각각 도금이나 물리적인 증착방법을 이용해 형성된다. 물리적인 증착방법은 열증착, 스퍼터링 방법 중 하나가 선택되어 사용되며, 제1외부전극(40)과 제2외부전극(50)의 재질은 각각 Pt, Au, Ru, Ir, Ni, W, Al, Ta, Ag 및 Ti 중 하나로 형성되거나 둘 이상을 혼합하여 형성된다.
제1외부전극(40)과 제2외부전극(50)이 형성되면 활성전극체(30)를 진공합침하여 활성전극체(30)에 전해액을 주입한다(S40). 여기서, 진공 함침 장비(200)는 공지된 기술이 적용됨으로 개략적으로 도시하였으며, 활성전극체(30)는 분리막(33)이 외부로 노출되도록 절단됨으로 노출된 분리막(33)을 통해 전해액을 함침한다. 전해액은 유기용매, 염 및 첨가제가 혼합되어 형성되며, 유기용매는 ACN(acetonitrile), EC(ethylene carbonate), PC(propylene carbonate), DMC(dimethyl carbonate), DEC(diethyl carbonate), EMC(ethylmethyl carbonate), DME(1,2-dimethoxyethane), GBL(γ-buthrolactone), MF(methyl formate) 및 MP(methyl propionate) 중 둘이상이 혼합되어 사용되고, 염은 리튬염과 비리튬염으로 이루어지며, 리튬염은 LiBF4, LiPF6, LiClO4, LiAsF6, LiAlCl4, LiCF3SO3, LiN(SO2CF3)2, LiC(SO2CF3)3, LiBOB(Lithium bis(oxalato)borate) 중 둘이상이 혼합되어 사용되며, 비리튬염은 TEABF4(tetraethylammonium tetrafluoroborate), TEMABF4(triethylmethylammonium tetrafluorborate) 및 SBPBF4(spiro-(1,1′)-bipyrrolidium tetrafluoroborate) 중 둘이상이 혼합되어 사용되며, 첨가제는 VC(vinylene Carbonate), VEC(vinyl ethylene carbonate) 및 FEC(fluoroethylene carbonate) 중 둘이상이 혼합되어 사용된다.
활성전극체(30)에 전해액의 주입이 완료되면 활성전극체(30)를 절연필름(60)으로 감싸 밀봉시킨다(S50). 즉, 활성전극체(30)에 전해액의 주입이 완료되면 절연필름(60)으로 활성전극체(30)를 감싸서 밀봉시킴으로써 전해액이 분리막(33)에 고르게 유지되도록 함으로써 본 발명의 슈퍼커패시터가 안정적으로 동작되도록 한다.
이와 같이 본 발명의 표면실장형 슈퍼커패시터를 MLCC의 제조방법과 유지하게 MLCC(Multilayer ceramic capacitor) 형상으로 제조함으로써 제1외부전극과 제2외부전극을 이용해 인쇄회로기판(도시 않음)에 솔더링(soldering)할 수 있는 표면실장 부품으로 제조할 수 있게 된다.
이상에서 설명한 바와 같이 본 발명은 표면실장형 슈퍼커패시터 및 그의 제조방법은 일측과 타측의 끝단에 각각 외부전극을 형성하여 인쇄회로기판에 표면실장이 가능하도록 함으로써 제조가 용이하다.
본 발명의 표면실장형 슈퍼커패시터 및 그의 제조방법은 슈퍼커패시터 제조 산업분야에 적용할 수 있다.
10: 제1외부 절연층 20: 제2외부 절연층
30: 활성전극체 30a: 단층 활성전극체
30b: 병렬연결 적층 활성전극체 30c: 직렬연결 적층 활성전극체
31: 제1집전체층 32: 제1활물질 전극층
33: 분리막 34: 제2활물질 전극층
35: 제2집전체층 40: 제1외부전극
50: 제2외부전극
30: 활성전극체 30a: 단층 활성전극체
30b: 병렬연결 적층 활성전극체 30c: 직렬연결 적층 활성전극체
31: 제1집전체층 32: 제1활물질 전극층
33: 분리막 34: 제2활물질 전극층
35: 제2집전체층 40: 제1외부전극
50: 제2외부전극
Claims (15)
- 일측에 제1비아홀 도전성부재가 삽입되어 배치되는 제1외부 절연층과;
상기 제1외부 절연층과 이격되어 배치되며 상기 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재가 삽입되어 배치되는 제2외부 절연층과;
상기 제1외부 절연층과 상기 제2외부 절연층 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재와 제2비아홀 도전성부재와 연결되도록 배치되는 활성전극체와;
상기 제1비아홀 도전성부재와 연결되며 상기 활성전극체의 일측의 끝단을 감싸도록 형성되는 제1외부전극과;
상기 제2비아홀 도전성부재와 연결되며 상기 활성전극체의 타측의 끝단을 감싸도록 형성되는 제2외부전극으로 구성되는 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제1항에 있어서,
상기 제1외부 절연층과 상기 제2외부 절연층은 각각 일측이나 타측에 장공이 형성되고, 상기 장공에 제1비아홀 도전성부재나 제2비아홀 도전성부재가 삽입되며, 두께가 10 내지 100㎛이며, 상부면이나 하부면의 표면적이 서로 동일한 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제1항에 있어서,
상기 활성전극체는 단층 활성전극체가 사용되며,
상기 단층 활성전극체는 제1비아홀 도전성부재와 전기적으로 연결되도록 제1외부 절연층에 적층되며 일측의 끝단이 제1외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제1집전체층과;
상기 제1집전체층에 적층되며 테두리를 따라 절연부재가 형성되는 제1활물질 전극층과;
상기 제1활물질 전극층에 적층되는 분리막과;
상기 분리막에 적층되며 테두리를 따라 절연부재가 형성되는 제2활물질 전극층과;
상기 제2활물질 전극층에 적층되어 제2비아홀 도전성부재와 전기적으로 연결되며 타측의 끝단이 제2외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제2집전체층으로 이루어지는 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제3항에 있어서,
상기 제1집전체층, 상기 제1활물질 전극층, 상기 분리막, 상기 제2활물질 전극층 및 상기 제2집전체층은 각각 상부면이나 하부면의 표면적이 제1외부 절연층이나 제2외부 절연층과 동일하고, 상기 제1집전체층, 상기 분리막 및 상기 제2집전체층의 두께는 각각 10 내지 50㎛이며, 상기 제1활물질 전극층과 상기 제2활물질 전극층의 두께는 각각 10 내지 100㎛인 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제3항에 있어서,
상기 제1집전체층, 상기 제1활물질 전극층, 상기 제2활물질 전극층 및 상기 제2집전체층은 각각에 구비되는 절연부재의 폭이 서로 동일하고, 상기 제1집전체층와 상기 제2집전체층에 구비되는 절연부재의 두께는 10 내지 50㎛이며, 상기 제1활물질 전극층과 상기 제2활물질 전극층에 각각 구비되는 절연부재의 두께는 10 내지 100㎛인 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제1항에 있어서,
상기 활성전극체는 병렬연결 적층 활성전극체가 사용되며,
상기 병렬연결 적층 활성전극체는 각각 서로 이격되어 배치되어 제1외부 절연층에 적층되며 일측의 끝단이 제1외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 다수개의 제1집전체층과;
상기 제1집전체층에 각각 적층되도록 서로 이격되어 배치되며 테두리를 따라 절연부재가 형성되는 다수개의 제1활물질 전극층과;
상기 제1활물질 전극층에 각각 적층되도록 서로 이격되어 배치되는 다수개의 분리막과;
상기 분리막에 각각 적층되도록 서로 이격되어 배치되며 테두리를 따라 절연부재가 형성되는 다수개의 제2활물질 전극층과;
상기 제2활물질 전극층에 각각 적층되도록 서로 이격되어 배치되며 타측의 끝단이 제2외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 다수개의 제2집전체층으로 이루어지며,
상기 다수개의 제1집전체층 중 하나는 제1비아홀 도전성부재와 전기적으로 연결되며, 상기 다수개의 제2집전체층 중 하나는 제2비아홀 도전성부재와 전기적으로 연결되는 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제1항에 있어서,
상기 활성전극체는 직렬연결 적층 활성전극체가 사용되며,
상기 직렬 연결 적층 활성전극체는 서로 이격되어 배치되는 다수개의 단층 활성전극체와;
상기 다수개의 단층 활성전극체 사이에 위치되도록 배치되는 다수개의 내부 절연층으로 구성되며,
상기 다수개의 단층 활성전극체은 각각 상기 다수개의 내부 절연층 중 하나에 적층되며 테두리를 따라 절연부재가 형성되는 제1집전체층과, 상기 제1집전체층에 적층되며 테두리를 따라 절연부재가 형성되는 제1활물질 전극층과, 상기 제1활물질 전극층에 적층되는 분리막과, 상기 분리막에 적층되며 테두리를 따라 절연부재가 형성되는 제2활물질 전극층과, 상기 제2활물질 전극층에 적층되며 테두리를 따라 절연부재가 형성되는 제2집전체층으로 이루어지며,
상기 다수개의 단층 활성전극체 중 최하측에 배치되는 단층 활성전극체는 제1집전체층이 제1비아홀 도전성부재와 전기적으로 연결되도록 제1외부 절연부재에 적층되며, 상기 다수개의 단층 활성전극체 중 최상측에 배치되는 단층 활성전극체는 제2집전체층이 제2비아홀 도전성부재와 전기적으로 연결되도록 제2외부 절연부재가 적층되는 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제3항 제6항 및 제7항 중 어느 한 항에 있어서,
상기 제1활물질 전극층이 양극 활물질이 사용되면 상기 제2활물질 전극층은 음극 활물질이 사용되며, 상기 제2활물질 전극층이 음극 활물질이 사용되면 상기 제2활물질 전극층은 양극 활물질이 사용되는 것을 특징으로 하는 표면실장형 슈퍼커패시터. - 제1외부 절연시트, 제1집전체 시트, 제1활물질 전극시트, 분리막 시트, 제2활물질 전극시트, 제2집전체 시트 및 제2외부 절연시트를 순차적으로 적층하여 활성전극체 시트를 형성하는 단계와;
상기 활성전극체 시트가 형성되면 활성전극체 시트를 절단하여 활성전극체로 분리하는 단계와;
상기 활성전극체로 분리되면 활성전극체의 일측과 타측을 각각 감싸도록 제1외부전극과 제2외부전극을 형성하는 단계와;
상기 제1외부전극과 제2외부전극이 형성되면 상기 활성전극체를 진공합침하여 활성전극체에 전해액을 주입하는 단계로 구성되며,
상기 활성전극체 시트를 형성하는 단계에서 상기 제1외부 절연시트는 다수개의 장공이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 장공에 각각 삽입되는 다수개의 제1비아홀 도전성부재로 이루어지고, 상기 제2외부 절연시트는 다수개의 장공이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 장공에 각각 삽입되는 다수개의 제2비아홀 도전성부재로 이루어지며, 상기 제1집전체 시트는 다수개의 제1집전체층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제1집전체층 패턴홀에 각각 삽입되는 다수개의 제1집전체층 패턴으로 이루어지며, 상기 제2집전체 시트는 다수개의 제2집전체층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제2집전체층 패턴홀에 각각 삽입되는 다수개의 제2집전체층 패턴으로 이루어지며, 상기 제1활물질 전극시트는 다수개의 제1활물질 전극층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제1활물질 전극층 패턴홀에 각각 삽입되는 다수개의 제1활물질 전극층 패턴으로 이루어지며, 상기 제2활물질 전극시트는 다수개의 제2활물질 전극층 패턴홀이 일정한 간격으로 서로 이격되어 배열되도록 형성되는 절연시트와, 상기 제2활물질 전극층 패턴홀에 각각 삽입되는 다수개의 제2활물질 전극층 패턴으로 이루어지는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법. - 삭제
- 제9항에 있어서,
상기 제1외부 절연시트와 상기 제2외부 절연시트는 제1비아홀 도전성부재와 제2비아홀 도전성부재가 수평방향으로 서로 이격되도록 형성되고, 상기 제1집전체 시트와 상기 제2집전체 시트는 제1집전체층 패턴과 제2집전체층 패턴이 수평방향으로 간격을 두고 이격되어 형성되며, 상기 제1집전체층 패턴과 상기 제2집전체층 패턴은 각각 도전성 부재가 사용되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법. - 제9항에 있어서,
상기 활성전극체 시트를 형성하는 단계에서 상기 제1활물질 전극시트와 상기 제2활물질 전극시트는 각각 제1활물질 전극시트가 음극 활물질 전극재질로 형성되면 제2활물질 전극시트는 양극 활물질 전극재질로 형성되고, 제1활물질 전극시트가 양극 활물질 전극재질로 형성되면 제2활물질 전극시트는 음극 활물질 전극재질로 형성되며, 상기 양극 활물질 전극재질은 양극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 양극원료는 활성탄, LiCoO2, LiMn2O4, Li(NiCoMn)1/3O2, LiNi0 .5Co0 .2Mn0 .3O2, LiNi0 .8Co0 .15Al0 .05O2, LiFePO4 중 하나가 선택되어 사용되며, 상기 음극 활물질 전극재질은 음극 원료와, 바인더 및 용제를 혼합하여 형성되고 상기 음극 원료는 활성탄, Li4Ti5O12, H2Ti12O25, 그래파이트(Graphite) 및 실리콘(Si) 중 하나가 선택되어 사용되며,
상기 분리막 시트는 세퍼레이터 원료, 바인더, 용제 및 전해액을 혼합하여 형성되며, 상기 세퍼레이터 원료는 다공성 고분자가 사용되며, 상기 다공성 고분자는 셀루로스(cellulose), PE(polyethylene), PP(polypropylene) 중 둘이상을 혼합하여 형성되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법. - 제9항에 있어서,
상기 활성전극체로 분리하는 단계에서 활성전극체는 일측에 제1비아홀 도전성부재가 삽입되어 배치되는 제1외부 절연층과;
상기 제1외부 절연층과 이격되어 배치되며 상기 제1비아홀 도전성부재와 타측에 제2비아홀 도전성부재가 삽입되어 배치되는 제2외부 절연층과;
상기 제1외부 절연층과 상기 제2외부 절연층 사이에 배치되어 하부면과 상부면이 각각 제1비아홀 도전성부재와 제2비아홀 도전성부재와 연결되도록 배치되는 활성전극체로 구성되며,
상기 활성전극체은 단층 활성전극체가 사용되며, 상기 단층 활성전극체는 제1비아홀 도전성부재와 전기적으로 연결되도록 제1외부 절연층에 적층되며 일측의 끝단이 제1외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제1집전체층과, 상기 제1집전체층에 적층되며 테두리를 따라 절연부재가 형성되는 제1활물질 전극층과, 상기 제1활물질 전극층에 적층되는 분리막과, 상기 분리막에 적층되며 테두리를 따라 절연부재가 형성되는 제2활물질 전극층과, 상기 제2활물질 전극층에 적층되어 제2비아홀 도전성부재와 전기적으로 연결되며 타측의 끝단이 제2외부전극과 전기적으로 연결되도록 테두리를 따라 절연부재가 형성되는 제2집전체층으로 이루어 지는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법. - 제9항에 있어서,
상기 제1외부전극과 제2외부전극을 형성하는 단계에서 상기 제1외부전극과 상기 제2외부전극은 각각 Pt, Au, Ru, Ir, Ni, W, Al, Ta, Ag 및 Ti 중 하나로 형성되거나 둘 이상을 혼합하여 형성되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법. - 제9항에 있어서,
상기 활성전극체에 전해액을 주입하는 단계에서 상기 전해액은 유기용매, 염 및 첨가제가 혼합되어 형성되며, 상기 유기용매는 ACN(acetonitrile), EC(ethylene carbonate), PC(propylene carbonate), DMC(dimethyl carbonate), DEC(diethyl carbonate), EMC(ethylmethyl carbonate), DME(1,2-dimethoxyethane), GBL(γ-buthrolactone), MF(methyl formate) 및 MP(methyl propionate) 중 둘이상이 혼합되어 사용되고, 상기 염은 리튬염과 비리튬염으로 이루어지며, 상기 리튬염은 LiBF4, LiPF6, LiClO4, LiAsF6, LiAlCl4, LiCF3SO3, LiN(SO2CF3)2, LiC(SO2CF3)3, LiBOB(Lithium bis(oxalato)borate) 중 둘이상이 혼합되어 사용되며, 상기 비리튬염은 TEABF4(tetraethylammonium tetrafluoroborate), TEMABF4(triethylmethylammonium tetrafluorborate) 및 SBPBF4(spiro-(1,1′)-bipyrrolidium tetrafluoroborate) 중 둘이상이 혼합되어 사용되며, 상기 첨가제는 VC(vinylene Carbonate), VEC(vinyl ethylene carbonate) 및 FEC(fluoroethylene carbonate) 중 둘이상이 혼합되어 사용되는 것을 특징으로 하는 표면실장형 슈퍼커패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150107996A KR101709591B1 (ko) | 2015-07-30 | 2015-07-30 | 표면실장형 슈퍼커패시터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150107996A KR101709591B1 (ko) | 2015-07-30 | 2015-07-30 | 표면실장형 슈퍼커패시터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170014500A KR20170014500A (ko) | 2017-02-08 |
| KR101709591B1 true KR101709591B1 (ko) | 2017-03-08 |
Family
ID=58155414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150107996A KR101709591B1 (ko) | 2015-07-30 | 2015-07-30 | 표면실장형 슈퍼커패시터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101709591B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019005143A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | SUPER-NETWORK CAPACITOR |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066378A (ja) * | 2009-09-18 | 2011-03-31 | Samsung Electro-Mechanics Co Ltd | 電気二重層キャパシタ及びその製造方法 |
| WO2013002119A1 (ja) * | 2011-06-28 | 2013-01-03 | 株式会社 村田製作所 | 蓄電デバイスとその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101479626B1 (ko) * | 2013-05-03 | 2015-01-06 | 삼화콘덴서공업주식회사 | Ｌｔｏ/탄소 복합체, ｌｔｏ/탄소 복합체 제조방법, ｌｔｏ/탄소 복합체를 이용한 이용한 음극활물질 및 음극활물질을 이용한 하이브리드 슈퍼커패시터 |
| KR101534166B1 (ko) * | 2013-08-27 | 2015-07-07 | 삼화콘덴서공업주식회사 | 표면실장형 전원백업장치 및 그의 제조방법 |
-
2015
- 2015-07-30 KR KR1020150107996A patent/KR101709591B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066378A (ja) * | 2009-09-18 | 2011-03-31 | Samsung Electro-Mechanics Co Ltd | 電気二重層キャパシタ及びその製造方法 |
| WO2013002119A1 (ja) * | 2011-06-28 | 2013-01-03 | 株式会社 村田製作所 | 蓄電デバイスとその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170014500A (ko) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4670430B2 (ja) | 電気化学デバイス | |
| US8520367B2 (en) | Method of manufacturing lithium ion capacitor and lithium ion capacitor manufactured using the same | |
| CN108511787B (zh) | 锂离子二次电池及其制造方法 | |
| US11158851B2 (en) | Electrode for electrochemical device, electrochemical device, and method for manufacturing same | |
| US10355315B2 (en) | Electrochemical device and method of manufacturing electrochemical device | |
| JP5610076B2 (ja) | 蓄電デバイスおよびその製造方法 | |
| US20130122350A1 (en) | Storage element for an electrochemical device, electrochemical device using said storage element, method for manufacturing storage element for electrochemical device, and method for manufacturing electrochemical device | |
| US10892108B2 (en) | Electrochemical device | |
| US20120063059A1 (en) | Hybrid supercapacitor and method of manufacturing the same | |
| TW201729451A (zh) | 鋰離子二次電池之電極部、鋰離子二次電池及鋰離子二次電池之製造方法 | |
| US10504663B2 (en) | Electrochemical device | |
| JP2013140825A (ja) | ラミネート型蓄電素子 | |
| KR101709591B1 (ko) | 표면실장형 슈퍼커패시터 및 그의 제조방법 | |
| KR101562345B1 (ko) | 이차전지용 전극 조립체 및 그 제조방법 | |
| JP2008021443A (ja) | 積層型電池 | |
| US10964978B2 (en) | Electric storage device having a wound body with an extension part | |
| WO2021024557A1 (ja) | 蓄電デバイス | |
| US8953302B2 (en) | Electrochemical device and a separator for electrochemical device | |
| KR101983133B1 (ko) | 슈퍼 커패시터 및 이의 제조방법 | |
| KR101623536B1 (ko) | 박막형 슈퍼커패시터 및 그의 제조방법 | |
| JP5852881B2 (ja) | ラミネート型蓄電素子及びその製造方法 | |
| JP2013021162A (ja) | 電気化学デバイス | |
| KR101610809B1 (ko) | 박막형 슈퍼커패시터 및 그의 제조방법 | |
| KR20140086135A (ko) | 표면 실장형 슈퍼 커패시터 및 그의 제조 방법 | |
| KR101306600B1 (ko) | 표면 실장형 슈퍼 커패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 4 |