KR101701365B1

KR101701365B1 - 이차원 어레이의 픽셀들을 갖는 광자/에너지 식별 엑스선 및 감마선 이미징 디바이스

Info

Publication number: KR101701365B1
Application number: KR1020137027444A
Authority: KR
Inventors: 콘스탄티노스 스파티오티스; 투오마스 판트사르; 샤랄람포스 람프로포우로스; 데오파니스 오르파노우다키스
Original assignee: 요 아야트 리미티드
Priority date: 2011-05-04
Filing date: 2012-03-06
Publication date: 2017-02-01
Also published as: WO2012150489A2; KR20130143653A; US9310495B2; WO2012150489A3; EP2705385B1; EP2705385A2; US20120280131A1

Abstract

의료용, 치과용 및 산업용 응용물에서 엑스선, 감마선 및 하전 방사선을 이미지화하기 위한 광자(에너지) 식별 방사선 이미징 디바이스가 제공된다. 상기 이미징 디바이스는 검출기 기판(27) 및 판독 기판(25)을 포함한다. 상기 검출기 기판(27)은 복수개의 검출기 픽셀들을 갖고 상기 판독 기판(25)은 상기 검출기 픽셀들에 대응하는 복수개의 픽셀 판독 회로들을 갖는다. 각각의 픽셀 판독 회로는 입력되는 아날로그 신호를 처리하기 위한 회로를 구비하며, 또한 입사하는 적어도 2개의 개별적인 방사선 이벤트 신호에 대응하는 값을 임시로 저장하기 위한 하나 이상의 버퍼(16, 17)도 구비한다. 상기 판독 기판(25)은 픽셀 외부의 디지털 신호 처리 및 판독 이전에 데이터/레이트 정리를 수행하기 위한 디지털 프로세싱 유닛(220)들을 갖는 디지털 컨트롤러(200)를 포함한다.

Description

이차원 어레이의 픽셀들을 갖는 광자/에너지 식별 엑스선 및 감마선 이미징 디바이스{A PHOTON/ENERGY IDENTIFYING X-RAY AND GAMMA RAY IMAGING DEVICE WITH A TWO DIMENSIONAL ARRAY F PIXELS}

이 출원은 2011년 5월 4일자로 출원된 미국 임시 출원 제61/482,381호에 대한 우선권을 주장한다.

본 발명은 전반적으로 엑스선 및 감마선 이미징 분야에 관한 것으로, 더욱 상세하게는 소정의 에너지 범위 또는 에너지 저장소 내의 광자를 수집하기 위해 이용되는 이미징 디바이스에 관한 것이다. 종종 이러한 이미징 디바이스는 "광자 카운팅" 디바이스라 칭해지고 대부분 이차원 어레이의 픽셀들로 구성되는데, 각각의 픽셀은 엑스선/감마선을 전자 신호로 변환하기 위한 모놀리식 검출기 기판 상에 리소그래피 반도체 기술을 사용하여 제작된 검출기 요소 및 상기 검출기 요소에 연결되어 복수의 광자들을 카운트하기 위한 카운터인 인 픽셀 카운터(예를 들면, "광자 카운팅")를 이용하여 몇몇의 에너지 저장소 또는 정해진 에너지 범위 내에 입사하는 엑스선/감마선을 카운트하는 회로 요소를 포함하며, 상기 카운터는 각각의 개별 픽셀 회로 상에서 각각의 픽셀 어레이에 대하여 존재한다. 상이한 에너지 저장소에 수신되는 입사 엑스선/감마선을 카운트하는 인 픽셀 카운터에 대한 종래기술의 접근은 본 발명을 격하시키는 몇몇의 한계와 일부의 장점을 갖는다.

일반적으로 엑스선/감마선 이미징은 2개의 넓은 카테고리, 즉 a) 집전 및 b) 인 픽셀(in-pixel) 카운터를 사용하는 광자 카운팅으로 나뉘어진다. 집전에 있어서, 입사하는 방사선 히트는 전하로 변환된 후, 이 전하는 예를 들어 FET(전계 방출 트랜지스터)의 방식으로 전하 저장 커패시턴스 또는 기생 커팬시턴스 내의 각각의 픽셀 상에 축적된다(또는 집적된다). 인 픽셀 카운터를 사용하는 광자 카운팅에 있어서, 각각의 광자에 대한 입사 방사선 히트는 전자 신호로 변환된 후, 이 전자 신호는 DC 또는 AC 결합 진폭으로 증폭된다. 그 다음에는 통상적으로 아날로그 신호 진폭 값을 "유지"하기 위한 피크 유지 회로요소가 방사선 히트 에너지를 표시할 것이고, 이어서 비교기는 신호가 잡음 보다는 실제의 방사선 히트라는 것을 확보할 것이다. 비교기 또는 복수개의 비교기들은 인 픽셀 디지털 카운터(들)에 후속된다. 각각의 인 픽셀 카운터는 미리 정해진 비교기 한계값에 대응하는 에너지 범위 내의 복수개의 히트를 카운트할 것이다. 각각의 픽셀이 입사하는 엑스선/감마선 이벤트들을 카운트하기 위해 개별적으로 하나 이상의 카운터를 가지고 있으므로, 상술한 이미징 디바이스의 카테고리는 "광자 카운팅"이라 칭해진다. 이러한 타입의 이미징 디바이스의 대표적인 예(즉, 카테고리 (b)의 "광자 카운팅")가 후술하는 종래기술에서 상세하게 설명된다.

US6,355,923호에는 이미징 기판을 포함하는 반도체 이미징 디바이스가 설명되어 있는데, 상기 이미징 기판은 입사하는 고 에너지 방사선에 응답하여 직접적으로 전하를 생성하는 검출기 셀 어레이와, 셀 회로 어레이를 구비한 카운팅 기판을 포함하되, 각각의 검출기 셀은 셀 회로 어레이로부터 적어도 하나의 셀 회로와 결합되어 있고, 상기 적어도 하나의 셀 회로는 상기 결합된 검출기 셀에 연결되어 상기 결합된 검출기 셀 상에 입사하는 복수개의 방사선 히트를 카운트하도록 구성된 적어도 하나의 카운팅 회로를 포함하며, 상기 카운팅 기판은 범프 접착제에 의해 이미징 기판에 직접 연결되어 있다.

US6,248,990호에는 이미징 기판을 포함하는 반도체 이미징 디바이스가 설명되어 있는데, 상기 이미징 기판은 각각의 셀이 상기 이미지 셀 어레이의 개별적인 픽셀에 대응하고 입사하는 고 에너지 방사선에 응답하여 전하를 직접 생성하는 복수개의 검출기 셀들로 이루어진 이미지 셀 어레이와, 복수개의 이미지 셀 회로 어레이를 구비한 카운팅 기판을 포함하되, 각각의 이미지 셀 회로는 각각의 검출기 셀과 결합되고 있고, 상기 이미지 셀 회로는 상기 각각의 검출기 셀에 연결되어 상기 각각의 검출기 셀 상에 입사하는 복수개의 방사선 히트를 카운트하도록 구성된 카운팅 회로를 포함하며, 상기 카운팅 기판은 범프 접착제에 의해 이미징 기판에 직접 연결되어 있다.

US7,361,881호에는 판독 기판 레이어에 범프 본딩된 반도체 검출기 기판으로 구성된 라미네이트 기판에 서로 인접하여 배열된, 복수개의 그룹핑된 검출기 픽셀 셀들을 포함하는 엑스선 및 감마선 방사선 에너지 이미징 디바이스가 설명되어 있는데, 상기 그룹핑된 검출기 픽셀 셀은 상기 반도체 검출기 레이어 상에 배치된 복수개의 검출기 픽셀들을 더 포함하되, 상기 복수개의 검출기 픽셀들은 상기 판독 기판 레이어 상에 배치된 단일의 픽셀 신호 회로와 전기적으로 통신하며, 단일의 그룹핑된 검출기 픽셀 셀 내의 픽셀 회로와 복수개의 픽셀 검출기들 사이의 대응비는 1 이상(＞1)이다. 이러한 엑스선 및 감마선 방사선 에너지 이미징 디바이스에서, 상기 픽셀 어레이의 각각의 개별적인 검출기 픽셀은 ASIC 판독 기판 상에 배치된 단일의 픽셀 신호 카운팅 회로와 전기적으로 통신한다.

US7,605,375호에는 "통상적인" 방식의 "광자 카운팅" 디바이스는 없지만, 복수개의 픽셀 셀들을 포함하고서 방사선 검출 및 방사선 이미징 중의 하나의 판독을 위해 이용되는 주문형 반도체(ASIC)가 설명되어 있는데, 각각의 픽셀 셀은 방사선 이미징 검출기의 대응하는 상이한 이미징 셀의 출력으로부터 전하의 입력을 수신하도록 배열되되, 상기 픽셀 셀은, i) 검출기 상에 입사하는 방사선 이벤트에 응답하여 생성된 전하를 수신하기 위해, 대응하는 상이한 이미징 셀의 출력측에 연결하기 위한 입력 연결자; 및 ii) 상기 전하를 수신하고 처리하기 위해, 선택적으로 동작하여 상기 전하의 처리를 기반으로 한 적어도 2개 이상의 기능을 실행하도록 상기 입력 연결자에 연결된 회로로 구성되며, 각각의 회로는 카운터와, 상기 카운터에 연결되어 a) 광자 카운팅, b) 전압 진폭 및 전류 진폭 중의 하나의 AD 변환, 및 c) 입사하는 방사선 이벤트의 타이밍 측정 중의 적어도 2개를 선택적으로 실행하도록 상기 카운터를 설정하기 위한 모드 로직을 포함한다.

상술한 인 픽셀 카운터를 사용하는 "광자 카운팅" 이미징 디바이스 특허 이외에, 인 픽셀 카운터를 사용하는 "광자 카운팅" 이미징 디바이스에 관한 연구성과물 및 간행물이 있다. 예를 들어 연구 성과물은 MEDIPIX사의 웹 사이트인 http://medipix.web.cern.ch/MEDIPIX/에 예시되어 있다. 상기 MEDIPIX사의 이미징 디바이스는 CMOS 판독 ASIC에 범프 본딩된 직접변환 반도체 검출기에 설계된 이차원 검출기 픽셀 어레이를 기반으로 하고 있고, 각각의 검출기 픽셀은 하나 이상의 인 픽셀 카운터를 구비한 각각의 픽셀 회로를 갖는 판독 픽셀 회로에 결합된다.

방사선을 검출하고 상기 검출된 방사선을 인 픽셀 카운터를 사용하여 카운트하기 위한 통상적인 디바이스는 약간의 장점과 어느 정도의 한계점들을 갖는다. 중요한 장점은 각각의 픽셀에 대하여 카운터를 구비함으로써, 각각의 픽셀에 대한 카운트 레이트 또는 입사 방사선의 전파속도가 높아질 수 있다는 것이다. 픽셀에 대하여 초당 1 밀리언 엑스선을 초과하는 카운트 레이트가 정식으로 보고되어져 있다. 어떤 경우에는 픽셀에 대하여 초당 5 밀리언 엑스선의 카운트 레이트가 보고되어져 있다. 다른 장점은 상술한 디바이스의 대부분이 각 카운터 이전에 각각의 픽셀에 대하여 하나 이상의 한계값을 갖는다는 것이다. 그러므로, 디바이스에는 다른 에너지 범위 등을 위한 다른 인 픽셀 카운터 및 하나의 에너지 범위에 대응하는 인 픽셀 카운터가 존재할 수 있다. 이러한 방법으로, 백그라운드 잡음은 충분히 감소될 수 있고 상이한 방사선 에너지를 갖는 별개의 저장소가 생성된다.

그러나, 아래에 열거된 심각한 한계점도 존재한다.

각 광자의 에너지(또는 저장소)는 복수개의 한계값이나 카운터에 정확히 대응한다고만 공지되어 있다. 통상적으로, 방사선 이미징에서 픽셀 사이즈는 0.1mm(또는 0.01mm-0.4mm 범위의 한계값)이다. 가장 진보된 CMOS 프로세스라 하더라도 각각의 픽셀 상에 소수의 카운터 이상을 수용(적용)할 수 없다. 예를 들어 인 픽셀 카운터를 갖는 이미징 디바이스는 통상적으로 각각의 픽셀 상에 10개 이하의 카운터를 가질 수 있다. 이것은 각각의 에너지 및 매 광자가 정확하게 충분히 알려져 있지 않다는 것을 의미하는데, 이는 다수의 에너지 응용물, 컬러화 및 이미지화 등에 있어서 충분한 장점이 될 수 있다.

몇몇의 카운터들/픽셀은 소비전력을 상당히 증가시킨다. 이는 결과적으로 많은 열을 발생시켜서, CMOS의 성능 및 상기 CMOS에 연결된 검출기에 악영향을 미치게 된다. 이로 인해 에너지 분해능이 악화되고 전자 노이즈가 증가하게 된다. 따라서 능동적인 냉각이 필요하게 되고 비용이 증가되며 장치가 복잡해진다.

디지털 전자 제품, 특히 각 픽셀 상의 카운터들은 차폐에 있어서 아날로그(진폭) 전자 제품들과는 매우 상이하다. 현실적으로 말하면, 상기 차폐 기술이 당업계에 존재하더라도, 상기 카운터들은 아날로그 전자 제품들과 연결되어 노이즈를 발생시킬 수 있다.

본 발명은 상기와 같은 종래 기술의 문제점을 충분히 감소하거나 경감하기 위한 것이다.

이러한 과제는 독립 청구항들에 정의된 바와 같은 본 발명에 의해 달성된다.

본 발명의 일측면에 따라, 이미징 픽셀들로 구성된 어레이를 포함하는 이미징 디바이스가 제공되는데, 각각의 픽셀은 입사하는 단일의 엑스선 이벤트에 응답하여 생성된 전자 신호를 수신 및 증폭하는 입력 증폭기, 단일의 광자 신호(예를 들어 전압 피크-유지 값 또는 전류)를 판독하기 위한 회로, 각 픽셀 외부의 각각의 엑스선 이벤트 신호를 디지털화하고, 그 에너지를 기록하기 위한 처리를 하며, 상기 에너지에 따라서 선택적으로 이미지화하기 위해 디스플레이하기 위한 회로를 구비한다.

본 발명의 일실시예에 따르면, 이벤트/신호 정보의 임시 저장을 위해 각 픽셀의 내부에 있는 디지털 버퍼들 및/또는 시간 또는 공간 또는 시간과 공간의 데이터량 및 이벤트 레이트를 정리하여 실제 광자 식별 이미징 디바이스를 사용시 판독 신호를 제공하기 위한 픽셀 외부(off-pixel)의 디지털 컨트롤러를 교시하고 있다.

본 발명의 일측면에 따라, 에너지 식별 방사선 이미징 디바이스가 제공되어 있는데, 상기 에너지 식별 방사선 이미징 디바이스는, a) 입사하는 개별 방사선 이벤트들의 카운트 레이트 결정 및 각각의 입사하는 방사선 이벤트의 에너지 식별을 허용하는, 입사하는 방사선 이벤트들을 검출하기 위한 이차원 어레이의 방사선 검출기 픽셀들을 갖는 검출기 기판; 및 b) 이차원 어레이의 판독 픽셀 회로들을 구비하는 판독 기판을 포함하되, 상기 방사선 검출기 픽셀들은 각각의 입사하는 방사선 이벤트를 단일-광자 전기 신호로 변환하며, 상기 판독 픽셀 회로들 중의 적어도 두 개는 상기 입사하는 방사선 이벤트들의 각각의 단일-광자 전기 신호에 대응하는 전기 신호를 처리하기 위한 방사선 검출기 픽셀들에 연결되고, 상기 판독 픽셀 회로들 중의 절반 이상은 적어도 두 개의 개별 검출된 방사선 이벤트들의 단일-광자 전기 신호에 각각 대응하는 적어도 두 개의 값을 저장하기 위한 버퍼를 더 포함하며, 상기 두 개의 값은 두 개의 개별 검출된 방사선 이벤트들의 각각의 해당 픽셀을 위한 개별 검출된 방사선 이벤트의 에너지 값을 각각 나타내며, 상기 입사하는 방사선 이벤트들의 각각은, 엑스선 및 감마선 중의 적어도 하나로 이루어지는 군으로부터의 개별 방사선 광자인 것을 특징으로 한다.

본 발명의 다른 측면에 따라, 광자/에너지 식별 방사선 이미징 디바이스가 제공되어 있는데, 상기 광자/에너지 식별 방사선 이미징 디바이스는, 입사하는 개별 방사선 이벤트들의 카운트 레이트 검출을, 1초의 픽셀당 이벤트로 허용하는, 및 각각의 입사하는 방사선 이벤트의 에너지를 식별하기 위한, 입사하는 방사선 이벤트들을 검출하기 위한 이차원 어레이의 방사선 검출기 픽셀들을 갖는 검출기 기판; 입사하는 엑스선 방사선 이벤트들을 검출하는 이차원 어레이의 방사선 판독기 픽셀들을 갖는 검출기 기판; 및 상기 입사하는 방사선 이벤트들의 각각의 단일-광자 전기 신호에 각각 대응하는 전기 신호를 처리하기 위한 방사선 검출기 픽셀들에 연결된 이차원 어레이의 판독 픽셀 회로들을 구비하는 판독 기판을 포함하되, 상기 방사선 검출기 픽셀들은 각각의 입사하는 방사선 이벤트를 단일-광자 전기 신호로 변환하며, 상기 판독 기판은, 입사하는 각각의 광자 이벤트들로부터의 상기 단일-광자 전기 신호를 검출된 개별 방사선 이벤트의 에너지 값으로 각각 나타내는 값들로 디지털화하는 AD 변환단, 및 디지털 신호 값을 수신하고, 판독 이전에 수신된 디지털 신호 값을 추가로 처리하기 위한 디지털 컨트롤러를 더 포함하며, 상기 입사하는 방사선 이벤트들의 각각은, 엑스선 및 감마선 중의 적어도 하나로 이루어지는 군으로부터의 개별 방사선 광자인 것을 특징으로 한다.

디지털 컨트롤러는 시간, 공간 또는 시간과 공간에 관한 데이터 양을 정리시켜 실제의 판독 시퀀스를 제공할 수 있는 디지털 프로세싱 유닛("DPU")을 포함한다. 시간 관련 데이터 정리는 판독 프레임이라 칭해지는 시간 동안에 데이터를 통합(집계)하여, 매 픽셀 및 매 프레임에 대하여 소정의 한계값 이상의 복수개의 광자 이벤트들을 제공하는 과정을 포함한다. 공간 데이터 정리는 M×N 검출기 픽셀을 수퍼 픽셀에 결합하여, 각 수퍼 픽셀에 대한 각각의 M×N 에너지 저장소에 대하여 복수개의 입사 광자를 제공하는 과정을 포함한다.

바람직한 실시예에서, 2가지의 동작 모드인, i) 시간 및 ii) 공간에 관한 데이터 정리는 동시에 제공된다. 예를 들어, 각 하나의 프레임은 바람직하게 각각의 물리적인 소정의 한계값 이상의 복수개의 광자 이벤트(또는 M×N 픽셀 그룹을 포함하는 각각의 수퍼 픽셀에 대한 각각의 에너지 저장소 내에 복수개의 광자 이벤트를 갖는 M×N 에너지 저장소와 함께 프레임 통합 시간 동안의 검출기 픽셀)를 수신한다. 또한 어떤 다른 실시예에서, 프레임들 중의 어떤 일부는 각각의 픽셀 내에 한계값 이상의 복수개의 광자 이벤트 만을 포함하고 있고, 프레임들 중의 어떤 다른 일부는 M×N 픽셀 그룹을 포함하는 각각의 수퍼 픽셀에 대한 각각의 에너지 저장소 내의 복수개의 광자 이벤트를 추가적으로 포함할 수도 있다.

도 1a는 본 발명에 따른 바람직한 픽셀 셀 회로의 블록도를 나타내는 도면이다.
도 1b는 픽셀 셀 회로의 아날로그 파트부를 개략적으로 나타내는 도면이다.
도 1c는 픽셀 셀 회로의 디지털 파트부를 개략적으로 나타내는 도면이다.
도 2는 전자, 알파 입자 등과 같은 하전 방사선 또는 엑스선 및 감마선과 같은 방사선량을 검출 및 분석하기 위해 직접 변환 검출기 기판에 범프 본딩된 본 발명의 CMOS 회로를 구비하는 이미징 디바이스를 개략적으로 나타내는 도면이다.
도 3은 M×N 판독 픽셀 회로, 아날로그 디지털 변환("ADC") 유닛 및 디지털 컨트롤러를 포함하는 판독 기판의 개략도를 나타내는 도면이다. 명확화를 위한 특정 실시예에서, 상기 ADC 유닛은 램프 발생기(300), 그레이코드 카운터(400) 및 A/D 비교기(9)와 같은 몇 개의 상이한 회로 요소를 포함한다. 도 3에서 알 수 있는 바와 같이, 램프 발생기(300) 및 그레이코드 카운터(400) 양자는 모두 픽셀의 외부(판독 기판 상)에 배치되고 A/D 비교기(9)는 각각의 픽셀에 배치된다.
도 4는 복수개의 디지털 프로세싱 유닛("DPU")들을 포함하는, 디지털 컨트롤러의 구성요소를 나타내는 블록도이다.
도 5a는 픽셀 디지털 값이 어떻게 DPU 내의 처리 시간에 관하여 판독 프레임들을 산출하는지를 나타내는 블록도이다.
도 5b는 DPU 및 판독 시퀀스를 이용하여 데이터 정리에 관한 시간을 나타내는 도면이다.
도 6은 검출기 픽셀과 수퍼 픽셀을 결합함으로써 DPU가 M×N 에너지 저장소 내의 M×N 수퍼 픽셀에 대한 복수개의 광자 이벤트를 산출하는 데이터 정리에 관한 공간(또는 장소)을 나타내는 도면이다.
도 7은 디지털 컨트롤러, 특히 메모리 뱅크(또는 버퍼) 및 다른 구성요소들을 포함하는 디지털 프로세싱 유닛("DPU")(220)을 더욱 상세하게 나타내는 도면이다.

도 1a, 1b, 1c 및 도 2를 참조하면, 본 발명의 일실시예는 판독 기판(25) 및 추가의 기판(28)에 연결된 검출기 기판(27)을 갖는 방사선 이미징 디바이스(32)를 포함한다.

본 발명의 바람직한 실시예의 픽셀 셀 회로(100)의 블록도가 도 1a에 도시되어 있다. 하나의 픽셀 셀 회로(100)가 각각의 검출기 픽셀과 결합되어 있는 것이 바람직하지만, 예를 들어, 동일한 픽셀 셀 회로(100)에 대응하는 몇 개의 검출기 픽셀을 갖거나 몇 개의 검출기 픽셀에 대응하는 동일한 픽셀 셀 회로를 갖는 다른 실시예도 가능하다.

도 2는 본 발명의 방사선 이미징 디바이스(32)의 개략도를 나타낸다.

방사선 이미징 디바이스(32)(이미지 센서)는 검출기 기판(27) 상에 구비되어 범프 접착제(26)를 통해 판독 기판(25)에 연결된 복수개의 검출기 픽셀인 이미징 셀(23)들로 구성된다. 예를 들어, 전도성 에폭시를 이용하는 방법, 검출기를 상기 판독 기판 상에 와이어 본딩하거나 에피택셜 성장시키는 방법과 같은 다른 타입의 연결방식도 가능하다. 바람직하게, 상기 판독 기판(25)은 예를 들어 방사선을 식별하고 처리하는 주문형 반도체("ASIC")를 갖는 기판인 CMOS 회로 기판이다. 다른 타입의 ASIC가 사용될 수 있거나 예를 들어 박막 트랜지스터 어레이("TFT")와 같은 다른 타입의 판독 기술이 사용될 수도 있다. 이때, TFT가 사용된다면, 검출기는 상기 판독 기판 상에 탑재된 것보다 오히려 더 성장된다. 복수개의 이미징 셀(23)들은 방사선 검출기 픽셀들의 픽셀 어레이의 경계를 한정한다. 판독 기판(25)은 범프 접착제(26)를 통해 대응하는 픽셀 셀 회로에 연결된 각각의 검출기 픽셀을 갖는 복수개의 픽셀 셀 회로(100)를 제공한다. 각각의 픽셀 셀 회로(100)는 판독 픽셀 회로를 한정한다. 각각의 판독 픽셀 회로는 방사선 검출기 픽셀들 중 대응하는 하나에 연결된다(그러나 본 발명의 범주에 벗어나지 않는 범위 내에서 복수개의 방사선 검출기 셀들이 동일한 픽셀 셀 회로(100)에 연결되거나 동일한 픽셀 셀 회로에 복수개의 방사선 검출기 셀들이 연결될 수도 있다).

따라서, 본 발명의 일실시예에 따르는 도 1a 내지 도 2를 참조하면, 본 발명은 판독 기판(25)에 연결된 검출기 기판(27)을 갖는 방사선 이미징 디바이스(32)를 포함한다.

방사선 이미징 디바이스(32)는 판독 기판(25)에 연결된 이미지 센서(32)인데, 상기 판독 기판(25)은 예를 들어 방사선을 식별하고 처리하는 ASIC를 갖는 기판인 CMOS 회로 기판이다.

상기 방사선 이미징 디바이스인 이미지 센서(32)는 복수개의 이미징 셀(23)들로 구성되는데, 상기 이미징 셀(23)들은 검출기 픽셀이라 칭해질 수도 있다. 또한 상기 이미지 센서(32)는 방사선 검출기 또는 방사선 이미징 검출기라 칭해질 수도 있다.

바람직한 일실시예에서, 이미지 센서인 검출기(32)는 검출기 기판(27) 내에 복수개의 개별 이미징 셀(23)들을 포함하며, 각각의 개별 이미징 셀(23)은 입사하는 방사선(33) 이벤트에 응답하여 전하(34)를 생성하고, 범프 접착제(26)를 통해 연결된 이미징 셀 출력부(35)에서 상기 생성된 전하(34)를 출력한다. 커패시터(29)는 레이어(31)와 그라운드 사이에 제공된다. 화살표 E는 레이어(31) 쪽을 향하여 전파하는 전자를 나타낸다. 상기 주문형 반도체(ASIC)는 픽셀 셀 회로(100)를 제공한다. 상기 판독 기판(25) 상에 배치된 주문형 반도체(ASIC)는 대응하는 이미징 셀 출력부(35) 중의 하나에 각각 연결된 상이한 픽셀 셀 회로(100)를 개별적으로 포함하며, 각각의 픽셀 셀 회로(100)는 예를 들어 범프 접착제(26)를 통해 연결된 대응하는 하나의 이미징 셀 출력부(35)로부터의 전하(34)를 수신하고 처리한다.

도 1a를 참조하면, 각각의 픽셀 셀 회로(100)는 아날로그 파트부(110)와 디지털 파트부(120)를 포함한다. 상기 아날로그 파트부(110)는 도 1b에 도시되어 있다. 상기 아날로그 파트부(110)는 검출기 누설전류 보상 회로(4)를 갖는 전하 앰프(3), 셰이퍼 앰프(5), 피크 검출기(6), 히트 플래그를 발생시키는 비교기(7), 샘플 추출 및 유지 회로(8) 및 아날로그 디지털("A/D") 변환 비교기(9)를 포함한다. 상기 픽셀 셀 회로는 전하 앰프(3)의 입력측(2)에서 대응하는 반도체 검출기 픽셀 셀에 연결된다. 상기 전하 앰프(3)의 출력측은 셰이퍼 앰프(5)의 입력측에 연결되는 한편, 누설전류 보상 회로(4)는 전하 앰프(3)의 출력측의 직류("dc") 레벨의 상태를 모니터하고 제로 검출기 누설 전류와 동등한 dc 전압 레벨을 계속 유지하기 위해 필요한, 검출기 기판(27)으로부터 입력측(2)으로 들어오는 누설(또는 약한) 전류(즉, 입력되는 방사선으로부터 생성되지 않은 전류) 만큼을 상쇄시킨다. 셰이퍼 앰프(5)의 츨력측은 피크 검출기(6)의 입력측과 히트 플래그 비교기(7)의 입력측에 연결된다. 상기 피크 검출기(6)는 셰이퍼 앰프(5)의 출력측에서 나타나는 아날로그 증폭 최대값을 검출하고 저장한다. 상기 히트 플래그 비교기(7)는 상기 셰이퍼 앰프(5)의 dc 기준 레벨을 초과하여 배치된 소정의 전압 레벨과 셰이퍼 앰프(5)의 출력을 비교하고, 상기 피크 검출기(6)가 상기 셰이퍼 앰프(5)의 아날로그 증폭 최대값을 저장할 수 있게 하는 펄스를 생성한다.

피크 검출기(6) 회로는 샘플 추출 및 유지 회로(8)를 유지 모드로 배치시킨 후, 아날로그 디지털("A/D") 변환 주기의 시작점으로 리셋된다. 상기 리셋 검출기(6) 회로의 출력측은 상기 샘플 추출 및 유지 회로(8)의 입력측에 연결된다. 상기 샘플 추출 및 유지 회로(8)는 A/D 변환 주기의 종료점에서 샘플 추출 모드로 배치되고, 그리고 상술한 바와 같이, A/D 변환 주기의 시작점의 유지 모드에서 다음에 기록된 프레임 주기의 시작점과 일치하게 된다. 상기 샘플 추출 및 유지 회로(8)의 출력측은 A/D 변환 비교기(9)의 하나의 입력측에 연결되는 한편, A/D 변환 비교기(9)의 다른 하나의 입력측은 출력측이 모든 픽셀들에 대하여 공통인 램프 발생기(도 3 참조)에 연결된다.

A/D 변환 비교기(9)의 출력측은 도 1c에 개략적으로 도시된 픽셀 셀 회로의 디지털 파트부에 내장되어 있는 제 1 메모리(16)의 기록가능 입력측(10)에 연결된다. 상기 제 1 메모리(16)는 상기 A/D 변환 비교기의 시작점에서 카운트를 시작하여 256 사이클 내에 완료하는 모든 픽셀들의 외부에 있는 8 비트 그레이 코드 카운터(400)로부터의 입력 데이터 워드를 수신한다. 상기 그레이 코드 카운터는 필요하다면 256 사이클 이상을 카운트하도록, 복수개의 비트인 10 비트, 12 비트 또는 14 비트로 증가될 수 있다. 따라서, 픽셀 내부에 카운터들이 없는 대신에 각각의 CMOS ASIC(도 3)에 부착된 주변장치 및 모든 픽셀들의 외부에 "글로벌(global)" 카운터가 있으며, 상기 카운터는 각 광자(엑스선 이벤트)의 아날로그 피크 유지 증폭에 대한 디지털화를 위해 사용된다. 카운터 값은 램프 값이 상기 샘플 추출 및 유지 회로의 출력값을 초과할 때 제 1 메모리에 저장된다. 저장된 디지털 워드는 다음의 A/D 사이클의 시작점에서 제 2 메모리(17)에 전송되고 상기 제 1 메모리(16)는 새로운 A/D 변환 결과의 수신을 준비한다. 상기 제 2 메모리(17)에 저장된 워드는, 다음의 통합 프레임 주기 동안, 픽셀 id(픽셀 식별자) 레지스터가 자신의 id(픽셀 식발자)와 동등한 디지털 워드(일실시예의 예시에서는 10 비트 폭)를 픽셀 I/O 버스선(15)을 통해 수신할 때, 상기 픽셀 I/O 버스선(15)(도 3 및 도 4)을 통해 디지털 프로세싱 유닛(220)(도 4)을 향해 픽셀의 외부로 전송된다. 상기 제 1 및 제 2 메모리(16 및 17)는 적어도 2개의 검출된 방사선 이벤트 신호에 대응하는 적어도 2개의 값을 저장하기 위한 버퍼를 함께 한정한다. 상기 버퍼는 인 픽셀(in-pixel) 디지털 버퍼, 인 픽셀 메모리 뱅크, 인 픽셀 DRAM 및 인 픽셀 아날로그 중 어느 하나일 수 있다.

도 3은 전체적인 ASIC 아키텍쳐를 이루는 필수 구성요소의 개략도를 나타낸다. N×M 어레이의 픽셀 셀 회로(100)는 램프 발생기(300), 그레이코드 카운터(400), 및 디지털 컨트롤러 회로(200)로부터의 입력값을 수신하며, 이들 모든 구성요소들은 이미징 셀(23)들로 구성된 픽셀 어레이의 외부에 존재하게 된다. 픽셀 어레이는 모든 이미징 셀(23)들로부터 픽셀 내에 순차적으로 저장된 데이터를 상기 픽셀 어레이로부터의 순차적인 판독을 제어하는 디지털 컨트롤러에 출력하고, 판독된 프레임을 상기 ASIC 출력측으로 전송한다. 두꺼운 실선(15)은 픽셀 메모리 판독을 제어하는 픽셀 출력 데이터 경로 및 신호선이고, 두꺼운 대시선(14)은 상기 픽셀 셀 회로(100)의 제 1 메모리(16)에 입력되는 그레이코드 카운터 데이터 워드선이다. 얇은 실선(11)은 모든 픽셀 셀 회로(100)에 전송되는 램프 발생기(300)의 출력선이다. 시간 순서 신호는 상기 ASIC에 내장된 디지털 컨트롤러에서 발생되고, 라인 13(A/D 시작), 라인 12(A/D 정지) 및 라인 15(픽셀 I/O 버스)를 통해 모든 픽셀 셀 회로(100)에 전송된다.

예시적인 실시예에서, N×M = 250 행 × 124 열 = 31000(상기 이미징 디바이스 내의 픽셀들), 통합시간(Tint) = 10㎲(하나의 광자 또는 하나의 방사선 이벤트에 대한 통합 시간), 클럭시간(Tclk) = 10㎱(클럭; 전송 클럭주기)이다.

본 발명의 바람직한 실시예의 픽셀을 벗어나 설치된 디지털 컨트롤러 회로(200)의 블록도가 도 4에 도시되어 있다. 상기 디지털 컨트롤러는 ASIC로부터 판독 프레임의 출력 및 픽셀 내에 저장된 데이터의 순차적인 판독과 같은 픽셀 어레이 동작을 제어하기 위한 모든 타이밍 신호를 생성한다. 또한 상기 디지털 컨트롤러는 상기 ASIC의 입력 및 출력 데이터 인터페이스를 구현한다. 두꺼운 실선(19)은 판독 프레임이 상기 ASIC의 외부로 전송되는 디지털 컨트롤러의 출력선이다. 두꺼운 제어선(18)은 상기 ASIC 판독 및 구성을 위한 제어신호를 수신하는 ASIC의 입력선이다. 상기 디지털 컨트롤러는 제어 및 타이밍 신호 생성부(210), K개의 디지털 프로세싱 유닛(DPU, 220)들, 및 하나의 데이터 멀티플렉서(230)를 포함한다. 도 4의 예시적인 실시예에서, DPU의 개수(K)는 31이다.

상기 ASIC의 동작 시퀀스는 도 5a 및 도 5b에 도시되어 있다. 소위 통합 프레임이라 칭해지는 통합시간(Tint) 동안, 픽셀 셀 회로(100)의 아날로그 파트부(110)는 하나의 엑스선/감마선 양자에 의해 유도된 전하, 바람직하게는 가장 많이 유도된 전하를 기록한다. 하나의 통합 프레임 동안에 기록되는 신호에 대한 A/D 변환 주기는 다음의 통합 프레임의 시작점에서 시작하여 통합 프레임보다 적은 시간간격 동안 지속된다. A/D 변환의 결과인 디지털 값은 상기 시간간격 동안에 제 1 메모리(16) 내에 저장된다. 예시적인 실시예에서 통합 프레임 시간은 10㎲이며, 이는 프레임에 대하여 초당 100,000 입사 엑스선(또는 감마선) 이벤트 또는 100kHz 프레임 레이트에 대응한다. 픽셀이 두꺼운 실선(15)을 통해 연결된 디지털 프로세싱 유닛(DPU, 220)의 입력측에 대하여, 인 픽셀 메모리 내에 저장되어 있는 전하 값을 표시(이는 입사하는 광자/방사선 이벤트의 에너지를 차례로 표시함)하는 디지털 값의 전송은 다음의 통합 프레임의 시작점에서 행해진다. 각각의 전송은 예시적인 실시예에서 10㎱인 클럭시간(Tclk) 내에 처리된다. 따라서, 통합시간(Tint)/클럭시간(Tclk) 픽셀 디지털 값(예시적인 실시예에서 1000 픽셀 값)이 소정의 통합시간 간격 내에서 전송되므로, 이런 이유로 인해 병렬로 동작하는 K개(K=(N×M)/(통합시간/클럭시간)의 디지털 프로세싱 유닛(DPU)은 상기 디지털 컨트롤러 내에 구현된다. 도 4의 예시적인 실시예에서 DPU의 개수(K)는 31개이다. 각각의 디지털 프로세싱 유닛(DPU, 220)은 L=M/K=(통합시간/클럭시간)/N 열(컬럼)의 픽셀에 연결된다. 도 4의 예시적인 실시예에서, 두꺼운 실선(15)를 통해 DPU(220)에 연결된 픽셀을 갖는 L 열의 개수는 4개이다. DPU(220)의 동작 시퀀스는 도 5b에 더욱 상세하게 도시되어 있다.

상기 DPU(220)에 의해 생성된 데이터는 복수의 통합시간(Tint)이 있는 판독시간(초당 이미징 디바이스 프레임 레이트 또는 프레임들을 한정함) 주기를 갖고서 ASIC의 외부로 전송된다. 본 명세서에 예시된 특정 실시예에서, 판독시간(Treadout) = 1,000 Tint(통합시간)이다. 매 판독시간마다 외부로 전송되는 비트들의 개수는 판독시간/통합시간의 소수값을 인코딩하기에 충분한 비트(예시적인 실시예에서는 10 비트이다)들의 개수와 승산된 픽셀들의 개수와 동등하다. 외부로 전송된 정보는 모드 1 및 모드 2와 같이 2개의 상이한 모드를 선택하는 ASIC의 초기의 환경설정에 따라 좌우된다.

모드 1 에서, 외부로 전송된 정보는 각각의 픽셀에 대하여 256 이외의 소정의 환경설정 가능한 한계값 이상의 에너지를 갖는 이전의 판독시간 주기 내에 기록된 복수개의 히트들이다.

모드 2에서, 각각의 m 저장소 내에 에너지를 갖는 이전의 판독 주기 내에 기록된 복수개의 히트를 전송하기 위해 동일한 개수의 비트들이 사용되며, 여기서 m=L×L이고 "수퍼-픽셀"에 속하는 히트는 모든 "수퍼-픽셀"에 대하여 인접하는 L×L 픽셀을 포함한다. 특정 실시예에 있어서 2 종류의 "수퍼-픽셀"을 미리 살펴보면, 2×2 픽셀로 구성된 하나의 수퍼 픽셀은 4개의 에너지 저장소에 저장되고 4×4 팩셀로 구성된 다른 하나의 수퍼 픽셀은 16개의 에너지 저장소에 저장된다. 각각의 동작 모드에 대하여, 각각의 인 픽셀 메모리로부터 디지털 프로세싱 유닛(DPU, 220)의 입력측으로의 디지털 값들의 전송에 대한 시퀀스는 도 6에 도시되어 있다.

바람직한 실시예의 DPU(220)의 블록도는 도 7에 도시되어 있다. 각각의 DPU(220)는 파이프라인 컨트롤 유닛(221), 페치 및 저장 유닛(222), 인코딩 유닛(223), 업데이트 유닛(224), 라이트 백 유닛(225) 및 메모리 뱅크(226)를 포함한다.

각각의 DPU(220)는 순차적으로 통합시간/클럭시간 픽셀들로부터 매 클럭시간마다 하나의 전송 동작을 실행한다. 도 6에 표시된 전송의 시퀀스는 파이프라인 컨트롤 유닛(221)에 의해 제어된다. 파이프라인 컨트롤 유닛(221)은 라인(211)을 통해 환경설정 및 타이밍 신호 생성부(210)로부터 입력되는 환경설정 및 타이밍 신호를 수신하고, 인 픽셀 메모리로부터 페치 및 저장 유닛(222)으로, 그리고 매 클럭시간(Tclk) 마다 라이트 백 유닛(225)으로부터 메모리 뱅크(226)로, 그리고 판독 프레임 주기 동안에 상기 메모리 뱅크(226)로부터 출력 버스선(212)으로 디지털 값을 전송하기 위한 메모리 액세스의 시퀀스를 제어한다.

상기 DPU(220)의 페치 및 저장 유닛(222)은 매 클럭시간(Tclk) 간격 마다 입력이 이루어질 때, 두꺼운 실선(227)을 통해 로컬 메모리 뱅크(226) 내의 이전의 통합시간 동안에 저장된 대응하는 저장소 레벨(기존의 저장소 레벨)과 두꺼운 실선(15)을 통해 상기 클럭시간 간격 내에 액세스되는 각각의 제 2 메모리(17)로부터 디지털 값을 수신한다.

모드 1에서, 상기 페치 및 저장 유닛(222)은 픽셀 판독 데이터 및 그 대응하는 기존의 저장소 레벨을 매 클럭시간 마다 인코딩 유닛(223)에 전달한다. 상기 인코딩 유닛(223)은 픽셀 데이터와 환경설정 한계값의 레벨을 비교하고, 픽셀 데이터가 환경설정 한계값보다 더 높다고 확인되는 경우, 기존의 저장소 레벨과 함께 플래그 신호가 업데이트 유닛(224)에 전송된다. 플래그 신호가 존재하는 경우, 업데이트 유닛(224)은 저장소 레벨을 하나씩 증가시키고 새로운 값(새로운 저장소 레벨)을 라이트 백 유닛(225)에 전송하며, 상기 라이트 백 유닛은 두꺼운 실선(228)을 통해 판독 픽셀에 대응하는 로컬 메모리 뱅크(226) 내의 제위치에 새로운 저장소 레벨 값을 기록한다.

모드 2에서, 페치 및 저장 유닛(222)은 매 클럭시간 마다 픽셀 판독 데이터를 로컬 카운터의 값에 추가하고 로컬 메모리 뱅크(226)로부터 판독된 이전의 통합시간에 대응하는 저장소 레벨을 국부적으로 저장한다. 매 L×L×클럭시간 마다 수퍼 픽셀 판독이 완료되고, 그 다음에 카운터의 값이 기존의 저장소 레벨 값 L×L과 함께 인코딩 유닛(223)에 전송되며 페치 및 저장 유닛(222)은 다음의 클럭시간 간격에서 로컬 카운터를 리셋시킨다. 인코딩 유닛(223)은 수퍼 픽셀 판독을 완료한 후 페치 및 저장 유닛(222)로부터 수신된 카운터 값을 m 저장소들 중의 하나에 인코딩하고, 상기 인코딩된 값을 기존의 L×L 저장소 레벨 값과 함께 업데이트 유닛(224)에 전송한다. 업데이트 유닛(224)은 인코딩된 값에 대응하는 저장소 레벨 값에 대하여 기존의 저장소 레벨 값을 하나씩 증가시키고 새로운 저장소 레벨 값을 인코딩된 값과 함께 라이트 백 유닛(225)에 전송한다. 이후, 라이트 백 유닛(225)은 판독된 수퍼 픽셀에 대응하는 로컬 메모리 뱅크(226)의 제위치에 새로운 저장소 레벨 값과 인코딩된 값을 두꺼운 실선(228)을 통해 기록한다.

각각의 판독시간 후, 판독 시간 동안 각 DPU(220)의 메모리 뱅크(226) 내에 저장되어졌던 저장소 레벨 값은 다음의 판독시간 주기 동안 버스선(212)을 통해 출력측에 전송된다. 환경설정 및 타이밍 신호 생성부(221)는 도 5b에 도시된 바와 같이 각 DPU(220)의 로컬 메모리 뱅크(226)로부터의 데이터를 출력 버스선(212)을 통해 출력 멀티플렉서(230)에, 그리고 출력 데이터 버스선(19)를 통해 ASIC 출력측에 전송한다.

상기 ASIC의 동작 모드에 대한 환경설정은 제어선(18)에 의해 적절한 제어 신호의 전송을 통해 디지털 컨트롤러(200)에 행해진다. 이후, 디지털 프로세싱 유닛(DPU, 220)의 동작 모드는 얇은 선(211)을 통해 설정된다. 상기 디지털 컨트롤러(200)의 환경설정 및 타이밍 신호 생성부(210)는 판독 동작의 동기화를 위해 환경설정 및 타이밍 신호를 생성한다.

바람직한 실시예에서, 2가지의 동작 모드인 시간 및 공간과 관련된 데이터 정리는 동시에 제공된다. 예를 들어, 각 하나의 프레임은 바람직하게 각각의 물리적인 소정의 한계값 이상의 복수개의 광자 이벤트(또는 M×N 픽셀 그룹을 포함하는 각각의 수퍼 픽셀에 대한 각각의 에너지 저장소 내에 복수개의 광자 이벤트를 갖는 M×N 에너지 저장소와 함께 프레임 통합 시간 동안의 검출기 픽셀)를 수신한다. 또한 어떤 다른 실시예에서, 프레임들 중의 어떤 일부는 각각의 픽셀 내에 한계값 이상의 복수개의 광자 이벤트 만을 포함하고 있고, 프레임들 중의 어떤 다른 일부는 M×N 픽셀 그룹을 포함하는 각각의 수퍼 픽셀에 대한 각각의 에너지 저장소 내의 복수개의 광자 이벤트를 추가적으로 포함할 수도 있다.

따라서, 본 발명의 다양한 실시예에 따르면 이미징을 위해 아래와 같이 요약된 중대한 측면의 리스트를 달성할 수 있음은 물론이다.

각각의 엑스선, 감마선 또는 다른 타입의 방사선에 대한 에너지 식별이 에너지 분해능을 향상시킨다.

픽셀에 대하여 초당 100,000 이벤트 내지 초당 1,000,000 이벤트 까지의 입사 방사선의 카운트 레이트(count rate)는 대부분의 의료용, 치과용 및 산업용 엑스선(감마선) 이미징 응용물에 적합한 이미징 디바이스를 제공한다.

높은 속도로 각각 입사하는 엑스선의 에너지를 식별하는 능력은 보다 높은 대조 분해능을 산출하는 에너지 분산 이미징 및 의료용과 치과용 응용물에서 연조직과 뼈조직의 전자 채색을 포함하는 진단 능력을 허용한다.

고속의 이미지 프레임 레이트(상술한 예시에서는 100fps)

이미지 프레임을 생성 및 판독하는 동안에 실질적으로 비활성 시간이 없다.

픽셀 내에 카운터가 없는데(픽셀 셀 회로(100) 내의 엑스선 이벤트를 카운트하기 위한 카운터가 없음), 이는 방사선 이벤트에 대하여 복수개의 에너지 저장소 및 에너지 분해능이 증가됨에 따라 전력 소비가 크게 감소되는 것을 의미한다.

글로벌 카운터(전체 ASIC 용)는 각각의 픽셀 및 각각의 이벤트에 대한 아날로그 전하 크기를 디지털화하기 위해 사용될 수 있다. 이 카운터는 광자를 카운트하기 위한 카운터로서의 NOT 회로 및 AD 컨버터로 사용된다.

광자 식별 이미징 디바이스에 있어서, 판독 기판 상에 바람직하게 픽셀을 벗어나 존재하는 디지털 컨트롤러는 시간, 공간 또는 시간 및 공간에 관한 데이터를 정리하는 기능을 갖는다. 예시적인 실시예에서 통합 시간은 10㎲ec(마이크로세크)이고, 판독 시간(또는 프레임 시간)은 1000 이하인 10msec(밀리세크)이다.

이 방식에서, 많은 데이터의 정리가 제시간 내에 달성된다. 한편, 특정 실시예에서, 본 발명은 매 픽셀마다 또는 2×2 "수퍼" 픽셀용 4개의 에너지 저장소 또는 3×3 "수퍼" 픽셀용 9개의 에너지 저장소 또는 4×4 "수퍼" 픽셀용 16개의 에너지 저장소 등을 위한 한계값 이상의 복수개의 입사 광자를 제공한다. 상기 "수퍼" 픽셀들은 대칭일 필요성은 없으며, 예를 들어 1×2, 2×3 또는 어떤 다른 각각의 픽셀들의 결합일 수 있다. 이러한 융통성 및 적응성은 이미지화에 특정한 기회를 제공하여서, 픽셀의 내부에 광자를 카운트하는 어떠한 카운터를 구비하지 않고, 충분한 에너지 분해능(복수개의 에너지 저장소)을 갖는 에너지 분산 이미지화에 대하여 가장 좋은 특징들을 결합한다.

비록 특정 실시예들이 본 발명의 예로서 설명되어 있지만, 당업자는 본 발명의 범주를 벗어나지 않고 추가의 실시예들 및 변형예들을 수용할 수 있다. 예를 들어, 검출기 재료는 고 감도를 갖는 직접 컨버터인 CdTe(카드뮴텔루라이드) 또는 CdZnTe(카드뮴징크텔루라이드)(도 2에서 검출기 기판(27))이다. 그러나, 다른 직접 변환 재료들, 예를 들어 Ge(게르마늄), GaAs(갈륨 비소), PbI, HgI 등이 사용될 수 있다. 또한, 판독 ASIC는 CMOS가 바람직한 것으로 설명되었지만, 본 명세서에 설명된 바와 같은 기능성의 범주를 벗어나지 않는다면, 예를 들어 BiCMOS 또는 박막 트랜지스터 어레이 등이 사용될 수 있다. 또, 검출기 재료는 직접 컨버터일 필요는 없지만, 엑스선 및 감마선을 광으로 변환하고 이 변환된 광을 CMOS에서 전자적인 신호로 변환하는 신틸레이터 또는 형광체일 수 있다. 예를 들어, 상술한 간접 변환 재료는 NaI(요오드화 나트륨 신틸레이션 검출기) 및 CsI(요오드화 세슘 신틸레이션 검출기) 등이 될 수 있다.

본 명세서에 제시된 통합 시간 및 클럭 주파수는 본 발명의 실제적인 실행사항을 예시하고 있지만, 신호 프레임에 대하여 다른 통합 시간 및 마스터 클럭 주파수가 사용될 수 있다. 통상적인 통합 시간은 1msec(마이크로세크)로부터 대략 1초로 변환할 수 있고, 통상적인 마스터 클럭(예를 들어 인 픽셀 메모리 뱅크로부터 디지털 값을 위한 클럭)은 1nsec(나노세크) 이상으로 변할 수 있다.

통상적으로 입사 방사선의 에너지는 보통 방사선 이미징 용도로 사용될 만큼 높고 대략 1keV로부터 500MeV 이상까지 변화한다. 대부분의 치과용, 의료용 및 산업용 응용물을 위하여 엑스선 및 감마선 광자들은 10keV 내지 300keV의 범위에 있다. 본 발명이 상술한 에너지 범위 내의 엑스선 및 감마선 이미징 적용물에 유용하지만, 본 발명은 예를 들어 베타 및 알파 방사선과 같은 하전 방사선 등의 다른 타입의 방사선에도 유용하다.

또한, "판독 회로 픽셀"에 연결된 "검출기 픽셀(들)"의 개념은, 실제 검출기 픽셀이 각각의 판독 회로에 대한 실틸레이터 기판(또는 형광체)의 일부를 결합하는 것에 의해 한정되든지 또는 반도체 기판 상의 리소그래피에 의해 한정되든지 간에, 이미지 내의 픽셀 값을 처리한 후에 발생되는 이미지 요소가 표시되는 것으로 이해되어야 한다. 또한, 3차원 또는 CT 이미지의 경우, 검출기 픽셀 및 상기 검출기 픽셀에 연결된 판독 회로 픽셀은 복셀(voxel) 데이터 세트로 공지된 기타의 데이터 세트 또는 3차원 데이터 세트의 처리를 리드한 후(컴퓨터 또는 기타의 다른 장치)의 데이터를 발생시키는 이미징 요소이다.

본 명세서에 설명된 바람직한 실시예들은 예를 들어 DRAM과 같은 뱅크 메모리인 디지털 내부 픽셀 버퍼를 포함한다. 이러한 접근은 속도 및 전력 소비의 양자의 면에서 최적이다. 그러나, 이벤트 레이트가 한번에 요구되지 않으면, 각각의 픽셀에 대하여 아날로그 버퍼도 실행할 수 있다. 비록 이러한 경우에 전력 소비가 대개 더 높아질 것으로 예상되지만, 상기 아날로그 버퍼는 픽셀에 대하여 초당 10,000 이벤트 정도로 낮은 이벤트 레이트에 적당하도록 낮게 처리될 수 있다. 시간 및 공간과 관련된 데이터 정리를 실행하는 DPU를 포함하는 디지털 온 칩(외부 픽셀) 컨트롤러의 기술 및 디지털 내부 픽셀 버퍼를 사용하면, 픽셀에 대하여 초당 100,000 이벤트 이상 그리고 픽셀에 대하여 초당 1,000,000 이벤트 이상의 이벤트 레이트를 처리한다.

Claims

삭제
a) 입사하는 개별 방사선 이벤트들의 카운트 레이트(count rate) 결정 및 각각의 입사하는 방사선 이벤트의 에너지 식별을 허용하는, 입사하는 방사선 이벤트들을 검출하기 위한 이차원 어레이의 방사선 검출기 픽셀들을 갖는 검출기 기판; 및
b) 이차원 어레이의 판독 픽셀 회로들을 구비하는 판독 기판을 포함하되,
상기 방사선 검출기 픽셀들은 각각의 입사하는 방사선 이벤트를 단일-광자 전기 신호(single-photon electrical signal)로 변환하며,
상기 판독 픽셀 회로들 중의 적어도 두 개는 상기 입사하는 방사선 이벤트들의 각각의 단일-광자 전기 신호에 대응하는 전기 신호를 처리하기 위한 방사선 검출기 픽셀들에 연결되고, 상기 판독 픽셀 회로들 중의 절반 이상은 적어도 두 개의 개별 검출된 방사선 이벤트들의 단일-광자 전기 신호에 각각 대응하는 적어도 두 개의 값을 저장하기 위한 버퍼를 더 포함하며, 상기 두 개의 값은 두 개의 개별 검출된 방사선 이벤트들의 각각의 해당 픽셀을 위한 개별 검출된 방사선 이벤트의 에너지 값을 각각 나타내며,
상기 입사하는 방사선 이벤트들의 각각은, 엑스선 및 감마선 중의 적어도 하나로 이루어지는 군으로부터의 개별 방사선 광자이며,
상기 이차원 어레이의 방사선 검출기 픽셀들은, 1초에 픽셀당 두 개의 이벤트 내지 1,000,000 개의 이벤트 범위로 입사하는 개별 방사선의 카운트 레이트의 검출을 허용하며, 상기 범위에 걸쳐 각각의 입사하는 방사선 이벤트의 에너지의 식별을 허용하며,
상기 판독 기판은, 상기 판독 픽셀 회로들 모두와 상기 버퍼 각각을 포함하는 통합된 판독 기판이며,
상기 버퍼는 인 픽셀(in-pixel) 디지털 버퍼인 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 2항에 있어서,
상기 2차원 어레이의 방사선 검출기 픽셀들은, 1초에 픽셀당 10,000개 내지 1,000,000개 이벤트 범위로 입사하는 개별 방사선의 카운트 레이트의 검출을 허용하며, 상기 범위 위의 각각의 입사하는 방사선 이벤트의 에너지의 식별을 허용하며,
상기 디지털 버퍼는 인 픽셀(in-pixel) 메모리 뱅크인 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 3항에 있어서,
상기 메모리 뱅크는 인 픽셀(in-pixel) DRAM인 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 2항 내지 제 4항 중 어느 한 항에 있어서,
상기 인 픽셀(in-pixel) 디지털 버퍼는 디지털 값을 저장하고, 각각의 디지털 값은 상기 개별 검출된 방사선 이벤트의 에너지를 픽셀로 표시하는 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
a) 입사하는 개별 방사선 이벤트들의 카운트 레이트(count rate) 결정 및 각각의 입사하는 방사선 이벤트의 에너지 식별을 허용하는, 입사하는 방사선 이벤트들을 검출하기 위한 이차원 어레이의 방사선 검출기 픽셀들을 갖는 검출기 기판; 및
b) 이차원 어레이의 판독 픽셀 회로들을 구비하는 판독 기판을 포함하되,
상기 방사선 검출기 픽셀들은 각각의 입사하는 방사선 이벤트를 단일-광자 전기 신호(single-photon electrical signal)로 변환하며,
상기 판독 픽셀 회로들 중의 적어도 두 개는 상기 입사하는 방사선 이벤트들의 각각의 단일-광자 전기 신호에 대응하는 전기 신호를 처리하기 위한 방사선 검출기 픽셀들에 연결되고, 상기 판독 픽셀 회로들 중의 절반 이상은 적어도 두 개의 개별 검출된 방사선 이벤트들의 단일-광자 전기 신호에 각각 대응하는 적어도 두 개의 값을 저장하기 위한 버퍼를 더 포함하며, 상기 두 개의 값은 두 개의 개별 검출된 방사선 이벤트들의 각각의 해당 픽셀을 위한 개별 검출된 방사선 이벤트의 에너지 값을 각각 나타내며,
상기 입사하는 방사선 이벤트들의 각각은, 엑스선 및 감마선 중의 적어도 하나로 이루어지는 군으로부터의 개별 방사선 광자이며,
상기 버퍼는 인 픽셀(in-pixel) 아날로그 버퍼이고, 상기 두 개 이상의 값은 픽셀에 대하여 검출된 방사선 이벤트들 중 두 개 이상에 대응하는 아날로그 또는 진폭 레벨인 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 2항 내지 제 4항 중 어느 한 항에 있어서,
상기 판독 기판은 AD 변환 회로(Analog to Digital conversion circuit)를 더 포함하고, 상기 AD 변환 회로는 각 판독 픽셀 회로 내의 AD 변환 처리의 실행을 제어하고, 출력의 결과로서 상기 검출된 방사선 이벤트들의 신호에 대한 크기의 최종적인 디지털 값을 제공하는 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 7항에 있어서,
상기 판독 기판은 픽셀 외부에 있는 카운터를 더 포함하는 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 8항에 있어서,
상기 카운터는 그레이 코드 카운터인 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 2항 내지 제 4항 중 어느 한 항에 있어서,
상기 인 픽셀(in-pixel) 디지털 버퍼에 저장된 값은 추가의 프로세싱을 위해 디지털 컨트롤러 회로의 제어 하에 순차적으로 판독되는 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 10항에 있어서,
상기 추가의 프로세싱은 상기 판독 기판의 일부에 존재하는 디지털 프로세싱 유닛에 의해 실행되는 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
입사하는 개별 방사선 이벤트들의 카운트 레이트(count rate) 검출을, 초당 픽셀당 이벤트로(in events per pixel per second) 허용하는, 및 각각의 입사하는 방사선 이벤트의 에너지를 식별하기 위한, 입사하는 방사선 이벤트들을 검출하기 위한 이차원 어레이의 방사선 검출기 픽셀들을 갖는 검출기 기판;
입사하는 엑스선 방사선 이벤트들을 검출하는 이차원 어레이의 방사선 판독기 픽셀들을 갖는 검출기 기판; 및
상기 입사하는 방사선 이벤트들의 각각의 단일-광자 전기 신호(single-photon electrical signal)에 각각 대응하는 전기 신호를 처리하기 위한 방사선 검출기 픽셀들에 연결된 이차원 어레이의 판독 픽셀 회로들을 구비하는 판독 기판을 포함하되,
상기 방사선 검출기 픽셀들은 각각의 입사하는 방사선 이벤트를 단일-광자 전기 신호로 변환하며,
상기 판독 기판은,
입사하는 각각의 광자 이벤트들로부터의 상기 단일-광자 전기 신호를 검출된 개별 방사선 이벤트의 에너지 값으로 각각 나타내는 값들로 디지털화하는 AD 변환단, 및
디지털 신호 값을 수신하고, 판독 이전에 수신된 디지털 신호 값을 추가로 처리하기 위한 디지털 컨트롤러를 더 포함하며,
상기 입사하는 방사선 이벤트들의 각각은, 엑스선 및 감마선 중의 적어도 하나로 이루어지는 군으로부터의 개별 방사선 광자인 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 12항에 있어서,
상기 판독 기판은, 상기 판독 픽셀 회로들 모두를 포함하는 통합된 판독 기판이며,
상기 추가의 처리는 시간 관련 데이터 정리를 포함하며,
상기 시간 관련 데이터 정리는, 시간 주기에 걸쳐 신호 한계값 이상의 각 픽셀로 입사되는 광자 이벤트들의 개수를 제공하는 기능을 포함하며, 상기 시간 주기는 각 광자 이벤트에 대한 다수의 통합 시간(Tint)인 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
삭제
제 12항에 있어서,
상기 판독 기판은, 상기 판독 픽셀 회로들 모두를 포함하는 통합된 판독 기판이며,
상기 추가의 처리는 공간 관련 데이터 정리를 포함하며,
상기 공간 관련 데이터 정리는, 공간 기반 M×N 검출기 픽셀들을 포함하는 수퍼 픽셀 각각에 대해, 각각의 수퍼 픽셀에 대한 각각의 M×N 에너지 저장소(bins) 내에 광자 이벤트들의 개수를 제공하는 기능을 포함하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
삭제
제 12항, 제 13항 및 제 15항 중 어느 한 항에 있어서,
상기 디지털 컨트롤러는 디지털 프로세싱 유닛을 포함하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 12항, 제 13항 및 제 15항 중 어느 한 항에 있어서,
상기 디지털 컨트롤러는 디지털 버퍼 또는 메모리 뱅크를 포함하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 12항에 있어서,
상기 검출기 기판 및 판독 기판은 범프 접착제를 통해 서로 연결되고, 상기 범프 연결된 검출기 픽셀들은 픽셀 회로들의 정보를 기록하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 12항에 있어서,
상기 검출기 기판은 CdTe, CdZnTe, HgI 및 PbI 중의 하나를 포함하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 12항에 있어서,
상기 검출기 기판은 신틸레이터 및 형광체 중의 하나를 포함하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 12항에 있어서,
상기 판독 기판은 CMOS 기판을 포함하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 12항에 있어서,
상기 판독 기판은 박막 트랜지스터 어레이를 포함하는 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.
제 2항 또는 제 6항에 있어서,
상기 에너지 식별 방사선 이미징 디바이스는 치과 진단용 이미징 디바이스인 것을 특징으로 하는 에너지 식별 방사선 이미징 디바이스.
제 12항에 있어서,
상기 광자/에너지 식별 방사선 이미징 디바이스는 치과 진단용 이미징 디바이스인 것을 특징으로 하는 광자/에너지 식별 방사선 이미징 디바이스.