KR101695069B1 - 인셀 터치형 액정표시장치 및 제조방법 - Google Patents

인셀 터치형 액정표시장치 및 제조방법 Download PDF

Info

Publication number
KR101695069B1
KR101695069B1 KR1020140180565A KR20140180565A KR101695069B1 KR 101695069 B1 KR101695069 B1 KR 101695069B1 KR 1020140180565 A KR1020140180565 A KR 1020140180565A KR 20140180565 A KR20140180565 A KR 20140180565A KR 101695069 B1 KR101695069 B1 KR 101695069B1
Authority
KR
South Korea
Prior art keywords
touch
wiring
wirings
pixel
dummy
Prior art date
Application number
KR1020140180565A
Other languages
English (en)
Other versions
KR20160072646A (ko
Inventor
장주영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140180565A priority Critical patent/KR101695069B1/ko
Publication of KR20160072646A publication Critical patent/KR20160072646A/ko
Application granted granted Critical
Publication of KR101695069B1 publication Critical patent/KR101695069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)

Abstract

본 발명은 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 각각 포함하는 다수의 단위화소와, 인접하는 적어도 2개 이상의 상기 단위화소가 위치하는 단위화소 영역마다 마련된 터치 블럭과, 상기 터치 블럭 내에 구비된 터치 배선들과, 상기 터치 배선들과 대응되도록 상기 터치 블럭 내에 구비된 더미배선들과, 상기 터치 블럭 내의 터치 배선들과 더미배선들에 접속된 공통전극을 포함하고, 각 단위화소에는 상기 터치 배선들 중의 일 터치 배선과 상기 더미배선들 중의 일 더미배선이 위치하고, 상기 일 터치 배선과 상기 일 더미배선은 상기 각 단위화소의 청색 서브 화소를 사이에 두고 나란히 배열된 인셀 터치형 액정표시장치를 제공한다.

Description

인셀 터치형 액정표시장치 및 제조방법{IN-CELL TOURCH TYPE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로서, 보다 상세하게는 인셀 터치 형 액정표시장치에서 터치 블럭(Touch Block)들 간 콘택 저항 차이를 개선하고자 한 인셀 터치형 액정표시장치 및 그 제조방법에 관한 것이다.
일반적인 터치 디스플레이 패널은 터치 패널 및 상기 터치 패널과 겹쳐진 디스플레이 유닛(unit)을 포함한다. 이러한 터치 패널은 작동 인터 페이스(operation interface)로 설계된다.
상기 터치 패널은 디스플레이 유닛에 의해 발생된 이미지가 터치 패널에 의해 가려지지 않고 사용자에게 직접 보일 수 있도록 투명하다. 상기와 같이 잘 알려진 터치 패널 기술은 터치 디스플레이 패널의 무게와 두께를 증가시킬 수 있고 빛의 침투율(light penetration ratio)을 감소시킬 수 있으며 터치 디스플레이 패널의 반사율과 흐림도(haze)를 증가시킬 수 있다.
온셀(on-cell) 및 인셀(in-cell) 터치 기술은 위에서 설명한 기존 터치 기술의 단점들을 극복하기 위해 제안되었다.
상기 온셀 기술은 컬러필터 기판의 뒷면에 센서를 배치하여 완전한 컬러필터 기판을 형성하는 것이다.
상기 온셀 기술중 하나는 터치 센서를 박막 위에 배치하고 상기 박막을 2개의 기판 중 상부 기판에 붙이는 것이다.
그리고, 인셀(In-Cell) 기술은 그 센서를 액정표시패널의 셀 구조 내에 배치하는 것이다. 현재 레지스티브(resistive), 캐패시티브(capacitive), 옵티브 (optical)의 3개의 주된 인셀 기술들이 있는데, 상기 레지스티브 터치 기술은 터치 디스플레이 패널 상의 터치 위치(touch position)를 결정하기 위해 2개의 전도성 (conductive) 기판과 2개의 기판 사이에 존재하는 공통 층(common layer)의 전압 변화를 이용한다.
인셀 기술은 디스플레이 유닛이 터치 패널로 기능할 수 있도록 터치 센서를 디스플레이 유닛 내에 통합하는 것이다. 따라서, 터치 디스플레이 패널은 조립 공정을 단순화하기 위하여 추가적인 터치 패널과 접합될 필요가 없다.
이러한 인셀 터치 기술을 이용한 종래기술에 따른 인셀 터치형 액정표시장치에 대해 도 1 내지 3을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.
도 2는 종래기술에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.
도 1 및 2를 참조하면, 종래기술에 따른 인셀 터치형 액정표시장치는, 적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소가 하나의 단위화소(P)를 이루며, 이러한 단위화소(P)의 복수 개가 매트릭스 형태인 수직방향 및 수평 방향으로 반복하여 배열된 구조로 이루어진다.
그리고, 상기 액정표시장치는 복수 개의 단위화소(P)들, 예를 들어 4개의 단위화소(P)가 하나의 터치 블럭(Touch Block)을 이루며, 이러한 터치 블럭들, 예를 들어 최상위 블럭인 터치 블럭 A와, 그 아래의 터치 블럭 B 내지 최하위 터치 블럭(미도시)이 수직방향으로 배열되어 있다. 이때, 상기 4개의 단위화소(P)는 제1 상, 하부 화소들 및 제2 상, 하부 화소들로 구성되어 있다.
수직 방향으로 배열되는 터치 블럭들, 즉 상기 터치 블럭 A 및 터치 블럭 B 내지 최하위 터치 블럭(미도시)은 수평방향으로도 반복하여 배열되어 있다.
더욱이, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치 블럭 들에는 제1, 2 상, 하부 단위화소(P)들마다 제1 터치 배선(31a)과 제2 터치 배선(31b)이 배치되어 있다.
상기 제1 터치 배선(31a)은 최상위 터치 블럭인 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭들에 까지 일체로 구성되어 있다. 이때, 상기 제1 터치 배선(31a)은 최상위 터치 블럭인 터치 블럭 A 내의 제1 상, 하부 단위화소(P)의 공통전극(35)에만 접속되어 있고, 나머지 터치 블럭들 내의 제1 상, 하부 단위화소(P)의 공통전극(35)에는 접속되어 있지 않고 절연된 상태로 배열되어 있다.
그리고, 상기 제2 터치 배선(31b) 중 상기 터치 블럭 A 내에 배열되는 부분은 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 부분과 분리되어 있다. 이때, 상기 터치 블럭 A 내의 제2 터치 배선(31b) 부분은 제2 상, 하부 단위화소(P)의 공통전극(35)에만 접속되어 있으며, 상기 터치 블럭 B로부터 최하위 터치 블럭에 배치되는 제2 터치 배선의 나머지 부분은 일체로 구성되어 있다. 특히, 상기 터치 블럭 B 부터 최하위 터치 블럭(미도시)까지 일체로 구성된 제2 터치 배선(31b) 중 상기 터치 블럭 B 내에 배치되는 부분은 상기 터치 블럭 B내의 제2 상, 하부 단위화소(P)의 공통전극(35)에만 접속되고, 그 아래의 터치 블럭들 내의 제2 상, 하부 단위화소(P)의 공통전극(35)에는 접속되지 있지 않고 절연된 상태로 배열되어 있다.
도 2에 도시된 바와 같이, 각 서브 화소에는 게이트 배선(13)이 수평 방향으로 배열되어 있으며, 상기 게이트 배선(13)과 교차하는 수직 방향으로 데이터배선 (21)이 배열되어 있다.
상기 게이트 배선(13)과 데이터배선(21)의 교차 지점에는 박막 트랜지스터 (T)가 형성되어 있다.
상기 서브 화소들의 전면에는 화소전극(27)이 배열되어 있으며, 상기 화소전극(27)과 오버랩되게 공통전극(35)이 배열되어 있다.
상기 서브 화소들 중에서, 녹색(G) 서브 화소와 청색(B) 서브 화소 사이에는 제1 터치배선(31a)이 데이터 배선(21)과 평행하게 배열되어 있으며, 상기 제1 터치배선(31a)은 각 서브 화소의 게이트 배선(13)에 전기적으로 연결되어 있다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 종래기술에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다. 도면에서는 제1 터치 배선(31a)에 대해서만 도시되어 있지만, 제2 터치 배선(31b)도 도시되어 있는 것이다. 그리고, 여기서는 제1 터치 배선(31a)을 중심으로 설명하기로 한다.
도 3을 참조하면, 종래기술에 따른 인셀 터치형 액정표시장치는, 박막 트랜지스터 어레이 기판(11) 상에 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트 배선(13)과, 상기 게이트 배선(13)과 교차하여 화소영역을 정의하는 다수의 데이터배선(21)과, 상기 게이트 배선(13)과 데이터배선(21)의 교차 지점에 마련되고, 게이트 전극(13a)과 액티브층(17)과 소스전극(21a) 및 드레인 전극(21b)으로 이루어진 박막 트랜지스터(T)를 포함한다.
상기 박막 트랜지스터(T)를 포함한 기판 전면에 제1 보호막(23)이 형성되어 있으며, 상기 제1 보호막(23) 위에는 평탄화막(25)이 형성되어 있다. 그리고, 상기 평탄화막(25) 및 제1 보호막(23)에는 상기 박막 트랜지스터(T)의 드레인 전극(21b) 일부를 노출시키는 드레인 콘택홀(미도시)이 형성되어 있다.
상기 평탄화막(25) 위에는 상기 드레인 콘택홀(미도시)을 통해 상기 드레인 전극(21b)과 전기적으로 연결되는 화소전극(27)이 형성되어 있다.
상기 제1 보호막(23) 상부에는 상기 화소전극(27)을 덮는 제2 보호막(29)이 형성되어 있으며, 상기 제2 보호막(29) 위에는 제1 터치 배선(31)이 형성되어 있다. 이때, 상기 제1 터치 배선(31a)은 상기 데이터배선(21)과 평행하게 배치되어 있다.
그리고, 상기 제2 보호막(29) 위에는 상기 제1 터치 배선(31) 일부를 노출시키는 층간 절연막(33)이 형성되어 있다.
상기 층간 절연막(33) 상에는 상기 화소전극(27)과 오버랩되는 다수의 공통전극(35)이 형성되어 있으며, 상기 공통전극(35)은 상기 터치 배선(31)과 연결되어 있다. 이때, 상기 제1 터치 배선(31a)은 터치 블럭 A 내의 각 단위화소(P)에 구비된 게이트 배선(13)에 전기적으로 연결되어 있다.
이와 같이, 종래기술에 따른 인셀 터치 구조의 액정표시장치의 경우, 터치 성능 확보 및 러빙 약화에 기인하여 발생하는 디스클리네이션(Disclination) 불량을 개선하기 위해 터치배선을 한 단위화소(P) 내의 녹색(G) 서브 화소와 청색(B) 서브 화소 사이에 배치한다.
이와 같은 터치 배선의 숫자가 많을수록 터치 블럭(Touch Block)과 추가되는 기생 캐패시턴스(Cst)가 많아지게 되어 터치 성능이 저하되므로, 터치 성능 확보를 위해서는 터치 배선의 수를 최소화해야 한다.
그리고, 터치 배선이 평탄화막 위에 위치하기 때문에, 러빙시에 터치 배선의 단차에 기인하여 러빙(Rubbing) 약화가 발생하여, 적색(R) 서브 화소와 녹색(G) 서브 화소 사이에 위치할 경우 녹색 서브 화소에 디스클리네이션(Disclination) 불량이 발생할 수 있기 때문에, 터치 배선을 녹색(G) 서브 화소와 청색(R) 서브 화소에 위치해야 한다.
그러나, 종래기술에 따른 인셀 터치 타입의 액정표시장치의 경우, 최상위 터치 블럭(Touch Block) A과 최하위 터치 블럭(Touch Block) 간에 공통전극의 콘택 저항 편차가 발생하게 됨으로써, 터치배선과의 신호 간섭으로 인하여 터치 배선에서의 어두움 현상이 발생하게 된다. 특히, 최상위 터치 블럭(Touch Block)에서의 저항은 약 수백 오옴(Ω) 정도이지만, 최하위 터치 블럭(Touch Block)에서의 저항은 약 수천 오옴(Ω) 정도이기 때문에, 이들 터치 블럭들 간의 콘택 저항이 최대 10 배 차이가 나는 문제가 발생하게 된다.
따라서, 종래기술의 경우, 모델 특성상 패널의 공통전극이 구동 집적회로 (D-IC)의 출력 범프(output bump)를 통하여 연결되어 있으므로, 각 터치 블럭 간의 콘택(contact) 저항 차이 등에 취약하며, 터치 블럭(Touch Block)들 간의 콘택 저항 차이로 인해, 터치 블럭의 전극의 불안정 구동에 기인하여 깃발 얼룩을 발생하게 된다.
본 발명의 목적은 인셀 터치 타입의 액정표시장치의 터치 블럭들 간의 콘택 저항 차이를 줄여 깃발 얼룩을 개선할 수 있는 인셀 터치 타입의 액정표시장치 및 그 제조방법을 제공함에 있다.
전술한 과제를 해결하기 위하여, 본 발명은, 본 발명은 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 각각 포함하는 다수의 단위화소와, 인접하는 적어도 2개 이상의 상기 단위화소가 위치하는 단위화소 영역마다 마련된 터치 블럭과, 상기 터치 블럭 내에 구비된 터치 배선들과, 상기 터치 배선들과 대응되도록 상기 터치 블럭 내에 구비된 더미배선들과, 상기 터치 블럭 내의 터치 배선들과 더미배선들에 접속된 공통전극을 포함하고, 각 단위화소에는 상기 터치 배선들 중의 일 터치 배선과 상기 더미배선들 중의 일 더미배선이 위치하고, 상기 일 터치 배선과 상기 일 더미배선은 상기 각 단위화소의 청색 서브 화소를 사이에 두고 나란히 배열된 인셀 터치형 액정표시장치를 제공한다.
이러한 인셀 터치형 액정표시장치에 있어서, 상기 더미 배선들 각각은 각 터치 블럭 내에서 상기 터치 배선들 각 각과 대향하여 배치되며, 각 터치 블럭에 배치된 이들 더미 배선 각각은 서로 분리될 수 있다.
삭제
삭제
이러한 인셀 터치형 액정표시장치에 있어서, 상기 터치 배선과 더미 배선은 각 화소를 구성하는 청색 서브 화소를 사이에 두고 배치될 수 있다.
이러한 인셀 터치형 액정표시장치에 있어서, 상기 더미 배선들은 상기 터치블럭마다 독립적으로 분리된다.
다른 측면에서, 본 발명은, 기판상에 구비된 박막 트랜지스터와, 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되는 화소전극과, 상기 화소전극을 덮는 보호막과, 상기 보호막 상에 구비된 터치 배선과 더미 배선과, 상기 보호막 상에서 상기 터치 배선과 더미 배선을 각각 노출시키는 층간 절연막과, 상기 층간 절연막 상에서 상기 터치 배선과 더미 배선에 연결되는 공통전극을 포함하고, 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 포함한 각 단위화소에는 상기 터치 배선과 상기 더미 배선이 위치하고, 상기 터치 배선과 상기 더미 배선은 상기 각 단위화소의 청색 서브 화소를 사이에 두고 나란히 배열되는 인셀 터치형 액정표시장치를 제공할 수 있다.
또 다른 측면에서, 본 발명은, 기판상에 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 포함하는 단위화소 복수 개를 배열하는 단계와, 인접하는 적어도 2개 이상의 상기 단위화소가 위치하는 단위화소 영역마다 마련된 터치 블럭을 정의하는 단계와, 상기 터치블럭 내에 터치 배선들을 배열하는 단계와, 상기 터치 배선들과 대응되도록 상기 터치블럭 내에 더미배선들을 배열하는 단계와, 상기 터치 블럭들 내의 터치 배선들과 더미배선들에 공통전극을 연결하는 단계를 포함하고, 각 단위화소에는 상기 터치 배선들 중의 일 터치 배선과 상기 더미배선들 중의 일 더미배선이 위치하고, 상기 일 터치 배선과 상기 일 더미배선은 상기 각 단위화소의 청색 서브 화소를 사이에 두고 나란히 배열되는 인셀 터치형 액정표시장치 제조방법을 제공함에 있다.
본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치하여 각 화소 내의 공통전극과 전기적으로 접속되도록 함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다.
그리고, 본 발명은 인셀 터치형 액정표시장치의 화상 구동시에 그레이 패턴 (Gray Pattern)에서 발생하는 깃발 얼룩을 개선함으로써 패널 및 모듈의 수율을 확보하여 모델의 수익성을 개선할 수 있다.
도 1은 종래기술에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.
도 2는 종래기술에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ선에 따른 단면도로서, 종래기술에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다.
도 4는 본 발명에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.
도 5는 본 발명에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.
도 6은 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다.
도 7a 내지 7i는 본 발명에 따른 인셀 터치형 액정표시장치의 제조 공정 단면도들이다.
도 8은 본 발명에 따른 인셀 터치형 액정표시장치의 불량율을 개략적으로 나타낸 그래프이다.
도 9는 본 발명에 따른 인셀 터치형 액정표시장치의 접촉 저항을 개략적으로 나타낸 그래프이다.
이하, 본 발명의 실시 예들에 대해 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, a, b 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
도 4는 본 발명에 따른 인셀 터치형 액정표시장치의 화소들을 개략적인 평면도이다.
도 4를 참조하면, 본 발명에 따른 인셀 터치형 액정표시장치는, 적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소가 하나의 단위화소(P)를 이루며, 이러한 단위화소(P)의 복수 개가 매트릭스 형태인 수직방향 및 수평 방향으로 반복하여 배열된 구조로 이루어진다.
그리고, 상기 액정표시장치는 복수 개의 단위화소(P)들, 예를 들어 4개의 단위화소(P)가 하나의 터치 블럭(Touch Block)을 이루며, 이러한 터치 블럭들, 예를 들어 최상위 블럭인 터치 블럭 A와, 그 아래의 터치 블럭 B 내지 최하위 터치 블럭(미도시)이 수직방향으로 배열되어 있다. 이때, 상기 4개의 단위화소(P)는 제1 상, 하부 화소들 및 이들과 인접하여 제2 상, 하부 화소들로 구성되어 있다.
여기서, 상기 터치 블럭(Touch Block)은 4개의 단위화소(P)로 한정되는 것이 아니라, 경우에 따라 4개 이상의 단위화소(P)들로 구성될 수 있다. 본 발명에서는 4개 단위화소(P)를 하나의 터치 블럭(Touch Block)으로 구성한 경우를 실례로 들어 설명하기로 한다.
수직 방향으로 배열되는 터치 블럭들, 즉 상기 터치 블럭 A 및 터치 블럭 B 내지 최하위 터치 블럭(미도시)은 수평방향으로도 반복하여 배열되어 있다. 즉, 상기 터치 배선들의 수는 수평방향으로 배열되는 화소들의 수와 비례한다.
더욱이, 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 들에는 제1, 2 상, 하부 단위화소(P)마다 제1, 2 터치 배선(125a, 125b)이 배치되어 있으며, 상기 제1, 2 터치배선(125a, 125b)와 대향하여 더미 배선(127)이 각각 배치되어 있다.
상기 제1 터치 배선(125a)은 최상위 터치 블럭인 상기 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭에 까지 일체로 구성되어 있다. 이때, 상기 제1 터치 배선(125a)은 최상위 터치 블럭인 터치 블럭 A 내의 제1 상, 하부 단위화소(P)의 공통전극(131)에만 접속되어 있고, 나머지 터치 블럭들, 즉 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭 들 내의 제1 상, 하부 단위화소(P)의 공통전극(131)에는 접속되어 있지 않고 절연된 상태로 되어 있다.
그리고, 상기 제2 터치 배선(125b) 중 상기 터치 블럭 A 내에 배열되는 제2 터치 배선의 일부는 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분과 분리되어 배치되어 있다. 이때, 상기 터치 블럭 A의 제2 터치 배선(125b)의 일부는 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되어 있다. 특히, 상기 제2 터치 배선(125b) 중 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분은 상기 터치 블럭 B 내의 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되고, 그 아래의 터치 블럭들 내의 제2 상, 하부 단위화소(P)의 공통전극(131)에는 접속되지 있지 않고 절연된 상태로 배열되어 있다.
각 단위화소(P) 내의 청색(B) 서브 화소를 기준으로 일측에 각각 배치되는 상기 제1 및 제2 터치 배선(125a, 125b)과 각각 대향하여 청색(B) 서브 화소의 타측에는 더미 배선(127)이 각각 배치되는데, 상기 더미 배선(127)은 각 터치 블럭마다 독립적으로 분리되어 있다.
상기 각 터치 블럭 내에 독립적으로 배치되는 더미 배선(127)은 각 터치 블럭 내의 각 단위화소(P)의 공통전극(도 6의 131 참조)과 접속되어 있다.
도 5는 본 발명에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판의 개략적인 평면도이다. 도면에서는 제1 터치 배선(125a)에 대해서만 도시되어 있지만, 제2 터치 배선(125b)도 도시되어 있는 것이다. 그리고, 여기서는 제1 터치 배선(125a)을 중심으로 설명하기로 한다.
도 5에 도시된 바와 같이, 단위화소(P)를 구성하는 적색 (R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소 각 각에는 게이트 배선(103)이 수평 방향으로 배열되어 있으며, 상기 게이트 배선(109)과 교차하는 수직 방향으로 데이터배선(109)이 배열되어 있다.
상기 게이트 배선(103)과 데이터배선(109)의 교차 지점에는 박막 트랜지스터 (T)가 형성되어 있다.
상기 서브 화소들의 전면에는 화소전극(121)이 배열되어 있으며, 상기 화소전극(121)과 오버랩되게 공통전극(미도시, 도 5의 131 참조, 131a)이 배열되어 있다. 이때, 상기 공통전극(131a)은 복수 개의 단위화소(P) 전면에 배열되어 있다.
상기 제1 터치배선(125a)은 각 단위화소(P)를 구성하는 서브 화소들 중에서, 녹색(G) 서브 화소와 청색(B) 서브 화소 사이, 즉 청색(B) 서브 화소의 일측에 상기 데이터 배선(109)과 평행하게 배열되어 있으며, 상기 제2 터치배선(미도시, 도 4의 125b 참조)은 청색(B)의 타측에 상기 데이터 배선(109)과 평행하게 배열되어 있다.
그리고, 상기 제1, 2 터치 배선(125a, 125b) 및 더미 배선(127)은 각 화소 (P) 내의 공통전극(131)에 전기적으로 연결되어 있다.
도 6은 도 5의 Ⅵ-Ⅵ선에 따른 단면도로서, 본 발명에 따른 인셀 터치형 액정표시장치의 개략적인 단면도이다.
본 발명에서는 복수 개의 터치 블럭들 내의 제1 상, 하부 단위화소(P) 내에 배치되는 제1 터치 배선(125a) 및 더미 배선(127)을 중심으로 설명하기로 한다. 이때, 제1 터치 배선(125a)은 제2 터치배선(125b)과 각 터치 블럭에서의 배열 상태만 다르고 구조 자체가 동일하므로, 제2 터치 배선(125b)의 설명은 생략하기로 한다.
도 6을 참조하면, 본 발명에 따른 인셀 터치 타입의 액정표시장치(100)는, 투명한 기판(101)에 일측 방향으로 게이트 배선(106)이 형성되어 있다.
상기 기판(101)에는 상기 게이트 배선(103)과 교차하여 화소영역(P)을 정의하는 데이터배선(109)이 형성되어 있다.
상기 게이트 배선(103)과 데이터배선(109)의 교차 지점에는 박막 트랜지스터 (T)가 형성되어 있다.
그리고, 상기 박막 트랜지스터(T)는 기판(101) 상에 형성된 게이트 배선 (103)으로부터 수직방향으로 연장된 게이트 전극(103a)과 이 게이트 전극(103a) 상부에 형성된 게이트 절연막(105)과 액티브층(107) 및 오믹콘택층(108)과 함께 상기 액티브층(107)의 채널영역만큼 서로 이격된 소스전극(109a) 및 드레인 전극(109b)을 포함한다.
상기 기판(101)의 화소 영역에는 화소전극(121)이 형성되어 있으며, 상기 화소전극(121)은 제1 보호막(113) 및 평탄화막(115) 내에 있는 드레인 콘택홀(117)을 통해 박막 트랜지스터(T)와 전기적으로 연결되어 있다.
상기 화소전극(121)을 포함한 평탄화막(115) 상에는 제2 보호막(123)이 형성되어 있으며, 상기 제2 보호막(123) 위에는 제1 터치 배선(125a)과 더미 배선 (127)이 데이터 배선(109)과 평행하게 형성되어 있다. 이때, 상기 제1 터치 배선 (125a)과 더미 배선(127)은 각 단위화소(P)의 청색 서브 화소를 사이에 두고 나란하게 배열되어 있다.
그리고, 상기 제1 터치 배선(125a)과 더미 배선(127)을 포함한 제2 보호막 (123) 위에는 상기 제1 터치 배선(125a)과 더미 배선(127) 각 각을 노출시키는 터치 배선 콘택홀(130a) 및 더미 배선 콘택홀(130b)이 구비된 층간 절연막(129)이 형성되어 있다.
더욱이, 상기 층간 절연막(129) 위에는 상기 터치 배선 콘택홀(130a) 및 더미 배선 콘택홀(130b)을 통해 상기 제1 터치 배선(125a) 및 더미 배선(127)과 전기적으로 연결되는 공통전극(131, 131a)이 형성되어 있다. 이때, 상기 공통전극(131, 131a)은 복수 개의 화소 전면에 형성되어 있으며, 서로 이격된 다수 개의 막대 형상의 공통전극(131a)은 각 단위화소(P)에 위치하여 상기 화소전극(121)과 오버랩되어 있다.
이와 같이, 상기 공통전극(131, 131a)으로는 액정 구동을 위한 기준 전압, 즉 공통전압을 각 화소에 공급한다. 상기 공통전극(131a)은 각 서브 화소에서 제2 보호막(123) 및 층간 절연막(129)을 사이에 두고 대면적의 화소전극(121)과 중첩되어 프린지 필드(fringe field)를 형성하게 된다.
상기 공통전극(131, 131a)을 포함한 기판 전면에는 하부 배향막(미도시)이 형성되어 있다.
한편, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터 기판, 즉 기판(101)과 서로 이격되어 합착되는 컬러필터 기판(미도시) 상에는 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위한 블랙매트릭스(BM; black matrix)(미도시)가 형성되어 있다.
그리고, 상기 컬러필터 기판(미도시)의 화소영역에는 적색(Red), 녹색(Green), 청색(Blue) 색상의 컬러필터(미도시)들이 형성되어 있다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 컬러필터들 사이의 컬러필터 기판(미도시)에는 상기 블랙매트릭스가 형성되어 있다.
상기 컬러필터 기판과 박막 트랜지스터 기판인 기판(101)의 합착시에, 상기 블랙매트릭스는 상기 기판(101)의 화소영역을 제외한 지역, 예를 들어 박막 트랜지스터(T), 게이트 배선(103) 및 데이터배선(109) 상부와 오버랩되게 배치된다.
그리고, 도면에는 도시하지 않았지만, 상기 컬러필터 위에는 액정을 일정한 방향으로 배열되도록 하는 상부 배향막(미도시)이 형성되어 있다.
상기 박막 트랜지스터(T)를 통해 화소전극(121)에 데이터 신호가 공급되면, 공통전압이 공급된 공통전극(131, 131a)과 화소전극(121) 사이에 프린지 필드 (fringe field)가 형성되어, 기판(101)과 컬러필터 기판(미도시) 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전하게 됨으로써, 액정분자들이 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 계조를 구현하게 된다.
이와 같이, 본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다.
본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치하여 각 화소 내의 공통전극과 전기적으로 접속되도록 함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다.
그리고, 본 발명은 인셀 터치형 액정표시장치의 화상 구동시에 그레이 패턴 (Gray Pattern)에서 발생하는 깃발 얼룩을 개선함으로써 패널 및 모듈의 수율을 확보하여 모델의 수익성을 개선할 수 있다.
이와 같은 구성으로 이루어진 본 발명에 따른 인셀 터치형 액정표시장치 제조방법에 대해 도 7a 내지 도 7i를 참조하여 설명하면 다음과 같다.
본 발명에서는 복수 개의 터치 블럭들 내의 제1 상, 하부 단위화소(P) 내에 배치되는 제1 터치 배선(125a) 및 더미 배선(127)을 중심으로 설명하기로 한다.
도 7a 내지 7i는 본 발명에 따른 인셀 터치형 액정표시장치의 제조 공정 단면도들이다.
도 7a에 도시된 바와 같이, 다수의 단위화소 영역이 정의된 투명한 기판 (101) 상에 제1 금속층(미도시)을 스퍼터링 방법에 의해 증착한 후, 포토리소 그리피 기술을 이용하여, 상기 제1 금속층(미도시)을 식각하여 게이트 배선(103)과 이 게이트 배선(103)으로부터 수직방향으로 연장된 게이트 전극(103a)을 형성한다. 이때, 상기 제1 금속층 (미도시)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴 (Mo), 크롬 (Cr), 티타늄(Ti), 몰리텅스텐(MoW), 몰리티타늄 (MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
다음으로, 도 7b에 도시된 바와 같이, 상기 기판(101) 상에 상기 게이트 배선(103) 및 게이트 전극(103a)을 덮으며, 질화실리콘(SiNx) 또는 실리콘산화막 (SiO2)으로 이루어진 게이트 절연막(105)을 형성한다.
이후에, 상기 게이트 절연막(105) 상에 비정질 실리콘층(a-Si:H)(미도시)과 불순물이 포함된 비정질실리콘층(n+ 또는 p+) (미도시)을 차례로 적층한다. 이때, 상기 비정질실리콘층(a-Si:H)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+)은 화학기상 증착법(CVD; Chemical Vapor Deposition method) 또는 기타 다른 증착 방법들을 사용할 수도 있다.
다음으로, 도 7b에 도시된 바와 같이, 상기 비정질실리콘층(a-Si:H)과 불순물이 포함된 비정질실리콘층 (n+ 또는 p+)을 포토리소그라피 기술을 이용하여 선택적으로 식각함으로써, 상기 게이트 전극(103a) 위의 게이트 절연막(105) 상에 액티브층(107)과 오믹콘택층(108)을 형성한다.
이후에, 도 7c에 도시된 바와 같이, 상기 게이트 절연막(105) 상에 상기 액티브층(107)과 오믹콘택층(108)을 덮는 제2 금속층(미도시)을 형성한다. 이때, 상기 제2 금속층(미도시)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴 (Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리 /몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
다음으로, 상기 제2 금속층(미도시)을 포토리소그라피 기술을 이용하여 선택적으로 식각함으로써 상기 게이트 배선(103)과 교차하여 배열되는 데이터배선(109)과 함께 이 데이터배선(109)으로부터 연장된 소스전극(109a) 및, 이 소스전극 (109a)과 이격된 드레인 전극(109b)을 형성한다. 이때, 상기 소스전극(109a) 및 드레인 전극(109b) 형성시에, 그 아래의 오믹콘택층(108) 일부도 식각됨으로 인해 상기 액티브층(107)의 채널영역(미도시)을 기준으로 서로 분리된다.
이후에, 상기 소스전극(109a) 및 드레인 전극(109b)을 포함한 기판 상부에 무기 절연물질인 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 이루어진 제1 보호막(113)을 형성한다.
다음으로, 도 7d에 도시된 바와 같이, 상기 제1 보호막(113) 위에 유기 절연물질, 예를 들어 폴리 이미드(Poly-Imide) 또는 포토 아크릴(Photo-Acryl) 재질을 이용하여 평탄화막(115)을 형성한다.
이후에, 도 7e에 도시된 바와 같이, 상기 평탄화막(115) 및 그 아래의 제1 보호막(113)을 포토리소그라피 기술을 이용하여 선택적으로 식각함으로써 상기 드레인 전극(109b) 일부를 노출시키는 드레인 콘택홀(117)을 형성한다.
다음으로, 도 7f에 도시된 바와 같이, 상기 드레인 콘택홀(117)을 포함한 평탄화막(115) 상부에 제1 투명 도전물질층(미도시)을 형성한 후, 포토리소그라피 기술을 이용하여 상기 제1 투명 도전물질층(미도시)을 식각함으로써 상기 드레인 콘택홀(117)을 통해 상기 드레인 전극(109b)과 전기적으로 연결되는 화소전극(121)을 형성한다. 이때, 제1 투명 도전층(미도시)으로는 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다.
그리고, 상기 화소전극(121)은 상기 게이트 배선(103)과 데이터배선(109)이 교차하여 이루는 화소영역 전면에 형성된다.
이후에, 도 7g에 도시된 바와 같이, 상기 평탄화막(115) 상에 상기 화소전극 (121)을 덮는 제2 보호막(123)을 형성한다. 이때, 상기 제2 보호막(123)은 무기 절연물질인 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiO2)으로 형성한다.
다음으로, 상기 제 2 보호막(123) 상에 제3 금속층(미도시)을 증착한다. 이때, 상기 제3 금속층(미도시)으로는, 알루미늄(Al), 텅스텐(W), 구리 (Cu), 몰리브덴 (Mo), 크롬(Cr), 티타늄(Ti), 몰리텅스텐 (MoW), 몰리티타늄 (MoTi), 구리 /몰리티타늄(Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 하나를 사용한다.
이후에, 포토리소그라피 기술을 이용하여 상기 제3 금속층을 식각함으로써 제1, 2 터치 배선(125a, 미도시, 도 4의 125b 참조) 및 더미 배선(127)을 형성한다.
이때, 상기 제1 터치 배선(125a)은 최상위 터치 블럭인 터치 블럭 A(Touch Block A) 및 그 아래의 터치 블럭 B(Touch Block B) 내지 최하위 터치블럭들에 까지 일체로 구성되어 있다. 이때, 상기 제1 터치 배선(125a)은 최상위 터치 블럭인 터치 블럭 A 내의 제1 상, 하부 단위화소(P)의 공통전극(미도시, 도 7i의 131 참조)에만 접속되고, 나머지 터치 블럭들 내의 제1 상, 하부 단위화소(P)의 공통전극(131)에는 접속되지 않고 절연된 상태로 배치된다.
그리고, 도면에는 도시하지 않았지만, 상기 제2 터치 배선(미도시, 도 4의 125b 참조) 중 상기 터치 블럭 A 내에 배열되는 제2 터치 배선의 일부는 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분과 분리되어 배치되어 있다. 이때, 상기 터치 블럭 A의 제2 터치 배선(125b)의 일부는 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되어 있다. 특히, 상기 제2 터치 배선(125b) 중 상기 터치 블럭 B로부터 최하위 터치 블럭 내에 일체로 구성된 제2 터치 배선 나머지 부분은 상기 터치 블럭 B 내의 제2 상, 하부 단위화소(P)의 공통전극(미도시, 도 6의 131 참조)에만 접속되고, 그 아래의 터치 블럭들 내의 제2 상, 하부 단위화소(P)의 공통전극(131)에는 접속되지 있지 않고 절연된 상태로 배열되어 있다.
더욱이, 상기 더미 배선(127)은 각 단위화소(P) 내의 청색(B) 서브 화소를 기준으로 일측에 각각 배치되는 상기 제1, 2 터치 배선(125a, 미도시, 도 4의 125b 참조)과 각각 대향하여, 청색(B) 서브 화소의 타측에 각각 배치되는데, 이들 더미 배선(127)은 각 터치 블럭마다 독립적으로 분리되어 있다. 그리고, 상기 각 터치 블럭 내에 독립적으로 배치되는 더미 배선(127) 각각은 각 터치 블럭 내의 각 화소 (P)의 공통전극(131)과 접속된다.
다음으로, 도 7h에 도시된 바와 같이, 상기 제2 보호막(123) 상에 상기 제1 터치 배선(125a) 및 더미 배선(127)을 덮는 층간 절연막(129)을 형성한다. 이때, 상기 층간 절연막(129)은 무기 절연물질인 실리콘 질화막(SiNx) 또는 실리콘 산화막 (SiO2)으로 형성한다.
이후에, 포토리소그라피 기술을 이용하여 상기 층간 절연막(129)을 식각함으로써 상기 제1, 2 터치 배선(125a, 125b) 및 더미 배선(127)을 각각 노출시키는 터치배선 콘택홀(130a) 및 더미배선 콘택홀(130b)을 형성한다.
다음으로, 상기 터치배선 콘택홀(130a) 및 더미배선 콘택홀(130b)을 포함한 층간 절연막(129) 위에 제2 투명 도전물질층(미도시)을 형성한다.
이후에, 도 7i에 도시된 바와 같이, 포토리소그라피 기술을 이용하여 상기 제2 투명 도전물질층(미도시)을 식각함으로써 상기 터치배선 콘택홀(130a) 및 더미배선 콘택홀(130b)을 통해 상기 제1, 2 터치 배선(125a, 125b) 및 더미 배선(127)과 전기적으로 연결되는 공통전극(131)을 형성한다. 이때, 제1 투명 도전층(미도시)으로는 ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide)를 포함한 투명한 물질 그룹 중에서 선택된 어느 하나를 사용한다.
그리고, 상기 공통전극(131) 중에서, 각 단위화소(P)를 구성하는 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소의 화소전극(121)과 오버랩되는 부분(131a)들은 서로 이격된 다수의 막대 형태로 구성되어 있다.
다음으로, 도면에는 도시하지 않았지만, 상기 공통전극(131, 131a)을 포함한 층간 절연막(129) 상부에 하부 배향막(미도시)을 형성함으로써, 본 발명에 따른 인셀 터치형 액정표시장치의 박막 트랜지스터 어레이 기판 제조공정을 완료한다.
이후에, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터 기판, 즉 기판 (101)과 서로 이격되어 합착되는 컬러필터 기판(미도시) 상에 화소영역을 제외한 지역으로 광이 투과되는 것을 차단시켜 주기 위해 블랙매트릭스(BM; black matrix) (미도시)를 형성한다.
다음으로, 상기 컬러필터 기판(미도시)의 화소영역에 적색(Red), 녹색 (Green), 청색(Blue) 색상의 컬러필터(미도시)를 형성한다. 이때, 상기 적색(Red), 녹색(Green), 청색(Blue) 색상의 컬러필터들(미도시) 사이의 컬러필터 기판(미도시)에는 상기 블랙매트릭스(미도시)가 위치한다.
그리고, 상기 블랙매트릭스(미도시)는 상기 컬러필터 기판과 박막 트랜지스터 기판인 기판(101)의 합착시에, 상기 기판(101)의 화소영역을 제외한 지역, 예를 들어 박막 트랜지스터(T), 게이트 배선(103) 및 데이터배선(109) 상부와 오버랩되게 배치한다.
이후에, 도면에는 도시하지 않았지만, 상기 컬러필터(미도시) 상에 액정을 일정한 방향으로 배열시켜 주기 위해 상부 배향막(미도시)을 형성함으로써 컬러필터 어레이 기판을 제조하는 공정을 완료한다.
다음으로, 도면에는 도시하지 않았지만, 상기 기판(101)과 컬러필터 기판 (미도시) 사이에 액정층(미도시)을 형성함으로써 본 발명에 따른 인셀 터치형 액정표시장치를 제조하게 된다.
도 8은 본 발명에 따른 인셀 터치형 액정표시장치의 불량율을 개략적으로 나타낸 그래프이다.
도 8에 도시된 바와 같이, 복수 개의 터치 블럭 내의 각 단위화소(P)마다 제1, 2 터치 배선(125a, 125b) 각 각과 청색(B) 서브 화소를 사이에 두고 더미 배선(127) 을 배치한 상태에서 각 화소 내의 공통전극(131)과 전기적으로 접속되도록 형성한 경우에, 종래 기술의 인셀 터치형 액정표시장치와 본 발명의 인셀 터치형 액정표시장치의 불량률을 비교해 본 결과, 종래기술에서는 약 83%의 불량률이 나타났으나, 본 발명에서는 불량률이 거의 0%로 나타남을 알 수 있다.
그리고, 도 9는 본 발명에 따른 인셀 터치형 액정표시장치의 접촉 저항을 개략적으로 나타낸 그래프이다.
도 9에 도시된 바와 같이, 복수 개의 터치 블럭 내의 각 단위화소(P)마다 제1, 2 터치 배선(125a, 125b) 각 각과 청색(B) 서브 화소를 사이에 두고 더미 배선(127) 을 배치한 상태에서 각 화소 내의 공통전극(131)과 전기적으로 접속되도록 형성한 경우에, 종래 기술의 인셀 터치형 액정표시장치와 본 발명의 인셀 터치형 액정표시장치의 최상위 터치 블럭과 최하위 터치 블럭 간의 접촉 저항(contact resistance)을 비교해 본 결과, 종래기술에서는 최상위 터치 블럭 내에서의 콘택 저항이 약 440 Ω 정도이지만, 최하위 터치 블럭 내에서의 콘택 저항이 약 4420 Ω 정도로 크게 나타남으로써, 최상위 터치 블럭 내에서의 콘택 저항과 최하위 터치 블럭 내에서의 콘택 저항 간의 차이가 크게 나타남을 알 수 있다.
그러나, 본 발명에서는 최상위 터치 블럭 내에서의 콘택 저항이 약 318 Ω 정도이고, 최하위 터치 블럭 내에서의 콘택 저항이 약 361 Ω 정도로 작게 나타남으로써, 최상위 터치 블럭 내에서의 콘택 저항과 최하위 터치 블럭 내에서의 콘택 저항 간의 차이가 거의 없음을 알 수 있다.
이와 같이, 본 발명은 인셀 터치 형 액정표시장치를 구성하는 각 화소 내에 터치 배선과 함께 더미 배선을 추가로 배치함으로써 터치 배선들 간의 콘택 저항을 감소시키고, 콘택 저항 편차를 줄여 깃발 얼룩 등의 불량을 개선할 수 있다.
그리고, 본 발명은 인셀 터치형 액정표시장치의 화상 구동시에 그레이 패턴 (Gray Pattern)에서 발생하는 깃발 얼룩을 개선함으로써 패널 및 모듈의 수율을 확보하여 모델의 수익성을 개선할 수 있다.
이상 도면을 참조하여 실시 예들을 설명하였으나 본 발명은 이에 제한되지 않는다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 인셀 터치형 액정표시장치 121: 화소전극
125a, 125b: 제1, 2 터치 배선 127: 더미 배선
131, 131a: 공통전극

Claims (8)

  1. 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 각각 포함하는 다수의 단위화소;
    인접하는 적어도 2개 이상의 상기 단위화소가 위치하는 단위화소 영역마다 마련된 터치 블럭;
    상기 터치 블럭 내에 구비된 터치 배선들;
    상기 터치 배선들과 대응되도록 상기 터치 블럭 내에 구비된 더미배선들; 및
    상기 터치 블럭 내의 터치 배선들과 더미배선들에 접속된 공통전극을 포함하고,
    각 단위화소에는 상기 터치 배선들 중의 일 터치 배선과 상기 더미배선들 중의 일 더미배선이 위치하고,
    상기 일 터치 배선과 상기 일 더미배선은 상기 각 단위화소의 청색 서브 화소를 사이에 두고 나란히 배열되는 인셀 터치형 액정표시장치.
  2. 제1항에 있어서,
    상기 더미 배선들 각각은 각 터치 블럭 내에서 상기 터치 배선들 각각과 대향하여 배치되며,
    각 터치 블럭에 배치된 더미 배선 각각은 서로 분리된 인셀 터치형 액정표시장치.
  3. 삭제
  4. 기판상에 구비되며, 서로 교차되게 배열되어 각 단위화소 영역을 정의하는 게이트 배선과 데이터배선;
    기판상에 구비되며, 게이트 전극과 액티브층 및 소스전극 그리고 드레인 전극으로 구성된 박막 트랜지스터;
    상기 박막 트랜지스터를 포함한 기판상에서 상기 박막 트랜지스터의 드레인 전극 일부를 노출시키는 평탄화 막;
    상기 평탄화 막 상에 상기 드레인 전극과 전기적으로 연결되는 화소전극;
    상기 평탄화막 상에 구비되며, 상기 화소전극을 덮는 보호막;
    상기 보호막 상에 구비된 터치 배선과 더미 배선;
    상기 보호막 상에서 상기 터치 배선과 더미 배선을 각각 노출시키는 층간 절연막; 및
    상기 층간 절연막 상에서 상기 터치 배선과 더미 배선에 연결되는 공통전극을 포함하고,
    적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 포함한 각 단위화소에는 상기 터치 배선과 상기 더미 배선이 위치하고,
    상기 터치 배선과 상기 더미 배선은 상기 각 단위화소의 청색 서브 화소를 사이에 두고 나란히 배열되는 인셀 터치형 액정표시장치.
  5. 제4항에 있어서,
    상기 터치 배선과 더미 배선은 상기 데이터배선과 평행하게 배치된 인셀 터치형 액정표시장치.
  6. 기판상에 적색(R) 서브 화소, 녹색(G) 서브 화소 및 청색(B) 서브 화소를 포함하는 단위화소 복수 개를 배열하는 단계;
    인접하는 적어도 2개 이상의 상기 단위화소가 위치하는 단위화소 영역마다 마련된 터치 블럭을 정의하는 단계;
    상기 터치블럭 내에 터치 배선들을 배열하는 단계;
    상기 터치 배선들과 대응되도록 상기 터치블럭 내에 더미배선들을 배열하는 단계; 및
    상기 터치 블럭 내의 터치 배선들과 더미배선들에 공통전극을 연결하는 단계를 포함하고,
    각 단위화소에는 상기 터치 배선들 중의 일 터치 배선과 상기 더미배선들 중의 일 더미배선이 위치하고,
    상기 일 터치 배선과 상기 일 더미배선은 상기 각 단위화소의 청색 서브 화소를 사이에 두고 나란히 배열되는 인셀 터치형 액정표시장치 제조방법.
  7. 제1항 또는 제4항에 있어서,
    상기 더미 배선들은 상기 터치블럭마다 독립적으로 분리된 인셀 터치형 액정표시장치.
  8. 제6항에 있어서,
    상기 더미 배선들은 상기 터치블럭마다 독립적으로 분리된 인셀 터치형 액정표시장치 제조방법.
KR1020140180565A 2014-12-15 2014-12-15 인셀 터치형 액정표시장치 및 제조방법 KR101695069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140180565A KR101695069B1 (ko) 2014-12-15 2014-12-15 인셀 터치형 액정표시장치 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140180565A KR101695069B1 (ko) 2014-12-15 2014-12-15 인셀 터치형 액정표시장치 및 제조방법

Publications (2)

Publication Number Publication Date
KR20160072646A KR20160072646A (ko) 2016-06-23
KR101695069B1 true KR101695069B1 (ko) 2017-01-10

Family

ID=56353326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140180565A KR101695069B1 (ko) 2014-12-15 2014-12-15 인셀 터치형 액정표시장치 및 제조방법

Country Status (1)

Country Link
KR (1) KR101695069B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101964934B1 (ko) * 2016-07-29 2019-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102580125B1 (ko) * 2016-07-29 2023-09-18 엘지디스플레이 주식회사 더미터치링크라인을 가진 인셀터치방식 표시장치
KR102615232B1 (ko) * 2016-09-30 2023-12-15 엘지디스플레이 주식회사 인셀 터치형 액정표시장치 및 그 제조방법
KR102617968B1 (ko) 2016-10-31 2023-12-27 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR102596176B1 (ko) 2016-11-25 2023-10-31 엘지디스플레이 주식회사 액정표시패널
CN107122081A (zh) 2017-05-31 2017-09-01 京东方科技集团股份有限公司 一种触控显示面板及其驱动方法
CN108107637A (zh) * 2017-11-23 2018-06-01 深圳市华星光电技术有限公司 一种薄膜晶体管液晶显示器阵列基板及其制作方法
CN108628047B (zh) * 2018-04-02 2021-07-30 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043354A (ja) 2010-08-23 2012-03-01 Sony Corp タッチ検出機能付き表示装置、タッチ検出装置、および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101297804B1 (ko) * 2006-07-25 2013-08-20 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
KR101140927B1 (ko) * 2009-06-26 2012-05-03 현대제철 주식회사 압연롤 연삭량 산출 장치, 그 방법 및 이를 이용한 압연롤 연삭 방법
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043354A (ja) 2010-08-23 2012-03-01 Sony Corp タッチ検出機能付き表示装置、タッチ検出装置、および電子機器

Also Published As

Publication number Publication date
KR20160072646A (ko) 2016-06-23

Similar Documents

Publication Publication Date Title
KR101695069B1 (ko) 인셀 터치형 액정표시장치 및 제조방법
KR101925983B1 (ko) 액정표시소자 및 그 제조방법
KR102554095B1 (ko) 인셀 터치형 액정표시장치 및 그 제조방법
US8450744B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
US9417474B2 (en) Liquid crystal display and manufacturing method thereof
JP2015049426A (ja) 液晶表示装置
KR102615232B1 (ko) 인셀 터치형 액정표시장치 및 그 제조방법
KR20080015696A (ko) 액정 표시 장치
JP4787147B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US20160124275A1 (en) Liquid crystal display having improved transmittance
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
JP5016404B2 (ja) 表示基板及びこれを有する表示パネル
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR20120015162A (ko) 액정표시장치 및 그 제조방법
US9915844B2 (en) Liquid crystal display and method of manufacturing the same
KR102251487B1 (ko) 프린지-필드형 액정표시장치 및 그 제조방법
KR102302886B1 (ko) 수평 전계형 액정 표시장치
CN107636581A (zh) 位置输入装置、及具有位置输入功能的显示装置
JP5207947B2 (ja) 液晶表示装置及びその製造方法
KR20150073240A (ko) 액정표시장치 및 그 제조방법
KR20070121266A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
GRNT Written decision to grant