KR101672545B1 - 고체 촬상 소자 및 그 구동 방법 - Google Patents

고체 촬상 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR101672545B1
KR101672545B1 KR1020100012258A KR20100012258A KR101672545B1 KR 101672545 B1 KR101672545 B1 KR 101672545B1 KR 1020100012258 A KR1020100012258 A KR 1020100012258A KR 20100012258 A KR20100012258 A KR 20100012258A KR 101672545 B1 KR101672545 B1 KR 101672545B1
Authority
KR
South Korea
Prior art keywords
layer
charge
light receiving
conduction
region
Prior art date
Application number
KR1020100012258A
Other languages
English (en)
Other versions
KR20100096006A (ko
Inventor
카네요시 타케시타
타카시 쿠보데라
아키히로 나카무라
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20100096006A publication Critical patent/KR20100096006A/ko
Application granted granted Critical
Publication of KR101672545B1 publication Critical patent/KR101672545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

[과제]
수광/전하 축적층을 적층한 고체 촬상 소자로서, 고체 촬상 소자 전체의 면적을 작게 할 수 있는 고체 촬상 소자를 제공한다.
[해결 수단]
고체 촬상 소자는 (A)반도체층(12)에 형성되고, M층(단, M≥2)의 수광/전하 축적층(21, 22, 23)이 적층되어 이루어지는 수광/전하 축적 영역(20), (B)반도체층(12) 에 형성된 전하 출력 영역(40), (C)수광/전하 축적 영역(20)과 전하 출력 영역(40) 과의 사이에 위치한 반도체층(12)의 부분으로 구성되는 도통/비도통 제어 영역(50) 및 (D)도통/비도통 제어 영역(50)에 있어서 도통/비도통 상태를 제어하는 도통/비도통·제어 전극(60)을 구비하고 있고, 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극(31, 32)이 마련되어 있다.

Description

고체 촬상 소자 및 그 구동 방법{SOLID-STATE IMAGING ELEMENT AND DRIVING METHOD OF THE SOLID-STATE IMAGING ELEMENT}
본 발명은 고체 촬상 소자 및 그 구동 방법에 관한 것으로, 보다 구체적으로는 단판식 컬러 고체 촬상 소자 및 그 구동 방법에 관한 것이다.
종래의 CCD 이미지 센서나 CMOS 이미지 센서 등이라고 하는 단판식 컬러 고체 촬상 소자에 있어서는 수광/전하 축적층의 상방에, 적색, 녹색 또는 청색을 투과한 컬러 필터가 배치되고 있다. 그리고, 컬러 영상의 정보를 얻기 위해, 컬러 필터를 통과하고, 수광/전하 축적층에 의해 수광된 가시광을, 고체 촬상 소자로부터 신호로서 출력한다. 그런데, 컬러 필터에 있어서는 입사광의 약 2/3가 각 색의 컬러 필터로 흡수되어 버리기 때문에, 가시광의 이용 효율이 나쁘고, 감도가 낮다는 결점이 있다. 또, 각 고체 촬상 소자로 1 색의 색 신호밖에 얻어지지 않기 때문에, 해상도도 나쁘고, 특히, 위색(false color)이 눈에 띈다는 결점도 있다.
그래서, 이와 같은 결점을 극복하기 위해, 3층의 수광/전하 축적층을 적층한 고체 촬상 소자가 연구, 개발되고 있다(예를 들면, 특개2006－278446호 공보 참조). 이와 같은 구조를 갖는 고체 촬상 소자는 예를 들면 광입사면에서 순서대로 청색, 녹색, 적색의 각각의 3원색광에 대하여 전하를 발생시키는 수광/전하 축적층이, 3층 적층된 픽셀 구조를 갖는다. 그리고, 각 고체 촬상 소자마다, 각 수광/전하 축적층으로 발생하는 전하를 독립으로 판독하는 신호 판독 회로를 구비하고 있고, 입사광의 대부분을 광전 변환한다. 그러므로, 가시광의 이용 효율이 100％에 가깝고, 1개의 고체 촬상 소자로 적색, 녹색, 청색의 3원색에 대응한 신호를 얻을 수 있기 때문에, 고감도로 고해상도의 양호한 화상을 얻을 수 있다는 이점이 있다.
일본국특개2006－278446호공보
그러나, 상술한 특허 공개 공보에 개시된 고체 촬상 소자에 있어서는 적층된 수광/전하 축적층의 각각에 MOS 형 스위치가 마련되어 있다. 즉, 3개의 MOS 형 스위치가 독립되어 마련되어 있다. 그러므로, 고체 촬상 소자 전체의 면적이 커지고, 미세화에 적합하지 않다는 문제가 있다.
따라서 본 발명의 목적은 수광/전하 축적층을 적층한 고체 촬상 소자이고, 고체 촬상 소자 전체의 면적을 작게 할 수 있는 구성, 구조를 갖는 고체 촬상 소자 및 그 구동 방법을 제공하는 것에 있다.
상기의 목적을 달성하기 위한 본 발명의 고체 촬상 소자는 (A)반도체층에 형성되고, M층(단, M≥2)의 수광/전하 축적층이 적층되어 이루어지는 수광/전하 축적 영역, (B)반도체층에 형성된 전하 출력 영역, (C)수광/전하 축적 영역과 전하 출력 영역과의 사이에 위치한 반도체층의 부분으로 구성된 도통/비도통 제어 영역 및 (D)도통/비도통 제어 영역에 있어서 도통/비도통 상태를 제어하는 도통/비도통·제어 전극 을 구비하고 있고, 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]와의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있다.
상기의 목적을 달성하기 위한 본 발명의 고체 촬상 소자의 구동 방법은 상기의 본 발명의 고체 촬상 소자를 구동하는 방법에 있어서, 도통/비도통·제어 전극에 소정의 전압을 인가하고 도통/비도통 제어 영역을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가하는 것으로, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송한다.
또한, m＝1의 경우, 즉, 제 1층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하고 도통/비도통 제어 영역을 도통 상태로 하여, 그것과 함께, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층과, 제 2층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송한다. 또, 제 M층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하고 도통/비도통 제어 영역을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송한다.
본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 있어서는 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있다. 따라서, 전위 제어 전극에 적절한 제 1의 제어 전압 및 제 2의 제어 전압을 인가함으로서, 도통 상태로 된 도통/비도통 제어 영역을 통해 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송 할 수 있는 결과, 고체 촬상 소자 전체의 크기를 작게 할 수 있다. 이와 같이, 반도체층의 내부에 전위 제어 전극을 설치하고, 관계되는 전위 제어 전극의 제어에 의해, 수광/전하 축적층에 축적된 전하의 전하 출력 영역에의 전송을 제어하는 구성, 구조의 고체 촬상 소자는 본 발명자가 조사한 바로는 알려져 있지 않다.
도 1은 실시예 1의 고체 촬상 소자의 모식적인 일부 단면도.
도 2의 (A) 및 (B)는 각각 도 1의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 3은 실시예 2의 고체 촬상 소자의 모식적인 일부 단면도.
도 4의 (A) 및 (B)는 각각 도 3의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 5는 실시예 3의 고체 촬상 소자의 모식적인 일부 단면도.
도 6의 (A) 및 (B)는 각각 도 5의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 7은 실시예 4의 고체 촬상 소자의 모식적인 일부 단면도.
도 8의 (A) 및 (B)는 각각 도 7의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 9는 실시예 1의 고체 촬상 소자의 구동 방법을 설명하기 위한, 각종 영역에 있어서 포텐셜을 나타내는 도면.
도 10의 (A)∼(D)는 실시예 1의 고체 촬상 소자의 제조 방법을 설명하기 위한 실리콘 반도체 기판등의 모식적인 일부 단면도.
도 11의 (A)∼(B)는 도 10의 (D)에 계속되고, 실시예 1의 고체 촬상 소자의 제조 방법을 설명하기 위한 실리콘 반도체 기판 등의 모식적인 일부 단면도.
도 12는 실시예 1의 고체 촬상 소자의 구조를 이면 조사형으로 했을 때에 관한 고체 촬상 소자의 모식적인 일부 단면도.
도 13은 실시예 1의 고체 촬상 소자의 구조를 이면 조사형으로 했을 때에 관한 고체 촬상 소자의 변형 예의 모식적인 일부 단면도.
이하, 도면을 참조하여 실시예 에 근거하여 본 발명을 설명하지만, 본 발명은 실시예로 한정되는 것이 아니고, 실시예에 있어서 여러 가지의 수치나 재료는 예시이다. 또한, 설명은 이하의 순서로 행한다.
1. 본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법, 전반에 관한 설명
2. 실시예 1(본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법의 구체적인 설명)
3. 실시예 2(실시예 1의 변형예)
4. 실시예 3(실시예 1의 다른 변형예)
5. 실시예 4(실시예 1의 다른 변형예, 기타)
[본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법, 전반에 관한 설명]
본 발명의 고체 촬상 소자에 있어서, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지가 전위적으로 분리되는 형태로 할 수 있다.
상기의 바람직한 형태를 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층, 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖는 구성으로 할 수 있다. 그리고, 이 경우, 중간층은 적어도 그 일부가 전위 제어 전극에 의해 둘러싸이고 있는 구성으로 할 수 있다. 여기에서, 제 1 도전형이 p형인 경우, 제 2 도전형은 n형이고, 캐리어는 전자이다. 한편, 제 1 도전형이 n형인 경우, 제 2 도전형은 p형이고, 캐리어는 홀이다. 또, 예를 들면, 제 1 도전형을 p형, 제 2 도전형을 n형이라고 하는 경우, 전하 출력 영역을 n+형 불순물 영역으로 하여, 수광/전하 축적층, 중간층을 n형 불순물 영역으로 하여, 전위 제어 전극 및 도통/비도통 제어 영역을 p형 불순물 영역으로 하는 것이 바람직하다.
상기의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 최상층에 위치한 수광/전하 축적층은 그 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층에 의해 덮혀 있고, 피복층은 도통/비도통 제어 영역과 연결되어 있는 구성으로 할 수 있다. 예를 들면, 수광/전하 축적층을 n형 불순물 영역으로 하는 경우, 피복층은 p+ 불순물 영역으로 하는 것이 바람직하다. 최상층에 위치한 수광/전하 축적층을 피복층에 의해 덮는 것으로, 암 전류의 절감, kTC 노이즈의 절감을 도모 할 수 있다. 또한, 피복층을 설치하는 대신에, 최상층에 위치한 수광/전하 축적층의 위에, 입사하는 광에 대하여 투명한 층간 절연층을 형성하고, 이 층간 절연층상에 투명 전극을 형성함에 의해, 암 전류의 절감과 kTC 노이즈의 절감을 도모 할 수 있다.
또한, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 수광/전하 축적층과 도통/비도통 제어 영역과의 사이의 반도체층의 영역에는 수광/전하 축적층의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역이 형성되고 있는 구성으로 할 수 있다. 그리고, 이와 같은 구성에 있어서는 전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖고, 중간층은 그 일부가 전위 제어 전극에 의해 둘러싸이고 있는 형태로 할 수 있다. 또는 이와 같은 구성(단, 중간층이 형성되고 있는 구성을 제외)에 있어서는 전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역 및 수광/전하 축적층은 제 2 도전형을 갖고, 전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있는 형태로 할 수 있다. 또한, 수광/전하 축적층을 n형 불순물 영역으로 하는 경우, 전위 장벽 영역을 n-형 불순물 영역으로 하는 것이 바람직하다. 이와 같이 전위 장벽 영역을 형성하므로서, 수광/전하 축적층에 축적된 전하를 도통/비도통 제어 영역을 통해 전하 출력 영역으로 확실하게 전송 할 수 있다.
나아가서는 이상 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역이 반도체층의 표면에 형성되고 있는 구성으로 할 수 있다. 또한, 수광/전하 축적층을 n형 불순물 영역으로 하는 경우, 소자 분리 영역을 p+형 불순물 영역으로 하는 것이 바람직하다.
또, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 전하 축적전에, 각 수광/전하 축적층은 완전 공핍화 되고, 또는 전하 축적전에, 각 수광/전하 축적층을 완전 공핍화 하는 것이 바람직하다. 그리고, 이것에 따라, kTC 노이즈 발생을 억제 할 수 있다. 또한, 경우에 의해서는 완전하게 공핍화 되어 있지 않더라도 좋다. 전회의 동작에 있어도, 각 수광/전하 축적층에 축적된 전하는 전하 출력 영역으로 전송되지만, 이 동작의 완료시에, 각 수광/전하 축적층은 완전 공핍화 될 수 있다. 따라서, 이와 같은 동작도, 「전하 축적전에 각 수광/전하 축적층은 완전 공핍화 된다」고 하는 개념에 포함된다. 본 발명의 고체 촬상 소자의 구동 방법에 있어서도, 전하 축적전에 각 수광/전하 축적층을 완전 공핍화 한 형태로 할 수 있지만, 여기에서의 「전하 축적전」도, 동일한 의미로 이용한다.
이상 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자, 이상 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자의 구동 방법(이하, 이들을 총칭하여 간단히, 『본 발명』이라고 칭하는 경우가 있다)에 있어서, 전하는 전자이고；수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송한 때, 전하 출력 영역의 포텐셜은 수광/전하 축적층의 포텐셜보다도 낮은 구성으로 하는 것이 바람직하다. 또, 도통/비도통 제어 영역의 포텐셜은 전하 출력 영역의 포텐셜보다도 높고, 또한, 수광/전하 축적층의 포텐셜보다도 낮은 구성으로 하는 것이 바람직하다. 또, 전위 제어 전극에의 제 2의 제어 전압의 인가에 근거하고 형성된 중간층의 포텐셜은 수광/전하 축적층의 포텐셜보다도 높은 구성으로 하는 것이 바람직하다.
또, 본 발명에 있어서, 도통/비도통·제어 전극의 구체적인 구성, 구조로서, 도통/비도통 제어 영역의 상방에 절연막을 이용하고 형성된 전송 게이트(트랜스퍼 게이트)로부터 구성됐다, 일종의 MOS 형 스위치를 열거할 수 있고, 또는 도통/비도통 제어 영역의 상하를 전극으로 끼운 접합형FET 구조를 예로 들 수 있다. 또, 전위 제어 전극은 상술한 대로 고농도의 불순물을 함유한 반도체층의 영역으로 구성할 뿐만 아니라, 금속이나 합금, 도전성 산화물이나 질화물, 폴리실리콘 등으로 이루어지고, 절연층에 의해 전기적으로 절연된 전극 구조로부터 구성 할 수 있다. 반도체층은 예를 들면, 에피택셜 성장법에, 원하는 도전형을 갖는 실리콘 반도체 기판상에 형성된 실리콘 층에서 구성 할 수 있다. 경우에 의해서는 반도체층을, 실리콘 반도체 기판의 표면 영역으로부터 구성하는 것도 가능하다.
M의 구체적인 값으로서, 한정하는 것은 아니지만, 2, 3을 예로 들 수 있다. M＝3이라고 하는 경우, 반도체층의 광입사면에 가장 가까운 영역에 위치한 수광/전하 축적층(편의상, 제 1층째의 수광/전하 축적층(m＝1)이라고 칭한다)은 반도체층의 광입사면에서, 예를 들면, 평균적으로 0. 1μm 내지 0. 3μm에 위치하고, 다음에 가까운 영역에 위치한 수광/전하 축적층(편의상, 제 2층째의 수광/전하 축적층(m＝2)이라고 칭한다)은 반도체층의 광입사면에서, 예를 들면, 평균적으로 0. 5μm 내지 0. 8μm에 위치하고, 가장 먼 영역에 위치한 수광/전하 축적층(편의상, 제 3층째의 수광/전하 축적층(m＝M＝3)이라고 칭한다)은 반도체층의 광입사면에서, 예를 들면, 평균적으로 1. 5μm 내지 3μm에 위치한다. 또한, 이와 같은 구성에 있어서는 제 1층째의 수광/전하 축적층은 청색의 광(파장：예를 들면, 400nm 내지 500nm)을 수광하고, 전하를 축적하며, 제 2층째의 수광/전하 축적층은 녹색의 광(파장：예를 들면, 500nm 내지 600nm)을 수광하고, 전하를 축적하고, 제 3층째의 수광/전하 축적층은 적색의 광(파장：예를 들면, 600nm 내지 700nm)을 수광하고, 전하를 축적한다.
본 발명의 고체 촬상 소자에 의해, CCD 이미지 센서나 CMOS 이미지 센서 등의 단판식 컬러 고체 촬상 소자, 단판식 컬러 고체 촬상 장치를 구성 할 수 있다. 또, 본 발명의 고체 촬상 소자는 표면 조사형으로 하는 것도 가능하고, 이면 조사형으로 하는 것도 가능하다.
[실시예 1]
실시예 1은 본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법에 관한 것이다. 실시예 1의 고체 촬상 소자의 모식적인 일부 단면도를 도 1에 나타내고, 도 1의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 2의 (A) 및 (B)에 나타낸다.
실시예 1 또는 후술하는 실시예 2 내지 실시예 4의 고체 촬상 소자에 의해, CMOS 이미지 센서가 구성되고, 또한, 표면 조사형의 단판식 컬러 고체 촬상 소자, 단판식 컬러 고체 촬상 장치가 구성된다. 그리고, 이 고체 촬상 소자는,
(A)반도체층(12)에 형성되고, M 층(단, M≥2이고, 실시예 에 있어서는 M＝3)의 수광/전하 축적층(21, 22, 23)이 적층되어 이루어지는 수광/전하 축적 영역(20),
(B)반도체층(12)에 형성된 전하 출력 영역(40),
(C)수광/전하 축적 영역(20)과 전하 출력 영역(40)과의 사이에 위치한 반도체층(12)의 부분에서 구성된 도통/비도통 제어 영역(50), 및
(D)도통/비도통 제어 영역(50)에 있어서 도통/비도통 상태를 제어한 도통/비도통·제어 전극(60)을 구비하고 있다.
또한, 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층(21, 22, 23)의 전위를 제어하기 위한 제 m번째의 전위 제어 전극(31, 32)이 마련되어 있다.
여기에서, 최상층에 위치한 수광/전하 축적층(21)은 이 수광/전하 축적층(21)의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층(13)에 의해 덮혀 있다. 즉, 제 1층째의 수광/전하 축적층(21)은 노출한 상태가 아니다. 그러므로, 암 전류의 절감, kTC 노이즈의 절감을 도모 할 수 있다. 그리고, 피복층(13)은 도통/비도통 제어 영역(50)과 연결되고 있다. 또, 실시예 1, 후술한 실시예 2∼실시예 3에 있어서는 전위 제어 전극(31, 32) 및 도통/비도통 제어 영역(50)은 제 1 도전형을 갖고 있고, 전하 출력 영역(40), 수광/전하 축적층(21, 22, 23) 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층(24, 25)은 제 2 도전형을 갖는다. 구체적으로는 제 1 도전형은 p형이고, 제 2 도전형은 n형이고, 캐리어는 전자이다. 전위 제어 전극(31, 32)은 p형 불순물 영역으로부터 구성되고, 도통/비도통 제어 영역(50)은 p형 불순물 영역으로부터 구성되고, 피복층(13)은 p+형 불순물 영역으로부터 구성되고 있다. 한편, 수광/전하 축적층(21, 22, 23), 중간층(24, 25)은 n형 불순물 영역으로부터 구성되고, 전하 출력 영역(40)은 n+형 불순물 영역으로부터 구성되고 있다. 또, 중간층(24, 25)은 적어도 그 일부가 (실시예 1 또는 후술한 실시예 2에 있어서는 전부가), 전위 제어 전극(31, 32)에 의해 둘러싸이고 있다. 전위 제어 전극(31, 32)은 구형의 링형상의 평면 형상을 갖고, 일종의 매립 전극이다. 전위 제어 전극(31)과 중간층(24)에 의해 접합형FET(JFET)구조가 구성되고, 전위 제어 전극(32)과 중간층(25)에 의해 접합형FET 구조가 구성된다. 중간층(24, 25)은 채널 형성 영역으로서도 기능 한다.
또한, 제 1층째의 수광/전하 축적층(21)과 제 2층째의 수광/전하 축적층(22)에 의해 끼였던 중간층(편의상, 『제 1층째의 중간층(24)』이라고 칭한다)을 감싸는 전위 제어 전극(31)을, 편의상, 『제 1번째의 전위 제어 전극(31)』이라고 부른다. 또, 제 2층째의 수광/전하 축적층(22)과 제 3층째의 수광/전하 축적층(23)에 의해 끼였던 중간층(편의상, 『제 2층째의 중간층(24)』이라고 칭한다)을 감싸는 전위 제어 전극(32)을, 편의상, 『제 2번째의 전위 제어 전극(32)』이라고 부른다.
다음에, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지가 전위적으로 분리된다. 즉, 전위 제어 전극(31, 32)으로의 제 1의 제어 전압의 인가에 의해, 일종의 전위 장벽이 형성된다. 또한, m＝1의 경우, 즉, 제 1층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층과, 제 2층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지는 전위적으로 분리된다. 또, 제 m층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제 m층째(제(m＋1)층째)의 수광/전하 축적층은 전위적으로 분리된다.
실시예 1 또는 후술한 실시예 2 내지 실시예 4에 있어서, 전하는 전자이고, 수광/전하 축적층(21, 22, 23)에 축적된 전하를 전하 출력 영역(40)으로 전송한 때, 전하 출력 영역(40)의 포텐셜은 수광/전하 축적층(21, 22, 23)의 포텐셜보다도 낮다. 또, 전하 축적전에, 각 수광/전하 축적층(21, 22, 23)은 완전 공핍화 된다.
실시예 1 또는 후술한 실시예 2 내지 실시예 4에 있어서, 도통/비도통·제어 전극(60)은 도통/비도통 제어 영역(50)의 상방에 절연막(61)을 이용하고 형성된 전송 게이트(트랜스퍼 게이트)로부터 구성됐다, 일종의 MOS 형 스위치로 이루어진다. 반도체층(12)은 에피택셜 성장법에, 제 2 도전형(구체적으로는 n형)을 갖는 실리콘 반도체 기판(10) 위에 형성된 실리콘 층에서 구성되고 있다. 또, 전위 제어 전극(31, 32)은 고농도의 불순물을 함유한 반도체층의 영역(p형 불순물 영역)으로부터 구성되고 있다. 또한, 참조 번호 11은 전하의 오버플로를 제어한 목적으로 설치된p형 웰 영역을 가리킨다.
도통/비도통·제어 전극(60), 수광/전하 축적 영역(20) 및 전하 출력 영역(40)은 입사한 가시광에 대하여 투명한 평활화 층(63)에 의해 덮혀 있다. 여기에서, 가시광이 입사한 평활화 층(63)은 예를 들면, SiO2나 SiN으로 이루어진다. 평활화 층(63)의 위에는 온 칩 마이크로 렌즈(도시생략)가 마련되어 있다. 또, 수광/전하 축적 영역(20) 이외의 영역의 상방에는 차광 층(62)이 형성되고 있다. 차광 층(62)은 예를 들면, 동(Cu)이나 알루미늄(Al)으로 이루어진다. 평활화 층(63)에는 각종의 배선(도시생략)이 형성되고 있다. 평활화 층(63)에 입사한 가시광은 차광 층(62)에 설치된 개구부를 통과하고, 수광/전하 축적 영역(20)에 입사한다.
또한, 전하 출력 영역(40)은 고체 촬상 소자에 의해 CMOS 이미지 센서가 구성되고 있는 경우, 부유 확산 영역(플로팅·디퓨전) 이라고 불린다. 한편, 고체 촬상 소자에 의해 CCD 이미지 센서가 구성되고 있는 경우, 전하 출력 영역(40)은 주지의 전송 채널 구조를 갖는다.
이하, 도 9를 참조하여 실시예 1의 고체 촬상 소자의 구동 방법을 설명하지만, 실시예 1에 있어서는 기본적으로는 도통/비도통·제어 전극(60)에 소정의 전압을 인가하고 도통/비도통 제어 영역(50)을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송하다. 또한, 수광/전하 축적 영역(20)으로부터 도통/비도통 제어 영역(50)을 향한 전하의 누출을 절감시킨다고 말한 관점에서, 도통/비도통·제어 전극(60)에의 소정의 전압의 인가를 펄스모양으로 하는 것(불필요한 기간에는 도통/비도통·제어 전극(60)에의 전압의 인가를 행하지 않는 형태)이 바람직하다.
또한, m＝1의 경우, 즉, 제 1층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극(60)에 소정의 전압을 인가하고 도통/비도통 제어 영역(50)을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층과, 제 2층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송한다. 또, 제 m층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극(60)에 소정의 전압을 인가하고 도통/비도통 제어 영역(50)을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를 전위적으로 연속한 상태로 하여, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송한다.
여기에서, 도 9에 있어서, 「B 판독」은 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역으로 전송하는 것을 의미하고, 「G 판독」은 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송하는 것을 의미하고, 「R 판독」은 제 1층째의 수광/전하 축적층(21), 제 2층째의 수광/전하 축적층(22) 및 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송하는 것을 의미한다.
[공정－100]
실시예 1의 고체 촬상 소자의 구동 방법에 있어서는 우선, 전하 축적전에, 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 한다. 구체적으로는 전회의 동작에 있어서, 각 수광/전하 축적층(21, 22, 23)에 축적된 전하가 전하 출력 영역(40)으로 전송되지만, 이 동작의 완료시에, 각 수광/전하 축적층(21, 22, 23)은 완전 공핍화 된다. 따라서, 이와 같은 동작에 의해, 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 할 수 있다.
[공정－110]
그 후, 전하 출력 영역(40)에, Vdd (예를 들면 3 볼트)를 인가하고, 동시에, 도통/비도통·제어 전극(60)에 0 볼트를 인가하고, 제 1번째의 전위 제어 전극(31)에는 0 볼트를 인가하고, 제 2번째의 전위 제어 전극(32)에는 0 볼트를 인가한다. 이것에 따라, 각 수광/전하 축적층(21, 22, 23)에, 이른바 역 바이어스가 추가되고, 각 수광/전하 축적층(21, 22, 23)에 있어서 수광 상태에 의존하고, 각 수광/전하 축적층(21, 22, 23)에 전하(실시예 1에 있어서는 전자)가 축적된다.
[공정－120]
소정의 노광 시간이 경과한 후, 전하 출력 영역(40)에, 예를 들면, VFD-reset＝Vdd를 인가하고, 동시에, 도통/비도통·제어 전극(60)에 0 볼트를 인가한다. 이것에 따라, 전하 출력 영역(40)이 초기화(리셋)된다.
[공정－130]
그 후, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(B 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(31) 및 제 2번째의 전위 제어 전극(32)에 제 2의 제어 전압 VPC-2 (＝0 볼트)를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21)과, 제 2층째 및 제 3층째의 수광/전하 축적층(22, 23)이 전위적으로 분리된 상태로 된다. 이렇게, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를, 피복층(13) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 2층째의 수광/전하 축적층(22), 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.
[공정－140]
이어서, [공정－120]를 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(G 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(31)에 제 1의 제어 전압 VPC-1 (＞0 볼트)을 인가하고, 제 2번째의 전위 제어 전극(32)에 제 2의 제어 전압 VPC-2 를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(22)와, 제 3층째의 수광/전하 축적층(23)이 전위적으로 분리된 상태로 된다. 이렇게, 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(22)에 축적된 전하를, 피복층(13) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다. 또한, 제 2층째의 수광/전하 축적층(22)에 축적된 전하의 일부는 중간층(24), 제 1층째의 수광/전하 축적층(21)을 경유하고, 피복층(13)에 도달하고, 나머지 전하는 제 1번째의 전위 제어 전극(31)의 외측 반도체층(12)을 경유하여 피복층(13)에 도달한다.
[공정－150]
그 후, [공정－120]을 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(R 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(31) 및 제 2번째의 전위 제어 전극(32)에 제 1의 제어 전압 VPC-1 을 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 된다. 이렇게, 제 1층째의 수광/전하 축적층(21), 제 2층째의 수광/전하 축적층(22) 및 제 3층째의 수광/전하 축적층(23)에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다. 또한, 제 3층째의 수광/전하 축적층(23)에 축적된 전하의 일부는 중간층(25), 제 2층째의 수광/전하 축적층(22), 중간층(24), 제 1층째의 수광/전하 축적층(21)을 경유하고, 피복층(13)에 도달하고, 또, 중간층(25), 제 2층째의 수광/전하 축적층(22), 제 1번째의 전위 제어 전극(31)의 외측의 반도체층(12)를 경유하고, 피복층(13)에 도달하고, 나머지 전하는 제 2번째의 전위 제어 전극(32)의 외측의 반도체층(12)을 경유하고, 피복층(13)에 도달한다.
실시예 1에 있어서는 [공정－130]에 있어서, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역(40)으로 전송하지만, 제 1층째의 수광/전하 축적층(21)에 축적된 전하는 청색의 광을 수광하는 것에 기인하는 전하이다. 또, [공정－140]에 있어서, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를 전하 출력 영역(40)으로 전송하지만, 제 2층째의 수광/전하 축적층(22)에 축적된 전하는 녹색의 광을 수광하는 것에 기인하는 전하이다. 나아가서는 [공정－150]에 있어서, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송하지만, 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 적색의 광을 수광하는 것에 기인하는 전하이다. 그러므로, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출되고, 신호 검출 회로에 연산을 행하는 것으로, 청색의 광의 수광량, 녹색의 광의 수광량 및 적색의 광의 수광량을 얻을 수 있다. 후술한 실시예 2 내지 실시예 4에 있어도 마찬가지이다. 또한, 기계적인 셔터 기구를 설치하지 않는 경우, [공정－130], [공정－140], [공정－150]에 있어도 수광/전하 축적 영역은 수광하고 있는 상태로 있지만, [공정－130], [공정－140], [공정－150]의 시간은 극히 단시간이기 때문에, 특히 문제가 생기는 일은 없다.
실시예 1의 고체 촬상 소자 또는 고체 촬상 소자의 구동 방법에 있어서는 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있다. 따라서, 전위 제어 전극에 적절한 제어 전압을 인가함으로서, 도통 상태로 된 도통/비도통 제어 영역을 통해 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송 할 수 있기 때문에, 고체 촬상 소자 전체의 크기를 작게 할 수 있다.
실시예 1의 고체 촬상 소자는 실리콘 반도체 기판(10) 위에 에피택셜 성장법(그 장 도입(in-situ doping)을 행한 에피택셜 성장 법)에 p형 웰 영역(11), n형 불순물을 포함하는 반도체층(12)을 형성한 후, 주지의 이온 주입법에 근거하여, 수광/전하 축적층(21, 22, 23), 중간층(24, 25), 전위 제어 전극(31, 32), 도통/비도통 제어 영역(50)을 형성하고, 이어서, 반도체층(12)의 표면에 절연막(61)을 형성하고, 도통/비도통 제어 영역(50)의 상방에 도통/비도통·제어 전극(60)을 형성하고, 또한, 전하 출력 영역(40), 피복층(13)을 형성한 후, 전면에, 평활화 층(63), 차광 층(62), 평활화 층(63)을 형성한다는 방법에 근거하여 제조 할 수 있다.
또는 실리콘 반도체 기판 등의 모식적인 일부 단면도인 도 10의 (A)∼(D), 도 11의 (A)∼(B)를 참조하고 이하에 설명하는 방법에 근거하여, 실시예 1의 고체 촬상 소자를 제조 할 수 있다. 또한, 도 10의 (A)∼(D), 도 11의 (A)∼(B)는 도 1과 동일한 모식적인 일부 단면도이다.
[공정－A]
우선, 실리콘 반도체 기판(10) 위에, 이온 주입법에 근거하고 p형 웰 영역(11)을 형성한 후, 에피택셜 성장법에 n형 불순물을 포함하는 반도체층(12A)을 형성한다(도 10의 (A)참조). 이어서, 주지의 이온 주입법에 근거하고, 반도체층(12A)에, 제 2번째의 전위 제어 전극(32)을 형성한다(도 10의 (B)참조). 또한, 반도체층(12A)은 제 3층째의 수광/전하 축적층(23) 및 중간층(25)에 상당한다.
[공정－B]
이어서, 전면에, 에피택셜 성장법에 n형 불순물을 포함하는 반도체층(12B)을 형성한다(도 10의 (C)참조). 이어서, 주지의 이온 주입법에 근거하고, 반도체층(12B)의 표면 영역에, 제 1번째의 전위 제어 전극(31)을 형성한다(도 10의 (D)참조). 또한, 반도체층(12B)은 제 2층째의 수광/전하 축적층(22) 및 중간층(24)에 상당한다.
[공정－C]
다음에, 전면에, 에피택셜 성장법에 n형 불순물을 포함하는 반도체층(12C)을 형성한 후, 반도체층(12C)의 표면을 산화한 것으로, SiO2 로 이루어지는 절연막(61)을 형성한다(도 11의 (A)참조). 그 후, 주지의 이온 주입법에 근거하여, 반도체층(12C)에, 도통/비도통 제어 영역(50)을 형성한다(도 11의 (B)참조). 또한, 반도체층(12C)은 제 1층째의 수광/전하 축적층(21)에 상당한다.
[공정－D]
그 후, 주지의 방법으로, 도통/비도통 제어 영역(50)의 상방에 도통/비도통·제어 전극(60)을 형성한다. 이어서, 주지의 이온 주입법에 근거하고, 반도체층(12C)에 전하 출력 영역(부유 확산 영역)40 및 피복층(13)을 형성한다. 다음에, 전면에, 평활화 층(63), 차광 층(62)을 형성하므로서, 실시예 1의 고체 촬상 소자를 얻을 수 있다. 또한, 후술한 실시예 2 또는 실시예 3의 고체 촬상 소자도, 기본적으로는 이상에 설명한 방법에 근거하고 제조 할 수 있다.
[실시예 2]
실시예 2는 실시예 1의 변형이다. 실시예 2의 고체 촬상 소자의 모식적인 일부 단면도를 도 3에 나타내고, 도 3의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 4의 (A) 및 (B)에 나타낸다.
실시예 2의 고체 촬상 소자에 있어서는 수광/전하 축적층(21, 22, 23)의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역(14)이 반도체층(12)의 표면에 형성되고 있다. 또한, 수광/전하 축적층(21, 22, 23)을 n형 불순물 영역으로 하고 있기 때문에, 소자 분리 영역(14)은 p+형 불순물 영역이다. 소자 분리 영역(14)은 보다 구체적으로는 수광/전하 축적 영역(20), 도통/비도통 제어 영역(50) 및 피복층(13)을 감싸고 있다.
이상의 점을 제외하고, 실시예 2의 고체 촬상 소자의 구성, 구조는 실시예 1의 고체 촬상 소자의 구성, 구조와 동일하게 할 수 있기 때문에, 자세한 내용의 설명은 생략한다.
[실시예 3]
실시예 3도, 실시예 1의 변형이다. 실시예 3의 고체 촬상 소자의 모식적인 일부 단면도를 도 5에 나타내고, 도 5의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 6의 (A) 및 (B)에 나타낸다.
실시예 3의 고체 촬상 소자에 있어서는 수광/전하 축적층(21, 22, 23)과 도통/비도통 제어 영역(50)과의 사이의 반도체층(12)의 영역에는 수광/전하 축적층(21, 22, 23)의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역(15)이 형성되고 있다. 구체적으로는 수광/전하 축적층(21, 22, 23)을 n형 불순물 영역으로 하고 있기 때문에, 전위 장벽 영역(15)은 n-형 불순물 영역이다. 중간층(24, 25)은 그 일부가 전위 제어 전극(131, 132)에 의해 둘러싸이고 있다. 전위 장벽 영역(15)과 중간층(24, 25)과의 사이에는 실질적으로, 전위 제어 전극(131, 132)는 마련되어 있지 않는다. 중간층(24, 25)를 감싸는 전위 제어 전극(131, 132)의 평면 형상은 개략「ㄷ」의 문자이다. 이와 같이, 전위 장벽 영역(15)을 설치한 것으로, 수광/전하 축적층(21, 22, 23)에 축적된 전하를, 피복층(13) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 확실하게 전송 할 수 있다.
이상의 점을 제외하고, 실시예 3의 고체 촬상 소자의 구성, 구조는 실시예 1의 고체 촬상 소자의 구성, 구조와 동일하게 할 수 있기 때문에, 자세한 내용의 설명은 생략한다. 또한, 실시예 3의 고체 촬상 소자에 있어서도, 실시예 2와 마찬가지로, 소자 분리 영역(14)을 설치해도 좋다.
[실시예 4]
실시예 4도 실시예 1의 변형이다. 실시예 4의 고체 촬상 소자의 모식적인 일부 단면도를 도 7에 나타내고, 도 7의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 8의 (A) 및 (B)에 나타낸다.
실시예 4의 고체 촬상 소자에 있어서도, 실시예 3과 마찬가지로, 수광/전하 축적층(21, 22, 23)과 도통/비도통 제어 영역(50)과의 사이의 반도체층(12)의 영역에는 수광/전하 축적층(21, 22, 23)의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역(15)이 형성되고 있다. 구체적으로는 수광/전하 축적층(21, 22, 23)을 n형 불순물 영역으로 하고 있기 때문에, 전위 장벽 영역(15)은 n-형 불순물 영역이다. 또, 실시예 4에 있어서도, 전위 제어 전극(231, 232) 및 도통/비도통 제어 영역(50)은 제 1 도전형(구체적으로는 p형)을 갖는다. 또, 전하 출력 영역(40) 및 수광/전하 축적층(21, 22, 23)은 제 2 도전형(구체적으로는 n형)을 갖는다.
실시예 4에 있어서는 실시예 3과 달리, 중간층(24, 25)이 설치되어 있지 않고, 전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있다. 구체적으로는 전위 제어 전극(231)은 제 1층째의 수광/전하 축적층(21)과 제 2층째의 수광/전하 축적층(22)에 의해 끼여 있다. 또, 전위 제어 전극(232)은 제 2층째의 수광/전하 축적층(22)과 제 3층째의 수광/전하 축적층(23)에 의해 끼여 있다. 전위 제어 전극(231, 232)의 각각은 1장의 층상의 형태라도 좋고, 예를 들어, 메시(mesh)모양의 형태라도 좋다.
이상의 점을 제외하고, 실시예 4의 고체 촬상 소자의 구성, 구조는 실시예 1 또는 실시예 3의 고체 촬상 소자의 구성, 구조와 동일하게 할 수 있기 때문에, 자세한 내용의 설명은 생략한다. 또한, 실시예 4의 고체 촬상 소자에 있어서도, 실시예 2와 마찬가지로, 소자 분리 영역(14)을 설치해도 좋다.
이하, 실시예 4의 고체 촬상 소자의 구동 방법을 설명한다.
[공정－400]
실시예 4의 고체 촬상 소자의 구동 방법에 있어서도, 실시예 1의 [공정－100]과 마찬가지로, 우선, 전하 축적전에, 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 한다.
[공정－410]
그 후, 실시예 1의 [공정－110]과 똑같이 하고, 각 수광/전하 축적층(21, 22, 23)에 있어서 수광 상태에 의존하여, 각 수광/전하 축적층(21, 22, 23)에 전하를 축적한다.
[공정－420]
소정의 노광 시간이 경과한 후, 실시예 1의 [공정－120]라고 똑같이 하고, 전하 출력 영역(40)을 초기화(리셋)한다.
[공정－430]
그 후, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역(40)으로 전송한다. 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(231) 및 제 2번째의 전위 제어 전극(232)에 제 2의 제어 전압 V'PC-2 (＞0 볼트)를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21)과, 제 2층째 및 제 3층째의 수광/전하 축적층(22, 23)이 전위적으로 분리된 상태로 된다. 각 영역에 있어서 포텐셜은 이하와 같이 된다.
[A1] 전하 출력 영역(40)＜도통/비도통 제어 영역(50)＜제 1층째의 수광/전하 축적층(21)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분＜제 1층째의 수광/전하 축적층(21)
[B1] 제 2층째의 수광/전하 축적층(22)와 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분＞제 2층째의 수광/전하 축적층(22)
[C1] 제 3층째의 수광/전하 축적층(23)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분＞제 3층째의 수광/전하 축적층(23).
그 결과, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를, 전위 장벽 영역(15) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 2층째의 수광/전하 축적층(22), 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.
[공정－440]
이어서, [공정－420]를 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를 전하 출력 영역(40)으로 전송한다. 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(231)에 제 1의 제어 전압 V'PC-1 (＝0 볼트)를 인가하고, 제 2번째의 전위 제어 전극(232)에 제 2의 제어 전압 V'PC-2 를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(22)과, 제 3층째의 수광/전하 축적층(23)이 전위적으로 분리된 상태로 된다. 또, 제 2층째의 수광/전하 축적층(22)의 포텐셜은 [공정－430]에 있어서 제 2층째의 수광/전하 축적층(22)의 포텐셜보다도 높아진다. 그리고, 각 영역에 있어서 포텐셜은 이하와 같이 된다.
[A2] 전하 출력 영역(40)＜도통/비도통 제어 영역(50)＜제 2층째의 수광/전하 축적층(22)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분 및 그것보다도 절연막(61) 측에 위치한 전위 장벽 영역(15)의 부분＜제 2층째의 수광/전하 축적층(22)
[B2] 제 3층째의 수광/전하 축적층(23)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분 및 그것보다도 p형 웰 영역측에 위치한 전위 장벽 영역(15)의 부분＞제 3층째의 수광/전하 축적층(23).
그 결과, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를, 전위 장벽 영역(15) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.
[공정－450] 그 후, [공정－420]을 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(R 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(231) 및 제 2번째의 전위 제어 전극(232)에 제 1의 제어 전압 V'PC-1 을 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 된다. 게다가 제 3층째의 수광/전하 축적층(23)의 포텐셜은 [공정－440]에 있어서 제 3층째의 수광/전하 축적층(23)의 포텐셜보다도 높아진다. 그리고, 각 영역에 있어서 포텐셜은 이하와 같이 된다.
[A3] 전하 출력 영역(40)＜도통/비도통 제어 영역(50)＜제 3층째의 수광/전하 축적층(23)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분 및 그것보다도 절연막(61) 측에 위치한 전위 장벽 영역(15)의 부분＜제 3층째의 수광/전하 축적층(23).
그 결과, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를, 전위 장벽 영역(15) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.
이상, 본 발명을 바람직한 실시예에 근거하여 설명했지만, 본 발명은 이러한 실시예로 한정된 것이 아니다. 실시예에 있어 설명한 고체 촬상 소자의 구성, 구조는 예시이고, 적절히, 변경할 수 있다. M의 수는 3으로 한정되지 않고, 2이라도 좋고, 4이상으로 하는 것도 가능하다. 또, 실시예에 있어서는 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 했지만, 완전 공핍화에 가까운 상태로 하는 것, 또는 완전하게는 공핍화 되어 있지 않는 상태도『완전 공핍화』에 포함된다.
실시예에 있어서는 오로지 표면 조사형의 고체 촬상 소자를 설명했지만, 고체 촬상 소자를 이면 조사형으로 하는 것도 가능하다. 구체적으로는 예를 들면, 실시예 1에 설명한 고체 촬상 소자를 이면 조사형으로 하는 경우, 도 12에 나타내듯이, 실리콘 반도체 기판(10)으로부터 광을 입사시킨다. 실리콘 반도체 기판(10)에는 절연층(64), 차광 층(62)이 형성되고, 또한, 반도체층(12)이 형성되고 있다. 그리고, 반도체층(12)에, 수광/전하 축적층(21, 22, 23), 전하 출력 영역(부유 확산 영역)(40), 도통/비도통 제어 영역(50)이 형성되고 있다. 나아가서는 반도체층(12)의 표면에는 절연막(61)이 형성되고, 도통/비도통 제어 영역(50)의 아래쪽에 도통/비도통·제어 전극(60)이 형성되고, 나아가서는 평활화 층(63)이 형성되고 있다. 도통/비도통·제어 전극(60)은 제 3층째의 수광/전하 축적층(23)보다도 아래쪽에 마련되어 있다. 또는 대체적으로, 도 13에 나타내듯이, 도통/비도통·제어 전극(60)을, 제 1층째의 수광/전하 축적층(21)보다도 상방에 설치해도 좋다. 또한, 도 13에 있어서, 참조 번호 65는 절연층이고, 참조 번호 16은 도전층이다.
본 발명은 JP 2009-039765호(2009년 2월 23일 출원)의 우선권 주장출원이다.
이상 본 발명을 상기 실시예에 입각하여 설명하였지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.
10…실리콘 반도체 기판,
11…p형 웰 영역,
12…반도체층,
13…피복층,
14…소자 분리 영역,
15…전위 장벽 영역,
16…도전층,
20…수광/전하 축적 영역,
21, 22, 23…수광/전하 축적층,
24, 25…중간층,
31, 32, 131, 132, 231, 232…전위 제어 전극,
40…전하 출력 영역,
50…도통/비도통 제어 영역,
60…도통/비도통·제어 전극,
61…절연막,
62…차광 층,
63…평활화 층,
64, 65…절연층

Claims (19)

  1. (A) 반도체층에 형성되고, M층(단, M≥2)의 수광/전하 축적층이 적층되어 이루어지는 수광/전하 축적 영역,
    (B) 반도체층에 형성된 하나의 전하 출력 영역,
    (C) 수광/전하 축적 영역과 전하 출력 영역과의 사이에 위치한 반도체층의 부분으로부터 구성된 하나의 도통/비도통 제어 영역,
    (D) 도통/비도통 제어 영역에 있어서 도통/비도통 상태를 제어하는 하나의 도통/비도통·제어 전극을 구비하며,
    제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있으며,
    m=1의 경우, 제1번째의 전위 제어 전극으로부터 제(M-1) 번째의 전위 제어 전극까지의 제2의 제어 전압을 인가함으로써, 제 1층째의 수광/전하 축적층와, 제 2층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층까지가 전위적으로 분리되며,
    m≥2의 경우, 제1번째의 전위 제어 전극으로부터 제(m-1)번째의 전위 제어 전극까지 제1의 제어 전압을 인가하며, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M-1)번째의 전위 제어 전극까지 제2의 제어 전압을 인가함으로서, 제1층째의 수광/전하 축전층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m+1)층째의 수광/전하 축적층으로부터 제M층째의 수광/전하 축적층까지가 전위적으로 분리되는 것을 특징으로 하는 고체 촬상소자.
  2. 제 1항에 있어서,
    전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼여진 중간층은 제 2 도전형을 갖는 것을 특징으로 하는 고체 촬상 소자.
  3. 제 2항에 있어서,
    중간층은 적어도 그 일부가 전위 제어 전극에 의해 둘러싸여 있는 것을 특징으로 하는 고체 촬상 소자.
  4. 제 1항에 있어서,
    최상층에 위치한 수광/전하 축적층은 그 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층에 의해 덮혀 있고, 피복층은 도통/비도통 제어 영역과 연결되어 있는 것을 특징으로 하는 고체 촬상 소자.
  5. 제 1항에 있어서,
    수광/전하 축적층과 도통/비도통 제어 영역과의 사이의 반도체층의 영역에는 수광/전하 축적층의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역이 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.
  6. 제 5항에 있어서,
    전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여진 중간층은 제 2 도전형을 갖고, 중간층은 그 일부가 전위 제어 전극에 의해 둘러싸여 있는 것을 특징으로 하는 고체 촬상 소자.
  7. 제 5항에 있어서,
    전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역 및 수광/전하 축적층은 제 2 도전형을 갖고, 전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있는 것을 특징으로 하는 고체 촬상 소자.
  8. 제 1항에 있어서,
    수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역이 반도체층의 표면에 형성되고 있는 것을 특징으로 하는 고체 촬상 소자.
  9. 제 1항에 있어서,
    전하 축적전에, 각 수광/전하 축적층은 완전 공핍화 되는 것을 특징으로 하는 고체 촬상 소자.
  10. (A) 반도체층에 형성되고, M층(단, M≥2)의 수광/전하 축적층이 적층되어 이루어지는 수광/전하 축적 영역,
    (B) 반도체층에 형성된 하나의 전하 출력 영역,
    (C) 수광/전하 축적 영역과 전하 출력 영역과의 사이에 위치한 반도체층의 부분에서 구성된 하나의 도통/비도통 제어 영역,
    (D) 도통/비도통 제어 영역에 있어서 도통/비도통 상태를 제어하는 하나의 도통/비도통·제어 전극을 구비하고,
    제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극을 구비하는 고체 촬상 소자의 구동 방법에 있어서,
    m=1의 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하여 도통/비도통 제어 영역을 도통 상태로 하는 스텝과,
    제1번째의 전위 제어 전극으로부터 제(M-1) 번째의 전위 제어 전극까지의 제2의 제어 전압을 인가함으로써, 제 1층째의 수광/전하 축적층와, 제 2층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층까지를 전위적으로 분리한 상태로 하며, 제 1층째의 수광/전하 축적층에 적층된 전하를 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송하는 스텝과,
    m≥2의 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하여 도통/비도통 제어 영역을 도통 상태로 하는 스텝과,
    제1번째의 전위 제어 전극으로부터 제(m-1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가하고, 동시에, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를 전위적으로 분리한 상태로 하는 스텝과,
    제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송하는 스텝을 포함하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  11. 제 10항에 있어서,
    전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고,
    전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  12. 제 11항에 있어서,
    중간층은 적어도 그 일부가 전위 제어 전극에 의해 둘러싸이고 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  13. 제 10항에 있어서,
    최상층에 위치한 수광/전하 축적층은 그 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층에 의해 덮혀 있고, 피복층은 도통/비도통 제어 영역과 연결되어 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  14. 제 10항에 있어서,
    수광/전하 축적층과 도통/비도통 제어 영역과의 사이의 반도체층의 영역에는 수광/전하 축적층의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역이 형성되고 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  15. 제 14항에 있어서,
    전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고,
    전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖고,
    중간층은 그 일부가 전위 제어 전극에 의해 둘러싸여 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  16. 제 14항에 있어서,
    전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고,
    전하 출력 영역 및 수광/전하 축적층은 제 2 도전형을 갖고,
    전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  17. 제 10항에 있어서,
    수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역이 반도체층의 표면에 형성되어 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  18. 제 10항에 있어서,
    전하 축적전에, 각 수광/전하 축적층을 완전 공핍화 되는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
  19. 삭제
KR1020100012258A 2009-02-23 2010-02-10 고체 촬상 소자 및 그 구동 방법 KR101672545B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-039765 2009-02-23
JP2009039765A JP4900404B2 (ja) 2009-02-23 2009-02-23 固体撮像素子及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20100096006A KR20100096006A (ko) 2010-09-01
KR101672545B1 true KR101672545B1 (ko) 2016-11-16

Family

ID=42153702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100012258A KR101672545B1 (ko) 2009-02-23 2010-02-10 고체 촬상 소자 및 그 구동 방법

Country Status (6)

Country Link
US (1) US8629385B2 (ko)
EP (1) EP2221872B1 (ko)
JP (1) JP4900404B2 (ko)
KR (1) KR101672545B1 (ko)
CN (1) CN101814518B (ko)
TW (1) TWI449163B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
CN107293559A (zh) * 2016-04-05 2017-10-24 格科微电子（上海）有限公司 Rgbir图像传感器
TWI774545B (zh) * 2017-02-28 2022-08-11 美商光程研創股份有限公司 高速光偵測裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008937A1 (en) 2004-07-07 2006-01-12 Blanchard Richard A Technique for fabricating multilayer color sensing photodetectors
JP2006278446A (ja) 2005-03-28 2006-10-12 Fuji Photo Film Co Ltd 単板式カラー固体撮像素子
KR100809322B1 (ko) 2006-01-12 2008-03-05 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
US20080185619A1 (en) 2007-02-07 2008-08-07 Foveon, Inc. Pinned photodiode cmos pixel sensor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284714A (ja) 1997-04-07 1998-10-23 Toshiba Corp 固体撮像装置及びこれを用いた撮像システム
KR19990084630A (ko) * 1998-05-08 1999-12-06 김영환 씨모스 이미지 센서 및 그 구동 방법
US6727521B2 (en) * 2000-09-25 2004-04-27 Foveon, Inc. Vertical color filter detector group and array
US6998660B2 (en) 2002-03-20 2006-02-14 Foveon, Inc. Vertical color filter sensor group array that emulates a pattern of single-layer sensors with efficient use of each sensor group's sensors
US6946715B2 (en) 2003-02-19 2005-09-20 Micron Technology, Inc. CMOS image sensor and method of fabrication
US7570292B2 (en) * 2004-03-19 2009-08-04 Fujifilm Corporation Photoelectric conversion film, photoelectric conversion element, imaging element, method of applying electric field thereto and electric field-applied element
KR100753391B1 (ko) * 2004-05-14 2007-08-30 매그나칩 반도체 유한회사 씨모스 이미지센서
CN1943002A (zh) 2004-05-27 2007-04-04 通用电气公司 对物件进行等离子体处理的装置和方法
JP2008502088A (ja) 2004-06-03 2008-01-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ担体においてデータを区分する方法
JP4218894B2 (ja) * 2004-07-08 2009-02-04 シャープ株式会社 固体撮像装置およびその製造方法
KR100720483B1 (ko) * 2005-12-09 2007-05-22 동부일렉트로닉스 주식회사 수직 칼라 필터 검출기단 및 그 제조방법
US7608874B2 (en) 2006-03-17 2009-10-27 Sharp Laboratories Of America, Inc. Fully isolated photodiode stack
KR100827447B1 (ko) 2007-01-24 2008-05-06 삼성전자주식회사 이미지 센서와 그 제조 방법 및 이미지 센싱 방법
KR20080105641A (ko) * 2007-05-31 2008-12-04 삼성전자주식회사 수직형 시모스 이미지센서 및 그 제조방법
JP4905468B2 (ja) * 2009-01-09 2012-03-28 ソニー株式会社 固体撮像素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060008937A1 (en) 2004-07-07 2006-01-12 Blanchard Richard A Technique for fabricating multilayer color sensing photodetectors
JP2006278446A (ja) 2005-03-28 2006-10-12 Fuji Photo Film Co Ltd 単板式カラー固体撮像素子
KR100809322B1 (ko) 2006-01-12 2008-03-05 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
US20080185619A1 (en) 2007-02-07 2008-08-07 Foveon, Inc. Pinned photodiode cmos pixel sensor

Also Published As

Publication number Publication date
JP2010199155A (ja) 2010-09-09
US8629385B2 (en) 2014-01-14
TW201041129A (en) 2010-11-16
TWI449163B (zh) 2014-08-11
EP2221872A3 (en) 2010-10-06
CN101814518B (zh) 2012-04-25
EP2221872A2 (en) 2010-08-25
KR20100096006A (ko) 2010-09-01
EP2221872B1 (en) 2015-07-29
US20100213354A1 (en) 2010-08-26
CN101814518A (zh) 2010-08-25
JP4900404B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
KR101679864B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
KR102662585B1 (ko) 이미지 센서
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US6960817B2 (en) Solid-state imaging device
TWI497702B (zh) Solid state camera device
US8362412B2 (en) Solid-state image pickup element and driving method thereof
JP4950703B2 (ja) 固体撮像素子
JP5215963B2 (ja) 固体撮像素子およびその駆動方法、固体撮像素子の製造方法、電子情報機器
KR102591008B1 (ko) 이미지 센서
JP4304927B2 (ja) 固体撮像素子及びその製造方法
JP2015095468A (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
KR102564851B1 (ko) 이미지 센서
US11183526B2 (en) Image sensor
KR20180077710A (ko) 이미지 센서
US20110001207A1 (en) Solid state image sensor and manufacturing method thereof
CN114586161A (zh) 固态摄像元件和电子设备
JP4742523B2 (ja) 固体撮像素子及びその駆動方法
US20220199670A1 (en) Image sensor
KR101672545B1 (ko) 고체 촬상 소자 및 그 구동 방법
JP3684169B2 (ja) 固体撮像装置
US20220181376A1 (en) Image sensor
US7994551B2 (en) Image sensor and method of fabricating the same
CN217280772U (zh) 图像传感器及电子设备
US20120080731A1 (en) Photodetector isolation in image sensors
CN116936584A (zh) 图像传感器及电子设备、制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant