KR101672545B1 - Solid-state imaging element and driving method of the solid-state imaging element - Google Patents
Solid-state imaging element and driving method of the solid-state imaging element Download PDFInfo
- Publication number
- KR101672545B1 KR101672545B1 KR1020100012258A KR20100012258A KR101672545B1 KR 101672545 B1 KR101672545 B1 KR 101672545B1 KR 1020100012258 A KR1020100012258 A KR 1020100012258A KR 20100012258 A KR20100012258 A KR 20100012258A KR 101672545 B1 KR101672545 B1 KR 101672545B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- charge
- light receiving
- conduction
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 58
- 238000003384 imaging method Methods 0.000 title claims description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 238000009825 accumulation Methods 0.000 claims description 51
- 239000012535 impurity Substances 0.000 claims description 38
- 238000005036 potential barrier Methods 0.000 claims description 21
- 238000002955 isolation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 405
- 239000011247 coating layer Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 238000009499 grossing Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
- H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
Abstract
[과제]
수광/전하 축적층을 적층한 고체 촬상 소자로서, 고체 촬상 소자 전체의 면적을 작게 할 수 있는 고체 촬상 소자를 제공한다.
[해결 수단]
고체 촬상 소자는 (A)반도체층(12)에 형성되고, M층(단, M≥2)의 수광/전하 축적층(21, 22, 23)이 적층되어 이루어지는 수광/전하 축적 영역(20), (B)반도체층(12) 에 형성된 전하 출력 영역(40), (C)수광/전하 축적 영역(20)과 전하 출력 영역(40) 과의 사이에 위치한 반도체층(12)의 부분으로 구성되는 도통/비도통 제어 영역(50) 및 (D)도통/비도통 제어 영역(50)에 있어서 도통/비도통 상태를 제어하는 도통/비도통·제어 전극(60)을 구비하고 있고, 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극(31, 32)이 마련되어 있다.[assignment]
A solid-state image pickup device in which a light receiving / charge accumulating layer is laminated, a solid-state image pickup device capable of reducing an area of the entire solid-state image pickup device.
[Solution]
The solid-state image pickup device is composed of (A) a light receiving / charge accumulating region 20 formed by laminating light receiving / charge accumulating layers 21, 22, and 23 of M layers (M≥2) (B) a charge output region 40 formed in the semiconductor layer 12, (C) a portion of the semiconductor layer 12 located between the light receiving / charge accumulating region 20 and the charge output region 40 Non-conductive control electrode 60 for controlling the conduction / non-conduction state in the conduction / non-conduction control region 50 and conduction / non-conduction control region 50, (M + 1) th layer for controlling the electric potential of the light receiving / charge accumulating layer is provided between the light receiving / charge accumulating layer for the light receiving / charge accumulating layer and the light receiving / charge accumulating layer Potential control electrodes 31 and 32 are provided.
Description
본 발명은 고체 촬상 소자 및 그 구동 방법에 관한 것으로, 보다 구체적으로는 단판식 컬러 고체 촬상 소자 및 그 구동 방법에 관한 것이다.The present invention relates to a solid-state image pickup device and a driving method thereof, and more particularly to a single-plate color solid-state image pickup device and a driving method thereof.
종래의 CCD 이미지 센서나 CMOS 이미지 센서 등이라고 하는 단판식 컬러 고체 촬상 소자에 있어서는 수광/전하 축적층의 상방에, 적색, 녹색 또는 청색을 투과한 컬러 필터가 배치되고 있다. 그리고, 컬러 영상의 정보를 얻기 위해, 컬러 필터를 통과하고, 수광/전하 축적층에 의해 수광된 가시광을, 고체 촬상 소자로부터 신호로서 출력한다. 그런데, 컬러 필터에 있어서는 입사광의 약 2/3가 각 색의 컬러 필터로 흡수되어 버리기 때문에, 가시광의 이용 효율이 나쁘고, 감도가 낮다는 결점이 있다. 또, 각 고체 촬상 소자로 1 색의 색 신호밖에 얻어지지 않기 때문에, 해상도도 나쁘고, 특히, 위색(false color)이 눈에 띈다는 결점도 있다.In a single-chip color solid-state image pickup device such as a conventional CCD image sensor or a CMOS image sensor, a color filter which transmits red, green or blue light is disposed above the light receiving / charge accumulating layer. Then, in order to obtain information on the color image, visible light that has passed through the color filter and received by the light receiving / charge accumulating layer is outputted as a signal from the solid-state image pickup device. However, in a color filter, approximately two-thirds of the incident light is absorbed by the color filters of the respective colors, so that the utilization efficiency of visible light is poor and the sensitivity is low. In addition, since only one color signal of one color is obtained in each solid-state image pickup element, the resolution is also bad, and there is a drawback that a false color is particularly noticeable.
그래서, 이와 같은 결점을 극복하기 위해, 3층의 수광/전하 축적층을 적층한 고체 촬상 소자가 연구, 개발되고 있다(예를 들면, 특개2006－278446호 공보 참조). 이와 같은 구조를 갖는 고체 촬상 소자는 예를 들면 광입사면에서 순서대로 청색, 녹색, 적색의 각각의 3원색광에 대하여 전하를 발생시키는 수광/전하 축적층이, 3층 적층된 픽셀 구조를 갖는다. 그리고, 각 고체 촬상 소자마다, 각 수광/전하 축적층으로 발생하는 전하를 독립으로 판독하는 신호 판독 회로를 구비하고 있고, 입사광의 대부분을 광전 변환한다. 그러므로, 가시광의 이용 효율이 100％에 가깝고, 1개의 고체 촬상 소자로 적색, 녹색, 청색의 3원색에 대응한 신호를 얻을 수 있기 때문에, 고감도로 고해상도의 양호한 화상을 얻을 수 있다는 이점이 있다.Therefore, in order to overcome such drawbacks, solid-state image pickup devices in which light receiving / charge accumulating layers of three layers are laminated have been researched and developed (for example, see Japanese Unexamined Patent Application Publication No. 2006-278446). The solid-state image pickup device having such a structure has, for example, a pixel structure in which three light-receiving / charge accumulating layers for generating electric charges for respective three-primary-color light of blue, green, . Each of the solid-state imaging elements is provided with a signal reading circuit for independently reading charges generated in the respective light receiving / charge accumulating layers, and photoelectrically converts most of the incident light. Therefore, the utilization efficiency of the visible light is close to 100%, and signals corresponding to the three primary colors of red, green, and blue can be obtained by one solid-state image pickup device, which is advantageous in that a good image with high sensitivity and high resolution can be obtained.
그러나, 상술한 특허 공개 공보에 개시된 고체 촬상 소자에 있어서는 적층된 수광/전하 축적층의 각각에 MOS 형 스위치가 마련되어 있다. 즉, 3개의 MOS 형 스위치가 독립되어 마련되어 있다. 그러므로, 고체 촬상 소자 전체의 면적이 커지고, 미세화에 적합하지 않다는 문제가 있다.However, in the solid-state image pickup device disclosed in the aforementioned patent publication, the MOS type switch is provided in each of the stacked light receiving / charge accumulating layers. That is, three MOS type switches are provided independently of each other. Therefore, there arises a problem that the area of the entire solid-state imaging device becomes large and is not suitable for miniaturization.
따라서 본 발명의 목적은 수광/전하 축적층을 적층한 고체 촬상 소자이고, 고체 촬상 소자 전체의 면적을 작게 할 수 있는 구성, 구조를 갖는 고체 촬상 소자 및 그 구동 방법을 제공하는 것에 있다.It is therefore an object of the present invention to provide a solid-state image pickup device having a structure and structure capable of reducing the area of the entire solid-state image pickup device, and a method of driving the solid-state image pickup device.
상기의 목적을 달성하기 위한 본 발명의 고체 촬상 소자는 (A)반도체층에 형성되고, M층(단, M≥2)의 수광/전하 축적층이 적층되어 이루어지는 수광/전하 축적 영역, (B)반도체층에 형성된 전하 출력 영역, (C)수광/전하 축적 영역과 전하 출력 영역과의 사이에 위치한 반도체층의 부분으로 구성된 도통/비도통 제어 영역 및 (D)도통/비도통 제어 영역에 있어서 도통/비도통 상태를 제어하는 도통/비도통·제어 전극 을 구비하고 있고, 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]와의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있다.In order to achieve the above object, the solid-state image pickup device of the present invention comprises: (A) a light receiving / charge accumulating region formed on a semiconductor layer and formed by stacking M light receiving / charge accumulating layers (C) a conduction / non-conduction control region composed of a portion of the semiconductor layer located between the light receiving / charge accumulation region and the charge output region, and (D) a conduction / non-conduction control region (M + 1) -th light receiving / charge accumulating layer (provided that 1? M? (M (1)) is provided between the mth light receiving / charge accumulating layer and the -1)], an m-th potential control electrode for controlling the potential of the light receiving / charge accumulating layer is provided.
상기의 목적을 달성하기 위한 본 발명의 고체 촬상 소자의 구동 방법은 상기의 본 발명의 고체 촬상 소자를 구동하는 방법에 있어서, 도통/비도통·제어 전극에 소정의 전압을 인가하고 도통/비도통 제어 영역을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가하는 것으로, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송한다.In order to achieve the above object, in a method of driving a solid-state imaging device according to the present invention, there is provided a method of driving a solid-state imaging device according to the present invention, wherein a predetermined voltage is applied to a conducting / non- (M-1) th potential control electrode is applied from the first potential control electrode to the (m-1) th potential control electrode, and at the same time, the first control voltage is applied from the (M + 1) < th > second potential control electrode to the m < th > second light receiving / charge accumulating layer by applying a second control voltage to the / Charge accumulation layer to the m-th layer reception / charge accumulation layer are separated from each other, and electric charges accumulated in the mth light reception / charge accumulation layer from the first light reception / charge accumulation layer , Conduction / non-conduction state To the charge output region through the conduction control region.
또한, m＝1의 경우, 즉, 제 1층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하고 도통/비도통 제어 영역을 도통 상태로 하여, 그것과 함께, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층과, 제 2층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송한다. 또, 제 M층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하고 도통/비도통 제어 영역을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송한다.In the case of m = 1, that is, when charges accumulated in the first layer light receiving / charge accumulating layer are transferred to the charge output region, a predetermined voltage is applied to the conducting / non-conducting / The control region is brought into a conduction state and a second control voltage is applied from the first potential control electrode to the (M-1) th potential control electrode so that the first layer of the light receiving / charge accumulating layer And the light receiving / charge accumulating layer from the second layer to the M-th layer from the light receiving / charge accumulating layer are separated from each other, and the electric charges accumulated in the first light receiving / To the charge output region through the conduction / non-conduction control region. When charges accumulated in the Mth layer of the light receiving / charge accumulating layer are transferred to the charge output region, a predetermined voltage is applied to the conducting / non-conducting / control electrode, and the conducting / Further, by applying a first control voltage from the first potential control electrode to the (M-1) th potential control electrode, the first light receiving / charge accumulating layer to the Mth light receiving / charge accumulating layer To the charge output region through the conduction / non-conduction control region in the conduction state.
본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 있어서는 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있다. 따라서, 전위 제어 전극에 적절한 제 1의 제어 전압 및 제 2의 제어 전압을 인가함으로서, 도통 상태로 된 도통/비도통 제어 영역을 통해 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송 할 수 있는 결과, 고체 촬상 소자 전체의 크기를 작게 할 수 있다. 이와 같이, 반도체층의 내부에 전위 제어 전극을 설치하고, 관계되는 전위 제어 전극의 제어에 의해, 수광/전하 축적층에 축적된 전하의 전하 출력 영역에의 전송을 제어하는 구성, 구조의 고체 촬상 소자는 본 발명자가 조사한 바로는 알려져 있지 않다.In the solid-state imaging device of the present invention or the driving method of the solid-state imaging device of the present invention, the potential of the light-receiving / charge-accumulating layer is interposed between the light-receiving / charge accumulating layer of the mth layer and the light receiving / charge accumulating layer of the (m + And an m-th potential control electrode for controlling the m-th potential control electrode. Therefore, by applying the first control voltage and the second control voltage suitable for the potential control electrode, the charge accumulated in the light receiving / charge accumulating layer is transferred to the charge output region through the conduction / non-conduction control region in the conduction state As a result, the size of the entire solid-state imaging device can be reduced. As described above, the structure in which the potential control electrode is provided inside the semiconductor layer and the transfer of the charge accumulated in the light receiving / charge accumulating layer to the charge output region is controlled by the control of the related potential control electrode, The device is not known to the inventor.
도 1은 실시예 1의 고체 촬상 소자의 모식적인 일부 단면도.
도 2의 (A) 및 (B)는 각각 도 1의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 3은 실시예 2의 고체 촬상 소자의 모식적인 일부 단면도.
도 4의 (A) 및 (B)는 각각 도 3의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 5는 실시예 3의 고체 촬상 소자의 모식적인 일부 단면도.
도 6의 (A) 및 (B)는 각각 도 5의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 7은 실시예 4의 고체 촬상 소자의 모식적인 일부 단면도.
도 8의 (A) 및 (B)는 각각 도 7의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도.
도 9는 실시예 1의 고체 촬상 소자의 구동 방법을 설명하기 위한, 각종 영역에 있어서 포텐셜을 나타내는 도면.
도 10의 (A)∼(D)는 실시예 1의 고체 촬상 소자의 제조 방법을 설명하기 위한 실리콘 반도체 기판등의 모식적인 일부 단면도.
도 11의 (A)∼(B)는 도 10의 (D)에 계속되고, 실시예 1의 고체 촬상 소자의 제조 방법을 설명하기 위한 실리콘 반도체 기판 등의 모식적인 일부 단면도.
도 12는 실시예 1의 고체 촬상 소자의 구조를 이면 조사형으로 했을 때에 관한 고체 촬상 소자의 모식적인 일부 단면도.
도 13은 실시예 1의 고체 촬상 소자의 구조를 이면 조사형으로 했을 때에 관한 고체 촬상 소자의 변형 예의 모식적인 일부 단면도.1 is a schematic partial cross-sectional view of a solid-state image pickup device according to
2 (A) and 2 (B) are schematic partial sectional views showing arrangement states of light receiving / charge accumulating layers according to arrows A-A and arrow B-B in Fig. 1, respectively.
3 is a schematic partial cross-sectional view of a solid-state imaging device according to Embodiment 2. Fig.
4A and 4B are schematic partial cross-sectional views showing arrangement states of light receiving / charge accumulating layers according to arrows A-A and arrow B-B in Fig. 3, respectively.
5 is a schematic partial cross-sectional view of a solid-state imaging device according to
6A and 6B are schematic partial sectional views showing arrangement states of light receiving / charge accumulating layers according to arrows A-A and arrow B-B in Fig. 5, respectively.
7 is a schematic partial cross-sectional view of a solid-state imaging device of
8A and 8B are schematic partial cross-sectional views showing arrangement states of light receiving / charge accumulating layers according to arrows A-A and arrow B-B in Fig. 7, respectively.
9 is a diagram showing potentials in various regions for explaining a method of driving the solid-state imaging device according to the first embodiment;
10A to 10D are schematic cross-sectional views schematically showing a silicon semiconductor substrate or the like for explaining the manufacturing method of the solid-state imaging device according to the first embodiment.
FIGS. 11A and 11B are partial cross-sectional views of a silicon semiconductor substrate and the like for explaining the manufacturing method of the solid-state imaging device of the first embodiment, following FIG. 10D.
12 is a schematic partial cross-sectional view of a solid-state imaging element relating to the case where the structure of the solid-state imaging element of
13 is a schematic partial cross-sectional view of a modification example of the solid-state imaging element relating to the case where the structure of the solid-state imaging element of the
이하, 도면을 참조하여 실시예 에 근거하여 본 발명을 설명하지만, 본 발명은 실시예로 한정되는 것이 아니고, 실시예에 있어서 여러 가지의 수치나 재료는 예시이다. 또한, 설명은 이하의 순서로 행한다.Hereinafter, the present invention will be described with reference to the drawings with reference to the drawings, but the present invention is not limited to the embodiments, and numerical values and materials in the examples are examples. The description will be made in the following order.
1. 본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법, 전반에 관한 설명 1. Description of the solid-state imaging device of the present invention and the driving method of the solid-state imaging device of the present invention,
2. 실시예 1(본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법의 구체적인 설명)2. Embodiment 1 (Specific Description of the Solid-State Image Sensing Device of the Present Invention and the Driving Method of the Solid-State Image Sensing Device of the Present Invention)
3. 실시예 2(실시예 1의 변형예)3. Example 2 (Modification of Example 1)
4. 실시예 3(실시예 1의 다른 변형예)4. Example 3 (Another variant of Example 1)
5. 실시예 4(실시예 1의 다른 변형예, 기타)5. Example 4 (another modification of Example 1, etc.)
[본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법, 전반에 관한 설명][Description of the solid-state image pickup device of the present invention and the drive method of the solid-state image pickup device of the present invention, the first half]
본 발명의 고체 촬상 소자에 있어서, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지가 전위적으로 분리되는 형태로 할 수 있다.In the solid-state imaging device of the present invention, the first control voltage is applied from the first potential control electrode to the (m-1) th potential control electrode, and at the same time, Th light reception / charge accumulation layer to the (m + 1) th light reception / charge accumulation layer from the first light reception / charge accumulation layer to the mth light reception / charge accumulation layer by applying the second control voltage to the And from the storage layer to the m-th layer of the light receiving / charge accumulating layer are separated from each other.
상기의 바람직한 형태를 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층, 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖는 구성으로 할 수 있다. 그리고, 이 경우, 중간층은 적어도 그 일부가 전위 제어 전극에 의해 둘러싸이고 있는 구성으로 할 수 있다. 여기에서, 제 1 도전형이 p형인 경우, 제 2 도전형은 n형이고, 캐리어는 전자이다. 한편, 제 1 도전형이 n형인 경우, 제 2 도전형은 p형이고, 캐리어는 홀이다. 또, 예를 들면, 제 1 도전형을 p형, 제 2 도전형을 n형이라고 하는 경우, 전하 출력 영역을 n+형 불순물 영역으로 하여, 수광/전하 축적층, 중간층을 n형 불순물 영역으로 하여, 전위 제어 전극 및 도통/비도통 제어 영역을 p형 불순물 영역으로 하는 것이 바람직하다.In the solid-state imaging device of the present invention including the above-described preferred embodiment or the solid-state imaging device driven by the driving method of the solid-state imaging device of the present invention, the potential control electrode and the conduction / non- , The charge output region, the light receiving / charge accumulating layer, and the intermediate layer sandwiched by the light receiving / charge accumulating layer for the mth layer and the light receiving / charge accumulating layer for the (m + 1) th layer have the second conductivity type . In this case, at least a part of the intermediate layer may be surrounded by the potential control electrode. Here, when the first conductivity type is p-type, the second conductivity type is n-type, and the carrier is electrons. On the other hand, when the first conductivity type is n-type, the second conductivity type is p-type, and the carrier is a hole. For example, when the first conductivity type is the p-type and the second conductivity type is the n-type, the charge output region is the n + -type impurity region, and the light receiving / charge accumulating layer and the intermediate layer are the n-type impurity region Thus, it is preferable that the potential control electrode and the conduction / non-conduction control region are p-type impurity regions.
상기의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 최상층에 위치한 수광/전하 축적층은 그 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층에 의해 덮혀 있고, 피복층은 도통/비도통 제어 영역과 연결되어 있는 구성으로 할 수 있다. 예를 들면, 수광/전하 축적층을 n형 불순물 영역으로 하는 경우, 피복층은 p+ 불순물 영역으로 하는 것이 바람직하다. 최상층에 위치한 수광/전하 축적층을 피복층에 의해 덮는 것으로, 암 전류의 절감, kTC 노이즈의 절감을 도모 할 수 있다. 또한, 피복층을 설치하는 대신에, 최상층에 위치한 수광/전하 축적층의 위에, 입사하는 광에 대하여 투명한 층간 절연층을 형성하고, 이 층간 절연층상에 투명 전극을 형성함에 의해, 암 전류의 절감과 kTC 노이즈의 절감을 도모 할 수 있다.In the solid-state image pickup device driven by the solid-state image pickup device of the present invention or the method of driving the solid-state image pickup device of the present invention including the above-described preferred forms and configurations, the light- And the covering layer is connected to the conduction / non-conduction control region, and the conduction / non-conduction control region is connected to the conduction / non-conduction control region. For example, when the light-receiving / charge accumulating layer is an n-type impurity region, the covering layer is preferably a p + impurity region. By covering the light receiving / charge accumulating layer located on the uppermost layer with the covering layer, it is possible to reduce the dark current and the kTC noise. Further, instead of providing the coating layer, a transparent interlayer insulating layer is formed on the light receiving / charge accumulating layer located on the uppermost layer with respect to incident light, and a transparent electrode is formed on the interlayer insulating layer. it is possible to reduce the kTC noise.
또한, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 수광/전하 축적층과 도통/비도통 제어 영역과의 사이의 반도체층의 영역에는 수광/전하 축적층의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역이 형성되고 있는 구성으로 할 수 있다. 그리고, 이와 같은 구성에 있어서는 전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖고, 중간층은 그 일부가 전위 제어 전극에 의해 둘러싸이고 있는 형태로 할 수 있다. 또는 이와 같은 구성(단, 중간층이 형성되고 있는 구성을 제외)에 있어서는 전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역 및 수광/전하 축적층은 제 2 도전형을 갖고, 전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있는 형태로 할 수 있다. 또한, 수광/전하 축적층을 n형 불순물 영역으로 하는 경우, 전위 장벽 영역을 n-형 불순물 영역으로 하는 것이 바람직하다. 이와 같이 전위 장벽 영역을 형성하므로서, 수광/전하 축적층에 축적된 전하를 도통/비도통 제어 영역을 통해 전하 출력 영역으로 확실하게 전송 할 수 있다.Further, in the solid-state imaging device of the present invention including the various preferred embodiments and configurations described above or the solid-state imaging device driven by the driving method of the solid-state imaging device of the present invention, the conductivity of the light-receiving / charge- And a potential barrier region including an impurity having the same conductivity type as the conductivity type of the light receiving / charge accumulating layer is formed in the region of the semiconductor layer with respect to the control region. In this configuration, the potential control electrode and the conduction / non-conduction control region have the first conductivity type, and the charge output region, the light receiving / charge accumulating layer, the m-th light receiving / charge accumulating layer and the (m + The intermediate layer sandwiched by the light receiving / charge accumulating layer of the second conductivity type may have a second conductivity type and a part of the intermediate layer may be surrounded by the potential control electrode. Or in the case where the potential control electrode and the conduction / non-conduction control region have the first conductivity type, the charge output region and the light receiving / charge accumulation layer have the second conduction type (except for the structure in which the intermediate layer is formed) And the potential control electrode may be sandwiched by the light reception / charge accumulation layer of the m-th layer and the light reception / charge accumulation layer of the (m + 1) -th layer. When the light receiving / charge accumulating layer is an n - type impurity region, it is preferable that the potential barrier region is an n - type impurity region. By forming the dislocation barrier region in this way, it is possible to reliably transfer the charge accumulated in the light receiving / charge accumulating layer to the charge output region through the conducting / non-conducting control region.
나아가서는 이상 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역이 반도체층의 표면에 형성되고 있는 구성으로 할 수 있다. 또한, 수광/전하 축적층을 n형 불순물 영역으로 하는 경우, 소자 분리 영역을 p+형 불순물 영역으로 하는 것이 바람직하다.Further, in the solid-state imaging device of the present invention including the various preferred embodiments and configurations described above or the solid-state imaging device driven by the driving method of the solid-state imaging device of the present invention, the conductivity type of the light- And a device isolation region made of a semiconductor material including impurities having a shape of a tapered shape is formed on the surface of the semiconductor layer. When the light receiving / charge accumulating layer is an n-type impurity region, it is preferable that the element isolating region is a p + -type impurity region.
또, 이상에 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자 또는 본 발명의 고체 촬상 소자의 구동 방법에 의해 구동되는 고체 촬상 소자에 있어서, 전하 축적전에, 각 수광/전하 축적층은 완전 공핍화 되고, 또는 전하 축적전에, 각 수광/전하 축적층을 완전 공핍화 하는 것이 바람직하다. 그리고, 이것에 따라, kTC 노이즈 발생을 억제 할 수 있다. 또한, 경우에 의해서는 완전하게 공핍화 되어 있지 않더라도 좋다. 전회의 동작에 있어도, 각 수광/전하 축적층에 축적된 전하는 전하 출력 영역으로 전송되지만, 이 동작의 완료시에, 각 수광/전하 축적층은 완전 공핍화 될 수 있다. 따라서, 이와 같은 동작도, 「전하 축적전에 각 수광/전하 축적층은 완전 공핍화 된다」고 하는 개념에 포함된다. 본 발명의 고체 촬상 소자의 구동 방법에 있어서도, 전하 축적전에 각 수광/전하 축적층을 완전 공핍화 한 형태로 할 수 있지만, 여기에서의 「전하 축적전」도, 동일한 의미로 이용한다.In the solid-state image pickup device of the present invention including the various preferred embodiments and configurations described above or the solid-state image pickup device driven by the drive method of the solid-state image pickup device of the present invention, before the charge accumulation, Is fully depleted, or it is preferable to completely deplete each light receiving / charge accumulating layer before accumulating the charges. With this, it is possible to suppress the occurrence of kTC noise. In some cases, it may not be fully depleted. Even in the previous operation, the charges accumulated in the respective light receiving / charge accumulating layers are transferred to the charge output region, but at the completion of this operation, the light receiving / charge accumulating layers can be completely depleted. Therefore, such an operation is also included in the concept of "each light receiving / charge accumulating layer is completely depleted before the charge accumulation". In the driving method of the solid-state imaging device of the present invention, the light receiving / charge accumulating layers can be completely depleted before the charge accumulation, but the "before charge accumulation" here is also used in the same sense.
이상 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자, 이상 설명한 각종의 바람직한 형태, 구성을 포함하는 본 발명의 고체 촬상 소자의 구동 방법(이하, 이들을 총칭하여 간단히, 『본 발명』이라고 칭하는 경우가 있다)에 있어서, 전하는 전자이고；수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송한 때, 전하 출력 영역의 포텐셜은 수광/전하 축적층의 포텐셜보다도 낮은 구성으로 하는 것이 바람직하다. 또, 도통/비도통 제어 영역의 포텐셜은 전하 출력 영역의 포텐셜보다도 높고, 또한, 수광/전하 축적층의 포텐셜보다도 낮은 구성으로 하는 것이 바람직하다. 또, 전위 제어 전극에의 제 2의 제어 전압의 인가에 근거하고 형성된 중간층의 포텐셜은 수광/전하 축적층의 포텐셜보다도 높은 구성으로 하는 것이 바람직하다.The solid-state image pickup device of the present invention including the above-described various preferred forms and configurations, the drive method of the solid-state image pickup device of the present invention including the above-described various preferred forms and configurations (hereinafter simply referred to as " , The charge is electrons and when the charge accumulated in the light receiving / charge accumulating layer is transferred to the charge output region, the potential of the charge output region is made lower than the potential of the light receiving / charge accumulating layer desirable. It is also preferable that the potential of the conduction / non-conduction control region is higher than the potential of the charge output region and is lower than the potential of the light receiving / charge accumulation layer. It is preferable that the potential of the intermediate layer formed based on the application of the second control voltage to the potential control electrode is higher than the potential of the light receiving / charge accumulating layer.
또, 본 발명에 있어서, 도통/비도통·제어 전극의 구체적인 구성, 구조로서, 도통/비도통 제어 영역의 상방에 절연막을 이용하고 형성된 전송 게이트(트랜스퍼 게이트)로부터 구성됐다, 일종의 MOS 형 스위치를 열거할 수 있고, 또는 도통/비도통 제어 영역의 상하를 전극으로 끼운 접합형FET 구조를 예로 들 수 있다. 또, 전위 제어 전극은 상술한 대로 고농도의 불순물을 함유한 반도체층의 영역으로 구성할 뿐만 아니라, 금속이나 합금, 도전성 산화물이나 질화물, 폴리실리콘 등으로 이루어지고, 절연층에 의해 전기적으로 절연된 전극 구조로부터 구성 할 수 있다. 반도체층은 예를 들면, 에피택셜 성장법에, 원하는 도전형을 갖는 실리콘 반도체 기판상에 형성된 실리콘 층에서 구성 할 수 있다. 경우에 의해서는 반도체층을, 실리콘 반도체 기판의 표면 영역으로부터 구성하는 것도 가능하다.In the present invention, as a specific structure and structure of conduction / non-conduction / control electrodes, a transfer gate (transfer gate) formed using an insulating film above the conduction / non-conduction control region is used. Or a junction type FET structure in which upper and lower portions of a conduction / non-conduction control region are sandwiched by electrodes. In addition, the potential control electrode is formed not only in the region of the semiconductor layer containing a high concentration impurity as described above, but also in the region of the electrode electrically insulated by the insulating layer, such as a metal or an alloy, a conductive oxide, a nitride, Structure. The semiconductor layer can be formed, for example, in a silicon layer formed on a silicon semiconductor substrate having a desired conductivity type by an epitaxial growth method. In some cases, the semiconductor layer may be formed from the surface region of the silicon semiconductor substrate.
M의 구체적인 값으로서, 한정하는 것은 아니지만, 2, 3을 예로 들 수 있다. M＝3이라고 하는 경우, 반도체층의 광입사면에 가장 가까운 영역에 위치한 수광/전하 축적층(편의상, 제 1층째의 수광/전하 축적층(m＝1)이라고 칭한다)은 반도체층의 광입사면에서, 예를 들면, 평균적으로 0. 1μm 내지 0. 3μm에 위치하고, 다음에 가까운 영역에 위치한 수광/전하 축적층(편의상, 제 2층째의 수광/전하 축적층(m＝2)이라고 칭한다)은 반도체층의 광입사면에서, 예를 들면, 평균적으로 0. 5μm 내지 0. 8μm에 위치하고, 가장 먼 영역에 위치한 수광/전하 축적층(편의상, 제 3층째의 수광/전하 축적층(m＝M＝3)이라고 칭한다)은 반도체층의 광입사면에서, 예를 들면, 평균적으로 1. 5μm 내지 3μm에 위치한다. 또한, 이와 같은 구성에 있어서는 제 1층째의 수광/전하 축적층은 청색의 광(파장：예를 들면, 400nm 내지 500nm)을 수광하고, 전하를 축적하며, 제 2층째의 수광/전하 축적층은 녹색의 광(파장：예를 들면, 500nm 내지 600nm)을 수광하고, 전하를 축적하고, 제 3층째의 수광/전하 축적층은 적색의 광(파장：예를 들면, 600nm 내지 700nm)을 수광하고, 전하를 축적한다.The concrete value of M is, for example, 2 or 3, although it is not limited. In the case of M = 3, the light receiving / charge accumulating layer (for convenience, referred to as the first light receiving / charge accumulating layer (m = 1)) located in the region closest to the light incident surface of the semiconductor layer, Charge accumulation layer (hereinafter, referred to as a second-layer light reception / charge accumulation layer (m = 2)) located on the average in the range of 0.1 μm to 0.3 μm, Charge accumulation layer (m < th > layer) of the light receiving / charge accumulating layer located in the farthest region, for example, M = 3)) is located on the light incident surface of the semiconductor layer, for example, on an average of 1.5 mu m to 3 mu m. In this configuration, the first light receiving / charge accumulating layer receives blue light (wavelength: 400 nm to 500 nm, for example) and accumulates charges, and the second light receiving / charge accumulating layer The light receiving / charge accumulating layer of the third layer receives red light (wavelength: 600 nm to 700 nm, for example) and receives light of green light (wavelength: 500 to 600 nm, for example) , And charges are accumulated.
본 발명의 고체 촬상 소자에 의해, CCD 이미지 센서나 CMOS 이미지 센서 등의 단판식 컬러 고체 촬상 소자, 단판식 컬러 고체 촬상 장치를 구성 할 수 있다. 또, 본 발명의 고체 촬상 소자는 표면 조사형으로 하는 것도 가능하고, 이면 조사형으로 하는 것도 가능하다.The solid-state image pickup device of the present invention can constitute a single-plate color solid-state image pickup device such as a CCD image sensor or a CMOS image sensor, or a single-plate color solid-state image pickup device. The solid-state imaging device of the present invention may be of a surface-irradiation type or a back-surface irradiation type.
[실시예 1][Example 1]
실시예 1은 본 발명의 고체 촬상 소자 및 본 발명의 고체 촬상 소자의 구동 방법에 관한 것이다. 실시예 1의 고체 촬상 소자의 모식적인 일부 단면도를 도 1에 나타내고, 도 1의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 2의 (A) 및 (B)에 나타낸다.
실시예 1 또는 후술하는 실시예 2 내지 실시예 4의 고체 촬상 소자에 의해, CMOS 이미지 센서가 구성되고, 또한, 표면 조사형의 단판식 컬러 고체 촬상 소자, 단판식 컬러 고체 촬상 장치가 구성된다. 그리고, 이 고체 촬상 소자는,The solid-state image pickup device of
(A)반도체층(12)에 형성되고, M 층(단, M≥2이고, 실시예 에 있어서는 M＝3)의 수광/전하 축적층(21, 22, 23)이 적층되어 이루어지는 수광/전하 축적 영역(20), (A) a light receiving /
(B)반도체층(12)에 형성된 전하 출력 영역(40), (B) a
(C)수광/전하 축적 영역(20)과 전하 출력 영역(40)과의 사이에 위치한 반도체층(12)의 부분에서 구성된 도통/비도통 제어 영역(50), 및(C) a conduction /
(D)도통/비도통 제어 영역(50)에 있어서 도통/비도통 상태를 제어한 도통/비도통·제어 전극(60)을 구비하고 있다.(D) conduction /
또한, 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층(21, 22, 23)의 전위를 제어하기 위한 제 m번째의 전위 제어 전극(31, 32)이 마련되어 있다.The light receiving /
여기에서, 최상층에 위치한 수광/전하 축적층(21)은 이 수광/전하 축적층(21)의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층(13)에 의해 덮혀 있다. 즉, 제 1층째의 수광/전하 축적층(21)은 노출한 상태가 아니다. 그러므로, 암 전류의 절감, kTC 노이즈의 절감을 도모 할 수 있다. 그리고, 피복층(13)은 도통/비도통 제어 영역(50)과 연결되고 있다. 또, 실시예 1, 후술한 실시예 2∼실시예 3에 있어서는 전위 제어 전극(31, 32) 및 도통/비도통 제어 영역(50)은 제 1 도전형을 갖고 있고, 전하 출력 영역(40), 수광/전하 축적층(21, 22, 23) 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층(24, 25)은 제 2 도전형을 갖는다. 구체적으로는 제 1 도전형은 p형이고, 제 2 도전형은 n형이고, 캐리어는 전자이다. 전위 제어 전극(31, 32)은 p형 불순물 영역으로부터 구성되고, 도통/비도통 제어 영역(50)은 p형 불순물 영역으로부터 구성되고, 피복층(13)은 p+형 불순물 영역으로부터 구성되고 있다. 한편, 수광/전하 축적층(21, 22, 23), 중간층(24, 25)은 n형 불순물 영역으로부터 구성되고, 전하 출력 영역(40)은 n+형 불순물 영역으로부터 구성되고 있다. 또, 중간층(24, 25)은 적어도 그 일부가 (실시예 1 또는 후술한 실시예 2에 있어서는 전부가), 전위 제어 전극(31, 32)에 의해 둘러싸이고 있다. 전위 제어 전극(31, 32)은 구형의 링형상의 평면 형상을 갖고, 일종의 매립 전극이다. 전위 제어 전극(31)과 중간층(24)에 의해 접합형FET(JFET)구조가 구성되고, 전위 제어 전극(32)과 중간층(25)에 의해 접합형FET 구조가 구성된다. 중간층(24, 25)은 채널 형성 영역으로서도 기능 한다.Here, the light-receiving /
또한, 제 1층째의 수광/전하 축적층(21)과 제 2층째의 수광/전하 축적층(22)에 의해 끼였던 중간층(편의상, 『제 1층째의 중간층(24)』이라고 칭한다)을 감싸는 전위 제어 전극(31)을, 편의상, 『제 1번째의 전위 제어 전극(31)』이라고 부른다. 또, 제 2층째의 수광/전하 축적층(22)과 제 3층째의 수광/전하 축적층(23)에 의해 끼였던 중간층(편의상, 『제 2층째의 중간층(24)』이라고 칭한다)을 감싸는 전위 제어 전극(32)을, 편의상, 『제 2번째의 전위 제어 전극(32)』이라고 부른다.It is also possible to cover the intermediate layer sandwiched by the first light receiving /
다음에, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지가 전위적으로 분리된다. 즉, 전위 제어 전극(31, 32)으로의 제 1의 제어 전압의 인가에 의해, 일종의 전위 장벽이 형성된다. 또한, m＝1의 경우, 즉, 제 1층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층과, 제 2층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지는 전위적으로 분리된다. 또, 제 m층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제 m층째(제(m＋1)층째)의 수광/전하 축적층은 전위적으로 분리된다.Next, a first control voltage is applied from the first potential control electrode to the (m-1) th potential control electrode, and at the same time, the first control voltage is applied from the m- (M + 1) -th light receiving / charge accumulating layer to the m-th layer from the light receiving / charge accumulating layer to the m-th layer by applying the second control voltage to the potential control electrode To the light receiving / charge accumulating layer of the light receiving / charge accumulating layer. That is, by applying the first control voltage to the
실시예 1 또는 후술한 실시예 2 내지 실시예 4에 있어서, 전하는 전자이고, 수광/전하 축적층(21, 22, 23)에 축적된 전하를 전하 출력 영역(40)으로 전송한 때, 전하 출력 영역(40)의 포텐셜은 수광/전하 축적층(21, 22, 23)의 포텐셜보다도 낮다. 또, 전하 축적전에, 각 수광/전하 축적층(21, 22, 23)은 완전 공핍화 된다.In the first embodiment or the second to fourth embodiments described below, when charges are electrons and the charges accumulated in the light receiving /
실시예 1 또는 후술한 실시예 2 내지 실시예 4에 있어서, 도통/비도통·제어 전극(60)은 도통/비도통 제어 영역(50)의 상방에 절연막(61)을 이용하고 형성된 전송 게이트(트랜스퍼 게이트)로부터 구성됐다, 일종의 MOS 형 스위치로 이루어진다. 반도체층(12)은 에피택셜 성장법에, 제 2 도전형(구체적으로는 n형)을 갖는 실리콘 반도체 기판(10) 위에 형성된 실리콘 층에서 구성되고 있다. 또, 전위 제어 전극(31, 32)은 고농도의 불순물을 함유한 반도체층의 영역(p형 불순물 영역)으로부터 구성되고 있다. 또한, 참조 번호 11은 전하의 오버플로를 제어한 목적으로 설치된p형 웰 영역을 가리킨다.The conductive /
도통/비도통·제어 전극(60), 수광/전하 축적 영역(20) 및 전하 출력 영역(40)은 입사한 가시광에 대하여 투명한 평활화 층(63)에 의해 덮혀 있다. 여기에서, 가시광이 입사한 평활화 층(63)은 예를 들면, SiO2나 SiN으로 이루어진다. 평활화 층(63)의 위에는 온 칩 마이크로 렌즈(도시생략)가 마련되어 있다. 또, 수광/전하 축적 영역(20) 이외의 영역의 상방에는 차광 층(62)이 형성되고 있다. 차광 층(62)은 예를 들면, 동(Cu)이나 알루미늄(Al)으로 이루어진다. 평활화 층(63)에는 각종의 배선(도시생략)이 형성되고 있다. 평활화 층(63)에 입사한 가시광은 차광 층(62)에 설치된 개구부를 통과하고, 수광/전하 축적 영역(20)에 입사한다.Conductive /
또한, 전하 출력 영역(40)은 고체 촬상 소자에 의해 CMOS 이미지 센서가 구성되고 있는 경우, 부유 확산 영역(플로팅·디퓨전) 이라고 불린다. 한편, 고체 촬상 소자에 의해 CCD 이미지 센서가 구성되고 있는 경우, 전하 출력 영역(40)은 주지의 전송 채널 구조를 갖는다.Further, the
이하, 도 9를 참조하여 실시예 1의 고체 촬상 소자의 구동 방법을 설명하지만, 실시예 1에 있어서는 기본적으로는 도통/비도통·제어 전극(60)에 소정의 전압을 인가하고 도통/비도통 제어 영역(50)을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(m－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송하다. 또한, 수광/전하 축적 영역(20)으로부터 도통/비도통 제어 영역(50)을 향한 전하의 누출을 절감시킨다고 말한 관점에서, 도통/비도통·제어 전극(60)에의 소정의 전압의 인가를 펄스모양으로 하는 것(불필요한 기간에는 도통/비도통·제어 전극(60)에의 전압의 인가를 행하지 않는 형태)이 바람직하다.The method of driving the solid-state imaging device according to the first embodiment will be described below with reference to Fig. 9. In the first embodiment, basically, a predetermined voltage is applied to the conducting / non-conducting / controlling
또한, m＝1의 경우, 즉, 제 1층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극(60)에 소정의 전압을 인가하고 도통/비도통 제어 영역(50)을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층과, 제 2층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를, 전위적으로 분리한 상태로 하여, 제 1층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송한다. 또, 제 m층째의 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송하는 경우, 도통/비도통·제어 전극(60)에 소정의 전압을 인가하고 도통/비도통 제어 영역(50)을 도통 상태로 하며, 아울러, 제 1번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가함으로서, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를 전위적으로 연속한 상태로 하여, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송한다.When m = 1, that is, when charges accumulated in the first layer light receiving / charge accumulating layer are transferred to the charge output region, a predetermined voltage is applied to the conducting /
여기에서, 도 9에 있어서, 「B 판독」은 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역으로 전송하는 것을 의미하고, 「G 판독」은 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송하는 것을 의미하고, 「R 판독」은 제 1층째의 수광/전하 축적층(21), 제 2층째의 수광/전하 축적층(22) 및 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송하는 것을 의미한다.9, " B reading " means transferring the charge accumulated in the first-layer light receiving /
[공정－100][Process-100]
실시예 1의 고체 촬상 소자의 구동 방법에 있어서는 우선, 전하 축적전에, 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 한다. 구체적으로는 전회의 동작에 있어서, 각 수광/전하 축적층(21, 22, 23)에 축적된 전하가 전하 출력 영역(40)으로 전송되지만, 이 동작의 완료시에, 각 수광/전하 축적층(21, 22, 23)은 완전 공핍화 된다. 따라서, 이와 같은 동작에 의해, 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 할 수 있다.In the method of driving the solid-state imaging device according to the first embodiment, first, each light receiving /
[공정－110][Step-110]
그 후, 전하 출력 영역(40)에, Vdd (예를 들면 3 볼트)를 인가하고, 동시에, 도통/비도통·제어 전극(60)에 0 볼트를 인가하고, 제 1번째의 전위 제어 전극(31)에는 0 볼트를 인가하고, 제 2번째의 전위 제어 전극(32)에는 0 볼트를 인가한다. 이것에 따라, 각 수광/전하 축적층(21, 22, 23)에, 이른바 역 바이어스가 추가되고, 각 수광/전하 축적층(21, 22, 23)에 있어서 수광 상태에 의존하고, 각 수광/전하 축적층(21, 22, 23)에 전하(실시예 1에 있어서는 전자)가 축적된다.Thereafter, Vdd (for example, 3 volts) is applied to the
[공정－120][Step-120]
소정의 노광 시간이 경과한 후, 전하 출력 영역(40)에, 예를 들면, VFD-reset＝Vdd를 인가하고, 동시에, 도통/비도통·제어 전극(60)에 0 볼트를 인가한다. 이것에 따라, 전하 출력 영역(40)이 초기화(리셋)된다.After a predetermined exposure time has elapsed, for example, V FD-reset = V dd is applied to the
[공정－130][Step-130]
그 후, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(B 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(31) 및 제 2번째의 전위 제어 전극(32)에 제 2의 제어 전압 VPC-2 (＝0 볼트)를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21)과, 제 2층째 및 제 3층째의 수광/전하 축적층(22, 23)이 전위적으로 분리된 상태로 된다. 이렇게, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를, 피복층(13) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 2층째의 수광/전하 축적층(22), 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.Thereafter, charges accumulated in the first layer light receiving /
[공정－140][Step-140]
이어서, [공정－120]를 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(G 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(31)에 제 1의 제어 전압 VPC-1 (＞0 볼트)을 인가하고, 제 2번째의 전위 제어 전극(32)에 제 2의 제어 전압 VPC-2 를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(22)와, 제 3층째의 수광/전하 축적층(23)이 전위적으로 분리된 상태로 된다. 이렇게, 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(22)에 축적된 전하를, 피복층(13) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다. 또한, 제 2층째의 수광/전하 축적층(22)에 축적된 전하의 일부는 중간층(24), 제 1층째의 수광/전하 축적층(21)을 경유하고, 피복층(13)에 도달하고, 나머지 전하는 제 1번째의 전위 제어 전극(31)의 외측 반도체층(12)을 경유하여 피복층(13)에 도달한다.Subsequently, [Step-120] is executed again to initialize (reset) the
[공정－150][Step-150]
그 후, [공정－120]을 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(R 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(31) 및 제 2번째의 전위 제어 전극(32)에 제 1의 제어 전압 VPC-1 을 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 된다. 이렇게, 제 1층째의 수광/전하 축적층(21), 제 2층째의 수광/전하 축적층(22) 및 제 3층째의 수광/전하 축적층(23)에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다. 또한, 제 3층째의 수광/전하 축적층(23)에 축적된 전하의 일부는 중간층(25), 제 2층째의 수광/전하 축적층(22), 중간층(24), 제 1층째의 수광/전하 축적층(21)을 경유하고, 피복층(13)에 도달하고, 또, 중간층(25), 제 2층째의 수광/전하 축적층(22), 제 1번째의 전위 제어 전극(31)의 외측의 반도체층(12)를 경유하고, 피복층(13)에 도달하고, 나머지 전하는 제 2번째의 전위 제어 전극(32)의 외측의 반도체층(12)을 경유하고, 피복층(13)에 도달한다.Thereafter, [Step-120] is executed again and the
실시예 1에 있어서는 [공정－130]에 있어서, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역(40)으로 전송하지만, 제 1층째의 수광/전하 축적층(21)에 축적된 전하는 청색의 광을 수광하는 것에 기인하는 전하이다. 또, [공정－140]에 있어서, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를 전하 출력 영역(40)으로 전송하지만, 제 2층째의 수광/전하 축적층(22)에 축적된 전하는 녹색의 광을 수광하는 것에 기인하는 전하이다. 나아가서는 [공정－150]에 있어서, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송하지만, 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 적색의 광을 수광하는 것에 기인하는 전하이다. 그러므로, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출되고, 신호 검출 회로에 연산을 행하는 것으로, 청색의 광의 수광량, 녹색의 광의 수광량 및 적색의 광의 수광량을 얻을 수 있다. 후술한 실시예 2 내지 실시예 4에 있어도 마찬가지이다. 또한, 기계적인 셔터 기구를 설치하지 않는 경우, [공정－130], [공정－140], [공정－150]에 있어도 수광/전하 축적 영역은 수광하고 있는 상태로 있지만, [공정－130], [공정－140], [공정－150]의 시간은 극히 단시간이기 때문에, 특히 문제가 생기는 일은 없다.In
실시예 1의 고체 촬상 소자 또는 고체 촬상 소자의 구동 방법에 있어서는 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있다. 따라서, 전위 제어 전극에 적절한 제어 전압을 인가함으로서, 도통 상태로 된 도통/비도통 제어 영역을 통해 수광/전하 축적층에 축적된 전하를 전하 출력 영역으로 전송 할 수 있기 때문에, 고체 촬상 소자 전체의 크기를 작게 할 수 있다.In the method of driving the solid-state imaging device or the solid-state imaging device according to the first embodiment, the potential of the light-receiving / charge-accumulating layer is controlled between the m-th light-receiving / charge accumulating layer and the (m + Th potential control electrode is provided. Therefore, by applying the appropriate control voltage to the potential control electrode, the charge accumulated in the light receiving / charge accumulating layer can be transferred to the charge output region through the conducting / non-conducting control region in the conduction state, The size can be reduced.
실시예 1의 고체 촬상 소자는 실리콘 반도체 기판(10) 위에 에피택셜 성장법(그 장 도입(in-situ doping)을 행한 에피택셜 성장 법)에 p형 웰 영역(11), n형 불순물을 포함하는 반도체층(12)을 형성한 후, 주지의 이온 주입법에 근거하여, 수광/전하 축적층(21, 22, 23), 중간층(24, 25), 전위 제어 전극(31, 32), 도통/비도통 제어 영역(50)을 형성하고, 이어서, 반도체층(12)의 표면에 절연막(61)을 형성하고, 도통/비도통 제어 영역(50)의 상방에 도통/비도통·제어 전극(60)을 형성하고, 또한, 전하 출력 영역(40), 피복층(13)을 형성한 후, 전면에, 평활화 층(63), 차광 층(62), 평활화 층(63)을 형성한다는 방법에 근거하여 제조 할 수 있다.The solid-state imaging device of Example 1 includes a p-
또는 실리콘 반도체 기판 등의 모식적인 일부 단면도인 도 10의 (A)∼(D), 도 11의 (A)∼(B)를 참조하고 이하에 설명하는 방법에 근거하여, 실시예 1의 고체 촬상 소자를 제조 할 수 있다. 또한, 도 10의 (A)∼(D), 도 11의 (A)∼(B)는 도 1과 동일한 모식적인 일부 단면도이다.10A and 10B, which are schematic cross-sectional views of a solid-state imaging device according to the first embodiment and a method of manufacturing a solid-state imaging device according to the first embodiment with reference to FIGS. 10A to 10D and 11A to 11B, The device can be manufactured. 10 (A) to 10 (D) and 11 (A) to 11 (B) are schematic partial sectional views similar to FIG.
[공정－A][Process-A]
우선, 실리콘 반도체 기판(10) 위에, 이온 주입법에 근거하고 p형 웰 영역(11)을 형성한 후, 에피택셜 성장법에 n형 불순물을 포함하는 반도체층(12A)을 형성한다(도 10의 (A)참조). 이어서, 주지의 이온 주입법에 근거하고, 반도체층(12A)에, 제 2번째의 전위 제어 전극(32)을 형성한다(도 10의 (B)참조). 또한, 반도체층(12A)은 제 3층째의 수광/전하 축적층(23) 및 중간층(25)에 상당한다.First, a p-
[공정－B][Process-B]
이어서, 전면에, 에피택셜 성장법에 n형 불순물을 포함하는 반도체층(12B)을 형성한다(도 10의 (C)참조). 이어서, 주지의 이온 주입법에 근거하고, 반도체층(12B)의 표면 영역에, 제 1번째의 전위 제어 전극(31)을 형성한다(도 10의 (D)참조). 또한, 반도체층(12B)은 제 2층째의 수광/전하 축적층(22) 및 중간층(24)에 상당한다.Subsequently, a
[공정－C][Step-C]
다음에, 전면에, 에피택셜 성장법에 n형 불순물을 포함하는 반도체층(12C)을 형성한 후, 반도체층(12C)의 표면을 산화한 것으로, SiO2 로 이루어지는 절연막(61)을 형성한다(도 11의 (A)참조). 그 후, 주지의 이온 주입법에 근거하여, 반도체층(12C)에, 도통/비도통 제어 영역(50)을 형성한다(도 11의 (B)참조). 또한, 반도체층(12C)은 제 1층째의 수광/전하 축적층(21)에 상당한다.Next, a
[공정－D][Process-D]
그 후, 주지의 방법으로, 도통/비도통 제어 영역(50)의 상방에 도통/비도통·제어 전극(60)을 형성한다. 이어서, 주지의 이온 주입법에 근거하고, 반도체층(12C)에 전하 출력 영역(부유 확산 영역)40 및 피복층(13)을 형성한다. 다음에, 전면에, 평활화 층(63), 차광 층(62)을 형성하므로서, 실시예 1의 고체 촬상 소자를 얻을 수 있다. 또한, 후술한 실시예 2 또는 실시예 3의 고체 촬상 소자도, 기본적으로는 이상에 설명한 방법에 근거하고 제조 할 수 있다.Thereafter, conduction / non-conduction /
[실시예 2][Example 2]
실시예 2는 실시예 1의 변형이다. 실시예 2의 고체 촬상 소자의 모식적인 일부 단면도를 도 3에 나타내고, 도 3의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 4의 (A) 및 (B)에 나타낸다.Example 2 is a modification of Example 1. 3 is a schematic cross-sectional view schematically showing a solid-state image pickup device according to Embodiment 2, and a schematic partial cross-sectional view showing a state of arrangement of light receiving / charge accumulating layers and the like according to arrows A-A and arrow B- (A) and (B).
실시예 2의 고체 촬상 소자에 있어서는 수광/전하 축적층(21, 22, 23)의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역(14)이 반도체층(12)의 표면에 형성되고 있다. 또한, 수광/전하 축적층(21, 22, 23)을 n형 불순물 영역으로 하고 있기 때문에, 소자 분리 영역(14)은 p+형 불순물 영역이다. 소자 분리 영역(14)은 보다 구체적으로는 수광/전하 축적 영역(20), 도통/비도통 제어 영역(50) 및 피복층(13)을 감싸고 있다.In the solid-state imaging device of the second embodiment, the
이상의 점을 제외하고, 실시예 2의 고체 촬상 소자의 구성, 구조는 실시예 1의 고체 촬상 소자의 구성, 구조와 동일하게 할 수 있기 때문에, 자세한 내용의 설명은 생략한다.The structure and structure of the solid-state imaging device according to the second embodiment can be the same as those of the solid-state imaging device according to the first embodiment except for the above points, and therefore, detailed description thereof will be omitted.
[실시예 3][Example 3]
실시예 3도, 실시예 1의 변형이다. 실시예 3의 고체 촬상 소자의 모식적인 일부 단면도를 도 5에 나타내고, 도 5의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 6의 (A) 및 (B)에 나타낸다.The third embodiment is also a modification of the first embodiment. 5 is a schematic partial cross-sectional view of the solid-state image pickup device according to
실시예 3의 고체 촬상 소자에 있어서는 수광/전하 축적층(21, 22, 23)과 도통/비도통 제어 영역(50)과의 사이의 반도체층(12)의 영역에는 수광/전하 축적층(21, 22, 23)의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역(15)이 형성되고 있다. 구체적으로는 수광/전하 축적층(21, 22, 23)을 n형 불순물 영역으로 하고 있기 때문에, 전위 장벽 영역(15)은 n-형 불순물 영역이다. 중간층(24, 25)은 그 일부가 전위 제어 전극(131, 132)에 의해 둘러싸이고 있다. 전위 장벽 영역(15)과 중간층(24, 25)과의 사이에는 실질적으로, 전위 제어 전극(131, 132)는 마련되어 있지 않는다. 중간층(24, 25)를 감싸는 전위 제어 전극(131, 132)의 평면 형상은 개략「ㄷ」의 문자이다. 이와 같이, 전위 장벽 영역(15)을 설치한 것으로, 수광/전하 축적층(21, 22, 23)에 축적된 전하를, 피복층(13) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 확실하게 전송 할 수 있다.In the solid-state image pickup device of the third embodiment, light receiving / charge accumulation layers 21 (21, 22, 23) are formed in the region of the
이상의 점을 제외하고, 실시예 3의 고체 촬상 소자의 구성, 구조는 실시예 1의 고체 촬상 소자의 구성, 구조와 동일하게 할 수 있기 때문에, 자세한 내용의 설명은 생략한다. 또한, 실시예 3의 고체 촬상 소자에 있어서도, 실시예 2와 마찬가지로, 소자 분리 영역(14)을 설치해도 좋다.The structure and structure of the solid-state imaging device of the third embodiment can be the same as those of the solid-state imaging device of the first embodiment, except for the points described above, so that detailed description thereof will be omitted. Also in the solid-state imaging element of the third embodiment, the
[실시예 4][Example 4]
실시예 4도 실시예 1의 변형이다. 실시예 4의 고체 촬상 소자의 모식적인 일부 단면도를 도 7에 나타내고, 도 7의 화살표 A－A 및 화살표 B－B에 따른 수광/전하 축적층 등의 배치 상태를 나타내는 모식적인 일부 단면도를 도 8의 (A) 및 (B)에 나타낸다.Example 4 is also a modification of Example 1. [ 7 is a schematic partial cross-sectional view of a solid-state image pickup device according to
실시예 4의 고체 촬상 소자에 있어서도, 실시예 3과 마찬가지로, 수광/전하 축적층(21, 22, 23)과 도통/비도통 제어 영역(50)과의 사이의 반도체층(12)의 영역에는 수광/전하 축적층(21, 22, 23)의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역(15)이 형성되고 있다. 구체적으로는 수광/전하 축적층(21, 22, 23)을 n형 불순물 영역으로 하고 있기 때문에, 전위 장벽 영역(15)은 n-형 불순물 영역이다. 또, 실시예 4에 있어서도, 전위 제어 전극(231, 232) 및 도통/비도통 제어 영역(50)은 제 1 도전형(구체적으로는 p형)을 갖는다. 또, 전하 출력 영역(40) 및 수광/전하 축적층(21, 22, 23)은 제 2 도전형(구체적으로는 n형)을 갖는다.In the solid-state image pickup device of the fourth embodiment, as in the third embodiment, in the region of the
실시예 4에 있어서는 실시예 3과 달리, 중간층(24, 25)이 설치되어 있지 않고, 전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있다. 구체적으로는 전위 제어 전극(231)은 제 1층째의 수광/전하 축적층(21)과 제 2층째의 수광/전하 축적층(22)에 의해 끼여 있다. 또, 전위 제어 전극(232)은 제 2층째의 수광/전하 축적층(22)과 제 3층째의 수광/전하 축적층(23)에 의해 끼여 있다. 전위 제어 전극(231, 232)의 각각은 1장의 층상의 형태라도 좋고, 예를 들어, 메시(mesh)모양의 형태라도 좋다.Unlike the third embodiment, in the fourth embodiment, the
이상의 점을 제외하고, 실시예 4의 고체 촬상 소자의 구성, 구조는 실시예 1 또는 실시예 3의 고체 촬상 소자의 구성, 구조와 동일하게 할 수 있기 때문에, 자세한 내용의 설명은 생략한다. 또한, 실시예 4의 고체 촬상 소자에 있어서도, 실시예 2와 마찬가지로, 소자 분리 영역(14)을 설치해도 좋다.The structure and structure of the solid-state imaging device of the fourth embodiment can be the same as those of the solid-state imaging device of the first embodiment or the third embodiment except for the points described above, and the detailed description thereof will be omitted. Also in the solid-state imaging device of the fourth embodiment, the
이하, 실시예 4의 고체 촬상 소자의 구동 방법을 설명한다.A method of driving the solid-state imaging device according to the fourth embodiment will be described below.
[공정－400][Step-400]
실시예 4의 고체 촬상 소자의 구동 방법에 있어서도, 실시예 1의 [공정－100]과 마찬가지로, 우선, 전하 축적전에, 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 한다.In the method of driving the solid-state imaging device according to the fourth embodiment, the light receiving /
[공정－410][Step-410]
그 후, 실시예 1의 [공정－110]과 똑같이 하고, 각 수광/전하 축적층(21, 22, 23)에 있어서 수광 상태에 의존하여, 각 수광/전하 축적층(21, 22, 23)에 전하를 축적한다.22, and 23 are formed on the light receiving /
[공정－420][Step-420]
소정의 노광 시간이 경과한 후, 실시예 1의 [공정－120]라고 똑같이 하고, 전하 출력 영역(40)을 초기화(리셋)한다.After the predetermined exposure time has elapsed, the
[공정－430][Step-430]
그 후, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를 전하 출력 영역(40)으로 전송한다. 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(231) 및 제 2번째의 전위 제어 전극(232)에 제 2의 제어 전압 V'PC-2 (＞0 볼트)를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21)과, 제 2층째 및 제 3층째의 수광/전하 축적층(22, 23)이 전위적으로 분리된 상태로 된다. 각 영역에 있어서 포텐셜은 이하와 같이 된다.Thereafter, the charge accumulated in the first layer of the light receiving /
[A1] 전하 출력 영역(40)＜도통/비도통 제어 영역(50)＜제 1층째의 수광/전하 축적층(21)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분＜제 1층째의 수광/전하 축적층(21)[A 1] portion of the
[B1] 제 2층째의 수광/전하 축적층(22)와 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분＞제 2층째의 수광/전하 축적층(22)[B 1 ] Portion of the
[C1] 제 3층째의 수광/전하 축적층(23)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분＞제 3층째의 수광/전하 축적층(23).[C 1 ] Portion of the
그 결과, 제 1층째의 수광/전하 축적층(21)에 축적된 전하를, 전위 장벽 영역(15) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 2층째의 수광/전하 축적층(22), 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.As a result, the charge accumulated in the first layer of the light receiving /
[공정－440][Step-450]
이어서, [공정－420]를 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를 전하 출력 영역(40)으로 전송한다. 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(231)에 제 1의 제어 전압 V'PC-1 (＝0 볼트)를 인가하고, 제 2번째의 전위 제어 전극(232)에 제 2의 제어 전압 V'PC-2 를 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 되고, 게다가 제 1층째의 수광/전하 축적층(21) 및 제 2층째의 수광/전하 축적층(22)과, 제 3층째의 수광/전하 축적층(23)이 전위적으로 분리된 상태로 된다. 또, 제 2층째의 수광/전하 축적층(22)의 포텐셜은 [공정－430]에 있어서 제 2층째의 수광/전하 축적층(22)의 포텐셜보다도 높아진다. 그리고, 각 영역에 있어서 포텐셜은 이하와 같이 된다.Then, the [step-420] is executed again and the
[A2] 전하 출력 영역(40)＜도통/비도통 제어 영역(50)＜제 2층째의 수광/전하 축적층(22)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분 및 그것보다도 절연막(61) 측에 위치한 전위 장벽 영역(15)의 부분＜제 2층째의 수광/전하 축적층(22)[A 2]
[B2] 제 3층째의 수광/전하 축적층(23)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분 및 그것보다도 p형 웰 영역측에 위치한 전위 장벽 영역(15)의 부분＞제 3층째의 수광/전하 축적층(23).[B 2 ] Portion of the portion of the
그 결과, 제 2층째의 수광/전하 축적층(22)에 축적된 전하를, 전위 장벽 영역(15) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 한편, 제 3층째의 수광/전하 축적층(23)에 축적된 전하는 전하 출력 영역(40)에는 전송되지 않는다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.As a result, the charges accumulated in the second layer of the light receiving /
[공정－450] 그 후, [공정－420]을 다시 한번 실행하고 전하 출력 영역(40)을 초기화(리셋)한 후, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를 전하 출력 영역(40)으로 전송한다(R 판독). 구체적으로는 전하 출력 영역(40)을 플로팅 상태로 하여, 도통/비도통·제어 전극(60)에 예를 들면 VTG＝Vdd를 인가하고, 제 1번째의 전위 제어 전극(231) 및 제 2번째의 전위 제어 전극(232)에 제 1의 제어 전압 V'PC-1 을 인가한다. 이것에 따라, 도통/비도통 제어 영역(50)이 도통 상태로 된다. 게다가 제 3층째의 수광/전하 축적층(23)의 포텐셜은 [공정－440]에 있어서 제 3층째의 수광/전하 축적층(23)의 포텐셜보다도 높아진다. 그리고, 각 영역에 있어서 포텐셜은 이하와 같이 된다.[Step-450] Thereafter, [Step-420] is executed again and the
[A3] 전하 출력 영역(40)＜도통/비도통 제어 영역(50)＜제 3층째의 수광/전하 축적층(23)과 동일한 레벨에 위치한 전위 장벽 영역(15)의 부분 및 그것보다도 절연막(61) 측에 위치한 전위 장벽 영역(15)의 부분＜제 3층째의 수광/전하 축적층(23).[A 3]
그 결과, 제 3층째의 수광/전하 축적층(23)에 축적된 전하를, 전위 장벽 영역(15) 및 도통 상태로 된 도통/비도통 제어 영역(50)을 통해 전하 출력 영역(40)으로 전송 할 수 있다. 이어서, 전하 출력 영역(40)에 있어 전하가 전압으로 변환되고, 관계된 전압이 도시하지 않는 주지의 신호 검출 회로에 송출된다.As a result, the charge accumulated in the third layer of the light receiving /
이상, 본 발명을 바람직한 실시예에 근거하여 설명했지만, 본 발명은 이러한 실시예로 한정된 것이 아니다. 실시예에 있어 설명한 고체 촬상 소자의 구성, 구조는 예시이고, 적절히, 변경할 수 있다. M의 수는 3으로 한정되지 않고, 2이라도 좋고, 4이상으로 하는 것도 가능하다. 또, 실시예에 있어서는 각 수광/전하 축적층(21, 22, 23)을 완전 공핍화 했지만, 완전 공핍화에 가까운 상태로 하는 것, 또는 완전하게는 공핍화 되어 있지 않는 상태도『완전 공핍화』에 포함된다.Although the present invention has been described based on preferred embodiments, the present invention is not limited to these embodiments. The structure and structure of the solid-state image pickup element described in the embodiment are illustrative and can be changed appropriately. The number of M is not limited to three, but may be two or four or more. In the embodiment, the light receiving /
실시예에 있어서는 오로지 표면 조사형의 고체 촬상 소자를 설명했지만, 고체 촬상 소자를 이면 조사형으로 하는 것도 가능하다. 구체적으로는 예를 들면, 실시예 1에 설명한 고체 촬상 소자를 이면 조사형으로 하는 경우, 도 12에 나타내듯이, 실리콘 반도체 기판(10)으로부터 광을 입사시킨다. 실리콘 반도체 기판(10)에는 절연층(64), 차광 층(62)이 형성되고, 또한, 반도체층(12)이 형성되고 있다. 그리고, 반도체층(12)에, 수광/전하 축적층(21, 22, 23), 전하 출력 영역(부유 확산 영역)(40), 도통/비도통 제어 영역(50)이 형성되고 있다. 나아가서는 반도체층(12)의 표면에는 절연막(61)이 형성되고, 도통/비도통 제어 영역(50)의 아래쪽에 도통/비도통·제어 전극(60)이 형성되고, 나아가서는 평활화 층(63)이 형성되고 있다. 도통/비도통·제어 전극(60)은 제 3층째의 수광/전하 축적층(23)보다도 아래쪽에 마련되어 있다. 또는 대체적으로, 도 13에 나타내듯이, 도통/비도통·제어 전극(60)을, 제 1층째의 수광/전하 축적층(21)보다도 상방에 설치해도 좋다. 또한, 도 13에 있어서, 참조 번호 65는 절연층이고, 참조 번호 16은 도전층이다.Although the surface-irradiation type solid-state image pickup device has been described in the embodiments, the solid-state image pickup device can be of the back-irradiation type. Specifically, for example, when the solid-state imaging element described in
본 발명은 JP 2009-039765호(2009년 2월 23일 출원)의 우선권 주장출원이다.The present invention is a priority claim application of JP 2009-039765 (filed on February 23, 2009).
이상 본 발명을 상기 실시예에 입각하여 설명하였지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.While the present invention has been described with reference to the above embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but includes various variations and modifications which may be made by those skilled in the art within the scope of the invention. Of course.
10…실리콘 반도체 기판,
11…p형 웰 영역,
12…반도체층,
13…피복층,
14…소자 분리 영역,
15…전위 장벽 영역,
16…도전층,
20…수광/전하 축적 영역,
21, 22, 23…수광/전하 축적층,
24, 25…중간층,
31, 32, 131, 132, 231, 232…전위 제어 전극,
40…전하 출력 영역,
50…도통/비도통 제어 영역,
60…도통/비도통·제어 전극,
61…절연막,
62…차광 층,
63…평활화 층,
64, 65…절연층10 ... A silicon semiconductor substrate,
11 ... a p-type well region,
12 ... Semiconductor layer,
13 ... Coating layer,
14 ... Device isolation region,
15 ... Dislocation barrier region,
16 ... Conductive layer,
20 ... A light receiving / charge accumulating region,
21, 22, 23 ... Light receiving / charge accumulating layer,
24, 25 ... Middle layer,
31, 32, 131, 132, 231, 232 ... Potential control electrode,
40 ... Charge output area,
50 ... Conduction / non-conduction control region,
60 ... Conduction / non-conduction · control electrode,
61 ... Insulating film,
62 ... Shielding layer,
63 ... Smoothing layer,
64, 65 ... Insulating layer
Claims (19)
(B) 반도체층에 형성된 하나의 전하 출력 영역,
(C) 수광/전하 축적 영역과 전하 출력 영역과의 사이에 위치한 반도체층의 부분으로부터 구성된 하나의 도통/비도통 제어 영역,
(D) 도통/비도통 제어 영역에 있어서 도통/비도통 상태를 제어하는 하나의 도통/비도통·제어 전극을 구비하며,
제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극이 마련되어 있으며,
m=1의 경우, 제1번째의 전위 제어 전극으로부터 제(M-1) 번째의 전위 제어 전극까지의 제2의 제어 전압을 인가함으로써, 제 1층째의 수광/전하 축적층와, 제 2층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층까지가 전위적으로 분리되며,
m≥2의 경우, 제1번째의 전위 제어 전극으로부터 제(m-1)번째의 전위 제어 전극까지 제1의 제어 전압을 인가하며, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M-1)번째의 전위 제어 전극까지 제2의 제어 전압을 인가함으로서, 제1층째의 수광/전하 축전층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m+1)층째의 수광/전하 축적층으로부터 제M층째의 수광/전하 축적층까지가 전위적으로 분리되는 것을 특징으로 하는 고체 촬상소자.(A) a light receiving / charge accumulating region which is formed on the semiconductor layer and in which a light receiving / charge accumulating layer of an M layer (M > = 2)
(B) one charge output region formed in the semiconductor layer,
(C) a conduction / non-conduction control region constituted by a portion of the semiconductor layer located between the light receiving / charge accumulating region and the charge output region,
(D) one conduction / non-conduction control electrode for controlling the conduction / non-conduction state in the conduction / non-conduction control region,
Charge accumulation layer and the light-receiving / charge accumulation layer (where 1? M? (M-1)) of the (m + an m < th > potential control electrode is provided,
When m = 1, by applying a second control voltage from the first potential control electrode to the (M-1) th potential control electrode, the first light receiving / charge accumulating layer and the second From the light receiving / charge accumulating layer to the M-th light receiving / charge accumulating layer,
(m-1) th potential control electrode is applied from the m-th potential control electrode to the (m-1) th potential control electrode while the first control voltage is applied from the first potential control electrode to the (M + 1) < th > layer to the light reception / charge accumulation layer from the first light reception / charge accumulation layer to the m < th > Layer to the M-th layer of the light receiving / charge accumulating layer are separated from each other.
전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼여진 중간층은 제 2 도전형을 갖는 것을 특징으로 하는 고체 촬상 소자.The method according to claim 1,
The potential control electrode and the conduction / non-conduction control region have a first conductivity type, and the light-receiving / charge accumulation layer, the m-th layer reception / charge accumulation layer and the (m + 1) And the intermediate layer sandwiched by the first conductive type has a second conductive type.
중간층은 적어도 그 일부가 전위 제어 전극에 의해 둘러싸여 있는 것을 특징으로 하는 고체 촬상 소자.3. The method of claim 2,
And at least a part of the intermediate layer is surrounded by the potential control electrode.
최상층에 위치한 수광/전하 축적층은 그 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층에 의해 덮혀 있고, 피복층은 도통/비도통 제어 영역과 연결되어 있는 것을 특징으로 하는 고체 촬상 소자.The method according to claim 1,
The light receiving / charge accumulating layer located on the uppermost layer is covered by a covering layer made of a semiconductor material containing impurities having a conductivity type different from that of the light receiving / charge accumulating layer, and the covering layer is connected to the conducting / State image pickup element.
수광/전하 축적층과 도통/비도통 제어 영역과의 사이의 반도체층의 영역에는 수광/전하 축적층의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역이 형성되어 있는 것을 특징으로 하는 고체 촬상 소자.The method according to claim 1,
A region of the semiconductor layer between the light receiving / charge accumulating layer and the conducting / non-conducting controlling region is provided with a dislocation barrier region containing impurities having the same conductivity type as that of the light receiving / charge accumulating layer State image pickup device.
전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여진 중간층은 제 2 도전형을 갖고, 중간층은 그 일부가 전위 제어 전극에 의해 둘러싸여 있는 것을 특징으로 하는 고체 촬상 소자.6. The method of claim 5,
The potential control electrode and the conduction / non-conduction control region have a first conductivity type, and the light-receiving / charge accumulation layer, the m-th layer reception / charge accumulation layer and the (m + 1) Wherein the intermediate layer sandwiched between the first electrode and the second electrode has a second conductivity type and a part of the intermediate layer is surrounded by the potential control electrode.
전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고, 전하 출력 영역 및 수광/전하 축적층은 제 2 도전형을 갖고, 전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있는 것을 특징으로 하는 고체 촬상 소자.6. The method of claim 5,
The potential control electrode and the conduction / non-conduction control region have a first conductivity type, the charge output region and the light receiving / charge accumulation layer have a second conductivity type, (m + 1) -th layer of the light receiving / charge accumulating layer.
수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역이 반도체층의 표면에 형성되고 있는 것을 특징으로 하는 고체 촬상 소자.The method according to claim 1,
Wherein an element isolation region made of a semiconductor material containing an impurity having a conductivity type different from that of the light receiving / charge accumulating layer is formed on the surface of the semiconductor layer.
전하 축적전에, 각 수광/전하 축적층은 완전 공핍화 되는 것을 특징으로 하는 고체 촬상 소자.The method according to claim 1,
Wherein the light receiving / charge accumulating layers are completely depleted before the charge accumulation.
(B) 반도체층에 형성된 하나의 전하 출력 영역,
(C) 수광/전하 축적 영역과 전하 출력 영역과의 사이에 위치한 반도체층의 부분에서 구성된 하나의 도통/비도통 제어 영역,
(D) 도통/비도통 제어 영역에 있어서 도통/비도통 상태를 제어하는 하나의 도통/비도통·제어 전극을 구비하고,
제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층[단, 1≤m≤(M－1)]과의 사이에는 수광/전하 축적층의 전위를 제어하기 위한 제 m번째의 전위 제어 전극을 구비하는 고체 촬상 소자의 구동 방법에 있어서,
m=1의 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하여 도통/비도통 제어 영역을 도통 상태로 하는 스텝과,
제1번째의 전위 제어 전극으로부터 제(M-1) 번째의 전위 제어 전극까지의 제2의 제어 전압을 인가함으로써, 제 1층째의 수광/전하 축적층와, 제 2층째의 수광/전하 축적층으로부터 제 M층째의 수광/전하 축적층까지를 전위적으로 분리한 상태로 하며, 제 1층째의 수광/전하 축적층에 적층된 전하를 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송하는 스텝과,
m≥2의 경우, 도통/비도통·제어 전극에 소정의 전압을 인가하여 도통/비도통 제어 영역을 도통 상태로 하는 스텝과,
제1번째의 전위 제어 전극으로부터 제(m-1)번째의 전위 제어 전극까지 제 1의 제어 전압을 인가하고, 동시에, 제 m번째의 전위 제어 전극으로부터 제(M－1)번째의 전위 제어 전극까지 제 2의 제어 전압을 인가하고, 동시에, 제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지와, 제(m＋1)층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층까지를 전위적으로 분리한 상태로 하는 스텝과,
제 1층째의 수광/전하 축적층으로부터 제 m층째의 수광/전하 축적층에 축적된 전하를, 도통 상태로 된 도통/비도통 제어 영역을 통해 전하 출력 영역으로 전송하는 스텝을 포함하는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.(A) a light receiving / charge accumulating region which is formed on the semiconductor layer and in which a light receiving / charge accumulating layer of an M layer (M > = 2)
(B) one charge output region formed in the semiconductor layer,
(C) one conduction / non-conduction control region formed in a portion of the semiconductor layer located between the light receiving / charge accumulating region and the charge output region,
(D) one conduction / non-conduction control electrode for controlling the conduction / non-conduction state in the conduction / non-conduction control region,
Charge accumulation layer and the light-receiving / charge accumulation layer (where 1? M? (M-1)) of the (m + A driving method of a solid-state imaging device including an m-th potential control electrode,
a step of applying a predetermined voltage to the conduction / non-conduction control electrode to set the conduction / non-conduction control region to conduction when m = 1,
By applying the second control voltage from the first potential control electrode to the (M-1) th potential control electrode, the first light receiving / charge accumulating layer and the second light receiving / charge accumulating layer Charge storage layer and the M-th layer of the light receiving / charge accumulating layer are separated from each other, and the charges accumulated in the first layer of the light receiving / charge accumulating layer are transferred to the charge output region through the conducting / non- Comprising:
a step of applying a predetermined voltage to the conduction / non-conduction control electrode to set the conduction / non-conduction control region to conduction when m > = 2,
(M-1) th potential control electrode from the (m-1) th potential control electrode to the (m-1) (M + 1) -th light receiving / charge accumulating layer to the m-th light receiving / charge accumulating layer, and the (m + A step of potentially separating the light-receiving / charge accumulating layer,
And transferring the charge accumulated in the mth light receiving / charge accumulating layer from the first light receiving / charge accumulating layer to the charge outputting region through the conduction / non-conduction controlling region in the conduction state State image pickup device.
전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고,
전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.11. The method of claim 10,
The potential control electrode and the conduction / non-conduction control region have a first conductivity type,
And the intermediate layer sandwiched between the light receiving / charge accumulating layer and the light receiving / charge accumulating layer of the (m + 1) th layer has the second conductivity type. .
중간층은 적어도 그 일부가 전위 제어 전극에 의해 둘러싸이고 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.12. The method of claim 11,
Wherein at least a part of the intermediate layer is surrounded by a potential control electrode.
최상층에 위치한 수광/전하 축적층은 그 수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 피복층에 의해 덮혀 있고, 피복층은 도통/비도통 제어 영역과 연결되어 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.11. The method of claim 10,
The light receiving / charge accumulating layer located on the uppermost layer is covered by a covering layer made of a semiconductor material containing impurities having a conductivity type different from that of the light receiving / charge accumulating layer, and the covering layer is connected to the conducting / State image pickup device.
수광/전하 축적층과 도통/비도통 제어 영역과의 사이의 반도체층의 영역에는 수광/전하 축적층의 도전형과 동일한 도전형을 갖는 불순물을 포함하는 전위 장벽 영역이 형성되고 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.11. The method of claim 10,
And a potential barrier region containing an impurity having the same conductivity type as that of the light receiving / charge accumulating layer is formed in a region of the semiconductor layer between the light receiving / charge accumulating layer and the conducting / non-conducting controlling region A method of driving a solid-state imaging device.
전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고,
전하 출력 영역, 수광/전하 축적층 및 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의하여 끼였던 중간층은 제 2 도전형을 갖고,
중간층은 그 일부가 전위 제어 전극에 의해 둘러싸여 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.15. The method of claim 14,
The potential control electrode and the conduction / non-conduction control region have a first conductivity type,
The intermediate layer sandwiched by the charge / output region, the light-receiving / charge-accumulating layer, the m-th light-receiving / charge accumulating layer and the (m + 1)
And a part of the intermediate layer is surrounded by a potential control electrode.
전위 제어 전극 및 도통/비도통 제어 영역은 제 1 도전형을 갖고,
전하 출력 영역 및 수광/전하 축적층은 제 2 도전형을 갖고,
전위 제어 전극은 제 m층째의 수광/전하 축적층과 제(m＋1)층째의 수광/전하 축적층에 의해 끼여 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.15. The method of claim 14,
The potential control electrode and the conduction / non-conduction control region have a first conductivity type,
The charge output region and the light receiving / charge accumulating layer have a second conductivity type,
And the potential control electrode is sandwiched between the light receiving / charge accumulating layer of the m-th layer and the light receiving / charge accumulating layer of the (m + 1) -th layer.
수광/전하 축적층의 도전형과 다른 도전형을 갖는 불순물을 포함하는 반도체 재료로 이루어지는 소자 분리 영역이 반도체층의 표면에 형성되어 있는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.11. The method of claim 10,
Wherein an element isolation region made of a semiconductor material containing an impurity having a conductivity type different from that of the light receiving / charge accumulating layer is formed on the surface of the semiconductor layer.
전하 축적전에, 각 수광/전하 축적층을 완전 공핍화 되는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.11. The method of claim 10,
Wherein each light receiving / charge accumulating layer is completely depleted before the charge accumulation.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009039765A JP4900404B2 (en) | 2009-02-23 | 2009-02-23 | Solid-state imaging device and driving method thereof |
| JPJP-P-2009-039765 | 2009-02-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100096006A KR20100096006A (en) | 2010-09-01 |
| KR101672545B1 true KR101672545B1 (en) | 2016-11-16 |
Family
ID=42153702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100012258A KR101672545B1 (en) | 2009-02-23 | 2010-02-10 | Solid-state imaging element and driving method of the solid-state imaging element |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8629385B2 (en) |
| EP (1) | EP2221872B1 (en) |
| JP (1) | JP4900404B2 (en) |
| KR (1) | KR101672545B1 (en) |
| CN (1) | CN101814518B (en) |
| TW (1) | TWI449163B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014199898A (en) * | 2013-03-11 | 2014-10-23 | ソニー株式会社 | Solid-state imaging element and method of manufacturing the same, and electronic equipment |
| CN107293559A (en) * | 2016-04-05 | 2017-10-24 | 格科微电子（上海）有限公司 | RGBIR imaging sensors |
| TWI774545B (en) * | 2017-02-28 | 2022-08-11 | 美商光程研創股份有限公司 | High-speed light sensing apparatus ii |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060008937A1 (en) | 2004-07-07 | 2006-01-12 | Blanchard Richard A | Technique for fabricating multilayer color sensing photodetectors |
| JP2006278446A (en) | 2005-03-28 | 2006-10-12 | Fuji Photo Film Co Ltd | Single ccd color solid-state imaging device |
| KR100809322B1 (en) | 2006-01-12 | 2008-03-05 | 삼성전자주식회사 | Method for fabricating image sensor and image sensor fabricated thereby |
| US20080185619A1 (en) | 2007-02-07 | 2008-08-07 | Foveon, Inc. | Pinned photodiode cmos pixel sensor |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284714A (en) * | 1997-04-07 | 1998-10-23 | Toshiba Corp | Soid-state imaging device and imaging system using the same |
| KR19990084630A (en) * | 1998-05-08 | 1999-12-06 | 김영환 | CMOS image sensor and its driving method |
| US6727521B2 (en) * | 2000-09-25 | 2004-04-27 | Foveon, Inc. | Vertical color filter detector group and array |
| US6998660B2 (en) * | 2002-03-20 | 2006-02-14 | Foveon, Inc. | Vertical color filter sensor group array that emulates a pattern of single-layer sensors with efficient use of each sensor group's sensors |
| US6946715B2 (en) * | 2003-02-19 | 2005-09-20 | Micron Technology, Inc. | CMOS image sensor and method of fabrication |
| US7570292B2 (en) * | 2004-03-19 | 2009-08-04 | Fujifilm Corporation | Photoelectric conversion film, photoelectric conversion element, imaging element, method of applying electric field thereto and electric field-applied element |
| KR100753391B1 (en) * | 2004-05-14 | 2007-08-30 | 매그나칩 반도체 유한회사 | cmos image sensor |
| CN1943002A (en) * | 2004-05-27 | 2007-04-04 | 通用电气公司 | Apparatus and method for plasma treating article |
| EP1756827A1 (en) | 2004-06-03 | 2007-02-28 | Koninklijke Philips Electronics N.V. | Method of partitioning data on data carriers |
| JP4218894B2 (en) * | 2004-07-08 | 2009-02-04 | シャープ株式会社 | Solid-state imaging device and manufacturing method thereof |
| KR100720483B1 (en) * | 2005-12-09 | 2007-05-22 | 동부일렉트로닉스 주식회사 | Vertical color filter detector group and method for manufacturing the same |
| US7608874B2 (en) * | 2006-03-17 | 2009-10-27 | Sharp Laboratories Of America, Inc. | Fully isolated photodiode stack |
| KR100827447B1 (en) * | 2007-01-24 | 2008-05-06 | 삼성전자주식회사 | Image sensor, method of fabricating the same and method of sensing image |
| KR20080105641A (en) * | 2007-05-31 | 2008-12-04 | 삼성전자주식회사 | Vertical cmos image sensor and method of fabricating the same |
| JP4905468B2 (en) * | 2009-01-09 | 2012-03-28 | ソニー株式会社 | Solid-state image sensor |
-
2009
- 2009-02-23 JP JP2009039765A patent/JP4900404B2/en not_active Expired - Fee Related
- 2009-12-29 TW TW098145494A patent/TWI449163B/en active
-
2010
- 2010-02-09 EP EP10001328.3A patent/EP2221872B1/en active Active
- 2010-02-10 KR KR1020100012258A patent/KR101672545B1/en active IP Right Grant
- 2010-02-12 US US12/705,161 patent/US8629385B2/en active Active
- 2010-02-12 CN CN2010101201118A patent/CN101814518B/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060008937A1 (en) | 2004-07-07 | 2006-01-12 | Blanchard Richard A | Technique for fabricating multilayer color sensing photodetectors |
| JP2006278446A (en) | 2005-03-28 | 2006-10-12 | Fuji Photo Film Co Ltd | Single ccd color solid-state imaging device |
| KR100809322B1 (en) | 2006-01-12 | 2008-03-05 | 삼성전자주식회사 | Method for fabricating image sensor and image sensor fabricated thereby |
| US20080185619A1 (en) | 2007-02-07 | 2008-08-07 | Foveon, Inc. | Pinned photodiode cmos pixel sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4900404B2 (en) | 2012-03-21 |
| CN101814518B (en) | 2012-04-25 |
| TWI449163B (en) | 2014-08-11 |
| US20100213354A1 (en) | 2010-08-26 |
| EP2221872A3 (en) | 2010-10-06 |
| KR20100096006A (en) | 2010-09-01 |
| TW201041129A (en) | 2010-11-16 |
| CN101814518A (en) | 2010-08-25 |
| EP2221872B1 (en) | 2015-07-29 |
| JP2010199155A (en) | 2010-09-09 |
| EP2221872A2 (en) | 2010-08-25 |
| US8629385B2 (en) | 2014-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101679864B1 (en) | Solid-state imaging device, manufacturing method therefor, and electronic device | |
| JP4224036B2 (en) | Image sensor with embedded photodiode region and method of manufacturing the same | |
| US6960817B2 (en) | Solid-state imaging device | |
| TWI497702B (en) | Solid state camera device | |
| US8362412B2 (en) | Solid-state image pickup element and driving method thereof | |
| JP4950703B2 (en) | Solid-state image sensor | |
| JP5215963B2 (en) | Solid-state imaging device and driving method thereof, manufacturing method of solid-state imaging device, and electronic information device | |
| KR102591008B1 (en) | Image sensor | |
| JP4304927B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2015095468A (en) | Solid state imaging element, method for manufacturing solid state imaging element, and electronic apparatus | |
| KR102564851B1 (en) | Image sensor | |
| KR20180077710A (en) | Image sensor | |
| US20110001207A1 (en) | Solid state image sensor and manufacturing method thereof | |
| TW202137534A (en) | Solid-state image sensor and electronic device | |
| JP4742523B2 (en) | Solid-state imaging device and driving method thereof | |
| US20220199670A1 (en) | Image sensor | |
| KR101672545B1 (en) | Solid-state imaging element and driving method of the solid-state imaging element | |
| JP3684169B2 (en) | Solid-state imaging device | |
| US7994551B2 (en) | Image sensor and method of fabricating the same | |
| CN217280772U (en) | Image sensor and electronic device | |
| US20220181376A1 (en) | Image sensor | |
| KR102662585B1 (en) | Image sensor | |
| US20120080731A1 (en) | Photodetector isolation in image sensors | |
| JP2023095807A (en) | image sensor | |
| CN116936584A (en) | Image sensor, electronic device and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| N231 | Notification of change of applicant |